JPH02150034A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ヘテロバイポーラトランジスタの構造と製造方法に関し
、 ベース抵抗を低減させて、且つ、トランジスタを微細化
することを目的とし、 構造は、第１絶縁膜が選択的に設けられた一導電型コレ
クタ層上に、該一導電型コレクタ層に接合し、且つ、シ
リコンを含む異種導電型ベース層が設けられて、該異種
導電型ベース層上の前記一導電型コレクタ層接合部上に
一導電型エミッタ層が積層して設けられ、該一導電型エ
ミツタ層の側壁に第２絶縁膜が配設されて、且つ、前記
異種導電型ベース層の導出電極として、前記第２絶縁膜
の端部に接した高融点シリサイド膜が前記第１絶縁膜上
に延在していることを特徴とする。

製造方法は、エミッタ形成領域の周囲表面に第１絶縁膜
からなる分離層が形成された一導電型コレクタ層上にシ
リコンを含む異種導電型ベース層。

一導電型エミツタ層が形成され、該一導電型エミツタ層
上のエミッタ形成領域にマスクパターン層が形成されて
おり、該マスクパターン層をマスクにして、前記一導電
型エミツタ層をエツチングし、更に、他のマスクによっ
て前記異種導電型ベース層をパターンニングする工程と
、 次いで、第２絶縁膜を被着しパターンニングして前記一
導電型エミツタ層の側壁とする工程と、次いで、露出し
た異種導電型ベース層に高融点金属膜を被着し熱処理し
て高融点シリサイド膜を形成する工程とが含まれてなる
ことを特徴とする。

［産業上の利用分野］ 本発明は半導体装置およびその製造方法に係り、特にヘ
テロバイポーラトランジスタの構造と製造方法に関する
。

［従来の技術］ 最近、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が
開発されており、これは電流駆動能力の大きい高速素子
として期待されているものである。

第４図は５ｉＧｅ　（シリコンゲルマニウム）をベース
にした従来のシリコン系ＨＢＴの断面図を示しており、
１はＳｉからなるｎ型コレクタ層、２は５ｉＧｅからな
るｐ型ベース層、３はＳｔからなるｎ型エミッタ層、４
はＳｔｏｗ　　（酸化シリコン）膜からなる絶縁膜、　
２Ｅはベース電極、　３Ｅはエミッタ電極である。この
ような素子はエミツタ層に異種不純物（ｐ型不純物）が
含まれないためにキャリアの散乱がなく、且つ、５ｉＧ
ｅをベースにしているためにベースのバンドギャップが
狭くて高電流増幅率（ｈ　ＦＥ）が得られ、更に、浅い
高濃度不純物含有ベース層が形成できてベース抵抗が低
下でき、動作の高速化が図れるメリ・ノドのある構造で
ある。

［発明が解決しようとする課題］ ところで、このような構造に形成するためには、ｐ−Ｓ
ｉコレクタ層１にｎ−５ｉＧｅベ一ス層２．ｐ−５ｉエ
ミッタ層３を順次にエピタキシャル成長して、ベース層
２．エミツタ層３をパターンニングした後、他のマスク
を用いて絶縁膜４を窓あけしてエミッタ電極３Ｅ、ベー
ス電極２Ｅを形成するためにパターンニングのための誤
差余裕寸法が必要になって、そのために両電極間の間隔
が長くなり、ベース抵抗が増大するという欠点がある。

本発明はこのような問題点を除去し、ベース抵抗を低減
させて、且つ、トランジスタを微細化することを目的と
した構造と製造方法を提案するものである。

［課題を解決するための手段］ その課題は、Ｓｔ系ＨＢＴの構造において、第１絶縁膜
１４が選択的に設けられた一導電型コレクタ層１１上に
、該一導電型コレクタ層に接合するし、且つ、シリコン
を含む異種導電型ベースＮ１２が設けられて、該異種導
電型ベース層上の前記一導電型コレクタ層接合部上に一
導電型エミッタ層１３が積層して設けられ、該一導電型
エミツタ層の側壁に第２絶縁膜１５が配設されて、且つ
、前記異種導電型ベース層の導出電極として、前記第２
絶縁膜の端部に接した高融点シリサイド膜１２Ｅが前記
第１絶縁膜上に延在している半導体装置によって解決さ
れる。

製造方法は、エミッタ形成領域の周囲表面に第１絶縁膜
からなる分離層が形成された一導電型コレクタ層上にシ
リコンを含む異種導電型ベース層。

一導電型エミツタ層が形成され、該一導電型エミツタ層
上のエミッタ形成領域にマスクパターン層が形成されて
おり、該マスクパターン層をマスクにして、前記一導電
型エミツタ層をエツチングし、更に、他のマスクによっ
て前記異種導電型ベース層をパターンニングする工程と
、 次いで、第２絶縁膜を被着しパターンニングして前記一
導電型エミツタ層の側壁とする工程と、次いで、露出し
た異種導電型ベース層に高融点金属膜を被着し熱処理し
て高融点シリサイド膜を形成する工程とが含まれること
を特徴とする。

［作用］ 即ち、本発明は、エミツタ層１３上に第１絶縁膜２１の
パターンを形成し、これをマスクにしてエミツタ層のみ
パターンニングし、次に、第２絶縁膜１５からなる側壁
を形成し、導出されたベース層は高融点シリサイド膜１
２Ｈに変成する。そうすると、第１絶縁膜２１のパター
ンを除去すればエミッタ電極窓となって、第２絶縁膜１
５からなる側壁がベース電極窓とエミッタ電極窓を分割
した構造になる。

そのため、電極形成マスクが不要になって微細化でき、
−層動作が高速化できる。

［実施例］ 以下、図面を参照して実施例によって詳細に説明する。

第１図は本発明にかかるＳｉ系ＨＢＴの断面図を示して
おり、１１はＳｉからなるｎ型コレクタ層、１２は５ｉ
Ｇｅからなるｐ型ベース層、１３はＳｉからなるｎ型エ
ミッタ層、　１４は５ｉＯｚ膜からなる第１絶縁膜。

１５は５ｉｓＮ４　（窒化シリコン）膜からなる第２絶
縁膜、１２Ｅは高融点金属シリサイド膜からなるベース
電極、１３Ｅはエミッタ電極である。このような構造は
前記したメリットに加えてベース電極（ベース引出し電
極）が短縮されて低抵抗化されるために一層高速化され
る利点のある構造である。

即ち、このような構造は第２絶縁膜１５からなる側壁が
ベース電極窓とエミッタ電極窓を分割していてエミッタ
電極とベース電極とが近接して形成でき、且つ、このベ
ース電極が高融点シリサイド膜１２Ｅに変成されるため
にベース抵抗を著しく低下できる構造である。

次に、第２図（ａ）〜（ｇ）は本発明にかかる半導体装
置の形成方法の工程順断面図を示している。

第２図ｆａ）参照；面方位（１００）のｎ型コレクタ層
１１上に化学気相成長（ＣＶ　Ｄ）法によって膜厚１０
０〜１０００人、不純物濃度１０１８〜１０１９／ｃｍ
３のｐ型ベース層１２と膜厚２００〜２０００人、不純
物濃度１０１９〜１０”　’　／　ｃｍ　３のｎ型エミ
ツタ層１３とを連続してエピタキシャル成長し、更に、
その上に膜厚１μｍのＳｉＯ□膜２１（第１絶縁膜）を
同じ＜　ＣＶＤ法によって成長する。

第２図（ｂ）参照；次いで、リソグラフィ技術を用い、
弗素系ガスによってリアクティブイオンエツチング（Ｒ
ＩＥ）してＳｉＯ□膜２１をパターンニングして、エミ
ツタ層形成領域上のみにＳｉｎ、膜２１を残存させる。

第２図（Ｃ）参照；次いで、この５ｉｎ２膜２１パター
ンをマスクにし、ｎ型エミッタＪｉｉ１３とｐ型ベース
層１２とを透過して酸素（０゛）イオンを注入して５ｉ
Ｏｚ膜１４（第１絶縁膜）をコレクタ層１１表面に形成
する。このＳｉ　Ｏｚ　Ｊｌ１４はコレクタとベース間
の容量低減して高速動作に役立つものである。なお、実
際上、このＳｉＯ□膜１４は後工程で熱処理して注入イ
オンが活性化されてＳｉｎｇ膜１４の領域が画定するが
、本工程で既に画定されたように図示しており、そのよ
うに判り易くして説明する。

第２図（ｄ）参照；次いで、５ｉＯｚ膜２１をマスクと
して苛性カリ　（ＫＯＨ）でエツチングする。そうする
と、ｎ型シリコン層の方が不純物濃度１０”／ｃｍ”以
上のｐ型シリコン層よりエツチングレートが大きく、そ
のためにｎ型エミツタ層１３のみエツチングされてパタ
ーンニングされる。次に、ｐ型ベース層１２はリソグラ
フィ技術を用いてパターンニングする。

第２図（ｅ）参照；次いで、ＣＶＤ法によって膜厚５０
００人のＳｔ、　Ｎ、膜１５（第２絶縁膜）を被着し、
これをＲＩＥ法で垂直にエツチングして５ｉＯｚ膜２１
とｎ型エミツタ層１３との周縁のみにＳｉ３　Ｎ、膜１
５を残存させて側壁にする。

第２図（ｆ）参照；次いで、スパッタ法によって膜厚１
０００人程度０白金（Ｐｔ）を被着し、更に、４００℃
、３０分間の熱処理を加えてｐ型ベース層１２上に被着
した白金とシリコン層を合金化して、白金シリサイド（
ＰｔＳｉｚ）膜に変成する。この時、他の絶縁膜上の白
金は合金化されないで白金のまま残り、そのため白金シ
リサイド膜を形成した後に王水でエツチングすると白金
は除去される。

第２図（ｇ）参照：次いで、ポリイミド膜２２を塗布し
て固化させた後、弗酸でエツチングして５ｉＯｚ膜２１
を除去して、ｎ型エミンタ層１３を露出させる。

しかる後、エミッタ電極１３Ｅを形成して、第１図のよ
うに完成させる。このような本発明にかかる形成方法に
よれば、エミッタ層、ベース層とエミッタ電極を一つの
マスクでセルファラインによって形成でき、従って、素
子が微細化できて高速動作させることができる。

且つ、上記構造例は白金シリサイド膜自体をベース電極
としたものであるが、この白金シリサイド膜を引出し電
極としてベース電極を接続した場合にもベース引出し電
極がシリサイド化しているためにベース抵抗が低下して
従来構造よりも一層高速化する効果が得られる。

また、第３図（ａ）〜（Ｃ）は本発明にかかる他の形成
方法の工程順断面図で、この形成方法はコレクタ層とベ
ース電極層との間に介在させる５ｉＯｚ膜（第１絶縁膜
）をベース層およびエミツタ層をエピタキシャル成長す
る前に形成する方法である。

第１図に説明した形成方法との相違点のみを説明すると
、 第３図（ａ）参照；まず、エミッタ形成領域、Ｆにマス
ク３１を形成し、その上から酸素（０゛）イオンを注入
してＳｉｎｇ膜１４°（第１絶縁膜）を選択的にコレク
タ層１１表面に形成する。

第３図（ｂ）参照；次いで、Ｓｉｎ、膜１４゛を形成し
たｎ型コレクタＮ１１の上にＣＶＤ法によってｐ型ベー
ス層１２”　とｎ型エミツタ層１３゛　とを連続してエ
ピタキシャル成長し、更に、その上に膜厚１μｍのＳｉ
Ｏ２膜２１膜間１＜　ＣＶＤ法によって被着する。この
時、真性のベース層、エミツタ層以外の５ｉＯｚ膜１４
′　上のベース層１２°とｎ型エミツタ層１３′　とは
多結晶シリコン層になるが、これらは除去される（エミ
ツタ層）か、シリサイド化（ベース層）かされる部分で
あるから問題にはならない。

第３図（Ｃ１参照；以降は第１図に説明した形成方法と
同じであり、本図はベース層とエミツタ層をパターンニ
ングした第２図（ｄ）に図示した工程図を図示している
。

なお、上記した実施例におけるベース電極（ベース引出
し電極）は白金シリサイド（ＰｔＳｉｚ）膜のほか、タ
ングステンシリサイド（Ｗ　Ｓ　ｉ　２　）膜などの他
の高融点シリサイド膜を用いることができる。

且つ、上記例は５ｉＧｅからなるベース層を設けた実施
例であるが、Ｓｉのみからなるベース層を設けた構造に
も同様に適用できるものである。

更に、第１絶縁膜と第２絶縁膜とは異種材料であれば、
５ｉｎ２膜、５ｉ３Ｎｐ膜に限定するものではない。

［発明の効果］ 以上の説明から明らかなように、本発明にかかる半導体
装置とその製造方法によれば、セルファライン的に形成
できて微細化できる構造であり、且つ、ベース層に近接
して高融点シリサイドのベース電極（ベース引出し電極
）が形成されるためにベース抵抗を低下でき、Ｓｔ系Ｈ
ＢＴの高速化など、その性能向上に一層貢献するもので
ある。

【図面の簡単な説明】

第１図は本発明にかかるＳｉ系ＨＢＴの断面図、第２図
（ａｌ〜（幻は本発明にかかる形成方法の工程順断面図
、 第３図（ａ）〜（Ｃ１は本発明にかかる他の形成方法の
工程順断面図、 第４図は従来のＳｉ系ＨＢＴの断面図である。 図において、 １１はｎ型コレクタ層、 １２、１２°はｐ型ベース層、 １３、１３’　　はｎ型エミツタ層、 １４、１４°　はＳｉｎ、膜（第１絶縁膜）、１５はＳ
ｉ３　Ｎ、膜（第２絶縁膜）、１２Ｅは高融点シリサイ
ド膜、または、ＰｔＳｉ、膜、１３Ｅ はエミッタ電極、 ２１は５ｉＯｚ 膜、 ２２はポリイ ド膜、 ３１はマスク を示している。 外発両Ｓρ−Ｃ−シＳｉ整ＨＢＴめ跋旬図第１図 イυＬｓＳｉ果ＨＦ３Ｔり片面図 第４図

Claims (2)

【特許請求の範囲】
1. （１）第１絶縁膜が選択的に設けられた一導電型コレク
   タ層上に、該一導電型コレクタ層に接合し、シリコンを
   含む異種導電型ベース層が設けられて、該異種導電型ベ
   ース層上の前記一導電型コレクタ層接合部上に一導電型
   エミッタ層が積層して設けられ、該一導電型エミッタ層
   の側壁に第２絶縁膜が配設されて、且つ、前記異種導電
   型ベース層の導出電極として、前記第２絶縁膜の端部に
   接した高融点シリサイド膜が前記第１絶縁膜上に延在し
   ていることを特徴とする半導体装置。
2. （２）エミッタ形成領域の周囲表面に第１絶縁膜からな
   る分離層が形成された一導電型コレクタ層上にシリコン
   を含む異種導電型ベース層、一導電型エミッタ層が形成
   され、該一導電型エミッタ層上のエミッタ形成領域にマ
   スクパターン層が形成されており、該マスクパターン層
   をマスクにして、前記一導電型エミッタ層をエッチング
   し、更に、他のマスクによつて前記異種導電型ベース層
   をパターンニングする工程と、 次いで、第２絶縁膜を被着しパターンニングして前記一
   導電型エミッタ層の側壁とする工程と、次いで、露出し
   た異種導電型ベース層に高融点金属膜を被着し熱処理し
   て高融点シリサイド膜を形成する工程とが含まれてなる
   ことを特徴とする半導体装置の製造方法。