JPH01755A

JPH01755A - 集積回路

Info

Publication number: JPH01755A
Application number: JP63-63785A
Authority: JP
Inventors: ヨゼフ　スクエルマン
Original assignee: テキサス　インスツルメンツ　ドィチュラント　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツンク
Priority date: 1987-03-18
Filing date: 1988-03-18
Publication date: 1989-01-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業トの利用範囲本発明は集積回路に関する。この集積回路は、電子回路
を含む半導体チップと、チップを載せる為の導電性のザ
ボー１〜・プレートと、実質的にこのサボー１〜・プレ
ートの甲面トに配列され又サポート・プレートの方に伸
張し、１ｔボート・プレートから隔たったその先端で、
外部電子回路への接続を宋た１端了３り休として形成さ
れる導体ス１−リップであって、アップの中の電子回路
の選択されｌζ点に接続する選択された導体ストリップ
と、そしてサポート・プレート、チップ、導体ストリッ
プを覆うハウジングと、又このハウジングから外側に向
かつ【突出し、少なくとも一つは接地１°ｈ位の印加を
果たすような端Ｆ１体とを含む、。

従来の技術及び問題点ｌ（１在この種の集積回路は、幅広い領域で様々イｉ用
途に用いられる。、特にコンピュータ技術は、坦在の集
積回路の発達なしには論じ（１１ない。まさに−１ンピ
：Ｌ−夕技術の分野の為に、集積回路はＣＭＯ８技術ｒ
ｒ　Ｌ　＜はバイポーラ技術の下で開発されてきた。又
これらの技術の助力に、Ｊ、す、スイッチング操作はか
つてないはど高速化された。ナノセカンド或いはそれ以
下の中位ぐのスイッｆングＩ１．’１間は既に達成され
、同様に高速］ンピュータの出現を可能にした。然しな
がら、この様なスイッチング時間を非常にう、０くする
集積回路の発達は限界に達した。これは半導体チップで
電子回路を作動させる技術ではなく、現在一般的なハウ
ジングの形状が原因ぐある。ブーツブ上の電子回路と外
部回路の閂の接続を仲介する端ｆ・導体、若しくは４体
ス；−リップには、一定の幾何学的寸法があり、それゆ
え高周波で＾速スイッヂングに逆らうインダクタンスの
ように作用Ｊる。導体ス（・リップの無視できないライ
ン・インダクタンスにより、！ト大な欠点が生じ、半導
体技術により半導体デツプの電子回路自身で達成され得
る、＾速スイツヂングを利用することが殆ど不可能にな
る。接地電位を供給り゛る導体ストリップでの急激／、
【電流の増加とｆ１Ｊ１時に、前記導体ストリップで電
流は誘導され、チップの接１（ζレベルが簡単に高めら
れる。これｔよ回路のスイッチング閾（ＩＣ１を越える
まで続き、出力に１ａ続される春休ス１−リップ（、於
いて、ある・■要／ｊ信４′、レベル（Ｌレベル）から
伯のＥ９　）１１．　＜’Ｌ佑シ）レベル（１ルベル）
への児（ム掛けの転移が、人力信＋二の変化が不在でも
起こる。これによりかつてない高速スイッチングの用途
が制限される。

問題を解決する為の手段及び作用＾速スイップングで接地電位が高まる問題にＪ、す、チ
ップ上の電子回路をしつと厳密に接地’ｒｌｊ　ｌシに
保つ目的で、最へ四つまでの接地端子を持つ集積回路が
開発された。この様な解決法の一例は、１９８６年テキ
サス・インスツルメンツにより発行されｌこ、マーサ　
Ｍ、ウアインシュイタインらにＪ、る１゛（１能が増大
されたイオンｌ入を０ＭＯ３（ＥＰＩＣ）の発達したＣ
ＭＯ８ｏシック（ΔＣＬ　）　Ｊと題されたパンフレッ
トに見られる。

黙しながら、この解決法では集積回路の寸法に問題が生
じ、望ましい小形化を妨げ、結果として全（の場合に於
いて使用は出来ない。更には、この解決法では、従来と
同様に接ｉａ電位に印加される導体ストリップの各々は
、チップ上の電子回路の接地点へと非常に細いボンディ
ング・ワイヤにより接続されるので、ハウジングの外側
の接地々休と電子回路の間には、未だ無視できないライ
ン・インダクタンスが存在する。

本発明の根底にある問題は、最初に略述された形の集積
回路を提供することである３、ここでは半導体技術で可
能な高速スイッチングが、チップ上の電子回路により遥
かに良く利用され得る３゜本発明により、サポート・プ
レートが、接地電位の印加の為に機能する少なくとも一
つのＧＥｉ　ｆ　１体の方向にオノセツ１〜配置に、す
なわちずらせて配冒されている。

この問題の別の解決法では、サポート・プレートが、接
地嘔ｕ位の印加の為に機能する少なくとも一つの端子導
体の構成要素として接続される。加えて、本発明の根底
にある問題の解決に於いＣ、リポ−１−・プレートが、
接地電位の印加の為に機能り−る少なくとｂ−つの端子
導体の方向にＡ）はツトされ、又前記端子導体の構成要
素として接続される。

本発明にＪ：る集積回路に於いて、接地電位の印加の為
に機能する端子導体とチップ上の電子回路の間にある直
列インダクタンスは、著しく減少され、イの結果前述の
欠点の発生を見ずに、スイッチング速度がかなりＰＡ速
化される。接地端子は一つで十分なので、スイッチング
速度を高速化するのに集積回路の面稙を人さくする必要
はない。

本発明の利点は更に、添伺される特許＋ｉｌ’ｉ求の範
囲の項でその特徴が述べられる。

本発明による集積回路の利点は更に、図を参照どする以
下の実施例の説明から明らかにされるであろう。

実施例第１図は、ＤＩＬハウジング又はＳＯハウジング中の集
積回路の内部Ｍ４造を示す。黙しながら本発明は、ｐ　
ｌ−ｃ　ｃハウジング若しくは同様なハウジングやケー
スに於いても用いられ得る。集積回路の核は半導体チッ
プ１０であり、ここでは既知の拡散や注入技法を用いて
、電子回路が作動される。チップ１０はサポート・プレ
ート１２へ、導ｒ［１帖着物にＪ：り接続される。

電源電圧の供給、入力信号の印加、又出力信号の削除の
為に、接触点１４がチップ１０上に形成され、又ボンド
・ワイＡ７１６を介して導体スｊ・リップ１８と接続す
る。サポート・プレート１２と実質的に同じ平面には、
導体ストリップ１８がある。リポート・プレート１２の
表面は、導体ストリップ１８の表面よりｂ僅かに低く、
それゆえサポート・プレート１２に配置されるチップ１
０の面は、導体ストリップ１８の面上からさほど離れて
い＜Ｋい所にある。然しながら、チップはｊｌ常に薄い
ので、導体１８に対してサポート・プレート１２が低い
というのも極めて僅かである。。

チップ１ｏ、サポート・プレート１２　、導体ストリッ
プ１８はプラスチック組成物の中にボッティングされ、
これが集積回路のケース若しくはハウジング２０と成る
。このハウジング２０の輪郭は、第１図に点線で示され
る。このハウジングは、対１＋Ｉｉ　’Ｉ’ｌｌ　２０
ａ（１）長さ方向と対称軸２０ｂの交叉方向とによる長
方形を、＞、１木形どしている。

様体ス１〜リップ１８（よ、リーボー１−・プレート１
２どは隔たった端で、ハウジング２０から突き出で端子
導体２２と成る。前記吃Ｙη体２２は、ハウジング２０
から出たυ’４ｆたに、はぼ直角に曲がり、それからコ
ネクタの基部に差し込まれるか、又は印刷回路版に直接
半［１１（ｊｌけされる。端子導体２２が曲がっている
様子が、第６図のｆｆｆｉ面図に示される。

現在一般的なこの種の集積回路に関して、多くのケ１造
との間には、特に１を源？！−の印加に関し−Ｃ１一般
的な規範がある。この規範に従い、ハウジング２０から
出ている端子導体２２に番ン）をイ４ける方法を規定し
、第１図に於いて番号付けは、左十の端ｒ導体から始ま
り、時Ｅｉと逆方向に進む。第１図に示す集積回路の実
施例に於いて、端子導体１　／’Ｊ至１０は、半導体の
側面で図の下方にあり、端子導体１１乃〒２０は半導体
側面で図の下方にある。この￥施例に於いて、端子導体
Ｎｏ、　ｂは接地電位の印加に携わり、ぬ１５は電源電
圧ソースの正の端子への接続を果たす。

第１図から明らかなように、サポート・プレート１２は
、接地電位の印加に携わる端子導体の方向にオフセラｌ
−Ｌ、、端子導体２２からサポート・プレートへ導く導
体ストリップ１８は茗しく短くなる。加えて、導体スト
リップ１８はり−ボート・プレート１２と一体に接続さ
れており、非常に良い接地接続を果たす。又導体ストリ
ップ１８が短くなることにより、この導体ス１−リップ
の直列インダクタンスがかなり減少する。これ番よ高゛
周波動作に好ましい影響を及ぼす。チップ１０に含まれ
る電子回路へ接地を設けるには、サポート・プレートと
チップ１０上の対応する接続点１４の間に、非常に短い
ボンド・ワイヤ１６をイζ１けることで十分である。こ
の様に、端子導体２２とチップ上の接触点１４の間で効
果的で、接地を設ける作用をする直列インダクタンスは
小さく保たれる。低い直列インダクタンスはチップ１０
の電子ＩｎＪ路の接地電位に１名し、急＜ｒスイッチン
グ・フランク（ｓｗｉｔｃｈｉｎｏ　ｆｌａｎｋ　）を
持つ電流パルスが、端子導体２２ど導体ストリップ１８
を介してチップ１０の電子回路へ流れる１１）に、それ
ほど高くはならない。＋１ボート・プレート１２のオフ
セットの配列にＪ、す、正の電源電圧の印加に携わる導
体ストリップ１８を広くする余地ができる。これはまた
＋Ｗｉ記ｇす子導体のｉ１１列インダクタンスも減少さ
せる。。

若しチップ１０の幾つかの接触点１４を接地電位へ印加
する必歿があれば、これは甲に適応Ｊる接触点１４を、
非常に短いボンド・ワイＶを介して、接地されるサポー
ト・プレート１２へ接続ηることにより達成される。こ
れは第１図の幾つかの凶ｉ９１で示される。

若し接地導体の１列インダクタンスを更に減少する必要
があれば、例えば三木、三木、又は四本の導体ストリッ
プを、リポート・プレートへ直接−休止して接続し、外
側から１１６記導体ストリップ１８の四つの対応する端
子導体２２の各々へ接地°電位を印加Ｊれば良い。

第１図の実施例に於いて、リポート・プレー１〜１２は
接地雷イＱの印加に１ｊｔわる端Ｆノ９体１８の方向に
Ａフｐツｊ・にするだ番ノではなく、第１図から明らか
イｒように、ノいフランク２０に狭い側のｈへｂＡルッ
トし、史に６益な効果をｂたらり。急速イＴスイッヂン
グ・フランクをＩｒ？る為には、回路出力へ導く導体ス
１〜リップ１８の直列−ｒンダクタンスは１）に小火で
ある。更に、スイッチ操作により隣接導体の高出力電流
ぐ起こる相互の影響、例えばクロストークは、導体の長
さに比例する３、第１図の実施例では、交叉方向の対称
軸２０　ｂの左にある端子導体２２は、そこで出力信号
が取出される端子々）体である。左半分のハウジングの
ｉｉ　ｌｒ＋１に、即ち出力信角を設（）る端ｆＳ休２
２のＩＪ向に、（ｔボート・プレー１へをオフセラ１〜
することにより、対応づる導体ストリップ１８は短くな
り、又これにより各々の直列インダクタンスが減少する
。

リポート・プレート１２が、導体ストリップ１８を介し
て接地端子導体２２へ、一体止して接続されるので、集
積回路の製造Ｔ稈に於いて、即ちハウジングとなるプラ
スチック物質にはめ込まれる１）ｈに、従来用られる集
積回路では必要であったが、リボ−１〜・ストリップを
介してリポート・ブ１７−１−１２　全保護ｄ−ル＄要
はなイ＋＋　ｌ’ｌ’ｌ　＋＋ｊ　”ｊボート・ス１−
リップはリポート・プレートから特定のハウジングの狭
い側へ伸び、空間を占めたの−ｃ＝ｒｔ体ストリッゾ１
８がこれらの空間を用いることは出来なかった。第１図
の実施例に於いては、これらのリポート・ストリップは
省略可能であり、従っＣ１ナボート・プレート１２の方
向へ伸びている導体ストリップ１８の拡張が可能になる
。これの拡’ｒＮ　Ｊ、す、１３列インダクタンスの各
々が更に減少され、これにより出力信＋’３を対応する
端ｆ導体２２へ樽通りる導体ストリップ１８に、特に好
ましい影νでが出る。これらの導体ス１〜リップに於い
“Ｃ高電流が流れ、よって対応する高速スイッチング・
フランクと共に、望ましい急なスイッチング・フランク
に逆らう高い逆“市庁を引き起こす。

この様に第１図に示される集積回路の実施例では、急な
スイッチング・フランクを得るのに必質な低い１ｌｉ１
列インダクタンスが全ての領域にあり、それゆえ実用可
能な限りの最新の０ＭＯ３及びバイポーラ技術を用い【
、スイッチング速度を上げることを可１１しにす゛る。

これは全て前述されてきた■柄に因るものである。即ち
、リポート・プレート１２のＪ７１？ット、サポート・
プレート１２の接地端−ｒ導体２２への一体化接続、ｒ
＋ｓ　ｆｉ信号を取出１’　Ｅ子導体２２の方向へのサ
ポート・プレートのオフセット、及び１１′４電流を導
通ケる導体ストリップ１８の拡張などである。

第２図は、集積回路の標準的な形状に工Ｊづく本発明の
実施例を示す。ここでは電に；電斤ソニスの正の端子に
接続される接Ｊａ端ｆと端イ導体は、ハウジング２０の
対角線トの角に位２１する。７第２図に於いて第１図と
同一の部分を示ずのに、同じ参照番号が使用される３、
第２図に於いて、接地電位が印加される端子導体は右下
にあり、又′肩線゛、′ｔｆ）Ｙソースの正の端子に接
続される端ｒ導体は左、トにある。その他の点では、第
１図の説明は同様に、第２図にも該当する。サポート・
プレート１２が、導体ストリップ１８を介して接地端子
導体へ、直１ｇ接続されることにより、接地線の好まし
くない直列インダクタンスは減少し、前記集積回路はス
イッチングの高速化、すなわらより急なスイッチング・
フランクを可能にづる。

第３図は、特に高周波の範囲で、その中で６特にｔＪ　
ＨＦ波にて使用可能な集積回路の実施例を示す。この範
囲に於いて、印刷回路板のいわゆるストリップ線路が頓
繁に用いられ、これを介して、高周波信号はチップ１０
へ導通されねばならず、それからＩｙＩ記信号は集積回
路の中で処理される。

高周波技術に於いて、しばしば「ホラｈ　Ｊ導体と呼ば
れる単一運搬導体（ｓｉｎｇｌｅ−ｃａｒｒｉｅｒｃｏ
ｎｄｕｃｔｏｒ　）は、例えばこの第３図の実施態様の
中、端子導体２２ａに）＆川され、導体ストリップ１８
ａを介してチップ１０へ供給される。ハウジング２０の
導体ストリップ１８ａのそれぞれの側で伸張する導体ス
トリップ１８ｂ及び１８ｃは、丈ボート・プレート１２
に直接接続され、このり゛ボート・プレー１〜１２は前
述の実施態様にある様に、接地に直接接続され、導体ス
トリップ１８ｂ及びｉｇｃ１３又、端子導体２２ｂ及び
２２Ｇを介して直接接地へ接続される。この様に導体１
８ａには、しっかりしたシールドが形成され、３つの９
ん子導体１８ａ、１８ｂ、１８ｃの配置１１は、１４　
ＶＦ体チップ１０まで直接導く連続したストリップ線路
、若しくはＦ１１軸線路として機能する。適１７Ｊな空
間割りにＪζす、リプライ線のインピーダンスへ適用さ
１することら可能となる。チップ１０の回路により取出
される高周波信号は、導体ストリップ１８ｄを介して端
子導体２２ｄへ供給され、導体ストリップ１８ｄのそれ
ぞれの側で伸張する々体スＩ−リップ１８ｅ及び１８ｒ
は、−１ポート・プレー１−１２に直接に接わ２され、
焔；Ｆ導体２２ｅ及び２２ｒを介して接地７ｆｆ位に印
加される。このように導体ストリッ１１８ｄ、１８ｅ、
１８ｉの一群は、チップ１０まで直接に伸張するストリ
ップ線路、若しくは１１１軸ｔＩＡ路のように作用する
。

第４図は、第３図と関連して説明される集積回路に関し
、その実施例を示ケ。ここでは接地及び電源電圧は、そ
れぞれ右下と左上に有る端子導体へ′ｊえられる。第４
図に於いでｔｖ　Ｊｊ、目ｋに、第３１＜ど１０１−の
ｎ１１分を承ブ″のに、ｌ１ｉｌ　Ｌ；参照？、７号が
用いられる。

ｍ　５　図（７）　実／ｌ（！ｌＥｌ：　＋１　、ｔ：
Ｌ、ｓ、＜　木的ニ１．Ｊ、　ｍ　Ｉ　Ｘ　（Ｄ　実／
＃Ｑ：４４．しの構造に類似する。ここでは、出〕Ｊ信
号を連び出？Ｊｇ；Ｉ子入り体の間に、′、１１蔽尋体
ス）−リップ２４が配置され、出力導体ス１−リップ１
８へ伝）ｍされる信；；が粘合４ることを防１トする１
、これにより、これらの１１１ツノ導体ス（−リップの
１１１１の如何なるり［１ストークも減少される。遮蔽
導体ストリップ２４の取付けが可能なの１．Ｌ、第１図
と１！１連して述べられたように、製逍過稈に於いてＬ
ナボー１〜・プレー１〜１２を支えるのに、特別なナボ
ー１−・ストリップの必要はなく、結宋として遮蔽／η
体スス１〜リツゾ４の取付けに、対応する空Ｉｌｌが利
用できるからである、。

第６図は、第１図の６−６の線に治った切断面であり、
これはサボー１へ・プレート１２と１ツブ１０１の接地
接続点１４の接続、又導体ストリップ１８と別の接触点
１４の接続が、ボンド・ワイ１７１６を介しＣ如何に成
されるかを示す。チップ１０は抵抗値の低い半導体物質
のヰ楡２６を含み、その上に抵抗値の高いエピタキシャ
ル層２８が形成され、そこに本当の゛電子回路が配置さ
れる。サポート・プレート１２と半導体チップ１ｏの間
には、導電性の樹脂から成る接着物３０がある。

発明の効果高周波の作用を更に改良すると同時に、急激なスイッチ
ング・フランクを可能にする為に、接地電位の印加に携
わる少なくとも一つの接触点１４は、エピタキシャル層
２８の対応する接触鰍３２を介して、球根２６へ接続り
る。結束として、抵抗値の高いエピタキシャル層２８の
能動帯域（ａｃｔｉｖｅ　ｚｏｎｅｓ）も、十分に接地
電位が与えられ、これらの帯域の間に低抵抗の接続が、
萌記１ビクキシャル層を通り、抵抗値の低いＬ＜板２６
と接地電位へ印加されたサポート・プレート１２を介し
て生じる。このことにより、エピタキシャル層２８に形
成される電子回路の高周波作用を、更に散出する。

加えて、半導体チップ１０面Ｆの接触面と接続線は、接
地と結びイ・１いてＪｊつ、ナボート・プレー１−と共
に主１１バシタを形成し、そのキャパシタはＩり周波の
為に、接地電（◇へ印加されるチップの能動９１シ域と
、サポート・プレート１２の間に、短絡を形成する。関
与する能動帯域と４ノボート・プレー　１−１２の間の
前述された抵抗１１１ｆｆの低い接続は、前記キＶパシ
タの低い抵抗１１ｒｊのダンピングをもたらし、有害な
１」１−共鳴現象は発生しく９ない。以トの説明に関連
して更に以下のｌｆＩを開示する。

中　電子回路を含む半導体ブーツブと、チップを載ける
為の導電性のサポート・プレートと、実質的にこの号ボ
ート・プレートの平面上に配列され又リポ−１へ・プレ
ートの方に伸張し、リポート・プレートから隔たつｌ〔
その先端で、外１１１；の；１ｉｌ回路への接続を宋た
１一端ｒ導体として形成される々体ス１−リップ′Ｃ″
あって、チップの中の電子回路の選ＩＲされた点に接続
する選択された導体ストリップと、そして号ボート・プ
レーｉ・、チップ、導体ストリップを囲むハウジングと
、又このハウジングから外ｎ１１１に向かって突出し、
少なくとも一つ（よ接地電位の印加を宋たツような端子
導体とを含む集積回路であって、リポート・プレー１〜
１２が、１と地°市位の印加に風わる端子導体２２の少
なくとｂ＝つの方向にオフヒツトしていることを特徴と
する集積回路。

（２）　　電子回路を含む？ｒ樽体チップと、チップを
載ける為の導電性の４」ポート・プレートと、実質的に
このサポート・プレー１〜の平面上に配列され又リポー
ト・プレートの方に伸張し、リポート・プレー１〜から
隔たったその先端で、外部の蛋ｆ回路への接続を宋た−
づ端ｒ−導体として形成される導体ストリップＣ゛あっ
て、チップの中の電ｒ回路の選ＩＪｅされた点に接続す
る選択された）９休ストリップと、そして（Ｊボート・
プレート、チップ、導体ストリップを囲むハウジングと
、又このハウジングから外側に向かって突出し、少なく
とも一つは接地電位の印加を果ｌζすような端子導体と
を含む集積回路であって、サポート・プレート１２が、
接地°電位の印加に携わる端子導体２２の少なくとｂ−
・つにその構成・１ｙ木としで接続することを特徴とり
る集積回路。

（３）　　電子回路を含む半所体デツプと、デツプを伎
Ｖる為の導電性のリポート・プレートと、実′α的にこ
の１ナボート・プレー１〜の平面上に配列され又丈ボー
ト・プレートの方に伸張し、す゛ボート・プレートから
隔たったその先端で、外部の電ｒ回路への接続を果たす
端ｒ導体として形成される導体ストリップであって、チ
ップの中の電ｒ回路の選ＵＱされた点に接続する選択さ
れた導体ストリップと、そしてサポート・プレート、チ
ップ、導体ストリップを囲むハウジングと、又このハウ
ジングから外側に向かって突出し、少なくとも一つは接
地°電位の印加を果たずような端子導体とを含む集積回
路であって、サポート・プレー１〜１２が、Ｊ？　３１
！Ｉ電位の印加に携わる端子導体２２の少なくとも一つ
の方向にオフセットしており、又前記層ｆど２体２２の
構成要素として接続することを特徴とりる集積回路。

（４１ＩｙＩ記第１項乃至第３項による集積回路に於い
て、ハウジング２ｏが長さ方向に対称的な而２０ａ、及
び交叉方向に対称的な面２０ｂよりなる長方形を基本形
としてを持ち、そこでは接地電位の印加に携わる端子導
体２２が、交叉方向の対称軸２０ｂの領域で配置され、
入力信号の印加に携わる端子導体２２は、交叉方向の対
称軸２０ｂの一方の側に配置され、出力信号の取出しに
関与する端子導体２２は交叉方向の対称軸２０ｂの使方
の側に配置され、号ボート・プレート１２が出力信号の
取出しに関与する端子導体２２の方向にオフセットされ
ていることを特徴とする集積回路。

（！ｉｌ　　前記第４項による集積回路に於いて、出力
信号の取出しに携わる端子導体２２へ導く導体ストリッ
１１８は、人力信号の印加に携わる端子導体２２へ導く
導体ストリップよりも広いことを特徴とする集積回路。

（５）　　前記第４項乃至第５項による集積回路に於い
て、出力信号の取出しに携わる端子導体２２へ導く導体
ストリップ１８の間に介在する空間に於いて、遮蔽導体
ストリップ２４が供給され、それがリポート・プレート
１２の構成ｆ＊として接続することを特徴と１“る集積
回路。

ｉ７１　　＋”＋ｊｆ記第１項乃至第６項にＩρける集
積回路に於いて、リポート・プレート１２上のデツプ１
゜は、リポート・プレート１２へ導電的に接続ツる抵抗
値の低い半導体物質から成る基扱２・６を含み、前記駐
＆２６上に於いて抵抗値の高い１ピラキシ１１ル半導体
層２８は本当の電子回路を含み、リポート・プレート１
２と１ビタキシＶル層の電子回路の少なくとも一つの接
地接続点の間で、ボンド接続１６が成され、サポート・
プレーｊ〜１２と接続り−る電子回路の少なくとも−っ
の接地接続点が、Ｊ、を板２６と共に前記層２８の接触
窓を介して、エピタキシャル層２８と接Ｉ′：すること
を特徴と１６集積回路。

（１））　　前記第１項乃↑第７項に於りる集積回路に
於いて、入力信号のｒｆ＋加に携わる、少なくとも−・
つの導体ストリップ１８ｄのどららかの側にある導体ス
］−リップ１８ｅ、１８１’、及び出力信号の取出しに
携わる導体ストリップ１８ａの少なくとも一つのどちら
かの側にある導体ス１−リップ１８ｅ、ｆが、１ｔボー
ト・プレー］−１２の構成要素として接続されることを
特徴を１１５集積回路。

（９）　　ここで説明される集積回路ｔよ、電子回路を
持ら、又導電ｆ１のサポート・プレートの上に搭載され
る半導体チップ１０を含む。導体ストリップ１８は実質
的にサポート・プレート１２の平面上に配置１５′され
、サポー１〜・プレート１２の方向に伸び、又サポート
・プレートから離れたそれらの端では端子ζ１体２２が
形成され、外部の電子回路への接続が成される。選択さ
れた導体ストリップ１８はチップ１０の電子回路の選択
された点へ接続りる。号ボーｌ〜・プレート１２、半導
体デツプ１０、導体ス］・リップ１８を覆うハウジング
が設けられ、そこからは端子導体２２が突き出ている３
、前記端子導体２２の少なくとｂ〜つが、接地電位の印
加に携わる。サポート・プレート１２は、接地電位の印
加に携わり、又／若しくは、接地へその構成要素として
接続する喘ｆ−導体２２の少なくとら一つの方向にオフ
セットされている。

４　図面の簡ｊｉイ＜　、ｄｌ明第１１′ＸＩは、本光明にＪ：る、半ｊ、ＩＩＪ体回路
内の、リボ−１へ・シレー１〜及σｊｌ休ストリツ１の
配９１１を承り平面図である。

第２図は、木ブと明にＪ−る他の実ＩＪ山態様の、第１
図に類似する平面図ひある。

第３図は、第１図の実茄態様が更に発達したものを示し
、これは特に高周波回路での使用に適する。

第４図は、第２図の実施態様が更に発達したしので、こ
れらまた特に高周波回路での使用に適１Ｊる。

第５図は、第１図に示される配列の史に光速したらので
、出力導体の間でり１」ス１−一りが阻止される方法を
示す。

第６図は、第１図の６−６の線に沿った断面図をポす。

主な符号の説明１０：＄導体ブーツブ１２：サポート・ル−ト１４：接触点１６二ボンド・ワイヤ１８：導体ストリップ２０：ハウジング２６二ｖ板２８：エピタキシャル層

Claims

【特許請求の範囲】

（１）電子回路を含む半導体チップと、チップを載せる
為の導電性のサポート・プレートと、実質的にこのサポ
ート・プレートの平面上に配列され又サポート・プレー
トの上に伸張し、サポート・プレートから隔たったその
先端で、外部の電子回路への接続を果たす端子導体とし
て形成される導体ストリップであって、チップの中の電
子回路の選択された点に接続する選択された導体ストリ
ップと、そしてサポート・プレート、チップ、導体スト
リップを囲むハウジングと、又このハウジングから外側
に向かつて突出し、少なくとも一つは接地電位の印加を
果たすような端子導体とを含む集積回路であって、サポ
ート・プレート（１２）が、接地電位の印加に携わる端
子導体（２２）の少なくとも一つの方向にオフセットし
ていることを特徴とする集積回路。