JPH01501189A - Ｍｏｓ集積回路の形成方法 - Google Patents
Ｍｏｓ集積回路の形成方法Info
- Publication number
- JPH01501189A JPH01501189A JP62506131A JP50613187A JPH01501189A JP H01501189 A JPH01501189 A JP H01501189A JP 62506131 A JP62506131 A JP 62506131A JP 50613187 A JP50613187 A JP 50613187A JP H01501189 A JPH01501189 A JP H01501189A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- silicon
- layer
- mask
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 238000002513 implantation Methods 0.000 claims description 19
- 239000007943 implant Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000005382 thermal cycling Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 34
- 238000012545 processing Methods 0.000 description 12
- 238000000137 annealing Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005280 amorphization Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 241000894007 species Species 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 241000219112 Cucumis Species 0.000 description 2
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- GVGLGOZIDCSQPN-PVHGPHFFSA-N Heroin Chemical compound O([C@H]1[C@H](C=C[C@H]23)OC(C)=O)C4=C5[C@@]12CCN(C)[C@@H]3CC5=CC=C4OC(C)=O GVGLGOZIDCSQPN-PVHGPHFFSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 235000019406 chloropentafluoroethane Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- WMIYKQLTONQJES-UHFFFAOYSA-N hexafluoroethane Chemical compound FC(F)(F)C(F)(F)F WMIYKQLTONQJES-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- -1 silicon ion Chemical class 0.000 description 1
- 238000011272 standard treatment Methods 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- ZFXYFBGIUFBOJW-UHFFFAOYSA-N theophylline Chemical compound O=C1N(C)C(=O)N(C)C2=C1NC=N2 ZFXYFBGIUFBOJW-UHFFFAOYSA-N 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
ＭＯＳ集積回路装置の形成方法
この発明は装置のアクティブ領域を有する基板上にＭＯＳ集積回路を形成する方
法に関する。
背景技術
小さな地塚忙高密度のＭＯＳモノリシック集積回路成分を集積することが増加す
るにつれ、色々な構造的動作的問題が組合わされ、製造の歩留シや実行性能を制
限し、それによって達成しうる最小の装置寸法や最高密度も制限されてきた。最
も困難な問題の１つとしては、ダート酸化物及び（又は）基板に対するホット・
キャリヤ注入、ソース・ドレイン・・七ンチースルー。
絶縁破壊電圧の低下及びインノンクト・イオナイゼーシ、ンなどを総称したこと
ばであるシ冒−トーチャンネル効果がおる。例えば、ホット・キリャ注入におい
ては、ドレインに隣接した狭いチャンネル領域の故に作られた強い電界によって
、電子がダート酸化物に永久に注入され、その結実装置のしきい値電圧を変えて
しまうことになる。シ胃−トーチャンネル効果に加え、ゲート電極とソース及び
ドレインとの重複はミラー・キャパシタンスとして知られている寄生容量を生じ
させ、高周波応答及び動作速度を低下させる。
ＶＬＳＩモノリシック集積回路において、チャンネル長を短くし、他の装置の大
きさを減緬する際、ＬＤＤ構造のような新しい装置構造を構成してショート−チ
ャンネル効果を減少し、高い相互コンダクタンス、高い絶縁破壊電圧、速い動作
速度及び高い装置密度のようなトランジスタの特性を最良にすることができる。
ＬＤＤ構成は浅く、ＭＯＳＦＥＴチャンネルとｎ＋又はｐ＋ソース及びドレイン
拡散との間に形成された自己整列ｎ−又はｐ″″″領域ることが好ましい。ＬＤ
Ｄ構造は、双方向電流が使用される場合を除き、ソースではなくドレインのみの
拡散を必要とするが、典型的には別のマスク工程の使用を避けるため、ソース及
びドレイン拡散両方が形成される。ＬＤＤ ＠造はト°レイン・ピンチ−オフ領
域における関連するｎ−又はｐ−領域に高い電界をかけることによって、絶縁破
壊電圧を増加し、インパクト・イオナイゼーシ！／及びホット電子の発散を減少
することができる。
オグラほかによる１軽くト°−ノされたドレイン−ソース（ＬＤＤ ）絶縁ダー
ト電界効果トランジスタの設計及び特性”と称する論文（ＩＥＥＥ Ｔｒａｎｓ
ａｃｔｉｏｎｓ ｏｎＥｌｅｅｔｒｏｎ Ｄｅｖｉｃｅｓ ＋ Ｖｏｌ、 ＥＤ
−２７＋ ４８ ｒ ｐｐ、 １３５９〜１３６７．１９８０年８月）はＬＤＤ
装置の設計及び特性を記載し、特に適切な部分に従来のＬＤＤＦＥＴのグラナ・
シリコン・ゲート処理技術が記載しである。フィールド酸化物及びｆ−）酸化物
を形成した後、ポリ・ダートとその上の酸化物−窒化物マスクとから成る拡大ダ
ート・スタックが形成され、ダート酸化物を通して行うｎ＋ソース及びドレイン
の形成中にマスクとして使用される。そこでウェット・エッチ又はプラズマ・エ
ッチが適用されて、その最終寸法にゲートをアンダーカットする。そして酸化物
−窒化物マスクがはがされ、ｎ−注入が行われて、チャンネル及びｎ＋ソース／
ドレイン拡散と自己整列するＬＤＤ領域を形成する。
米国特許第４，１９８，２５０は二酸化シリコン・ダート・オーバハング・マス
クが形成され、ｎ＋注入工程が使用されて、ダート酸化物を通しｎ″″ＬＤＤ″
ＬＤＤ構造方法が記載しである。酸化物オーバハング・マスクはその下におる支
持するドープド、・ポリシリコン・ダートの化学的ウェット・アンダーカットに
よって希望するゲート寸法に形成され、ｎ＋ソース／ドレイン注入が行われる。
？注入中、オーパノ・ング・マスクは部分的なイオンを阻止し、そのため注入は
浅く、チャンネル及び。＋ソース及びドレイン領域と自己整列された軽いドープ
ドｎ ”’ ＬＤＤ領域が形成される。
発明の開示
この発明の目的は自己整列ＬＤＤ （軽くドープされたドレイン）構造を簡単な
方法で形成するようにしたＭＯＳ集積回路の形成方法を提供することである。
従って、この発明によると、装置の活性領域を有する基板上にＭＯＳ集積回路を
形成する方法でありて、装置の活性領域の上に厚さ約１５０．〜２００ナノメー
トルのシリコン層を形成し、前記シリコン層の上にソース及びドレイン領域の端
部境界を規定する端部境界を有するマスクを形成し、前記シリコン層を貫通する
よう比較的高いエネルギ注入ドーズを与えて前記ソース及びドレイン領域の表面
近接基板領域に比較的高いドープド注入を形成し、前記マスクの存在下で前記シ
リコン層をエツチングして前記マスクの端部境界の下に所定の距離だけ溝を作シ
選ばれた横寸法を有するダート電極となるようシリコンを・リーン化し、前記マ
スクを除去し、前記エネルギ注入と同一の導電形の比較的低いエネルギ注入を前
記構造に与え前記ソース及びドレイン領域と自己整列された軽いドープド注入を
形成し、熱サイクルを与え、前記注入されたスピシーズを活性化し前記注入され
たスビシーズをドライブ・インして前記ソース及びドレイン領域を形成しそれに
関連する軽いドープド領域を形成する各工程から成るＭＯＳ集積回路の形成方法
を提供する。
図面の簡単な説明
次に、下記の添付図面を参照してその例によシこの発明の詳細な説明する。
第１図乃至第７図は、ＬＤＤ構造（及び選択的な保護バンド構造、側壁酸化物ス
ペーサ及び自己整列コンタクト）を形成するシーケンスを例示した主な処理工程
９順次的にとったｎ−ＬＤＤ ＭＯＳＦＥＴの模式的断面図である。
第８図は異なる処理シーケンスの適切な処理工程を描いた断面図である。
発明を実施するための最良の形態
第１図はこの発明の各工程の実施においてとられたＮＭＯ３集積回路の前部分処
理段の模式的断面図である。
図を簡単にするため、４つの図の各々はモノリシック集積回路の単−ＭＯ８活性
領域１５を示すようにした。
開始構造は典型的に約１〜２００確の固有抵抗を有する（１００）、ｐ−形又は
ｎ−形（夫々ｎ−チャンネル装置又はｐ−チャンネル装置用）単結晶シリコン基
板１０から成る。エピタキシャル材料も使用することができる。前部分処理のこ
の段において、フィールド酸化物のような分離構造が構造１０に形成され、その
後にダート酸化物１２の形成及びフィールド及びチャンネル注入（図に示してい
ない）が続く、基板の一部又は全部に凹部を形成するのが好ましい。典型的に、
フィールド酸化物１１は約６００〜８５０ナノメートル厚であシ、シリコン基板
の熱酸化によって形成される。
ゲート酸化物１２は約２５〜７５ナノメートル厚でよく、シリコン基板の酸化に
よって形成することができる。
当業者は第１図の構造を提供するに必要な工程の実施が容易でチシ、これら処理
のパラメータ及び寸法、及び以下に述べるノヤラメータ及び寸法などは例示のた
めに与えたものでラシ、希望する構造及びこの発明の範囲内における変更を達成
するため変更することができることは当然である。
次に、第１図において、ＬＰＣＶ’Ｄ処理（低圧化学蒸着）及びＳ ｉＨａガス
系を使用し、ダート及びフィールド酸化物構造の上に公称約１５０〜２００ナノ
メートル厚に典型的には燐ドーゾド多結晶シリコン或は、たぶんドーゾド°アモ
ルファス・シリコン１３の薄い層をデポジットする。アモルファス・シリコン層
の使用は注入されたイオンのチャンネル化の発生を減少し、メロンの場合に主も
重要なソース／ドレイン領域にＲりたデポジットの浅い分布を形成させることに
なる。次に、エツチング剤−及び注入−マスク１４をｆ−）電極位置の上に形成
する。特に、マスクの横寸法はその側部１６−１６が大体ｎ＋又はｐ＋ソース及
びドレイン領域を形成するその境界を規定するように選ばれる。マスク１４は従
来のホトリングラフ技術を使用してデポジットされ、グリネートされたホトレジ
スト層でよい。
後にパターン化されるダート電極／導体の希望する厚さはポリシリコン層１３と
同じぐらいのデポジット厚を決定する。シリコンを通す？又はｐ＋ソース／ドレ
イン注入が異なるよシ薄い厚さを要求する場合、ポリはマスク１４の境界の外で
希望する厚さまでエッチされる。好ましくは直接ドライ・エツチング技術が使用
される。１つの適切な方法はＣ２ＣｌＦ５／ＳＦ６ガス系を使用するりアクティ
ブ・イオン・エツチングである。その結果生じた点線で示した層９の厚さは特定
の注入方法によシ希望するソース／ドレイン・ドーピング輪郭に決定される。
更に、第１図において、その構造はオーバサイズされたホトレジスト・マスク１
４の存在下でｎ 又は？注入を受け、ソース及びドレイン領域をデポジットされ
る。選ばれた注入エネルギは砒素又は隣（又はメロン）イオンが薄いシリコン層
１３（又は９）及びダート酸化物１２を貫通して、一般に表面近接領域１７と称
する浅い基板１０に埋められる程度に十分高いものでおる。注入ビーム電流は表
面近接領域１７に重いドーピング・レベルを与えるように選ばれる。ｎ 又はｐ
＋ンソー／ドレイン領域１７の内部境界はホトレジスト・マスク１４の端部１６
−１６によって精密に整列される。
例えば、２００ナノメートル厚のシリコン層１３形成のために、８０ ＫｅＶの
メロン注入エネルギ及びドーズ量５Ｅ１５〜ＩＥ１６α が４０〜６０ナノメー
トル深さの初期ジャンクシ璽ンに約２Ｘ １０” ｃｍ−３濃度のｐ＋層１７を
提供する。同様に、２００ナノメートル・シリコン層形成のため、１９０ Ｋｅ
Ｖ及び５Ｅ１５〜ＩＥ１６− の燐注入が約５０ナノメートルの初期ｘｊにおい
て約２ Ｘ １０” ｃｍ−’の層層１７を与える。
次に、第２図において、オー・ぐサイズ・マスク１４の存在下でシリコン層１３
がエッチされ、マスクの境界外の層１３を除去し、マスクの下の所定の距離シリ
コンのアンダカットが続けられる。等方性処理又は等方性処理と異方性処理との
組合せか使用される。１つの適当な処理方法としては、硝酸、フッ化水素酸及び
酢酸の希釈濃度を使用したウェット化学的エツチングがある。１つの適当なドラ
イ・エツチングとしては、ＳＦ６ガス系を使用したりアクティブ・イオン・エツ
チングがある。これらのエツチング技術を使用してホトレジスト１４を保持し、
シリコンの精密な輪郭を規定し、その間その下の酸化物１２がエツチング・バリ
ヤとして作用してシリコン基板１０を保護する。大きさをきめる１例として、オ
ーバサイズ・ホトレジスト・マスク１４が１．５マイクロメートル幅でｓｂ、プ
ラズマ・エツチング処理を使用して両側から０．２〜０．３マイクロメートルだ
けシリコン層をオーバエッチ／アンダカットし、各ゲートの端部２１をＬＤＤ領
域１８の内端と整列させる。あるいは、シリコン層はマスク１４０両側で約０．
４マイクロメートルだけオーバエッチ／アンダカットされて、０．７マイクロメ
一ドル幅に形成され、その結果生じた側部２１−２１は？ソース／ドレイン領域
間のチャンネルに対して行われる後のＬＤＤ注入を精密に位置決めするようにし
たゲート電極１９を提供する。
第３図における次の工程は酸素プラズマ灰化、濃硫酸及び過酸化水素を使用した
ウェット・ケミカル・レジスト・ストリップ、又は超音波アセトン・パスなどの
ような種々の技鼾のどれかを使用してホトレジスト・マスク１４を除去すること
である。そこで、ダート酸化物層１２は、ＬＤＤ注入がゲート酸化物層によるよ
）少いレベルの部分的マスキングを要求するような場合、酸化物層の厚さを制御
するため、例えば、バッフアート・フッ化水素酸ウェット・エツチング剤などに
よシ軽くエツチングすることができる。
更に、第３図の構造は低エネルギ・ブランケット注入（３０ＫｅＶの燐か又は７
０ ＫｅＶ及び５Ｅ１３ｃＩＩＬ の砒素、又は２０ ＫｅＶ及び５ Ｅ １３
ｃｍ−２の？ロン）を受けて、夫々ｎ＋又はｐ＋ンソー及びドレイン不純物濃
度領域１７と自己整列したｎ−又はｐ−ＬＤＤ不純物濃度領域１８と、ダート電
極の境界２１−２１によって規定された中央チャンネル領域２３との形成を完了
する。
選択的に、５Ｅ１３ｃｍ−２ドーズ及び低エネルギ（典型的には、５０ ＫｅＶ
’Ｏ＆ ｏ ７又は７５ ＫｅＶ （７）燐）の反対導電形注入を行って、夫々
層又はｐ＋ンソー／ドレイン領斌２５及びゲート電極１９と自己整列した夫々ｎ
−又はｐ″″ＬＤＤ領域２２についてｐ−又はｎ−ガード・バンド構造２４（第
４図）を形成する。領域２５は対応するＬＤＤ領域２２よシジャンクシアン厚（
アニール／ドライブ・インに続く）が深い。
第４図は、第３図の構造にアニール・サイクルを続行して（例えば、９００℃の
窒素に０．５時間行う）、注入破損をアニールし、注入された種を活性化し、希
望するジャンクシラン深さまですべての注入剤をドライブ・インし、最初アモル
ファス・シリコンが使用された場合ゲート電極１９層にシリコン結晶を形成する
。
上記の模範的状態及びパラメータにおいて、その結果生じたｎ＋及びｐ＋ソース
／ドレイン・ジャンクシラン深さは０．２〜０．３マイクロメートルの範囲内に
るる。
図に略示するよう、結果生じたガード・バンド層２４はＬＤＤ構造２２よりわず
か深く入る。その結果、ガード・バンド構造は電界の線をチャンネルに延びない
ようにし、それによってよシ高い電界を使用し、及び（又は）よシ装置寸法を小
さくすることができる。換言スると、ガード・バンドは、ダートの重複を少くし
又は増加せず、関連するミラー容量を同様にした′１まショート・チャンネル効
果を抑制してＬＤＤ構造の活動サイクル中、高くドープされた領域がなす範囲ま
で拡散しないので、初期に軽くドープされたドレイｙの整列はアニール及び（又
は）他の高温処理中保存される。
その後の高温処理工程の使用は望むアニール、活性化及びドライブ・イン作用を
与えてアニール工程をおさえ又は代えることに使用することができる。
この処理は、又側壁誘電体構造の形成を含むことができる。
第５図の側壁酸化を形成する好ましいシーケンスにおいて、ＣＶＤ二酸化シリコ
７層２６は第４図の構造（マスク１４の除去後、及びＬＤＤ及びガード・・ぐン
ド注入及びアニール工程の後）の上に適当にデポジットされる。使用に適したＣ
ＶＤガス系はＲＦ７’ラズマの作用下で又は作用なしに大気圧又は低圧でシラン
／酸素を使用する。典型的な層２６の厚さは約８０〜１００ナノメートルでおる
。そこで、第６図に示すように、酸化物層２６はりアクティブ・イオン・エツチ
ング及び等しい部分０２Ｆ６（フレオン１１６）及びＣＨＦ′３のエツチング・
ガス混合体のような直接的技術を使用してエツチングされ、水平表面から酸化物
を除去し、８０〜１００ナノメートル厚の側壁スペーサ２７−２７をそのまま残
す。もし、ソース／ドレイン及びＬＤＤ領斌２２．２５によって規定された領域
の表面がダート酸化物１２の残留物によってマスクされたままであると、エツチ
ングの最終点はシリコン・ゲート電極１９の露出表面２８に応じて行われるであ
ろう。
この実施例の次の工程はシャント層２９の選択的ｒポジシ璽ンによって完了する
。それはシリコン電極１９の表面２８に選択的にタングステンをデポジットする
ようなものがある。第７図において、標準処理が使用され、その下の導体に対す
る中間層誘電体のコンタクトの形成及びコンタクト・カットを介して導体を；ン
タクトする金属化の形成及びパンシペーシ茸ンなどを含み、ＦＥＴモノリシック
集積回路を完成する。
ゲート電極又は接続間シリコン抵抗が重要な関係でなければ、薄いシリコン層の
上に金属又はケイ化物シャント層の使用を許すことができる。
この処理は、又ＣＶＤスペーサ２７ではなく、側壁熱酸化物スペーサ３１を使用
するよう容易に変えることができる。ここに、及び第１図に点線で示すように、
シリコン窒化物マスク層３０がポリシリコン１３の上及びホトレジスト・マスク
１４と一致してその下に形成される。典型的に、窒化物マスクは化学的蒸着によ
ってポリシリコンの上に約４０ナノメートル厚に形成され、その後エツチング・
マスクとしてレジスト・マスク１４を使用してエツチングされる。その処理は第
３図の説明同様に進められ、ホトレジスト・マスク１４の除去、ＬＤＤ注入及び
第３図の選択的ガード・バンド注入が行われる。８８図において、注入アニール
及び活性化の前に、この構造は酸化スチーム気中で比較的低い温度（典型的に８
５０℃）で加熱される。これはゲート電極１９の側壁に約２００ナノメートル厚
の側壁酸化物ス４−サ３１を選択的に形成する。加えて、熱酸化工程が注入アニ
ール、すなわち部分的ドライ！・イン及び注入されたｎ＋及び（又は）ｐ＋領領
域活性化を部分的に行う。この構造は熱酸化及びその後のアニールの後に第８図
に示すようになる。
次に続くこの発明の工程はシリコン導体１９の上にタングステンのシャント層２
９を前述のように選択的にデポジットして完了する。第７図において、標準処理
が使用され、モノリシックＦＥＴ集積回路を完了する。
側壁熱酸化工程の後のどの高温処理工程及びアニールにお５てもこれら２つの工
程を持つ組合わせで使用されｎ＋又はｐ ジャンクシ３ンの深さを確立する。
上記のように、この方法は、通常初期シリコン・エツチング工程を省略し、薄い
シリコン層を通して制御された浅い注入を提供し、軽いドーズのブランケット注
入によって形成された軽くドーズされたドレイン構造を使用するため装置寸法を
減少することができ、ミラー容量及びショート・チャンネル効果の両方共減少し
た。更に、薄いシリコン層を使用したｆＯン又はボロン支持槽の制御された注入
は非常に広範な高いドーズのシリコン・アモルファス化注入シーケンスの必要性
を略することができる。そのアモルファス化注入シーケンスはボロン注入及びア
ニールに関する高エネルギのシリコン・イオン前アモルファス化工程を使用し、
アニールすることなく高いドーズ・ボロン注入を提供する。前述のように、この
方法はｈ”Ｍｏ２ 、丹［Ｃ）Ｓ及びＣＭＯ３構造及びそれらの延長に対して当
然適用可能である。
国際調査報告
国際調査報告
ｕＳ ２７０２５２３
Claims (5)
- １．装置のアクティブ領域を有する基板にＭＯＳ集積回路を形成する方法であっ て、前記装置アクティブ領域の上に約１５０〜２００ナノメートル厚のシリコン 層（１３）を形成し、ソース及びドレイン領域（２５）の端部境界を規定する端 境界（１６）を有する前記シリコン層（１３）の上にマスク（１４）を形成し、 前記シリコン層を貫通するよう比較的高いエネルギ注入ドーズを前記構造に与え 前記ソース及びドレイン領域（２５）の表面近接基板領域に比較的高いドープド 注入を形成し、前記マスク（１４）の存在下で前記シリコン層（１３）をエッチ ングして前記シリコンを前記マスク（１４）の前記端境界（１６）の下に所定の 距離だけ選ばれた横方向が切込まれたゲート電極（１９）にパターン化し、前記 マスク（１４）を除去し、前記構造を前記高いエネルギ注入と同一導電形の比較 的低いエネルギ注入を与え前記ソース及びドレイン領域及び前記ダート電極（１ ９）と自己整列した軽いドープド注入を形成し、熱サイクルを与えて注入された 種を活性化し、ドライブ・インして前記ソース及びドレイン領域（２５）及び共 同する軽いドープド領域（２２）を形成する各工程を含むＭＯＳ集積回路の形成 方法。
- ２．前記シリコン上に導通シャント層（２９）を形成する工程を含む請求の範囲 １項記載の形成方法。
- ３．前記低エネルギ注入に続き、前記構造は軽いドープド領域（２２）のまわり にガード・バンド．ドープド領域（２４）を形成するようにした第２の低工ネル ギ反対導電形注入を受ける工程を含む請求の範囲２項記載の形成方法。
- ４．前記熱サイクルの後、二酸化シリコンの一致層（２６）が前記構造の上にデ ポジットされ、異方性エッチングを受けさせ、前記層の水平部を除去してゲート 側壁酸化物スペーサ（２７）を与える各工程を含む請求の範囲３項記載の形成方 法。
- ５．前記シリコン層（１３）に窒化シリコン層（３０）を形成する工程は前記マ スクと一致し、前記構造に比較的低エネルギ注入を受けさせる前記工程の後、そ の窒化物上面ではなく前記ゲート電極（１９）のマスクされていない側壁を熱酸 化するようにした熱酸化工程を行う各工程を含む請求の範囲１項記載の形成方法 。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US922,221 | 1986-10-23 | ||
| US06/922,221 US4682404A (en) | 1986-10-23 | 1986-10-23 | MOSFET process using implantation through silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01501189A true JPH01501189A (ja) | 1989-04-20 |
| JP2626681B2 JP2626681B2 (ja) | 1997-07-02 |
Family
ID=25446720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62506131A Expired - Fee Related JP2626681B2 (ja) | 1986-10-23 | 1987-10-05 | Ｍｏｓ集積回路の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4682404A (ja) |
| EP (1) | EP0289534B1 (ja) |
| JP (1) | JP2626681B2 (ja) |
| DE (1) | DE3786785T2 (ja) |
| WO (1) | WO1988003329A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876213A (en) * | 1988-10-31 | 1989-10-24 | Motorola, Inc. | Salicided source/drain structure |
| US5563093A (en) * | 1993-01-28 | 1996-10-08 | Kawasaki Steel Corporation | Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes |
| KR0171732B1 (ko) * | 1993-11-26 | 1999-03-30 | 김주용 | 모스 트랜지스터 및 그 제조방법 |
| KR970003837B1 (en) * | 1993-12-16 | 1997-03-22 | Lg Semicon Co Ltd | Fabrication of mosfet |
| KR100189964B1 (ko) * | 1994-05-16 | 1999-06-01 | 윤종용 | 고전압 트랜지스터 및 그 제조방법 |
| KR960042942A (ko) * | 1995-05-04 | 1996-12-21 | 빈센트 비.인그라시아 | 반도체 디바이스 형성 방법 |
| JPH09129848A (ja) * | 1995-11-06 | 1997-05-16 | Mitsubishi Electric Corp | キャパシタを有する半導体装置の製造方法 |
| US5923984A (en) * | 1997-04-21 | 1999-07-13 | Advanced Micro Devices, Inc. | Method of making enhancement-mode and depletion-mode IGFETS with different gate materials |
| US5929496A (en) * | 1997-12-18 | 1999-07-27 | Gardner; Mark I. | Method and structure for channel length reduction in insulated gate field effect transistors |
| US6207516B1 (en) * | 1998-12-17 | 2001-03-27 | United Microelectronics Corp. | Method of fabricating gate oxide layer with different thickness |
| US6284672B1 (en) * | 1999-03-02 | 2001-09-04 | Advanced Micro Devices, Inc. | Method of forming a super-shallow amorphous layer in silicon |
| US6429124B1 (en) * | 1999-04-14 | 2002-08-06 | Micron Technology, Inc. | Local interconnect structures for integrated circuits and methods for making the same |
| TW410382B (en) * | 1999-06-11 | 2000-11-01 | United Microelectronics Corp | Method of manufacturing forming metal oxide semiconductor transistor with raised source/drain |
| JP4620282B2 (ja) * | 2001-04-24 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6885078B2 (en) * | 2001-11-09 | 2005-04-26 | Lsi Logic Corporation | Circuit isolation utilizing MeV implantation |
| TWI301669B (en) * | 2002-09-12 | 2008-10-01 | Au Optronics Corp | Method of forming lightly doped drains |
| JP2004221246A (ja) * | 2003-01-14 | 2004-08-05 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP4725451B2 (ja) * | 2006-03-27 | 2011-07-13 | ヤマハ株式会社 | 絶縁ゲート型電界効果トランジスタの製法 |
| US9478467B2 (en) | 2014-11-17 | 2016-10-25 | Freescale Semiconductor, Inc. | Semiconductor device including power and logic devices and related fabrication methods |
| US11152381B1 (en) * | 2020-04-13 | 2021-10-19 | HeFeChip Corporation Limited | MOS transistor having lower gate-to-source/drain breakdown voltage and one-time programmable memory device using the same |
| US11114140B1 (en) | 2020-04-23 | 2021-09-07 | HeFeChip Corporation Limited | One time programmable (OTP) bits for physically unclonable functions |
| US11437082B2 (en) | 2020-05-17 | 2022-09-06 | HeFeChip Corporation Limited | Physically unclonable function circuit having lower gate-to-source/drain breakdown voltage |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069067A (en) * | 1975-03-20 | 1978-01-17 | Matsushita Electric Industrial Co., Ltd. | Method of making a semiconductor device |
| JPS6041470B2 (ja) * | 1976-06-15 | 1985-09-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| DE2739662A1 (de) * | 1977-09-02 | 1979-03-08 | Siemens Ag | Verfahren zur herstellung von mos-transistoren |
| US4182023A (en) * | 1977-10-21 | 1980-01-08 | Ncr Corporation | Process for minimum overlap silicon gate devices |
| US4149904A (en) * | 1977-10-21 | 1979-04-17 | Ncr Corporation | Method for forming ion-implanted self-aligned gate structure by controlled ion scattering |
| JPS54140483A (en) * | 1978-04-21 | 1979-10-31 | Nec Corp | Semiconductor device |
| US4198250A (en) * | 1979-02-05 | 1980-04-15 | Intel Corporation | Shadow masking process for forming source and drain regions for field-effect transistors and like regions |
| US4452645A (en) * | 1979-11-13 | 1984-06-05 | International Business Machines Corporation | Method of making emitter regions by implantation through a non-monocrystalline layer |
| US4317273A (en) * | 1979-11-13 | 1982-03-02 | Texas Instruments Incorporated | Method of making high coupling ratio DMOS electrically programmable ROM |
| JPS56162873A (en) * | 1980-05-19 | 1981-12-15 | Nec Corp | Insulated gate type field effect semiconductor device |
| JPS5756973A (en) * | 1980-09-20 | 1982-04-05 | Mitsubishi Electric Corp | Manufacture of insulated gate type field effect transistor |
| US4330931A (en) * | 1981-02-03 | 1982-05-25 | Intel Corporation | Process for forming metal plated regions and lines in MOS circuits |
| EP0083447B1 (en) * | 1981-12-30 | 1989-04-26 | Thomson Components-Mostek Corporation | Triple diffused short channel device structure |
| US4599118A (en) * | 1981-12-30 | 1986-07-08 | Mostek Corporation | Method of making MOSFET by multiple implantations followed by a diffusion step |
| US4536944A (en) * | 1982-12-29 | 1985-08-27 | International Business Machines Corporation | Method of making ROM/PLA semiconductor device by late stage personalization |
| JPS59220971A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6063961A (ja) * | 1983-08-30 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60245281A (ja) * | 1984-05-21 | 1985-12-05 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1986
- 1986-10-23 US US06/922,221 patent/US4682404A/en not_active Expired - Lifetime
-
1987
- 1987-10-05 DE DE87906729T patent/DE3786785T2/de not_active Expired - Lifetime
- 1987-10-05 JP JP62506131A patent/JP2626681B2/ja not_active Expired - Fee Related
- 1987-10-05 EP EP87906729A patent/EP0289534B1/en not_active Expired - Lifetime
- 1987-10-05 WO PCT/US1987/002523 patent/WO1988003329A1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| DE3786785T2 (de) | 1994-02-24 |
| JP2626681B2 (ja) | 1997-07-02 |
| WO1988003329A1 (en) | 1988-05-05 |
| EP0289534A1 (en) | 1988-11-09 |
| US4682404A (en) | 1987-07-28 |
| EP0289534B1 (en) | 1993-07-28 |
| DE3786785D1 (de) | 1993-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01501189A (ja) | Ｍｏｓ集積回路の形成方法 | |
| US5015595A (en) | Method of making a high performance MOS device having both P- and N-LDD regions using single photoresist mask | |
| KR0137625B1 (ko) | 매립 채널형 mos 트랜지스터 및 그 제조방법 | |
| JPH081957B2 (ja) | 半導体装置の製造方法 | |
| JPS63503025A (ja) | Ｃｍｏｓ構造を形成する方法 | |
| JP2003188373A (ja) | 半導体装置およびその製造方法 | |
| US5466615A (en) | Silicon damage free process for double poly emitter and reverse MOS in BiCMOS application | |
| JP3200231B2 (ja) | 半導体装置の製造方法 | |
| JPH0697192A (ja) | 半導体装置及びその製造方法 | |
| JPH11284178A (ja) | 絶縁ゲートトランジスタ及びその製造方法並びに半導体集積回路装置 | |
| JP3185386B2 (ja) | 半導体装置の製造方法 | |
| KR100292939B1 (ko) | 반도체장치및그의제조방법 | |
| JPH09135029A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPS62285468A (ja) | Ｌｄｄ電界効果トランジスタの製造方法 | |
| JP3714396B2 (ja) | 半導体装置の製造方法 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| JP2004140059A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| US6242295B1 (en) | Method of fabricating a shallow doped region for a shallow junction transistor | |
| KR100947746B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100894751B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| JPH0629310A (ja) | 半導体装置及びその製造方法 | |
| KR100463955B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR101002046B1 (ko) | 반도체소자의 제조방법 | |
| KR100400781B1 (ko) | 피모스 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |