JPH01272155A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01272155A JPH01272155A JP10010488A JP10010488A JPH01272155A JP H01272155 A JPH01272155 A JP H01272155A JP 10010488 A JP10010488 A JP 10010488A JP 10010488 A JP10010488 A JP 10010488A JP H01272155 A JPH01272155 A JP H01272155A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- base
- base region
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims abstract description 47
- 238000009826 distribution Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 230000003534 oscillatory effect Effects 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009194 climbing Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100070542 Podospora anserina het-s gene Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000009193 crawling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置、より詳しくは、バイポーラトランジスタお
よびその製造方法に関し、 コレクタ領域の不純物濃度分布を制御してｆＴおよびｆ
□８が共に大きなバイポーラトランジスタおよびその製
造方法を提供することを目的とし、バイポーラトランジ
スタの内部ベース領域部および外部ベース領域部からな
るベース領域を有する半導体装置において、内部ベース
領域部に接する第１コレクタ領域部での不純物濃度分布
がコレクタ・ベース接合から離れるにつれて増大するよ
うに該第１コレクタ領域部が形成され、および外部ベー
ス領域部に接する第２コレクタ領域部での不純物濃度分
布がコレクタ・ベース接合からほぼ均一な濃度域および
その先の濃度漸増域となるように該第２コレクタ領域部
が形成されているように構成し、かつエピタキシャル層
の形成を、少なくともコレクタ・ベース接合まで埋込み
層からの不純物はい上りがあるように行ない、内部ベー
ス領域部に対応するマスク膜をエピタキシャル層上に形
成してから第１導電型の不純物をイオン注入して外部ベ
ース領域部のコレクタ・ベース接合からほぼ均一な不純
物濃度域を形成するように構成する。
よびその製造方法に関し、 コレクタ領域の不純物濃度分布を制御してｆＴおよびｆ
□８が共に大きなバイポーラトランジスタおよびその製
造方法を提供することを目的とし、バイポーラトランジ
スタの内部ベース領域部および外部ベース領域部からな
るベース領域を有する半導体装置において、内部ベース
領域部に接する第１コレクタ領域部での不純物濃度分布
がコレクタ・ベース接合から離れるにつれて増大するよ
うに該第１コレクタ領域部が形成され、および外部ベー
ス領域部に接する第２コレクタ領域部での不純物濃度分
布がコレクタ・ベース接合からほぼ均一な濃度域および
その先の濃度漸増域となるように該第２コレクタ領域部
が形成されているように構成し、かつエピタキシャル層
の形成を、少なくともコレクタ・ベース接合まで埋込み
層からの不純物はい上りがあるように行ない、内部ベー
ス領域部に対応するマスク膜をエピタキシャル層上に形
成してから第１導電型の不純物をイオン注入して外部ベ
ース領域部のコレクタ・ベース接合からほぼ均一な不純
物濃度域を形成するように構成する。
本発明は、半導体装置、より詳しくは、バイポーラトラ
ンジスタおよびその製造方法に関する。
ンジスタおよびその製造方法に関する。
従来のバイポーラ集積回路の個々のバイポーラトランジ
スタでは、エミッタ領域を通る切断線での断面としてＮ
ＰＮタイプのバイポーラトランジスタの半導体表面から
の深さと不純物濃度との関係は第３図に示すようになっ
ている。すなわち、半導体表面から順にＮ型エミッタ領
域Ｅ、Ｐ型ベース領域部、Ｎ型コレクタ領域Ｃがあり、
コレクタ領域はコレクタ・ベース接合からほぼ均一な不
純物濃度の領域部とその下の不純物濃度漸増領域部（低
抵抗領域）とからなる、この場合には、電流の注入レベ
ルが上がってきたときに、カーク効果（ベース押出し効
果）で実効的にベース幅が長くなって、交流特性が低下
する（遮断周波数ｆ丁が低下する。）そこで、バイポー
ラトランジスタの高速化を図りかつ遮断周波数ｆＴを上
げるために、第４図に示すような不純物濃度分布のバイ
ポーラトランジスタが提案されている。この場合には、
Ｎ型エミッタ領域、Ｐ型ベース領域およびコレクタ・ベ
ース接合を始点として不純物濃度が漸増するコレクタ濃
度が形成されている。この場合には、第３図に示された
均−不純物濃度領域部であるコレクタ領域を、活性（内
部）ベース領域直下のコレクタ濃度が深さ方向に漸時増
大してゆく、いわゆる傾斜コレクタ領域としている。こ
のために高注入状態でのベース押出し効果が緩和されて
、遮断周波数の高いトランジスタが得られる。
スタでは、エミッタ領域を通る切断線での断面としてＮ
ＰＮタイプのバイポーラトランジスタの半導体表面から
の深さと不純物濃度との関係は第３図に示すようになっ
ている。すなわち、半導体表面から順にＮ型エミッタ領
域Ｅ、Ｐ型ベース領域部、Ｎ型コレクタ領域Ｃがあり、
コレクタ領域はコレクタ・ベース接合からほぼ均一な不
純物濃度の領域部とその下の不純物濃度漸増領域部（低
抵抗領域）とからなる、この場合には、電流の注入レベ
ルが上がってきたときに、カーク効果（ベース押出し効
果）で実効的にベース幅が長くなって、交流特性が低下
する（遮断周波数ｆ丁が低下する。）そこで、バイポー
ラトランジスタの高速化を図りかつ遮断周波数ｆＴを上
げるために、第４図に示すような不純物濃度分布のバイ
ポーラトランジスタが提案されている。この場合には、
Ｎ型エミッタ領域、Ｐ型ベース領域およびコレクタ・ベ
ース接合を始点として不純物濃度が漸増するコレクタ濃
度が形成されている。この場合には、第３図に示された
均−不純物濃度領域部であるコレクタ領域を、活性（内
部）ベース領域直下のコレクタ濃度が深さ方向に漸時増
大してゆく、いわゆる傾斜コレクタ領域としている。こ
のために高注入状態でのベース押出し効果が緩和されて
、遮断周波数の高いトランジスタが得られる。
上述した傾斜コレクタ型のバイポーラトランジスタでは
、コレクタ・ベース接合がＰ−Ｎ“接合に近いために、
空乏層の伸びが小さくなリコレクタ・ベース容量ＣＣＳ
が増大して、最高発振可能周波数ｆ ｓａｗや遅延時間
Ｔ□の向上を妨げている。
、コレクタ・ベース接合がＰ−Ｎ“接合に近いために、
空乏層の伸びが小さくなリコレクタ・ベース容量ＣＣＳ
が増大して、最高発振可能周波数ｆ ｓａｗや遅延時間
Ｔ□の向上を妨げている。
第４図の不純物濃度分布とするためには、Ｎ−エピタキ
シャル層の厚さを薄くし、Ｎ＋埋込み層からの不純物は
い上りによるＮ１層をベース領域の底部にぶつけるよう
にするのが一般的な方法であり、そうすると内部ベース
領域部のみならず外部ベース領域部においても同じ濃度
分布となりｃｃＩＩが増大するわけである。
シャル層の厚さを薄くし、Ｎ＋埋込み層からの不純物は
い上りによるＮ１層をベース領域の底部にぶつけるよう
にするのが一般的な方法であり、そうすると内部ベース
領域部のみならず外部ベース領域部においても同じ濃度
分布となりｃｃＩＩが増大するわけである。
本発明の課題は、内部（活性）ベース領域部では第４図
の濃度分布となりかつ外部ベース領域部では第３図の濃
度分布（ただし、エミッタ領域はない）となるように三
次元的な不純物濃度分布が制御されてｆ７およびｆ□、
が共に大きなバイポーラトランジスタおよびその製造方
法を提供することである。
の濃度分布となりかつ外部ベース領域部では第３図の濃
度分布（ただし、エミッタ領域はない）となるように三
次元的な不純物濃度分布が制御されてｆ７およびｆ□、
が共に大きなバイポーラトランジスタおよびその製造方
法を提供することである。
上述の課題を解決するよう°な提案が特開昭６１−１６
６１６５号公報に開示されている。この場合には、ベー
ス領域全体の下にＮ−エピタキシャル層があって、その
エピタキシャル層中にエミッタ領域下方位置でＮ＋層の
島が形成されており、この位置断面でのコレクタ不純物
濃度分布はコレクタ・ベース接合から増加し、減少し、
そして再び増加するように山（ピーク）と谷（バレー）
があって、負性抵抗特性を示す曲線に１ｍｌしたものと
なっている。すなわち、コレクタ領域はＮ” −Ｎ−−
Ｎ”という濃度分布であり、高注入動作時にＮ゛以上電
子がコレクタへ注入されるとコレクタがＰ反転し、カー
ク効果を招くことになり、より高いｆ、を得ることの妨
げとなる。したがって、本発明の課題はこの提案のバイ
ポーラトランジスタより高いｆ、を有するトランジスタ
を提供することである。
６１６５号公報に開示されている。この場合には、ベー
ス領域全体の下にＮ−エピタキシャル層があって、その
エピタキシャル層中にエミッタ領域下方位置でＮ＋層の
島が形成されており、この位置断面でのコレクタ不純物
濃度分布はコレクタ・ベース接合から増加し、減少し、
そして再び増加するように山（ピーク）と谷（バレー）
があって、負性抵抗特性を示す曲線に１ｍｌしたものと
なっている。すなわち、コレクタ領域はＮ” −Ｎ−−
Ｎ”という濃度分布であり、高注入動作時にＮ゛以上電
子がコレクタへ注入されるとコレクタがＰ反転し、カー
ク効果を招くことになり、より高いｆ、を得ることの妨
げとなる。したがって、本発明の課題はこの提案のバイ
ポーラトランジスタより高いｆ、を有するトランジスタ
を提供することである。
上述の課題が、バイポーラトランジスタの内部ベース領
域部および外部ベース領域部からなるベース領域を有す
る半導体装置において、内部ベース領域部に接する第１
コレクタ領域部での不純物濃度分布がコレクタ・ベース
接合から離れるにつれて増大するように該第１コレクタ
領域部が形成され、および外部ベース領域部に接する第
２コレクタ領域部での不純物濃度分布がコレクタ・ベー
ス接合からほぼ均一な濃度域およびその先の濃度漸増域
となるように該第２コレクタ領域部が形成されているこ
とを特徴とする半導体装置によって達成される。
域部および外部ベース領域部からなるベース領域を有す
る半導体装置において、内部ベース領域部に接する第１
コレクタ領域部での不純物濃度分布がコレクタ・ベース
接合から離れるにつれて増大するように該第１コレクタ
領域部が形成され、および外部ベース領域部に接する第
２コレクタ領域部での不純物濃度分布がコレクタ・ベー
ス接合からほぼ均一な濃度域およびその先の濃度漸増域
となるように該第２コレクタ領域部が形成されているこ
とを特徴とする半導体装置によって達成される。
本発明に係る半導体装置（バイポーラトランジスタ）を
製造するには、エピタキシャル層の形成を、少なくとも
コレクタ・ベース接合まで埋込み層からの不純物はい上
りがあるように行ない、内部ベース領域部に対応するマ
スク膜をエピタキシャル層上に形成してから第１導電型
の不純物をイオン注入して前記外部ベース領域部のコレ
クタ・ベース接合からほぼ均一な不純物濃度域を形成す
ることを行なう。
製造するには、エピタキシャル層の形成を、少なくとも
コレクタ・ベース接合まで埋込み層からの不純物はい上
りがあるように行ない、内部ベース領域部に対応するマ
スク膜をエピタキシャル層上に形成してから第１導電型
の不純物をイオン注入して前記外部ベース領域部のコレ
クタ・ベース接合からほぼ均一な不純物濃度域を形成す
ることを行なう。
本発明においては、内３部ベース領域部およびエミッタ
領域以外（すなわち、外部ベース領域部）における埋込
み層からのはい上り層に逆導電型不純物をイオン注入す
ることによって、コレクタ・ベース接合からほぼ均一濃
度域を形成して、ＣＣＩの増大を防止している。
領域以外（すなわち、外部ベース領域部）における埋込
み層からのはい上り層に逆導電型不純物をイオン注入す
ることによって、コレクタ・ベース接合からほぼ均一濃
度域を形成して、ＣＣＩの増大を防止している。
以下、添付図面を参照して本発明の実施例によって、本
発明の詳細な説明する。
発明の詳細な説明する。
第１Ａ図〜第１Ｄ図は本発明に係るバイポーラトランジ
スタの製造工程を説明するバイポーラトランジスタの概
略部分断面図であり、次のようにしてｎｐｎバイポーラ
トランジスタを製造する。
スタの製造工程を説明するバイポーラトランジスタの概
略部分断面図であり、次のようにしてｎｐｎバイポーラ
トランジスタを製造する。
まず、通常工程にしたがって、ｐ型シリコン（Ｓｔ）基
板１ （第１Ａ図）にＮ型不純物（Ｓｂ）を選択的に熱
拡散でドープしてｎ°埋込み層（コレクタ）２（２０Ω
／口、１．５−深さ）を形成し、シリコン基板上にｎ−
シリコンエピタキシャル層３（厚さ：０．７ｍ、０．５
Ωｅ１ｍ）を成長させる。熱酸化法によって５ｉＯｚフ
イール酸化膜４を形成する。
板１ （第１Ａ図）にＮ型不純物（Ｓｂ）を選択的に熱
拡散でドープしてｎ°埋込み層（コレクタ）２（２０Ω
／口、１．５−深さ）を形成し、シリコン基板上にｎ−
シリコンエピタキシャル層３（厚さ：０．７ｍ、０．５
Ωｅ１ｍ）を成長させる。熱酸化法によって５ｉＯｚフ
イール酸化膜４を形成する。
ベース領域に対応する表出エピタキシャル層３上に、内
部ベース領域部（およびエミッタ領域）をカバーするよ
うに５ｉＪａ膜５およびその上のＳｉＯ！膜６をＣＶＤ
工程、リソグラフィ工程、エツチング工程を経てパター
ン形成する。このパターンをマスクとしてｐ型不純物（
Ｂ）を高エネルギーにてイオン注入（１５０ｋｅＶ 、
Ｉ Ｘ １０ ”ｃｓ−”） シて、埋込み層２から
のｎ＋はい上りを相殺する。
部ベース領域部（およびエミッタ領域）をカバーするよ
うに５ｉＪａ膜５およびその上のＳｉＯ！膜６をＣＶＤ
工程、リソグラフィ工程、エツチング工程を経てパター
ン形成する。このパターンをマスクとしてｐ型不純物（
Ｂ）を高エネルギーにてイオン注入（１５０ｋｅＶ 、
Ｉ Ｘ １０ ”ｃｓ−”） シて、埋込み層２から
のｎ＋はい上りを相殺する。
このようにして、第１Ｂ図に示すように、イオン注入で
相殺されてｎ型およびｐ型の不純物の総計濃度（Ｔ、第
２Ｂ図）でｎ−領域部８が後に形成する外部ベース領域
部の下に形成される。このときの不純物濃度分布をエピ
タキシャル層３の表面から深さ方向で示したのが、第２
Ａ図および第２Ｂ図であって、前者は第１Ｂ図中の矢印
ＩＩＡで示した位置にあって、イオン注入されておらず
、一方後者は矢印ＩＩＢで示した位置にあってイオン注
入されている。第２Ａ図の実線および第２Ｂ図の破線で
示す５ｂｆｉ度はエピタキシャル層中へのはい上りをも
含んでいる。所定深さに投影飛程を設定したＢ（ボロン
）のイオン注入による逆導電型不純物濃度分布が第２Ｂ
図に示すようになっており、その結果として、相殺され
た部分のｎ型不純物濃度は下がってほぼ均一となり、第
１Ｂ図で形成されたｎ−３５域部である。
相殺されてｎ型およびｐ型の不純物の総計濃度（Ｔ、第
２Ｂ図）でｎ−領域部８が後に形成する外部ベース領域
部の下に形成される。このときの不純物濃度分布をエピ
タキシャル層３の表面から深さ方向で示したのが、第２
Ａ図および第２Ｂ図であって、前者は第１Ｂ図中の矢印
ＩＩＡで示した位置にあって、イオン注入されておらず
、一方後者は矢印ＩＩＢで示した位置にあってイオン注
入されている。第２Ａ図の実線および第２Ｂ図の破線で
示す５ｂｆｉ度はエピタキシャル層中へのはい上りをも
含んでいる。所定深さに投影飛程を設定したＢ（ボロン
）のイオン注入による逆導電型不純物濃度分布が第２Ｂ
図に示すようになっており、その結果として、相殺され
た部分のｎ型不純物濃度は下がってほぼ均一となり、第
１Ｂ図で形成されたｎ−３５域部である。
第１Ｂ図に示すように、全面に、ｐ°多多結晶シリコ模
膜９形成する（なお、ノンドープの多結晶シリコン膜を
形成してからｐ型不純物をドープしてもよい）。
膜９形成する（なお、ノンドープの多結晶シリコン膜を
形成してからｐ型不純物をドープしてもよい）。
第１Ｃ図に示すように、形成した多結晶シリコン膜９の
５所部分をエッチバック法で除去してｓｔｏｗ膜６を表
出させ、このＳｉｎｇ膜６のみをエツチング除去する。
５所部分をエッチバック法で除去してｓｔｏｗ膜６を表
出させ、このＳｉｎｇ膜６のみをエツチング除去する。
そして、熱酸化処理によって、多結晶シリコン膜９の表
面にＳｉｎｇ膜１０膜形０すると同時に、外部ベース領
域部１１をｐ型不純物拡散で形成する。
面にＳｉｎｇ膜１０膜形０すると同時に、外部ベース領
域部１１をｐ型不純物拡散で形成する。
次に、第１Ｄ図に示すように、ＳｉＪ、膜５をエツチン
グ除去し、内部ベース領域部１２をｐ型不純物のイオン
注入で形成し、エミッタ領域１３を図示しない別の多結
晶シリコンを通してｎ型不純物のイオン注入で形成し、
アニール処理を施こして、イオン注入による結晶欠陥の
回復および内部ベース領域部１２と外部ベース領域部１
１との結合を図る。そして、所定の配線（例えば、エミ
ッタ電極、図示せず）を形成してバイポーラトランジス
タが完成する。
グ除去し、内部ベース領域部１２をｐ型不純物のイオン
注入で形成し、エミッタ領域１３を図示しない別の多結
晶シリコンを通してｎ型不純物のイオン注入で形成し、
アニール処理を施こして、イオン注入による結晶欠陥の
回復および内部ベース領域部１２と外部ベース領域部１
１との結合を図る。そして、所定の配線（例えば、エミ
ッタ電極、図示せず）を形成してバイポーラトランジス
タが完成する。
このようにして、エミッタ領域、内部ベース領域部およ
びコレクタ領域での深さ方向の不純物濃度分布は第５図
に示したようになり、一方、外部ベース領域部およびコ
レクタ領域での不純物濃度分布は第４図に示したように
なる（ただし、エミッタ領域はなく、外部ベース領域部
がエピタキシャル層表面から存在している）。
びコレクタ領域での深さ方向の不純物濃度分布は第５図
に示したようになり、一方、外部ベース領域部およびコ
レクタ領域での不純物濃度分布は第４図に示したように
なる（ただし、エミッタ領域はなく、外部ベース領域部
がエピタキシャル層表面から存在している）。
本発明によれば、内部ベース領域部のみに傾斜分布く単
純漸増濃度分布）のコレクタ領域を有するバイポーラト
ランジスタが製作できて、コレクタ・ベース容Ｉ Ｃｃ
ｓの小さなトランジスタとすることができる。したが
って、ｆ Ｔ ＋ Ｌａｘが共に大きな値を有するバ
イポーラトランジスタが実現できる。
純漸増濃度分布）のコレクタ領域を有するバイポーラト
ランジスタが製作できて、コレクタ・ベース容Ｉ Ｃｃ
ｓの小さなトランジスタとすることができる。したが
って、ｆ Ｔ ＋ Ｌａｘが共に大きな値を有するバ
イポーラトランジスタが実現できる。
第１Ａ図〜第１Ｄ図は、本発明に係るバイポーラトラン
ジスタの製造工程を説明する半導体装置の概略部分断面
図であり、 第２Ａ図は、第１Ｂ図のバイポーラトランジスタの矢印
Ｉ［Ａでの半導体表面からの深さに対する不純物濃度分
布を示すグラフであり、 第２Ｂ図は、第１Ｂ図のバイポーラトランジスタの矢印
ＪＩＢでの半導体表面からの深さに対する不純物濃度分
布を示すグラフであり１ 、第３図は、従来のバイポーラトランジスタのエミッタ
領域での半導体表面からの深さに対する不純物濃度分布
を示すグラフであり、 第４図は、従来の傾斜コレクタ型のバイポーラトランジ
スタのエミッタ領域での半導体表面からの深さに対する
不純物濃度分布を示すグラフである。 １・・・ｐ型シリコン基板、 ２・・・ｎ＋埋込み層、 ３・・・ｎ−エピタキシャル層 ６・・・Ｓｉ０ｇ膜パターン、 ８・・・イオン注入後のｎ−コレクタ領域部、９・・・
ｐ型多結晶シリコン膜、 １１・・・外部ベース領域部、 １２・・・内部ベース領域部、 １３・・・エミッタ領域。 第１Ｂ図 ２・・・埋込み層 １３・ ・エミッタ領域 第１Ｃ図 第１Ｄ図 第２Ａ図 第２８図 深さ 第４図
ジスタの製造工程を説明する半導体装置の概略部分断面
図であり、 第２Ａ図は、第１Ｂ図のバイポーラトランジスタの矢印
Ｉ［Ａでの半導体表面からの深さに対する不純物濃度分
布を示すグラフであり、 第２Ｂ図は、第１Ｂ図のバイポーラトランジスタの矢印
ＪＩＢでの半導体表面からの深さに対する不純物濃度分
布を示すグラフであり１ 、第３図は、従来のバイポーラトランジスタのエミッタ
領域での半導体表面からの深さに対する不純物濃度分布
を示すグラフであり、 第４図は、従来の傾斜コレクタ型のバイポーラトランジ
スタのエミッタ領域での半導体表面からの深さに対する
不純物濃度分布を示すグラフである。 １・・・ｐ型シリコン基板、 ２・・・ｎ＋埋込み層、 ３・・・ｎ−エピタキシャル層 ６・・・Ｓｉ０ｇ膜パターン、 ８・・・イオン注入後のｎ−コレクタ領域部、９・・・
ｐ型多結晶シリコン膜、 １１・・・外部ベース領域部、 １２・・・内部ベース領域部、 １３・・・エミッタ領域。 第１Ｂ図 ２・・・埋込み層 １３・ ・エミッタ領域 第１Ｃ図 第１Ｄ図 第２Ａ図 第２８図 深さ 第４図
Claims (1)
- 【特許請求の範囲】 １、バイポーラトランジスタの内部ベース領域部および
外部ベース領域部からなるベース領域を有する半導体装
置において、前記内部ベース領域部に接する第１コレク
タ領域部での不純物濃度分布がコレクタ・ベース接合か
ら離れるにつれて増大するように該第１コレクタ領域部
が形成され、および前記外部ベース領域部に接する第２
コレクタ領域部での不純物濃度分布がコレクタ・ベース
接合からほぼ均一な濃度域およびその先の濃度漸増域と
なるように該第２コレクタ領域部が形成されていること
を特徴とする半導体装置。 ２、第１導電型の半導体基板に埋込み層となる第１導電
型と反対の第２導電型の不純物注入領域を形成し、該半
導体基板上に第２導電型のエピタキシャル層を形成し同
時に高濃度埋込み層を形成し、該エピタキシャル層にバ
イポーラトランジスタの内部ベース領域部および外部ベ
ース領域部を形成する工程を含んでなる半導体装置の製
造方法において、 前記エピタキシャル層の形成を、少なくともコレクタ・
ベース接合まで前記埋込み層からの不純物はい上りがあ
るように行ない、前記内部ベース領域部に対応するマス
ク膜を前記エピタキシャル層上に形成してから第１導電
型の不純物をイオン注入して前記外部ベース領域部のコ
レクタ・ベース接合からほぼ均一な不純物濃度域を形成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63100104A JP2607616B2 (ja) | 1988-04-25 | 1988-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63100104A JP2607616B2 (ja) | 1988-04-25 | 1988-04-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01272155A true JPH01272155A (ja) | 1989-10-31 |
| JP2607616B2 JP2607616B2 (ja) | 1997-05-07 |
Family
ID=14265082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63100104A Expired - Lifetime JP2607616B2 (ja) | 1988-04-25 | 1988-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607616B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0893826A1 (en) * | 1997-07-21 | 1999-01-27 | Texas Instruments Incorporated | BiCMOS integrated circuit and method of formation thereof |
| US6077753A (en) * | 1997-07-04 | 2000-06-20 | Telefonaktiebolaget Lm Ericsson | Method for manufacturing vertical bipolar transistor having a field shield between an interconnecting layer and the field oxide |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153165A (ja) * | 1984-01-20 | 1985-08-12 | Matsushita Electronics Corp | 半導体集積回路 |
| JPS61166165A (ja) * | 1985-01-18 | 1986-07-26 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-04-25 JP JP63100104A patent/JP2607616B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153165A (ja) * | 1984-01-20 | 1985-08-12 | Matsushita Electronics Corp | 半導体集積回路 |
| JPS61166165A (ja) * | 1985-01-18 | 1986-07-26 | Hitachi Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077753A (en) * | 1997-07-04 | 2000-06-20 | Telefonaktiebolaget Lm Ericsson | Method for manufacturing vertical bipolar transistor having a field shield between an interconnecting layer and the field oxide |
| US6239475B1 (en) * | 1997-07-04 | 2001-05-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Vertical bipolar transistor having a field shield between the metallic interconnecting layer and the insulation oxide |
| EP0893826A1 (en) * | 1997-07-21 | 1999-01-27 | Texas Instruments Incorporated | BiCMOS integrated circuit and method of formation thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2607616B2 (ja) | 1997-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| US6913981B2 (en) | Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer | |
| JPH04297062A (ja) | 半導体装置とその製造方法 | |
| JPH01272155A (ja) | 半導体装置の製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP2646872B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2646856B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP3186265B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0722433A (ja) | 半導体装置およびその製造方法 | |
| JP2007180254A (ja) | 半導体装置 | |
| JPS6132460A (ja) | 半導体注入集積論理回路装置の製造方法 | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
| JP2002368004A (ja) | 半導体装置およびその製造方法 | |
| JPH08111421A (ja) | 半導体装置 | |
| JPH04112538A (ja) | バイポーラトランジスタ | |
| JPH04328833A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0834214B2 (ja) | 半導体装置の製造方法 | |
| JPH0376154A (ja) | 半導体装置の製造方法 | |
| JPH0322440A (ja) | 半導体装置の製造方法 | |
| JP2000195965A (ja) | 半導体装置およびその製造方法 | |
| JPH04167436A (ja) | 半導体装置 | |
| JPH0355847A (ja) | 半導体装置及びその製造方法 |