JPS61166165A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体集積回路に適用
して特に有効な技術に関するもので、例えば半導体集積
回路におけるバイポーラトランジスタの形成に利用して
有効な技術に関する。

［背景技術］ バイポーラ集積回路において、半導体基板の一主面上に
形成される一般的な縦型トランジスタの構造にあっては
、ベース電極の取り出しのため、トランジスタの特性を
直接決定するエミッタ領域下の真性ベース領域の外側に
、大きな外部ベース領域が形成されていた。そのため、
この外部ベー大領域とコレクタ領域との間の接合容量が
大きくなり、これによってトランジスタの動作速度が遅
くされるという欠点があった。

そこで、第７図に示すように、ベース電極引出し用のポ
リシリコン電極１２からの拡散によって外部ベース領域
７ｂを形成することにより、外部ベース領域７ｂの面積
を減少させて接合容量を減らすとともに、外部ベース領
域７ｂと真性ベース領域７ａとをそれぞれ別々の工程で
最適の濃度に設定して形成してやることによって、ＳＳ
Ｔ　（スーパ・セルフアライメント・１ヘランジスタ）
と呼ばれる高性能の１−ランジスタを形成する技術が提
案されている（サイエンス・フォーラム社、昭和５８年
］ｌ７１２８日発行「超ＬＳＩ　　デバイスハンドブッ
ク」第６７頁〜７０頁）。

ところが、第７図に示すＳＳＴ構造のトランジスタにあ
っては、外部ベース領域７ｂの方が真性ベース領域７ａ
よりも深くなるような構造にされている。そのため、真
性ベース領域７ａに比べて外部ベース領域７ｂの方がコ
レクタ領域となるＮ１−型埋込層２との境界に近くなる
。一方、Ｎ″型埋込層２に近づくほどＮ１−型埋込層２
からのわき−にがりにより、Ｎ型不純物濃度が高くなっ
て空乏層の拡がりが小さくなり、ベース・コレクタ間の
接合容量が大きくなってしまう。従って、ベース・コレ
クタ間の接合容量を減らし１−ランジスタの動作速度を
速くするには、Ｎ−型エピタキシャル層４の厚みを大き
くして外部ベース領域７ｂが相対的にあまり深くならな
いようにしてやる必要がある。

しかしながら、に記のようにエピタキシャル層４の厚み
を大きくすると、真性ベース領域７ａからＮ＋−型埋込
層２までの距離が長くなり、トランジスタのｆ−ｒ　（
しゃ断層波数）が低下してしまう。

つまり、縦型１ヘランジスタでは、動作電流が大きくな
るに従って、真性ベース領域７ａがＮ″−型埋込層２に
向かって拡がって行き、実質的なベース幅が大きくなる
という性質（ベースライ１〜ニング効果）があるため、
真性ベース領域７ａ下のエピタキシャル層４が厚いほど
ベースの拡がりが太きくなって実質的なベース幅（実効
ベース幅）が拡がってしまうのである。

その結果、ＳＳＴ構造のｌ〜ランジスタにおいては、エ
ピタキシャル層４を厚くして外部ベース領域７ｂを相対
的に浅くし、これによってベース・コレクタ間の接合容
量を減らして１ヘランジスタの動作速度を向上させよう
とすると、真性ベース領域７ａの下のエピタキシャル層
４が厚くなってｆＴが下がってしまう。また、エピタキ
シャル層４を薄くしてｆＴを−にげると、ベース・コレ
クタ間の容量が増加して１〜ランジスタの動作速度が遅
くなってしまうという問題点がある。

さらに、バイポーラ１ヘランジスタは、真性ベース領域
のベース幅を薄くするほど高速化できるが、その場合、
エミッタ領域の深さを深くすることによって実効ベース
幅を薄くしようとすると、エミッタ領域へのＮ型不純物
のｌヘーズ量が多くなるためプロセスが不安定になると
ともに、直流電流増幅率が劣下するという不都合がある
。そこで、真性ベース領域およびエミッタ領域の深さを
浅くすることによって、実効ベース幅を薄くすることが
望まれる。しかしながら、このように、１〜ランジスタ
を高速化するため真性ベース領域を浅くすればするほど
、相対的に真性ベース領域下のエピタキシャル層の厚み
が厚くなり、ｆＴとベース・コレクタ間接合容量を同時
に最適化することができますます難しくなる。

以上のような問題点があることが、本発明者によって明
らかにされた。

［発明の目的］ この発明の目的は、バイポーラトランジスタの動作速度
およびｆＴを共に向］ユさせることができるような半導
体技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、半導体基板の主面上に形成される工ミッタ領
域の下の真性ベース領域直下のＮ−型エピタキシャル層
内にＮ１一層の島を形成することによって、外部ベース
領域下のエピタキシャル層の厚みを減らすことなく、真
性ベース領域下のエピタキシャル層の実質的な厚みを減
少させ、これによって、ベース・コレクタ間の接合容量
に増加させることなくｆｒ’に向上させ、１〜ランジス
タの高速化を［メするという１−記目的を達成するもの
である。

［実施例１］ 第１図は、本発明を一般的な縦型バイポーラ１−ランジ
スタに適用した場合の一実施例を示す。

この実施例では、■）型単結晶シリコンからなる半導体
基板］−１−に酸化膜を形成してから、この酸化膜の適
当な位置に埋込み拡散用パターンの穴をあけ、この酸化
膜をマスクとしてひ素もしくはアンチモン等のＮ型不純
物を導入することにより部分的にＮ−１壁埋込層２が形
成されている。

そして、埋込層形成用マスクとなった上記酸化膜を除去
してからチャンネルス１ヘツパ用のＰ″〜型拡散拡散層
３成し、その上に気相成長法によりＮ−型エピタキシャ
ル層４を成長させ、その表面に酸化シリコン１模と窒化
シリコン股を形成する５その後、ホトエツチングにより
上記酸化シリコン膜と窒化シリコン膜を部分的に除去し
、これをマスクとして基板主面を少し削ってから熱酸化
を行なうことにより比較的厚い分離用酸化膜５が形成さ
れている。分離用酸化膜形成後にマスクとなった窒化シ
リコン膜は除去される。

それから、再び窒化シリコン膜等をマスクとしてコレク
タ領域の引」二げ口となる部分に、リン等のＮ型不純物
を選択的に導入することによって、コレクタ引上げ口と
なるＮ平型拡散層６が形成されている。また、Ｎ−型エ
ピタキシャル層４−１−には、同じく選択的にＰ型不純
物を導入することによってＰ型ベース領域７が形成され
、このＰ型ベース領域７の一部にＮ型不純物を導入する
ことによってＮ−１−型エミッタ領域８が形成されてい
る。

さらに、この実施例では、］二起工ミッタ領域８とその
下の真性ベース領域７ａの直下のエピタキシャル層４内
には、真性ベース領域７ａと接合しないように離反され
たＮ中型半導体領域９からなるＮ″゛層の島が形成され
ている。このＮ中層の島（９）は、例えばベース領域７
の形成後、エミッタ領域８の形成前に、予めエミッタ形
成領域の部分にイオン打込み法により、３００ｋｅＶの
ような高い打込みエネルギでＮ型不純物を打ち込むこと
によって、Ｐ型ベース領域７を通過してその下のエピタ
キシャル層４内にＮ型不純物を導入する。

そして、これを活性化させることによって例えば１０１
１′〜１０１７／ｃＩ＋？のような高濃度のＮ中型半導
体領域を形成することにより得られる。

この実施例に従うと、第１図におけるＡ−Ａ’線および
Ｂ−Ｂ’線に沿った断面での不純物濃度分布を示す第２
図および第３図からも分かるように、エミッタ領域８と
その下の真性ベース領域７ａ直下の実質的なエピタキシ
ャル層の厚みが、それらの外側にある外部ベース領域直
下のエピタキシャル層４の厚みに比べて、Ｎ＋型半導体
領域９の厚み分だ【Ｊ薄くなる。そのため、ベース領域
７の下のエピタキシャル層４を比較的厚く形成して外部
ベース領域とＮ″−型埋込層２との距舗を充分に確保す
ることによって、空乏層の拡がりを大きくして、ベース
・コレクタ間の接合容量のおよそ８割を占める外部ベー
ス領域とコレクタ領域との間の接合容量を減らすように
しても、真性ベース領域７ａの直下の実質的なエピタキ
シャル層の厚みは薄くなる。その結果、１〜ランジスタ
のｆＴが向−１ニされるとともに、コレクタ電流が増加
してもベース領域の拡がり（ベースワイドニンク効果）
が抑制されるので、実効ベース幅が従来の１〜ランジス
タに比べて狭くなり、高電流域でのｆＴの落ち込みが防
止されるようになる。

しかも、この実施例によると、外部ベース領域下のエピ
タキシャル層４の厚みと、真性ベース領域７ａ直下のエ
ピタキシャル層の厚みを別々に最、適化できるので、ベ
ース領域７およびエミッタ領域８を共に浅くすることに
よって、実効ベース幅を薄くしてトランジスタの高速化
を図ることが行ない易くなる。

なお、この実施例では、Ｎ″一層の島となるＮ　−１−
型半導体領域９をベース形成後エミッタ形成前に行なう
と説明したが、それに限定されるものでなく、メース形
成前もしくはエミッタ形成後に行なうこともできる。

［実施例２］ 第４図は、本発明をＳＳＴ構造のバイポーラ１−ランジ
スタに適用した場合の実施例を示す。

この実施例では、第１の実施例と同じようにして形成さ
れた分離用酸化膜５によって囲まれた台形状の素子形成
領域１０−１−の絶縁膜（外部ベース領域が形成される
べき部分の分離用酸化膜形成用マスクどなった絶縁膜）
を除去して開口部１１を形成し、この絶縁膜をマスクと
して基板主面に８番 ■パ２イオンを打ち込み拡散させることにより、高濃度
のＰ４−型外部′ベース領域７ｂ、７ｂが形成されてい
る。

それ力臼も、ＣＶＤ法（ケミカル・ベイパ・デポジショ
ン法）等により、ボロンのような不純物がドープされた
ポリシリコン（多結晶シリコン）を全面的に形成した後
、ホ１〜エツチングにより不用な部分のポリシリコンを
除去することにより、ベース引出し用ポリシリコン電極
１２が形成されている。そして、その−にに不純物のド
ープされていないポリシリコンを全面的にデポジション
してから、熱処理を施すことによって外部ベース領域７
ｂ、７ｂ内の不純物（ボロン）を、その」−のノン１−
−プ・ポリシリコン内にわき」−からせ、表面の絶縁１
模に形成された開「１部１１の内側の端を基準にして、
そこから一定距離までボロンを拡散させてから、ヒドラ
ジン（Ｎ１１２−ＮＯ３）のようなエツチング液を用い
て、上記ポリシリコンに対しエツチングを施すことによ
り、エミッタ形成用窓１３が形成されている。

また、Ｌ記ポリシリコン電極１２の表面に酸化膜１４を
形成した後、このエミッタ形成用窓１３の内側にエミッ
タ電極となるポリシリコン層１５を形成してから、この
ポリシリコン層１５からの不純物の拡散によって真性ベ
ース領域７ａとエミッタ領域８が形成されている。

さらに、この実施例では、−１―記真性ベース領域１ｌ
− ７ａおよびエミッタ領域８の形成前に、上記エミッタ形
成用窓１３から３００ｋｅｖのような高エネルギでＮ型
不純物をイオン打込みし、拡散させることにより、エピ
タキシャル層４の底の方にＮ−１型半導体領域９が形成
されている。

これによって、ＳＳＴ構造のトランジスタにおいて、真
性ベース領域７ａ下の実質的なエピタキシャル層の厚み
が外部ベース領域７ｂの下のエピタキシャル層４の厚み
よりも薄くされ、ベース・コレクタ間の接合容量を増加
させることなくｌ−ランジスタを高速化できるようにな
る。

また、この実施例によると、ベース領域およびエミッタ
領域のみでなく、真性ベース領域直下のＮ１−型半導体
領域９も自己整合的に形成することができる。

なお、」起工実施例では、Ｓ　Ｓ　Ｔ構造のトランジス
タに適用したものについて説明したが、この発明は、Ｓ
　Ｓ　”ｒ構造以外のグラフＩ−ベース構造の１ヘラン
ジスタに対しても適用することができることはいうまで
もない。

［効果］ 半導体基板の主面にに形成されるエミッタ領域の下の真
性ベース領域直下のＮ−型エピタキシャル層内にＮ″一
層の島を形成してなるので、外部ベース領域下のエピタ
キシャル層の厚みが減少されることなく、真性ベース領
域下のエピタキシャル層の実質的な厚みが減少されると
いう作用により、ベース・コレクタ間接合容量が増加さ
れることなくｆＴが向−」二され、かつトランジスタの
動作速度が向上されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、第１図および第
４図には、真性ベース領域７ａ直下のＮ″一層の島（Ｎ
″−型半導体領域９）が、真性ベース領域７ａのみなら
ずＮ−１゛型埋込層２からも離反されているが、Ｎ″一
層の島９は真性ベース領域７ａのみから離反されていれ
ばよく、Ｎ１−型埋込層２とは互いに接合するように形
成されていてもＪ、い。

また、Ｎｌ型゛１′：導体領域９の形成方法は、イオン
打込みに限定されるものでなく種々の方法が考えられる
。

［利用づ）野］ 以Ｉ゛の説明で（Ｊ主として本発明者によってなされた
発明をその背景となった利用分野であるバイポーラ１ヘ
ランジスタに適用したものについて説明したが、それに
限定されるものでなく、半導体装置に１９いて縦方向に
素子を形成する場合一般に利用することができる。

図面の簡１１−な説明 第１図は、本発明にバイポーラ１−ランジスタの−・実
施例を示す断面図、 第２図オハＬび第３図は、それぞれ第１図における八−
Ａ′線およびＩ’ｌ　−Ｂ　’線に沿った断面での不純
物の濃度分布を示す説明図、 第４図は、本発明をＳ　Ｓ　Ｔ構造のバイポーラ１ヘラ
ンジスタに適用した場合の実施例を示す断面図、第５図
および第６図は、そ、ｌＬそれ第４図におけるＣ　−Ｃ
’線およびＤ−Ｄ’線に沿った断面での不純物の濃度分
布を示す説明図、 第７図は、従来の半導体集積回路装置に１９けるバイポ
ーラ１ヘランジスタの構成例を示す断面図である。

１・・・パ１つ導体基板、２・・・・Ｎ生型埋込層、３
・・°チャンネルス１−ソバ層、４・・・・Ｎ−型エピ
タキシＡ・ル層、５・・・・分離用酸化膜、６・・・・
コレクタ引出し［−１，７・・・ベース領域、７ａ・・
・真性ベース領域、７ｂ・・・・外部ベース領域、８・
・・・エミッタ領域、９・・・・Ｎ生型半導体領域（Ｎ
中層の島）、１２・・・ベース引出し用ポリシリコン電
極。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面に該半導体基板とは異なる導電型
   の埋込層が形成され、かつその上にエピタキシャル層が
   形成されているとともに、このエピタキシャル層にはバ
   イポーラトランジスタのベース領域とコレクタ領域とエ
   ミッタ領域となる拡散層がそれぞれ形成されてなる半導
   体装置において、上記ベース領域の直下の上記エピタキ
   シャル層内には、少なくとも上記ベース領域と離反され
   るようにベース領域とは異なる導電型の半導体領域の島
   が形成されてなることを特徴とする半導体装置。 ２、上記ベース領域は、上記エピタキシャル層の表面に
   形成された比較的浅い真性ベース領域と、その外側にこ
   れよりも深く形成された外部ベース領域とから構成され
   ているとともに、上記真性ベース領域直下のエピタキシ
   ャル層内に上記半導体領域の島が形成されてなることを
   特徴とする特許請求の範囲第１項記載の半導体装置。 ３、上記外部ベース領域は、その表面に形成されたベー
   ス引出し電極層からの不純物拡散によって形成され、か
   つこの外部ベース領域に自己整合されて上記真性ベース
   領域およびエミッタ領域が形成されてなることを特徴と
   する特許請求の範囲第２項記載の半導体装置。