JPH01259538A - 酸化膜の形成方法 - Google Patents

酸化膜の形成方法

Info

Publication number
JPH01259538A
JPH01259538A JP8863888A JP8863888A JPH01259538A JP H01259538 A JPH01259538 A JP H01259538A JP 8863888 A JP8863888 A JP 8863888A JP 8863888 A JP8863888 A JP 8863888A JP H01259538 A JPH01259538 A JP H01259538A
Authority
JP
Japan
Prior art keywords
oxide film
silicon
silicon oxide
substrate
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8863888A
Other languages
English (en)
Inventor
Yutaka Hayashi
豊 林
Shunsuke Fujita
俊介 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Ricoh Co Ltd
Original Assignee
Agency of Industrial Science and Technology
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology, Ricoh Co Ltd filed Critical Agency of Industrial Science and Technology
Priority to JP8863888A priority Critical patent/JPH01259538A/ja
Publication of JPH01259538A publication Critical patent/JPH01259538A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、酸化膜の形成方法に関する。この方法は、シ
リコン半導体を用いた電子部品やIC,LSI等の集積
回路や光電子集積回路の製造に利用できる。
(従来の技術) シリコン基板等の表面に所望の形状にパターニングされ
た酸化シリコン膜を形成することは、集積回路や光集積
回路なとの製造に於いて、極めて基本的な工程である。
このように形成される酸化シリコン膜の端部即ち輪郭部
分は、機械的な外力作用による欠損を生じに<<シたり
するため、その断面形状が滑らかな傾斜を持つようにさ
れる。
また、酸化シリコン膜の下層のシリコン部分に不純物拡
散領域を形成する場合には、不純物拡散領域の形状と酸
化シリコン膜の形状とに整合性が要求される場合が多い
(発明が解決しようとする課題) 酸化シリコン膜の輪郭部分に於いて、その断面形状を滑
らかな傾斜をもったものとする方法としては、従来から
窒化シリコン膜を用いて選択酸化を行う方法や、比較的
低温で流動性の生ずる膜のリフローを利用する方法、異
方性のドライエツチング手段を用いる方法等が知られて
いる。しかし、これらの従来法は、それぞれ独自の膜形
成技術やエツチング技術等、特別の技術を必要とする。
また、不純物拡散領域と酸化シリコン膜の形状の整合は
、例えば、IC,LSI等の素子分離の場合に必要であ
る。このような素子分離は、従来、上述の選択酸化で行
っている。即ち、薄い酸化膜と、その上に積層された窒
化シリコン膜をパターニングしてマスクとし、マスクさ
れていないシリコン表面に不純物を拡散させ、しかるの
ち酸化を行ってフィールド酸化膜を成長させるのである
。しかしこのような方法では、酸化の際にマスク端境界
部で発生する強いストレスに起因するシリコン結晶の欠
陥が問題となる。
本発明は、上述した事情に鑑みてなされたものであって
、請求項1の発明の目的は膜厚の段差部の断面形状が滑
らかな傾斜を持つ酸化シリコン膜を容易に且つ確実に形
成できる酸化膜の形成方法の提供を目的とし、請求項2
の発明は上記滑らかな傾斜の輪郭部を持ち、尚且つ不純
物拡散領域の形状と整合した形状の酸化シリコン膜を容
易且つ確実に形成できる、酸化膜の新規な形成方法の提
供を目的とする。
(課題を解決するための手段) 以下、本発明を特徴する 請求項1の酸化膜形成方法は、シ・リコン基板等のシリ
コン表面上に酸化シリコン膜を形成する方法であって、
以下の如く構成される。
即ち、基板のシリコン部分の表面から、不純物を所望の
平面形状にシリコン中に導入し、上記シリコン部分表面
を熱酸化して酸化シリコン膜を成長させることにより、
上記平面形状に従って膜厚が段差をもって異なり、且つ
段差部における断面形状が滑らかな傾斜をなす酸化膜を
特徴する請求項2の方法は、上記請求項1の方法で形成
された酸化シリコン膜を、上記平面形状部分の酸化シリ
コン膜が残存され、それ以外の部分の酸化シリコン膜を
、少なくともその一部が除去される条件で除去すること
を特徴とする。
不純物としては、通常のシリコンへの不純物ドーピング
に用いられるリンやボロンを用いることができ、熱酸化
としては、水蒸気酸化、ウェット02酸化、ドライ0□
酸化等、公知の熱酸化技術を適宜利用できる。
上記方法は電界効果型トランジスターの製造に利用でき
る。即ち、上記請求項2の方法で、平面形状以外の酸化
シリコン膜を部分的に除去して一部分を残存させるか、
あるいは平面形状以外の部分の亦全幸酸化シリコン膜を
除去した後に新たに酸化シリコン膜を成長させ、平面形
状部分以外の酸化シリコン膜をゲート絶縁膜として、ま
た不純物拡散領域をソース及びドレイン領域とすること
により電界効果型トランジスターを作製できる。
あるいはまた、請求項2の方法で酸化シリコン膜を形成
したのち、酸化シリコン膜の膜厚差、もしくは膜の有無
を利用して、先の平面形状以外の部分に不純物を拡散さ
せることも可能となる。このとき最初に所望の平面形状
に導入した不純物による不純物拡散領域と、後から拡散
される不純物による不純物拡散領域の導電型が互いに逆
となる様にすることにより各不純物拡散領域がPN接合
を形成するようにすることも可能となる。従って本発明
の方法はダイオードの製造にも利用できる。
(発明の作用) 本発明は、熱酸化による酸化シリコン膜の成長速度が、
シリコンへの不純物の添加量に応じて比例的に大きくな
ることを利用している。
即ち、リンやボロンのような不純物が10”/am’程
度の高濃度にドープされたシリコンでは熱酸化による酸
化シリコン膜の成長速度が大きくなる。
従って、同一基板のシリコン表面に不純物濃度の高い部
分と低い部分とがある場合に、この基板を同一条件で熱
酸化すれば、形成される酸化シリコン膜の厚さは、低濃
度部分で薄く高濃度部分で厚くなる。
第1図(a)を参照すると、符号1はシリコンの基板を
示している。基板1のシリコン表面は不純物が拡散によ
り導入され高不純物濃度領域2を形成している。この領
域2の外側の基板内領域は低不純物濃度領域となってい
る。高不純物濃度領域2の低度不純物濃度領域との境界
領域3では、不純物の拡散による導入の際に、不純物拡
散深さが領域の外側へ向かって漸減する構造が形成され
る。
この状態で基板1の表面側を熱酸化すると、第1図(b
)に示すように、成長する酸化シリコン膜4の膜厚は基
板1に於ける不純物の濃度に比例的に対応したものとな
る。
この熱酸化の際、高不純物濃度領域2の横方向への拡散
がさらに進行し、領域2の境界部分における不純物濃度
の漸減する境界領域3はその輻を更に広げ、この領域に
おける濃度勾配は第1図(21)に於けるよりもさらに
緩やかになる。
従って、形成された酸化シリコン膜4の膜厚は高不純物
濃度領域部で厚く、低不純物濃度領域で薄く、両者の境
界領域3では不純物濃度の緩やかな変化に応じて膜厚が
漸減する。
かくして形成された酸化シリコン膜には膜厚の段差があ
り、膜厚の厚い部分の形状は基板への不純物の導入パタ
ーンに対応している。
そして膜厚の厚い部分の輪郭を形成する段差部の断面形
状は、基板に於ける不純物濃度の緩やかな変化に応じて
滑らかな傾斜を形成する。
従って、基板1のシリコン表面から、所望の平面形状に
不純物を導入して、熱酸化を行えば、形成される酸化シ
リコン膜は、上記平面形状に従って膜厚が段差をもって
異なり、且つ6段差部における断面形状が滑ら・かな、
傾斜をなしている。
また、第1図(b)のように形成された酸化シリコン膜
から必要に応じて膜厚の薄い部分を除去しすれば残存す
る膜の形状は不純物拡散領域の形状と整合している。
(実施例) 以下、具体的な実施例に即して説明する。
第2図は、基板として抵抗率ρ=1Ωcm程度の低不純
物濃度のP型のシリコン基板10を用いた例を示してい
る。
先ず、シリコン基板10の表面に熱酸化等の酸化手段、
もしくは酸化膜堆積手段によって、不純物拡散のマスク
として十分に機能する厚さ(例えば2000人程度鹿の
酸化シリコン膜をマスク層として形成する。
続いてリソグラフィー等のパターニング手段により最終
的に酸化膜を形成させたい平面形状の反転パターン即ち
ネガパターンに従って、マスク層をパターニングしてマ
スク50とする(第2図(a)参照)。
次に、気体、液体あるいは固体のソースより不純物とし
てリンをプレデポジションし、続いて表面からリンガラ
スを取り除いた後、ドライブイン酸化を行う。
このとき例えば、シリコン表面ではリンがIQ207c
113程度の高濃度となる様に条件を選ぶと良い。
第2図(b)は、このようにリンを拡散させた状態であ
り符号20がリンの拡散領域を示す。
続いて、同図(C)に示すように、表面に形成されてい
たマスク50の酸化シリコン膜をフッ酸や緩衝フッ酸等
によるエツチングで除去する。
その後、第2図(d)に示す様に、熱酸化を行って不純
物の拡散濃度分布に従って膜厚が変化した酸化シリコン
膜40を成長させる。このとき、熱酸化の際の酸化温度
は800°C程度以下の比較的低温に設定すると、不純
物濃度差による酸化膜成長速度の比を大きくとることが
できる。例えば、高不純物濃度領域でのリンの密度が、
10”/cm’程度、基板濃度が1016/cm3程度
とすると、800°Cで酸化した場合、前者の部分での
酸化膜の成長を8000人とすると、後者の部分での成
長は2000人と174程度の成長しかない。700°
Cでの熱酸化では前者の膜成長6000人に対して、後
者の成長は1QOO人程度である。このようにして、シ
リコン基板10上に、膜厚が所望の平面形状に従って段
差をなして異なる酸化シリコン膜が得られる。この酸化
膜の輪郭部分をなす膜厚段差部分の断面形状は滑らかな
傾斜となっている。
ここまでの工程は請求項1の方法の具体的な実施例とな
っている。請求項2の方法は、上記工程に加えて、以下
の工程を有する。
即ち、上記の如く形成された酸化シリコン膜40に対し
酸化膜のエツチングを行うと膜はエッチング除去により
その膜厚が小さくなる。そこで、エツチングを適当な段
階で停止し、膜厚の薄い部分の酸化膜が全部あるいは極
薄い膜を残して除去され、且つ膜厚の厚い膜部分41が
残存する様にするのである(第2図(e)参照)。
このようにして、シリコン基板10上に、所望の平面形
状の酸化シリコン膜が得られる。この酸化膜の輪郭部分
をなす膜厚段差部分の断面形状は滑らかな傾斜となって
おり、上記輪郭の形状は導入された不純物拡散領域の形
状と整合している。
なお、シリコンの酸化では通常、形成される酸化シリコ
ン膜の厚みのうち、4錦の部分が元のシリコン表面に対
してシリコン個へ潜り込むように成長し、残りの55%
の厚みが盛り上がるような形で酸化膜が形成されるので
、上記段差部での段差量は膜厚の厚・薄部の膜厚差の略
1/2となり、従来技術の選択酸化法によるのと同様の
、断面形状が滑らかな傾斜を持つ段差部を形成する効果
がある。
第2図に示した実施例では、P型の低濃度のシリコン基
板を基板として用いる例を説明したが、勿論、低濃度の
N型基板を用いて、部分的にリンをドープし、高濃度の
N型領域を形成して用いても良い。
別の実施例としては、上の例とは逆に、低濃度基板にボ
ロンを高濃度に拡散するようにしても同様の構造を得る
ことができる。但しこの場合は、熱酸化の温度゛を10
00〜1100°Cとすることによりボロン濃度による
酸化シリコン膜の成長速度比を大きくとることができる
また、ボロンのドープ量はリンの場合よりも更に多くし
、例えば2°、5ス10”/cm’程度とすることが上
記成長速度比を大きくとるのに必要である。
第2図の例では、酸化シリコン膜のマスクを用いるプレ
デポジションと熱拡散の例で説明したが、第3図に示す
例の様に酸化シリコン膜のマスクを用いずにレジストを
直接にマスク60として用い、イオン打ち込みによりシ
リコン基板10への不純物の導入を行うこともできる。
以上の様に形成された酸化シリコン膜の膜厚の厚い部分
もしくは残存膜の形状は、その下に導入されている不純
物拡散領域の形状と自動的に整合したものとなっている
このような酸化膜をIC,LSI等のモノリシックに集
積された複数の素子間の分離に用いようとする場合、一
般の素子間分離のための酸化膜の下層にしばしば設けら
九る不純物拡散層(フィールドドーピングM)が自動的
に形成されていることになる。一般の選択酸化を用いた
素子間分離絶縁膜の形成には、前述した様なパターン端
部のストレスに起因するシリコン結晶の欠陥の問題があ
るが、本発明の方法では端部のストレスが小さく、且つ
フィールドドーピング層が自動的に形成整合されて形成
されるので、ストレスに基づく上記欠陥の問題を有効に
解決できる。
請求項1,2の方法とも、得られる酸化シリコン膜の厚
さの段差部は、その断面形状が滑らかな傾斜を有してい
る。従って、この滑らかな傾斜を光電子集積回路におけ
る光導波路の案内用の下地として利用できる。光電子集
積回路では光を成る位置から別の位置へ導くために光導
波路を曲げて設ける必要がしばしば生ずるが、光導波路
を曲げる場合、曲がる部分の形状を緩やかで且つ滑らか
な曲線状にしないと、曲がりの部分で導波光がモードカ
ップリングを起こして放射モードとなったり、散乱を起
こしたりして導波損失が発生する。
このため、従来から先導波路を曲げるときは、その下地
のバッファ層を勾装置75程度以下のスロープ状とする
ことが行われ、その方法としてエツチングを制御する方
法や、メカニカルなマスクを用いてバッファ層の堆積を
行う方法等が行われているが、何れもその実施には高度
の技術的熟練を必要とする。
しかるに、本発明の方法で酸化シリコン膜の段差部に形
成される、緩やか且つ滑らかな傾斜は、膜形成の工程で
自動的に形成されるものであるから、その作製に技術的
な困難性が無い。
第4図には、前述した第2図の工程で、第2図(e)の
ように酸化シリコン膜を形成されたシリコン基板上に導
波路を形成した例を3例示しである。
図に於いて符号10,20,41は第2図(e)に於け
る と同じく、基板、リン等の不純物の高濃度拡散領域
、酸化シリコン膜を示す。
第4図(a)は、受光部となる位置に受光部拡散領域1
10を不純物拡散により形成したのち、酸化シリコン膜
よりも屈折率の大きい物質からなる先導波層100を積
層形成した例を示している。
第4図(b)は、第2図(e)の状態から、さらに酸化
を行って、露呈していたシリコン表面に比較的薄い酸化
シリコン膜を成長させたのち、光導波層100を積層形
成した例を示している。この例でも、第4図(a)の受
光部拡散領域110と同様の受光部拡散領域を設けるこ
とができる。 第4図(c)は、第211 (e)の状
態に、層101,102,103からなる多層構造の光
導波層を形成した例を示している。この例の場合も、同
図(a)の受光部拡散領域110と同様の受光部拡散領
域を形成できることは言うまでもない。
これら第4図(a)、(b)、(C)の例で上記の如く
、受光部拡散領域を形成する場合、受光部拡散領域に拡
散される不純物の導電型と、高濃度拡散領域20に拡散
された不純物の導電型とが逆の型となる様にすると領域
20に受光部に対するチャネルス1−ツバー領域の作用
を兼ねさせることが出来る。
また近来、シリコン半導体デバイス技術の一環として、
絶縁膜状に結晶シリコン膜を成長させる。
所謂SOI技術が重要性を増しており様々な応用が期待
されている。
このための方法の一つとして、シリコン基板の結晶面を
シードとしてその上部および側方の酸化シリコン膜上に
連続して設けた非結晶あるいは多結晶のシリコン膜をシ
ード部の結晶配列にならって次第に結晶化させ、酸化シ
リコン膜上にシリコンの結晶膜を得る方法がある。その
際、N品の成長を促進助長させるために熱を加える固λ
目結晶成長法やレーザーや電子ビームでアニールを行う
方法が用いられる。このときシード部から酸化シリコン
膜へと移る部分で急激な段差があると、その上に積層さ
れているシリコン膜の結晶化がその部分で阻害され酸化
膜上への結晶成長に悪影響を及ぼす、このような場合に
、本発明の方法で形成された緩やかで滑らかな傾斜を持
つ酸化シリコン膜を利用し、シード部からの遷移領域に
上記傾斜部を用いればスムーズな結晶成長を促進できる
第5図(a)は、第2図(e)の状態から、表面に非結
晶または多結晶のシリコン膜200を形成した状態を示
し、同図(b)はこのシリコン膜200に対して加熱も
しくはアニールを行って、結晶を矢印方向へ成長させた
状態を示す、酸化シリコン膜41の段差部の傾斜が緩や
かで且つ滑らかであるので、結晶化は良好に行われる。
符号201が結晶化した部分を示す。
第6図は、本発明の方法を利用して作製された電界効果
型トランジスターの1例を示している。
第2図の工程で得られる不純物拡散領域の一部をソース
21とて、また、他の部分をドレイン22として用い、
男性2図(d)の如くに形成された酸化シリコン膜の膜
厚40の膜厚の薄い部分45をゲート酸化膜として用い
る。この部分45の上にゲート電極60を設け、また、
ソース電極61、ドレイン電極62を設けた構造となっ
ている。
かかる電界効果型トランジスターは酸化シリコン膜40
の膜厚の厚い部分の平面形状が不純物拡散領域であるソ
ース21、ドレイン22の平面形状と、自動的に整合し
ているので、従来の多結晶シリコンゲート電極をマスク
としてソース、ドレインをセルファラインで形成する方
法よりもさらに、ゲート部とソース−ドレイン領域の重
なりが少なくなるためゲート容量、ゲート漏れ電流を減
することができ、その分だけ動作速度、ゲート耐圧の向
上が期待される。
なお、上記ゲート電極60が設けられるゲート酸化膜4
5の部分、即ち酸化シリコン膜の膜厚の薄い部分は、請
求項1の方法で形成された酸化シリコン膜の膜厚の薄い
部分をそのまま用いても良いし、あるいは請求項2の方
法の最終段階での膜除去で残置されたものを用いても良
く、あるいは除去によってあらたに露呈されたシリコン
表面を再度酢化して薄く酸化シリコン膜を成長させたも
のを用いても良い。
(発明の効果) 以上1本発明によれば酸化膜の新規な形成方法を提供で
きる。請求項1,2の方法は上述の如く構成されている
ため、形成される酸化シリコン膜の段差部は緩やか且つ
滑らかな傾斜となっており、また請求項2の方法では不
純物拡散領域の形状と自動的に形状整合した酸化シリコ
ン膜を提供できる。
【図面の簡単な説明】
第1図は、本発明の詳細な説明するための図。 第2図は、本発明の詳細な説明するための図。 第3図は、別の実施例を説明するための図、第4図は、
本発明の光集積回路への応用ね説明するための図、第5
図は、本発明の結晶成長技術への応用を説明するための
図、第6図は、本発明を利用して作製される電界効果型
トランジスターの1例を示す図である。 110.基板、2.、、高不純物濃度領域、3.、、境
界易ゲ 尺 ra> 、?

Claims (1)

  1. 【特許請求の範囲】 1、基板のシリコン部分の表面から、不純物を所望の平
    面形状にシリコン中に導入し、 上記シリコン部分表面を熱酸化して酸化シリコン膜を成
    長させることにより、 上記平面形状に従って膜厚が段差をもって異なり、且つ
    段差部における断面形状が滑らかな傾斜をなす酸化膜を
    形成することを特徴とする、酸化膜の形成方法。 2、請求項1の方法で形成された酸化シリコン膜の、平
    面形状以外の部分の少なくとも一部が除去され、上記平
    面形状部の酸化シリコン膜は残存される条件で、上記酸
    化シリコン膜の除去を行うことを特徴とする酸化膜の形
    成方法。
JP8863888A 1988-04-11 1988-04-11 酸化膜の形成方法 Pending JPH01259538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8863888A JPH01259538A (ja) 1988-04-11 1988-04-11 酸化膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8863888A JPH01259538A (ja) 1988-04-11 1988-04-11 酸化膜の形成方法

Publications (1)

Publication Number Publication Date
JPH01259538A true JPH01259538A (ja) 1989-10-17

Family

ID=13948361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8863888A Pending JPH01259538A (ja) 1988-04-11 1988-04-11 酸化膜の形成方法

Country Status (1)

Country Link
JP (1) JPH01259538A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233656A (ja) * 2010-04-27 2011-11-17 Sharp Corp 半導体装置の製造方法
JP2012235084A (ja) * 2011-04-29 2012-11-29 Samsung Sdi Co Ltd 太陽電池のドープ領域の形成方法、太陽電池及び太陽電池の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122670A (ja) * 1973-03-23 1974-11-22 Mitsubishi Electric Corp
JPS52137275A (en) * 1976-05-12 1977-11-16 Hitachi Ltd Separation of semiconductor elements
JPS6041243A (ja) * 1983-08-16 1985-03-04 Toshiba Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122670A (ja) * 1973-03-23 1974-11-22 Mitsubishi Electric Corp
JPS52137275A (en) * 1976-05-12 1977-11-16 Hitachi Ltd Separation of semiconductor elements
JPS6041243A (ja) * 1983-08-16 1985-03-04 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233656A (ja) * 2010-04-27 2011-11-17 Sharp Corp 半導体装置の製造方法
JP2012235084A (ja) * 2011-04-29 2012-11-29 Samsung Sdi Co Ltd 太陽電池のドープ領域の形成方法、太陽電池及び太陽電池の製造方法

Similar Documents

Publication Publication Date Title
EP0015677B1 (en) Method of producing semiconductor devices
US6638823B2 (en) Ultra small size vertical MOSFET device and method for the manufacture thereof
KR100237279B1 (ko) Misfet, 상보형misfet 및 그 제조방법
US4789644A (en) Process for fabrication, by means of epitaxial recrystallization, of insulated-gate field-effect transistors with junctions of minimum depth
US20070280616A1 (en) Ultra low-loss CMOS compatible silicon waveguides
JP2746225B2 (ja) 半導体装置及びその製造方法
US4175317A (en) Method for manufacturing junction type field-effect transistors
JPH01259538A (ja) 酸化膜の形成方法
US4253230A (en) Silicon barrier Josephson junction configuration
JPH06342804A (ja) バイポーラ・トランジスタおよびその製造方法
KR0142797B1 (ko) 실리콘-온-인슐레이터구조의 제조방법
KR100248347B1 (ko) 반도체소자의 스페이서 형성방법
JPH01138763A (ja) 静電誘導半導体装置の製法
JPS62262431A (ja) 半導体装置の製造方法
US3969165A (en) Simplified method of transistor manufacture
JPS6139748B2 (ja)
KR0167890B1 (ko) 박막 트랜지스터 제조 방법
KR930005478B1 (ko) 격리막 제조방법
KR930008863B1 (ko) 다결정 실리콘의 산화막 성장법을 이용한 역 t자형 게이트 전극 형성방법
JPS60753A (ja) 半導体装置の製造方法
JPH04129215A (ja) 半導体装置の製造方法
JPH01248637A (ja) 自己整合型素子分離方法
JPS6127630A (ja) 半導体装置の製造方法
JPH03171665A (ja) Oeicの製造方法
JPH0810696B2 (ja) 半導体装置の製造方法