JPH03171665A - Oeicの製造方法 - Google Patents

Oeicの製造方法

Info

Publication number
JPH03171665A
JPH03171665A JP31127089A JP31127089A JPH03171665A JP H03171665 A JPH03171665 A JP H03171665A JP 31127089 A JP31127089 A JP 31127089A JP 31127089 A JP31127089 A JP 31127089A JP H03171665 A JPH03171665 A JP H03171665A
Authority
JP
Japan
Prior art keywords
type
zno
oeic
inp
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31127089A
Other languages
English (en)
Inventor
Yutaka Mihashi
三橋 豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31127089A priority Critical patent/JPH03171665A/ja
Publication of JPH03171665A publication Critical patent/JPH03171665A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はOEIC (Optoelectronic 
Integrated Circuit :光・電子集
積回路)の製造方法に関し、特にInP系光デバイスと
GaAs FETを集積したOEICの製造プロセス中
に生ずる段差の緩和方法に関するものである。
〔従来の技術〕
第2図は従来の、InP系光デバイス( InGaAB
フォトダイオード)とGaAa FET  を同一Ga
A3基板上に集積したOEIC  (以下Inp on
GaAs系01ICという。)の断面模式図でIC、こ
の先行文献としては、例えばAppI− Ph)’s.
Lett., 46 (4),  389(1985)
  の文献がある。
同図において、1は半絶縁性GaAs基板、2はGaA
.sFET部のn型動作層、3はソース電極、4はドレ
イン電極、5はゲート電極である。1た、6はn型Ga
Aa層、7はInP ,  InGaAs層等からなる
転位密度低減のためのPD(フォトダイオード)部のバ
ツファ層、8はn一型InGaAs受光層、9はInP
窓層、10はSi3N4等の絶am、11はZn(亜鉛
)拡散眉、12はPD部のp[極、13はそのn電極で
ある。
次に従来のOEICの製造方法について説明する。
このOEIC  を製造するにあたり、iずGaA a
基板1上にn型GaAs層6,バツファ層7,n型I 
nGaAa層8,n型InP層9を順次MOCVD法な
どによシ全面に結晶成長を行なう。次に所定の写真製版
技術,プロム( Br)一 メタノール液等によるエッ
チング技術を用いPD部15の結晶を残し、FET14
  を形成すべき領域上のXnP系結晶T〜9及びn型
GaAs層6を除去し、GaAs基板1の表面を露出さ
せる。次にSi等のイオン注入,アニールによ,!)、
GaAaFETの動作層2を形成した後、Znの拡散に
よシPD部15のp型拡散領域11を形威し、さらにF
ETのソ−,X’lti3,ドレイン電極4,ゲート電
極5,PD部15のpi極12,n電極13を形成して
、このInP or GBAg系OE IC  は完成
する。
な釦、FET部14及びPD部15の動作rついては通
常のものと同様であるので省略する。
〔発明が解決しようとする課題〕
従来のInP or GaAs系OEICは、以上のよ
うにして製作されていたため、PD結晶をBr一メタノ
ール液等によるエッチングによD除去した後は、PD部
15の周辺部に急な傾斜を持つ段差が生ずる。このため
、FET部14のゲート電極5やソース及びドレイン1
!極3,4の写真製版時に、フォトレジストを薄く均一
に塗布することができず、微細パターンの形成に支障を
来たし、高性能のFET特性(増幅特性等)を持つOE
ICを実現するのが困難であるという問題があった。
本発明は、上記のような問題点を解消するためになされ
たものであシ、フォトレジストを薄く均一に塗布するこ
とができ、これによシ微細パターンの形戒を可能にし、
高性能のFIET特性を有するOEIC を実現するこ
とのできる製造方法を得ることを目的とする。
1課題を解決するための手段〕 本発明に係るOFIC の製造方法は、GaAs等の半
導体基板」二に、成長されたInP系PD用結晶をエッ
チングしてアイランド状のPD郁を形成する際、あらか
じめ所定距離だけ基板表面から離れた金属寸スクを用い
、PD部となるべき領域を除いてZnO等のp型不純物
を蒸着した後、p型不純物の固相拡散のための熱処理を
行なって基板の表面に対して緩い傾斜の拡散フロントを
持つP型拡散領域を形成し、その後、n型中よDもp型
InP系結晶においてエッチング速度の速いエッチング
液で、このp型拡散領域を選択的に除去するようにした
ものである。
〔作 用〕
本発明における金属マスクを用いたZnO等のp型不純
物の蒸着工程にかいては、マスクの周碧部近傍の下側で
回や込み効果によシ、蒸着されたZnO等の膜の厚さが
マスクの内側に向って薄くなるようなテーパ状に変化す
る。これに対応して、後の拡散工程に釦いて、基板に水
平方向の拡散フロントの傾斜は緩くなる。その後、エッ
チングによシp型拡散領域を選択的に除去することによ
う、緩い傾斜で囲まれたInP系PD部が形成される。
〔実施例〕
以下、本発明の一実施例を図について説明する。
第1図(a)〜(d)は本発明によるOEICの製造方
法を工程順に模式的に示した断面図である。第1図にお
いて、1は半絶縁性GaAs基板、2#′iGaAsF
ETのn型動作層、3はソース電極、4はドレイン電極
、5はゲート電極である。筐た、6はn型GaAsMf
s 7はInP , InGaAs層からなるバツファ
層、8はn一型InGaAs受光層、9はInP窓層、
10は絶縁膜、11はp型拡散層、12はp電極、13
はn電極、14はFET部、15はPD部、16ぱ蒸着
用の金属マスク、17はZnO膜である。なお図中、同
一符号は同一または相当部分を示す。
仁こでOEIC を製造するにあたυ、まず、GaAS
基板1上にnmGaAs結晶6及び夏nP系PD結晶、
すなわちバツ7ア層7 ,InGaAs 受光層8 ,
InP窓層9をMOCVD  (有機金属気相成長法)
等によシ順次威長した後、第1図(a)のように金属マ
スク16をマスクに用い、ZnO(酸化亜鉛)21を成
長層表面にスパツタ法等にょb蒸着してZnO膜1Tを
形威する。次にこの蒸着したZnO膜17を形成する。
次にこの蒸着したZfiO膜1Tを拡散源とし、600
〜750℃程度の温度でInP系PD結晶のバツファ層
Tとn型GaAs層6醐界近傍まで拡散を行ない、第1
図(b)のようにp型拡散領域18を形成する。この際
、p型拡散領域18の水平方向の拡散フロントは、拡散
源のZnO膜1Tの端部が第1図(b)に示すようにテ
ーパ状に厚さが変化しているため、基板表面に対し緩い
傾斜を持つことになる。
次にZnO膜17を除去した後、第1図(c)のように
p型InP系結晶において、n型よシエッチング速度の
速いエッチング液、例えばフエリシアン化カリ:Ks 
 (Fe(CN)slと水[化カリFム(KOH)の温
合液を用いてエッチングすると、p型拡散領域18を選
択的に除去することができる。この際、PD部15の周
辺部はp型拡散フロントの形状でき筐る緩い傾斜が形成
されることになる。
次に、FETを作製すべき部分上のn型GaAs層6を
除去し、Si  イオン注入等によυn型動作層2を形
成し、さらにPD部15にZHの選択拡散によDz p
型領域11を形成した後、FlinT部14のソース及
びドレイン電極3,4、ゲート電極5、PD部15のn
電極13,p電極12を形威することによシ、InP 
or  GaAg系OEICは完成する。
この実施倒においては、金属マスク16を用いてZnO
を蒸着し、テーパ状のエッジを有するZnOPA 1 
7を形成して、これを拡散源として拡散後、選択的にp
型拡散領域18を除去することを特徴とする。従って、
PD部15の周辺の段差の傾斜が緩いため、FgT14
のソース及びドレイン電極3.4や、ゲート電極5の形
成のための写真製版工程において、FET を作製すべ
き領域上のフオレジストを薄く、シかも均一に塗布する
ことができる。これによって、FET部14とPD部1
5の距離が近くても従来の段差がきつい場合に比べ細い
、例えば1μm以下のゲート長のFgTのパターニング
が可能となる。筐た段差部でのフォトレジストの切れも
解消されるため、リフトオフ法によるゲート電極のパタ
ー二ングに際し、残渣が発生しにくいという作用もある
なお、上記実施例にシいては、rnP系フォトダイオー
ドとGaAs FITをGaAs基板上に集積したOE
ICの場合について説明したが、InP系半導体レーザ
とGaAs FETを組合わせたOEICについても適
用でき、上記実施例と同様の効果を奏する。
〔発明の効果〕
以上のように本発明κよれば、層状のZnO等のp型不
純物の腺を端部が緩い傾斜を持つように形成し、これを
拡散源としInP系PD結晶にp型不純物の拡散を行な
うことによシ、拡散フロントが緩い傾斜を持つように形
成した後、p型領域を選択的に除去するようにしたので
、PD部の周逮部の段差の傾斜を緩くすることができ、
従ってFET部のバターニング工程にかいて微細パター
/の形成が容易となシ、高性能のFIT l¥f性すな
?ち、高増幅率,低ノイズ等の優れた電気特性を有する
OEICを得られる効果がある。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例によるOFI
Cの製造方法を順に示す断面図、第2図は従来の製造方
法■よるOEICの断面図である。 1・・・・半絶縁性GaAs基板、2・・・・GaAa
  FETのn型動消狐3●●●●ソース電極、4●・
・・ドレイン電極、5・・・・ゲート電極、6●●●●
n型GaAIB層、7@●●●バツファ層、8●●●●
n一型InGaAs受光層、9●●●●InP窓層、1
0・・・・絶縁脱、11 ・・・・p型拡散層、12●
●・・PDのp!極、13・●●・n電極、14●●●
●FET部、15 ・●・・PD部、16・●・●金属
マスク、17●・・・znO膜、18 ・・・・p型拡
散領域。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に積層された光デバイス用多層エピタキシ
    ャル層を部分的に除去し、島状の光デバイス領域と、該
    基板表面が露出した電子デバイス領域を形成する工程を
    含むOEICの製造方法において、前記光デバイス領域
    を形成すべきエピタキシャル層上に、所定距離の間隔を
    あけた金属マスクを設けてp型不純物材料を蒸着し、該
    マスク端下方近傍で該p型不純物の厚さがテーパ状に変
    化する領域を設ける工程と、該p型不純物を拡散し、基
    板表面に水平方向の拡散フロントが基板に対し緩い傾斜
    をなすようなp型拡散領域を形成する工程と、該p型拡
    散領域を選択的に除去し、島状の光デバイス領域を形成
    する工程を含むことを特徴とするOEICの製造方法。
JP31127089A 1989-11-29 1989-11-29 Oeicの製造方法 Pending JPH03171665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31127089A JPH03171665A (ja) 1989-11-29 1989-11-29 Oeicの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31127089A JPH03171665A (ja) 1989-11-29 1989-11-29 Oeicの製造方法

Publications (1)

Publication Number Publication Date
JPH03171665A true JPH03171665A (ja) 1991-07-25

Family

ID=18015119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31127089A Pending JPH03171665A (ja) 1989-11-29 1989-11-29 Oeicの製造方法

Country Status (1)

Country Link
JP (1) JPH03171665A (ja)

Similar Documents

Publication Publication Date Title
EP0015677B1 (en) Method of producing semiconductor devices
KR930009595B1 (ko) 반도체집적회로장치의 제조방법
US4849372A (en) Semiconductor laser device and a method of producing same
JPH02252267A (ja) 半導体装置の製造方法
US4980313A (en) Method of producing a semiconductor laser
JPS6348438B2 (ja)
JPH0294663A (ja) 半導体装置およびその製造方法
JPH03171665A (ja) Oeicの製造方法
JP4350227B2 (ja) 半導体結晶成長方法
JPH0969611A (ja) 半導体装置およびその製造方法
JPH0634426B2 (ja) 半導体レ−ザ装置の製造方法
JPS63237484A (ja) 半導体装置
JPH02153568A (ja) 光・電子集積回路の製造方法
JP4518233B2 (ja) 半導体装置の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JP2527227B2 (ja) 半導体装置及びその製造方法
KR20010056977A (ko) 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법
KR100287204B1 (ko) 선택적매몰릿지형반도체레이저다이오드및그의제조방법
US4725450A (en) Method for fabricating a semiconductor laser device
KR100349662B1 (ko) 산화층을 이용한 전류차단구조 및 그를 이용한 양자점레이저다이오드의 제조 방법
KR100275335B1 (ko) 반도체 소자의 필드 산화막 형성방법
JPH02273942A (ja) 高電子移動度トランジスタおよびその製造方法
JPS6122671A (ja) シヨツトキ障壁ゲ−ト型電解効果トランジスタの製造方法
JPH01259538A (ja) 酸化膜の形成方法
JPS62189720A (ja) 半導体装置の製造方法