JPH01240921A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH01240921A JPH01240921A JP63067932A JP6793288A JPH01240921A JP H01240921 A JPH01240921 A JP H01240921A JP 63067932 A JP63067932 A JP 63067932A JP 6793288 A JP6793288 A JP 6793288A JP H01240921 A JPH01240921 A JP H01240921A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- memory device
- held
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 3
- 230000015654 memory Effects 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract description 2
- 102100029968 Calreticulin Human genes 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は２表表データ生成用記憶装置のデータ破壊を
検知する表示制御装置に関するものである。
検知する表示制御装置に関するものである。
桓２図は、従来の表示制御装置であシ図において、（１
）は表示制御装置用記憶装置（Ｃ！ ＲＴ−ＲＯＭ）（
２）は表示データ記憶装置（ＶＲＡＭ）、（３）は表示
データ生成用記憶装置（ＦＲＡＭ）、＋４１け表示コン
トローラ（ＣＲＴ（：りである。
）は表示制御装置用記憶装置（Ｃ！ ＲＴ−ＲＯＭ）（
２）は表示データ記憶装置（ＶＲＡＭ）、（３）は表示
データ生成用記憶装置（ＦＲＡＭ）、＋４１け表示コン
トローラ（ＣＲＴ（：りである。
次に動作釦ついて説明する。主装置よシＣＲＴＣ（４）
を介してＣＲＴ−ＲＯＭｉｌ＋をアクセスし、各種デー
タを読み比し、０ＲＴ（！＋４１を初期設定する。
を介してＣＲＴ−ＲＯＭｉｌ＋をアクセスし、各種デー
タを読み比し、０ＲＴ（！＋４１を初期設定する。
また、ＣＲＴ−ＲＯＭ（１）Ｋは表示パターンが内蔵さ
れているので、主装置はＣＲＴ（３（４）を介してＣＲ
Ｔ−ＲＯＭ［１）の表示パターンを読み川し。
れているので、主装置はＣＲＴ（３（４）を介してＣＲ
Ｔ−ＲＯＭ［１）の表示パターンを読み川し。
ＣＲＴ Ｃ！ ＋４１を介してＦ’ ＲＡ Ｍ ＋３１
にデータを書き込むＯ 表示シーケンスを次に示す。まず、主装置は表示データ
をＶ ＲＡ Ｍ １２１に書き込む。０ＲＴＯ（４）は
Ｖ ＲＡ Ｍ ＋２１をアクセスし２表示データ（文字
コード、アトリビュートデータ〕を読み比す。そしてそ
の文字コードデータに従って、ＰＲＡＭ＋３１をアクセ
スし表示文字パターンを読み出す。この表示文字データ
と、アトリビュートデータによシ画像データを生成し２
表示デバイスにデータを送出する。ここでＶ ＲＡ Ｍ
１２＋とＰ ＲＡ Ｍ ｆ３＋はダイナミックメモリ
（一定期間内にデータ保持のアクセスが必要なメモリ）
で構成されている。そのため表示期間は前述のサイクル
により画像データを生成しているが非表示期間は（！
ＲＴ Ｏ（４１はＶＲＡＭ＋２１゜ＶＲＡＭ＋３１．に
対してデータ保持用のアクセスを行なう。
にデータを書き込むＯ 表示シーケンスを次に示す。まず、主装置は表示データ
をＶ ＲＡ Ｍ １２１に書き込む。０ＲＴＯ（４）は
Ｖ ＲＡ Ｍ ＋２１をアクセスし２表示データ（文字
コード、アトリビュートデータ〕を読み比す。そしてそ
の文字コードデータに従って、ＰＲＡＭ＋３１をアクセ
スし表示文字パターンを読み出す。この表示文字データ
と、アトリビュートデータによシ画像データを生成し２
表示デバイスにデータを送出する。ここでＶ ＲＡ Ｍ
１２＋とＰ ＲＡ Ｍ ｆ３＋はダイナミックメモリ
（一定期間内にデータ保持のアクセスが必要なメモリ）
で構成されている。そのため表示期間は前述のサイクル
により画像データを生成しているが非表示期間は（！
ＲＴ Ｏ（４１はＶＲＡＭ＋２１゜ＶＲＡＭ＋３１．に
対してデータ保持用のアクセスを行なう。
従来の表示制御装置は以上のように構成されているので
非表示期間中はりフレッシュ動作を行なうだけでＰ Ｒ
Ａ Ｍ （３）のデータの保持を保証するだけであった
。従ってデータ破壊が起きていても検出されることがな
く、システムとして表示誤りなどの誤動作が生じる問題
があった。
非表示期間中はりフレッシュ動作を行なうだけでＰ Ｒ
Ａ Ｍ （３）のデータの保持を保証するだけであった
。従ってデータ破壊が起きていても検出されることがな
く、システムとして表示誤りなどの誤動作が生じる問題
があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＶＲＡＭ＋３１のデータ故障を検知すること
のできる表示制御装置を得ることを目的とする。
たもので、ＶＲＡＭ＋３１のデータ故障を検知すること
のできる表示制御装置を得ることを目的とする。
この発明に係る表示Ｆｒ１ｌ＋ 御装置は表示データ生
成用記憶装置のデータ故障を検知可能にしたものである
。
成用記憶装置のデータ故障を検知可能にしたものである
。
この発ＥＡＫおける表示制御装置は表示コントローラに
より表示データ生成用記憶装置及び多示制御装置用紀憶
装置を制御し２表示データ生成用記憶装置のデータ破壊
を検知する。
より表示データ生成用記憶装置及び多示制御装置用紀憶
装置を制御し２表示データ生成用記憶装置のデータ破壊
を検知する。
ＰＲ１図はこの表示ｆｆｉ制御装置の一実施例の概略図
である。
である。
（１）から１４）までは従来例と同一である。（５）は
アドレス生成回路（ＡＤＧ）、＋６１はデータ保持回路
（ＤＬＴ）、＋７１は故障検知回路（ＰＣ！Ｋ）である
。
アドレス生成回路（ＡＤＧ）、＋６１はデータ保持回路
（ＤＬＴ）、＋７１は故障検知回路（ＰＣ！Ｋ）である
。
従来例と同様に表示期間中はＣ！ ＲＴ Ｃ（４１から
表示゛アドレスが出力されＶ ＲＡ Ｍ ＋２１をアク
セスし。
表示゛アドレスが出力されＶ ＲＡ Ｍ ＋２１をアク
セスし。
表示データ（文字コードとアトリビュートデータ）を内
部に取り込む。その文字コードデータに従ってＦ ＲＡ
、 Ｍ ＋３１をアクセスし文字パターンデータをなり
込み先にをり込んだアトリビュートデータと共に画像デ
ータを生成する。
部に取り込む。その文字コードデータに従ってＦ ＲＡ
、 Ｍ ＋３１をアクセスし文字パターンデータをなり
込み先にをり込んだアトリビュートデータと共に画像デ
ータを生成する。
非表示期間、従来例では、単なるデータ保持用のアクセ
スを（！ＲＴＣ（４）が行なうためＰ ＲＡ Ｍ （３
１からはデータが出力されない。しかし１本実施例では
ＯＲＴ Ｃ（４１から？ ＲＡ Ｍ ＋３１に対してデ
ータ保持機能をもなせつつ通常の読みめしのアクセスを
行なわせ、Ｆ’ＲＡＭ（３１からデータを出力させる。
スを（！ＲＴＣ（４）が行なうためＰ ＲＡ Ｍ （３
１からはデータが出力されない。しかし１本実施例では
ＯＲＴ Ｃ（４１から？ ＲＡ Ｍ ＋３１に対してデ
ータ保持機能をもなせつつ通常の読みめしのアクセスを
行なわせ、Ｆ’ＲＡＭ（３１からデータを出力させる。
このデータをＤ Ｌ Ｔ ＋６）に取シ込む。一方、Ａ
ＤＧ（５）ではＣＲＴＣ（４）がＦＲＡＭ！３”ＪＩＣ
対してめ力し六アドレスを取シ込み、ＣＲＴ−ＲＯＭｆ
ｌｌ用のアドレスに変換させる。そしてＣＲＴ−ＲＯＭ
ｆ１＋から表示パターンを読み比す。この表示パターン
ハ初期設定の段階で０ＲＴＯ（４）によってＣＲＴ−Ｒ
ＯＭ（１）から次々に読み出されＰ ＲＡ Ｍ （３）
に次々に書き込まれている。つまシ非表示期間中にＦ
ＲＡ Ｍ （３１から読みめされ、ＤＬＴＩ６）Ｋ保持
されたデータとＡ Ｄ Ｇ （５１を介してＣＲＴ−Ｒ
ＯＭ（１１から読み出されＤ Ｌ Ｔ ＋６１に保持さ
れたデータは本来同じであることになる。しかし、ＶＲ
ＡＭ＋３１の方はダイナミックメモリのため読み書きが
自由でかつデータ保持用アクセスが必要なのでデータの
破壊などが発生することがある。そこで、それぞれＤ
Ｌ Ｔ （６１に保持したデータをＰ ＯＫ ＋７）で
比較することにょシ、Ｆ ＲＡ Ｍ ＋３１のデータ故
障を検知することができる。
ＤＧ（５）ではＣＲＴＣ（４）がＦＲＡＭ！３”ＪＩＣ
対してめ力し六アドレスを取シ込み、ＣＲＴ−ＲＯＭｆ
ｌｌ用のアドレスに変換させる。そしてＣＲＴ−ＲＯＭ
ｆ１＋から表示パターンを読み比す。この表示パターン
ハ初期設定の段階で０ＲＴＯ（４）によってＣＲＴ−Ｒ
ＯＭ（１）から次々に読み出されＰ ＲＡ Ｍ （３）
に次々に書き込まれている。つまシ非表示期間中にＦ
ＲＡ Ｍ （３１から読みめされ、ＤＬＴＩ６）Ｋ保持
されたデータとＡ Ｄ Ｇ （５１を介してＣＲＴ−Ｒ
ＯＭ（１１から読み出されＤ Ｌ Ｔ ＋６１に保持さ
れたデータは本来同じであることになる。しかし、ＶＲ
ＡＭ＋３１の方はダイナミックメモリのため読み書きが
自由でかつデータ保持用アクセスが必要なのでデータの
破壊などが発生することがある。そこで、それぞれＤ
Ｌ Ｔ （６１に保持したデータをＰ ＯＫ ＋７）で
比較することにょシ、Ｆ ＲＡ Ｍ ＋３１のデータ故
障を検知することができる。
なお、上記実施例ではデータ故障を非表示期間に行なっ
たがＶＲＡＭ（２）とＦ ＲＡ Ｍ ＋３１のアクセス
を表示期間に表示データ読み出し以外のアクセスも可能
なタイミングをＣ！ ＲＴ Ｃ（４１にさせると１表示
期間中にも行なうことができる。
たがＶＲＡＭ（２）とＦ ＲＡ Ｍ ＋３１のアクセス
を表示期間に表示データ読み出し以外のアクセスも可能
なタイミングをＣ！ ＲＴ Ｃ（４１にさせると１表示
期間中にも行なうことができる。
以上のようにこの発明によれば表示データ生成用記憶装
置をそのデータ保持用サイクル中もデータ出力するよう
にし、データ故障を検知するように構成したので精度の
高い装置が得られる効果がある。
置をそのデータ保持用サイクル中もデータ出力するよう
にし、データ故障を検知するように構成したので精度の
高い装置が得られる効果がある。
第１図はこの発明の一実施例による表示制御装置を示す
ブロック図、第２図は従来の表示制御装置を示すブロッ
ク図である。 （１）は表示制御装置用記憶装置、（２）は表示データ
記憶装置、１３）は表示データ生成用゛記憶装置２（４
）は表示コントローラである。なお図中同一符号は同一
、または相当部分を示す。
ブロック図、第２図は従来の表示制御装置を示すブロッ
ク図である。 （１）は表示制御装置用記憶装置、（２）は表示データ
記憶装置、１３）は表示データ生成用゛記憶装置２（４
）は表示コントローラである。なお図中同一符号は同一
、または相当部分を示す。
Claims (1)
- 表示データ記憶装置と、表示データ生成用記憶装置と、
表示制御装置用記憶装置を備えた表示制御装置において
、表示データ生成用記憶装置及び表示制御装置用記憶装
置を制御する装置と、それらのデータを保持し、制御す
る装置を備えたことを特徴とする表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067932A JPH01240921A (ja) | 1988-03-22 | 1988-03-22 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067932A JPH01240921A (ja) | 1988-03-22 | 1988-03-22 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01240921A true JPH01240921A (ja) | 1989-09-26 |
Family
ID=13359192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63067932A Pending JPH01240921A (ja) | 1988-03-22 | 1988-03-22 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01240921A (ja) |
-
1988
- 1988-03-22 JP JP63067932A patent/JPH01240921A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01240921A (ja) | 表示制御装置 | |
| EP0424911A2 (en) | Memory system having self-testing function | |
| JPH01271795A (ja) | 画像表示装置 | |
| JP2000099370A (ja) | 信号処理装置 | |
| JPS626498A (ja) | メモリ評価装置 | |
| JP3318125B2 (ja) | Ｄｒａｍ制御回路 | |
| JPH0395653A (ja) | データ記憶装置のアドレス誤り検出方法 | |
| JPS60132249A (ja) | デ−タ処理装置 | |
| JP2558335B2 (ja) | 記憶装置への書き込み制御装置 | |
| KR960006881B1 (ko) | 좌표지정을 이용한 비디오 램 인터페이스 제어회로 | |
| JPH04170790A (ja) | 初期化機能を有するｄｒａｍ | |
| JPH01256100A (ja) | ダイナミック型ランダムアクセスメモリ | |
| JPH05250271A (ja) | データ処理装置 | |
| JPH01251254A (ja) | 割り込み要求発生方式 | |
| JPH0281400A (ja) | メモリ素子 | |
| JPH02118744A (ja) | 電子ディスク装置 | |
| JPS5997185A (ja) | 表示装置 | |
| JPS63158637A (ja) | メモリトレ−ス方式 | |
| JPH01163860A (ja) | 入出力制御装置 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPH0398129A (ja) | パリティエラー検出方式 | |
| JPH0217553A (ja) | Ｒａｓ回路付記憶装置 | |
| JPH06195113A (ja) | プログラマブルコントローラ | |
| JPS6327939A (ja) | メモリ装置 | |
| JPS62232799A (ja) | Ｅｐｒｏｍ内蔵１チツプマイクロコンピユ−タ |