JPH01271795A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH01271795A JPH01271795A JP63101114A JP10111488A JPH01271795A JP H01271795 A JPH01271795 A JP H01271795A JP 63101114 A JP63101114 A JP 63101114A JP 10111488 A JP10111488 A JP 10111488A JP H01271795 A JPH01271795 A JP H01271795A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- display
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/026—Arrangements or methods related to booting a display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像表示装置に関し、特に表示画面の解像度
が固定されている、液晶表示パネルあるいはプラズマ表
示パネル等の表示媒体を用いたものに関するものである
。
が固定されている、液晶表示パネルあるいはプラズマ表
示パネル等の表示媒体を用いたものに関するものである
。
近年、液晶表示パネルあるいはプラズマ表示パネル等の
表示パネルにおいても技術革新が進み、コンピュータに
おいてもこれらの表示パネルを用いた小型軽量のものが
普及してきている。
表示パネルにおいても技術革新が進み、コンピュータに
おいてもこれらの表示パネルを用いた小型軽量のものが
普及してきている。
第３図にこの種のパーソナルコンピュータにおける従来
の画像表示装置を示す。同図において、１は入力源回路
であり、マイクロプロセッサ等で構成され、リフレッシ
ュメモリ８へ画素データを入力するものである。２は複
数のクロック源（りロック源ＣＬＩ ・・・、クロッ
ク源ＣＬＮ ）を含むクロック発生回路で、クロック発
生回路２からのＮ個のクロック出力はクロック選択回路
３に入力され入力源回路１からの指示に従って選択され
たクロック （クロック源ＣＬＩからクロック源ＣＬＮ
のうちの１個）が同期信号発生回路４及び表示タイミン
グ発生回路５に供給される。６はメモリアドレス発生回
路であり、表示画面の同期信号発生回路４及び表示タイ
ミング発生回路５より信号を受け、表示すべき画素デー
タが保存されるリフレッシュメモリ８のアドレスを出力
する。
の画像表示装置を示す。同図において、１は入力源回路
であり、マイクロプロセッサ等で構成され、リフレッシ
ュメモリ８へ画素データを入力するものである。２は複
数のクロック源（りロック源ＣＬＩ ・・・、クロッ
ク源ＣＬＮ ）を含むクロック発生回路で、クロック発
生回路２からのＮ個のクロック出力はクロック選択回路
３に入力され入力源回路１からの指示に従って選択され
たクロック （クロック源ＣＬＩからクロック源ＣＬＮ
のうちの１個）が同期信号発生回路４及び表示タイミン
グ発生回路５に供給される。６はメモリアドレス発生回
路であり、表示画面の同期信号発生回路４及び表示タイ
ミング発生回路５より信号を受け、表示すべき画素デー
タが保存されるリフレッシュメモリ８のアドレスを出力
する。
７はアドレスセレクタで、リフレッシュメモリ８の画素
データを入力源回路１が読書きする場合には入力源回路
１のアドレスを選択し、表示のためにリフレッシュメモ
リ８の画素データを読出す場合にはメモリアドレス発生
回路６の出力アドレスヲ選択する。８はリフレッシュメ
モリで、メモリアドレス発生回路６の出力アドレスに従
って読出された画素データは表示データ処理回路９に入
力され、同期信号に同期させて表示パネル（表示媒体）
１０の入力形式に合った信号に変換され出力される。
データを入力源回路１が読書きする場合には入力源回路
１のアドレスを選択し、表示のためにリフレッシュメモ
リ８の画素データを読出す場合にはメモリアドレス発生
回路６の出力アドレスヲ選択する。８はリフレッシュメ
モリで、メモリアドレス発生回路６の出力アドレスに従
って読出された画素データは表示データ処理回路９に入
力され、同期信号に同期させて表示パネル（表示媒体）
１０の入力形式に合った信号に変換され出力される。
パーソナルコンピュータ上で走る応用ソフトウェアは過
去開発されたものを含めて多数流通しているが、ＣＲＴ
表示画面の解像度は年々高くなってきており、その結果
パーソナルコンピュータは種々の解像度の表示画面をも
つ応用ソフトウェアに対応できなければならなくなって
いる。そのため第３図のクロック発生回路２のようにＮ
個の異なるクロック源をもち走らせる応用ソフトウェア
が要求する表示画面の解像度に合わせて入力源回路１よ
りクロック選択回路３に指令が送られ適当なりロック周
波数が選択されるようになっている。
去開発されたものを含めて多数流通しているが、ＣＲＴ
表示画面の解像度は年々高くなってきており、その結果
パーソナルコンピュータは種々の解像度の表示画面をも
つ応用ソフトウェアに対応できなければならなくなって
いる。そのため第３図のクロック発生回路２のようにＮ
個の異なるクロック源をもち走らせる応用ソフトウェア
が要求する表示画面の解像度に合わせて入力源回路１よ
りクロック選択回路３に指令が送られ適当なりロック周
波数が選択されるようになっている。
通常パーソナルコンピュータでは、第３図の回路を入力
源回路１内のマイクロプロセッサが制御する場合のプロ
グラムは回路構成に合わせた各パーソナルコンピュータ
こ゛とに独自のもので、ＢｉＯ２（基本プログラムＢａ
５ｉｃ Ｉｎｐｕｔｌｏｕｔｐｕｔ Ｓｙｓｔｅｍ）と
呼ばれている。応用ソフトウェアは普通直接第３図の回
路を制御することはなく、上記Ｂ１Ｏ３内の適当なプロ
グラムを呼び出して間接的に制御する。即ち応用ソフト
ウェアが表示画面の解像度に合わせたクロック源を選択
する場合は上記ＢｉＯ３内のプログラムを介して行う。
源回路１内のマイクロプロセッサが制御する場合のプロ
グラムは回路構成に合わせた各パーソナルコンピュータ
こ゛とに独自のもので、ＢｉＯ２（基本プログラムＢａ
５ｉｃ Ｉｎｐｕｔｌｏｕｔｐｕｔ Ｓｙｓｔｅｍ）と
呼ばれている。応用ソフトウェアは普通直接第３図の回
路を制御することはなく、上記Ｂ１Ｏ３内の適当なプロ
グラムを呼び出して間接的に制御する。即ち応用ソフト
ウェアが表示画面の解像度に合わせたクロック源を選択
する場合は上記ＢｉＯ３内のプログラムを介して行う。
ところが、応用ソフトウェアの中には上記のようにＢｉ
Ｏ２を介して第３図の回路を制御するのではなく、直接
第３図の回路を制御してしまうものもある。
Ｏ２を介して第３図の回路を制御するのではなく、直接
第３図の回路を制御してしまうものもある。
一方、表示媒体として表示パネルを用いる第３図のもの
では、表示パネルの解像度が固定のため、例えば表示パ
ネルの解像度が６４０ドツト×４８０ドツトであれば、
走らせる応用ソフトウェアの表示画面の解像度が３２０
ドツト×２００ドツトあるいは６４０ドツト×３５０ド
ツトであっても常に６４０ドツト×４８０ドツトに対応
するクロック源が選択されなければならない。
では、表示パネルの解像度が固定のため、例えば表示パ
ネルの解像度が６４０ドツト×４８０ドツトであれば、
走らせる応用ソフトウェアの表示画面の解像度が３２０
ドツト×２００ドツトあるいは６４０ドツト×３５０ド
ツトであっても常に６４０ドツト×４８０ドツトに対応
するクロック源が選択されなければならない。
従来の画像表示装置は以上のように構成されており、第
３図の画像表示部をもつパーソナルコンピュータにおい
て直接クロック源の切替えを制御する応用ソフトウェア
を走らせた場合、例えば表示パネルが６４０ドツト×４
８０ドツトの解像度をもつ液晶表示パネルの時、応用ソ
フトウェアが自分のもつ６４０ドツト×３５０ドツトの
表示画面に合わせてクロック選択回路３を切替えてしま
い、表示パネルには正常な画面が表示されない、あるい
は表示パネルを破壊してしまうことになる。
３図の画像表示部をもつパーソナルコンピュータにおい
て直接クロック源の切替えを制御する応用ソフトウェア
を走らせた場合、例えば表示パネルが６４０ドツト×４
８０ドツトの解像度をもつ液晶表示パネルの時、応用ソ
フトウェアが自分のもつ６４０ドツト×３５０ドツトの
表示画面に合わせてクロック選択回路３を切替えてしま
い、表示パネルには正常な画面が表示されない、あるい
は表示パネルを破壊してしまうことになる。
本発明は上記のような従来のものの問題点を解決するた
めになされたもので、表示画像の解像度に合わせたクロ
ック源をＢｉＯ２を介さずに直接選択して（る応用ソフ
トウェアを走らせても表示パネルの解像度に対応するク
ロック源以外のクロック源が選択されることがないよう
にした画像表示装置を提供することを目的とする。
めになされたもので、表示画像の解像度に合わせたクロ
ック源をＢｉＯ２を介さずに直接選択して（る応用ソフ
トウェアを走らせても表示パネルの解像度に対応するク
ロック源以外のクロック源が選択されることがないよう
にした画像表示装置を提供することを目的とする。
〔課題を解決するための手段〕
本発明に係る画像表示装置は、複数のクロック源から１
個のクロック源を選択するクロック選択回路のクロック
切替えを禁止あるいは許可する機能を付加するようにし
たものである。
個のクロック源を選択するクロック選択回路のクロック
切替えを禁止あるいは許可する機能を付加するようにし
たものである。
この発明においては、上述のように装置を構成すること
により、応用ソフトウェアが直接クロック源の切替えを
行おうとしてもこれを禁止してクロック源を固定するこ
とができるようにしたので、ＢｒＯ３を介さない応用ソ
フトウェアを走らせても、正常画面が表示されなかった
り、表示パネルを破壊してしまうことはなくなる。
により、応用ソフトウェアが直接クロック源の切替えを
行おうとしてもこれを禁止してクロック源を固定するこ
とができるようにしたので、ＢｒＯ３を介さない応用ソ
フトウェアを走らせても、正常画面が表示されなかった
り、表示パネルを破壊してしまうことはなくなる。
以下、この発明の実施例を図について説明する。
第１図は本発明の一実施例による画像表示装置を示すブ
ロック構成図である。第１図において、第３図と同一符
号は同一のものを示す。１）は入力源回路１がクロック
選択回路３を制御することを禁止あるいは許可するクロ
ックプロテクト回路（クロック選択制御手段）である。
ロック構成図である。第１図において、第３図と同一符
号は同一のものを示す。１）は入力源回路１がクロック
選択回路３を制御することを禁止あるいは許可するクロ
ックプロテクト回路（クロック選択制御手段）である。
クロックプロテクト回路１）の動作を説明するために、
第２図に第１図におけるクロック発生回路２．クロック
選択回路３及びクロックプロテクト回路１）の具体例を
示す。第２図において、クロックの数は３個としており
、従って、クロック発生回路２は３個のクロック源、即
ちクロック源３２、クロック源３３．クロック源３４か
ら構成されている。また、クロック選択回路３はアドレ
スデコーダ２０．Ｄランチ２２〜２４．３人カアンド回
路２１．２人カアンド回路２５〜２７．３人カオア回路
２８から構成されている。更にクロックプロテクト回路
１）はアドレスデコーダ２９゜Ｄラッチ３１．２人カア
ンド回路３０から構成されている。
第２図に第１図におけるクロック発生回路２．クロック
選択回路３及びクロックプロテクト回路１）の具体例を
示す。第２図において、クロックの数は３個としており
、従って、クロック発生回路２は３個のクロック源、即
ちクロック源３２、クロック源３３．クロック源３４か
ら構成されている。また、クロック選択回路３はアドレ
スデコーダ２０．Ｄランチ２２〜２４．３人カアンド回
路２１．２人カアンド回路２５〜２７．３人カオア回路
２８から構成されている。更にクロックプロテクト回路
１）はアドレスデコーダ２９゜Ｄラッチ３１．２人カア
ンド回路３０から構成されている。
このように構成されたクロックプロテクト回路１）にお
いて、アドレスデコーダ２９へは入力源回路１のアドレ
ス１００が入力される。アドレスデコーダ２９は入力さ
れるアドレス１００が自分に割当てられているアドレス
値と一致した時のみその出力を“Ｈ”レベルとし、その
他の時は“Ｌ”レベルを出力する。アンド回路３０の入
力の１つはアドレスデコーダ２９の出力であり、もう一
方は入力源回路１より出力される書込み信号１０１であ
る。従って、書込み信号１０１はクロックプロテクト回
路１）に割当てられたアドレスが出力されている時だけ
有効になり、Ｄラッチ３１はＤ入力に入力される入力源
回路１からのデータ１０５、即ちＤ３をラッチする。
いて、アドレスデコーダ２９へは入力源回路１のアドレ
ス１００が入力される。アドレスデコーダ２９は入力さ
れるアドレス１００が自分に割当てられているアドレス
値と一致した時のみその出力を“Ｈ”レベルとし、その
他の時は“Ｌ”レベルを出力する。アンド回路３０の入
力の１つはアドレスデコーダ２９の出力であり、もう一
方は入力源回路１より出力される書込み信号１０１であ
る。従って、書込み信号１０１はクロックプロテクト回
路１）に割当てられたアドレスが出力されている時だけ
有効になり、Ｄラッチ３１はＤ入力に入力される入力源
回路１からのデータ１０５、即ちＤ３をラッチする。
クロック選択回路３においても同様にアドレスデコーダ
２０の出力はアンド回路２１に入力される。また、書込
み信号１０１及びＤラッチ３１の出力がアンド回路２１
に入力される。従って、Ｄラッチ３１の出力が°Ｈ”レ
ベルの場合、入力源回路１がクロック選択回路３に書込
みを行うと書込み信号１０１はアンド回路２１を通過し
てＤラッチ２２〜２４のクロック入力に印加され、デー
タ入力１０２〜１０４、即ちり。−Ｄ２のデータがＤラ
ッチ２２〜２４に書込まれる。
２０の出力はアンド回路２１に入力される。また、書込
み信号１０１及びＤラッチ３１の出力がアンド回路２１
に入力される。従って、Ｄラッチ３１の出力が°Ｈ”レ
ベルの場合、入力源回路１がクロック選択回路３に書込
みを行うと書込み信号１０１はアンド回路２１を通過し
てＤラッチ２２〜２４のクロック入力に印加され、デー
タ入力１０２〜１０４、即ちり。−Ｄ２のデータがＤラ
ッチ２２〜２４に書込まれる。
例えばり。−０，Ｄ、＝１．Ｄ２ ＝０とすると、Ｄラ
ッチ２２〜２４の出力１０６，１０７．１０８はそれぞ
れＬ″、″Ｈ″、“Ｌ″レベルなる。アンド回路２５に
ばＤラッチの出力１０６及びクロック３２が入力され、
出力１０６−“Ｌ″レヘルので、アンド回路２５の出力
は常に“Ｌ”レベルである。アンド回路２６にはＤラッ
チの出力１０７及びクロック３３が入力され、出力１０
７−“Ｈ”レベルなので、アンド回路２６の出力にはク
ロック３３が出力される。アンド回路２７にはＤラッチ
の出力１０８及びクロック３４が入力され、出力１０８
−“Ｌ”レベルなので、アンド回路２７の出力は常に“
Ｌ”レベルである。従って、オア回路の出力１０９には
クロック３３が出力される。
ッチ２２〜２４の出力１０６，１０７．１０８はそれぞ
れＬ″、″Ｈ″、“Ｌ″レベルなる。アンド回路２５に
ばＤラッチの出力１０６及びクロック３２が入力され、
出力１０６−“Ｌ″レヘルので、アンド回路２５の出力
は常に“Ｌ”レベルである。アンド回路２６にはＤラッ
チの出力１０７及びクロック３３が入力され、出力１０
７−“Ｈ”レベルなので、アンド回路２６の出力にはク
ロック３３が出力される。アンド回路２７にはＤラッチ
の出力１０８及びクロック３４が入力され、出力１０８
−“Ｌ”レベルなので、アンド回路２７の出力は常に“
Ｌ”レベルである。従って、オア回路の出力１０９には
クロック３３が出力される。
ところで、アンド回路２１にはクロックプロテクト回路
１）内のＤラッチ３１の出力が入力されているので、Ｄ
ラッチ３１の出力がＨ”レベルの時にはクロック選択回
路３へのデータの書込みは可能であるが、Ｄラッチ３１
の出力が“Ｌ″レベル時にはクロック選択回路３へのデ
ータの書込みは禁止され無効となる。
１）内のＤラッチ３１の出力が入力されているので、Ｄ
ラッチ３１の出力がＨ”レベルの時にはクロック選択回
路３へのデータの書込みは可能であるが、Ｄラッチ３１
の出力が“Ｌ″レベル時にはクロック選択回路３へのデ
ータの書込みは禁止され無効となる。
従って、本画像表示装置においてシステムの動作開始時
に初期設定としてＢＩＯＳプログラムを用いて、まず表
示パネルの解像度に合わせたクロック源を選択すべくク
ロック選択回路３ヘデータを書込み、引続きクロックプ
ロテクト回路１）へ“Ｏ”のデータを書込みＤラッチ３
１の出力を“Ｌ″レベルする。このような状態で応用ソ
フトウェアを走らせると、たとえ応用ソフトウェアがＢ
ｉＯ２を経由せずに直接クロック選択回路３ヘデータの
書込みにきても一旦選択されたクロック源は変化せず常
に正常な表示画面が得られる。
に初期設定としてＢＩＯＳプログラムを用いて、まず表
示パネルの解像度に合わせたクロック源を選択すべくク
ロック選択回路３ヘデータを書込み、引続きクロックプ
ロテクト回路１）へ“Ｏ”のデータを書込みＤラッチ３
１の出力を“Ｌ″レベルする。このような状態で応用ソ
フトウェアを走らせると、たとえ応用ソフトウェアがＢ
ｉＯ２を経由せずに直接クロック選択回路３ヘデータの
書込みにきても一旦選択されたクロック源は変化せず常
に正常な表示画面が得られる。
以上のように、この発明に係る画像表示装置によれば、
クロック選択回路に対し入力源回路からのデータの書込
みを許可あるいは禁止を制御できる回路を付加すること
により、応用ソフトウェアが直接クロック選択回路に書
込みにくることを禁止できるようにしたので、解像度が
固定の表示パネルを用いた画像表示装置においてどのよ
うな応用ソフトウェアを走らせても、常に正常な画面表
示を行なうことを可能にした。
クロック選択回路に対し入力源回路からのデータの書込
みを許可あるいは禁止を制御できる回路を付加すること
により、応用ソフトウェアが直接クロック選択回路に書
込みにくることを禁止できるようにしたので、解像度が
固定の表示パネルを用いた画像表示装置においてどのよ
うな応用ソフトウェアを走らせても、常に正常な画面表
示を行なうことを可能にした。
第１図は本発明の一実施例による画像表示装置のシステ
ム・ブロック図、第２図は本発明におけるクロック発生
回路、クロック選択回路、クロックプロテクト回路の一
構成例を示す図、第３図は従来装置のシステム・ブロッ
ク図である。 図において、１は入力源回路、２はクロック発生回路、
３はクロック選択回路、４は同期信号発生回路、５は表
示タイミング発生回路、６はメモリアドレス発生回路、
７はアドレスセレクタ、８はリフレッシュメモリ、９は
表示データ処理回路、１０は表示パネル（表示媒体）、
１）はクロックプロテクト回路（クロック選択制御手段
）、２０゜２９はアドレスデコーダ、２１，２５，２６
，２７．３０はアンド回路、２２，２３，２４．３１は
Ｄラッチ、２８はオア回路、３２，３３．３４はクロッ
ク発生回路、１００は入力源回路１のアドレス出力、１
０１は入力源回路１の書込み信号、１０２は入力源回路
１のデータＤ０．１０３は入力源回路１のデータＤ＋、
１０４は入力源回路１のデータＤ２．１０５は入力源回
路１のデータＤ、、１０９はクロック選択回路３のクロ
ック出力である。
ム・ブロック図、第２図は本発明におけるクロック発生
回路、クロック選択回路、クロックプロテクト回路の一
構成例を示す図、第３図は従来装置のシステム・ブロッ
ク図である。 図において、１は入力源回路、２はクロック発生回路、
３はクロック選択回路、４は同期信号発生回路、５は表
示タイミング発生回路、６はメモリアドレス発生回路、
７はアドレスセレクタ、８はリフレッシュメモリ、９は
表示データ処理回路、１０は表示パネル（表示媒体）、
１）はクロックプロテクト回路（クロック選択制御手段
）、２０゜２９はアドレスデコーダ、２１，２５，２６
，２７．３０はアンド回路、２２，２３，２４．３１は
Ｄラッチ、２８はオア回路、３２，３３．３４はクロッ
ク発生回路、１００は入力源回路１のアドレス出力、１
０１は入力源回路１の書込み信号、１０２は入力源回路
１のデータＤ０．１０３は入力源回路１のデータＤ＋、
１０４は入力源回路１のデータＤ２．１０５は入力源回
路１のデータＤ、、１０９はクロック選択回路３のクロ
ック出力である。
Claims (1)
- （１）複数のクロック源のクロック出力が入力され任意
のクロックを選択するためのクロック選択回路と、 該クロック選択回路により選択されたクロックが入力さ
れ表示画面に対応した同期信号を生成する同期信号発生
回路と、 表示データの処理を行なうための種々のタイミング信号
を発生する表示タイミング発生回路と、表示画面の画素
データを保存するリフレッシュメモリと、 該リフレッシュメモリから表示画面に対応して読出され
た画素データを上記タイミング信号に合致するように変
換する表示データ処理回路と、該表示データ処理回路及
び上記同期信号発生回路の出力を受けて画面表示を行な
う、表示解像度が固定の表示媒体とを備えた画像表示装
置において、 上記クロック選択回路のクロック選択を許可あるいは禁
止するためのクロック選択制御手段を備えたことを特徴
とする画像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63101114A JPH0752327B2 (ja) | 1988-04-22 | 1988-04-22 | 画像表示装置 |
| US07/336,940 US5047759A (en) | 1988-04-22 | 1989-04-11 | Image display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63101114A JPH0752327B2 (ja) | 1988-04-22 | 1988-04-22 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01271795A true JPH01271795A (ja) | 1989-10-30 |
| JPH0752327B2 JPH0752327B2 (ja) | 1995-06-05 |
Family
ID=14292046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63101114A Expired - Lifetime JPH0752327B2 (ja) | 1988-04-22 | 1988-04-22 | 画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5047759A (ja) |
| JP (1) | JPH0752327B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2724053B2 (ja) * | 1991-03-29 | 1998-03-09 | 沖電気工業株式会社 | Ｌｃｄ駆動回路 |
| JPH08110764A (ja) * | 1994-10-12 | 1996-04-30 | Canon Inc | 表示制御方法及び装置 |
| US5757365A (en) * | 1995-06-07 | 1998-05-26 | Seiko Epson Corporation | Power down mode for computer system |
| US6046738A (en) * | 1997-08-12 | 2000-04-04 | Genesis Microchip Corp. | Method and apparatus for scanning a digital display screen of a computer screen at a horizontal scanning frequency lower than the origin frequency of a display signal |
| US6088806A (en) * | 1998-10-20 | 2000-07-11 | Seiko Epson Corporation | Apparatus and method with improved power-down mode |
| JP2007287029A (ja) * | 2006-04-19 | 2007-11-01 | Freescale Semiconductor Inc | バス制御システム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479119A (en) * | 1980-07-16 | 1984-10-23 | Ricoh Company, Ltd. | CRT Display device |
| JPS58144890A (ja) * | 1982-02-23 | 1983-08-29 | ミノルタ株式会社 | 文字発生装置における文字表示領域制御方式 |
| JPH0744641B2 (ja) * | 1983-06-06 | 1995-05-15 | キヤノン株式会社 | 画像変倍処理装置 |
| JPS60158482A (ja) * | 1984-01-27 | 1985-08-19 | シャープ株式会社 | Ｃｒｔ表示装置の制御方式 |
-
1988
- 1988-04-22 JP JP63101114A patent/JPH0752327B2/ja not_active Expired - Lifetime
-
1989
- 1989-04-11 US US07/336,940 patent/US5047759A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0752327B2 (ja) | 1995-06-05 |
| US5047759A (en) | 1991-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612715A (en) | System and method for dynamically adjusting display resolution of computer generated displays | |
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| US5710570A (en) | Information processing unit having display functions | |
| JPH01271795A (ja) | 画像表示装置 | |
| JPS60117327A (ja) | ディスプレイ装置 | |
| JP3482731B2 (ja) | 液晶駆動方法 | |
| JPH03225393A (ja) | テキスト表示装置 | |
| JPH0293725A (ja) | 表示エミユレーシヨン装置 | |
| KR970016978A (ko) | 싱글 칩 마이크로컴퓨터 및 그것을 내장한 전자기기 | |
| KR19990007860A (ko) | 논리 연산을 이용하여 메모리에 저장된 데이터를수정하기 위한 회로, 시스템 및 방법 | |
| JP3142084B2 (ja) | 情報処理装置 | |
| JPS62113193A (ja) | 記憶回路 | |
| JPS63225839A (ja) | セキユリテイ機能付きｒｏｍ | |
| JPH03276346A (ja) | メモリカード | |
| JPS5946681A (ja) | ユ−ザ定義ｒａｍへのパタ−ン書込装置 | |
| JPH01181137A (ja) | 記憶装置 | |
| JP2847367B2 (ja) | Ｅ▲上２▼ｐｒｏｍ装置 | |
| JP3317819B2 (ja) | シングルポートｒａｍの２ポートアクセスの制御方式 | |
| JPS62251857A (ja) | メモリ制御方式 | |
| JPH022587A (ja) | 画像表示装置 | |
| JPH06230769A (ja) | 表示制御装置 | |
| KR950015047A (ko) | 3.5"플로피 디스크 드라이브내장형 디스플레이모듈 | |
| JPS62229479A (ja) | ビツトマツプメモリ用アドレス発生回路 | |
| JPH044451A (ja) | コンピュータシステム | |
| JPH10187118A (ja) | 画像データ処理装置および方法 |