JPH06195113A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH06195113A JPH06195113A JP35690992A JP35690992A JPH06195113A JP H06195113 A JPH06195113 A JP H06195113A JP 35690992 A JP35690992 A JP 35690992A JP 35690992 A JP35690992 A JP 35690992A JP H06195113 A JPH06195113 A JP H06195113A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- arithmetic
- programmable controller
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】プログラマブルコントローラにおいて、プログ
ラミングのミスによる誤動作を防止する。 【構成】演算装置２及び３において、メモリ２２及び３
２に記憶されたユーザプログラムを実行し、Ｉ／Ｏイメ
ージ２３及び３３に出力する際に出力マスク２４及び３
４との論理積を取ってから出力する。入出力装置４０に
おいて、Ｉ／Ｏイメージ２３及び３３の出力データの論
理和を取って出力データ４２とする。
ラミングのミスによる誤動作を防止する。 【構成】演算装置２及び３において、メモリ２２及び３
２に記憶されたユーザプログラムを実行し、Ｉ／Ｏイメ
ージ２３及び３３に出力する際に出力マスク２４及び３
４との論理積を取ってから出力する。入出力装置４０に
おいて、Ｉ／Ｏイメージ２３及び３３の出力データの論
理和を取って出力データ４２とする。
Description
【０００１】
【産業上の利用分野】本発明は、共通の入出力装置を利
用して動作する複数の演算装置を備えたプログラマブル
コントローラに関する。
用して動作する複数の演算装置を備えたプログラマブル
コントローラに関する。
【０００２】
【従来の技術】工作機械をコントロールするために数値
制御装置（以下、ＮＣ装置と略す）に内蔵されたプログ
ラマブルコントローラ（以下、ＰＣと略す）において
は、より複雑な内容を高速に処理することが求められて
いる。ところが、一台で複雑な内容を高速に処理するこ
とが可能な演算装置を備えたＰＣを使えばコストアップ
の要因となる。そのため、処理速度は比較的低速ではあ
るが安価な演算装置を複数台用意し、共通の入出力装置
を利用して処理を分担させることでコストを抑えるＰＣ
が、提案、実用化されている。
制御装置（以下、ＮＣ装置と略す）に内蔵されたプログ
ラマブルコントローラ（以下、ＰＣと略す）において
は、より複雑な内容を高速に処理することが求められて
いる。ところが、一台で複雑な内容を高速に処理するこ
とが可能な演算装置を備えたＰＣを使えばコストアップ
の要因となる。そのため、処理速度は比較的低速ではあ
るが安価な演算装置を複数台用意し、共通の入出力装置
を利用して処理を分担させることでコストを抑えるＰＣ
が、提案、実用化されている。
【０００３】図５は従来のＰＣの一例を示すブロック図
である。共有バス１０を介して、演算装置２０及び３０
と、入出力装置４０とが繋がっている。入出力装置４０
の１スキャン動作を図６に示すフローチャートで説明す
る。入出力装置４０において、まず外部機器５０からの
入力信号を読み込み（ステップＳ１）、入力データ４１
を確定する（ステップＳ２）。なお入力データ４１が確
定するまでの間、外部からのアクセスが禁止される。入
力データ４１が確定すると、外部からのアクセスを許可
し、演算装置２０及び３０の処理が終了するのを待つ
（ステップＳ３）。演算装置２０及び３０の処理が終了
すると、演算装置２０及び３０のＩ／Ｏイメージ２３及
び３３の出力データを、共有バス１０を通してアクセス
して両者の論理和を取り（ステップＳ４）、結果を出力
データ４２として確定する（ステップＳ５）。最後に、
出力データ４２をもとに外部機器５０へ出力信号を出力
して（ステップＳ６）、１スキャン動作を終了する。
である。共有バス１０を介して、演算装置２０及び３０
と、入出力装置４０とが繋がっている。入出力装置４０
の１スキャン動作を図６に示すフローチャートで説明す
る。入出力装置４０において、まず外部機器５０からの
入力信号を読み込み（ステップＳ１）、入力データ４１
を確定する（ステップＳ２）。なお入力データ４１が確
定するまでの間、外部からのアクセスが禁止される。入
力データ４１が確定すると、外部からのアクセスを許可
し、演算装置２０及び３０の処理が終了するのを待つ
（ステップＳ３）。演算装置２０及び３０の処理が終了
すると、演算装置２０及び３０のＩ／Ｏイメージ２３及
び３３の出力データを、共有バス１０を通してアクセス
して両者の論理和を取り（ステップＳ４）、結果を出力
データ４２として確定する（ステップＳ５）。最後に、
出力データ４２をもとに外部機器５０へ出力信号を出力
して（ステップＳ６）、１スキャン動作を終了する。
【０００４】演算装置２０（３０）の１スキャン動作を
図７に示すフローチャートで説明する。入出力装置４０
の入力データ４１を、Ｉ／Ｏイメージ２３に読み込む
（ステップＳ１１）。次にＣＰＵ２１において、メモリ
２２に記憶されたユーザプログラムを、Ｉ／Ｏイメージ
２３に読み込まれた入力データをもとに実行する（ステ
ップＳ１２）。 ユーザプログラムの実行結果を、Ｉ／
Ｏイメージ２３に出力データとして書き込み（ステップ
Ｓ１３）、１スキャン動作を終了する。なお、例として
演算装置が２台からなる構成について述べたが、３台以
上の場合についても同様である。このように入出力装置
及び演算装置それぞれが、高速に１スキャン動作を繰り
返し実行することで処理を進めていく構成になってい
る。
図７に示すフローチャートで説明する。入出力装置４０
の入力データ４１を、Ｉ／Ｏイメージ２３に読み込む
（ステップＳ１１）。次にＣＰＵ２１において、メモリ
２２に記憶されたユーザプログラムを、Ｉ／Ｏイメージ
２３に読み込まれた入力データをもとに実行する（ステ
ップＳ１２）。 ユーザプログラムの実行結果を、Ｉ／
Ｏイメージ２３に出力データとして書き込み（ステップ
Ｓ１３）、１スキャン動作を終了する。なお、例として
演算装置が２台からなる構成について述べたが、３台以
上の場合についても同様である。このように入出力装置
及び演算装置それぞれが、高速に１スキャン動作を繰り
返し実行することで処理を進めていく構成になってい
る。
【０００５】
【発明が解決しようとする課題】上述した従来のＰＣに
おいては、演算装置２０及び３０はＩ／Ｏイメージ２３
及び３３に出力データを書き込むことで、出力データ４
２の全てのデータをアクセスすることが可能である。と
ころが、このような構成では、演算装置２０と３０に別
々の機器の制御を分担させる場合に、プログラミングの
誤りのために相互の出力が干渉してしまう恐れがある。
例えば、演算装置２０が本機回りの制御を、演算装置３
０がローダの制御を実行するように分担してプログラミ
ングをした場合に、演算装置２０のプログラミングにミ
スが有ると、ローダが誤った出力により誤動作してしま
う可能性があった。本発明は、上記のような事情からな
されたものであり、本発明の目的は、プログラミングの
ミスによる誤動作を防止することができるＰＣを提供す
ることにある。
おいては、演算装置２０及び３０はＩ／Ｏイメージ２３
及び３３に出力データを書き込むことで、出力データ４
２の全てのデータをアクセスすることが可能である。と
ころが、このような構成では、演算装置２０と３０に別
々の機器の制御を分担させる場合に、プログラミングの
誤りのために相互の出力が干渉してしまう恐れがある。
例えば、演算装置２０が本機回りの制御を、演算装置３
０がローダの制御を実行するように分担してプログラミ
ングをした場合に、演算装置２０のプログラミングにミ
スが有ると、ローダが誤った出力により誤動作してしま
う可能性があった。本発明は、上記のような事情からな
されたものであり、本発明の目的は、プログラミングの
ミスによる誤動作を防止することができるＰＣを提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明は、共通の入出力
装置を利用して動作する複数の演算装置を備えたプログ
ラマブルコントローラに関するものであり、本発明の上
記目的は、前記演算装置毎に前記入出力装置への出力を
許可及び禁止するための出力マスクを持ち、前記各演算
装置の出力と前記各出力マスクとの論理積を取って前記
演算装置毎の有効出力とし、前記演算装置の有効出力の
論理和を取って前記入出力装置における有効な出力とす
ることにより達成される。
装置を利用して動作する複数の演算装置を備えたプログ
ラマブルコントローラに関するものであり、本発明の上
記目的は、前記演算装置毎に前記入出力装置への出力を
許可及び禁止するための出力マスクを持ち、前記各演算
装置の出力と前記各出力マスクとの論理積を取って前記
演算装置毎の有効出力とし、前記演算装置の有効出力の
論理和を取って前記入出力装置における有効な出力とす
ることにより達成される。
【０００７】
【作用】本発明にあっては、複数の演算装置が入出力装
置を共有する際に、入出力装置への出力を許可及び禁止
するための出力マスクを持ち、相互に出力が干渉しない
ように出力マスクを設定するようにしているので、プロ
グラミングのミスによる誤動作を防止できる。また、出
力マスクにて、入出力装置への出力が禁止されている領
域に出力が発生した場合を検知してアラームとするよう
にしているので、プログラミングの誤りを検出すること
ができる。
置を共有する際に、入出力装置への出力を許可及び禁止
するための出力マスクを持ち、相互に出力が干渉しない
ように出力マスクを設定するようにしているので、プロ
グラミングのミスによる誤動作を防止できる。また、出
力マスクにて、入出力装置への出力が禁止されている領
域に出力が発生した場合を検知してアラームとするよう
にしているので、プログラミングの誤りを検出すること
ができる。
【０００８】
【実施例】図１は本発明のＰＣの一例を図５に対応させ
て示すブロック図であり、同一構成箇所は同符号を付し
て説明を省略する。演算装置２及び３に、それぞれ出力
マスク２４及び３４が追加されており、Ｉ／Ｏイメージ
２３及び３３に出力データを書き込む際に、出力マスク
２４及び３４との論理積を取ってから書き込むようにな
っている。演算装置２（３）の１スキャン動作を図２に
示すフローチャートで説明する。入出力装置４０の入力
データ４１を、Ｉ／Ｏイメージ２３に読み込む（ステッ
プＳ１１）。
て示すブロック図であり、同一構成箇所は同符号を付し
て説明を省略する。演算装置２及び３に、それぞれ出力
マスク２４及び３４が追加されており、Ｉ／Ｏイメージ
２３及び３３に出力データを書き込む際に、出力マスク
２４及び３４との論理積を取ってから書き込むようにな
っている。演算装置２（３）の１スキャン動作を図２に
示すフローチャートで説明する。入出力装置４０の入力
データ４１を、Ｉ／Ｏイメージ２３に読み込む（ステッ
プＳ１１）。
【０００９】次にＣＰＵ２１において、メモリ２２に記
憶されたユーザプログラムを、Ｉ／Ｏイメージ２３に読
み込まれた入力データをもとに実行する（ステップＳ１
２）。そして、ユーザプログラムの実行結果と、出力マ
スク２４との論理積を取り（ステップＳ２１）、出力マ
スク２４においてＩ／Ｏイメージ２３への書き込みを許
可されている出力であるか否かを調べる（ステップＳ２
２）。書き込みが許可された出力であれば、ユーザプロ
グラムの実行結果を、Ｉ／Ｏイメージ２３に出力データ
として書き込む（ステップＳ１３）。一方、書き込みが
許可されていない出力にアクセスが発生した場合は、Ｉ
／Ｏイメージ２３の所定の位置にエラーが発生したこと
を書き込み（ステップＳ２３）、１スキャン動作を終了
する。例として演算装置が２台からなる構成について述
べたが、３台以上の場合についても同様である。
憶されたユーザプログラムを、Ｉ／Ｏイメージ２３に読
み込まれた入力データをもとに実行する（ステップＳ１
２）。そして、ユーザプログラムの実行結果と、出力マ
スク２４との論理積を取り（ステップＳ２１）、出力マ
スク２４においてＩ／Ｏイメージ２３への書き込みを許
可されている出力であるか否かを調べる（ステップＳ２
２）。書き込みが許可された出力であれば、ユーザプロ
グラムの実行結果を、Ｉ／Ｏイメージ２３に出力データ
として書き込む（ステップＳ１３）。一方、書き込みが
許可されていない出力にアクセスが発生した場合は、Ｉ
／Ｏイメージ２３の所定の位置にエラーが発生したこと
を書き込み（ステップＳ２３）、１スキャン動作を終了
する。例として演算装置が２台からなる構成について述
べたが、３台以上の場合についても同様である。
【００１０】ここで、エラー情報は、共有バス１０を通
して入出力装置４０にて読み出され、外部機器５０にて
ランプ出力等の形でユーザに示され、あるいは、図示し
ない表示パネルに表示されることでユーザに示される。
また、演算装置毎にエラー情報を書き込む位置を変える
ことにより、どの演算装置のプログラムでエラーが発生
したかを判別することができる。
して入出力装置４０にて読み出され、外部機器５０にて
ランプ出力等の形でユーザに示され、あるいは、図示し
ない表示パネルに表示されることでユーザに示される。
また、演算装置毎にエラー情報を書き込む位置を変える
ことにより、どの演算装置のプログラムでエラーが発生
したかを判別することができる。
【００１１】出力マスク２４及び３４の実体は、ＲＯＭ
またはＲＡＭ等のメモリ上に展開されるビットイメージ
であり、Ｉ／Ｏイメージ２３及び３３の出力データと一
対一で対応する。図３は、出力マスクのビットイメージ
の一例を示す図であり、図４は出力マスクのビットイメ
ージの別の一例を示す図である。ビット＝１の場合に書
き込み許可となり、ビット＝０の場合は書き込み不許可
となる。図３が出力マスク２４の一部に対応し、図４が
出力マスク３４の一部に対応するものと仮定すると、ア
ドレス００００〜アドレス０００１においては演算装置
２及び３の出力は排他的であり、アドレス０００２にお
いては双方共出力不可である。また、アドレス０００３
の下位４ビットは双方からアクセス可能となっている。
またはＲＡＭ等のメモリ上に展開されるビットイメージ
であり、Ｉ／Ｏイメージ２３及び３３の出力データと一
対一で対応する。図３は、出力マスクのビットイメージ
の一例を示す図であり、図４は出力マスクのビットイメ
ージの別の一例を示す図である。ビット＝１の場合に書
き込み許可となり、ビット＝０の場合は書き込み不許可
となる。図３が出力マスク２４の一部に対応し、図４が
出力マスク３４の一部に対応するものと仮定すると、ア
ドレス００００〜アドレス０００１においては演算装置
２及び３の出力は排他的であり、アドレス０００２にお
いては双方共出力不可である。また、アドレス０００３
の下位４ビットは双方からアクセス可能となっている。
【００１２】
【発明の効果】以上のように本発明のＰＣによれば、プ
ログラミングのミスによって誤った出力が発生すること
を防止できるので、運転効率を大幅に向上させることが
できると共に、安全性を高めることができる。また、出
力マスクによって禁止された領域への出力が発生した場
合にアラームとするようにしているので、どの演算装置
でエラーが発生したかを知る事ができ、プログラミング
のミスを容易に発見することができる。
ログラミングのミスによって誤った出力が発生すること
を防止できるので、運転効率を大幅に向上させることが
できると共に、安全性を高めることができる。また、出
力マスクによって禁止された領域への出力が発生した場
合にアラームとするようにしているので、どの演算装置
でエラーが発生したかを知る事ができ、プログラミング
のミスを容易に発見することができる。
【図１】本発明のＰＣの一例を示すブロック図である。
【図２】本発明のＰＣの主要部の１スキャン動作の一例
を示すブロック図である。
を示すブロック図である。
【図３】本発明の出力マスクの一例を示す図である。
【図４】本発明の出力マスクの別の一例を示す図であ
る。
る。
【図５】従来のＰＣの一例を示すブロック図である。
【図６】従来のＰＣの主要部の１スキャン動作の例を示
すフローチャートである。
すフローチャートである。
【図７】従来のＰＣの別の主要部の１スキャン動作の例
を示すフローチャートである。
を示すフローチャートである。
１０ 共有バス ２、３、２０、３０ 演算装置 ２４、３４ 出力マスク ４０ 入出力装置 ５０ 外部機器
Claims (3)
- 【請求項１】入出力装置を共有する複数の演算装置を備
えたプログラマブルコントローラにおいて、前記演算装
置毎に前記入出力装置への出力を許可及び禁止するため
の出力マスクを持ち、前記各演算装置の出力と前記各出
力マスクとの論理積を取って前記演算装置毎の有効出力
とし、前記演算装置の有効出力の論理和を取って前記入
出力装置における有効な出力とするようにしたことを特
徴とするプログラマブルコントローラ。 - 【請求項２】前記出力マスクで出力を禁止された領域に
出力した場合にアラームとするようにした請求項１に記
載のプログラマブルコントローラ。 - 【請求項３】前記入出力装置を共有する際に、共通のバ
スを介してデータの送受信を行なうようにした請求項１
に記載のプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35690992A JPH06195113A (ja) | 1992-12-22 | 1992-12-22 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35690992A JPH06195113A (ja) | 1992-12-22 | 1992-12-22 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06195113A true JPH06195113A (ja) | 1994-07-15 |
Family
ID=18451373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35690992A Pending JPH06195113A (ja) | 1992-12-22 | 1992-12-22 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06195113A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008310534A (ja) * | 2007-06-13 | 2008-12-25 | Omron Corp | 安全リモートｉ／ｏターミナル |
-
1992
- 1992-12-22 JP JP35690992A patent/JPH06195113A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008310534A (ja) * | 2007-06-13 | 2008-12-25 | Omron Corp | 安全リモートｉ／ｏターミナル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04133102A (ja) | プログラマブル・コントローラ及びその制御方法 | |
| JPS6055849B2 (ja) | 命令制御方式 | |
| JPH06195113A (ja) | プログラマブルコントローラ | |
| JP2000099370A (ja) | 信号処理装置 | |
| JP3083012B2 (ja) | プログラマブルコントローラ | |
| JPH05225361A (ja) | レジスタ書換え方式 | |
| US4653108A (en) | Electrical circuit for a microprocessor graphic system | |
| JPS62212852A (ja) | 記憶保護方式 | |
| JPH09114513A (ja) | 数値制御システム | |
| JPS62174862A (ja) | マルチプロセツサによる制御装置 | |
| JPH01266642A (ja) | メモリ制御装置 | |
| JPH056280A (ja) | 割り込み制御方式 | |
| JPH10333830A (ja) | プログラム式表示装置 | |
| JPH1021110A (ja) | エミュレータ | |
| JPS61133449A (ja) | コンピユ−タにおける外部メモリへのアクセス方法 | |
| JPS62256039A (ja) | マイクロプログラム制御装置 | |
| JPS60258654A (ja) | 半導体記憶装置 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPH04330549A (ja) | 制御装置 | |
| JPS6282438A (ja) | 情報処理装置におけるデバツグ割込み制御方式 | |
| JP2000056818A (ja) | プログラマブルロジックコントロ―ラおよびその制御方法 | |
| JPH01240921A (ja) | 表示制御装置 | |
| JPH01269104A (ja) | 数値制御装置 | |
| JPH06180673A (ja) | 情報処理装置 | |
| JPS5814000B2 (ja) | レジスタセット回路 |