JPH01191459A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01191459A
JPH01191459A JP63014431A JP1443188A JPH01191459A JP H01191459 A JPH01191459 A JP H01191459A JP 63014431 A JP63014431 A JP 63014431A JP 1443188 A JP1443188 A JP 1443188A JP H01191459 A JPH01191459 A JP H01191459A
Authority
JP
Japan
Prior art keywords
lead
leads
resin
held
metal molds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63014431A
Other languages
English (en)
Inventor
Yoshikatsu Kondo
近藤 義勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63014431A priority Critical patent/JPH01191459A/ja
Publication of JPH01191459A publication Critical patent/JPH01191459A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法、特に樹脂成形による半
導体装置の封止技術に関する。
〔従来の技術〕
半導体装置の樹脂成形(%−ルド)技術については、た
とえば特開昭(特願昭59−112933)に記載され
ている。
たとえば小記号トランジスタの樹脂封止の場合。
複数のリードがフレーム(枠)と一体となったリードフ
レーム(枠)と一体となったリードフレームの形でトラ
ンジスタ素子の電極を対応するリードに接続し、これを
金型中に保持した状態で樹脂を溶融状で注入し金型内で
重合成形させるものである。
この樹脂成形後上下の金型とリードとの隙間からもれた
樹脂が「パリ」として残存付着するが、この「パリ」は
プラスター、液体ホーミングにより、又は頭部パリ取り
作業により取り除いていた。
〔発明が解決しようとする課題〕
上述したように従来技術では、モールド上下金型とフレ
ームの境目にバッファ材となるものを挿入することにつ
いての配慮が全くなされておらず、発生する「パリ」を
取り除くための作業が必要となり、これがコスト高につ
ながることになった。
本発明の目的はモールド時のバッファ材となりうるもの
を挿入することにより上記の課題を解決することにある
〔課題を解決するための手段〕
上記目的はリードフレームを金型に保持して樹脂モール
ドするにあたって、金型により挾持されるリード部分く
あらかじめ半田膜(メツΦ)を付iさせ゛ておくもので
ある。
〔作用〕
リード部分に付着させた半田(メツキ)膜はパックァ材
のように動作し、モールド時の熱により軟化した半田(
メツキ)が樹脂のパリの発生をなくシ、前記目的が達成
できる。
〔実施例) 以下、本発明の一実施例を第1図乃至第2図により説明
する。
第1図はミニパック型樹脂封止トランジスタのモールド
時における平面図である。
1はリードフレームであって、外枠(フレーム)2の間
に複数のリード3.4.5が向き合って形成されたもの
が複数組違なって並設される。点線6は金型のキャビテ
ィ(空間)部分であって、この部分に樹脂が注入されて
成形体をつくる。
このようなリードフレームにおいて、上下の金型(第2
図の7.8)に挾持されたリード部分にあらかじめ半田
膜(メツキ)(図の斜線ハツチングを施した部分)9を
付着させておく。
上記リードフレームのリードにトランジスタ素子10を
接続した状態で金型のキャビティ内に装填し、リード部
分を挾持した状態で注入口(図示しない)より溶融レジ
ンを注入し、樹脂成形(−E:一ルド)を行う。
この七−ルビ時の加熱忙よってリードに施した半田がリ
ードと金型との境目で軟かいパックァ材として作用し、
密着状態となるために金型内の樹脂が噴き出ることがな
く「パリ」の発生がなくなる。
第3図はリード3と金型7.8の隙間を半田メツキ9が
埋めた状態を示す。これKより第5図に正面図で示すよ
うK「パリ」は生じない。
これに対して、従来の場合には、第4図に示すように、
リードと金型との間に隙間が生じるのをさけられず、第
6図に示すように樹脂成形体11のリード3導出部分K
「パリ」が生じることになる。
〔発明の効果〕
本発明によれば樹脂モールド後にノ(りが生じないこと
によりプラスター、液体ホーニング等の)くり取り(頭
部パリ取り)−作業の必要がなくなり、原価低減になる
などの効果を奏する。
本発明は小信号トランジスタのごとき小形タイプの半導
体装置に適用した場合にもっとも効果がある。
【図面の簡単な説明】
第1図乃至第2図は本発明の一実施例を示し、第1図は
モールド時のリードフレーム平面図、第2図は一つのキ
ャiティ部分の状態を示す断面図である。 第3図及び第4図は金型の隙間にはさまれたリードの拡
大断面図であって、このうち第3図は本発明の例、第4
図は従来例である。 第5図及び第6図はモールド後のリード部分を示す一部
正面図であってこのうち、第5図は本発明例、第6図は
従来例である。 l・・・IJ −)”フレーム、2・・・フレーA、3
−415・・・リード、6・・・キャビティ部分、7.
8・・・金型。 9・・・半田メツキ、10・・・素子、11・・・成形
体、12・・・パリ。

Claims (1)

    【特許請求の範囲】
  1. 1、複数のリードがフレームと一体に形成されたリード
    フレーム上に半導体素子を接続した後、上記リードフレ
    ームの主要部を金型内に保持した状態で樹脂成形封止を
    行うにあたって、金型により挾持されるリード部分にあ
    らかじめ半田膜を付着させておくことを特徴とする半導
    体装置の製造方法。
JP63014431A 1988-01-27 1988-01-27 半導体装置の製造方法 Pending JPH01191459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63014431A JPH01191459A (ja) 1988-01-27 1988-01-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63014431A JPH01191459A (ja) 1988-01-27 1988-01-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01191459A true JPH01191459A (ja) 1989-08-01

Family

ID=11860831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63014431A Pending JPH01191459A (ja) 1988-01-27 1988-01-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01191459A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291463A (ja) * 1992-04-07 1993-11-05 Nec Kyushu Ltd 樹脂封止型半導体装置用リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291463A (ja) * 1992-04-07 1993-11-05 Nec Kyushu Ltd 樹脂封止型半導体装置用リードフレーム

Similar Documents

Publication Publication Date Title
JP2701649B2 (ja) 半導体デバイスを封止する方法および装置
JPH06275764A (ja) リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
JPH1022309A (ja) 半導体素子の樹脂封止金型
JPH01191459A (ja) 半導体装置の製造方法
JPH05243301A (ja) 半導体装置製造方法
JPH10270606A (ja) パッケージ型半導体装置の構造
JPS5933838A (ja) 半導体樹脂封止用金型装置
JP3444747B2 (ja) 電子部品の樹脂封止成形方法
JPS5943090B2 (ja) 樹脂封止形半導体装置の成形装置
JPH04262565A (ja) 半導体装置用リードフレーム
JPS6144430Y2 (ja)
JPS639140A (ja) 樹脂封止型半導体装置の製造方法
JPS5854659A (ja) 樹脂封止型半導体装置
JPH058106Y2 (ja)
JP2570157B2 (ja) 樹脂封止用金型
JPS63216350A (ja) 電子部品の樹脂封止法
JPS63314841A (ja) 半導体装置の樹脂封止用金型
JPH05335442A (ja) 半導体装置の樹脂モールド方法
JPH0610682Y2 (ja) 樹脂封止形半導体装置成形用モールド金型
JPH05136191A (ja) 半導体素子樹脂封止用金型
JPH05226552A (ja) 樹脂封止型半導体装置用リードフレーム
JPH02112241A (ja) 成形装置
JPH02203542A (ja) 半導体装置の製造方法
JPS6276727A (ja) 樹脂封止型半導体装置の製法およびそれに用いるトランスフア−成形金型
JPH04186740A (ja) 半導体封止金型