JPH01186017A - 入力制御回路 - Google Patents

入力制御回路

Info

Publication number
JPH01186017A
JPH01186017A JP63011108A JP1110888A JPH01186017A JP H01186017 A JPH01186017 A JP H01186017A JP 63011108 A JP63011108 A JP 63011108A JP 1110888 A JP1110888 A JP 1110888A JP H01186017 A JPH01186017 A JP H01186017A
Authority
JP
Japan
Prior art keywords
noise
signal
input
buffer
output control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63011108A
Other languages
English (en)
Inventor
Yoshikazu Sakurai
桜井　良和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63011108A priority Critical patent/JPH01186017A/ja
Publication of JPH01186017A publication Critical patent/JPH01186017A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＣＭＯＳ集積回路に関し、特に入力制御回路に
関する。
〔従来の技術〕
ＬＳＩの高速・高性能化に供って、データバス等同時に
変化する信号線の数が増加し、又出力バッファにも高速
なものが多用されている。
〔発明が解決しようとする問題点〕
複数の高速出力バッファが同時に変化すると、電源ある
いはＧＮＤ線にノイズが発生し、入力端子が誤まったレ
ベルを取り込んで誤動作を起すという問題が発生してい
る。
〔問題点を解決するための手段〕
本発明は、出力制御信号に同期して入力の取り込みを制
限することによって前述したノイズによる誤動作を防ご
うとするものである。
〔実施例〕
第１図は本発明の一実施例である。
出力バッファＧ１は出力制御信号Ｃが“Ｈ”の時信号０
１を端子Ｏに出力する。この時バッファＧ１に大電流が
流れノイズが発生しやすいが、ゲートＧ３をＣによって
固定レベルとしているため仮に入力Ｓからノイズが入っ
たとしても内部信号Ｓ１にノイズが乗ることはない。
第２図は本発明の第２の実施例である。
入力信号をラッチするという点で前の実施例と異なる。
出力制御信号Ｃが“Ｈ”の間ゲー）Ｇ４を閉じることで
内部信号Ｓ２のレベルを保持し入力Ｓからのノイズを遮
断できる。
〔発明の効果〕
以上説明したように本発明は、出力制御信号に同期して
入力を制限することによってノイズの取り込みを防ぐこ
とができる。
【図面の簡単な説明】
第１図は本発明の一実施例 第２図は本発明の別の実施例である。 図中、Ｃ・・・・・・出力制御信号、Ｏ・・・・・・出
力端子、Ｓ・・・・・・入力端子、０１．ＳＬ、８２・
・・・・・信号、Ｇ１・・・・・・出力ハッファ、０２
〜Ｇ６．ＣＺ・・・・・・ゲート。 代理人　弁理士　　内　原　　　音 第７回

Claims (1)

    【特許請求の範囲】
  1. ＣＭＯＳ集積回路において、出力制御信号に同期して入
    力を制御することを特徴とする入力制御回路。
JP63011108A 1988-01-20 1988-01-20 入力制御回路 Pending JPH01186017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63011108A JPH01186017A (ja) 1988-01-20 1988-01-20 入力制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63011108A JPH01186017A (ja) 1988-01-20 1988-01-20 入力制御回路

Publications (1)

Publication Number Publication Date
JPH01186017A true JPH01186017A (ja) 1989-07-25

Family

ID=11768815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63011108A Pending JPH01186017A (ja) 1988-01-20 1988-01-20 入力制御回路

Country Status (1)

Country Link
JP (1) JPH01186017A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057139A (ja) * 1991-06-21 1993-01-14 Nec Kyushu Ltd 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057139A (ja) * 1991-06-21 1993-01-14 Nec Kyushu Ltd 半導体集積回路

Similar Documents

Publication Publication Date Title
JPH0219015A (ja) 多機能フリップフロップ型回路
JPH0527285B2 (ja)
JPH0346268A (ja) 半導体装置のｃｍｏｓ型入力バッファ回路
JPH01186017A (ja) 入力制御回路
JPH04306013A (ja) ラッチ回路装置
JP2782946B2 (ja) 半導体集積回路
JPH05335899A (ja) フリップフロップ回路
JP3310482B2 (ja) マイクロコンピュータ
JPH02130020A (ja) 遅延回路
JP2917581B2 (ja) ラッチ回路
JPH04105412A (ja) フリップフロップ
JPH0273713A (ja) 半導体集積回路のクロックラインバッフア回路
JPH04107719A (ja) バス回路
JPH03207118A (ja) 半導体集積回路
JPH0254617A (ja) 入出力バッファ回路
JPH04271516A (ja) 半導体集積回路装置
JPS63156422A (ja) 双方向入出力回路
JPH04326617A (ja) 信号切替回路
JPH05100778A (ja) 半導体出力回路
JPS62131628A (ja) インタフエ−ス回路
JPH0567954A (ja) 半導体装置
JPH0567733A (ja) 半導体装置
JPH02105247A (ja) データバス制御論理回路
JPS6072318A (ja) 論理ｌｓｉ
JPH07249977A (ja) 論理回路