JPH01173385A

JPH01173385A - 初期書込み方式

Info

Publication number: JPH01173385A
Application number: JP62330081A
Authority: JP
Inventors: Shigeki Izumo; 出雲　茂樹
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-12-28
Filing date: 1987-12-28
Publication date: 1989-07-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、リード／ライト可能なメモリアレイを含む
複数のメモリモジュールを備えたメモリアレイに係り、
特にメモリ装置の初期書込み方式（従来の技＃１）従来、この種のメモリ装置、例えば主記憶装置の初期書
込みは、ソフトウェアまたはファームウェアに従い、ア
ドレス（主記憶アドレス）を主記憶領域先頭（或は後尾
）から順に指定することによって行なわれていた。この
ため、主記憶装置が大容量となればなるほど、初期書込
みに要する時間が増大するという問題があった。

（発明が解決しようとする問題点〉上記したように従来は、幾つかのメモリモジュールで構
成された主記憶装置などのメモリ装置の初期書込みは、
対象アドレスを外部から順に指定することで行なわれて
いたため、メモリ容最が大きくなるほど初期書込みに要
する時間が多くなるという問題があった。

したがってこの発明は、メモリ装置の初期書込み時間が
短縮できる初期書込み方式を提供するこの発明は、外部
からの初期書込み要求によって起動される初期書込み制
御手段を、メモリ装置を構成する複数のメモリモジュー
ルのそれぞれに設け、この初期書込み制御手段により、
各メモリモジュール単位で初期書込みを行なうようにし
たことを特徴とする。

（作用）上記の構成によれば、メモリモジュール用位で並行して
初期書込みが行なわれるので、従来のようにメモリ装置
全体の占めるシステム上のメモリｖ４Ｉｉｉ！を意識し
て外部からアドレスを順に指定する方式に比べ、初期書
込みに要する時間が短縮する。

（実施・例）第１図はこの発明を適用する主記憶装置の一実施例を示
すブロック構成図であり、１０．２０は主記憶＠置を構
成するメモリモジュールである。メモリモジュール１０
．２０はメモリバス３０に接続されている。メモリモジ
ュール１０．２０において、１１゜２１はリード／ライ
ト可能なメモリアレイ、例えばＲＡＭアレイ、１２．２
２はＲＡＭアレイ１１．２１を対象とする通常のメモリ
アクセス（通常アクセス）を制御する通常アクセス制御
回路である。１３．２３はＲＡＭアレイ１１．２１に対
する初期書込みを制御する初期書込み制御回路、１４．
２４は通常アクセス制御回路１２．２２または初期書込
み制御回路１３．２３のいずれか一方の制御動作を有効
とするための選択回路（ＳＥＬ）である。

１０１　、２０１は通常アクセスに必要な各種制御信号
、アドレス等をメモリバス３０から通常アクセス制御回
路１２．２２に導くための通常アクセス制御線、１０２
　、２０２はシステムの電源ＯＮ状態を示す電源ＯＮ信
号をメモリバス３０から初期書込み制御回路１３．２３
に導くための電源ＯＮ信号線である。

１０３　、２０３は通常アクセス制御回路１２．２２が
ＲＡＭアレイ１１．２１を制御するのに供されるＲＡＭ
７ｔ／イ制御ｊａ線、１０４　、２０４　ハ初１１１！
込ミ制御回路１３．２３がＲＡＭアレイ１１．２１を制
御するのに供されるＲＡＭアレイ制御線である。１０５
゜２０５は選択回路１４．２４によって選択された回路
がＲＡＭアレイ１１．２１を制御するのに供されるＲＡ
Ｍアレイ制御線、１０６　、２０６は初期書込み制御回
路１３．２３が初期書込み中であることを示す初期書込
み中信号をメモリバス３０（の対応信号線）に導くため
の初期書込み中信号線である。この信号線１０６　、２
０６上の初期書込み信号は選択回路１４゜２４の選択制
御信号にも用いられる。なお、ＲＡＭアレイ１１．２１
からのリードデータをメモリバス３０に導くための信号
線などは省略されている。

第２図は第１図の主記憶装置の主記憶領域とメモリモジ
ュール１０．２０のメモリ領域との関係を示す。図に示
すように、主記憶領域（主記憶アドレス空間）は領域Ａ
１０．　Ａ２０から成る。領域Ａ１０゜Ａ２０はメモリ
モジュール１０．２０（のＲＡＭ７９４月、１２）のメ
モリ領域により構成される。

次に、この発明の一実施例の動作を説明する。

まずシステムの電源がＯＮされると、アクティブな１８
ｍ０Ｎ信号が電源ＯＮ信号線１０２　、２０２を介して
メモリモジュール１０．２０内の初期書込み制御回路１
３．２３に導かれる。初期書込み制御回路１３゜２３は
信号線１０２　、２０２からのアクティブな電源ＯＮ信
号に応じて起動され、第２図に示す主記憶領域内の領［
Ａ１０．　Ａ２０を構成するメモリ領域を提供する〈メ
モリモジュール１０．２０内の）ＲＡＭアレイ１１．２
１に対する初期書込み制御を開始すると同時に、初期書
込み中信号線１０６　、２０６　　（の信号状Ｒ）をア
クティブ（有効）状態に設定する。

ＣＰＵ　（図示せず）など第１図の主記憶装置を利用す
るアクセス装置は、初期書込み中信号線１０６゜２０６
がアクティブとなると、メモリモジュール１０゜２０が
初期書込み中のためにメモリアクセス禁止状態にあるも
のと判断し、メモリアクセス（通常メモリアクセス）を
控える。

さて、初期書込み制御回路１３．２３の初期書込み制御
は次のように行なわれる。まず、初期書込み制御回路１
３．２３は、第２図に示す領域Ａ１０゜Ａ２０の例えば
先頭位置の相対アドレス、言替えればＲＡＭアレイ１１
，２１（のメモリ領域）の先頭アドレス、初期書込みデ
ータおよび書込み制御信号等から成る初期書込み制御情
報を、ＲＡＭアレイ１１．２１のメモリサイクルに合せ
て発生し、ＲＡＭアレイ制御線１０４　、２０４に出力
する。選択回路１４゜２４は、初期書込み中信号線１０
６　、２０６がアクティブ状態に設定されている期間は
、ＲＡＭアレイ制御線１０４　、２０４側を選択する。

これにより、初期書込み制御回路１３．２３からＲＡＭ
アレイ制御線１０４　、２０４に出力された初期書込み
制御情報はＲＡＭアレイ制御線１０５　、２０５に選択
出力され、ＲＡＭアレイ１１．２１に導かれる。この結
果、初期書込み制御回路１３．２３からの初期書込み制
御情報で指定されるＲＡＭアレイ１１．２１への初期書
込みが行なわれる。初期書込み制御回路１３．２３は、
以上の初期書込みを、主記憶領域内の領域Ａ１０゜８２
０の最終位置の相対アドレス、言替えればＲＡＭアレイ
１１．２１　（のメモリ領域）の最終アドレスまでアド
レスを更新しながら繰返す。このようにして、主記憶領
域内の領域ＡＩＯ，Ａ２０を構成する（メモリモジュー
ル１０．２０内の）ＲＡＭアレイ１１．２１　（のメモ
リ領域）に対する初期書込みが、初期書込み制御回路１
３．２３の制御により並行して行なわれる。

初期書込み制御回路１３．２３は、以上の制御により、
ＲＡＭアレイ１１．２１の全メモリ領域に対する初期書
込みを終了すると、初期書込み中信号線１０６　、２０
６をインアクティブ（無効）状態にし、主記憶装置を利
用するＣＰＵなどに通常アクセス禁止が解除されたこと
（通常アクセス許可）を通知する。初期書込み中信号線
１０６　、２０６がインアクティブ（無効）状態となる
と、今度はＲＡＭアレイ制ｍ線１０３　、２０３側が選
択回路１４．２４によって選択され、通常アクセス制御
回路１２．２２の制御によるＲＡＭアレイ１１．２１へ
の通常アクセスが可能となる。

なお、前記実施例では、初期書込み制御回路１３、２３
が電ＩＩ！ＯＮ信号によって起動されるものとして説明
したが、例えばＣＰＵなどからの初期書込み要求を示す
信号によって起動されるものであみ要求信号のＯＲ（オ
ア）信号で起動されるものであってもよい。また、前記
実施例では、２つのメモリモジュールから成る主記憶装
置に実施した場合について説明したが、３つ以上のメモ
リモジュールから成る主記憶装置、更には主記憶装置以
外のメモリ装置にも応用できる。

［発明の効果］以上詳述したようにこの発明によれば、外部からの初期
書込み要求によって起動される初期書込み制御手段を、
メモリ装置を構成する複数のメモリモジュールのそれぞ
れに設け、メモリモジュール内のメモリアレイに対する
初期書込みを各メモリモジュールで並行して行なえるよ
うにしたので、初期書込みに要する時間が短縮できる。

この効果は、メモリモジュール（内のメモリアレイ）の
メモリ容量が変わらなければ、たとえモジュール数を増
加してメモリ装置全体の容量を増やしても初期書込みに
要する時間は変わらないため、大容量化するほど著しい
。

【図面の簡単な説明】

第１図はこの発明を適用する主記憶装置の一実施例を示
すブロック構成図、第２図は主記憶領域とメモリモジュ
ールのメモリ領域との関係を示す図である。１０、２０・・・メモリモジュール、１１．２１・・・
ＲＡＭアレイ（メモリアレイ）　、１２．２２・・・通
常アクセス制御回路、１３．２３・・・初期書込み制御
回路、１４．２４・・・選択回路（ＳＥＬ）　、１０２
　、２０２・・・電源ＯＮ信号線、１０６　、２０６・
・・初期書込み中信号線。

Claims

【特許請求の範囲】リード／ライト可能なメモリアレイを含む複数のメモリ
モジュールにより大容量メモリ領域が実現されるメモリ
装置において、上記各メモリモジュールに、自モジュール内の上記メモリアレイに対する通常アクセ
スを制御する通常アクセス制御手段と、外部からの所定
起動信号に応じて自モジュール内の上記メモリアレイに
対する初期書込みを制御し、この制御期間中は通常アク
セスを禁止するための初期書込み中信号を外部に出力す
る初期書込み制御手段と、この初期書込み制御手段から
上記初期書込み中信号が出力されている期間はこの初期
書込み制御手段を選択し、それ以外の期間は上記通常ア
クセス制御手段を選択する選択手段とをそれぞれ設け、上記外部からの所定起動信号に応じて、上記各メモリモ
ジュール毎に初期書込みを行なうようにしたことを特徴
とする初期書込み方式。