JPS63217458A - ダイレクトメモリアクセス方式 - Google Patents
ダイレクトメモリアクセス方式Info
- Publication number
- JPS63217458A JPS63217458A JP5154387A JP5154387A JPS63217458A JP S63217458 A JPS63217458 A JP S63217458A JP 5154387 A JP5154387 A JP 5154387A JP 5154387 A JP5154387 A JP 5154387A JP S63217458 A JPS63217458 A JP S63217458A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- circuit
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 83
- 230000004044 response Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、メモリに対して直接アクセスを行うダイレク
トメモリアクセス方式に関するものである。
トメモリアクセス方式に関するものである。
（従来技術）
従来のダイレクトメモリアクセス方式においては、第３
図に示すように、ＤＭＡ回路１（ダイレクトメモリアク
セス回路）とメモリ２との間にデータ転送を行う為のデ
ータ信号線９と、メモリ２に対してアクセスを行う番地
を示す為のアドレス信号線１０をそれぞれ別々に設けて
、前記ＤＭＡ回路１よりアクセスを行うメモリの番地を
常に出力し、メモリリード信号１１又はメモリライト信
号１２を動作に応じてメモリ２へ出力し、アクセスを行
うものであった。
図に示すように、ＤＭＡ回路１（ダイレクトメモリアク
セス回路）とメモリ２との間にデータ転送を行う為のデ
ータ信号線９と、メモリ２に対してアクセスを行う番地
を示す為のアドレス信号線１０をそれぞれ別々に設けて
、前記ＤＭＡ回路１よりアクセスを行うメモリの番地を
常に出力し、メモリリード信号１１又はメモリライト信
号１２を動作に応じてメモリ２へ出力し、アクセスを行
うものであった。
（発明が解決しようとする問題点）
上述した従来のダイレクトメモリアクセス方式を用いる
と、ＤＭＡ回路とメモリ間の信号線の数が増大し、装置
の構成が複雑となる欠点がある。
と、ＤＭＡ回路とメモリ間の信号線の数が増大し、装置
の構成が複雑となる欠点がある。
特に、最近の大容量のメモリを有する装置では、メモリ
に対するアドレス線が非常に多くなり、装置の設計が困
難となる。
に対するアドレス線が非常に多くなり、装置の設計が困
難となる。
（問題点を解決するための手段）
本発明によるダイレクトメモリアクセス方式は、メモリ
と、該メモリからのデータの読み出し又は書き込みを行
うＤＭＡ回路と、メモリとＤＭＡ回路間を結ぶ信号線と
から構成され、データの転送開始アドレスを、通常デー
タの転送に用いられる信号線を用いてメモリに送出し、
メモリ側で転送開始アドレスを保持した後、ＤＭＡ回路
からのメモリリード信号又はメモリライト信号によりメ
モリからの読み出し又は書き込み動作を行う。メモリへ
のアドレスは、読み出し動作又は書き込み動作の終る都
度１づつ加算することにより、メモリへのアクセス開始
に際し、該メモリに対して転送開始アドレスを送出する
だけで、連続したメモリのエリアに対してアクセスを可
能としている。
と、該メモリからのデータの読み出し又は書き込みを行
うＤＭＡ回路と、メモリとＤＭＡ回路間を結ぶ信号線と
から構成され、データの転送開始アドレスを、通常デー
タの転送に用いられる信号線を用いてメモリに送出し、
メモリ側で転送開始アドレスを保持した後、ＤＭＡ回路
からのメモリリード信号又はメモリライト信号によりメ
モリからの読み出し又は書き込み動作を行う。メモリへ
のアドレスは、読み出し動作又は書き込み動作の終る都
度１づつ加算することにより、メモリへのアクセス開始
に際し、該メモリに対して転送開始アドレスを送出する
だけで、連続したメモリのエリアに対してアクセスを可
能としている。
（実施例）
次に、本発明の実施例を図面を引用して説明する。
第１図は、本発明の１実施例のダイレクトメモリアクセ
ス方式によるアクセス動作を示した図である。図中のＤ
ＭＡ回路１がメモリ２に対してアクセスを行う場合、ア
ドレスデータマルチフレックス信号３を通してメモリ側
のメモリアドレス保持回路７に送出する。同時にアドレ
スストローブ信号線６に信号を出すことにより、データ
転送開始アドレスが出力されたことを知らせる。データ
転送開始アドレスは、信号線数を減らす為に何回かに分
割して送出しても良い。転送開始アドレス送出に続いて
、ＤＭＡ回路１からメモリリード信号４又はメモリライ
ト信号５が出力される。メモリ２はこの信号に応じて読
み出し又は書き込みを行うが、動作が終了する都度メモ
リアドレス保持回路７は、メモリ２に対するメモリアド
レス８の値を１づつ内部回路により加算していく。ＤＭ
Ａ回路によるデータの転送は、メモリ上の特定の連続し
たエリアに対してアクセスを行うものであるから、メモ
リへのアドレスを機械的に１づつ加算をしても問題はな
い。メモリ２へのアドレスが加算された後、再びＤＭＡ
回路１は、メモリリード信号４又はメモリライト信号５
に信号を出すことにより転送開始アドレスの次のアドレ
スに対するアクセスができる。以降、アドレスの加算動
作と、メモリへの読み出し又は書き込み動作を繰り返し
、所定の量のデータ転送が終了するまで転送を行う。
ス方式によるアクセス動作を示した図である。図中のＤ
ＭＡ回路１がメモリ２に対してアクセスを行う場合、ア
ドレスデータマルチフレックス信号３を通してメモリ側
のメモリアドレス保持回路７に送出する。同時にアドレ
スストローブ信号線６に信号を出すことにより、データ
転送開始アドレスが出力されたことを知らせる。データ
転送開始アドレスは、信号線数を減らす為に何回かに分
割して送出しても良い。転送開始アドレス送出に続いて
、ＤＭＡ回路１からメモリリード信号４又はメモリライ
ト信号５が出力される。メモリ２はこの信号に応じて読
み出し又は書き込みを行うが、動作が終了する都度メモ
リアドレス保持回路７は、メモリ２に対するメモリアド
レス８の値を１づつ内部回路により加算していく。ＤＭ
Ａ回路によるデータの転送は、メモリ上の特定の連続し
たエリアに対してアクセスを行うものであるから、メモ
リへのアドレスを機械的に１づつ加算をしても問題はな
い。メモリ２へのアドレスが加算された後、再びＤＭＡ
回路１は、メモリリード信号４又はメモリライト信号５
に信号を出すことにより転送開始アドレスの次のアドレ
スに対するアクセスができる。以降、アドレスの加算動
作と、メモリへの読み出し又は書き込み動作を繰り返し
、所定の量のデータ転送が終了するまで転送を行う。
第２図は、メモリへの書き込み動作時の各信号線の様子
を示すものである。転送開始アドレスは、データ転送に
際して、転送の開始時にのみ送られるだけであるから、
それに要する時間はデータ転送全体の時間に比べて短く
、データ転送速度はほとんど低下しない。
を示すものである。転送開始アドレスは、データ転送に
際して、転送の開始時にのみ送られるだけであるから、
それに要する時間はデータ転送全体の時間に比べて短く
、データ転送速度はほとんど低下しない。
（発明の効果）
以上に説明した様に本発明によるダイレクトメモリアク
セス方式では、ＤＭＡ回路からメモリに対するアドレス
信号線を不要にして装置の構成を簡単にできる・という
効果がある。
セス方式では、ＤＭＡ回路からメモリに対するアドレス
信号線を不要にして装置の構成を簡単にできる・という
効果がある。
第１図は本発明の１実施例によるメモリアクセス動作を
示すブロック図、第２図は第１図の回路動作時の信号の
様子を示した図、第３図は従来例によるダイレクトメモ
リアクセス方式のアクセス動作を示す図である。 １・・・ＤＭＡ回路、 ２・・・メモリ、３・・・
アドレスデータマルチフレックス信号、４・・・メモリ
リード信号、５・・・メモリライト信号、６・・・アド
レスストローブ信号、 ７・・・メモリアドレス保持回路、 ８・・パメモリアドレス信号。 代理人 弁理士 染 川 利 吉 第２図 メモリライ１イ占号 Ｓ メ＋リーｙドレｘ ８
ＡＤ ＡＯ＋Ｉ ＡＯ＋２ ＡＤ
＋３第３図
示すブロック図、第２図は第１図の回路動作時の信号の
様子を示した図、第３図は従来例によるダイレクトメモ
リアクセス方式のアクセス動作を示す図である。 １・・・ＤＭＡ回路、 ２・・・メモリ、３・・・
アドレスデータマルチフレックス信号、４・・・メモリ
リード信号、５・・・メモリライト信号、６・・・アド
レスストローブ信号、 ７・・・メモリアドレス保持回路、 ８・・パメモリアドレス信号。 代理人 弁理士 染 川 利 吉 第２図 メモリライ１イ占号 Ｓ メ＋リーｙドレｘ ８
ＡＤ ＡＯ＋Ｉ ＡＯ＋２ ＡＤ
＋３第３図
Claims (1)
- メモリと、該メモリからのデータの読み出し又は書き込
みを行うダイレクトメモリアクセス回路（以下ＤＭＡ回
路と称する）と、前記のメモリ及び前記ＤＭＡ回路間を
結ぶアドレスデータマルチフレックス信号線とから構成
され、前記ＤＭＡ回路より前記メモリに対してアクセス
を行うに際して、データの転送開始アドレスを前記ＤＭ
Ａ回路より前記アドレスデータマルチフレックス信号線
を経由して前記メモリに対して送出し、前記メモリ側に
て転送開始アドレスを保持した後、前記ＤＭＡ回路から
のメモリリード信号又はメモリライト信号に応じて該メ
モリからのデータの読み出し又はデータの書き込みを前
記アドレスデータマルチフレックス信号線を経由して行
った後に、先の転送開始アドレスを１づつ順次加算しつ
つ前記メモリに対してアクセスを行うことを特徴とする
ダイレクトメモリアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154387A JPS63217458A (ja) | 1987-03-06 | 1987-03-06 | ダイレクトメモリアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154387A JPS63217458A (ja) | 1987-03-06 | 1987-03-06 | ダイレクトメモリアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63217458A true JPS63217458A (ja) | 1988-09-09 |
Family
ID=12889938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5154387A Pending JPS63217458A (ja) | 1987-03-06 | 1987-03-06 | ダイレクトメモリアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63217458A (ja) |
-
1987
- 1987-03-06 JP JP5154387A patent/JPS63217458A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63217458A (ja) | ダイレクトメモリアクセス方式 | |
| JP3264316B2 (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS586172B2 (ja) | インタ−フエ−ス方式 | |
| JPH0120781B2 (ja) | ||
| JP3266610B2 (ja) | Ｄｍａ転送方式 | |
| JP2876488B2 (ja) | 半導体ファイルメモリ装置 | |
| JP2822414B2 (ja) | デュアルポートメモリ | |
| JPS61288261A (ja) | マルチプロセツサ・システム | |
| JPH04333950A (ja) | 情報処理システム | |
| JPH04278651A (ja) | 主記憶装置 | |
| SU1591030A2 (ru) | Устройство для сопряжения двух электронно-вычислительных машин | |
| JPH0214741B2 (ja) | ||
| JPS6217879Y2 (ja) | ||
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH01226051A (ja) | メモリ制御装置 | |
| JPS59175091A (ja) | リフレツシユ制御方式 | |
| JPH022741A (ja) | データ転送方式 | |
| JPH08335190A (ja) | メモリカード制御装置 | |
| JPS63226749A (ja) | デ−タ転送方式 | |
| JPS62214769A (ja) | メモリ制御装置 | |
| JPH04247391A (ja) | 時分割方式２ポートメモリ | |
| JPH01155460A (ja) | データ処理装置 | |
| JPS61156089A (ja) | 表示装置 | |
| JPS63250760A (ja) | デ−タ転送制御方式 |