JPS63226749A - デ−タ転送方式 - Google Patents

デ−タ転送方式

Info

Publication number
JPS63226749A
JPS63226749A JP6016387A JP6016387A JPS63226749A JP S63226749 A JPS63226749 A JP S63226749A JP 6016387 A JP6016387 A JP 6016387A JP 6016387 A JP6016387 A JP 6016387A JP S63226749 A JPS63226749 A JP S63226749A
Authority
JP
Japan
Prior art keywords
bus
data
local
memory
system memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6016387A
Other languages
English (en)
Inventor
Seiichiro Yamaguchi
誠一郎 山口
Naoko Urasaki
浦崎 尚子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6016387A priority Critical patent/JPS63226749A/ja
Publication of JPS63226749A publication Critical patent/JPS63226749A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 画像処理装置におけるシステムメモリとローカルメモリ
間のデータ転送方式において、ローカルバス上にバス制
御手段を備え、バス制御手段からの書込み制御信号によ
り、システムメモリからの読出しと同時にローカルメモ
リに書込むようにしたものである。
〔産業上の利用分野〕
本発明はデータ転送方式に関し、特に、画像処理装置に
おける読出しおよび書込みサイクルの高速化を図ったデ
ータ転送方式に関する。
〔従来の技術および発明が解決しようとする問題点〕
画像処理装置において、原画像を記憶するシステムメモ
リと各マイクロプロセッサ(MPU)用のローカルメモ
リとを有し、システムメモリ上の原画像をローカルメモ
リ上に転送して文字等の位置決めを行なう処理がなされ
る。第4図は上述の如きデータ転送を行なう場合の従来
のタイミングチャートである。図に示すように制御信号
であるREAD信号によって、まず、システムメモリ2
1がらシステムメモリ上にデータDATAが読み出され
、次にMPU23からのWRITE信号によってローカ
ルバスを介してローカルメモリ25に書き込まれる。
この場合、アクノリソジド(ACK)信号は読み出し開
始後にシステムメモリからローカルメモリへ送り出され
読み出し終了において終了する。また、ローカルメモリ
への書込みが開始するとローカルメモリ側からACK信
号がシステムメモリへ返される。このように従来方式に
おいてはデータは一已システムへ゛スSB上に読み出さ
れローカルバスRBを介してローカルメモリに取り込ま
れる。
しかしながらこのようなデータ転送方式ではローカルメ
モリに取り込むまでに期間T、なる読出しと書込みと各
のサイクルがあるため時間を要し、本来高速化の必要な
画像処理において処理時間の増大を来している。
〔問題点を解決するための手段および作用〕本発明は上
述の問題点を解消したデータ転送方式を提供することに
あり、基本的にはシステムメモリ21からのデータの読
出しサイクル内でローカルメモリ25への書込みを可能
とする方式であって、その手段は、ローカルバスRB上
にバス制御手段24を備え、システムメモリ21のアク
セス時にそのデータをREADすると同時にローカルメ
モリに書込む動作を行わしめることにある。
〔実施例〕
第1図は本発明に係るデータ転送方式のタイミングチャ
ートである。図に示すように、システムメモリ21から
読出し制御信号READによりシステムバス上B上に読
み出されたデータは、バス制御手段24からの書込み制
御信号WRITEにより読み出しサイクルT、の範囲内
でローカルメモリに書込まれる。この場合、バス制御手
段からMPUへACKIが、システムメモリからACK
2が、ローカルメモリからACK3がそれぞれ送出され
読み出し、書込み等、終了を通知する。
第2図は第1図のデータ転送を行なう装置の構成例、第
3図はその要部構成図である。第2図において、21は
システムメモリ、22はバスインターフェイス、23は
MPU、24はバス制御回路、25はローカルメモリ、
SBはシステムバス、RBはローカルバスである。更に
、システムバスにはシステム(10、スキャナアダプタ
、バスインターフェイス等が接続され、ローカルバスに
はローカルI10.ROM等が接続されている。システ
ムバスSBは装置の共通バスであり、システムメモリ、
システムバス0等を複数のMPUが共有してアクセスす
るために使用される。バスインターフェイスはシステム
バスSBとMPUのローカルバスRBとのインターフェ
イスを行なう。バス制御回路は前述の如く、システムメ
モリをアクセスする時にはそのデータをREADすると
同時にローカルメモリに書き込み動作を行なう。ローカ
ルI10は例えば、タイマー等からなる。また、システ
ムI10は例えば、フロッピーディスク等からなる。シ
ステムメモリにはスキャナからの画像データを格納する
第3図は第2図の要部構成図であって、22〜25は第
2図の各々に対応する装置であり、ABはアドレスバス
、DBはデータバスである。又、R9W、Aはそれぞれ
RE八へ信号、Wl’l ITR信号およびACK信号
である。まず、MPU23からREAD信号が発せられ
、これはバス制御回路24およびバスインターフェイス
22を経てシステムバスSBへ送られる。この信号に対
してシステムメモリ21からはACK信号が応答される
。ACK信号はバスインターフェイス22を経てバス制
御回路24に取り込まれ、?’1PU23からの−RI
TE信号にもとづきバス制御回路はWRITE信号をロ
ーカルメモリ25へ送る。これによってシステムバス上
のデータはローカルメモリ内に書込まれる。ローカルメ
モリ25からはACK信号がバス制御回路24へ返され
、バス制御回路からはACK信号がMPUへ返される。
第1図に示す^CKI〜ACK3はA(J 1がMPU
へのACK信号、ACK2がシステムバスからのACK
(8号、ACK3がローカルメモリからのACK信号を
示し、各々RtiAD信号およびWRITE信号の開始
および終了を示している。アドレスバスABはREAD
/WRITE信号のアドレスを転送し、データハスDB
はシステムバスからのデータを転送する。
〔発明の効果〕
以上述べたように本発明によれば、データ転送と同時に
そのデータ処理が可能となるため画像処理の高速化が図
れる効果がある。
【図面の簡単な説明】
第1図は本発明に係るデータ転送方式のタイミングチャ
ート、 第2図は第1図データ転送力式を実施する装置構成例、 第3図は第2図の要部構成図、および 第4図は従来のデータ転送方式のタイミングチャートで
ある。 (符号の説明) 21・・・システムメモリ、 22・・・バスインターフェイス、 23・・・マイクロプロセッサ、 24・・・バス制御回路、 25・・・ローカルメモリ、 SB・・・システムバス、 RB・・・ローカルバス、 AB・・・アドレスバス、 DB・・・データバス。

Claims (1)

    【特許請求の範囲】
  1. 1、原画像を記憶するシステムメモリと各マイクロプロ
    セッサ用のローカルメモリとこれらを接続するシステム
    バスおよびローカルバスを有し、システムメモリ上の原
    画像をローカルメモリ上に転送して文字等の位置決めを
    行なう画像処理装置のデータ転送方式において、前記ロ
    ーカルバス上にバス制御手段を備え、前記バス制御手段
    からの書込み制御信号にもとづいて、前記システムメモ
    リからデータを読み込むと同時に前記ローカルメモリ上
    に読込みデータを書き込むようにしたことを特徴とする
    データ転送方式。
JP6016387A 1987-03-17 1987-03-17 デ−タ転送方式 Pending JPS63226749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6016387A JPS63226749A (ja) 1987-03-17 1987-03-17 デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6016387A JPS63226749A (ja) 1987-03-17 1987-03-17 デ−タ転送方式

Publications (1)

Publication Number Publication Date
JPS63226749A true JPS63226749A (ja) 1988-09-21

Family

ID=13134209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6016387A Pending JPS63226749A (ja) 1987-03-17 1987-03-17 デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS63226749A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184147A (zh) * 2011-05-05 2011-09-14 汉柏科技有限公司 基于内存接口的数据处理加速装置及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184147A (zh) * 2011-05-05 2011-09-14 汉柏科技有限公司 基于内存接口的数据处理加速装置及方法

Similar Documents

Publication Publication Date Title
JPS63226749A (ja) デ−タ転送方式
JP4123315B2 (ja) デュアルポートramのデータ受け渡し装置および方法
JPH0222748A (ja) 不揮発生メモリ制御回路
JP4513054B2 (ja) 情報端末
JP3028998B2 (ja) Dma転送回路
JP2876488B2 (ja) 半導体ファイルメモリ装置
JPS63228359A (ja) デ−タ転送制御方式
JP2581144B2 (ja) バス制御装置
JPH0215425Y2 (ja)
JP2574821B2 (ja) ダイレクトメモリアクセス・コントローラ
JPS6048566A (ja) メモリバスアクセス方式
JPS6213688B2 (ja)
JP2617132B2 (ja) ダイレクトメモリアクセス方式
JPS5844420Y2 (ja) デ−タ高速処理装置
JPH02211571A (ja) 情報処理装置
JPS62241057A (ja) 入出力処理高速化回路
JPH07175750A (ja) データ転送方式
JPH06161947A (ja) コンピュータシステム
JPH04333950A (ja) 情報処理システム
JPS59114660A (ja) フイ−ルド選択読取り方式
JPS5818652B2 (ja) ブラウン管表示制御装置
JPS5953929A (ja) デ−タ転送装置
JPH02299076A (ja) イメージデータ上下反転方式
JPS61112272A (ja) マイクロコンピユ−タ応用装置
JPS62145345A (ja) 直接メモリアクセス間隔制御方式