JPS59114660A - フイ−ルド選択読取り方式 - Google Patents
フイ−ルド選択読取り方式Info
- Publication number
- JPS59114660A JPS59114660A JP22307182A JP22307182A JPS59114660A JP S59114660 A JPS59114660 A JP S59114660A JP 22307182 A JP22307182 A JP 22307182A JP 22307182 A JP22307182 A JP 22307182A JP S59114660 A JPS59114660 A JP S59114660A
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- record
- field
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は７０ツビーデイスクのような磁気記憶装置を
有する情報処理システムに於けるフィールド選択読取り
方式に関する。
有する情報処理システムに於けるフィールド選択読取り
方式に関する。
従来、例えばフロッピーディスクからシステム内のメイ
ンメモリに対しデータ転送を行う場合、データはディス
クのトラック上の各セクタからブロック単位で読取られ
転送さｎていた。この場合、前記ブロックは夫々、指定
さｎたサイズのレコードエリアを複数含み、また各レコ
ードエリアは所定データが書込まれているデータフィー
ルドにより構成されている。
ンメモリに対しデータ転送を行う場合、データはディス
クのトラック上の各セクタからブロック単位で読取られ
転送さｎていた。この場合、前記ブロックは夫々、指定
さｎたサイズのレコードエリアを複数含み、また各レコ
ードエリアは所定データが書込まれているデータフィー
ルドにより構成されている。
従来このよう）ｊデータ読取り方式の場合、各レコード
内の特定フィールドのデータしか実際には必要ではない
場合、人出力バツファやメインメモリの容量を無駄に使
用することになり、メモリの使用効率が悪い欠点がある
。
内の特定フィールドのデータしか実際には必要ではない
場合、人出力バツファやメインメモリの容量を無駄に使
用することになり、メモリの使用効率が悪い欠点がある
。
メインメモリの使用効率を高め、また入出力バソファの
容量を小さくでき、データのアクセス効率も向上する等
の利点をもった情報処理システムにおけるフィールド選
択読取り方式を提供することである。
容量を小さくでき、データのアクセス効率も向上する等
の利点をもった情報処理システムにおけるフィールド選
択読取り方式を提供することである。
磁気記憶装置を冶する二情報処理システムに於いて、該
磁気記憶装置から主記憶部へ情報がダイレクトメモリア
クセス方式で送られる際、上記磁気記憶装置の磁気記憶
媒体に記憶された記憶ブロックのうち特定ブロックを検
出する特定ブロック検出手段と、該特定ブロックを構成
するレコードのうちから特定レコードを検出する？ｌＦ
・レコード、検出手段と、該特定レコードを構成するフ
ィールドのうち特定フィールドを検出する特定フィール
ド検出手段と、該特定フィールド検出手段が検出した特
定フィールドを複数読取る特定フィールド読取り手段と
を備えたフィールド選択読取り方式である。
磁気記憶装置から主記憶部へ情報がダイレクトメモリア
クセス方式で送られる際、上記磁気記憶装置の磁気記憶
媒体に記憶された記憶ブロックのうち特定ブロックを検
出する特定ブロック検出手段と、該特定ブロックを構成
するレコードのうちから特定レコードを検出する？ｌＦ
・レコード、検出手段と、該特定レコードを構成するフ
ィールドのうち特定フィールドを検出する特定フィール
ド検出手段と、該特定フィールド検出手段が検出した特
定フィールドを複数読取る特定フィールド読取り手段と
を備えたフィールド選択読取り方式である。
以下、図面を参照してこの発明の一実施例を説明する。
第１図はフロッピーディスクとメインメモリ間において
、ＤＭＡ （Ｄｉｒｏｃｔ ＭｅｍｏｒｙＡｃｃｅｓｓ
）方式によりデータ転送の行える情報処理システムの要
部のブロック回路図である。図において、１は前記フロ
ッピーディスクであり、このフロッピーディスク１はデ
ィスクコントローラ２、データバス３を介し、システム
内の前記メインメモリ（図示路）と接続ざｎｌまたのＭ
ＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ
Ｃｏｎｔｒｏｌｌｏｒ）４の制御下に、周知のように図
示しないＣＰＵ（中央処理装置）の制御とは独立して前
記メインメモリ間とのデータ転送が行われる。
、ＤＭＡ （Ｄｉｒｏｃｔ ＭｅｍｏｒｙＡｃｃｅｓｓ
）方式によりデータ転送の行える情報処理システムの要
部のブロック回路図である。図において、１は前記フロ
ッピーディスクであり、このフロッピーディスク１はデ
ィスクコントローラ２、データバス３を介し、システム
内の前記メインメモリ（図示路）と接続ざｎｌまたのＭ
ＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ
Ｃｏｎｔｒｏｌｌｏｒ）４の制御下に、周知のように図
示しないＣＰＵ（中央処理装置）の制御とは独立して前
記メインメモリ間とのデータ転送が行われる。
ディスクコントルーラ２はＣＰＵからディスクアドレス
、リード／ライト制御信号Ｒ／Ｗを与えらｎｌまたＤＡ
ＣＫ（ＤＡＴＡ ＡＣＫＮＯＷＬＥＤＧＥ ）コント
ローラ５からの制御信号を受けるとディフク１に対しデ
ータの読出し、書込みを行う。而してディスクコントロ
ーラ２はデータの読出しを行う場合、信号ＤＲＱを発生
し、それを前記ＤＡＣＫコントローラ５、アンドゲート
６゜７へ夫々与える。
、リード／ライト制御信号Ｒ／Ｗを与えらｎｌまたＤＡ
ＣＫ（ＤＡＴＡ ＡＣＫＮＯＷＬＥＤＧＥ ）コント
ローラ５からの制御信号を受けるとディフク１に対しデ
ータの読出し、書込みを行う。而してディスクコントロ
ーラ２はデータの読出しを行う場合、信号ＤＲＱを発生
し、それを前記ＤＡＣＫコントローラ５、アンドゲート
６゜７へ夫々与える。
ＤＭＡＣ４はＣＰＵから前記メインメモリを構成するＲ
ＡＭ（ランダムアクセスメモリ）に対するアドレスデー
タ、転送データのデータレンクスをデータ転送の際プリ
セットされ、而してア下レスバス８に対しアドレスデー
タを出力する。またＨＡＬＴモードのときにはＣＰＵに
対し信号ＨＡＬＴ ＲＱ（ＲＱＵＥＳＴ）を出力し、
而してＣＰＵはこｎに応じてＤＭＡＣ４に対し信号ＨＡ
ＬＴ ＡＣＫを出力する。更にデータエンドの際には
ＣＰＵに対し信号ＤＥＮＥを出力する。またアンドゲー
ト６からＤＭＡ転送を要求する信号ＴＸＲＱを受けつけ
るとＤＭＡＣ４はこねに応じ、信号ＴＸＡＣＫ（ＡＣＫ
ＮＯＷＬＥＤＧＥ ）を出力し、ＤＡＣＫコントローラ
５に印加する。
ＡＭ（ランダムアクセスメモリ）に対するアドレスデー
タ、転送データのデータレンクスをデータ転送の際プリ
セットされ、而してア下レスバス８に対しアドレスデー
タを出力する。またＨＡＬＴモードのときにはＣＰＵに
対し信号ＨＡＬＴ ＲＱ（ＲＱＵＥＳＴ）を出力し、
而してＣＰＵはこｎに応じてＤＭＡＣ４に対し信号ＨＡ
ＬＴ ＡＣＫを出力する。更にデータエンドの際には
ＣＰＵに対し信号ＤＥＮＥを出力する。またアンドゲー
ト６からＤＭＡ転送を要求する信号ＴＸＲＱを受けつけ
るとＤＭＡＣ４はこねに応じ、信号ＴＸＡＣＫ（ＡＣＫ
ＮＯＷＬＥＤＧＥ ）を出力し、ＤＡＣＫコントローラ
５に印加する。
対レジスタ群９の各対レジスタ（９Ａ１．９Ｌ１）、・
・・・・・、（９Ａｎ、９Ｌｎ ）には夫々、フロッピ
ーディスク１の各セクタ内のレコードエリアのデータフ
ィールドから読出されるデータの相対アドレスとデータ
レンクスとがＣＰＵによってプリセットされる。そして
それらの対レジスタからの対データは夫々レコードコン
トローラ１０に順次送出さｎる。
・・・・・、（９Ａｎ、９Ｌｎ ）には夫々、フロッピ
ーディスク１の各セクタ内のレコードエリアのデータフ
ィールドから読出されるデータの相対アドレスとデータ
レンクスとがＣＰＵによってプリセットされる。そして
それらの対レジスタからの対データは夫々レコードコン
トローラ１０に順次送出さｎる。
ブロックレンクスレジスタ１０にはＣＰＵによってブｐ
ツクレンクスがプリセットされ、そのデータは一致検出
回路１１の一端に入力する。この−紙検出回路１１の他
端にはカウンタ１２の計数出力が入力し、而してその一
致検出信号はブロックコントローラ１３に入力する。こ
のブロックコントローラ１３はソフト上のセクタとノ１
−ド上のセクタとのＤＥＡＤ ５ＰＡＣＥの制御を行
う回路であり、而して前記ソフト上のセクタとは前記ブ
ロックレンクスレジスタ１０にプリセットされて決める
ブロックレンクスを規定するものであり、前記−紙検出
信号の入力に応じた信号ＢＣを出力、 してレコード
コントローラ１４、アンドケート１５に直接与え、また
アンドゲート７ヘインノく一タ１６を介し与えている。
ツクレンクスがプリセットされ、そのデータは一致検出
回路１１の一端に入力する。この−紙検出回路１１の他
端にはカウンタ１２の計数出力が入力し、而してその一
致検出信号はブロックコントローラ１３に入力する。こ
のブロックコントローラ１３はソフト上のセクタとノ１
−ド上のセクタとのＤＥＡＤ ５ＰＡＣＥの制御を行
う回路であり、而して前記ソフト上のセクタとは前記ブ
ロックレンクスレジスタ１０にプリセットされて決める
ブロックレンクスを規定するものであり、前記−紙検出
信号の入力に応じた信号ＢＣを出力、 してレコード
コントローラ１４、アンドケート１５に直接与え、また
アンドゲート７ヘインノく一タ１６を介し与えている。
レコードレンクスレジスタ１７にはレコードレンクスが
ＣＰＵによってプリセットさｎ１而してそのデータは一
致検出回路１８の一端に印加され、またその他端にはカ
ウンタ１９の計数出力が印加される。そしてその−数構
出信号はレコードコントローラ１４に入力するはが、カ
ウンタ１９にリセット信号として印加される。このレコ
ードコントローラ１４は前記レコード内の指定フィール
ドのデータのみをメインメモリに対しＤＭＡ転送させる
ための回路であり、その出力はデータ読出し、指令とし
てインバータ２０を介しＤＡＣＫコントローラ５、アン
ドゲート６へ印加さｎる。而してＤＡＣＫコン（ローラ
５はディスクコントローラ２に対し同様に読出し指令を
与える。またアンドゲートは信号ＴＸＲＱ （ＲＥＱＵ
ＥＳＴ ）を出力してＤＭＡＣ４に与え、次のデータ処
理に対するリクエストを行わせる。
ＣＰＵによってプリセットさｎ１而してそのデータは一
致検出回路１８の一端に印加され、またその他端にはカ
ウンタ１９の計数出力が印加される。そしてその−数構
出信号はレコードコントローラ１４に入力するはが、カ
ウンタ１９にリセット信号として印加される。このレコ
ードコントローラ１４は前記レコード内の指定フィール
ドのデータのみをメインメモリに対しＤＭＡ転送させる
ための回路であり、その出力はデータ読出し、指令とし
てインバータ２０を介しＤＡＣＫコントローラ５、アン
ドゲート６へ印加さｎる。而してＤＡＣＫコン（ローラ
５はディスクコントローラ２に対し同様に読出し指令を
与える。またアンドゲートは信号ＴＸＲＱ （ＲＥＱＵ
ＥＳＴ ）を出力してＤＭＡＣ４に与え、次のデータ処
理に対するリクエストを行わせる。
一方、ディスクコントローラ２はハード的なセクタが検
出されるごとに信号５ＥＣＴＯＲを出力し、そｎをアン
ドゲート１５に印加する。そしてその出力はカウンタ１
２、ブロックコントローラ１３にリセット信号として印
加ざゎる。またアンドゲート７の出力はカウンタ１２．
１９に夫々、クロックＣＬＫとして印加さｎている。
出されるごとに信号５ＥＣＴＯＲを出力し、そｎをアン
ドゲート１５に印加する。そしてその出力はカウンタ１
２、ブロックコントローラ１３にリセット信号として印
加ざゎる。またアンドゲート７の出力はカウンタ１２．
１９に夫々、クロックＣＬＫとして印加さｎている。
次に第２図（Ｂ）〜（６）のタイムチャート等を参照し
て動作を説明する。なお、第２１ｆｆｌ（Ａ）はクロッ
ピーディスク１のトラック上のＭ記ブロック、レコード
、フィールドの関係を夫々概念的に示すものである。
て動作を説明する。なお、第２１ｆｆｌ（Ａ）はクロッ
ピーディスク１のトラック上のＭ記ブロック、レコード
、フィールドの関係を夫々概念的に示すものである。
ＣＰＵはフロッピーディスク１をアクセスしてメインメ
モリに対しデータをＤＭＡ転送させるときには、ＤＭＡ
Ｃ４に対しメインメモリのアドレスと転送するデータレ
ンクスを示すデータとを夫々与える。またＣＰＵＩ；ｔ
ＤＭＡｃ４に設定した前記データレンクス分の対レジス
タ（９Ａ、 、９Ｌ１）、・・・・・・（９Ａｎ、９Ｌ
ｎ ）に対し１番目のレコード（ＲＥＣＯＲＤ １）
から順に各レコード内のフィールドの相対アドレスとデ
ータレンクスとを夫々プリセットする。更にＣＰＵは、
ブロックレンクスレジスタ１０、レコードレンクスレジ
スタ１７に対し夫々、ブロックレンクス、レコードレン
クスの各データをプリセットする。またＣＰＵはディス
クコントローラ２に対しディスクアドレス、リード／ラ
イト制御信号Ｒ／Ｗとを夫々与える。
モリに対しデータをＤＭＡ転送させるときには、ＤＭＡ
Ｃ４に対しメインメモリのアドレスと転送するデータレ
ンクスを示すデータとを夫々与える。またＣＰＵＩ；ｔ
ＤＭＡｃ４に設定した前記データレンクス分の対レジス
タ（９Ａ、 、９Ｌ１）、・・・・・・（９Ａｎ、９Ｌ
ｎ ）に対し１番目のレコード（ＲＥＣＯＲＤ １）
から順に各レコード内のフィールドの相対アドレスとデ
ータレンクスとを夫々プリセットする。更にＣＰＵは、
ブロックレンクスレジスタ１０、レコードレンクスレジ
スタ１７に対し夫々、ブロックレンクス、レコードレン
クスの各データをプリセットする。またＣＰＵはディス
クコントローラ２に対しディスクアドレス、リード／ラ
イト制御信号Ｒ／Ｗとを夫々与える。
そしてブロックコントローラ１３がデータのＤＭＡ転送
開始時にソフト上のセクタに応じて１ブロツク目の開始
を示す“１″レベルの１発信号ＢＣを出力し、そしてそ
の信号Ｂｅが゛０°レベルに反１ｆｉ［にはディスクコ
ントローラ２は信号ＤＲＱを出力開始してそれをアンド
ゲート６．７に夫々印加させる。而して以後のデータ転
送中は、“１″として前記１発信号ＢＣが出力するとき
を除いて前記アンドゲート７は開成され、且つアンドゲ
ート１５は閉成されており、したがってその間、アンド
ゲート７からは信号ＤＲＡに同期した信号が出力し、ク
ロックＣＬＫとしてカウンタ１２．１９へ夫々印加さｎ
１計敵される。したがってカウンタ１２．１９は夫々計
数動作を開始し、その計数出力を対応する一致検出回路
１１．１８の各一端に印加することになる。
開始時にソフト上のセクタに応じて１ブロツク目の開始
を示す“１″レベルの１発信号ＢＣを出力し、そしてそ
の信号Ｂｅが゛０°レベルに反１ｆｉ［にはディスクコ
ントローラ２は信号ＤＲＱを出力開始してそれをアンド
ゲート６．７に夫々印加させる。而して以後のデータ転
送中は、“１″として前記１発信号ＢＣが出力するとき
を除いて前記アンドゲート７は開成され、且つアンドゲ
ート１５は閉成されており、したがってその間、アンド
ゲート７からは信号ＤＲＡに同期した信号が出力し、ク
ロックＣＬＫとしてカウンタ１２．１９へ夫々印加さｎ
１計敵される。したがってカウンタ１２．１９は夫々計
数動作を開始し、その計数出力を対応する一致検出回路
１１．１８の各一端に印加することになる。
一方、レコードコントローラ１４には先ず、対レジスタ
（９Ａ１ ％ ９Ｌｉ ）から夫々、前記１ブロツク
目の１番目のレコードに対する相対アドレスとデータレ
ンクスとを示す各データが転送されてくる。そしてこの
データと一致検出回路１８がらの一致検出信号の入力状
態に応じてレコードコントローラ１４は第２図□□□ン
に示すように、前記ＲＥＣＯＲＤＩの読出すべきデータ
を含むフィールドの間だけ、信号ＤＲＱを反転させたク
ロックを出力し、インバータ２０を介しアンドゲート６
、ＤＡＣＫコントローラ５へ夫々印加する。したがって
ＤＭＡＣ４にはこの間、前記クロックに同期したクロッ
クが出力して信号ＴＸＲＱとして印加さｎ１前記フイー
ルドからのデータＤＭＡ転送を実行せしめる。ま７：Ｄ
Ａ ＣＫにコントローラ５はコレニｌｉ−＋Ｉ 期し
て第２図（ＧＪに示すように、前記クロックに゛反転し
たクロックを出力してディスクコントローラ２へ供給す
るので、シタがってフロッピーディスク１の指定された
エリアの１ブロツク目のＲＥＣＯＲＤＩの指定フィール
ド内のデータが読出さｎ、ｌ１０（入／出力）バッファ
を介し・メインメモリへＤＭＡ転送されることになる。
（９Ａ１ ％ ９Ｌｉ ）から夫々、前記１ブロツク
目の１番目のレコードに対する相対アドレスとデータレ
ンクスとを示す各データが転送されてくる。そしてこの
データと一致検出回路１８がらの一致検出信号の入力状
態に応じてレコードコントローラ１４は第２図□□□ン
に示すように、前記ＲＥＣＯＲＤＩの読出すべきデータ
を含むフィールドの間だけ、信号ＤＲＱを反転させたク
ロックを出力し、インバータ２０を介しアンドゲート６
、ＤＡＣＫコントローラ５へ夫々印加する。したがって
ＤＭＡＣ４にはこの間、前記クロックに同期したクロッ
クが出力して信号ＴＸＲＱとして印加さｎ１前記フイー
ルドからのデータＤＭＡ転送を実行せしめる。ま７：Ｄ
Ａ ＣＫにコントローラ５はコレニｌｉ−＋Ｉ 期し
て第２図（ＧＪに示すように、前記クロックに゛反転し
たクロックを出力してディスクコントローラ２へ供給す
るので、シタがってフロッピーディスク１の指定された
エリアの１ブロツク目のＲＥＣＯＲＤＩの指定フィール
ド内のデータが読出さｎ、ｌ１０（入／出力）バッファ
を介し・メインメモリへＤＭＡ転送されることになる。
而してこの間、カウンタ１９の計数動作によってその計
数出力がレコードレンクスレジスタ１７へ設定さγｔＫ
データと一致したときには、１１″′の一致検出信号が
一致検出回路１８から出力し、レコードコントローラ１
４へ印加されると共にカウンタ１９にリセット信号とし
て印加され、リセットされることになる。
数出力がレコードレンクスレジスタ１７へ設定さγｔＫ
データと一致したときには、１１″′の一致検出信号が
一致検出回路１８から出力し、レコードコントローラ１
４へ印加されると共にカウンタ１９にリセット信号とし
て印加され、リセットされることになる。
２番目以下のレコードＲＥ ＣＯＲＤ ２、ＲＥＣＯＲ
Ｄ３の指定フィールド内のデータに対するＤＭＡ転送動
作も全く同様である。而してこの間、カウンタ１２の計
数動作によってその計数出力がブロックレンクスレジス
タ１０に設定さｎでいるデータと一致すると“′１゛の
一致検出信号か一致検出回路１１から出力してブロック
コントローラ１３へ印加される。そしてブロックコント
ローラ１３はこの一致検出信号の入力状態に応じて前記
信号ＢＣを作成出力することになる。また信号ＢＣが“
１″として出力中に八−ド上の信号５ＥＣＴＯＲが出力
するとアンドゲート１５からこれに同期した信号が出力
し、カウンタ１２、ブロックコントローラ１３へ夫々リ
セット信号として印加され、夫々リセットさせる。而し
て第２図からも分かるようにこの例では、１ブロツクは
４つのレコードから構成されていることになる。
Ｄ３の指定フィールド内のデータに対するＤＭＡ転送動
作も全く同様である。而してこの間、カウンタ１２の計
数動作によってその計数出力がブロックレンクスレジス
タ１０に設定さｎでいるデータと一致すると“′１゛の
一致検出信号か一致検出回路１１から出力してブロック
コントローラ１３へ印加される。そしてブロックコント
ローラ１３はこの一致検出信号の入力状態に応じて前記
信号ＢＣを作成出力することになる。また信号ＢＣが“
１″として出力中に八−ド上の信号５ＥＣＴＯＲが出力
するとアンドゲート１５からこれに同期した信号が出力
し、カウンタ１２、ブロックコントローラ１３へ夫々リ
セット信号として印加され、夫々リセットさせる。而し
て第２図からも分かるようにこの例では、１ブロツクは
４つのレコードから構成されていることになる。
猶、前記実施例では１つのブロックに４個のレコードを
含ませたが、この数はこれに限らず任意である。また磁
気記憶装置としてフロッピーディスクを用いたが、他種
の装置であってもよい。
含ませたが、この数はこれに限らず任意である。また磁
気記憶装置としてフロッピーディスクを用いたが、他種
の装置であってもよい。
この発明は以上説明したように、ＤＡＭ転送するデータ
のブロックと、このブロックを構成するレコードと、こ
のレコード内のフィールドとを夫々指定して指定データ
のみを選択的に磁気記憶装置から読出すようにした情報
処理システムにおけるフィールド選択読取り方式を提供
したから、メインメモリの使用効率が高！す、また人出
力バツ７アの容量を小さくでき、データのアクセス効率
が向上する等の利点がある。
のブロックと、このブロックを構成するレコードと、こ
のレコード内のフィールドとを夫々指定して指定データ
のみを選択的に磁気記憶装置から読出すようにした情報
処理システムにおけるフィールド選択読取り方式を提供
したから、メインメモリの使用効率が高！す、また人出
力バツ７アの容量を小さくでき、データのアクセス効率
が向上する等の利点がある。
第１図はこの発明の一実施例の要部のブロック回路図、
第２図はタイミングチャート等を示す図である。 １・・・・・・フロッピーディスク、２・・・・・・デ
ィスクコントローラ、４・・・・・・ＤＭＡコントロー
ラ、５・・・・・・ＤＡＣＫコントローラ、９・・・・
・・対レジスタ群、１０・・・・・・ブロックレンクス
レジスタ、１１．１８・・・・・・−数構出回路、１２
．１９・・・・・・カウンタ、１３・・・・・・ブロッ
クコントローラ、１４・・・・・・レコードコントロー
ラ、１７・・・・・・レコードレンクスレジスタ。
第２図はタイミングチャート等を示す図である。 １・・・・・・フロッピーディスク、２・・・・・・デ
ィスクコントローラ、４・・・・・・ＤＭＡコントロー
ラ、５・・・・・・ＤＡＣＫコントローラ、９・・・・
・・対レジスタ群、１０・・・・・・ブロックレンクス
レジスタ、１１．１８・・・・・・−数構出回路、１２
．１９・・・・・・カウンタ、１３・・・・・・ブロッ
クコントローラ、１４・・・・・・レコードコントロー
ラ、１７・・・・・・レコードレンクスレジスタ。
Claims (1)
- 磁気記憶装置を有する情報処理システムに於いて、該磁
気記憶装置から主記憶部へ情報がダイレクトメモリアク
セス方式で送られる際、上記磁気記憶装置の磁気記憶媒
体に記憶された記憶ブロックのうち特定ブロックを検出
する特定プルツク検出手段と、該特定ブロックを構成す
るレコードのうちから特定レコードを検出する特定レコ
ード検出手段と、該特定レコードを構成するフィールド
のうち特定フィールドを検出する特定フィールド検出手
段と、該特定フィールド検出手段が検出した特定フィー
ルドを複数読取る特定フィールド読取り手段どを備えた
ことを特徴とするフィールド選択読取り方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22307182A JPS59114660A (ja) | 1982-12-21 | 1982-12-21 | フイ−ルド選択読取り方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22307182A JPS59114660A (ja) | 1982-12-21 | 1982-12-21 | フイ−ルド選択読取り方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59114660A true JPS59114660A (ja) | 1984-07-02 |
Family
ID=16792371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22307182A Pending JPS59114660A (ja) | 1982-12-21 | 1982-12-21 | フイ−ルド選択読取り方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589361A (ja) * | 1990-10-22 | 1993-04-09 | Hallmark Cards Inc | 販売機及び販売方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513180A (ja) * | 1974-05-28 | 1976-01-12 | Gen Electric | |
| JPS56111958A (en) * | 1980-02-09 | 1981-09-04 | Casio Comput Co Ltd | Data filing device |
-
1982
- 1982-12-21 JP JP22307182A patent/JPS59114660A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513180A (ja) * | 1974-05-28 | 1976-01-12 | Gen Electric | |
| JPS56111958A (en) * | 1980-02-09 | 1981-09-04 | Casio Comput Co Ltd | Data filing device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589361A (ja) * | 1990-10-22 | 1993-04-09 | Hallmark Cards Inc | 販売機及び販売方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59114660A (ja) | フイ−ルド選択読取り方式 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPS6024666A (ja) | 高速ｄｍａ装置 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JP2570271B2 (ja) | 半導体メモリ制御装置 | |
| JPH0571116B2 (ja) | ||
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JP2617132B2 (ja) | ダイレクトメモリアクセス方式 | |
| JP2768022B2 (ja) | メモリコントローラ | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| SU1619282A1 (ru) | Запоминающее устройство | |
| JPS62145444A (ja) | 画像デ−タ記録装置 | |
| JPS63226749A (ja) | デ−タ転送方式 | |
| JPS61214047A (ja) | メモリデ−タ転送回路 | |
| JPS6249537A (ja) | デ−タバツフアコントロ−ラ | |
| JPH1165774A (ja) | データ記録再生装置 | |
| JPH0477342B2 (ja) | ||
| JPH03144779A (ja) | 画像処理システム | |
| JPH0567037A (ja) | Ｄｍａ転送装置 | |
| JPS6043763A (ja) | バツフア制御方式 | |
| JPH0329044A (ja) | Ｄｍａ転送回路 | |
| JPH04268645A (ja) | トレースメモリ装置 | |
| JPH04157552A (ja) | データ転送装置 | |
| JPS61127025A (ja) | 光デイスク制御装置 |