JP7374059B2 - 配線形成方法 - Google Patents

配線形成方法 Download PDF

Info

Publication number
JP7374059B2
JP7374059B2 JP2020160867A JP2020160867A JP7374059B2 JP 7374059 B2 JP7374059 B2 JP 7374059B2 JP 2020160867 A JP2020160867 A JP 2020160867A JP 2020160867 A JP2020160867 A JP 2020160867A JP 7374059 B2 JP7374059 B2 JP 7374059B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
transfer mold
conductive member
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020160867A
Other languages
English (en)
Other versions
JP2022053956A5 (ja
JP2022053956A (ja
Inventor
裕司 小松
大介 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CONNECTEC JAPAN CORPORATION
Original Assignee
CONNECTEC JAPAN CORPORATION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2020160867A priority Critical patent/JP7374059B2/ja
Application filed by CONNECTEC JAPAN CORPORATION filed Critical CONNECTEC JAPAN CORPORATION
Priority to KR1020237005121A priority patent/KR20230084122A/ko
Priority to CN202180063636.9A priority patent/CN116157273A/zh
Priority to US18/041,900 priority patent/US20240032205A1/en
Priority to EP21871866.6A priority patent/EP4219165A1/en
Priority to PCT/JP2021/000514 priority patent/WO2022064729A1/ja
Priority to TW110101041A priority patent/TW202231496A/zh
Publication of JP2022053956A publication Critical patent/JP2022053956A/ja
Publication of JP2022053956A5 publication Critical patent/JP2022053956A5/ja
Application granted granted Critical
Publication of JP7374059B2 publication Critical patent/JP7374059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41C—PROCESSES FOR THE MANUFACTURE OR REPRODUCTION OF PRINTING SURFACES
    • B41C1/00—Forme preparation
    • B41C1/08—Forme preparation by embossing, e.g. with a typewriter
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/26—Printing on other surfaces than ordinary paper
    • B41M1/34—Printing on other surfaces than ordinary paper on glass or ceramic surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/10—Intaglio printing ; Gravure printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/26—Printing on other surfaces than ordinary paper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/26—Printing on other surfaces than ordinary paper
    • B41M1/30—Printing on other surfaces than ordinary paper on organic plastics, horn or similar materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacture Or Reproduction Of Printing Formes (AREA)
  • Printing Methods (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

特許法第３０条第２項適用 ２０２０年３月４日 ＷｅｋｏＰａ Ｒｅｓｏｒｔ ＆ Ｃｏｎｆｅｒｅｎｃｅ Ｃｅｎｔｅｒで開催された「１６ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ａｎｄ Ｅｘｈｉｂｉｔｉｏｎ ｏｎ ＤＥＶＩＣＥ ＰＡＣＫＡＧＩＮＧ」において公開（発表）
本発明は、基板上に所定パターンの配線を形成する配線形成方法に関するものであり、特に凹凸を有する基板の表面への配線形成に好適な配線形成方法に関するものである。
導電性ペーストを用いた配線形成は、従来の銅配線やハンダ等の金属による配線形成に比べて低温でプロセスを行うことができるため、これまで行えなかったプラスチック等のフィルム上への配線形成やチップ実装が可能である。
従来、この導電性ペーストを用いた配線形成は、一般的に印刷法を用いて行われている。しかしながら、印刷法では形成可能な配線の最小線幅に限界があり、例えば、代表的なスクリーン印刷では約３０μｍ幅の配線印刷が限界とされている。加えて、印刷法ではペースト又はインク状の導電性部材を用いるが、基板に印刷後、直ぐに硬化しないため、厚い配線（アスペクト比の高い配線）を形成した場合、配線がにじむ等して寸法精度が低下し、またペースト又はインク状の導電性部材が有する一定の粘度による流動により形状だれが発生してしまう。したがって、現状、印刷法で形成可能な配線のアスペクト比の上限はせいぜい０．５程度である。
一方、転写型を用いた転写配線形成法（インプリント法）では、ナノレベルサイズまでの配線微細化と、導電性ペーストを硬化させて転写するので、アスペクト比１以上の配線形成も可能である。
この転写型を用いた転写配線形成法に関し、本出願人は特開２０１６－５８６６４号に開示される導電部を有する基板の製造方法（以下、「従来例」という。）を提案している。
この従来例は、基板上に形成する配線パターンと同様のパターンに形成される凹部を備える型（特開２０１６－５８６６４号では印刷版と表記）の前記凹部に導電性ペーストを充填し、この凹部に導電性ペーストが充填された型を基板に重ね合わせて圧接することで、この型の凹部に充填された導電性ペーストを基板に転写し、基板上に所定パターンの配線を形成するものである。
しかしながら、従来例は、ハードレプリカモールドと称する硬質性の転写型が用いられているため、配線形成面に既に別の配線が形成されているなどして凹凸（段差）がある基板に対しては、図２に示すように、凹凸により転写型14が基板11の表面に適正に接地（密着）できず、これにより、転写形成した配線13が特に基板11に予め形成された配線段差近傍で密着せず浮きあがった状態になってしまう不具合が生じてしまう。
特開２０１６－５８６６４号公報
このように、従来の配線形成において、印刷による配線形成では高アスペクト比の配線を形成することができない問題があり、また、転写型を用いた配線形成では表面に凹凸がある基板に対しての適用性がない問題がある。
したがって、表面に凹凸がある基板に高アスペクト比の配線形成を行う場合、現状は、表面に凹凸がある基板に対して平坦化処理を行い、基板表面を平坦化した後、転写型を用いた配線形成を行わなければならず、平坦化処理分の工数が増加しコストがかかってしまう問題がある。
本発明はこのような現状に鑑みなされたものであり、表面に凹凸がある基板に対して、平坦化処理を行うことなく、転写型による転写配線形成を可能とする従来にない画期的な配線形成方法を提供する。
添付図面を参照して本発明の要旨を説明する。
所定パターンの凹部４ａが形成された転写型４の該凹部４ａに導電性部材２を充填し、この導電性部材２が充填された前記転写型４を凹凸を有する基板１の表面に重ね合わせ、前記導電性部材２を前記基板１の表面に転写して該導電性部材２により該基板１の表面上に配線部３を形成する方法であって、デュロメータＡ硬度が４０～７０の軟質性の前記転写型４を用意する準備工程と、前記転写型４を、前記基板１の表面に重ね合わせた後、前記転写型４が前記凹凸に追従するように変形して該転写型４の表面が前記基板１の表面に密着するように圧接させる圧接工程と、を含むことを特徴とする配線形成方法に係るものである。
また、請求項１記載の配線形成方法において、前記凹凸は、前記基板１の表面に設けられたアスペクト比が１以上の配線により形成される段差であり、前記圧接工程は、前記転写型４を、前記基板１の表面に重ね合わせた後、前記転写型４が前記凹凸に追従するように変形して該転写型４の表面が前記基板１の表面および前記配線の上面に密着するように圧接させる工程であることを特徴とする配線形成方法に係るものである。
また、請求項１，２いずれか１項に記載の配線形成方法において、前記転写型４は、シリコーン系高分子化合物を主成分とする主剤に硬化剤が混合された樹脂材料からなるものであることを特徴とする配線形成方法に係るものである。
また、請求項３いずれか１項に記載の配線形成方法において、前記樹脂材料は、前記主剤と前記硬化剤とがほぼ５：１の混合比で混合されたものであることを特徴とする配線形成方法に係るものである。
また、請求項３，４いずれか１項に記載の配線形成方法において、前記転写型４は、所定パターンの凸部が形成された原版上に前記樹脂材料を設けた後、支持基板で加圧成形し、硬化処理を行うことで得られるものであることを特徴とする配線形成方法に係るものである。
また、請求項５記載の配線形成方法において、前記硬化処理は、常温で硬化させる常温硬化処理及び２００℃以上の温度で加熱して硬化させる加熱硬化処理であることを特徴とする配線形成方法に係るものである。
また、請求項６記載の配線形成方法において、前記常温硬化処理は２４時間以上かけて行うことを特徴とする配線形成方法に係るものである。
また、請求項６，７いずれか１項に記載の配線形成方法において、前記硬化処理は、１５℃～３０℃に設定された空間内で４８時間かけて前記常温硬化処理を行い、続いて、２００℃～２５０℃、３０分の前記加熱硬化処理を行うことを特徴とする配線形成方法に係るものである。
本発明は上述のようにするから、表面に凹凸がある基板に対しても、転写型を用いた転写配線形成が可能となる。
したがって、例えば表面に凹凸がある基板に高アスペクト比の配線形成を行う場合、本発明を用いることで、これまで転写型を用いる場合に必要としていた平坦化処理が不要となり、その分の工数が削減され、スループットの向上やコスト削減の効果が得られる。
本実施例の転写型を用いた場合の配線形成状態を示す説明図である。 従来の転写型を用いた場合の配線形成状態を示す説明図である。 本実施例の処理工程フロー図である。
好適と考える本発明の実施形態を、図面に基づいて本発明の作用を示して簡単に説明する。
転写型４に形成された所定パターンの凹部４ａに導電性部材２を充填し、この凹部４ａに導電性部材２が充填された転写型４を基板１の表面に重ね合わせ圧接させる。
この圧接により転写型４が基板表面の凹凸に追従して変形し、転写型４が基板表面に対して密着状態になる。
これにより、転写形成した配線部３が基板１に予め形成された配線段差近傍においても浮きあがった状態（基板１に接地していない状態）となる不具合が生じないから、表面に凹凸がある基板に対して、平坦化処理を行わなくても転写型を用いた転写配線形成が可能となる。
したがって、例えば表面に凹凸がある基板に高アスペクト比の配線形成を行う場合、本発明を用いることで、これまで転写型を用いる場合に必要としていた平坦化処理が不要となり、その分の工数が削減され、スループットの向上やコスト削減の効果が得られる。
本発明の具体的な実施例について図面に基づいて説明する。
本実施例は、所定パターンの凹部４ａが形成された転写型４の前記凹部４ａに導電性部材２を充填し、この導電性部材２が充填された転写型４を凹凸を有する基板１の表面に重ね合わせ、前記凹部４ａ内で硬化させた導電性部材２を前記基板１の表面に転写して該導電性部材２により該基板１の表面上に配線部３を形成する配線形成方法である。すなわち、本実施例は、既に基板１上に配線が形成され、その配線により表面に凹凸（段差）がある基板１に、転写型４を用いたインプリント法により配線部３を転写形成する配線形成方法である。
まず、本実施例で用いる転写型４及び導電性部材２について説明する。
本実施例の転写型４は、所定パターンの凸部が形成された原版（マスターモールド）上に樹脂材料を滴下し、支持基板で加圧し成形した後、硬化処理を行うことで得られる一般的にソフトレプリカモールドと称される軟質性の転写型４である。
具体的には、本実施例の転写型４は、シリコーン系高分子化合物を主成分とする主剤と硬化剤とを混合した樹脂材料を硬化させてなるシリコーン樹脂製で、硬さがデュロメータＡ硬度で４０～７０程度のものである。
また、この転写型４に形成される凹部４ａは、基板１に転写形成される配線部３の形状が順テーパー形状となるようなテーパー状（順テーパー状）の凹部に形成されている。
詳細には、本実施例の転写型４は、以下のようにして製造されるものである。
主剤となるＰＤＭＳ（ポリジメチルシロキサン）と硬化剤とを混合比５：１で混合した樹脂材料を所定パターンの凸部が形成された原版上に滴下し、支持基板で加圧成形する。
なお、このＰＤＭＳを主剤とする樹脂材料においては、従来、主剤と硬化剤との混合比は１０：１程度とされているが、本実施例では、上記のように硬化剤の比率を多く（約２倍）している。これは、硬化後の転写型４の表面の粘着性（タック性）を低下させ、転写型４の表面上の導電性部材２を掻き取り易くするためである。
続いて、加圧成形した樹脂材料を、常温（１５℃～３０℃、好ましくは２５℃）で２４時間以上、好ましくは４８時間以上かけて硬化させる常温硬化処理を行う。なお、本実施例の常温硬化処理条件は、２５℃、４８時間としている。
続いて、常温硬化処理した転写型４を原版から取り外し、この取り外した転写型４を、加熱装置（例えばホットプレート等）を用いて、２００℃～３００℃、好ましくは２５０℃で３０分程度、加熱硬化処理を行い樹脂材料を本硬化させ、完成となる。
また、上記製造方法により形成された転写型４の硬さは、デュロメータＡ硬度で６０程度となる。
なお、このＰＤＭＳを主剤とする樹脂材料においては、従来は、原版に滴下した樹脂材料を支持基板で加圧成形した後、１００℃～１５０℃、１０分～３５分程度の加熱硬化処理が行われ、この加熱硬化処理により転写型を所定の硬度に硬化していたが、この従来の加熱硬化処理では、転写型と原版（主材料、ガラス）との熱膨張係数の差により、下限側の１００℃の加熱硬化処理でも２％を超えるパターン収縮が生じてしまう。一方、本実施例では、硬化処理を上述のように常温硬化処理と加熱硬化処理の二段階処理とすることでパターン収縮を０．５％前後に抑えることができる。
具体的には、本実施例においては、２５℃、４８時間の常温硬化処理後のパターン収縮は０．１％程度であり、２５０℃、３０分の加熱硬化処理後のパターン収縮は０．６％程度である。
また、本実施例に用いる導電性部材２は、導電性ペーストに活性光線硬化型樹脂が含有されてなる活性光線硬化型樹脂含有導電性ペーストである。
すなわち、本実施例の配線形成方法は、導電性部材２を加熱により硬化させるのではなく、例えば紫外線等の活性化光線により硬化させるものである。
具体的には、導電性ペーストは、Ａｇペースト（ナノペースト含む）、Ｃｕペースト（ナノペースト含む）、Ａｕペースト（ナノペースト含む）、Ｐｔペースト（ナノペースト含む）、Ｐｄペースト（ナノペースト含む）、Ｒｕペースト（ナノペースト含む）、Ｃペースト（ナノペースト含む）から選択可能であり、本実施例はＡｇペーストを用いている。
また、本実施例は、平均粒子径が基板１に形成される配線部３の最小線幅の１／５～１／１０に設定されている導電性ペーストを用いている。すなわち、例えば、最小Ｌ／Ｓ（ライン＆スペース）＝５μｍ／５μｍの配線パターンを形成する場合、平均粒子径が０．５μｍ～１．０μｍに設定されている導電性ペーストが用いられる。
また、この導電性ペーストに含有される活性光線硬化型樹脂は、紫外線硬化型樹脂であり、導電性部材２中の体積含有率が２０％～４０％となるように導電性ペーストに含有されている。
すなわち、本実施例の導電性部材２は、Ａｇペーストと紫外線硬化型樹脂との体積比が６：４～８：２に設定されている紫外線硬化型樹脂含有Ａｇペーストである。
次に、本実施例の具体的な配線形成方法について説明する。
本実施例の配線形成方法は、前述のとおり、所定パターンの凹部４ａが形成された転写型４の前記凹部４ａに導電性部材２を充填し、この導電性部材２が充填された転写型４を凹凸を有する基板１の表面に重ね合わせ、前記凹部４ａ内の導電性部材２を前記基板１の表面に転写して該導電性部材２により該基板１の表面上に配線部３を形成する配線形成方法である。
すなわち、本実施例は、図３に示すように、転写型４の凹部４ａに導電性部材２を充填する導電性部材充填処理工程と、導電性部材２が充填された転写型４を基板１に重ね合わせる転写型重ね合わせ処理工程と、転写型４の凹部４ａに充填された導電性部材２を硬化させる導電性部材硬化処理工程と、転写型４の凹部４ａ内で硬化させた導電性部材２を基板１に転写して基板１上に所定パターンの配線部３を形成する導電性部材転写処理工程とを有し、この順で処理が行われるものである。
以下、本実施例の各処理工程について説明する。
導電性部材充填処理工程は、転写型４を凹部４ａの開口部が上向きになるようにセットし、上方から導電性部材２を凹部４ａに充填した後、転写型４の表面や凹部４ａから溢れ出ている導電性部材２を、掻き取り具（スキージ）を用いて掻き取り除去し、凹部４ａのみに導電性部材２を充填する処理を行う工程である。
なお、前述したように、本実施例に用いる転写型４は、従来よりも主剤に対する硬化剤の混合比率を大きくして、転写型４の表面の粘着性（タック性）を低下させているから、この導電性部材充填処理工程においては、転写型４の表面上の不要な導電性部材２をスムーズに掻き取り除去することができ、転写型４の表面に不要な導電性部材２が残留することが可及的に防止されることとなる。
また、転写型重ね合わせ処理工程は、凹部４ａに導電性部材２が充填された転写型４を基板１に重ね合わせ、加圧により転写型４を基板１に圧接させる工程である。
本実施例では、転写型４としてデュロメータＡ硬度６０の軟質性転写型４（ソフトレプリカモールド）を用いているから、図１に示すように、転写型４を基板１に圧接させると、転写型４が基板１の凹凸、具体的には、基板１上に既に形成されている配線により形成される段差に追従して弾性変形し、転写型４の表面（凹部４ａの開口部側）が基板１の表面及び基板１上に既に形成されている配線上面に接地（密着）した状態となる。
また、導電性部材硬化処理工程は、転写型４の凹部４ａに充填された導電性部材２を硬化させる工程であり、本実施例では、紫外線照射により導電性部材２を硬化させている。
具体的には、紫外線照射を転写型４の凹部４ａの底側から照射し、この転写型４の凹部４ａに充填された導電性部材２の凹部内面との接触界面部分を硬化させ、導電性部材２の転写型４に対する離型性を向上させている。
本実施例のように、導電性部材２を紫外線照射により硬化させることにより、加熱により硬化させる場合に比べて処理時間が大幅に短縮されることとなる。
なお、この導電性部材硬化処理工程は、転写型４を基板１に重ね合わせる前、すなわち、転写型重ね合わせ処理工程の前に行っても良い。
また、導電性部材転写処理工程は、基板１と重ね合わせた転写型４を基板１から離脱させ、転写型４の凹部４ａ内の導電性部材２を基板１に転写し、基板１上に所定パターンの配線部３を形成する。
次に、本実施例の作用効果について以下に説明する。
本実施例は、転写型４としてデュロメータＡ硬度６０の軟質性転写型４（ソフトレプリカモールド）を用いるから、表面に凹凸がある基板に対して、平坦化処理を行わなくても転写型を用いた転写配線形成（インプリント法による配線形成）が可能となる。
これにより、例えば表面に凹凸がある基板に高アスペクト比（配線幅に対して配線高さが高く、段差が大きい配線）の配線形成を行う場合、これまでは平坦化処理が必要であったが、この平坦化処理が不要となり、その分の工数が削減され、スループットの向上やコスト削減の効果が得られる。
また、本実施例に用いる転写型４は、従来の転写型に比べて表面の粘着性（タック性）が低いから、掻き取り具（スキージ）による導電性部材２の掻き取り処理の作業性が向上する。
また、本実施例に用いる転写型４は、常温硬化処理と加熱硬化処理の二段階の硬化処理で硬化させたものであるから、パターン収縮を０．５％前後に抑えることができる。
また、本実施例は、導電性部材２としてＡｇペーストに紫外線硬化型樹脂を含有させた紫外線硬化型樹脂含有Ａｇペーストを用い、紫外線の照射により導電性部材２を硬化させるから、熱硬化型樹脂含有導電性ペーストを用いて加熱処理により硬化させる場合に比べてパターン変形が低減され、応力の発生も抑制され、完全転写が可能となり、さらに硬化時間が大幅に短縮されスループットが向上する。
また、本実施例は、平均粒子径が配線部３の最小線幅の１／５～１／１０に設定されているＡｇペーストを用いた導電性部材２を用いるから、基板１に形成される配線部３の形状が凹凸の少ない滑らかな形状となり、これにより配線部３間の局所的な電界集中が緩和され、配線部３の長期的信頼性が向上する。
また、本実施例は、転写型４の凹部４ａの形状がテーパー状（順テーパー状）に形成されているから、基板１上に転写形成される配線部３の形状が順テーパー形状となり、転写時の導電性部材２の転写型４の凹部４ａからの離型性が向上し離脱がスムーズに行われ、導電性部材転写処理工程における歩留りが向上する。
このように、本実施例は、上述したような画期的な作用効果を奏する従来にない画期的な配線形成方法となる。
なお、本発明は、本実施例に限られるものではなく、各構成要件の具体的構成は適宜設計し得るものである。
１ 基板
２ 導電性部材
３ 配線部
４ 転写型
４ａ 凹部

Claims (8)

  1. 所定パターンの凹部が形成された転写型の該凹部に導電性部材を充填し、この導電性部材が充填された前記転写型を凹凸を有する基板の表面に重ね合わせ、前記導電性部材を前記基板の表面に転写して該導電性部材により該基板の表面上に配線部を形成する方法であって、
    デュロメータＡ硬度が４０～７０の軟質性の前記転写型を用意する準備工程と、
    前記転写型を、前記基板の表面に重ね合わせた後、前記転写型が前記凹凸に追従するように変形して該転写型の表面が前記基板の表面に密着するように圧接させる圧接工程と、
    を含むことを特徴とする配線形成方法。
  2. 請求項１記載の配線形成方法において、前記凹凸は、前記基板の表面に設けられたアスペクト比が１以上の配線により形成される段差であり、前記圧接工程は、前記転写型を、前記基板の表面に重ね合わせた後、前記転写型が前記凹凸に追従するように変形して該転写型の表面が前記基板の表面および前記配線の上面に密着するように圧接させる工程であることを特徴とする配線形成方法。
  3. 請求項１，２いずれか１項に記載の配線形成方法において、前記転写型は、シリコーン系高分子化合物を主成分とする主剤に硬化剤が混合された樹脂材料からなるものであることを特徴とする配線形成方法。
  4. 請求項３記載の配線形成方法において、前記樹脂材料は、前記主剤と前記硬化剤とがほぼ５：１の混合比で混合されたものであることを特徴とする配線形成方法。
  5. 請求項３，４いずれか１項に記載の配線形成方法において、前記転写型は、所定パターンの凸部が形成された原版上に前記樹脂材料を設けた後、支持基板で加圧成形し、硬化処理を行うことで得られるものであることを特徴とする配線形成方法。
  6. 請求項５記載の配線形成方法において、前記硬化処理は、常温で硬化させる常温硬化処理及び２００℃以上の温度で加熱して硬化させる加熱硬化処理であることを特徴とする配線形成方法。
  7. 請求項６記載の配線形成方法において、前記常温硬化処理は２４時間以上かけて行うことを特徴とする配線形成方法。
  8. 請求項６，７いずれか１項に記載の配線形成方法において、前記硬化処理は、１５℃～３０℃に設定された空間内で４８時間かけて前記常温硬化処理を行い、続いて、２００℃～２５０℃、３０分の前記加熱硬化処理を行うことを特徴とする配線形成方法。
JP2020160867A 2020-09-25 2020-09-25 配線形成方法 Active JP7374059B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2020160867A JP7374059B2 (ja) 2020-09-25 2020-09-25 配線形成方法
CN202180063636.9A CN116157273A (zh) 2020-09-25 2021-01-08 布线形成方法及转印模的制造方法
US18/041,900 US20240032205A1 (en) 2020-09-25 2021-01-08 Wiring formation method and transfer mold manufacturing method
EP21871866.6A EP4219165A1 (en) 2020-09-25 2021-01-08 Wiring formation method and method for manufacturing transfer mold
KR1020237005121A KR20230084122A (ko) 2020-09-25 2021-01-08 배선 형성 방법 및 전사 형틀의 제조 방법
PCT/JP2021/000514 WO2022064729A1 (ja) 2020-09-25 2021-01-08 配線形成方法及び転写型の製造方法
TW110101041A TW202231496A (zh) 2020-09-25 2021-01-12 配線形成方法及轉印模的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020160867A JP7374059B2 (ja) 2020-09-25 2020-09-25 配線形成方法

Publications (3)

Publication Number Publication Date
JP2022053956A JP2022053956A (ja) 2022-04-06
JP2022053956A5 JP2022053956A5 (ja) 2023-07-24
JP7374059B2 true JP7374059B2 (ja) 2023-11-06

Family

ID=80845109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020160867A Active JP7374059B2 (ja) 2020-09-25 2020-09-25 配線形成方法

Country Status (7)

Country Link
US (1) US20240032205A1 (ja)
EP (1) EP4219165A1 (ja)
JP (1) JP7374059B2 (ja)
KR (1) KR20230084122A (ja)
CN (1) CN116157273A (ja)
TW (1) TW202231496A (ja)
WO (1) WO2022064729A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000180862A (ja) 1998-12-11 2000-06-30 Ricoh Microelectronics Co Ltd 液晶表示装置用スペーサ形成方法、液晶表示装置用スペーサ形成装置、及び、液晶表示装置
JP2011502194A (ja) 2007-10-29 2011-01-20 ダウ コーニング コーポレーション 極性のポリジメチルシロキサンの型、この型の製造方法、およびパターン転写のためのこの型の使用方法
WO2015056483A1 (ja) 2013-10-18 2015-04-23 信越化学工業株式会社 紫外線硬化性オルガノポリシロキサン組成物及び版材の製造方法
JP2015182278A (ja) 2014-03-24 2015-10-22 パナソニックＩｐマネジメント株式会社 インプリント転写物、インプリント転写型、およびインプリント転写方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058664A (ja) 2014-09-11 2016-04-21 コネクテックジャパン株式会社 導電部を有する基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000180862A (ja) 1998-12-11 2000-06-30 Ricoh Microelectronics Co Ltd 液晶表示装置用スペーサ形成方法、液晶表示装置用スペーサ形成装置、及び、液晶表示装置
JP2011502194A (ja) 2007-10-29 2011-01-20 ダウ コーニング コーポレーション 極性のポリジメチルシロキサンの型、この型の製造方法、およびパターン転写のためのこの型の使用方法
WO2015056483A1 (ja) 2013-10-18 2015-04-23 信越化学工業株式会社 紫外線硬化性オルガノポリシロキサン組成物及び版材の製造方法
JP2015182278A (ja) 2014-03-24 2015-10-22 パナソニックＩｐマネジメント株式会社 インプリント転写物、インプリント転写型、およびインプリント転写方法

Also Published As

Publication number Publication date
US20240032205A1 (en) 2024-01-25
TW202231496A (zh) 2022-08-16
CN116157273A (zh) 2023-05-23
WO2022064729A1 (ja) 2022-03-31
EP4219165A1 (en) 2023-08-02
KR20230084122A (ko) 2023-06-12
JP2022053956A (ja) 2022-04-06

Similar Documents

Publication Publication Date Title
JP3092587B2 (ja) 半導体装置の製造方法
CN105034228A (zh) 片状树脂体、树脂成形装置及树脂成形方法以及成形制品的制造方法
JP7374059B2 (ja) 配線形成方法
JP2000183503A (ja) 配線基板の製造方法およびそれに用いられる導体ペースト
JP2022053956A5 (ja)
JP6434833B2 (ja) 電鋳型、電鋳母型及び電鋳母型の製造方法
WO2022085209A1 (ja) 転写型及び配線形成方法
JP7382835B2 (ja) 半導体装置の配線形成方法
JPH0793343B2 (ja) 半導体装置の製造方法
WO2022079926A1 (ja) 転写型及び配線形成方法
JP2532825B2 (ja) 半導体装置の製造方法
JPH02139216A (ja) 立体成形回路の形成方法
JP2021111668A5 (ja)
JPH10112474A (ja) 半導体装置、半導体装置の製造方法、接点の形成方法、および電子装置の製造方法
JPS6258655B2 (ja)
JP2005011877A (ja) 回路パターン形成方法
JP2005353926A (ja) 基板表面のクリーニング方法及び基板の製造方法
JP2013048152A (ja) 回路基板の製造方法
TWI581344B (zh) 電子元件之成型與表面處理方法及其製成物
JPH06224258A (ja) 半導体装置の製造方法
JP2008049614A (ja) 電鋳用基板およびその製造方法
JP2012074465A (ja) 転写媒体、配線板の製造方法
JP2005007638A (ja) 回路パターンの転写型およびその製造方法
JP2001057372A (ja) Ｌｓｉ内蔵ビルドアップ基板の作製方法
JPS6381829A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20201008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230713

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231024

R150 Certificate of patent or registration of utility model

Ref document number: 7374059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150