JP7304074B2 - 半導体素子試験装置 - Google Patents

Description

本発明は、ＳｉＣ、ＩＧＢＴ、ＭＯＳ－ＦＥＴ、Ｇａｎ－ＦＥＴ、バイポーラトランジスタ、抵抗素子等の電気素子のパワーサイクル試験を行う電気素子試験装置、電気素子の試験方法等に関するものである。

半導体素子の実使用環境、実使用状態での故障モードに近いストレスを効率よく再現でき、高い精度でパワー半導体素子等の評価、試験を行うことができる電気素子試験装置および電気素子の試験方法を提供する。

パワー半導体素子の寿命には、パワー半導体素子自体の発熱に起因した熱疲労現象による寿命と、パワー半導体素子の外部環境の温度変化に起因した熱疲労現象による寿命とがある。また、パワー半導体素子のゲート絶縁膜への印加電圧による電圧疲労による寿命等がある。

一般的に、パワー半導体素子の寿命試験は、パワー半導体素子に通電オンオフを繰り返すことが行われている。パワー半導体素子のエミッタ端子（ソース端子）、コレクタ端子（ドレイン端子）等に電圧を印加し、また、試験電流を流し、ゲート端子に周期的なオンオフ信号（動作／非動作信号）を印加することにより半導体素子の試験が実施される。

試験時に半導体素子に印加する電流は数百アンペアと大きい。そのため、発熱、電圧降下をさけるため低抵抗の接続配線等を必要とする。また、試験も多くの種類があり、試験の種類に対応させて接続配線の接続を変更する必要がある。接続配線の変更等に長時間を必要としていた。

特開２０１７－１７８２２

トランジスタ等の半導体素子を試験するために印加する定電流は数百Ａ以上の電流のため、接続配線は低抵抗の太い線材を使用する必要がある。
太い接続配線は硬く、柔軟性がない。試験項目に対応させる時の太い線材の接続配線の接続変更は、長時間を必要とする。

本発明の半導体素子試験装置は、試験をするトランジスタ１１７等を配置する半導体素子試験装置内の箇所（スペース）と、前記トランジスタ１１７等の試験電流の発生、制御信号の発生、試験結果の取得をする回路基板の配置箇所とを分離している。分離のための隔壁を設けている。

なお、本明細書、本図面等において、接続部に用いるプラグ等の部材を接続プラグあるいはフォークプラグとして説明をする。接続プラグあるいはフォークプラグに限定するものではなく、脱着可能で、電気的接続が実現できるものであれば、いずれの形態、構成あるいは構造の部材でも良い。

前記試験をするトランジスタと、スイッチ回路等を有する回路基板との接続は、隔壁２１４に設けた開口部２１６を介して、接続プラグ（フォークプラグ）２０５を挿入し、前記接続プラグ（フォークプラグ）２１５と前記回路基板に有する導体板２０４とを電気的に接触させることにより行う。

トランジスタ１１７等を配置する半導体素子試験装置内の箇所（スペース）と、前記トランジスタ１１７等の試験電流の発生、制御信号の発生、試験結果の取得をする回路基板の配置箇所を分離する隔壁２１４、隔壁２１５を設けている。

隔壁２１４等にはノイズを吸収するシールド板、シールドフィルム等を形成または配置する。シールド板等により、電源装置、試験回路、試験半導体素子の誤動作を抑制できる。
隔壁２１４に設けた開口部２１６を介して、フォークプラグ２０５を挿入し、前記フォークプラグ２０５と回路基板に有する導体板２０４とを接続する。

試験を実施するいずれの半導体素子１１７と試験回路と接続するかは、開口部２１６に挿入するフォークプラグ２０５の位置を変更することにより、容易に変更することができる。また、フォークプラグ２０５は導体板２０４と適正な圧力で電気的接続を取ることができるため、ナット等のように締め付けトルクの管理も不要である。

試験項目ごとの接続配線２１１の接続作業、あるいは接続変更は、フォークプラグ２０５位置の変更で行うため、容易であり、接続配線２１１、電源配線２１２の接続変更の時間を大幅に短縮できる。また、配線の接続変更のための作業スペース、接続配線２１１の配線スペースを必要としない。したがって、半導体素子試験装置を小型化することができる。

本発明の半導体素子試験装置のブロック図および説明図である。 本発明の半導体素子試験装置の構成図である。 試験をする半導体素子の説明図および等価回路図である。 本発明の半導体素子試験装置のブロック図および説明図である。 本発明の半導体素子試験装置の説明図および構成図である。 本発明の半導体素子試験装置の説明図および構成図である。 本発明のヒートパイプ部の説明図および構成図である。 本発明のヒートパイプ部の説明図および構成図である。 本発明の半導体素子の取り付け部の説明図および構成図である。 本発明の半導体素子の取り付け部の説明図および構成図である。 本発明の半導体素子の取り付け部の説明図および構成図である。 本発明の半導体素子の取り付け部の説明図および構成図である。 本発明の半導体素子試験装置の電気的接続部の説明図である。 本発明の半導体素子試験装置の電気的接続部の説明図および構成図である。 本発明の半導体素子試験装置の電気的接続部の説明図および構成図である。 本発明の半導体素子試験装置の電気的接続部の説明図および構成図である。 本発明の半導体素子試験装置の説明図およびブロック図である。 本発明の半導体素子試験装置の説明図および構成図である。 本発明の半導体素子の試験方法のタイミングチャート図である。 本発明の半導体素子試験装置の電気回路部の説明図である。 本発明の半導体素子試験装置の電気回路部の説明図である。 本発明の半導体素子試験方法の説明図である。 本発明の半導体素子試験方法の説明図である。 本発明の半導体素子試験方法の説明図である。 本発明の半導体素子試験方法の説明図である。 本発明の半導体素子試験方法の説明図である。 本発明の半導体素子装置のブロック図およびタイミングチャート図である。

以下、添付した図面を参照して、本発明の実施の形態に係る電気素子の試験装置および試験方法を説明する。
明細書で記載する実施形態では、電気素子としてのパワー半導体素子のうち、主としてＩＧＢＴを例にとって説明する。

本発明はＩＧＢＴに限定されるものではなく、ＳｉＣトランジスタ、ＭＯＳＦＥＴ、ＪＦＥＴ、サイリスタ、ダイオード、サーミスタ、ポジスタ等の各種の半導体素子に適用することができる。

また、本発明は、半導体素子に限定されるものではなく、たとえば、抵抗素子、コンデンサ、コイル、水晶素子、ＺＮＲ等の半導体以外の電気素子にも本発明が適用できることは言うまでもない。

発明を実施するための形態を説明するための各図面において、同一の機能あるいは類似性を有する要素は同一の符号を付する。説明に不要な事項は図面から省略する。また、説明を容易にするため図面等を簡略化あるいは模式化する場合がある。明細書においても説明を省略する場合がある。
本発明の実施例は、それぞれの実施例と組み合わせることができ、変更することができる。

図２は本発明の半導体素子試験装置の構成図および説明図である。図２（ａ）に図示するように本発明の半導体素子試験装置は、筐体２１０、チラー（冷却・加温装置）１３６と、加熱冷却プレート１３４、加熱冷却プレート１３４とチラー１３６間を循環する循環水パイプ１３５を有する。加熱冷却プレート１３４には、試験をするトランジスタ１１７等が加熱冷却プレート１３４と密着して配置される。

試験をするトランジスタ１１７の温度情報Ｔｊが所定値となるように、制御回路１３３は、電流Ｉｄ、ゲート電圧Ｖｇ、電圧Ｖｃｅを変化させて試験の条件を設定し、試験を実施する。

温度情報Ｔｊが変化あるいは所定値まで変化すると、トランジスタ１１７が劣化あるいは特性が変化していると判断し、トランジスタ１１７の試験を停止、あるいは制御方法を変更する。

例えば、温度情報Ｔｊの変化で、トランジスタ１１７の特性変化を判定あるいは判定する。また、電圧Ｖｃｅが所定電圧になる時間、トランジスタ１１７の破壊までの時間等からトランジスタ１１７の特性変化、信頼性、寿命を評価する。

本発明の半導体の試験方法において、トランジスタ１１７の劣化あるいは特性変化にあわせて外部条件を変える。例えば、トランジスタ１１７が発熱した場合は水温を下げる。水温を下げる、あるいはトランジスタ１１７に流れる電流を少なくすると、トランジスタ１１７の劣化、特性変化が進まず、結果、トランジスタ１１７の寿命が延びる。したがって、所定設定条件に対するトランジスタ１１７の寿命、信頼性特性を定量的に測定、判断することができる。

チラー１３６の循環水を加温または冷却することにより、トランジスタ１１７の温度を規定値あるいは所定値に維持する。また、試験条件に対応してトランジスタ等の温度を周期的に変化させ、また、一定に冷却し、または加熱する。また、試験トランジスタの温度情報Ｔｊを測定し、測定した温度情報Ｔｊを一定値に維持するように、チラー１３６を制御する。

チラー１３６は、水や熱媒体の液温度を管理しながら、熱媒体等を循環させることにより、機器等の温度を一定に保つ。チラー１３６は主に冷却に用いる場合が多いが、冷やすだけでなく温めることもできる。チラー１３６は、様々な温度の制御を実施できるように構成されている。

図２（ｂ）に図示するように、隔壁２１７には、図７、図９、図１１等で説明する接続構造体２１８を挿入する開口部２１６が配置されている。隔壁２１５には電源配線２１２を挿入する穴が配置されている。

制御ラック１３１には、半導体素子１１７に試験電流、試験電圧を供給する電源装置１３２と、半導体素子１１７等を制御あるいは試験条件を設定する制御回路１３３を有している。

半導体素子１１７の温度情報Ｔｊが所定値となるように、制御回路１３３は、電流Ｉｄ、ゲート電圧Ｖｇ、電圧Ｖｃｅを変化させて試験の条件を設定し、試験を実施する。
制御回路１３３は、電源装置１３２を制御し、電源装置１３２は、試験をする半導体素子１１７に試験電圧または電流を供給する。

温度情報Ｔｊが変化あるいは所定値まで変化すると、半導体素子１１７が劣化あるいは特性が変化していると判断し、半導体モジュール１１７、半導体素子１１７の試験を停止、あるいは、試験方法、制御方法を変更する。

チラー１３６の循環水を加温または冷却することにより、半導体素子１１７の温度を規定値あるいは所定値に維持する。また、試験条件に対応して半導体素子等の温度を周期的に変化させ、また、一定に冷却し、または、加熱する。また、半導体素子１１７の温度情報Ｔｊを測定し、測定した温度情報Ｔｊを一定値に維持するように、チラー１３６を制御する。

本発明の半導体素子試験装置および半導体素子の試験方法は、一例として図３に図示するような多種多様な半導体素子１１７、半導体モジュール１１７に対応できる。図３の半導体素子１１７は、大電流が印加あるいは出力される端子Ｐ電極端子、Ｏ電極端子、Ｎ電極端子を有する。
図３は半導体素子の概観図と等価回路図である。図３（ａ１）（ａ２）は、１つのトランジスタ１１７とダイオードＤｉを有する構成である。

図３（ｂ１）（ｂ２）は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）とダイオードＤｉ（ダイオードＤｉｍ、ダイオードＤｉｓ）を有する構成である。

図３（ｃ１）（ｃ２）は、トランジスタ１１７（トランジスタ１１７ｍまたはトランジスタ１１７ｓ）とダイオードＤｉ（ダイオードＤｉｍまたはダイオードＤｉｓ）を有する半導体素子の端子を接続することにより、複数のトランジスタを連結して試験を行う構成である。

図３（ｄ１）（ｄ２）は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）とトランジスタの端子と独立した端子を持つダイオードＤ（ダイオードＤｓ、ダイオードＤｍ）を有する構成である。

図３（ｅ１）（ｅ２）は、トランジスタ１１７（トランジスタ１１７ｍまたはトランジスタ１１７ｓ）とトランジスタの端子と独立した端子を持つダイオードＤ（ダイオードＤｍまたはダイオードＤｓ）を有する半導体素子の端子を接続することにより、複数のトランジスタを連結して試験を実施する構成である。
以下の実施例では、主として図３に図示する半導体素子１１７を例示して説明をする。 図１は本発明の半導体素子試験装置のブロック図および説明図である。

図１において、１台の電源装置１２１を図示している。電源装置１２１は１台に限定されるものではない。例えば、本発明の半導体素子試験装置において、２台以上の電源装置１２１を保有させてもよい。電源装置１２１の台数が増加するほど、多種多様な電流波形Ｉｄを発生させることができる。
本発明の実施例において、電源装置１２１として説明するが、電源装置１２１は定電流を出力するものに限定されるものではない。

例えば、電源装置１２１に最大（リミット）電圧を設定できるものを使用する。一定の条件で、設定された最大電圧において、所定の定電流を出力できるように機能させることが例示される。また、定電流を出力する場合に、出力端子電圧を所定の最大電圧を設定できる構成にされることが例示される。

電源装置１３２は、トランジスタ１１７を試験するための大電流の定電流を出力する。電源装置１３２は、コントロール回路基板（コントローラ）１１１からの制御信号に同期させて電力（電流、電圧）を供給する。電源装置１３２は、出力する最大電圧値を設定することができる。
スイッチ回路１２２（ＳＷａ）は、電源装置１３２が出力する定電流の供給をオン（供給、印加）オフ（遮断、オープン）させる機能を有する。
本発明の半導体素子試験装置において、電源装置１３２は１台に限定されるものではない。２台以上の電源装置１３２を保有させてもよい。

本発明の実施例において、接続プラグ２０５として、フォークプラグを例示して説明をする。トランジスタ１１７のコレクタ端子に接続されたフォークプラグ２０５ｅ、電源装置１３２の一端子に接続されたフォークプラグ２０５ｄのように、各接続配線２１１、各電源配線２１２の一端にフォークプラグ２０５を接続して、導体板２０４と接続する。

なお、本明細書、図面において導体板２０４として説明するが、板に限定されるものではなく、棒状のものであってもよい。フォークプラグ２０５等の構造物と接合できるものであればいずれの形状等であってもよい。たとえば、ソケット、コネクタ等の構造物であってもよい。また、導体板２０４をフォークプラグ形状とし、フォークプラグ２０５と前記フォークプラグとを接続してもよい。
本発明はこれに限定されるものではない。たとえば、フォークプラグ２０５ｄがなく、電源配線２１２を直接に導体板２０４ｃと電気的に接続してもよい。

本発明は、試験を実施するトランジスタ１１７の少なくとも１つの端子にフォークプラグ２０５を形成、または配置し、フォークプラグ２０５と導体板２０４等の接続対象と電気的接続を取るものであれば、いずれの構成であっても良い。

フォークプラグ２０５は隔壁２１４等の空間を分離する構成物あるいは構造に、フォークプラグ２０５を挿入するとして説明する。しかし、これに限定するものではない。たとえば、導体板２０４ｂにフォークプラグ２０５ｃを接続し、フォークプラグ２０５ｃを隔壁２１４から挿入して、トランジスタ１１７の一端子（エミッタ端子ｅ）と電気的に接続してもよい。

本発明の半導体素子試験装置の隔壁２１４、隔壁２１５、隔壁２１７は、空間あるは領域を区分あるいは分離するものであればいずれのものであっても良い。壁状、板状、メッシュ状、フィルム状、箔状等、多種多様な構成あるいは構造が該当する。

フォークプラグ２０５は、導体板２０４等の対象物に圧入、圧接、挿入、圧着、挟持等により電気的に接続ができる構成、構造、形態、形式、方法のいずれのものであっても良い。
以上の事項は、本明細書、図面に記載する他の実施例にも適用されることはいうまでもない。また、他の実施例と組合せできることも言うまでもない。

トランジスタ１１７に流す試験電流Ｉｄは電源装置１３２を動作させることにより供給する。電源装置１３２はコントロール回路基板（コントローラ）１１１からの信号により動作／非動作（オン／オフ）制御される。また、電流Ｉｄの出力と非出力とが切り替えられる。デバイス制御回路基板２０９はコントロール回路基板（コントローラ）１１１によりタイミング制御される。

図１において、試験を行うトランジスタ１１７は、図３（ａ）に図示するダイオードＤｉを有するものを例示して説明する。なお、本発明の半導体素子試験装置および半導体素子の試験方法では、図３（ｂ）、図３（ｄ）ように、１パッケージに複数個のトランジスタを有する半導体素子１１７、図3（ｃ）、図３（ｅ）のように、複数のトランジスタ素子を接続した半導体モジュール１１７であっても本実施例が適用できることは言うまでもない。

トランジスタ１１７のエミッタ端子ｅは接地（グランド）されているとして説明をする。トランジスタ１１７のゲート端子ｇには、ゲートドライバ回路１１３が接続されている。

サンプル接続回路２０３は、ゲートドライバ回路１１３、可変抵抗回路１２５、定電流回路１１８、オペアンプ（バッファ回路）１１６が配置または形成されている。

サンプル接続回路２０３は、試験を行うトランジスタ１１７に近い位置に配置できるように、デバイス制御回路基板２０９から分離され、コネクタ２０８で電気的に接続されている。

サンプル接続回路２０３は、コネクタ２０２の接続ピン２０６でトランジスタ１１７と接続されている。ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間は、３０ｍｍ以下の短距離となるように配置されている。ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間が長いとゲート端子ｇにノイズ等が重畳され、ノイズによりトランジスタ１１７が誤動作する。

図１に図示すようにゲートドライバ回路１１３からトランジスタ１１７のゲート端子ｇに試験信号を印加する。ゲートドライバ回路１１３はオペアンプ回路を有している。

図５に図示するように、デバイス制御回路基板２０９は半導体素子試験装置の筐体２１０のＢ室に配置される。筐体２１０は電源装置１３２、駆動回路系、加熱冷却プレート１３４等が組み込まれている。

サンプル接続回路２０３は、試験するトランジスタ１１７に近い位置に配置するため、半導体素子試験装置の筐体２１０のＣ１室に配置される。サンプル接続回路２０３は筐体２１０の側面に配置されたコネクタ２０８と接続される。コネクタ２０８の接続ピン２０６に接続された配線は、Ｂ室のデバイス制御回路基板２０９と接続されている。

サンプル接続回路２０３はコネクタ２０８の接続ピン２０６によりデバイス制御回路基板２０９と接続されている。サンプル接続回路２０３は試験する各トランジスタ１１７に対応して個別に配置され、サンプル接続回路２０３はコネクタ２０２等により容易に取り外しが可能なように構成されている。

定電流回路１１８はトランジスタ１１７のチャンネル間に配置または形成されたダイオードＤｉに定電流Ｉｃを供給する。オペアンプ回路１１６はダイオードＤｉの端子電圧をバッファリング（出力インピーダンスを低く）し、Ｖｉ電圧として出力する。Ｖｉ電圧は、温度測定回路１１５でアナログ－デジタル変換される。

ダイオードＤｉの端子電圧Ｖｉは温度測定回路１１５に印加される。温度測定回路１１５は端子電圧Ｖｉからトランジスタ１１７の温度情報Ｔｊを求め、コントロール回路基板１１１に転送する。温度情報はデバイス制御回路基板２０９のコネクタ２１３からマザー基板２０７に出力され、コントロール回路基板１１１に送られる。

ゲートドライバ回路１１３は、設定された周波数（オンオフ周期）、設定されたオン電圧をトランジスタ１１７のゲート端子に印加する。一例として、図２７（ｂ）に図示するように、トランジスタ１１７のオンオフ周期はｔｃｙｃｌｅであり、オン時間はｔｏｎである。

ゲートドライバ回路１１３から出力されるＶｇ信号電圧により、トランジスタ１１７は動作／非動作（オンオフ）動作し、トランジスタ１１７がオンしている期間にトランジスタ１１７のチャンネル間に電流Ｉｄが流れる。

ゲートドライバ回路１１３は、可変抵抗回路１２５を有している。可変抵抗回路１２５の抵抗値Ｖｒは、０（Ω）から５００（Ω）間で、一定電圧、あるいは時間的に変化する電圧に設定できるように構成されている。

トランジスタ１１７のゲート端子ｇとエミッタ端子ｅまたは、コレクタ端子ｃ間に抵抗Ｒ（図示せず）を配置してもよい。抵抗Ｒの値を調整することにより、ゲート信号の立ち上がりおよび立ち下がり電圧波形の傾斜角度を調整できる。

ゲートドライバ回路１１３は、トランジスタ１１７のゲート端子ｇに印加するゲート電信号の立ち上がり波形の傾斜（立ち上がり時間Ｔｒ）と立ち下がり波形の傾斜（立ち下がり時間Ｔｄ）を設定できる。立ち上がり時間Ｔｒと立ち下がり時間Ｔｄを別々に調整することによりトランジスタ１１７のオン時間、オン特性を所定値に制御する。

以上のように、本発明の半導体素子試験装置および試験方法は、トランジスタ１１７のゲート端子に接続された可変抵抗回路の抵抗値、あるいはゲートドライバ回路１１３の立ち上がり時間／立ち下がり時間を制御、あるいは調整または設定することができる。

図１等において、ゲートドライバ回路１１３の可変抵抗回路１２５の抵抗値Ｖｒは、可変としたがこれに限定するものではない。例えば、可変抵抗回路１２５を外付け抵抗とし、この抵抗をコネクタ（図示せず）等によりトランジスタ１１７のゲート端子に接続してもよいことは言うまでもない。

定電流回路１１８は、所定の定電流Ｉｃを流す。定電流ＩｃはダイオードＤｉに印加される。トランジスタ１１７の温度が変化するとダイオードＤｉの端子電圧が変化する。ダイオードＤｉの端子電圧をモニターすることにより、トランジスタ１１７の温度変化を測定あるいは観察することができる。

ダイオードＤｉはトランジスタ１１７が形成された半導体チップに実装された別の半導体チップのダイオードであってもよい。ダイオードＤｉは、トランジスタ１１７の形成時に副次的に形成される寄生ダイオードを利用してもよい。

定電流Ｉｃでトランジスタ１１７が発熱することを防止するため、定電流Ｉｃはトランジスタ１１７のチャンネルに流す定電流Ｉｄよりも十分に小さい電流値にする。

具体的には、定電流Ｉｃは試験時にトランジスタ１１７に流す電流Ｉｄの１／１０００以下に設定する。好ましくは、トランジスタ１１７に流す電流Ｉｃは電流Ｉｄの１×１０^６の１以上１×１０^４の１以下にする。定電流Ｉｃは０．１ｍＡ以上１００ｍＡ以下にする。

チャンネル電流Ｉｄを変化させ、ダイオードＤｉ電圧（トランジスタ１１７のコレクタ－エミッタ端子間電圧）を測定して、温度係数Ｋを求める。求められた温度係数Ｋは、温度測定回路１１５またはコントローラ１１１に記憶させる。

温度係数Ｋは、トランジスタ１１７を加熱冷却プレート１３４で所定温度にし、ダイオードＤｉに定電流Ｉｃを流して、端子電圧を測定する。前記所定温度を変化させ、かつ、ダイオードＤｉの端子電圧を測定することにより、トランジスタ１１７の温度に対するダイオードＤｉの端子電圧を取得できる。したがって、温度に対するダイオードＤｉの端子電圧からトランジスタ１１７の温度係数Ｋを求めることができる。

定電流Ｉｃは、チャンネル電流Ｉｄが流れていない時にダイオードＤｉに流す。つまり、トランジスタ１１７がオンしていない時に、定電流Ｉｃを流してダイオードＤｉの端子間電圧を測定する。
オペアンプ回路（バッファ回路）１１６は、ダイオードＤｉの端子電圧Ｖｉ（端子ｃ－端子ｅ）を出力する。

なお、オペアンプ回路１１６は、オペアンプ素子から構成されるものに限定されない。入力インピーダンスよりも出力インピーダンスが低いものであればいずれのものでもよい。
温度測定回路１１５は保持されている温度係数Ｋと電圧Ｖｉから、試験を実施しているトランジスタ１１７の温度情報Ｔｊを求める。

求められた温度情報Ｔｊはコントロール回路基板（コントローラ）１１１に送られる。コントロール回路基板（コントローラ）１１１は、温度情報Ｔｊが所定設定値以上になった場合、トランジスタ１１７が所定のストレス状態、あるいは劣化状態となったと判断し、試験の制御変更あるいは試験の停止等を行う。

図１等の実施例において、スイッチ回路Ｓｓａ１２４ａ、スイッチ回路Ｓａｂ１２４ｂはスイッチ回路の記号を使用している。スイッチ回路Ｓｓａ１２４ａ、スイッチ回路Ｓａｂ１２４ｂ等のスイッチ回路１２４は、クローズ（オン）した時の抵抗（オン抵抗）が小さいものであれば、スイッチ回路として使用できる。例えば、トランジスタ、メカニカルリレー、ホトトランジスタ、ホトダイオードスイッチ、ホトＭＯＳリレー等が例示される。

図４は本発明の第１の実施例における半導体素子試験装置の等価回路図および説明図である。本実施例では、スイッチ回路Ｓｓａ１２４ａ、スイッチ回路Ｓａｂ１２４ｂは、図４（ｂ）に図示するように、パワーＭＯＳＦＥＴ１２４を使用している。ＭＯＳＦＥＴはチャンネル間の電圧（Ｖｓｄ）が小さく好ましい。

パワーＭＯＳＦＥＴ１２４ｂのオン時のチャネル電圧（Ｖｓｄｂ）は、パワーＭＯＳＦＥＴ１２４ａのオン時のチャネル電圧（Ｖｓｄａ）以下となるものを選定する。つまり、パワーＭＯＳＦＥＴ１２４ｂのオン時のチャネル電圧（Ｖｓｄｂ）は、パワーＭＯＳＦＥＴ１２４ａのオン時のチャネル電圧（Ｖｓｄａ）よりも小さくなるようにする。スイッチ回路１２４ｂがオンし、電源装置１３２の端子間を短絡した時に、電流Ｉｍを安定して流すためである。
スイッチ回路１２４ａがオンすることにより、電源装置１３２が出力する試験電流Ｉｄがトランジスタ１１７に供給される。

スイッチ回路１２４はスイッチ回路基板２０１に実装あるいは形成されている。スイッチ回路１２４は導体板２０４に接続されている。導体板２０４は、一例として厚み５ｍｍ、幅５０ｍｍの銅からなる板である。導体板２０４の長さは、一例として、２５０ｍｍである。
図５、図１３はフォークプラグ２０５およびフォークプラグ２０５と導体板２０４の接続（接触）状態を示している。

図１３(ａ)は、スイッチ回路などが形成されたスイッチ回路基板（プリント基板）２０１に導体板２０４が取り付けられ、フォークプラグ２０５を導体板２０４に接続した状態を上方向から模式的に図示した図である。図１３（ｂ）は導体板２０４の一端にフォークプラグ２０５を挟持させた状態での説明図である。
図１で図示するように、スイッチ回路基板２０１には２枚の導体板２０４が取り付けられている。導体板２０４とスイッチ回路基板２０１はネジ止めされる。

フォークプラグ２０５と導体板２０４とは機械的（メカニカル）に嵌合させることにより電気的接続を実現する。フォークプラグ２０５のＵ字部は、導体板２０４に差し込まれる際、わずかにＵ字部が広がり、あるいは適正に接触し、良好にフォークプラグ２０５と導体板２０４が接合される。
図１３に図示するように、フォークプラグ２０５には接続ボルト２１９が取り付けられている。接続ボルト２１９等に接続配線２１１が接続される。

図１３（ａ）のＡＡ’での断面を図１３（ｂ）に示す。導体板２０４とフォークプラグ２０５とは、フォークプラグ２０５に形成された接触部２２０ａ、接触部２２０ｂで接触する。接触部２２０はリン青銅、ニッケル合金で構成され、ばね性を有している。接触部２２０の表面は金メッキあるいは銀メッキが施されている。メッキにより接続部２２０の電気的安定度が向上する。

図５、図６に図示するように、フォークプラグ２０５と導体板２０４とは、隔壁２１４の開口部２１６からフォークプラグ２０５を差し入れることにより電気的に接続される。

図５に本発明の半導体素子試験装置の各構成部材の配置を示す。半導体素子試験装置の筐体２１０は、複数の部分を有する。筐体の下部は、Ａ室とＢ室に分離されている。Ａ室には電源装置１３２が配置される。Ａ室とＢ室とは隔壁２１５で分離されている。Ｃ１室とＣ２室は隔壁２１７で分離されている。

電源装置１３２、スイッチ回路基板２０１、トランジスタ１１７は動作／非動作を繰り返すことにより大きなノイズを発生する。ノイズにより、回路基板等が誤動作する。各室の隔壁を静電シールド、電磁シールドすることにより誤動作を防止できる。

静電シールド、電磁シールドは、導通を有する板、導電板、導電フィルム、金属板、金属フィルム、金網を各室の周りあるいは隔壁表面あるいは内部に取り付ける、あるいは形成ることにより実現する。

Ｃ１室には、図２に示す加熱冷却プレート１３４、循環水パイプ１３５等が配置され、加熱冷却プレート１３４に試験をするトランジスタ１１７が密着して配置される。

Ｃ１室の加熱冷却プレートの周囲には漏水センサ（図示せず）が配置されている。循環水（冷却媒体）等が漏れると漏水センサが働き、半導体素子試験装置を停止または警報を発するように構成されている。

加熱冷却プレート１３４の周囲には、排水用の溝（図示せず）が形成されている。加熱冷却プレートから循環水（冷却媒体）が漏れると排水用の溝に、循環水（冷却媒体）が流れ込み、半導体素子試験装置外に排出されるように構成されている。
加熱冷却プレート１３４はトレイ（図示せず）に搭載され、トレイは隔壁２１４から脱着できるように構成されている。
以上のように、隔壁２１４は循環水パイプ１３５等が損傷しても、下側のＡ室、Ｂ室に循環水（冷却媒体）等が漏れないように構成されている。

電源装置１３２が配置されたＡ室と、駆動回路系が配置されたＢ室間には隔壁２１５が形成されている。隔壁２１５には静電シールド板、あるいは電磁シールド板が配置され、電源装置１３２のノイズが遮蔽され、ノイズはＢ室の駆動回路系には印加されない。

本発明の実施例では、Ｃ２室からフォークプラグ２０５を差し込み、Ｂ室の導体板２０４と接続する。隔壁２１４にはフォークプラグ２０５を挿入する開口部２１６が形成されている。

本発明の実施例では、上側から下側にフォークプラグ２０５を挿入する。本発明はこれに限定するものではない。たとえば、Ｃ２室に導体板２０４が配置され、Ｂ室からフォークプラグ２０５を挿入して、フォークプラグ２０５と導体板２０４とを電気的に接続してもよい。

図１３（ｃ）に図示するように、マザー基板２０７にコネクタ２１３が取り付けられている。マザー基板２０７のコネクタ２１３にコントロール回路基板１１１、デバイス制御回路基板２０９、スイッチ回路基板２０１が取り付けられている。試験するトランジスタ１１７の個数に応じてスイッチ回路基板２０１を準備する。スイッチ回路基板２０１の枚数は、マザー基板２０７に取り付けるスイッチ回路基板２０１の枚数を変更することにより容易に実現できる。

マザー基板２０７には、温度情報Ｔｊ、電圧Ｖｉ、可変抵抗回路１２５の制御信号、定電流回路１１８の制御信号等が伝送される。また、各回路の電源配線、グランド配線が形成され、コネクタ２１３を介して各回路基板に供給されている。

図１３（ｃ）に図示するように、導体板２０４は、スイッチ回路基板２０１からはみ出るように配置されている。このはみ出た部分にフォークプラグ２０５が接続される。

フォークプラグ２０５ａはスイッチ回路基板２０１ａの導体板２０４ａと接続される。電源配線２１２は隔壁２１５の開口部２１６を介して、スイッチ回路基板２０１ａと接続される。

図１、図５に図示するように、フォークプラグ２０５ｄはスイッチ回路基板２０１ｂの導体板２０４ｃと接続される。電源配線２１２は隔壁２１５の開口部２１６を介して、スイッチ回路基板２０１ｂと接続される。フォークプラグ２０５ｂはスイッチ回路基板２０１ａの導体板２０４ｂと接続される。電源配線２１２は隔壁２１５の開口部２１６を介して、スイッチ回路基板２０１ａと接続される。

図１、図４に図示するように、スイッチ回路基板２０１ｂの導体板２０４ｄと導体板２０４ｃ間にはスイッチ回路１２４ａが配置され、導体板２０４ｄと導体板２０４ｃ間を電気的に短絡する。短絡することにより、電源装置１３２が出力する電流Ｉｄが試験電流Ｉｄとしてトランジスタ１１７に供給される。

図４に図示するように、スイッチ回路基板２０１ａの導体板２０４ａと導体板２０４ｂ間には、スイッチ回路１２４ｂが配置されている。スイッチ回路１２４ｂがオンすることにより、導体板２０４ａと導体板２０４ｂ間が短絡する。短絡することにより、電源装置１３２が出力する電流Ｉｄが放電電流Ｉｍとしてグランドに流れる。そのため、トランジスタ１１７のチャンネル間に電圧が印加されることはなく、また、トランジスタ１１７に電流が流れることはなく、トランジスタ１１７等の電気素子に過電圧、過電流が印加されることがない。

導体板２０４ｂには、フォークプラグ２０５ｃが接続される。導体板２０４ａにはフォークプラグ２０５ｂが接続される。また、導体板２０４ｄには、フォークプラグ２０５ｅが接続される。導体板２０４ｃにはフォークプラグ２０５ｄが接続される。

フォークプラグ２０５の材質はアルミニウム等の金属で構成されている。フォークプラグ２０５はメッキ下地にニッケル処理し、表面に銀メッキが施されている。
フォークフラグ２０５はネジ溝が形成されており、接続ボルト２１９で接続配線２１１をフォークプラグ２０５に取り付けができるように構成されている。

図５は、２枚のスイッチ回路基板２０１ａ、スイッチ回路基板２０１ｂを図示している。スイッチ回路基板２０１はマザー基板２０７のコネクタ２１３と接続される。

図５、図６に図示するように、フォークプラグ２０５ｃは、Ｃ２室とＢ室間に設けられた隔壁２１４の開口部２１６から差し込まれ、導体板２０４ｂと接続される。フォークプラグ２０５ｅは、Ｃ２室とＢ室間に設けられた隔壁２１４の開口部２１６から差し込まれ、導体板２０４ｄと接続される。

試験するトランジスタ１１７に流す電流は数百アンペアと大きいため、使用する接続配線２１１の太さも太い。そのため、太い接続配線２１１、電源配線２１２は硬い。そのため、接続配線２１１、電源配線２１２は接続変更が容易でない。

本発明の半導体素子試験装置では、隔壁２１４の任意の開口部２１６に、Ｃ２室からフォークプラグ２０５を挿入する。フォークプラグ２０５を挿入する開口部２１６の位置を変更することにより、任意のスイッチ回路基板２０１と接続できる。したがって、トランジスタ１１７の試験条件により使用するスイッチ回路基板２０１との接続変更は、接続配線２１１を結線変更する必要がなく、フォークプラグ２０５を挿入する開口部２１６の位置の変更だけでよい。また、図１３（ｃ）に図示するように、スイッチ回路基板２０１は、マザー基板２０７に接続するコネクタ２１３の位置の変更だけでよい。

以上のように、半導体素子などの電気素子１１７の試験内容、試験する電気素子１１７の個数に応じて、マザー基板２０７に接続するスイッチ回路基板２０１、デバイス制御回路基板２０９を配置する。また、スイッチ回路基板２０１等と接続切り替えは、隔壁２１４の開口部２１６に挿入するフォークプラグ２０５位置を変更することにより実施する。

図１、図４、図５、図６、図１６、図１８等に図示するように、トランジスタ１１７に接続された接続配線２１１ｂはフォークプラグ２０５ｃに接続されている。トランジスタ１１７に接続された接続配線２１１ａはフォークプラグ２０５ｅに接続されている。フォークプラグ２０５ｃ、フォークプラグ２０５ｅと導体板２０４から脱着することにより、試験する半導体素子１１７を試験回路から脱着することができる。

図４等に図示するように、電源装置１３２の出力を短絡するスイッチ回路基板２０１ｂは電源装置１３２の個数に対応した数量でよい。たとえば、半導体素子試験装置に電源装置１３２が１台の場合は、スイッチ回路基板２０１ｂ（スイッチ回路１２４ｂ）は１つでよい。

スイッチ回路基板２０１ｂは、試験するトランジスタ１１７の個数に対応する枚数が必要である。たとえば、試験するトランジスタ１１７が１２個であれば、スイッチ回路基板２０１ｂは１２枚準備することが好ましい。具体的には、試験をする電気素子１１７数に対応するスイッチ回路数を準備する。

電気素子１１７を試験するスイッチ回路基板２０１ａと電源装置１３２の出力を短絡するスイッチ回路基板２０１ｂは同一の基板仕様とすると、コスト的に有利である。

スイッチ回路基板２０１には、スイッチ回路１２４としてのトランジスタ等を複数実装することが好ましい。スイッチ回路１２４の個数が多いほど、２枚の導体板２０４間を短絡するインピーダンスが小さくすることができる。

図１４（ａ）（ｂ）は、隔壁２１４の開口部２１６にフォークプラグ２０５を挿入した状態を図示したものである。図１４（ａ）は隔壁２１４の表面から見た図であり、図１４（ｂ）は隔壁２１４の裏面から見た図である。

図１４の導体板２０４ｂには、一例として、フォークプラグ２０５ｂと複数のフォークプラグ２０５ｃ（フォークプラグ２０５ｃ１～フォークプラグ２０５ｃ５）が接続されている。導体板２０４ｄ１にはフォークプラグ２０５ｅ１、導体板２０４ｄ２にはフォークプラグ２０５ｅ２、導体板２０４ｄ３にはフォークプラグ２０５ｅ３、導体板２０４ｄ４にはフォークプラグ２０５ｅ４、導体板２０４ｄ５にはフォークプラグ２０５ｅ５が接続されている。

スイッチ回路基板２０１のスイッチ回路１２４がオンオフすることにより大きなノイズが発生する。この対策として、図１３（ｃ）では図示していないが、２枚のスイッチ回路基板２０１間にシールドとして機能させる金属板を配置し、金属板をアース接地している。

スイッチ回路１２４の発熱は導体板２０４に放熱される。スイッチ回路１２４には放熱板（図示せず）が取り付けられている。スイッチ回路１２４のグランド端子はスイッチ回路基板２０１のグランドに接続される。導体板２０４の熱はスイッチ回路基板２０１のグランド銅箔を介しても放熱される。

図１、図４に図示するように、スイッチ回路基板２０１ｂには導体板２０４ａ、導体板２０４ｂが取り付けられている。導体板２０４ａは、フォークプラグ２０５ａと接続されている。フォークプラグ２０５ａは電源装置１３２の出力端子と接続されている。導体板２０４ｂはフォークプラグ２０５ｂと接続されている。フォークプラグ２０５ｂは電源装置１３２のグランド端子と接続されている。

スイッチ回路１２４ｂがオン（クローズ）すると電源装置１３２の出力端子間が短絡され、短絡電流Ｉｍがグランドに流れる。そのため、電源装置１３２の出力電流はトランジスタ１１７には供給されない。スイッチ回路１２４ｂがオープンの時に、電源装置１３２の出力電流Ｉｄがトランジスタ１１７に供給される。

スイッチ回路基板２０１ａには導体板２０４ｃ、導体板２０４ｄが取り付けられている。導体板２０４ｃは、フォークプラグ２０５ｄと接続されている。フォークプラグ２０５ｄは電源装置１３２の出力端子と接続されている。導体板２０４ｄはフォークプラグ２０５ｅと接続されている。フォークプラグ２０５ｅは試験を行うトランジスタ１１７のコレクタ端子と接続されている。

図５、図６に図示するように、スイッチ回路基板２０１ｂは、筐体２１０のＢ室に配置されている。スイッチ回路基板２０１ｂは、Ｃ２室から隔壁２１４の開口部２１６から差し込まれたフォークプラグ２０５により、試験を行うトランジスタ１１７と電気的に接続される。

図１４の実施例では、導体板２０４ｂを共通にし、フォークプラグ２０５ｂ、フォークプラグ２０５ｃ１～フォークプラグ２０５ｃ５を、導体板２０４ｂと電気的に接続している。

フォークプラグ２０５ｅ１は導体板２０４ｄ１と電気的に接続し、フォークプラグ２０５ｅ２は導体板２０４ｄ２と電気的に接続し、フォークプラグ２０５ｅ３は導体板２０４ｄ３と電気的に接続し、フォークプラグ２０５ｅ４は導体板２０４ｄ４と電気的に接続のように、１つのフォークプラグ２０５ｅと１つの導体板２０４ｄとを電気的に接続している。また、１つの隔壁２１４に複数の開口部２１６を形成し、開口部２１６にフォークプラグ２０５を挿入する。

図１４の構成では、フォークプラグ２０５に取り付けられた接続配線２１１が煩雑になる。また、接続配線２１１が阻害してフォークプラグ２０５を開口部２１６に挿入が困難になる。

本発明は図１５に図示するように、共通の導体板２０４ｂに接続するフォークプラグ２０５の列位置と、１つまたは複数の導体板２０４ａに接続するフォークプラグ２０５の列位置を分離する。

図１５は本発明の技術的思想を説明するための図面である。図１５では、一例として３つ以上のフォークプラグ２０５ｂ、フォークプラグ２０５ｄを接続する導体板２０４ｂを配置する。導体板２０４ｂには複数のフォークプラグ２０５ｂ、複数のフォークプラグ２０５ｄを取り付けている。

フォークプラグ２０５ａ、フォークプラグ２０５ｃを接続する導体板２０４ａ１～導体板２０４ａ６を配置し、各導体板２０４ａ１～導体板２０４ａ６にフォークプラグ２０５ａ、フォークプラグ２０５ｃを取り付けている。

導体板２０４ａ１～導体板２０４ａ６は、直線状に配置している。また、導体板２０４ｂと導体板２０４ａは略並行となるように、各導体板２０４を配置している。

トランジスタ１１７の端子２２６ａは接続配線２１１ｂを介して、フォークプラグ２０５ｂと接続されている。トランジスタ１１７の端子２２６ｂは接続配線２１１ａを介して、フォークプラグ２０５ａと接続されている。

スイッチ回路基板２０１の第１の端子は接続配線２１１ｄを介して、フォークプラグ２０５ｄと接続されている。スイッチ回路基板２０１の第２の端子は接続配線２１１ｃを介して、フォークプラグ２０５ｃと接続されている。

フォークプラグ２０５ａとフォークプラグ２０５ｃは導体板２０４ａで電気的に共通にされ、フォークプラグ２０５ｂとフォークプラグ２０５ｄは導体板２０４ｂで電気的に共通にされる。

各フォークプラグ２０５は直線状に配置された開口部２１６に挿入される。したがって、フォークプラグ２０５は直線状に配置されるため、各接続配線２１１は平行に配置される。試験をする半導体素子１１７も加熱冷却プレート１３４上に直線状に配置される。

図１６（ａ）に図示するように、フォークプラグ挿入板２４１ａには開口部２１６ｂが形成され、フォークプラグ挿入板２４１ｂには開口部２１６ｂが形成されている。フォークプラグ挿入板２４１ａの開口部２１６ｂは導体板２０４ｂに沿って配置される。フォークプラグ挿入板２４１ａの開口部２１６ｂは導体板２０４ａに沿って配置される。

接続配線２１１ａ、接続配線２１１ｂ、接続配線２１１ｃ、接続配線２１１ｄは各々のフォークプラグ２０５と接続され、各接続配線２１１は各々が略並行位置となるように配置される。

接続配線２１１を略並行位置に配置することにより、図１４に図示するような接続配線２１１との交差等がなくなり、フォークプラグ２０５が開口部２１６に挿入することが容易になる。

したがって、トランジスタ１１７ａ～トランジスタ１１７ｅのいずれを試験するかを、フォークプラグ２０５の開口部２１６への挿入あるいは非挿入により切り替えすることが容易になる。

図１６（ｂ）に図示するように、フォークプラグ挿入板２４１ａとフォークプラグ挿入板２４１ｂとは、垂直方向に高さＨの段差があるように構成または形成されている。

フォークプラグ挿入板２４１ａとフォークプラグ挿入板２４１ｂには開口部２１６ｂが形成されている。隔壁２１４には開口部２１６ａが形成されている。フォークプラグ２０５は開口部２１６ａ、開口部２１６ｂに挿入され、フォークプラグ２０５は開口部２１６ａ、開口部２１６ｂ、および導体板２０４で支持される。したがって、フォークプラグ２０５の支持は強固なものになっている。

図１６に図示するように、接続配線２１１ｂ、接続配線２１１ｄが下位置に配置され、接続配線２１１ａ、接続配線２１１ｃが上位置に配置される。そのため、接続配線２１１ｂ、接続配線２１１ｄと、接続配線２１１ａ、接続配線２１１ｃとは配線位置空間が上下方向で異なり、接続配線２１１の交差等は発生しない。そのため、開口部２１６に挿入するフォークプラグ２０５の脱着、挿入、圧入等が容易になる。
以上の図１５、図１６等で説明した事項は、本発明の他の実施例に適用すること、また、他の実施例と組み合わせることができることは言うまでもない。

図６は、図示を容易にするため、１個のトランジスタ１１７を図示している。隔壁２１７の開口部２１６ａに接続構造体２１８ａが挿入され、隔壁２１７の開口部２１６ｂに接続構造体２１８ｂが挿入されている。

一般的には、図２（ｂ）に図示するように、隔壁２１７には開口部２１６が形成されている。開口部２１６ａ１に接続構造体２１８ａ１が挿入され、開口部２１６ｂ１に接続構造体２１８ｂ１が挿入される。開口部２１６ａ２に接続構造体２１８ａ２が挿入され、開口部２１６ｂ２に接続構造体２１８ｂ２が挿入される。開口部２１６ａｎに接続構造体２１８ａｎが挿入され、開口部２１６ｂｎに接続構造体２１８ｂｎが挿入される。

接続構造体２１８ａはトランジスタ１１７の素子端子２２６ａと連結され、接続構造体２１８ｂはトランジスタ１１７の素子端子２２６ｂと連結されている。加熱冷却プレート１３４には循環水パイプ１３５が組み込まれている。

トランジスタ１１７の端子にはコネクタ２０２が接続され、コネクタ２０２に接続された信号配線２２２はサンプル接続回路２０３に接続される。サンプル接続回路２０３の信号配線２３５はコネクタ２０８を介して、デバイス制御回路基板２０９に接続されている。

フォークプラグ２０５と導体板２０４とは、図６に図示するように、隔壁２１４の開口部２１６からフォークプラグ２０５を差し入れることにより接触され、電気的に接続される。

隔壁（隔壁２１４、隔壁２１５、隔壁２１７）は、各室（Ｃ１室、Ｃ２室、Ａ室、Ｂ室）を分離する機能と、外気が流入しないようにする機能がある。特に、Ｃ１室は、低温状態の試験で結露することがあるため、Ｃ１室にはドライエアを流入させる。Ｃ１室に流入したドライエアは、開口部２１６から他の室あるいは筐体２１０の外部に排出される。

接続構造体２１８に他端には、固定ネジ２２１が取り付けられ、接続配線２１１が接続構造体２１８に接続されている。接続配線２１１の他端には接続部材としてのフォークプラグ２０５が取り付けられている。
固定ネジ２２１はネジに限定されるものではなく、接続構造体２１８に接続配線２１１を電気的に接続できるものであればいずれのものでもよい。

サンプル接続回路２０３はコネクタ２０８の接続ピン２０６によりデバイス制御回路基板２０９と接続されている。サンプル接続回路２０３は試験する各トランジスタ１１７に対応して個別に配置され、サンプル接続回路２０３は容易に取り外しが可能なように構成されている。

図７は本発明の半導体素子試験装置における一実施例である接続構造体２１８の説明図である。図７（ａ）は裏面を模式的に図示した図であり、図７（ｂ）は側面を模式的に図示した図である。

接続構造体２１８の表面の凹部２３４には、ヒートパイプ２２３が密着されている。接続構造体２１８の表面とヒートパイプ間に熱伝導性グリス、放熱用シリコーンオイルコンパウンドを塗付してもよい。

凹部２３４にはめ込むようにヒートパイプ２２３が配置されている。裏面の凹部にヒートパイプ２２３を配置することによりヒートパイプ２２３が損傷するリスクが低下する。
接続構造体２１８のヒートパイプ金具２３１の線膨張率は、ヒートパイプ２２３パイプの線膨張率よりも小さい材料が採用されている。

接続構造体２１８は、試験時に加熱される。したがって、ヒートパイプ２２３およびヒートパイプ金具２３１も加熱される。加熱により、ヒートパイプ２２３およびヒートパイプ金具２３１が膨張する。

本発明は、接続構造体２１８のヒートパイプ金具２３１の線膨張率は、ヒートパイプ２２３パイプの線膨張率よりも小さい材料が採用される。あるいは、接続構造体２１８のヒートパイプ２２３パイプの線膨張率はヒートパイプ金具２３１の線膨張率よりも大きい材料が採用される。ヒートパイプ２２３材料が凹部２３４内で膨張が大きくなりヒートパイプ２２３が凹部２３４により強固にはめ込まれる。したがって、ヒートパイプ２２３がはずれることがない。

ヒートパイプ金具２３１の材料として、銅（線膨張率１６．８）、黄銅（線膨張率１９）、鉄（線膨張率１２．１）、ステンレス（ＳＵＳ３０４）（線膨張率１７．３）が例示される。ヒートパイプ２２３の材料としてヒートパイプ金具２３１より線膨張率が大きい材料、たとえば、アルミニウム（線膨張率２３）、錫（線膨張率２６．９）、鉛（線膨張率２９．１）が例示される。中でも、ヒートパイプ金具２３１の材料として、銅（線膨張率１６．８）、ヒートパイプ２２３の材料として、アルミニウム（線膨張率２３）を採用することが好ましい。 ヒートパイプ金具２３１は、金属以外のカーボンなどを採用することもできる。
ヒートパイプ２２３は、密閉容器内に少量の液体（作動液）を真空密封し、内壁に毛細管構造（ウイック）を備えたものである。
作動液として、純水の他、メタノール（メチルアルコール）、アセトン、ナトリウム、水銀、フロン系冷媒、アンモニアを使用してもよい。
ウイック材には、アルミニウム、銅、ステンレス、焼結合金，金網，発泡メタル、セラミック等が用いられる。

接続構造体２１８は、主としてヒートパイプ金具２３１、接続圧力部２３２、接続保持部２３３からなる。接続圧力部２３２と接続保持部２３３間に半導体素子の素子端子２２６が差し込まれる。

図９は、トランジスタ１１７と接続構造体２１８の接続状態を説明する説明図である。トランジスタ１１７は加熱冷却プレート１３４ａに密着して固定される。固定はバネ（図示せず）の押圧により行われる。必要に応じて、トランジスタ１１７の上側にも加熱冷却プレートが配置され、トランジスタ１１７を所定の温度条件に設定できるようにする。

トランジスタ１１７の端子（エミッタ端子ｅ、ゲート端子ｇ、コレクタ端子ｃ）には、コネクタ２０２が接続される。コネクタ２０２には信号配線２２２が引き出される。信号配線２２２に、トランジスタ１１７のゲート端子ｇに印加する制御信号Ｖｇ、定電流回路１１８からの定電流Ｉｃが印加される。

試験を行うトランジスタ１１７は加熱冷却プレート１３４に密着させて固定させる必要があるため、容易に取り外すことが難しい。トランジスタ１１７の取り付け作業は、最初に試験を行う複数個のトランジスタ１１７を加熱冷却プレート１３４に固定する。次に、試験を行うトランジスタ１１７を選択して接続構造体２１８を、隔壁２１７の開口部２１６から挿入し、半導体素子１１７の素子端子２２６に取り付ける。

つまり、選択するトランジスタ１１７は、選択するトランジスタ１１７が位置する開口部２１６にＣ２室側から接続構造体２１８を挿入して素子端子２２６と電気的接続を行う。

トランジスタ１１７との電気的接続は、接続構造体２１８を挿入する位置を選択するだけであるので容易である。また、接続構造体２１８に接続された接続配線２１１の印加信号を変更することにより、トランジスタ１１７の試験条件、試験内容を容易に変更することができる。

素子端子２２６は、接点部２２５ａと接点部２２５ｂにより圧力をかけて挟持される。接続構造体２１８の一端には接続配線２１１が接続され、接続配線２１１から定電流Ｉｄがトランジスタ１１７に印加される。接続構造体２１８の裏面側にはヒートパイプ２２３が配置されている。

素子端子２２６には、数百アンペア（Ａ）の電流が流れる。接点部２２５にわずかな抵抗があっても、数百アンペア（Ａ）の電流により、大きな熱が発生し、素子端子２２６部を過熱する。素子端子２２６が過熱されるとトランジスタ１１７が過熱され、トランジスタ１１７が劣化あるいは破壊する。

本発明は、素子端子２２６で発生した熱はヒートパイプ２２３により、接続構造体２１８の接続配線２１１側に伝熱される。したがって、接点部２２５が過熱されることはない。接続構造体２１８の下側には冷却ファン２２７が配置され、ヒートパイプ２２３の熱を放熱させる。

図８（ａ）に図示するように、ヒートパイプ２２３に密着するように、放熱フィン２２８を形成または配置してもよい。図８（ｂ）に図示するように、接続構造体２１８内に、循環水パイプ１３５を形成または配置し、接続構造体２１８を冷却してもよい。

図９では、トランジスタ１１７（半導体素子１１７）は、素子端子２２６が素子端子２２６ａ（Ｐ）と素子端子２２６ｂ（Ｎ）の２端子であった。図１０に図示するように、トランジスタ１１７の素子端子２２６が素子端子２２６ａ（Ｐ）、素子端子２２６ｂ（Ｎ）と素子端子２２６ｃの３端子であっても本発明の技術的思想は適用できる。

図１０は、図３（ｂ）（ｃ）（ｄ）（ｅ）等の３つの素子端子２２６（素子端子２２６ａ（Ｐ）、素子端子２２６ｂ（Ｎ）、素子端子２２６ｃ（Ｏ））を有する半導体モジュール１１７と接続構造体２１８との接続状態を図示した説明図である。

図１０において、接続構造体２１８ａにはヒートパイプ２２３ａが、接続構造体２１８ｂにはヒートパイプ２２３ｂが形成または配置されているのに対し、接続構造体２１８ｃには、ヒートパイプ２２３が形成または配置されていない。接続構造体２１８ｃは素子端子２２６ｃに接続されている。トランジスタ１１７の素子端子２２６ｃ（Ｏ）には大きな電流が流れない。接続構造体２１８ｃにはヒートパイプ２２３を形成する必要がない。

接続構造体２１８ｃを他の接続構造体２１８（接続構造体２１８ａ、接続構造体２１８ｂ）よりも細く形成することにより、接続構造体２１８とトランジスタ１１７の素子端子２２６との接続が容易になる。また、トランジスタ１１７を配置するスペースが狭くても良いため、加熱冷却プレート１３４に搭載できるトランジスタ１１７の数を多くすることができる。

図１１（ａ）に図示するように、本発明の実施例における接続構造体２１８は、主としてヒートパイプ金具２３１、接続受け部２２５、接続圧力部２３２、接続保持部２３３からなる。接続受け部２２５と接続保持部２３３間に半導体素子の素子端子２２６が差し込まれる。

接続受け部２２５と接続圧力部２３２のバネ穴２３９にはバネ２３６が挿入または配置される。接続受け部２２５の中央部の位置決めネジ穴２４０に位置決めネジ２３７が挿入または配置され、接続受け部２２５と接続圧力部２３２とが位置決めされる。

バネ２３６は押圧手段であり、または摺動手段であり、または位置決め手段である。バネ２３６は、一例としてコイルバネが例示される。その他、板ばね、渦巻バネ、トーンションバー、皿バネが例示される。
バネ２３６は導電性が良好な金属材料で形成あるいは構成されることが好ましいが、耐熱性があるゴム、プラスチック、セラミックス材料で形成してもよい。

接続受け部２２５と接続圧力部２３２間には、コイルバネ２３６が配置されている。接続圧力部２３２は、１つ以上の固定ネジ２２４ｂで接続される。固定ネジ２２４ｂを締め付ける、あるいは取り付けることにより、接続受け部２２５と接続保持部２３３間に圧力（押圧）が印加される。

接続受け部２２５と接続保持部２３３間に素子端子２２６が挟まれ、バネ２３６の圧力により接続受け部２２５と接続保持部２３３間に素子端子２２６が所定圧力（所定押圧）で挟持される。

圧力（押圧）はバネ２３６を変更することにより容易に調整できる。また、固定ネジ２２４ｂの締め付け度合により圧力（押圧）を調整あるいは設定できる。ヒートパイプ金具２３１と接続保持部２３３は１つ以上の固定ネジ２２４ａで固定される。

接続圧力部２３２と接続保持部２３３間には、接続受け部２２５が配置されている。接続受け部２２５の構成材料あるいは少なくとも表面材料として、白金、金、銀、タングステン、銅、ニッケル、または、それらを組合せた合金が用いられる。

同様に、接続保持部２３３が素子端子２２６と接する面には、表面の構成材料として、白金、金、銀、タングステン、銅、ニッケル、またはそれらを組合せた合金が用いられる。

接続保持部２３３はヒートパイプ金具２３１に固定ネジ２２４ａで固定されている。接続圧力部２３２は接続保持部２３３に固定ネジ２２４ｂで固定される。固定ネジ２２４ｂを締め付けること、あるいは配置することにより半導体素子の素子端子２２６を固定する。ヒートパイプ金具２３１の左端には接続配線２１１が固定ネジ２２１で固定される。
図１１（ａ）、図１１（ｄ）は、接続保持部２３３、接続受け部２２５、接続圧力部２３２の組合せ状態を説明する説明図である。

接続保持部２３３は、ネジ穴２３８ａ１、ネジ穴２３８ａ２に挿入されたネジ２２４ａ（図示せず）により、ヒートパイプ２２３とヒートパイプ金具２３１とを接続して固定される。ヒートパイプ２２３とヒートパイプ金具２３１は熱伝導性、電気伝導性が良好となるように密着されて接続して固定される。
接続保持部２３３は、ネジ穴２３８ｂ１、ネジ穴２３８ｂ２に挿入されたネジ２２４ｂ（図示せず）により、接続圧力部２３２と接続して固定される。

接続受け部２２５は、両端に凸部２５１が形成され、接続圧力部２３２は両端に溝部２５２が形成されている。接続受け部２２５の凸部２５１は、接続圧力部２３２の溝部２５２にはめ込まれる。接続受け部２２５の凸部２５１と、接続圧力部２３２の溝部２５２とは電気的に接触するように構成されている。

素子端子２２６と接続受け部２２５は接触性を良好にするため、図１１（ｃ）に図示するように、接続受け部２２５の表面に三角形状等の凹凸を形成することが好ましい。
図１１の構成は、接続圧力部２３２の平面と接続保持部２３３の平面間に素子端子２２６を挟持させる構成である。

図１２は、押圧具取付け板３１３と接続保持部２３３間に素子端子２２６を挟持させる構成である。押圧具取付け板３１３には押圧具３１１ａ、押圧具３１１ｂが取り付けられている。押圧具３１１は、たとえば、金属からなる板バネが例示される。なお、押圧具３１１は、シリコン樹脂材料等の非導電物で形成してもよい。押圧具取付け板３１３に押圧具３１１がはめ込まれている。

押圧具３１１と接続保持部２３３の平面間に素子端子２２６が挟持される。押圧具３１１の押圧により、素子端子２２６と接続保持部２３３とが電気的に接続される。

図１１（ａ）の実施例では、バネ（圧力金具）２３６は接点部２２５のバネ穴２３９に挿入されていた。バネ（圧力金具）２３６、接点部２２５、接続圧力部２３２が導電材料で構成されている場合、素子端子２２６ －＞ 接点部２２５ －＞ バネ（圧力金具）２３６ －＞ 接続圧力部２３２に電気が流れる場合がある。この場合、バネ（圧力金具）２３６の抵抗値が大きい場合、バネ（圧力金具）２３６に電流が流れ、バネが発熱して焼損する。

図１２の本発明の実施例では、バネ穴３１２は、絶縁板３１２に形成されている。押圧具３１１が素子端子２２６と接触し、バネ２３６が押圧具取付け板３１３を押圧する。押圧具取付け板３１３の上側には絶縁板３１２が配置され、押圧具取付け板３１３とバネ２３６間を絶縁する。絶縁板３１２にバネ穴２３９が形成され、バネ穴２３９にバネ２３６が挿入されている。他の構成は、図１１と同様であるので説明を省略する。
なお、絶縁板３１２は絶縁フィルム、絶縁膜もしくは空気などの絶縁気体等であってもよい。

図１２（ｂ）は、押圧具取付け板３１３部を側面から見た図である。押圧具取付け板３１３に押圧具３１１ａ、押圧具３１１ｂが配置・挿入されている。図１２（ｃ）は図１２（ｂ）のＡ方向から見た図である。

絶縁板３１２は絶縁物で構成されているため、押圧具取付け板３１３が金属のように導電物であっても、バネ（圧力金具）２３６には電流が流れない。したがって、素子端子２２６ －＞ 接点部２２５ －＞ バネ（圧力金具）２３６ －＞ 接続圧力部２３２の電流経路は発生しない。

図１２（ａ）の実施例は、絶縁板３１２で絶縁する構成であった。本発明における絶縁効果は、図１２（ａ）のように、絶縁板３１２を用いる構成に限定されない。たとえば、図１２（ｄ）に図示する構成が例示される。

図１２（ｄ）は、接続圧力部２３２のネジ穴２３８ｂの周囲に樹脂材料等で構成した絶縁部３１５を配置した構成である。ネジ穴２３８ｂの周囲が絶縁部３１５で絶縁されているため、固定ネジ２２４ｂには電流が流れない。したがって、素子端子２２６ －＞ 接点部２２５ －＞ バネ（圧力金具）２３６ －＞ 接続圧力部２３２の電流経路は発生せず、バネ（圧力金具）２３６が焼損することはない。
以上のように、本発明は押圧を印加するバネ２３６側に、絶縁板３１２を配置し、電流が押圧具取付け板３１３、接点部２２５側に流れないように構成する。

電流が流れると、バネ２３６等の押圧部品、固定ネジ２２４ｂに流れ、バネ２３６、固定ネジ２２４ｂが焼損する。素子端子２２６には、バネ２３６等の電気的高抵抗部が少ない接続保持部２３３側を介して電流を供給する。

図１７は本発明の第１の実施例における半導体素子試験装置の等価回路図および説明図である。試験する半導体モジュールは、図３（ｄ）を例示するが、これに限定するものではない。

図１７において、スイッチ回路１２４ｂがオンすることにより、電源装置１３２の出力が短絡され、電源装置１３２が出力する電流Ｉｄは、電流Ｉｍ’としてグランドに流れる。あるいは、スイッチ回路１２４ｂがオンすることにより、電源装置１３２の端子間に充電されている電荷が放電される。

スイッチ回路１２４ｃ、スイッチ回路１２４ｄが同時にオンすることによっても、電流Ｉｍが流れて、電源装置１３２の出力が短絡され、電源装置１３２の電荷等が放電される。この構成あるいは方法の場合は、スイッチ回路１２４ｂは不要である。

スイッチ回路１２４ｃとスイッチ回路１２４ｄがオンになるタイミングをずらすことも有効である。たとえば、スイッチ回路１２４ｃがスイッチ回路１２４ｄより先にオンすることによりトランジスタ１１７ｓのチャンネル間が短絡する。次に、スイッチ回路１２４ｄがオンすることによりトランジスタ１１７ｍのチャンネル間が短絡する。あるいは、スイッチ回路１２４ｄがスイッチ回路１２４ｃより先にオンすることにより、トランジスタ１１７ｍのチャンネル間が短絡する。次に、スイッチ回路１２４ｃがオンすることによりトランジスタ１１７ｓのチャンネル間が短絡する。
以上のように、順番に、スイッチ回路１２４をオンさせることより、半導体素子１１７に発生するサージ電圧等の発生がより抑制することができる。
スイッチ回路１２４ａがオンすることにより、電源装置１３２が出力する電流Ｉｄがトランジスタ１１７に供給される。
フォークプラグ２０５は、隔壁２１４の開口部２１６から挿入され、スイッチ回路基板２０１と電気的に接続される。

図２０、図２１は本発明の半導体試験装置の回路部の説明図、および回路動作の説明図である。図２０、図２１に図示するように、本発明の半導体素子試験装置は、絶縁型ＤＣＤＣコンバータ回路１３８ｍ、絶縁型ＤＣＤＣコンバータ回路１３８ｓを有する。

図２０は、試験する半導体モジュールとして、図３（ｄ）、図３（ｅ）を例示している。図２１は、試験する半導体モジュールとして、図３（ｃ）、図３（ｃ）を例示している。本発明の電気素子試験装置、電気素子の試験方法において、図３の例示する以外にも適用できることは言うまでもない。

絶縁型ＤＣＤＣコンバータ回路１３８ｍは、入力された電圧（回路電圧のＶｃ電圧）から、２つの電圧（Ｖｍｍ１電位を基準とするＶｐｍ１電圧、Ｖｍｍ２電位を基準とするＶｐｍ２電圧）を発生させる。ＧＮＤ、Ｖｍｍ１電圧、Ｖｍｍ２電圧は絶縁化されている。また、ＧＮＤ、Ｖｐｍ１電圧、Ｖｐｍ２電圧は絶縁化されている。

絶縁型ＤＣＤＣコンバータ回路１３８ｓは、入力された電圧（Ｖｃ電圧）から、２つの電圧（Ｖｍｓ１電位を基準とするＶｐｓ１電圧、Ｖｍｓ２電位を基準とするＶｐｓ２電圧）を発生させる。ＧＮＤ、Ｖｍｓ１電圧、Ｖｍｓ２電圧は絶縁化されている。また、ＧＮＤ、Ｖｐｓ１電圧、Ｖｐｓ２電圧は絶縁化されている。

Ｖｍｍ１電圧、Ｖｍｍ２電圧、Ｖｍｓ１電圧、Ｖｍｓ２電圧は基準電圧とし、グランド電圧を考えても良い。ただし、このグランド電圧は各電圧と絶縁化されている。Ｖｍｍ１電圧とＶｍｍ２電圧は、電圧発生時から絶縁化せず、共通の電位にしてもよい。Ｖｍｓ１電圧とＶｍｓ２電圧は、電圧発生時から絶縁化せず、共通の電位にしてもよい。

絶縁型ＤＣＤＣコンバータ回路として図示していないが、必要に応じて、Ｖｔ１電圧およびＶｔ２電圧を発生する絶縁型ＤＣＤＣコンバータ回路を配置する。Ｖｔ１電圧およびＶｔ２電圧は、Ｖｃ電圧から絶縁化させる。Ｖｔ１電圧は、Ｖｍｍ１電圧を基準として負方向の電位とする。Ｖｔ２電圧は、Ｖｍｓ１電圧を基準として負方向の電位とする。

Ｖｔ１電圧はＶｍｍ１電圧あるいはＶｍｍ２電圧を基準として発生させてもよい。Ｖｔ２電圧はＶｍｓ１電圧あるいはＶｍｓ２電圧を基準として発生させてもよい。

Ｖｔ１電圧とＶｍｍ１電圧は選択して、トランジスタ１１７ｍのゲート端子ｇｍに印加できるように構成されている。Ｖｔ２電圧とＶｍｓ１電圧とは選択して、トランジスタ１１７ｓ（Ｑｓ）のゲート端子ｇｓに印加できるように構成されている。電圧選択回路３０２はアナログスイッチ等を用いる。

絶縁型ＤＣＤＣコンバータ回路１３８ｍのＶｍｍ１電圧とＶｐｍ１電圧との電位差は、トランジスタ１１７ｍ（Ｑｍ）のゲート端子ｇｍに印加するオン電圧Ｖｇとなるようにされている。オン電圧Ｖｇは可変できるように、絶縁型ＤＣＤＣコンバータ回路１３８ｍが配置されている。

絶縁型ＤＣＤＣコンバータ回路１３８ｓのＶｍｓ１電圧とＶｐｓ１電圧との電位差は、トランジスタ１１７ｓ（Ｑｓ）のゲート端子ｇｓに印加するオン電圧Ｖｇとなるようにされている。オン電圧Ｖｇは可変できるように、絶縁型ＤＣＤＣコンバータ回路１３８ｓが配置されている。

図２０、図２１に図示する絶縁型ＤＣＤＣコンバータ回路１３８ｍのＡブロック、Ｂブロック、Ｃブロックは絶縁されている。また、絶縁型ＤＣＤＣコンバータ回路１３８ｓのＡブロック、Ｄブロック、Ｅブロックは絶縁されている。

ＡブロックとＢブロック間、ＡブロックとＣブロック間、ＡブロックとＤブロック間、ＡブロックとＥブロック間は、コイル等を用いて電力が受け渡される。また、各ブロック間の制御信号等はホトトランジスタ等を用いて絶縁されて信号が送受信される。

回路グランド（ＧＮＤ）、Ｖｃ電圧、Ｖｐｍ１電圧、Ｖｍｍ１電圧、Ｖｐｍ２電圧、Ｖｍｍ２電圧は絶縁状態である。つまり、各電圧は他の電圧に対してフローティング状態である。
なお、フローティングとは、他の電圧あるいは電位に対して浮いていることを意味する。

サージ電圧、過渡電流によりトランジスタのゲート端子等に大きなノイズが印加され、トランジスタが破壊する。本発明は、ゲート端子に印加する信号電位等をフローティング状態で発生して使用する。そのため、ノイズの影響を受けにくく、良好に半導体素子１１７を試験できる。

絶縁型ＤＣＤＣコンバータ回路１３８で発生する電圧はフローティングとする。Ｖｍｍ１電圧とＶｐｍ１電圧との電位差をＶｍ１とし、Ｖｍｍ２電圧とＶｐｍ２電圧との電位差をＶｍ２とする。

たとえば、Ｖｍｍ１電圧を回路グランド（ＧＮＤ）に接続し、Ｖｐｍ１電圧をＶｍｍ２電圧と短絡すると、Ｖｐｍ２電圧は、回路グランド（ＧＮＤ）に対して、Ｖｍ１電圧にＶｍ２電圧を加算した電圧となる。つまり、他の電圧で電位を設定することにより、フローティングされた電位が確定する。電位レベルを他の電圧の電位に対応して変更、移動、設定をすることができる。

本発明の半導体素子試験装置は、回路グランド（ＧＮＤ）と他の電源電圧が絶縁されている。また、絶縁ざれた各電源電圧を結線あるいは接続することができるように構成されている。たとえば、Ｖｍｍ１電圧とＶｍｍ２電圧を結線して同一電位にすることができる。Ｖｍｓ１電圧とＶｍｓ２電圧を結線して同一電位にすることができる。

図１７に図示するように、サンプル接続回路２０３ｍ１はトランジスタ１１７ｍ（Ｑｍ）のゲート端子ｇｍに印加するゲート信号波形を発生するゲートドライバ回路１１３ｍ、ゲート信号の立ち上がり波形および立下り波形を調整あるいは設定する可変抵抗回路１２５ｍ、短絡回路１３７ｍ、電圧選択回路３０２ｍ等を保有する。

サンプル接続回路２０３ｍ２はトランジスタ１１７ｍのダイオードＤｍに印加する定電流Ｉｃｍを発生する定電流設定回路１３０ｍ、ダイオードＤｍの端子電圧を測定あるいは検出する電圧検出回路１２９ｍを保有する。

サンプル接続回路２０３ｓ１はトランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号波形を発生するゲートドライバ回路１１３ｓ、ゲート信号の立ち上がり波形および立下り波形を調整あるいは設定する可変抵抗回路１２５ｓ、短絡回路１３７ｓ、電圧選択回路３０２ｓ等を保有する。

サンプル接続回路２０３ｓ２はトランジスタ１１７ｓのダイオードＤｓに印加する定電流Ｉｃｓを発生する定電流設定回路１３０ｓ、ダイオードＤｓの端子電圧を測定あるいは検出する電圧検出回路１２９ｓを保有する。
以下、特に断りがない場合は、半導体素子１１７のＮ電極端子を基準電位（ＡＧＮＤ、０（Ｖ））として説明をする。

半導体素子１１７のＮ電極端子を基準電位とした場合、トランジスタ１１７ｓのエミッタ端子ｅｓの電位は、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍとなる。つまり、半導体素子１１７のＯ電極端子の電位となる。

半導体素子１１７のＰ電極端子の電位は、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍとトランジスタ１１７ｓのチャンネル間電圧Ｖｃｅｓを加算した電圧となる。トランジスタ１１７ｍ、トランジスタ１１７ｓに流れる電流Ｉｄの大きさ、トランジスタ１１７ｍ、トランジスタ１１７ｓのオンオフ状態により、Ｏ電極端子の電位、Ｐ電極端子の電位が変動する。特に、トランジスタ１１７ｓのエミッタ端子ｅｓの電位変動が大きい。

トランジスタ１１７ｓのエミッタ端子ｅｓの電位であるＶｍｓ１は、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍの変動に応じて、変化できるように構成することが好ましい。

本発明は、トランジスタ１１７ｍのエミッタ端子ｅｍの電位であるＶｍｍ１は、トランジスタ１１７ｓのエミッタ端子ｅｓの電位であるＶｍｓ１に対してフローティングとなっている。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動するとＶｃｅｓ電圧も同一方向および同一電位で変動する。

トランジスタ１１７ｍのダイオードＤｍはトランジスタ１１７ｍの半導体層と同一層を使用している場合、あるいは類似の場合等は、ダイオードＤｍのカソード端子ｋｍの電位はトランジスタ１１７ｍのエミッタ端子ｅｍの電位あるいは近傍の電位になる場合がある。したがって、ダイオードＤｍの電源電位はトランジスタ１１７ｍのエミッタ端子ｅｍの電位を基準とすることが好ましい。

トランジスタ１１７ｓのダイオードＤｓはトランジスタ１１７ｓの半導体層と同一層を使用している場合あるいは類似の場合等は、ダイオードＤｓのカソード端子ｋｓの電位はトランジスタ１１７ｓのエミッタ端子ｅｓの電位あるいは近傍の電位になる場合がある。したがって、ダイオードＤｓの電源電位はトランジスタ１１７ｓのエミッタ端子ｅｓの電位を基準とすることが好ましい。

本発明では、絶縁型ＤＣＤＣコンバータ回路１３８ｓのＶｃ電圧、Ｖｍｓ１電圧／Ｖｐｓ１電圧、Ｖｍｓ２電圧／Ｖｐｓ２電圧を絶縁している。絶縁型ＤＣＤＣコンバータ回路１３８ｍのＶｃ電圧、Ｖｍｍ１電圧／Ｖｐｍ１電圧、Ｖｍｍ２電圧／Ｖｐｍ２電圧を絶縁している。各電圧は、任意の電圧と接続、結線することができるように構成されている。

図２２は、本発明の半導体素子試験装置の電源系統の結線を説明する説明図である。トランジスタ１１７のＮ電極端子はＡＧＮＤに接続される。ＡＧＮＤは、一例としてアース電位である。

図２２、図２３、図２４、図２５に図示するように、本発明は結線を任意に接続変更することができる。また、スイッチ回路１２３、セレクタ１２７により、接続配線、印加電圧を変更することができる。

トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子とが接続される。また、エミッタ端子ｅｍとＶｍｍ２端子とが接続される。トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子とが接続される。また、エミッタ端子ｅｓとＶｍｓ２端子とが接続される。

トランジスタ１１７ｓのエミッタ端子ｅｓの電位は、Ｎ電極端子の電位にトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍを加算した電圧となる。したがって、トランジスタ１１７ｓのエミッタ端子ｅｓの電位はトランジスタ１１７ｍのオンオフ状態、定電流Ｉｄの大きさに依存して変化する。

トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｍの電位が基準となる。トランジスタ１１７ｍをオンさせる電圧をＶｇとすれば、Ｎ電極端子のＡＧＮＤ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｍがオン状態となる。

図１９は、本発明の半導体試験装置の回路部の動作を示すタイミングチャート図である。 図１９（ｂ）、（ｃ）、（ｉ）に図示するように、定電流Ｉｄが流れていない期間は、トランジスタ１１７に定電流Ｉｄが流れる前の期間のｔｃｓと、定電流Ｉｄが流れた後の期間のｔｃｍであり、定電流Ｉｄが流れている期間は、ｔｃｃである。
ｔｃｓ、ｔｃｍ、ｔｃｃの期間のうち少なくとも１つ以上の期間にスイッチＳｉはオンし、可変抵抗回路１２５の両端子の電圧Ｖｅが測定される。

図１９（ｄ）のＳｔ２はダイオードＤ（ダイオードＤｓ、ダイオードＤｍ）に電流Ｉｃを流すタイミング信号であり、Ｓｔ２がＨレベルの時、トランジスタ１１７のダイオードＤに電流が流れる。電圧検出回路１２９はダイオードＤの端子間電圧を取得し、温度測定回路（図示せず）は端子間電圧を温度情報Ｔｊに変換する。

温度情報Ｔｊはコントロール回路基板１１１（コントローラ１１１）に送られ、コントロール回路基板１１１（コントローラ１１１）は温度情報Ｔｊにしたがって、トランジスタ１１７（半導体素子部品１１７）の試験を実施する。

電流Ｉｄは試験を行うトランジスタ１１７に流れる電流であり、電流電源装置１２１が出力する電流である。Ｓｔ１、Ｓｔ２は温度測定用のダイオードに測定用電流を流す時間あるいは温度の測定時間である。

図１９（ｇ）のＶｃｅはトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のチャンネル間電圧、温度情報Ｔｊは測定されたトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）の温度変化を示す。

図１９（ａ）では、０（Ｖ）電位は、トランジスタ１１７ｍをオフさせる電圧としている。図１９（ａ）等において、Ｖｔ１電圧は、Ｖｔ電圧として図示している。Ｖｔ１電圧は、０（Ｖ）電位よりも負極性の電圧である。Ｖｍｍ１電圧と基準として、負側のＶｔ１電圧が印加される。

ダイオードＤｍに流す電流Ｉｃｍは、Ｖｍｍ２電圧とＶｐｍ２電圧を電源として発生させる。Ｖｍｍ２電圧は、Ｖｍｍ１電圧と共通にされているため、ダイオードＤｍの端子の電圧は、Ｖｍｍ１とＶｐｍ２の範囲であり、ＡＧＮＤを基準とした電圧である。

トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｓの電位が基準となる。エミッタ端子ｅｓの電位は、Ｎ電極端子のＡＧＮＤ電位にトランジスタ１１７ｍのチェンネル間電圧Ｖｃｅｍを加算した電圧となる。

図１９（ａ）に図示するように、トランジスタ１１７ｓをオンさせる電圧をＶｇとすれば、トランジスタ１１７ｓがオンする電圧は、Ｎ電極端子のＡＧＮＤ電位にトランジスタ１１７ｍのチェンネル間電圧Ｖｃｅｍを加算した電圧を基準とし、Ｖｇ電圧を印加した時、トランジスタ１１７ｓがオン状態となる。

Ｖｍｓ１電圧は、Ｖｍｍ１電圧と絶縁化され、フローティング状態である。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動しても、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍの変動に応じて、トランジスタ１１７ｓのエミッタ端子ｅｓ電位が変動する。Ｖｍｓ１電圧はエミッタ端子ｅｓ電位を基準として、Ｖｐｓ１電圧を発生する。

トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｓの電位が基準となる。図１９（ａ）に図示するように、トランジスタ１１７ｓをオンさせる電圧をＶｇとすれば、エミッタ端子ｅｓ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｓがオン状態となる。

なお、図１９（ａ）等において、Ｖｔ２電圧は、Ｖｔ電圧として図示している。Ｖｔ２電圧は、０（Ｖ）電位よりも負極性の電圧である。Ｖｍｓ１電圧と基準として、負側のＶｔ２電圧が印加される。

ダイオードＤｓに流す電流Ｉｃｓは、Ｖｍｓ２電圧とＶｐｓ２電圧を電源として発生させる。Ｖｍｓ２電圧は、Ｖｍｓ１電圧と共通にされているため、ダイオードＤｓの端子の電圧は、Ｖｍｓ１とＶｐｓ２の範囲である。

Ｖｍｓ１電圧は、Ｖｍｍ１電圧と絶縁化され、フローティング状態である。また、Ｖｍｓ１電圧はトランジスタ１１７ｍのコレクタ端子ｃｍと接続されている。トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動しても、トランジスタ１１７ｓをオンさせる電圧（Ｖｇ）、オフさせる電圧（０（Ｖ））は変動しない。良好にトランジスタ１１７ｓをオンオフ制御することができる。

図２３は、本発明の半導体素子試験装置の電源系統の結線を説明する説明図である。図２３の結線では、トランジスタ１１７のＮ電極端子はＡＧＮＤに接続される。ＡＧＮＤは、一例としてアース電位である。

トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子とが接続される。トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子とが接続される。Ｖｍｍ２端子、Ｖｍｓ２端子は他の電源端子と絶縁され、フローティング状態である。

ダイオードＤｍに流す電流Ｉｃｍは、Ｖｍｍ２電圧とＶｐｍ２電圧を電源として発生させる。ダイオードＤｍの端子の電圧は、基本的にはＶｍｍ２とＶｐｍ２の範囲である。

ダイオードＤｓに流す電流Ｉｃｓは、Ｖｍｓ２電圧とＶｐｓ２電圧を電源として発生させる。ダイオードＤｓの端子の電圧は、基本的にはＶｍｓ２とＶｐｓ２の範囲である。

Ｖｍｍ２端子の電位は、ＡＧＮＤを基準とした電位に保持され、Ｖｍｓ２端子の電位は、トランジスタ１１７ｓのエミッタ端子ｅｓの電位を基準とした電位に保持される。

図２４は、本発明の半導体素子試験装置の電源系統の結線を説明する説明図である。図２４の結線では、トランジスタ１１７のＮ電極端子は、ＡＧＮＤに接続される。

トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子と接続される。また、Ｖｍｍ２端子とＶｍｓ２端子が接続される。トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子が接続される。Ｖｍｍ１端子とＶｍｍ２端子とは結線されない。

ダイオードＤｍに流す電流Ｉｃｍは、Ｖｍｍ２電圧とＶｐｍ２電圧を電源として発生させる。ダイオードＤｍの端子の電圧は、基本的にはＶｍｍ２とＶｐｍ２の範囲である。ダイオードＤｓに流す電流Ｉｃｓは、Ｖｍｓ２電圧とＶｐｓ２電圧を電源として発生させる。ダイオードＤｓの端子の電圧は、基本的にはＶｍｓ２とＶｐｓ２の範囲である。Ｖｍｍ２電圧とＶｍｓ２電圧とが共通にされているため、ダイオードＤｍの電位とダイオードＤｓの電位は共通の電位内で動作する。

図２４では、スイッチ回路１２３を電源接続配線中に配置している。スイッチ回路１２３はＶｍｓ２電圧とＶｐｍ２電圧とを接続するか、Ｖｍｓ２電圧とＶｍｍ２電圧とを接続するかを切り替えることができる。

本発明では図２４のようにスイッチ回路１２３を配置あるいは設けることにより多種多様な試験に対応できる。 スイッチ回路１２３としては、アナログスイッチ、リレー回路、マグネットスイッチ等が例示される。 スイッチ回路１２３は、図２４の実施例に限定されるものではない。たとえば、Ｖｍｍ１とＶｐｍ１電圧を選択して他の電位（たとえば、Ｖｍｍ１電圧と接続する）と接続するように構成してもよい。以上のように、本発明は、絶縁型ＤＣＤＣコンバータ回路等が発生する電位の結線状態を変更できるように構成したことの特徴がある。

図２５は、本発明の半導体素子試験装置の電源系統の結線を説明する説明図である。図２５の結線では、トランジスタ１１７のＮ電極端子はＡＧＮＤに接続される。

トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子と接続される。Ｖｍｍ１端子とＶｍｍ２端子が接続され、Ｖｍｍ１端子とＶｍｓ１端子が接続される。トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子が接続される。

Ｖｍｍ２端子とＶｍｓ２端子が接続されている。ダイオードＤｍに流す電流Ｉｃｍは、Ｖｍｍ２電圧とＶｐｍ２電圧を電源として発生させる。ダイオードＤｍの端子の電圧は、基本的にはＶｍｍ２とＶｐｍ２の範囲である。

ダイオードＤｓに流す電流Ｉｃｓは、Ｖｍｍ２電圧とＶｐｓ２電圧を電源として発生させる。ダイオードＤｓの端子の電圧は、基本的にはＶｍｍ２とＶｐｓ２の範囲である。Ｖｍｍ２電圧とＶｍｓ２電圧とが共通にされているため、ダイオードＤｍの電位とダイオードＤｓの電位は共通の電位内で動作する。
Ｖｍｍ１電圧の電位が変化すると、Ｖｐｍ１電圧の電位も電位シフトする。Ｖｍｍ２電圧の電位が変化すると、Ｖｐｍ２電圧の電位も電位シフトする。
Ｖｍｓ１電圧の電位が変化すると、Ｖｐｓ１電圧の電位も連動してシフトする。Ｖｍｓ２電圧の電位が変化すると、Ｖｐｓ２電圧の電位も連動してシフトする。

Ｖｍｍ１電圧とＶｍｓ１電圧とはフローティングとしている。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変化すると、Ｖｃｅｍの変化に連動してＶｍｓ１が変化する。

トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号（オンオフ信号）はＶｍｍ１電圧を基準として出力される。トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号（オンオフ信号）はＶｍｓ１電圧を基準として出力される。

トランジスタ１１７ｍに流れる電流Ｉｄが変化、また、トランジスタ１１７ｍのゲート端子ｇｍの印加電圧が変化すると、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変化しても、Ｖｍｓ１電圧がフォローティングのため、Ｖｃｅｍ電圧に連動して変化する。

トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅが変化しても、Ｖｍｓ１電圧がフローティングであり、トランジスタ１１７ｓのゲート信号はＶｍｓ１電圧を基準として発生させるため、トランジスタ１１７ｓは問題なく、オンオフ制御することができる。

ダイオードＤｓは、Ｖｍｍ１電圧とＶｍｓ１電圧とはフローティングとなっている。したがって、Ｖｍｍ１電圧が変化しても、あるいはトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変化しても、破壊することはなく、正常にトランジスタ１１７ｓの温度を測定あるいは温度範囲を把握することができる。

図２６は、本発明の半導体素子試験装置および半導体素子部品の試験方法または試験状態の説明図である。図２６のいずれかの状態あるいは方法を、順次実施すること、あるいはランダムに実施することのより半導体素子１１７の試験を行う。
ｔｎ２期間とｔｎ１期間に印加するＶｔ電圧は、試験をする半導体素子１１７に応じて設定する。他の信号の制御は図１９に示す制御を実施する。

図２６（ａ）は、トランジスタ１１７の端子間（Ｐ電極端子－Ｎ電極端子間）を短絡して電荷を放電し、トランジスタ１１７にサージ電圧、過渡電流を流れないようにする方法（状態）の説明図である。

トランジスタ１１７ｍのゲート端子ｇｍにはゲート信号Ｖｓｇｍとしてオフ電圧が印加され、トランジスタ１１７ｍはオフ状態にされる。トランジスタ１１７ｓのゲート端子ｇｓにはゲート信号Ｖｓｇｓとしてオフ電圧が印加され、トランジスタ１１７ｓはオフ状態にされる。短絡回路１３７ｓおよび短絡回路１３７ｍはオフ（オープン）にされる。スイッチ回路１２４ｃおよびスイッチ回路１２４ｄはオン（クローズ）にされる。

図２６（ｂ）は、短絡回路１３７ｓをオンさせてトランジスタ１１７ｓをダイオード接続状態にし、トランジスタ１１７ｍをオンさせて半導体素子１１７に定電流Ｉｄを流して、半導体素子１１７を試験している状態を示している。

トランジスタ１１７ｍのゲート端子ｇｍにはゲート信号Ｖｓｇｍとしてオン電圧またはオフ電圧が周期的あるいは間欠的に印加され、トランジスタ１１７ｍはオン状態またはオフ状態に制御される。

トランジスタ１１７ｓのゲート端子ｇｓとエミッタ端子ｅｓ間に接続された短絡回路１３７ｓがオンし、トランジスタ１１７ｓがダイオード接続状態とされる。スイッチ回路１２４ｃおよびスイッチ回路１２４ｄはオフ（オープン）にされる。

半導体素子１１７にはＰ電極端子とＮ電極端子間に定電流Ｉｄが流れる。トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号Ｖｓｇｍによりトランジスタ１１７ｍをオンオフ制御して、半導体素子１１７の試験を実施する。

図２６（ｃ）は、トランジスタ１１７ｍをダイオード接続状態にし、トランジスタ１１７ｓをオンさせて、半導体素子１１７に定電流Ｉｄを流して、半導体素子１１７を試験している状態を示している。

トランジスタ１１７ｓのゲート端子ｇｓはゲート信号Ｖｓｇｓとしてオン電圧またはオフ電圧が周期的あるいは間欠的に印加され、トランジスタ１１７ｓはオン状態またはオフ状態に制御される。

トランジスタ１１７ｍのゲート端子ｇｍとエミッタ端子ｅｍ間に接続された短絡回路１３７ｍがオンし、トランジスタ１１７ｍがダイオード接続状態とされる。スイッチ回路１２４ｃおよびスイッチ回路１２４ｄはオフ（オープン）にされる。半導体素子１１７にはＰ電極端子とＮ電極端子間に定電流Ｉｄが流れる。
トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇｓによりトランジスタ１１７ｓをオンオフ制御して、半導体素子１１７の試験を実施する。

図２６（ｄ）は、トランジスタ１１７ｓをオンさせ、トランジスタ１１７ｍをオフさせる。トランジスタ１１７ｓのゲート端子ｇｓはゲート信号Ｖｓｇｓとしてオン電圧またはオフ電圧が周期的あるいは間欠的に印加される。トランジスタ１１７ｍはオフ状態に制御される。

トランジスタ１１７ｍおよびトランジスタ１１７ｓのゲート端子ｇとエミッタ端子ｅ間に接続された短絡回路１３７はオフ（オープン）させる。スイッチ回路１２４ｃはオフし、スイッチ回路１２４ｄはオン（クローズ）にされる。

半導体素子１１７にはＰ電極端子からトランジスタ１１７ｓのチャンネル間に電流Ｉｄが流れ、電流Ｉｄはスイッチ回路１２４ｄを流れる。トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇｓによりトランジスタ１１７ｓをオンオフ制御して、半導体素子１１７の試験を実施する。

図２６（ｅ）は、トランジスタ１１７ｍをオンさせ、トランジスタ１１７ｓをオフさせる。トランジスタ１１７ｍのゲート端子ｇｍはゲート信号Ｖｓｇｍとしてオン電圧またはオフ電圧が周期的あるいは間欠的に印加される。トランジスタ１１７ｓはオフ状態に制御される。

トランジスタ１１７ｍおよびトランジスタ１１７ｓのゲート端子ｇとエミッタ端子ｅ間に接続された短絡回路１３７はオフ（オープン）させる。スイッチ回路１２４ｄはオフ（オープン）し、スイッチ回路１２４ｄはオン（クローズ）にされる。

半導体素子１１７にはＰ電極端子からスイッチ回路１２４ｃに電流Ｉｄが流れ、トランジスタ１１７ｍのチャンネル間に電流Ｉｄが流れる。トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号Ｖｓｇｍによりトランジスタ１１７ｍをオンオフ制御して、半導体素子１１７の試験を実施する。

図２６（ｆ）は、トランジスタ１１７ｍおよびトランジスタ１１７ｓのゲート端子ｇ（ゲート端子ｇｍ、ゲート端子ｇｓ）にゲート信号を印加し、半導体素子１１７に定電流Ｉｄ流して、半導体素子１１７を試験している状態を示している。

トランジスタ１１７ｓのゲート端子ｇｓおよびトランジスタ１１７ｍのゲート端子ｇｍには、オン電圧またはオフ電圧が周期的あるいは間欠的に印加される。トランジスタ１１７ｓおよびトランジスタ１１７ｍはオン状態またはオフ状態に制御される。

トランジスタ１１７ｍおよびトランジスタ１１７ｓのゲート端子ｇとエミッタ端子ｅ間に接続された短絡回路１３７はオフさせる。スイッチ回路１２４ｃおよびスイッチ回路１２４ｄはオフ（オープン）にされる。半導体素子１１７にはＰ電極端子とＮ電極端子間に定電流Ｉｄが流れる。

トランジスタ１１７ｍとトランジスタ１１７ｓとが同時にオンしないように制御する、あるいはトランジスタ１１７ｍとトランジスタ１１７ｓとがわずかな期間だけオンするように制御することにより、半導体素子１１７にサージ電圧、過渡電流が流れ、より厳しい試験を実施できる。

以上の図２６（ａ）～図２６（ｆ）の試験を選択し、あるいは組み合わせることにより半導体素子１１７の試験を実施する。組み合わせは図２６（ａ）～図２６（ｆ）の試験を順番に実施する場合、図２６（ａ）～図２６（ｆ）の試験をランダムに実施する場合が例示される。

図２７は、本発明の他の実施例における半導体素子試験装置および半導体素子の試験方法の説明図である。試験回路モジュール３０１は、図３等が例示される。試験回路モジュール３０１は、図２７（ａ）のＡ、Ｂ、Ｃ部に接続される。試験回路モジュール３０１は各半導体素子１１７に対応して準備される。試験回路モジュール３０１は、たとえば、図２６、図３が例示される。

試験回路モジュール３０１は、３つのスイッチ回路基板２０１（スイッチ回路基板２０１ｂ、スイッチ回路基板２０１ｃ、スイッチ回路基板２０１ｄと接続される。図２７（ａ）で図示するように、スイッチ回路基板２０１ｂは試験する半導体素子１１７に対応して準備される。図２７（ａ）では試験回路モジュール３０１ａにはスイッチ回路１２４ａａが配置され、試験回路モジュール３０１ｂにはスイッチ回路１２４ａｂが配置され、試験回路モジュール３０１ｃにはスイッチ回路１２４ａｃが配置される。

図２７（ａ）の実施例は半導体素子１１７を、複数個を同時に、あるいは順次に試験する実施例である。試験回路モジュール３０１は１つのコントロール回路基板１１１で制御される。
図２７（ａ）において、電源装置１３２に並列して、試験を行う複数の半導体素子１１７が接続されている。

図２７（ｂ）は本発明の半導体素子試験装置の動作の説明図である。一例として、試験回路モジュール３０１の半導体素子１１７は、図２６（ｂ）の動作をするとして記載している。

本発明の実施例において、試験を行うトランジスタ１１７は、ＩＧＢＴを例示して説明したが、これに限定するものではない。たとえば、ダイオード等の２端子素子であってもよい。また、半導体素子に限定されるものではなく、コンデンサ、抵抗等の電気素子であればいずれのものでも適用できる。
本明細書および図面に記載した事項あるいは内容は、相互に組み合わせることができることは言うまでもない。

以上、本明細書において、実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
本明細書および図面に記載した事項あるいは内容は、相互に組み合わせることができることは言うまでもない。

本発明は、トランジスタ等の半導体素子の試験内容、半導体素子の同時試験数に応じて、容易に接続変更でき、試験時に発生するノイズ対策を良好に実現できる半導体素子試験装置および半導体試験方法を提供できる。

１１１ コントロール回路基板（コントローラ）
１１２ ゲート信号制御回路
１１３ ゲートドライバ回路
１１５ 温度測定回路
１１６ オペアンプ（バッファアンプ）
１１７ パワートランジスタ
１１８ 定電流回路
１２１ 定電流回路
１２２ スイッチ回路
１２４ スイッチ回路
１２５ 可変抵抗回路
１２６ 可変抵抗回路
１２７ セレクタ
１２８ 電流検出回路
１２９ 電圧検出回路
１３０ 定電流設定回路
１３１ 制御ラック
１３２ 電源装置
１３３ 制御回路
１３４ 加熱冷却プレート
１３５ 循環水パイプ
１３６ チラー
１３７ 短絡回路
１３８ 絶縁型ＤＣＤＣコンバータ回路
２０１ スイッチ回路基板
２０２ コネクタ
２０３ サンプル接続回路
２０４ 導体板
２０５ フォークプラグ
２０６ 接続ピン
２０７ マザー基板
２０８ コネクタ
２０９ デバイス制御回路基板
２１０ 筐体
２１１ 接続配線
２１２ 電源配線
２１３ コネクタ
２１４ 隔壁
２１５ 隔壁
２１６ 開口部
２１９ 接続ボルト
２２０ 接触部
２２１ 固定ネジ
２２２ 信号配線
２２３ ヒートパイプ
２２４ 固定ネジ
２２５ 接点部
２２６ 素子端子
２２７ 冷却ファン
２２８ 放熱フィン
２３１ ヒートパイプ金具
２３２ 接続圧力部
２３３ 接続保持部
２３６ バネ（圧力金具）
２３７ 位置固定ネジ
２３８ ネジ穴
２３９ バネ穴
２４０ 位置決めネジ穴
２４１ フォークプラグ挿入板
２５１ 凸部
２５２ 溝部
３０１ 試験回路モジュール
３０２ 電圧選択回路
３１１ 押圧具
３１２ 絶縁板
３１３ 押圧具取付け板
３１５ 絶縁部

Claims (10)

1. 第１の端子と第２の端子を有する半導体素子を試験する半導体素子試験装置であって、
   前記半導体素子を配置する加熱冷却プレートと、
   前記加熱冷却プレートの周囲に配置された漏水センサと、
   第３の端子と第４の端子を有し、試験電流または試験電圧を供給する電源装置と、
   第１のフォークプラグと、
   第２のフォークプラグと、
   第１のスイッチ回路が実装または形成された第１のスイッチ回路基板と、
   第２のスイッチ回路が実装または形成された第２のスイッチ回路基板と、
   前記第１のスイッチ回路基板に取り付けられた第１の導体板と、
   前記第１のスイッチ回路基板に取り付けられた第２の導体板と、
   前記第２のスイッチ回路基板に取り付けられた第３の導体板と、
   前記第２のスイッチ回路基板に取り付けられた第４の導体板を具備し、
   前記第１の端子と前記第１のフォークプラグとが接続され、
   前記第２の端子と前記第４の端子とが接続され、
   前記第３の端子と前記第２のフォークプラグとが接続され、
   前記第１のフォークプラグの先端部が前記第１の導体板と嵌合され、
   前記第２のフォークプラグの先端部が前記第４の導体板と嵌合され、
   前記第４の端子と前記第３の導体板とが接続され、
   前記第３の端子と前記第２の導体板とが接続され、
   前記加熱冷却プレートは第１の室に配置され、前記第１のスイッチ回路基板および前記第２のスイッチ回路基板は前記第１の室より下側の第２の室に配置され、
   前記漏水センサの動作により、半導体素子試験装置を停止させる動作と警報を発する動作のうち、少なくとも一方の動作を行い、
   前記第１のスイッチ回路は、前記第１の導体板と前記第２の導体板間を短絡する第１の動作と、前記第１の導体板と前記第２の導体板間をオープンにする第２の動作を行い、
   前記第２のスイッチ回路は、前記第３の導体板と前記第４の導体板間を短絡する第１の動作と、前記第３の導体板と前記第４の導体板間をオープンにする第２の動作を行うことを特徴とする半導体素子試験装置。
2. 第１の端子と第２の端子を有する半導体素子を試験する半導体素子試験装置であって、
   第３の端子と第４の端子を有し、試験電流または試験電圧を供給する電源装置と、
   接続部材と、
   複数の開口部を有する挿入板と、
   第１のスイッチ回路が実装または形成された第１のスイッチ回路基板と、
   第２のスイッチ回路が実装または形成された第２のスイッチ回路基板と、
   前記第１のスイッチ回路基板に取り付けられた第１の導体板または導体棒と、
   前記第１のスイッチ回路基板に取り付けられた第２の導体板または導体棒と、
   前記第２のスイッチ回路基板に取り付けられた第３の導体板または導体棒と、
   前記第２のスイッチ回路基板に取り付けられた第４の導体板または導体棒を具備し、
   前記第１の端子と前記接続部材とが接続され、
   前記第２の端子と前記第４の端子とが接続され、
   前記第３の端子と前記第２の導体板または導体棒とが接続され、
   前記第３の端子と前記第４の導体板または導体棒とが接続され、
   前記挿入板の複数の開口部のいずれかを選択し、前記選択した開口部に前記接続部材を挿入することにより、前記接続部材は前記第１のスイッチ回路基板の前記第１の導体板または導体棒、または前記第２のスイッチ回路基板の前記第３の導体板または導体棒と接続され、
   前記接続部材の先端部は、前記第１のスイッチ回路基板の第１の導体板または導体棒、または前記第２のスイッチ回路基板の第３の導体板または導体棒と嵌合され、
   前記第１のスイッチ回路は、前記第１の導体板または導体棒と前記第２の導体板または導体棒間とを短絡する第１の動作と、前記第１の導体板または導体棒と前記第２の導体板または導体棒間をオープンにする第２の動作を行い、
   前記第２のスイッチ回路は、前記第３の導体板または導体棒と前記第４の導体板または導体棒間とを短絡する第１の動作と、前記第３の導体板または導体棒と前記第４の導体板または導体棒間をオープンにする第２の動作を行うことを特徴とする半導体素子試験装置。
3. 第１の端子と第２の端子を有する半導体素子を試験する半導体素子試験装置であって、
   第３の端子と第４の端子を有し、試験電流または試験電圧を供給する電源装置と、
   接続部材と、
   複数の開口部を有する挿入板と、
   第１の基板と、
   第１のスイッチ回路が実装または形成された第１のスイッチ回路基板と、
   第２のスイッチ回路が実装または形成された第２のスイッチ回路基板と、
   前記第１のスイッチ回路基板に取り付けられた第１の導体板または導体棒と、
   前記第１のスイッチ回路基板に取り付けられた第２の導体板または導体棒と、
   前記第２のスイッチ回路基板に取り付けられた第３の導体板または導体棒と、
   前記第２のスイッチ回路基板に取り付けられた第４の導体板または導体棒を具備し、
   前記第１の基板に、前記第１のスイッチ回路基板が接続され、
   前記第１の基板に、前記第２のスイッチ回路基板が接続され、
   前記第１のスイッチ回路基板と前記第２のスイッチ回路基板の位置に基づいて、前記挿入板に前記複数の開口部が配置され、
   前記第２の端子と前記第４の端子とが接続され、
   前記第１の端子と前記接続部材とが接続され、
   前記第３の端子と前記第２の導体板または導体棒とが接続され、
   前記第３の端子と前記第４の導体板または導体棒とが接続され、
   前記接続部材は前記挿入板の開口部に挿入され、前記接続部材の先端部は、前記開口部に位置する前記第１のスイッチング基板の第１の導体板または導体棒、または前記第２のスイッチング基板の第３の導体板または導体棒と嵌合され、
   前記第１のスイッチ回路は、前記第１の導体板または導体棒と前記第２の導体板または導体棒間とを短絡する第１の動作と、前記第１の導体板または導体棒と前記第２の導体板または導体棒間をオープンにする第２の動作を行い、
   前記第２のスイッチ回路は、前記第３の導体板または導体棒と前記第４の導体板または導体棒間とを短絡する第１の動作と、前記第３の導体板または導体棒と前記第４の導体板または導体棒間をオープンにする第２の動作を行うことを特徴とする半導体素子試験装置。
4. 第１の端子と第２の端子を有する半導体素子を試験する半導体素子試験装置であって、
   第３の端子と第４の端子を有し、試験電流または試験電圧を供給する電源装置と、
   前記半導体素子１１７を配置する加熱冷却プレートと、
   第１の接続構造体と、
   第２の接続構造体と、
   第１の接続部材と、
   第２の接続部材と、
   第１のスイッチ回路が実装または形成された第１のスイッチ回路基板と、
   第２のスイッチ回路が実装または形成された第２のスイッチ回路基板と、
   前記第１のスイッチ回路基板に取り付けられた第１の導体板または導体棒と、
   前記第１のスイッチ回路基板に取り付けられた第２の導体板または導体棒と、
   前記第２のスイッチ回路基板に取り付けられた第３の導体板または導体棒と、
   前記第２のスイッチ回路基板に取り付けられた第４の導体板または導体棒を具備し、
   前記第１の接続構造体と前記第１の接続部材が接続され、
   前記第２の接続構造体と前記第２の接続部材が接続され、
   前記第１の接続部材は前記第１のスイッチ回路基板の第１の導体板または導体棒と嵌合され、
   前記第２の接続部材は前記第２のスイッチ回路基板の第３の導体板または導体棒と嵌合され、
   前記半導体素子の第１の端子と前記第１の接続構造体が接続され、
   前記半導体素子の第２の端子と前記第２の接続構造体が接続され、
   前記第１のスイッチ回路基板の第２の導体板または導体棒と、前記第３の端子が接続され、
   前記第２のスイッチ回路基板の第４の導体板または導体棒と、前記第３の端子が接続され、
   前記第２のスイッチ回路基板の第３の導体板または導体棒と、前記第４の端子とが接続され、
   前記第１のスイッチ回路は、前記第１の導体板または導体棒と前記第２の導体板または導体棒間とを短絡する第１の動作と、前記第１の導体板または導体棒と前記第２の導体板または導体棒間をオープンにする第２の動作を行い、
   前記第２のスイッチ回路は、前記第３の導体板または導体棒と前記第４の導体板または導体棒間とを短絡する第１の動作と、前記第３の導体板または導体棒と前記第４の導体板または導体棒間をオープンにする第２の動作を行うことを特徴とする半導体素子試験装置。
5. 接続部材は、フォークプラグであり、
   前記第１の導体板または導体棒は、前記第１のスイッチ回路基板から、はみ出る第１の部分を有し、
   前記フォークプラグの先端部が前記第１の部分と嵌合することを特徴とする請求項２または請求項３記載の半導体素子試験装置。
6. 前記挿入板は、複数の開口部を有する第１の挿入板と、複数の開口部を有する第２の挿入板から構成され、
   前記第１の挿入板と、前記第２の挿入板との高さ位置が異なり、
   前記第１の挿入板の開口部に挿入した接続部材に第１の接続配線が接続され、前記第２の挿入板の開口部に挿入した接続部材に第２の接続配線が接続され、前記第１の接続配線と前記第２の接続配線とが、略平行に配置されることを特徴とする請求項２または請求項３記載の半導体素子試験装置。
7. 前記半導体素子はゲート端子を有し、
   前記ゲート端子に駆動電圧を印加するゲートドライバ回路を、更に具備し、
   前記ゲートドライバ回路は、前記駆動電圧の立ち上がり波形の傾斜と立ち下がり波形の傾斜を設定できることを特徴とする請求項１または請求項２または請求項３または請求項４記載の半導体素子試験装置。
8. 前記第１の接続構造体にヒートパイプが取り付けられ、
   前記第１の接続構造体に凹部が形成され、前記凹部に前記ヒートパイプが配置され、
   前記第１の接続構造体の線膨張率は、前記ヒートパイプの線膨張率よりも小さい材料で構成され、
   前記第１の端子および前記第２の端子は、第１の電極面と第２の電極面とを有し、
   前記第１の接続構造体は、接続保持部と接続圧力部を有し、
   前記接続保持部は、前記第１の電極面と接触し、
   前記接続圧力部は、前記第２の電極面と接触し、
   前記第１の接続構造体と前記第２の電極面とは絶縁され、前記第１の電極面を介して前記試験電流または試験電圧が供給されることを特徴とする請求項４記載の半導体素子試験装置。
9. 前記第１のスイッチ回路基板に、複数の第１のスイッチ回路が実装または形成されていることを特徴とする請求項１または請求項２または請求項３または請求項４の半導体素子試験装置。
10. 前記半導体素子は加熱冷却プレートに配置され、
    前記加熱冷却プレートの周囲に漏水センサが配置され、
    前記漏水センサの動作により、半導体素子試験装置を停止させる動作と警報を発する動作のうち、少なくとも一方の動作を行うことを特徴とする請求項２または請求項３または請求項４記載の半導体素子試験装置。
    

Images