JP2023123656A - 電気素子試験装置 - Google Patents

Abstract

【課題】試験項目ごとの接続配線の接続変更作業が長時間を必要とする。接続配線変更のための作業スペースが必要であるため、試験装置を小型化することができない。【解決手段】スイッチ回路基板２０１には、スイッチ回路１２４と２つの導体板２０４が実装されている。隔壁２１４には、スイッチ回路基板２０１の位置に対応させて開口部２１６が形成されている。フォークプラグ２０５は半導体素子１１７の端子２２６と接続されている。フォークプラグ２０５は開口部２１６から挿入され、フォークプラグ２０５の先端部が導体板２０４と嵌合されて接続される。スイッチ回路１２４がオンすることにより、電源回路１３２からに試験電流が半導体素子１１７に印加される。【選択図】図２４

Description

本発明は、ＳｉＣ、ＩＧＢＴ、ＭＯＳ－ＦＥＴ、Ｇａｎ－ＦＥＴ、バイポーラトランジスタ等の半導体素子のパワーサイクル試験を行う電気素子試験装置、電気素子の試験方法等に関するものである。

半導体素子の使用環境での故障モードに近いストレスを効率よく再現でき、高い信頼性でパワー半導体素子等の評価を行うことができる半導体素子試験装置および半導体素子の試験方法を提供する。

パワー半導体素子の寿命には、パワー半導体素子自体の発熱に起因した熱疲労現象による寿命と、パワー半導体素子の外部環境の温度変化に起因した熱疲労現象による寿命とがある。また、パワー半導体素子のゲート絶縁膜への印加電圧による電圧疲労による寿命等がある。

一般的に、パワー半導体素子の寿命試験は、半導体素子に通電オンオフを繰り返すことが行われている。たとえば、半導体素子のトランジスタのエミッタ端子（ソース端子）、コレクタ端子（ドレイン端子）等に印加電圧および電流を設定し、ゲート端子に周期的なオンオフ信号（動作／非動作信号）を印加して試験が行われる。

試験時に半導体素子に印加する電流は数百アンペアと大きく、発熱、電圧降下をさけるため低抵抗の配線を必要とする。試験電流が大きいため、半導体素子と配線に接続部を低抵抗に接続する必要がある。

試験をする半導体素子は多段に接続されたものが多く、半導体素子がトランジスタの場合等、チャンネル間電圧は試験条件等で大きく変化する。半導体素子に印加する試験信号が適切でないと半導体素子に印加する試験信号で破壊する場合がある。

半導体素子部品の試験も多くの種類があり、試験の種類に対応させて配線の接続を変更する必要がある。配線の接続変更作業は多くの時間を必要とし、接続不良、接続ミスが発生する。

特開２０１４－１３８４８８

半導体素子部品１１７は第１のトランジスタ１１７ｍと第２のトランジスタ１１７ｓが直列接続されている。第１のトランジスタ１１７ｍと第２のトランジスタ１１７ｓのうち少なくとも一方のトランジスタにはトランジスタの温度を測定するためのダイオードが形成されている。ダイオードはトランジスタの形成プロセスと同時に形成される。

第１のトランジスタ１１７ｍと第２のトランジスタ１１７ｓに電流Ｉｄが流れると、流れる電流Ｉｄの大きさに応じて第１のトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変化する。半導体素子部品の端子電圧は、第１のトランジスタ１１７ｍと第２のトランジスタ１１７ｓのチャンネル間電圧Ｖｃｅｓを加算されたものとなる。

ダイオードもトランジスタの形成プロセスで形成されている場合、ダイオードはトランジスタのゲート絶縁膜等と共通部分がある場合、トランジスタのチャンネル間電圧Ｖｃｅが変化に伴い、ダイオードのアノード端子、カソード端子の電位が変化する。

従来の半導体素子試験装置では、ダイオードに流す定電流の電位、半導体素子部品１１７に印加するオンオフ信号の電位が、基準とする電位から所定値で固定されていた。そのため、トランジスタ１１７に流す電流Ｉｄの変化により、トランジスタ１１７ｍトランジスタ１１７ｓのチャンネル間電圧が変化するとダイオードの端子電圧が過大な電位となりダイオード等が絶縁破壊するという問題点があった。

本発明の半導体素子試験装置は、試験をする半導体素子部品の温度をモニターするための定電流を発生する定電流回路と、トランジスタをオンオフさせる信号を発生するゲートドライバ回路とを有する。

半導体素子部品は第１のトランジスタ１１７ｍと第２のトランジスタ１１７ｓが直列接続されている。第１のトランジスタ１１７ｍをオンオフさせる信号を発生する第１のゲートドライバ回路の第１の電源電圧と、第２のトランジスタ１１７ｓをオンオフさせる信号を発生する第２のゲートドライバ回路の第２の電源電圧と、定電流を発生する定電流回路の第３の電源電圧は、それぞれ、他の電源電圧に対して、電気的に絶縁化され、または、フローティングとなるように構成されている。
本発明の半導体素子試験装置は、第１のトランジスタと第２のトランジスタ等が接続された半導体素子の試験装置に関するものである。

第１のトランジスタは、第１のゲート端子と第１の端子と第２の端子を有し、第２のトランジスタは、第２のゲート端子と第３の端子と第４の端子を有し、第１のトランジスタの第２の端子と、第２のトランジスタの第３の端子が接続され、第１のトランジスタと第２のトランジスタのうち、少なくとも一方のトランジスタ近傍に形成または配置されたダイオードを有する。

また、第１のトランジスタの第１のゲート端子に印加するゲート信号発生回路の第１の電圧発生回路と、第２のトランジスタの第２のゲート端子に印加するゲート信号発生回路の第２の電圧発生回路と、ダイオードに印加する定電流を発生する定電流発生回路の第３の電圧発生回路を具備する。

第１の電圧発生回路と第２の電圧発生回路は電気的に絶縁されており、第３の電圧発生回路は、少なくとも第１の電圧発生回路または前記第２の電圧発生回路と電気的に絶縁されている。
また、本発明の半導体素子試験装置は、第１のトランジスタと第２のトランジスタ等が接続された半導体素子の試験装置に関するものである。

第１のトランジスタは、第１のゲート端子と第１の端子と第２の端子を有し、第２のトランジスタは、第２のゲート端子と第３の端子と第４の端子を有し、第１のトランジスタの第２の端子と、第２のトランジスタの第３の端子が接続されている。

第１のトランジスタの第１のゲート端子に印加するゲート信号発生回路の第１の電圧発生回路と、第２のトランジスタの第２のゲート端子に印加するゲート信号発生回路の第２の電圧発生回路と、第１のトランジスタの第１の端子と第２の端子間の電圧と、第２のトランジスタの第３の端子と第４の端子間の電圧のうち、少なくとも一方の電圧を測定あるいは検出する電圧検出回路の第３の電圧発生回路を具備する。

第１の電圧発生回路と前記第２の電圧発生回路は、電気的に絶縁されており、第３の電圧発生回路は、少なくとも第１の電圧発生回路または第２の電圧発生回路と電気的に絶縁されている。

また、本発明の半導体素子試験装置は、第１のゲート端子と第２のゲート端子のうち、少なくとも一方の端子に流れる電流を測定または検出する電流検出回路を具備する。
また、ゲート信号発生回路は、トランジスタをオンさせる第１の信号と、トランジスタをオフさせる第２の信号および第２の信号を発生する。

また、第１のトランジスタの第１の端子と第２の端子間を短絡する第１のスイッチ回路と、第２のトランジスタの第３の端子と第４の端子間を短絡する第２のスイッチ回路を具備する。

また、第１のトランジスタの第１の端子に、第１の接続金具が電気的に接続され、第２のトランジスタの第４の端子に、第２の接続金具が電気的に接続されている。

本発明の半導体素子の試験方法は、第１のトランジスタが第１のゲート端子と第１の端子と第２の端子を有し、第２のトランジスタが第２のゲート端子と第３の端子と第４の端子を有し、第１のトランジスタと第２のトランジスタのうち、少なくとも一方のトランジスタ近傍に形成または配置されたダイオードを有し、第１のトランジスタの第２の端子と、第２のトランジスタの第３の端子が接続された半導体素子に関するものである。

第２のトランジスタの第４の端子と第２のゲート端子間に、第２のトランジスタをオンまたはオフさせる第２のゲート信号を印加できるように構成され、第１のトランジスタの第２の端子と第１のゲート端子間に、第１のトランジスタをオンまたはオフさせる第１のゲート信号を印加できるように構成され、第１のゲート信号は第２のトランジスタの第３の端子の電位を基準とし、ダイオードの端子間電圧を測定または検出する。

本発明の半導体素子の試験方法は、第１のトランジスタが第１のゲート端子と第１の端子と第２の端子を有し、第２のトランジスタが第２のゲート端子と第３の端子と第４の端子を有し、第１のトランジスタの第２の端子と、第２のトランジスタの第３の端子が接続された半導体素子に関するものである。

第２のトランジスタの第４の端子と第２のゲート端子間に、第２のトランジスタをオンまたはオフさせる第２のゲート信号を印加できるように構成され、第１のトランジスタの第２の端子と第１のゲート端子間に、第１のトランジスタをオンまたはオフさせる第１のゲート信号を印加できるように構成され、第１のゲート信号は第２のトランジスタの第３の端子の電位を基準とし、第１のトランジスタの第１の端子と第２の端子間の電圧と、第２のトランジスタの第３の端子と第４の端子間の電圧のうち、少なくとも一方の電圧を測定あるいは検出するものである。

また、本発明の半導体素子の試験方法は、第１のスイッチ回路と、第２のスイッチ回路を有し、第１のトランジスタの第１の端子が第１のスイッチ回路に接続され、第２のトランジスタの第２の端子が第２にスイッチ回路と接続されているものである。

また、本発明の半導体素子の試験方法は、第１のトランジスタの第１の端子に第１の接続金具が電気的に接続され、第２のトランジスタの第４の端子に第２の接続金具が電気的に接続されているものである。

第１のトランジスタ１１７ｍをオンオフさせる信号を発生する第１のゲートドライバ回路の第１の電源電圧と、第２のトランジスタ１１７ｓをオンオフさせる信号を発生する第２のゲートドライバ回路の第２の電源電圧は、それぞれ他の電源電圧に対して絶縁化（フローティング）となるように構成されている。
トランジスタ１１７ｍ、トランジスタ１１７ｓのゲート端子の信号電位は、過大な電圧となることはなく、既定の信号あるいは端子電位となる。

半導体素子部品１１７を配置する半導体素子試験装置内の箇所（スペース）と、前記半導体素子部品１１７の試験電流の発生、制御信号の発生、試験結果の取得をする回路基板の配置箇所を分離する隔壁２１４を設けている。

試験項目ごとの接続配線２１１の接続作業が不要であり、配線の接続変更のための作業スペースを必要とせず、半導体素子試験装置を小型化することができる。また、フローティングの電源電圧は、接続プラグ２０５の接続変更により容易に信号電位等を設定することができる。

本発明の第１の実施例における電気素子試験装置の説明図である。 本発明の第１の実施例における電気素子試験装置のブロック図である。 本発明の第１の実施例における電気素子試験装置の説明図である。 本発明の第１の実施例における電気素子試験装置の電源系統の説明図である。 本発明の第１の実施例における電気素子試験装置の電源系統の説明図である。 本発明の第１の実施例における電気素子試験装置の電源系統の説明図である。 本発明の第１の実施例における電気素子試験装置の電源系統の説明図である。 本発明の電気素子の試験方法の説明図である。 本発明の第２の実施例における電気素子試験装置のブロック図である。 本発明の第２の実施例における電気素子試験装置のブロック図である。 本発明の第３の実施例における電気素子試験装置の説明図である。 本発明の第３の実施例における電気素子試験装置のブロック図である。 本発明の第３の実施例における電気素子試験装置の電源系統の説明図である。 本発明の第３の実施例における電気素子試験装置の電源系統の説明図である。 本発明の第３の実施例における電気素子の試験方法のタイミングチャート図である。 本発明の第４の実施例における電気素子試験装置の説明図である。 本発明の第５の実施例における電気素子試験装置の説明図である。 本発明の第１の実施例における電気素子の試験方法のタイミングチャート 本発明の第１の実施例における電気素子の試験方法のタイミングチャート図である。 本発明の第１の実施例における電気素子の試験方法のタイミングチャート図である。 本発明の第２の実施例における電気素子の試験方法のタイミングチャート図である。 本発明の電気素子試験装置の説明図である。 本発明の第１の実施例における電気素子試験装置の説明図である。 本発明の電気素子試験装置の説明図である。 本発明の電気素子試験装置の接続部の説明図である。 本発明の電気素子試験装置の接続部の説明図である。 本発明の電気素子試験装置の接続部の説明図である。 本発明の電気素子試験装置の回路基板の配置の説明図である。 本発明の電気素子試験装置の回路基板の説明図である。 本発明の電気素子試験装置の回路基板の説明図である。 半導体素子部品の説明図である。 半導体素子部品の説明図である。 電気素子の説明図である。

以下、添付した図面を参照して、本発明の実施の形態に係るパワーサイクル試験等の半導体素子試験装置および半導体素子の試験方法を説明する。明細書で記載する実施形態では、パワー半導体素子のうち、ＩＧＢＴを例にとって説明する。本発明はＩＧＢＴに限定されるものではなく、ＳｉＣ、ＭＯＳＦＥＴ、ＪＦＥＴ、トランジスタ等の各種のパワー半導体素子に適用することができる。また、トランジスタだけに適用されるものではなく、ダイオード等の２端子素子にも本発明は適用できる。また、サイリスタ、トライアック等の他の半導体素子にも適用できる。
また、パワー半導体素子に限定されるものではなく、低電力用の半導体素子、小信号制御用の半導体素子にも本発明は適用できることは言うまでもない。

なお、本発明は素子あるいは部品に電流あるいは電圧等を印加して試験を行うものである。したがって、試験対象は半導体素子に限定されるものではない。たとえば、抵抗素子、水晶発振子、サーミスタ、ポジスタ、ＺＮＲ、ホトトランジスタ、ホトダイオード、スピーカー、モーター、メカニカルリレー等にも適用できることは言うまでもない。

発明を実施するための形態を説明するための各図面において、同一の機能を有する要素には同一の符号を付し、説明を省略する場合がある。また、本発明の実施例は、それぞれの実施例の一部または全部を組み合わせることができる。

図２２は本発明の電気素子試験装置の構成図である。電気素子試験装置は、チラー（冷却・加温装置）１３６と、加熱冷却プレート１３４、加熱冷却プレート１３４とチラー１３６間を循環する循環水パイプ１３５を有する。また、制御ラック１３１、電源装置１３２、制御回路１３３を有する。加熱冷却プレート１３４には、試験する半導体素子としてのトランジスタ等の半導体素子部品１１７または電子素子部品１１７が積載されている。

電気素子部品１１７として、主としてトランジスタ１１７を例示して説明する。したがって、本明細書において、電気素子部品１１７を主としてトランジスタ１１７と記載する。

試験をするトランジスタ１１７の温度情報Ｔｊ、Ｔｃが所定値となるように、定電流Ｉｄ、ゲート信号Ｖｓｇ、チャンネル間電圧Ｖｃｅを変化させて試験の条件を設定する。

Ｔｊは主としてトランジスタ１１７の温度を測定するダイオード等から求めた温度情報、Ｔｃはトランジスタ１１７のパッケージ温度を熱電対等で取得し温度情報である。

温度情報Ｔｊまたは温度情報Ｔｃが変化すると、トランジスタ１１７が劣化あるいは特性が変化していると判断し、トランジスタ１１７の試験を停止、あるいは制御方法を変更、あるいは試験条件の変更を実施する。

なお、試験時にトランジスタ１１７に流す、あるいは印加する電流は定電流Ｉｄとして説明をするが、本発明はこれに限定するものではない。Ｉｄは所定周期あるいは所定時間等で変化する電流であってもよいことは言うまでもない。また、試験時にトランジスタ１１７に印加する信号は、電流に限定するものではなく、電圧でもよい。

温度情報Ｔｊ等の変化で、トランジスタ１１７の特性変化を判定あるいは判定する。また、電圧Ｖｃｅが所定電圧になる時間、トランジスタ１１７の破壊までの時間等からトランジスタ１１７の特性変化、信頼性、寿命を評価する。

本発明の半導体素子部品１１７の試験方法において、トランジスタ１１７の劣化あるいは特性変化にあわせて外部条件あるいは試験条件を変更する。たとえば、トランジスタ１１７が発熱した場合はチラー１３６の水温を下げる。トランジスタ１１７に流れる電流を少なくすると、トランジスタ１１７の劣化、特性変化が進まず、結果、トランジスタ１１７の寿命が延びる。したがって、所定設定条件に対するトランジスタ１１７の寿命、信頼性特性を定量的に測定、判断することができる。

チラー１３６の循環水を加温または冷却することにより、トランジスタ１１７の温度を規定値あるいは所定値に維持する。また、試験条件に対応してトランジスタ等の温度を周期的に変化させ、また、一定に冷却し、また、加熱する。また、試験トランジスタの温度情報Ｔｊを測定し、測定した温度情報Ｔｊを一定値に維持するように、チラー１３６を制御する。なお、以下の説明において、温度情報Ｔｊを例示して説明する。

チラー１３６は水や熱媒体の液温を管理しながら循環させることで、機器等の温度を一定に保つことができるように構成している。主に冷却に用いる場合が多いが、冷やすだけでなく温めることもできる。様々な温度の制御を実施できるように構成している。

制御ラック１３１には、トランジスタ１１７に試験電流、試験電圧を供給する電源装置１３２と、トランジスタ１１７を制御あるいは試験条件を設定する制御回路１３３を有している。

制御回路１３３には、コントローラ回路基板１１１、ゲート信号制御回路１１２、デバイス制御回路基板２０９、スイッチ回路基板２０１、マザー基板２０７等を含む。
電源装置１３２には、電源回路１２１、スイッチ回路１２２、スイッチ回路基板２０１等を含む。

制御回路１３３には、トランジスタ１１７の温度情報Ｔｊが入力され、温度情報Ｔｊに基づいてチラー１３６を制御する。あるいは、温度情報Ｔｊを所定値にするように、チラー１３６を制御する。

なお、本明細書では循環水として説明するが、水に限定されるものではない。エチレングリコール、グリセリン、フロン等でもよいし、強制空冷であってもよい。チラー１３６は循環水パイプ１３５内の液体を、たとえば水温マイナス１℃からプラス１００℃までの範囲で制御して試験ユニットの加熱冷却プレート１３４に供給する。加熱冷却プレート１３４は十分に大きな熱容量を持っている。

上記実施形態では加熱冷却プレート１３４を使用したが、加熱プレートと冷却プレートを別体とし、加熱冷却プレート以外の熱源・冷熱源を用いて加熱・冷却するものであってもよい。

図２は本発明の第１の実施例における半導体素子試験装置（たとえば、パワートランジスタを試験するパワーサイクル試験装置）の構成図あるいはブロック図である。
図１は本発明の第１の実施例における半導体素子試験装置の等価回路図あるいは説明図である。

本発明では、半導体素子部品１１７としてＮチャンネルのトランジスタを例示して説明するがこれに限定するものではない。たとえば、Ｐチャンネルのトランジスタであっても本発明が適用できることは言うまでもない。また、図３３（ａ）～図３３（ｉ）に図示する半導体素子の他、抵抗（図３３（ｉ））、コンデンサ、コイル、リレー、水晶発振子（図３３（ｋ））など電気部品にも対応できることは言うまでもない。

電源回路１２１は、トランジスタ１１７を試験するための大電流の定電流Ｉｄを出力する。電源回路１２１は、コントローラ回路基板１１１（コントローラ１１１）からの制御信号に同期させて、半導体素子部品１１７等に電力（電流、電圧）を供給すると共に、供給された電力を用いて前記半導体素子部品１１７等を設定された定電流または定電圧で駆動する。また、電源回路１２１は、出力する最大電圧値、最大電流値を設定することができる。

スイッチ回路１２２（ＳＷａ）は、電源回路１２１が出力する定電流の供給をオン（供給）オフ（遮断）させる。スイッチ回路１２２はコントローラ回路基板１１１（コントローラ１１１）からの信号に基づき、オン(定電流を出力)またはオフ（定電流を遮断）に設定または制御される。通常、スイッチ回路１２２は試験開始前にオンされ、半導体素子部品の試験中は常時、オン状態に維持される。

図２において、１台の電源回路１２１を図示している。電源回路１２１は１台に限定されるものではない。たとえば、本発明の半導体素子試験装置において、２台以上の電源回路１２１を保有させてもよい。電源回路１２１の台数が増加するほど、多種多様な電流Ｉｄの波形あるいは電圧波形、電流波形を発生させることができる。
本発明の実施例において、電源回路１２１として説明するが、電源回路１２１は定電流を出力するものに限定されるものではない。

たとえば、電源回路１２１に最大電圧、最大電流を設定できるものを使用する。一定の条件で、設定された最大電圧等において、所定の定電流を出力できるように機能させることが例示される。また、定電流を出力する場合に、出力端子電圧を所定の最大電圧を設定できるように構成されることが例示される。

本発明の半導体素子試験装置において、電源回路１２１は、定電流のみ出力する装置ではなく、電圧、電流を出力あるいは設定できる電源装置であってもよいことは言うまでもない。

図２の実施例において、電源回路１２１で電流Ｉｄを発生させるとして説明するが、定電流Ｉｄは、トランジスタ１１７のオン抵抗の状態に応じて、印加電圧を調整することによっても実現できる。したがって、本発明の半導体素子試験装置において、電流を出力する電源回路１２１に限定するものではなく、電圧出力の電源装置で構成してもよいことはいうまでもない。

定電流Ｉｄは、トランジスタ１１７のゲート電圧の電圧値の制御によっても実現できる。本明細書では、電源回路１２１の制御によって、トランジスタ１１７に所定の電流を印加するとして説明する。しかし、これに限定するものはなく、トランジスタ１１７のゲート端子ｇの電圧、トランジスタ１１７のコレクタ端子ｃの電圧を調整あるいは制御してもよいことは言うまでもない。

本発明の第１の半導体素子の試験方法の実施例では、説明を容易にするため、定電流Ｉｄは電源回路１２１が発生するとしている。トランジスタ１１７に流す電流Ｉｄは電源回路１２１を動作させることにより供給する。電源回路１２１はコントローラ回路基板１１１（コントローラ１１１）からの信号によりオン／オフ制御される。デバイス制御回路基板２０９はコントローラ回路基板１１１（コントローラ１１１）によりタイミング制御される。

図３０はデバイス制御回路基板２０９の説明図である。デバイス制御回路基板２０９の一辺には、コネクタ２１３が配置されている。コネクタ２１３はマザー基板２０７との電気的接続に使用される。

デバイス制御回路基板２０９の他辺には、選択スイッチ３１２、選択スイッチ３１３が配置されている。また、図２９に図示するように、スイッチ回路基板２０１には選択スイッチ３１１が配置されている。

選択スイッチ３１１、選択スイッチ３１２はデバイス制御回路基板２０９のアドレス（番号）を示す設定スイッチである。選択スイッチ３１２により、デバイス制御回路基板２０９のアドレス（番号）が設定される。選択スイッチ３１１、選択スイッチ３１２は、４ビットの手動で設定スイッチである。

本発明の電気素子試験装置は、同時にあるは順次に複数の電気素子を試験することができる。それぞれの電気素子に対応して、スイッチ回路１２４が配置される。そのため、スイッチ回路基板２０１にアドレス（番号）を設定する必要がある。図２９ではスイッチ回路基板２０１に選択スイッチ３１１によりアドレス（番号）を設定している。図３０ではデバイス制御回路基板２０９によりアドレス（番号）を設定している。

選択スイッチ３１１、選択スイッチ３１２により、デバイス制御回路基板２０９、スイッチ回路基板２０１にアドレス（番号）が設定され、試験を実施する電気素子と紐付をすることができる。

コネクタ３１５は熱電対３１４を接続するためのコネクタである。熱電対３１４は、Ｔ型熱電対、Ｊ型熱電対、Ｅ型熱電対、Ｋ型熱電対等、多様な熱電対を使用することできる。

熱電対３１４は電気素子部品１１７のパッケージに取り付けられる。熱電対３１４により、温度情報Ｔｃを得ることができる。長期信頼性試験の場合は、温度情報Ｔｃを採用することが好ましい。
本明細書では、温度情報ＴｊはダイオードＤの温度測定により得るとし、温度情報Ｔｃはパッケージ温度測定により得るとして説明をする。

本発明は、熱電対３１４は、Ｔ型熱電対、Ｊ型熱電対、Ｅ型熱電対、Ｋ型熱電対等に対応することができるように、デバイス制御回路基板２０９に各熱電対の起電力－温度の変換テーブルを保有する。どの変化テーブルを使用するかは選択スイッチ３１３により選択する。したがって、コネクタ３１５に接続する熱電対３１４の種類により、選択スイッチ３１３のスイッチを設定する。
以上のアドレス（番号）の設定事項は、スイッチ回路基板２０１の選択スイッチ３１１にも適用される。

以下の実施例では、図３１（ａ）図３１（ｂ）において、半導体素子部品１１７の一例として、トランジスタ１１７ｍとトランジスタ１１７ｓとが１つのパッケージに内蔵された半導体素子部品１１７を例示して説明する。トランジスタ１１７ｓとトランジスタ１１７ｍは直列に接続されている。

ただし、図３１（ｃ）図３１（ｄ）に図示するように、トランジスタ１１７ｓの電極端子２２６ｃ２とトランジスタ１１７ｍの電極端子２２６ｃ１が配線材などで電気的に接続されて１つの半導体素子部品１１７を構成であっても同様である。

本明細書で説明する半導体素子試験装置あるいは試験方法は、図３１（ａ）図３１（ｂ）と図３１（ｃ）図３１（ｄ）のいずれに対しても適用される。その他、トランジスタ１１７ｓまたはトランジスタ１１７ｓの一方のみの構成にあっても適用できることは言うまでもない。また、図３２の半導体素子部品１１７にも本発明の試験方法、試験装置を適用できることは言うまでもない。

図３１において、半導体素子部品１１７は、大電流が印加あるいは出力される端子Ｐ電極端子、Ｏ電極端子、Ｎ電極端子を有する。トランジスタ１１７ｍ近傍にはダイオードＤｍ、トランジスタ１１７ｓ近傍にはダイオードＤｓを内蔵する。

ダイオードＤｓおよびダイオードＤｍは、トランジスタ１１７の形成プロセスと同時に形成される。ダイオードＤｓおよびダイオードＤｍは感温ダイオードとして使用する。たとえば、ダイオードの半導体層は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）と共通のレイヤー層が使用される。また、絶縁層等が共通のレイヤー層が使用される。

なお、本発明において、説明を容易にするため、あるいは理解を容易にするため、試験中のトランジスタ１１７の温度をモニターする素子として説明する。ダイオードは感温素子として使用する。

温度をモニターする素子として、感温素子は、ダイオードに限定されるものではない。トランジスタ１１７の温度を検出できるものであればいずれの素子、部品であってもよい。たとえば、サーミスタ、ポジスタ、熱電対等であってもよい。

これらの場合も、図１、図４、図５、図６、図７、図１１、図１３、図１４等で説明するように、絶縁型ＤＣＤＣコンバータ回路１３８等を用いて、各電圧間を絶縁化し、また、フローティング化し、また、これらの電圧を用いて定電流Ｉｃを発生する。

ダイオードは、トランジスタ１１７に内蔵だけではなく、トランジスタ１１７の表面に配置する、近傍に配置する等してもよいことは言うまでもない。また、ダイオードは、図３２に図示するようなダイオードＤｉ（ダイオードＤｉｓ、ダイオードＤｉｍ）のような構造あるいは配置であってもよい。また、図３１、図３２のダイオードは、寄生ダイオードであってもよい。
以下、図３１を例示して説明をするが、図３２、図３３の電気素子にも適用できることは言うまでもない。

半導体素子部品１１７は図３１（ａ）（ｂ）に図示するように、Ｐ電極端子（電極端子２２６ａ）、Ｏ電極端子（電極端子２２６ｃ）、Ｎ電極端子（電極端子２２６ｂ）を有する。電極端子２２６には、接続配線２１１が接続される。図示していないが、電極端子には、ネジ止めの穴が形成されている。

トランジスタ１１７ｍはエミッタ端子ｅｍ、ゲート端子ｇｍを有し、トランジスタ１１７ｍのコレクタ端子ｃｍは、トランジスタ１１７ｓのエミッタ端子ｅｓと共通となっている。ダイオードＤｍはカソード端子ｋｍ、アノード端子ａｍに接続されている。トランジスタ１１７ｍのエミッタ端子ｅｍは、Ｎ電極端子２２６ｂと接続されている。

トランジスタ１１７ｓはエミッタ端子ｅｓ、ゲート端子ｇｓと有し、トランジスタ１１７ｓのコレクタ端子は、Ｐ電極端子と接続されている。ダイオードＤｓはカソード端子ｋｓ、アノード端子ａｓに接続されている。トランジスタ１１７ｓのコレクタ端子ｃｓは、Ｐ電極端子２２６ａと接続されている。

トランジスタ１１７ｍのコレクタ端子ｃｍとトランジスタ１１７ｓのエミッタ端子ｅｓは電気的に接続され、トランジスタ１１７ｓのエミッタ端子ｅｓはＯ電極端子２２６ｃと電気的に接続されている。

半導体素子部品１１７のＮ電極端子２２６ｂとＯ電極端子２２６ｃ間に発生する電圧がトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍである。半導体素子部品１１７のＰ電極端子２２６ａとＯ電極端子２２６ｃ間に発生する電圧がトランジスタ１１７ｓのチャンネル間電圧Ｖｃｅｓとなる。

トランジスタ１１７ｍの端子（エミッタ端子ｅｍ、ゲート端子ｇｍ、カソード端子ｋｍ、アノード端子ａｍ）にコネクタ２０２ｍが接続される。トランジスタ１１７ｓの端子（エミッタ端子ｅｍ、ゲート端子ｇｍ、カソード端子ｋｍ、アノード端子ａｍ）にコネクタ２０２ｓが接続される。Ｐ電極端子（電極端子２２６ａ）にフォークプラグ２０５ｅが接続され、Ｏ電極端子（電極端子２２６ｃ）にフォークプラグ２０５ｈが接続され、Ｎ電極端子（電極端子２２６ｂ）にフォークプラグ２０５ｃが接続される。

本発明の実施例において、フォークプラグ２０５と導体板２０４とを接触させて電気的に接続するとしたが、これに限定するものではない。機構的な動作により電気的に接続状態と、非接続状態とを変更できるものであればいずれでもよい。また、接続した状態を安定的に維持できるものであればいずれの構成であってもよい。

たとえば、フォークプラグ２０５のかわりに、ロータリーコネクタ、ロータリージョイント、大電流コネクタなどであってもよい。導体板２０４の代わりに、ロータリーコネクタ、ロータリージョイント、大電流コネクタであってもよいし、円筒状の導体棒、角型の導体棒、くし型の導体板などであってもよい。

本明細書、図面において導体板２０４として説明するが、板に限定されるものではなく、棒状のものであってもよい。フォークプラグ２０５等の構造物と接合できるものであればいずれの形状等であってもよい。たとえば、ソケット、コネクタ等の構造物であってもよい。また、導体板２０４をフォークプラグ形状とし、フォークプラグ２０５と前記フォークプラグとを接続してもよい。

フォークプラグ２０５は隔壁２１４等の空間を分離する構成物あるいは構造に接続物であるフォークプラグ２０５を挿入するとして説明するが、これに限定するものではない。たとえば、導体板２０４ｂにフォークプラグ２０５ｃを接続し、フォークプラグ２０５ｃを隔壁２１４から挿入して、トランジスタ１１７のエミッタ端子ｅと電気的に接続を取ってもよい。

ダイオードＤｍとダイオードＤｓのうち、少なくとも一方に温度モニター用の所定の定電流Ｉｃが印加される。ダイオードの等価的抵抗値は温度によって変化し、所定の定電流の印加によりダイオードＤ（イオードＤｍ、ダイオードＤｓ）の端子電圧が変化する。この端子電圧Ｖｉの情報から温度情報Ｔｊを求める。

図１に図示するように、トランジスタ１１７ｍのゲート端子ｇｍとエミッタ端子ｅｍ間に短絡回路１３７ｍが形成される。トランジスタ１１７ｓのゲート端子ｇｓとエミッタ端子ｅｓ間に短絡回路１３７ｓが形成される。短絡回路１３７は、一例としてスイッチングトランジスタである。なお、短絡回路１３７はトランジスタ等の素子だけに限定されるものではない。たとえば、コネクタ、ショートピンでメカニカルに短絡してもよい。

短絡回路１３７（短絡回路１３７ｍ、短絡回路１３７ｓ）がオンすることにより、トランジスタ１１７ｍまたはトランジスタ１１７ｓのエミッタ端子とゲート端子が短絡される。トランジスタ１１７ｍ、トランジスタ１１７ｓのエミッタ端子とゲート端子が短絡させることにより、トランジスタ１１７ｍ、トランジスタ１１７ｓはダイオード接続となる。なお、短絡回路１３７は、サンプル接続回路２０３内に配置または構成してもよい。

サンプル接続回路２０３は、ゲートドライバ回路１１３、ゲート信号制御回路１１２、ダイオードＤの端子電圧を測定する電圧検出回路１２９、ダイオードに印加する定電流の発生回路、ゲート端子に流れる電流を検出する電流検出回路１２８、電圧選択回路３０２等を保有する。

図１において、ダイオードに定電流を印加してダイオードＤの端子電圧を測定することにより、試験する半導体素子部品１１７の温度を測定するとした。しかし、これに限定するものではない。ダイオードの代わりに、トランジスタ１１７の形成時に付加的に形成された寄生ダイオードを用いて温度を測定してもよい。その他、熱電対３１４、温度センサ等を用いてもよい。温度を測定する手段物は、半導体素子部品１１７に内蔵してもよいし、半導体素子部品１１７に密接して取り付けてもよい。

図２４に図示するように、サンプル接続回路２０３はトランジスタ１１７（半導体素子部品１１７）と接続する信号配線２２２の長さを短くするように、トランジスタ１１７の近傍に配置される。近傍とは５０ｍｍ程度以下である。

図２は本発明の第１の実施例における半導体素子試験装置の構成図である。図１は本発明の第１の実施例における半導体素子試験装置の等価回路図または説明図である。

本発明の半導体素子試験装置は、絶縁型ＤＣＤＣコンバータ回路１３８として、絶縁型ＤＣＤＣコンバータ回路１３８ｍ、絶縁型ＤＣＤＣコンバータ回路１３８ｓを保有する。

絶縁型ＤＣＤＣコンバータ回路１３８ｍは、入力された電圧（回路電圧のＶｃ電圧）から、２つの電圧（Ｖｍｍ１電位を基準とするＶｐｍ１電圧、Ｖｍｍ２電位を基準とするＶｐｍ２電圧）を発生させる。ＧＮＤ、Ｖｍｍ１電圧、Ｖｍｍ２電圧は絶縁化されている。また、ＧＮＤ、Ｖｐｍ１電圧、Ｖｐｍ２電圧は絶縁化されている。

絶縁型ＤＣＤＣコンバータ回路１３８ｓは、入力された電圧（Ｖｃ電圧）から、２つの電圧（Ｖｍｓ１電位を基準とするＶｐｓ１電圧、Ｖｍｓ２電位を基準とするＶｐｓ２電圧）を発生させる。ＧＮＤ、Ｖｍｓ１電圧、Ｖｍｓ２電圧は絶縁化されている。また、ＧＮＤ、Ｖｐｓ１電圧、Ｖｐｓ２電圧は絶縁化されている。

Ｖｍｍ１電圧、Ｖｍｍ２電圧、Ｖｍｓ１電圧、Ｖｍｓ２電圧は基準電圧とし、グランド電圧を考えても良い。ただし、このグランド電圧は各電圧と絶縁化されている。ただし、Ｖｍｍ１電圧とＶｍｍ２電圧は、電圧発生時から絶縁化せず、共通の電位にしてもよい。Ｖｍｓ１電圧とＶｍｓ２電圧は、電圧発生時から絶縁化せず、共通の電位にしてもよい。

絶縁型ＤＣＤＣコンバータ回路として図示していないが、必要に応じて、Ｖｔ１電圧およびＶｔ２電圧を発生する絶縁型ＤＣＤＣコンバータ回路を配置する。Ｖｔ１電圧およびＶｔ２電圧は、Ｖｃ電圧から絶縁化させる。Ｖｔ１電圧は、Ｖｍｍ１電圧を基準として負方向の電位とする。Ｖｔ２電圧は、Ｖｍｓ１電圧を基準として負方向の電位とする。

Ｖｔ１電圧はＶｍｍ１電圧あるいはＶｍｍ２電圧を基準として発生させてもよい。Ｖｔ２電圧はＶｍｓ１電圧あるいはＶｍｓ２電圧を基準として発生させてもよい。

Ｖｔ１電圧とＶｍｍ１電圧とは選択して、トランジスタ１１７ｍのゲート端子ｇｍに印加できるように構成されている。Ｖｔ２電圧とＶｍｓ１電圧とは選択して、トランジスタ１１７ｓ（Ｑｓ）のゲート端子ｇｓに印加できるように構成されている。電圧選択回路３０２はアナログスイッチ等を用いる。

絶縁型ＤＣＤＣコンバータ回路１３８ｍのＶｍｍ１電圧とＶｐｍ１電圧との電位差は、トランジスタ１１７ｍ（Ｑｍ）のゲート端子ｇｍに印加するオン電圧Ｖｇとなるようにされている。オン電圧Ｖｇは可変できるように、絶縁型ＤＣＤＣコンバータ回路１３８ｍが構成されている。

絶縁型ＤＣＤＣコンバータ回路１３８ｓのＶｍｓ１電圧とＶｐｓ１電圧との電位差は、トランジスタ１１７ｓ（Ｑｓ）のゲート端子ｇｓに印加するオン電圧Ｖｇとなるようにされている。オン電圧Ｖｇは可変できるように、絶縁型ＤＣＤＣコンバータ回路１３８ｓが構成されている。

図１、図１１に図示する絶縁型ＤＣＤＣコンバータ回路１３８ｍのＡブロック、Ｂブロック、Ｃブロックは絶縁されている。また、絶縁型ＤＣＤＣコンバータ回路１３８ｓのＡブロック、Ｄブロック、Ｅブロックは絶縁されている。

ＡブロックとＢブロック間、ＡブロックとＣブロック間、ＡブロックとＤブロック間、ＡブロックとＥブロック間は、絶縁化を目的としてコイル等を用いて電力が受け渡される。また、各ブロック間の制御信号等はホトトランジスタ等を用いて絶縁されて信号が送受信される。

回路グランド（ＧＮＤ）、Ｖｃ電圧、Ｖｐｍ１電圧、Ｖｍｍ１電圧、Ｖｐｍ２電圧、Ｖｍｍ２電圧は絶縁状態である。つまり、各電圧は他の電圧に対してフローティング状態である。なお、フローティングとは、他の電圧あるいは電位に対して浮いていることを意味する。フロート（float）とは、「（水面や空中に）浮く」と意味である。フローティングは、電位が独立しているという意味だが、「浮く」という表現も用いる。

グランドが共通の場合、共通接続によって長大なループが形成され、ノイズ経路となってしまう場合がある（グラウンドループ）。フローティングにすることでループが切断され、グラウンドループ起因のノイズを減少させることができる。また、信号電位も自由に設定できる。

図３１の半導体素子部品１１７のように、複数の半導体素子（トランジスタ）が多段に接続された場合、各トランジスタのゲート端子の電位は他のトランジスタのチャンネル間電圧により変動する。また、半導体素子部品１１７がパワートランジスタ等の大電力素子の場合、半導体素子部品１１７の試験時に大電流を流す。大電流を流すことにより過大なサージ電圧、過渡電流が発生する。

サージ電圧、過渡電流によりトランジスタのゲート端子等に大きなノイズが印加され、トランジスタが破壊する。本発明は、ゲート端子に印加する信号電位等をフローティング状態で発生して使用する。そのため、ノイズの影響を受けにくく、良好に半導体素子部品１１７を試験できる。

絶縁型ＤＣＤＣコンバータ回路１３８で発生する電圧はフローティングとする。Ｖｍｍ１電圧とＶｐｍ１電圧との電位差をＶｍ１とし、Ｖｍｍ２電圧とＶｐｍ２電圧との電位差をＶｍ２とする。

たとえば、Ｖｍｍ１電圧を回路グランド（ＧＮＤ）に接続し、Ｖｐｍ１電圧をＶｍｍ２電圧と短絡すると、Ｖｐｍ２電圧は、回路グランド（ＧＮＤ）に対して、Ｖｍ１電圧にＶｍ２電圧を加算した電圧となる。つまり、他の電圧で電位を設定することにより、フローティングされた電位が確定する。電位レベルを他の電圧の電位に対応して変更、移動、設定をすることができる。

本発明の半導体素子試験装置は、回路グランド（ＧＮＤ）と他の電源電圧が絶縁されている。また、絶縁ざれた各電源電圧を結線あるいは接続することができるように構成されている。たとえば、Ｖｍｍ１電圧とＶｍｍ２電圧を結線して同一電位にすることができる。Ｖｍｓ１電圧とＶｍｓ２電圧を結線して同一電位にすることができる。

サンプル接続回路２０３ｍ１はトランジスタ１１７ｍ（Ｑｍ）のゲート端子ｇｍに印加するゲート信号波形を発生するゲートドライバ回路１１３ｍ、ゲート信号の立ち上がり波形および立下り波形を調整あるいは設定する可変抵抗回路１２５ｍ、短絡回路１３７ｍ、電圧選択回路３０２ｍ等を保有する。

サンプル接続回路２０３ｍ２はトランジスタ１１７ｍのダイオードＤｍに印加する定電流Ｉｃｍを発生する定電流設定回路１３０ｍ、ダイオードＤｍの端子電圧を測定あるいは検出する電圧検出回路１２９ｍを保有する。

サンプル接続回路２０３ｓ１はトランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号波形を発生するゲートドライバ回路１１３ｓ、ゲート信号の立ち上がり波形および立下り波形を調整あるいは設定する可変抵抗回路１２５ｓ、短絡回路１３７ｓ、電圧選択回路３０２ｓ等を保有する。

サンプル接続回路２０３ｓ２はトランジスタ１１７ｓのダイオードＤｓに印加する定電流Ｉｃｓを発生する定電流設定回路１３０ｓ、ダイオードＤｓの端子電圧を測定あるいは検出する電圧検出回路１２９ｓを保有する。
以下、特に断りがない場合は、半導体素子部品１１７のＮ電極端子を基準電位（ＡＧＮＤ、０（Ｖ））として説明をする。

半導体素子部品１１７のＮ電極端子を基準電位とした場合、トランジスタ１１７ｓのエミッタ端子ｅｓの電位は、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍとなる。つまり、半導体素子部品１１７のＯ電極端子の電位となる。

半導体素子部品１１７のＰ電極端子の電位は、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍとトランジスタ１１７ｓのチャンネル間電圧Ｖｃｅｓを加算した電圧となる。トランジスタ１１７ｍ、トランジスタ１１７ｓに流れる電流Ｉｄの大きさ、トランジスタ１１７ｍ、トランジスタ１１７ｓのオンオフ状態により、Ｏ電極端子の電位、Ｐ電極端子の電位が変動する。特に、トランジスタ１１７ｓのエミッタ端子ｅｓの電位変動が大きい。

トランジスタ１１７ｓのエミッタ端子ｅｓの電位であるＶｍｓ１は、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍの変動に応じて、変化できるように構成することが好ましい。

本発明は、トランジスタ１１７ｍのエミッタ端子ｅｍの電位であるＶｍｍ１は、トランジスタ１１７ｓのエミッタ端子ｅｓの電位であるＶｍｓ１に対してフローティングとなるように構成している。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動するとＶｃｅｓ電圧も同一方向および同一電位で変動する。

トランジスタ１１７ｍのダイオードＤｍはトランジスタ１１７ｍの半導体層と同一層を使用している場合あるいは類似の場合等は、ダイオードＤｍのカソード端子ｋｍの電位はトランジスタ１１７ｍのエミッタ端子ｅｍの電位あるいは近傍の電位になる場合がある。したがって、ダイオードＤｍの電源電位はトランジスタ１１７ｍのエミッタ端子ｅｍの電位を基準とすることが好ましい。

トランジスタ１１７ｓのダイオードＤｓはトランジスタ１１７ｓの半導体層と同一層を使用している場合あるいは類似の場合等は、ダイオードＤｓのカソード端子ｋｓの電位はトランジスタ１１７ｓのエミッタ端子ｅｓの電位あるいは近傍の電位になる場合がある。したがって、ダイオードＤｓの電源電位はトランジスタ１１７ｓのエミッタ端子ｅｓの電位を基準とすることが好ましい。

本発明では、絶縁型ＤＣＤＣコンバータ回路１３８ｓのＶｃ電圧、Ｖｍｓ１電圧／Ｖｐｓ１電圧、Ｖｍｓ２電圧／Ｖｐｓ２電圧を絶縁している。絶縁型ＤＣＤＣコンバータ回路１３８ｍのＶｃ電圧、Ｖｍｍ１電圧／Ｖｐｍ１電圧、Ｖｍｍ２電圧／Ｖｐｍ２電圧を絶縁している。各電圧は、任意の電圧と接続、結線することができるように構成されている。

図４は、本発明の半導体素子試験装置の電源系統の結線を説明する説明図である。トランジスタ１１７のＮ電極端子はＡＧＮＤに接続される。ＡＧＮＤとは一例としてアース電位である。

トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子とが接続される。また、エミッタ端子ｅｍとＶｍｍ２端子とが接続される。トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子とが接続される。また、エミッタ端子ｅｓとＶｍｓ２端子とが接続される。

トランジスタ１１７ｓのエミッタ端子ｅｓの電位は、Ｎ電極端子の電位にトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍを加算した電圧となる。したがって、トランジスタ１１７ｓのエミッタ端子ｅｓの電位はトランジスタ１１７ｍのオンオフ状態、定電流Ｉｄの大きさに依存して変化する。

トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｍの電位が基準となる。図１８（ａ）に図示するように、トランジスタ１１７ｍをオンさせる電圧をＶｇとすれば、Ｎ電極端子のＡＧＮＤ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｍがオン状態となる。

図１８（ａ）では、０（Ｖ）電位は、トランジスタ１１７ｍをオフさせる電圧としている。Ｖｔ１電圧は、０（Ｖ）電位よりも負極性の電圧である。Ｖｍｍ１電圧と基準として、負側のＶｔ１電圧が印加される。なお、図１８（ａ）等において、Ｖｔ１電圧は、Ｖｔ電圧として図示している。

ダイオードＤｍに流す電流Ｉｃｍは、Ｖｍｍ２電圧とＶｐｍ２電圧を電源として発生させる。Ｖｍｍ２電圧は、Ｖｍｍ１電圧と共通にされているため、ダイオードＤｍの端子の電圧は、Ｖｍｍ１とＶｐｍ２の範囲であり、ＡＧＮＤを基準とした電圧である。

トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｓの電位が基準となる。エミッタ端子ｅｓの電位は、Ｎ電極端子のＡＧＮＤ電位にトランジスタ１１７ｍのチェンネル間電圧Ｖｃｅｍを加算した電圧となる。

図１８（ａ）に図示するように、トランジスタ１１７ｓをオンさせる電圧をＶｇとすれば、トランジスタ１１７ｓがオンする電圧は、Ｎ電極端子のＡＧＮＤ電位にトランジスタ１１７ｍのチェンネル間電圧Ｖｃｅｍを加算した電圧を基準とし、Ｖｇ電圧を印加した時、トランジスタ１１７ｓがオン状態となる。

Ｖｍｓ１電圧は、Ｖｍｍ１電圧と絶縁化され、フローティング状態である。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動しても、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍの変動に応じて、トランジスタ１１７ｓのエミッタ端子ｅｓ電位が変動する。Ｖｍｓ１電圧はエミッタ端子ｅｓ電位を基準として、Ｖｐｓ１電圧を発生する。

トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｓの電位が基準となる。図１８（ａ）に図示するように、トランジスタ１１７ｓをオンさせる電圧をＶｇとすれば、エミッタ端子ｅｓ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｓがオン状態となる。

Ｖｔ２電圧は、０（Ｖ）電位よりも負極性の電圧である。Ｖｍｓ１電圧と基準として、負側のＶｔ２電圧が印加される。なお、図１８（ａ）等において、Ｖｔ２電圧は、Ｖｔ電圧として図示している。

ダイオードＤｓに流す電流Ｉｃｓは、Ｖｍｓ２電圧とＶｐｓ２電圧を電源として発生させる。Ｖｍｓ２電圧は、Ｖｍｓ１電圧と共通にされているため、ダイオードＤｓの端子の電圧は、Ｖｍｓ１とＶｐｓ２の範囲である。

Ｖｍｓ１電圧は、Ｖｍｍ１電圧と絶縁化され、フローティング状態である。また、Ｖｍｓ１電圧はトランジスタ１１７ｍのコレクタ端子ｃｍと接続されている。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動しても、トランジスタ１１７ｓをオンさせる電圧（Ｖｇ）、オフさせる電圧（０（Ｖ））は変動しない。したがって、良好にトランジスタ１１７ｓをオンオフ制御することができる。

図５は、本発明の半導体素子試験装置の電源系統の結線を説明する説明図である。図５の結線では、トランジスタ１１７のＮ電極端子はＡＧＮＤに接続される。ＡＧＮＤとは一例としてアース電位である。

トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子とが接続される。トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子とが接続される。Ｖｍｍ２端子、Ｖｍｓ２端子は他の電源端子と絶縁され、フローティング状態である。

ダイオードＤｍに流す電流Ｉｃｍは、Ｖｍｍ２電圧とＶｐｍ２電圧を電源として発生させる。ダイオードＤｍの端子の電圧は、基本的にはＶｍｍ２とＶｐｍ２の範囲である。

ダイオードＤｓに流す電流Ｉｃｓは、Ｖｍｓ２電圧とＶｐｓ２電圧を電源として発生させる。ダイオードＤｓの端子の電圧は、基本的にはＶｍｓ２とＶｐｓ２の範囲である。

Ｖｍｍ２端子の電位は、ＡＧＮＤを基準とした電位に保持され、Ｖｍｓ２端子の電位は、トランジスタ１１７ｓのエミッタ端子ｅｓの電位を基準とした電位に保持される。

トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｍの電位が基準となる。図１８（ａ）に図示するように、トランジスタ１１７ｍをオンさせる電圧をＶｇとすれば、Ｎ電極端子のＡＧＮＤ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｍがオン状態となる。

図１８（ａ）に図示するように、トランジスタ１１７ｓをオンさせる電圧をＶｇとすれば、トランジスタ１１７ｓがオンする電圧は、Ｎ電極端子のＡＧＮＤ電位にトランジスタ１１７ｍのチェンネル間電圧Ｖｃｅｍを加算した電圧を基準とし、Ｖｇ電圧を印加した時、トランジスタ１１７ｓがオン状態となる。

Ｖｍｓ１電圧は、エミッタ端子ｅｓと接続され、Ｖｍｍ１電圧等の他の電圧と絶縁化され、フローティング状態である。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動しても、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍの変動に応じて、トランジスタ１１７ｓのエミッタ端子ｅｓ電位が変動する。Ｖｍｓ１電圧はエミッタ端子ｅｓ電位を基準として、Ｖｐｓ１電圧を発生する。

トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｓの電位が基準となる。図１８（ａ）に図示するように、トランジスタ１１７ｓをオンさせる電圧をＶｇとすれば、エミッタ端子ｅｓ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｓがオン状態となる。
他の事項は図４で説明しているので省略する。
図６は、本発明の半導体素子試験装置の電源系統の結線を説明する説明図である。図６の結線では、トランジスタ１１７のＮ電極端子はＡＧＮＤに接続される。

トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子と接続される。また、Ｖｍｍ２端子とＶｍｓ２端子が接続される。トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子が接続される。Ｖｍｍ１端子とＶｍｍ２端子とは結線されない。

ダイオードＤｍに流す電流Ｉｃｍは、Ｖｍｍ２電圧とＶｐｍ２電圧を電源として発生させる。ダイオードＤｍの端子の電圧は、基本的にはＶｍｍ２とＶｐｍ２の範囲である。ダイオードＤｓに流す電流Ｉｃｓは、Ｖｍｓ２電圧とＶｐｓ２電圧を電源として発生させる。ダイオードＤｓの端子の電圧は、基本的にはＶｍｓ２とＶｐｓ２の範囲である。Ｖｍｍ２電圧とＶｍｓ２電圧とが共通にされているため、ダイオードＤｍの電位とダイオードＤｓの電位は共通の電位内で動作する。

図６では、スイッチ回路１２３を電源接続配線中に配置している。スイッチ回路１２３はＶｍｓ２電圧とＶｐｍ２電圧とを接続するか、Ｖｍｓ２電圧とＶｍｍ２電圧とを接続するかを切り替えることができる。
試験をする半導体素子部品１１７は多種多様である。したがって、半導体素子部品１１７に印加する電圧信号の電位を対応させる必要がある。

本発明では図６のようにスイッチ回路１２３を配置あるいは設けることにより多種多様な試験に対応できる。以上の事項は、図４、図５、図７、図１３、図１４等の電源系統の接続にも適用できることは言うまでもない。

なお、スイッチ回路１２３は、図６の実施例に限定されるものではない。たとえば、Ｖｍｍ１とＶｐｍ１電圧を選択して他の電位（たとえば、Ｖｍｍ１電圧と接続する）と接続するように構成してもよい。以上のように、本発明は、絶縁型ＤＣＤＣコンバータ回路等が発生する電位の結線状態を変更できるように構成したことの特徴がある。
スイッチ回路１２３としては、アナログスイッチ、リレー回路、マグネットスイッチ等が例示される。
図７は、本発明の半導体素子試験装置の電源系統の結線を説明する説明図である。図７の結線では、トランジスタ１１７のＮ電極端子はＡＧＮＤに接続される。

トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子と接続される。Ｖｍｍ１端子とＶｍｍ２端子が接続され、Ｖｍｍ１端子とＶｍｓ１端子が接続される。トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子が接続される。

Ｖｍｍ２端子とＶｍｓ２端子が接続されている。ダイオードＤｍに流す電流Ｉｃｍは、Ｖｍｍ２電圧とＶｐｍ２電圧を電源として発生させる。ダイオードＤｍの端子の電圧は、基本的にはＶｍｍ２とＶｐｍ２の範囲である。

ダイオードＤｓに流す電流Ｉｃｓは、Ｖｍｍ２電圧とＶｐｓ２電圧を電源として発生させる。ダイオードＤｓの端子の電圧は、基本的にはＶｍｍ２とＶｐｓ２の範囲である。Ｖｍｍ２電圧とＶｍｓ２電圧とが共通にされているため、ダイオードＤｍの電位とダイオードＤｓの電位は共通の電位内で動作する。
他の事項は図４または図５または図６等で説明しているので省略する。

以上の実施例は、他の実施例と組み合わせることができることは言うまでもない。また、スッチ回路１２３等の配置、接続位置、接続電圧も適時、変更できることは言うまでもない。
Ｖｍｍ１電圧の電位が変化すると、Ｖｐｍ１電圧の電位も電位シフトする。Ｖｍｍ２電圧の電位が変化すると、Ｖｐｍ２電圧の電位も電位シフトする。
Ｖｍｓ１電圧の電位が変化すると、Ｖｐｓ１電圧の電位も連動してシフトする。Ｖｍｓ２電圧の電位が変化すると、Ｖｐｓ２電圧の電位も連動してシフトする。

Ｖｍｍ１電圧とＶｍｓ１電圧とはフローティングとしている。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変化すると、Ｖｃｅｍの変化に連動してＶｍｓ１が変化する。

トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号（オンオフ信号）はＶｍｍ１電圧を基準として出力される。トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号（オンオフ信号）はＶｍｓ１電圧を基準として出力される。

トランジスタ１１７ｍに流れる電流Ｉｄが変化、また、トランジスタ１１７ｍのゲート端子ｇｍの印加電圧が変化すると、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変化しても、Ｖｍｓ１電圧がフォローティングのため、Ｖｃｅｍ電圧に連動して変化する。

トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅが変化しても、Ｖｍｓ１電圧がフローティングであり、トランジスタ１１７ｓのゲート信号はＶｍｓ１電圧を基準として発生させるため、トランジスタ１１７ｓは問題なく、オンオフ制御することができる。

ダイオードＤｓは、Ｖｍｍ１電圧とＶｍｓ１電圧とはフローティングとなっている。したがって、Ｖｍｍ１電圧が変化しても、あるいはトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変化しても、破壊することはなく、正常にトランジスタ１１７ｓの温度を測定あるいは温度範囲を把握することができる。

図８（ｄ）、図１５（ｄ）では、スイッチ回路１２４ｄがオンすることにより、Ｏ電極端子がＶ２電位（ＡＧＮＤ）となる。また、図８（ｅ）、図１５（ｅ）ではスイッチ回路１２４ｃがオンすることによりＯ端子がＶ１電位となる。

以上のように本発明の試験方法では、半導体素子部品１１７の電極端子（Ｐ電極端子、Ｏ電極端子、Ｎ電極端子）の電位が試験条件あるいは試験状態よって変化する。また、トランジスタ１１７ｓのエミッタ端子ｅｓの電位が試験条件あるいは試験状態よって変化する。

本発明の半導体素子装置では、図４、図５、図６、図７等で説明した電源の結線方法、あるいは図１３、図１４で説明する電源の結線方法を容易に実現できるため、図８、図１５の試験状態を容易に実現できる。

本発明は、図４、図５、図６、図７、図１３、図１４等の電源の結線状態は、電磁スイッチ、リレー回路、スイッチトランジスタ等を用いて自動的に変更あるいは選択できるように構成している。また、半田付けの変更により変更あるいは選択してもよい。各電圧は互いに絶縁化されているため、電気的短絡等が発生せず、結線変更も容易である。

図１に図示するように、トランジスタ１１７ｍのエミッタ端子ｅｍはＡＧＮＤに接地されている。トランジスタ１１７ｍのゲート端子ｇｍには、ゲートドライバ回路１１３ｍが接続されている。また、トランジスタ１１７ｍのゲート端子ｇｍとエミッタ端子ｅｍ間には短絡回路１３７ｍが接続されている。

短絡回路１３７は、トランジスタ、アナログスイッチ、メカニカルスイッチ回路、リレー回路、ホトスイッチ等で構成することができる。なお、短絡回路１３７はメカイカルな短絡コネクタに置き換えてもよい。

短絡回路１３７ｍがオンすることにより、トランジスタ１１７ｍのエミッタ端子ｅｍとゲート端子ｇｍが電気的に短絡され、トランジスタ１１７ｍはダイオード接続となる。短絡回路１３７ｓがオンすることにより、トランジスタ１１７ｓのエミッタ端子ｅｓとゲート端子ｇｓが電気的に短絡され、トランジスタ１１７ｓはダイオード接続となる。

ゲートドライバ回路１１３（ゲートドライバ回路１１３ｍ、ゲートドライバ回路１１３ｓ）内には、発光ダイオードＤｔとホトダイオードＤｒを内蔵し、ゲート信号Ｖｓｇ（ゲート信号Ｖｓｇｍ、ゲート信号Ｖｓｇｓ）の信号を絶縁してホトダイオードＤｒに印加する。ホトダイオードＤｒの出力はアンプＡｍｐに接続され、アンプＡｍｐの出力はドライバｄｒに印加されてゲート信号ｓｇが出力される。

ゲートドライバ回路１１３ｍに入力されるゲート信号Ｖｓｇｍは、回路グランド（ＧＮＤ）を基準とする。ゲートドライバ回路１１３ｍから出力されるゲート信号は、Ｖｍｍ１電圧とＶｐｍ１電圧を使用して発生する。

図１８（ａ）のように、０電圧（オフ電圧）、Ｖｇ電圧（オン電圧）が出力される。トランジスタ１１７ｍの場合、図１８（ａ）の０がＶｍｍ１電圧であり、トランジスタ１１７ｍをオフさせるである。Ｖｐｍ１電圧がトランジスタ１１７ｍをオンさせる電圧Ｖｇである。

Ｖｔ１電圧は０（Ｖ）電位に対して負電圧である。電圧選択回路３０２ｍは、０（Ｖ）または、Ｖｔ１電圧を選択してゲート端子ｇｍにＶｔ電圧として印加する。
電圧選択回路３０２ｍは、Ｖｔ１電圧とゲートドライバ回路１１３ｍが出力する信号とを選択する。

なお、図１８（ａ）では、Ｖｔ１電圧は、Ｖｔとして記載している。図面が煩雑になることを抑制するためと、理解を容易にするためである。Ｖｔ２電圧においても同様である。

Ｖｔ電圧は、絶縁型ＤＣＤＣコンバータ回路で発生し、Ｖｔ電圧（Ｖｔ１、Ｖｔ２）はトランジスタ１１７（トランジスタ１１７ｓ、トランジスタ１１７ｍ）のオフ電圧（０（Ｖ））を上限として、－５（Ｖ）まで可変できるように構成されている。

トランジスタ１１７ｓの場合、図１８（ａ）の０がＶｍｓ１電圧であり、トランジスタ１１７ｓをオフさせるである。Ｖｐｓ１電圧がトランジスタ１１７ｓをオンさせる電圧Ｖｇである。

Ｖｔ２電圧は負電圧である。電圧選択回路３０２ｓは、０（Ｖ）または、Ｖｔ２電圧を選択してゲート端子ｇｓにＶｔ電圧として印加する。電圧選択回路３０２ｓにより、Ｖｔ２電圧とゲートドライバ回路１１３ｓが出力する信号とを選択する。

ゲートドライバ回路１１３ｍの出力には可変抵抗回路１２５ｍが接続されている。ゲートドライバ回路１１３ｓの出力には可変抵抗回路１２５ｓが接続されている。

可変抵抗回路１２５（可変抵抗回路１２５ｍ、可変抵抗回路１２５ｓ）の値は、０（Ω）から５００（Ω）間で、所定値に、あるいはステップ的に設定できるように構成されている。ゲート端子ｇ（ゲート端子ｇｍ、ゲート端子ｇｓ）の波形を観察しながら、コントローラ回路基板１１１（コントローラ１１１）からの制御信号により可変抵抗回路１２５の値を設定してもよい。

短絡回路１３７（短絡回路１３７ｍ、短絡回路１３７ｓ）には、抵抗Ｒ（図示せず）を配置してもよい。抵抗Ｒの値を調整することにより、ゲート信号Ｖｓｇの立ち上がりおよび立ち下がり電圧波形の傾斜角度、あるいはゲート信号の安定性を調整あるいは設定できる。

可変抵抗回路１２５の値が大きい場合は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のゲート端子（ゲート端子ｇｍ、ゲート端子ｇｓ）に印加するトランジスタ１１７のゲート信号Ｖｓｇの立ち上がり／立ち下がり波形の傾斜が緩やかになる。

一方、可変抵抗回路１２５の抵抗値が小さい場合は、ゲート信号Ｖｓｇの立ち上がり／立ち下がり波形の傾斜が急峻になる。可変抵抗回路１２５の値を変更あるいは所定値に設定することにより、トランジスタ１１７のオン信号波形を調整できる。

図１９、図２０に図示するように、ゲートドライバ回路１１３は、トランジスタ１１７のゲート端子ｇ（ゲート端子ｇｓ、ゲート端子ｇｍ）に印加するゲート信号Ｖｓｇ波形において、立ち上がり波形の傾斜（立ち上がり時間Ｔｒ）と立ち下がり波形の傾斜（立ち下がり時間Ｔｄ）を設定できる。立ち上がり時間Ｔｒと立ち下がり時間Ｔｄを別々に調整することによりトランジスタ１１７のオン時間等を任意に調整できる。

可変抵抗回路１２５の抵抗値、可変抵抗回路１２６の抵抗値は、コントローラ回路基板１１１（コントローラ１１１）により設定する。設定する抵抗値は一定値であることに限定されない。ゲートドライバ回路１１３の立ち上がり波形の傾斜（立ち上がり時間Ｔｒ）と立ち下がり波形の傾斜（立ち下がり時間Ｔｄ）を変化させてもよい。

ゲート信号Ｖｓｇの立ち上がり時の抵抗値と、立ち下がり時の抵抗値とを変化させてもよい。また、リアルタイムに抵抗値を可変制御してもよい。可変抵抗回路１２５をリアルタイムで可変制御することにより、トランジスタ１１７のオン時間が安定する。

ゲート信号Ｖｓｇの立ち上がり時の可変抵抗回路１２５の抵抗値を小さくすると、トランジスタ１１７のゲート端子ｇに印加されるオン電圧Ｖｇの波形が急峻になり、高速にトランジスタ１１７がオンする。ゲート信号Ｖｓｇの立ち上がり時の可変抵抗回路１２５の抵抗値を大きくすると、トランジスタ１１７のゲート端子に印加されるオン電圧の波形が緩やかになり、緩やかにトランジスタ１１７がオンする。

ゲート信号Ｖｓｇの立ち下がり時の可変抵抗回路１２５の抵抗値を小さくすると、トランジスタ１１７のゲート端子に印加されるオン電圧からオフ電圧に変化する信号波形が急峻になり、高速にトランジスタ１１７がオフする。ゲート信号Ｖｓｇの立ち下がり時の可変抵抗回路１２５の抵抗値を大きくすると、トランジスタ１１７のゲート端子ｇに印加されるオン電圧Ｖｇの波形が緩やかになり、緩やかにトランジスタ１１７がオフする。

以上のように、トランジスタ１１７のゲート端子に接続された可変抵抗回路１２５の値、あるいはゲートドライバ回路１１３の立ち上がり時間／立ち下がり時間を制御あるいは調整または設定することができる。したがって、ゲートドライバ回路１１３の機能として、試験するトランジスタ１１７に発生させる突入電流Ｉｓ、サージ電圧Ｖｓを変化あるいは大きさを変更することができる。

トランジスタ１１７の動作は、トランジスタ１１７のゲート端子のオン電圧の制御だけでなく、電源回路１２１がトランジスタ１１７に供給する定電流Ｉｄあるいは電圧Ｖｍの値を変化あるいは設定できることは言うまでもない。

図１８に図示するゲートドライバ回路１１３が出力するゲート信号の周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎあるいはオフ時間ｔｏｆｆはゲート信号制御回路１１２が制御し、ゲート信号がトランジスタ１１７のゲート端子に印加される。また、ゲート信号制御回路１１２はコントローラ回路基板１１１（コントローラ１１１）により制御される。

ゲートドライバ回路１１３の可変抵抗回路１２５の抵抗値は、可変としたがこれに限定するものではない。たとえば、可変抵抗回路１２５を外付け抵抗とし、抵抗をコネクタ（図示せず）等によりトランジスタ１１７のゲート端子に接続してもよいことは言うまでもない。
接続する抵抗の値は、トランジスタ１１７のゲート端子の波形、チャンネル電流Ｉｄの波形を観察して設定する。

可変抵抗回路１２５（可変抵抗回路１２５ｍ、可変抵抗回路１２５ｓ）には、可変抵抗回路１２５の端子間電圧を測定する電流検出回路１２８（電流検出回路１２８ｍ、電流検出回路１２８ｓ）が配置または接続されている。

試験によりトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）が劣化するトランジスタ１１７のゲート絶縁膜にリークが発生する場合が多い。ゲート絶縁膜にリークが発生すると、トランジスタ１１７のゲート端子ｇとエミッタ端子ｅ間、トランジスタ１１７のゲート端子ｇとコレクタ端子ｃ間にリーク電流が流れる。リーク電流は可変抵抗回路１２５に流れる。したがって、可変抵抗回路１２５の端子電圧を測定することにより、リーク電流を検出またはリーク電流の大きさを測定できる。

リーク電流の測定は、ゲート信号ＶｓｇがＶｇ（オン電圧）とゲート信号Ｖｓｇが０（Ｖ）またはＶｔ電圧（オフ電圧）の時に測定する。リーク電流が所定電流値よりも大きい、あるいは可変抵抗回路１２５の端子間電圧が所定電圧よりも大きいかで、トランジスタ１１７の劣化状態を定量的に把握し、試験を継続するか停止するかを判断する。

電流検出回路１２８は、図１８（ｉ）に図示するタイミングで動作する。図１８（ｉ）において、Ｓｉは電流検出回路１２８が動作するスイッチ（図示せず）を示す。スイッチＳｉは、Ｈレベルで可変抵抗回路１２５（可変抵抗回路１２５ｍ、可変抵抗回路１２５ｓ）の両端子電圧を測定するようにオンして電圧Ｖｅ（電圧Ｖｅｍ、電圧Ｖｅｓ）を測定する。

スイッチＳｉは、トランジスタ１１７に定電流Ｉｄが流れている期間（動作期間）と定電流Ｉｄが流れていない期間（非動作期間）のうち少なくも一方の期間にオン（Ｈレベル）となる。

図１８（ｂ）、（ｃ）、（ｉ）に図示するように、定電流Ｉｄが流れていない期間は、トランジスタ１１７に定電流Ｉｄが流れる前の期間のｔｃｓと、定電流Ｉｄが流れた後の期間のｔｃｍであり、定電流Ｉｄが流れている期間は、ｔｃｃである。
ｔｃｓ、ｔｃｍ、ｔｃｃの期間のうち少なくとも１つ以上の期間にスイッチＳｉはオンし、可変抵抗回路１２５の両端子の電圧Ｖｅが測定される。

なお、可変抵抗回路１２５の抵抗は、トランジスタ１１７の特性により変更できるように構成されている。また、試験でのトランジスタ１１７の特性の変化により抵抗値が変更あるいは設定できるように構成されている。また、トランジスタ１１７に定電流Ｉｄが流れている時（ｔｃｃ）と流れていない時（ｔｃｓ、ｔｃｍ）で、抵抗値を変化させることが好ましい。また、定電流Ｉｄの大きさに対応して抵抗値を変化させることが好ましい。

リーク電流は、可変抵抗回路１２５の端子間電圧を、可変抵抗値で除算すれば求めることができる。なお、可変抵抗回路１２５は固定抵抗値からなる抵抗回路としてもよい。
リーク電流を把握することにより、トランジスタ１１７の劣化状態、特性を測定あるいは取得することができる。

ｔｃｃ、ｔｃｓ、ｔｃｍの期間は可変できるように構成されている。また、ｔｃｃ、ｔｃｓ、ｔｃｍの開始あるいは終了タイミングを移動できるように構成されている。

可変抵抗回路１２５ｍの端子間電圧Ｖｅｍは電流検出回路１２８ｍに入力される。電流検出回路１２８ｍはブロックＡとブロックＢから構成され、ブロックＡはＶｃ電圧であり、ブロックＢはＶｍｍ１電圧とＶｐｍ１電圧である。ブロックＡとブロックＢは絶縁されている。
電流検出回路１２８ｍで、Ｖｅｍ電圧は回路グランド（ＧＮＤ）を基準とする電圧に変換される。Ｖｅｍ電圧はデバイス制御回路基板２０９ｍに送られる。

可変抵抗回路１２５ｓの端子間電圧Ｖｅｓは電流検出回路１２８ｓに入力される。電流検出回路１２８ｓはブロックＡとブロックＢから構成され、ブロックＡはＶｃ電圧であり、ブロックＢはＶｍｓ１電圧とＶｐｓ１電圧である。ブロックＡとブロックＢは絶縁されている。
電流検出回路１２８ｓで、Ｖｅｓ電圧は回路グランド（ＧＮＤ）を基準とする電圧に変換される。Ｖｅｓ電圧はデバイス制御回路基板２０９ｓに送られる。

リーク電流を検出する可変抵抗回路１２５ｍの電位は、Ｖｍｍ１電圧とＶｐｍ１電圧間で動作する。Ｖｍｍ１電圧はＡＧＮＤと接続される。したがって、可変抵抗回路１２５ｍの端子電位は安定して測定することができる。

リーク電流を検出する可変抵抗回路１２５ｓの電位は、Ｖｍｓ１電圧とＶｐｓ１電圧間で動作する。Ｖｍｓ１電圧はトランジスタ１１７ｓのエミッタ端子ｅｓの電圧となる。

Ｖｍｍ１電圧とＶｍｓ１電圧とは、電気的に接続されておらず、フローティング状態である。Ｖｍｓ１電圧は、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍの大きさに連動してシフトする。したがって、トランジスタ１１７ｓのエミッタ端子ｅｓの電位が変化しても可変抵抗回路１２５ｓの端子電位は安定して測定することできる。

図１の実施例では、可変抵抗回路１２５にトランジスタ１１７のゲート端子ｇ流れる電流により、電圧Ｖｅが発生し、電圧の値、変化を測定するとした。これに限定するものではない。たとえば、トランジスタ１１７のゲート端子ｇに流れる電流を直接に測定してもよいことは言うまでもない。また、測定あるいは取得される電流値を増幅して取得するように構成してもよいことは言うまでもない。

トランジスタ１１７ｍのゲート端子ｇｍの電位、トランジスタ１１７ｓのゲート端子ｇｓの電位はトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍ、トランジスタ１１７ｍのエミッタ端子ｅｍ電圧が変化すると、電位シフトする。

電流検出回路１２８は回路電源の電圧ブロックＡと電圧検出ブロックＢまたは電圧検出ブロックＤとは絶縁化されている。Ｂブロックは、Ｖｍｍ１電圧とＶｐｍ１電圧の電源であり、Ｄブロックは、Ｖｍｓ１電圧とＶｐｓ１電圧の電源である。したがって、ゲート端子ｇｍ、ゲート端子ｇｓの電位が電位シフトしても、電圧Ｖｅ（電圧Ｖｅｍ、電圧Ｖｅｓ）の測定に影響しない。

定電流設定回路１３０（定電流設定回路１３０ｍ、定電流設定回路１３０ｓ）の出力は、オペアンプ回路１１６（オペアンプ回路１１６ｍ、オペアンプ回路１１６ｓ）（バッファアンプ回路）、トランジスタＴ（トランジスタＴｍ、トランジスタＴｓ）、可変抵抗回路１２６（可変抵抗回路１２６ｍ、可変抵抗回路１２６ｓ）は、定電流回路を構成する。定電流回路は、ダイオードＤ（ダイオードＤｍ、ダイオードＤｓ）に流す定電流を発生する。
なお、定電流回路は、図１の回路構成に限定されるものではない。ダイオードＤに電流を印加できるものであればいずれの構成であってもよい。

定電流設定回路１３０（定電流設定回路１３０ｍ、定電流設定回路１３０ｓ）の出力は、オペアンプ回路１１６（バッファアンプ）に入力される。オペアンプ回路１１６の出力はトランジスタのゲート端子に接続され、トランジスタのエミッタ端子には可変抵抗回路１２６が接続されている。

電流検出回路１２８ｍの回路電源の電圧ブロックＡと電圧検出ブロックＢ、電流検出回路１２８ｓの回路電源の電圧ブロックＡと電圧検出ブロックＤとは絶縁化されている。
電圧検出回路１２９ｍの回路電源の電圧ブロックＡと電圧検出ブロックＣ、電圧検出回路１２９ｓの回路電源と電圧検出ブロックＥとは絶縁化されている。

したがって、ゲート端子ｇｍ、ゲート端子ｇｓの電位が電位シフトしても、電圧Ｖｅ（電圧Ｖｅｍ、電圧Ｖｅｓ）の測定に影響しない。また、電圧Ｖｉ（電圧Ｖｉｍ、電圧Ｖｉｓ）の測定に影響しない。

定電流設定回路１３０は所定の電圧を設定する。可変抵抗回路１２６はダイオードに流す定電流の大きさに対応して抵抗値が設定される。可変抵抗回路１２６ｍと可変抵抗回路１２６ｓは独立して抵抗値を設定、変更できるように構成されている。

図１の実施例において、定電流回路は可変抵抗回路１２６によって、電流値を変更するとしたが、これに限定するものではなく、可変抵抗回路１２６は固定抵抗回路であってもよい。

電圧Ｖｃ（電圧Ｖｃｍ、電圧Ｖｃｓ）の電圧は、デバイス制御回路基板２０９により設定される。電圧Ｖｃ（電圧Ｖｃｍ、電圧Ｖｃｓ）により、ダイオードＤｓに流す電流Ｉｃｓ、ダイオードＤｍに流す電流Ｉｃｍが発生する。

ダイオードＤ（ダイオードＤｓ、ダイオードＤｍ）の定電流Ｉｃ（定電流Ｉｃｓ、定電流Ｉｃｍ）が流れることにより、端子電圧Ｖｉ（端子電圧Ｖｉｓ、端子電圧Ｖｉｍ）が発生する。

電圧検出回路１２９（電圧検出回路１２９ｍ、電圧検出回路１２９ｓ）は、ＡブロックとＣブロックまたはＥブロックから構成される。電圧検出回路１２９ｍのＡブロックは回路電源の電圧Ｖｃで動作する。電圧検出回路１２９ｍのＣブロックは、電圧Ｖｍｍ２と電圧Ｖｐｍ２である。電圧検出回路１２９ｓのＡブロックは回路電源の電圧Ｖｃで動作する。

電圧検出回路１２９ｓのＥブロックは、電圧Ｖｍｓ２と電圧Ｖｐｓ２である。電圧検出回路１２９のＡブロックと、ＤブロックまたはＥブロックとは絶縁化されている。

したがって、ダイオードＤ（ダイオードＤｍ、ダイオードＤｓ）の電位が変動しても、電圧Ｖｉｍまたは電圧Ｖｉｓの電位は、回路電源のＡブロックの回路グランドを基準とした電圧Ｖｉ（Ｖｉｍ、Ｖｉｓ）に変換されて、デバイス制御回路基板２０９に伝送される。

回路電源の電圧Ｖｃと定電流回路の電源（Ｃブロック、Ｄブロック）とを絶縁することにより、ダイオードＤの電位をフローティングすることができる。そのため、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍ等が変化してもダイオードＤｓに過電圧が印加されることはない。

電流検出回路１２８は差分アンプ（減算器）回路を保有している。電流検出回路１２８に入力される電圧Ｖｅ（電圧Ｖｅｍ、電圧Ｖｅｓ）は差分アンプ（減算器）回路等で、回路グランドを基準とする電圧Ｖｅ（電圧Ｖｅｍ、電圧Ｖｅｓ）に変換される。

電圧検出回路１２９は差分アンプ（減算器）回路を保有している。電圧検出回路１２９に入力される電圧Ｖｉ（電圧Ｖｉｍ、電圧Ｖｉｓ）は差分アンプ（減算器）回路等で、回路グランドを基準とする電圧Ｖｉ（電圧Ｖｉｍ、電圧Ｖｉｓ）に変換される。

以上のように、電流検出回路１２８、電圧検出回路１２９は回路電源電圧と絶縁化（回路電源電圧に対してはフローティング）すること、電流検出回路１２８、電圧検出回路１２９が差分アンプ（減算器）回路を保有し、差分アンプ（減算器）回路で電圧（Ｖｅ、Ｖｉ）を取得する。したがって、電圧（Ｖｅ、Ｖｉ）を安定、精度よく測定できる。また、ダイオードＤ（Ｄｓ、Ｄｍ）、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）が破壊することがない。また、試験時にノイズ発生がなく、試験状態が安定する。

短絡回路１３７ｍの一端子はトランジスタ１１７ｍのエミッタ端子ｅｍに接続され、他の端子はトランジスタ１１７ｍのゲート端子ｇｍに接続されている。短絡回路１３７ｓの一端子はトランジスタ１１７ｓのエミッタ端子ｅｓに接続され、他の端子はトランジスタ１１７ｓのゲート端子ｇｓに接続されている。

トランジスタ１１７ｓのエミッタ端子ｅｓは、トランジスタ１１７ｍのエミッタ端子ｅｍ電圧にトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍを加算した電圧になる。チャンネル間電圧Ｖｃｅｍはトランジスタ１１７ｍのオンオフ状態、チャンネル間を流れる電流Ｉｄの大きさにより変化する。トランジスタ１１７ｓのゲート端子ｇｓは、回路電源Ｖｃと絶縁化されており、また、電流検出回路１２８も回路電源電圧Ｖｃと絶縁化されている。トランジスタ１１７ｓのゲート端子ｇｓの電位は、トランジスタ１１７ｍのエミッタ端子ｅｍに対してフローティングである。

トランジスタ１１７ｍに流れる電流Ｉｄが変動しても、トランジスタ１１７ｍのエミッタ端子ｅｍの電位が変動しても、トランジスタ１１７ｍのゲート端ｇｍの電位が変動しても、ダイオードＤｓの端子電位、ダイオードＤｍの端子電位、トランジスタ１１７ｓのゲート端子ｇｓの端子電位は、トランジスタ１１７ｍのエミッタ端子ｅｍの端子電位に対してフォローティングとなり、電位変動に応じて変化する。

Ｖｉ電圧（Ｖｉｓ、Ｖｉｍ）、Ｖｅ電圧（Ｖｅｓ、Ｖｅｍ）は、差分アンプ（減算器）回路で測定あるいは取得する。したがって、トランジスタ１１７、ダイオードＤに過電圧が印加されることがなく、また、安定して、Ｖｉ電圧（Ｖｉｓ、Ｖｉｍ）、Ｖｅ電圧（Ｖｅｓ、Ｖｅｍ）を取得することができる。

差分アンプ（減算器）回路は、オペアンプ回路等を使用するアナログ回路に限定されるものではない。たとえば、ダイオードＤの端子電圧、可変抵抗回路１２５の端子電圧をアナログ－デジタル変換してデジタル回路処理等で、Ｖｉ電圧（Ｖｉｓ、Ｖｉｍ）、Ｖｅ電圧（Ｖｅｓ、Ｖｅｍ）を取得する構成であってもよいことは言うまでもない。オペアンプ回路１１６（オペアンプ回路１１６ｍ、オペアンプ回路１１６ｓ）およびその周辺回路部においても同様である。

トランジスタ１１７ｍの端子にはコネクタ２０２ｍの接続ピン２０６が接続され、トランジスタ１１７ｓの端子にはコネクタ２０２ｓの接続ピン２０６が接続される。コネクタ２０２はトランジスタ１１７の端子と容易に脱着できるように構成されている。

図２におけるサンプル接続回路２０３（サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２、サンプル接続回路２０３ｍ１、サンプル接続回路２０３ｍ２）内には、ゲートドライバ回路１１３、可変抵抗回路１２５、可変抵抗回路１２６、定電流設定回路１３０、電流検出回路１２８、電圧検出回路１２９、電圧選択回路３０２が配置または形成されている。

図２４に図示するように、サンプル接続回路２０３は、試験を行うトランジスタ１１７に近い位置に配置できるように、デバイス制御回路基板２０９から分離されて配置されている。

サンプル接続回路２０３は、試験する各トランジスタ１１７あるいは各トランジスタ１１７ｍ、各トランジスタ１１７ｓに１つのサンプル接続回路２０３等を設けることが好ましい。しかし、これに限定するものではなく、複数のトランジスタ１１７等に対して、複数の信号回路を含む１つのサンプル接続回路２０３を配置してもよい。

図２に示すように、サンプル接続回路２０３は、コネクタ２０２の接続ピン２０６でトランジスタ１１７と接続されている。ゲートドライバ回路１１３とトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のゲート端子ｇ（ゲート端子ｇｍ、ゲート端子ｇｓ）間は、３０ｍｍ以下の短距離となるように配置されている。

ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間が長いとゲート端子ｇにノイズ等が重畳され、トランジスタ１１７が誤動作してトランジスタ１１７の破壊に直結する。

図２に図示するように、サンプル接続回路２０３ｓ（サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２）はコネクタ２０８ｓを介して、デバイス制御回路基板２０９ｓと接続される。デバイス制御回路基板２０９ｓには、電圧Ｖｉｓ、電圧Ｖｃｓ、ゲート信号Ｖｓｇｓ、電圧Ｖｅｓが送受信される。

サンプル接続回路２０３ｍ（サンプル接続回路２０３ｍ１、サンプル接続回路２０３ｍ２）はコネクタ２０８ｍを介して、デバイス制御回路基板２０９ｍと接続される。デバイス制御回路基板２０９ｍには、電圧Ｖｉｍ、電圧Ｖｃｍ、ゲート信号Ｖｓｇｍ、電圧Ｖｅｍが送受信される。

コントローラ回路基板１１１（コントローラ１１１）により、デバイス制御回路基板２０９（デバイス制御回路基板２０９ｓ、デバイス制御回路基板２０９ｍ）、サンプル接続回路２０３ｓ（サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２、短絡回路１３７（短絡回路１３７ｍ、短絡回路１３７ｓ）が制御され、必要に応じて、各種データ、電圧が送受信される。

図２４に図示するように、デバイス制御回路基板２０９は半導体素子試験装置の筐体２１０のＢ室に配置される。筐体２１０は半導体素子試験装置の電源装置１３２、駆動回路、加熱冷却プレート１３４が組み込まれたフレームあるいは装置本体である。
サンプル接続回路２０３は、試験するトランジスタ１１７に近い位置に配置するため、半導体素子試験装置の筐体２１０のＣ室に配置される。

サンプル接続回路２０３（サンプル接続回路２０３ｍ１、サンプル接続回路２０３ｍ２、サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２）は、筐体２１０の側面に配置されたコネクタ２０８と接続される。コネクタ２０８の接続ピン２０６に接続された配線は、Ｂ室のデバイス制御回路基板２０９と接続されている。

筐体２１０は箱状のものだけでなく、たとえば、部屋であってもよい。部屋の中に電源回路１２１が配置されるイメージである。隔壁２１４、隔壁２１５は部屋の壁であってもよい。

図２４に図示するように、試験をする半導体素子部品１１７（トランジスタ等）はＣ室に配置される。トランジスタ１１７等は、加熱冷却プレート１３４に密着して配置・固定される。隔壁２１５、隔壁２１４は、静電シールド処理あるいは静電シールド網などが配置されており、静電シールドとしての機能がある。

本発明は、筐体２１０がＡ室、Ｂ室、Ｃ室等、複数の領域に区分されている。Ｃ室にはドライエア（乾燥気体、露点温度が低い気体）が注入されるように構成されている。Ｃ室は空気圧力がかかり、Ｃ室に注入されたエアは、開口部２１６等を介して排出される。
隔壁（隔壁２１４、隔壁２１５）は、各室（Ａ室、Ｂ室、Ｃ室）を分離する機能と、外気が流入しないようにする機能がある。

特に、Ｃ室は、低温状態の試験で結露することがあるため、Ｃ室にはドライエアを流入させる。Ｃ室に流入したドライエアは、開口部２１６から他の室に排出される。しかし、開口部２１６の開口が大きいと、大量のドライエアが必要になる。したがって、開口部２１６は、接続部材としてのフォークプラグ２０５が丁度、挿入されるサイズにすることが好ましい。

サンプル接続回路２０３はコネクタ２０８の接続ピン２０６によりデバイス制御回路基板２０９と接続されている。サンプル接続回路２０３は試験する各トランジスタ１１７に対応して個別に配置され、サンプル接続回路２０３はコネクタ等により容易に取り外しが可能なように構成されている。

コネクタ２０２、コネクタ２０８はコネクタに限定されるものではなく、配線を電気的に接続、非接続にできるものであれば、いずれのものであってもよい。たとえば、半田付けが例示される。

図２２、図２４に図示するように、試験をするトランジスタ１１７は、加熱冷却プレート１３４に密着されて位置決めされ、また、固定される。トランジスタ１１７と加熱冷却プレート１３４間は熱伝導性グリス、放熱用シリコーンオイルコンパウンドが塗付されている。

トランジスタ１１７の端子（エミッタ端子ｅ、ゲート端子ｇ、コレクタ端子ｃ）には脱着可能なコネクタ２０２が接続される。コネクタ２０２には信号配線２２２が接続され、信号配線２２２はサンプル接続回路２０３に接続されている。

サンプル接続回路２０３とコネクタ２０２間の信号配線２２２は極力短くなるように形成する。信号配線２２２が長いと信号配線２２２にノイズが重畳され、トランジスタ１１７が誤動作する。たとえば、トランジスタ１１７のゲート端子ｇにノイズが重畳されると、トランジスタ１１７がオンし、トランジスタ１１７が破壊する可能性がある。信号配線２２２はツイスト配線とするか、同軸ケーブルのようにシールドがある配線を使用する。

図２４に図示するように、コネクタ２０８は筐体２１０の側面に設けられたものであり、コネクタ２０８とＢ室に配置されたデバイス制御回路基板２０９とは信号配線２３５により接続されている。デバイス制御回路基板２０９から、ゲートドライバ回路１１３、ゲート信号制御回路１１２、可変抵抗回路１２５、オペアンプ回路１１６等の制御信号あるいは出力信号が入出力される。

図２等の実施例において、スイッチ回路１２４はスイッチ回路の記号を使用している。スイッチ回路１２４は、クローズ（オン）した時の抵抗（オン抵抗）が小さいものであれば、いずれの素子でもスイッチ回路として使用できる。たとえば、メカニカルリレー、トランジスタ、メカニカルリレー、ホトトランジスタ、ホトダイオードスイッチ等が例示される。

図３は本発明の第１の実施例における半導体素子試験装置の図２の等価回路図（一部）である。図３の本実施例では、スイッチ回路１２４はパワーＭＯＳＦＥＴ１２４を使用している。パワーＭＯＳＦＥＴはチャンネル間の電圧（Ｖｓｄ）が小さい。

なお、スイッチ回路１２４として、パワーＭＯＳＦＥＴ以外のものを採用してもよい。スイッチ回路１２２、スイッチ回路１２４はパワーＭＯＳＦＥＴだけでなく、パワートランジスタ等であってもよいことはいうまもない。その他、電磁リレー、電磁スイッチ等も例示される。
スイッチ回路１２２（スイッチＳＷａ）がオンすることにより、電源回路１２１が出力する定電流Ｉｄが試験回路に供給される。

スイッチ回路１２４は、図２３に図示するようにスイッチ回路基板２０１に形成されている。スイッチ回路１２４ｂはスイッチ回路基板２０１ｂに配置されている。スイッチ回路基板２０１ｂには、導体板２０４ｃおよび導体板２０４ｄが取り付けられている。フォークプラグ２０５ｅは隔壁２１４の開口部２１６から挿入されている。フォークプラグ２０５ｄは導体板２０４ｃと電気的に接続されている。フォークプラグ２０５ｄと導体板２０４ｄと電気的に接続されている。

スイッチ回路１２４ｄはスイッチ回路基板２０１ｄに配置されている。スイッチ回路基板２０１ｄには、導体板２０４ａおよび導体板２０４ｂが取り付けられている。フォークプラグ２０５ｂは導体板２０４ｂと電気的に接続されている。

スイッチ回路１２４ｃはスイッチ回路基板２０１ｃに配置されている。スイッチ回路基板２０１ｃには、導体板２０４ｅおよび導体板２０４ｄｆ取り付けられている。フォークプラグ２０５ａは導体板２０４ｅと電気的に接続されている。

図２等において、スイッチ回路１２４ａがオンすることにより、電源回路１２１の出力が短絡され、電源回路１２１が出力する電流ＩｄはＩｍ’グランドに流れる。スイッチ回路１２４ａのオンにより試験する半導体素子部品１１７の端子間（Ｐ電極端子－Ｎ電極端子）の電荷、電源回路１２１の電荷が放電される。サージ電圧、過渡電流等の発生が抑制される。

スイッチ回路１２４ａがオンすることにより、電源回路１２１の出力が短絡され、電源回路１２１の電荷等が放電される。スイッチ回路１２４ｃ、スイッチ回路１２４ｄが同時にオンすることによっても、電源回路１２１の出力が短絡され、電源回路１２１の電荷等が放電される。この構成あるいは方法の場合は、スイッチ回路１２４ａは不要である。

また、スイッチ回路１２４ｃとスイッチ回路１２４ｄがオンになるタイミングをずらすことも有効である。たとえば、スイッチ回路１２４ｃがスイッチ回路１２４ｄより先にオンすることによりトランジスタ１１７ｓのチャンネル間が短絡する。次に、スイッチ回路１２４ｄがオンすることによりトランジスタ１１７ｍのチャンネル間が短絡する。あるいは、スイッチ回路１２４ｄがスイッチ回路１２４ｃより先にオンすることによりトランジスタ１１７ｍのチャンネル間が短絡する。次に、スイッチ回路１２４ｃがオンすることによりトランジスタ１１７ｓのチャンネル間が短絡する。順次短絡することより、半導体素子部品１１７に発生するサージ電圧等の発生がより抑制される。
スイッチ回路１２４ｂがオンすることにより、電源回路１２１が出力する電流Ｉｄが試験電流Ｉｄとしてトランジスタ１１７に供給できるようになる。
フォークプラグ２０５は、隔壁２１４の開口部２１６から挿入され、スイッチ回路基板２０１と電気的に接続される。

図２３に図示するように、スイッチ回路１２４はスイッチ回路基板２０１に実装されている。スイッチ回路１２４は導体板２０４（金属板、導電板）に接続されている。

導体板２０４は、一例として厚み５ｍｍ、幅５０ｍｍの銅からなる板である。長さは、回路基板幅＋フォークプラグ２０５を接続する幅を有している。なお、導体板２０４は板状に限定されるものではない。フォークプラグ２０５と導体板２０４が電気的に接続を取れるものであれば、いずれのものでもよい。たとえば、導体板２０４は棒状あるいは球状などであってもよい。

図２７はフォークプラグ２０５およびフォークプラグ２０５と導体板２０４の接続（接触）状態を図示している。図２７（ｂ）は図２７（ａ）のＡＡ’線での断面図である。スイッチ回路基板２０１には２枚の導体板２０４が取り付けられている。スイッチ回路基板２０１は全面アース層（図示せず）を有し、全面アース層と導体板２０４とは熱的に接続されている。導体板２０４の熱は、前記全面アース層を介して放熱される。導体板２０４とスイッチ回路基板２０１はネジ止めされる。

フォークプラグ２０５には、接続ボルト２１９が取り付けられている。接続ボルト２１９には、接続配線２１１が取り付けられる。接続ボルト２１９により、フォークプラグ２０５と接続配線２１１とは脱着可能である。

図２７はフォークプラグ２０５の構成図である。図２７（ａ）はスイッチ回路基板２０１に取り付けられた導体板２０４とフォークプラグ２０５とが結合された状態を示している。図２７（ｂ）は図２７（ａ）のＡＡ’線での断面を矢印方向から見たときの、導体板２０４とフォークプラグ２０５の結合状態を示している。

図２７（ｂ）に図示するように、フォークプラグ２０５と導体板２０４とは機械的（メカニカル）に接続あるいは嵌合させることにより、電気的な接続を実現する。フォークプラグ２０５のＵ字部は、導体板２０４に差し込まれる際、わずかにＵ字部が広がり、良好にフォークプラグ２０５と導体板２０４が接合される。また、接続部は板バネ等を使用して圧力を印加してもよい。良好に接合あるいは嵌合されることにより接続部の電気抵抗は極めて小さくなり、接続部に大きな電流が流れる場合であっても、発熱あるいは電圧降下は発生しない。接触部２２０の表面は研磨加工し、平滑化しておくことが好ましい。

フォークプラグ２０５には接続ボルト２１９が取り付けられている。接続ボルト２１９に接続配線２１１が接続される。図２７（ａ）のＡＡ’での断面を図２７（ｂ）に示す。導体板２０４とフォークプラグ２０５とは、フォークプラグ２０５に形成された接触部２２０ａ、接触部２２０ｂで接触される。接触部２２０の表面は下地としてニッケルメッキが施され、表面に銀メッキが施されている。接触部２２０はリン青銅、ニッケル合金で構成されている。
なお、接続ボルト２１９はボルトに限定されるものではなく、フォークプラグ２０５と線材が電気的に接続できるものであれば、いずれのものでもよい。
導体板２０４の表面は少なくともフォークプラグ２０５と接触する部分には銀メッキが施されている。

フォークプラグ２０５の材質はアルミニウム等の金属で構成されている。また、表面は下地をニッケル処理したうえに銀メッキが施されている。フォークフラグ２０５はネジ溝が形成されており、接続ボルト２１９で接続配線２１１がフォークプラグ２０５に取り付けができるように構成されている。
接触部２２０の表面は銀メッキが施されている。フォークプラグ２０５の導体板２０４への挿入力は４０以上６０Ｎ以下になるように構成されている。

接触部２２０として、白金、金、銀、タングステン、銅、ニッケル、またはそれらを組合せた合金が用いられる。また、銀－酸化物接点材料（Ａｇ＋ＺｎＯ、Ａｇ＋ＳｎＯ_２、Ａｇ＋ＳｎＯ_２ Ｉｎ_２Ｏ_３、Ａｇ＋、Ａｇ＋ＳｎＯ_２ Ｓｎ_２Ｂｉ_２Ｏ_７）を用いることも好ましい。
図２３は、フォークプラグ２０５、スイッチ回路基板２０１、導体板２０４の接続状態を示す説明図である。

スイッチ回路１２４は、２枚の導体板に接続されている。図２３に図示するようにスイッチ回路１２４がＭＯＳトランジスタの場合は、ドレイン端子とソース端子が異なる導体板２０４に接続される。スイッチ回路１２４はバイポーラトランジスタの場合は、コレクタ端子とエミッタ端子が異なる導体板２０４に接続される。スイッチ回路１２４がオン（導通）することにより、２つの導体板２０４が電気的に接続される。スイッチ回路１２４として、ＩＧＢＴも使用できる。
図２４は、本発明の半導体素子試験装置の構成図である。加熱冷却プレート１３４には循環水パイプ１３５が組み込まれている。

トランジスタ１１７の端子にはコネクタ２０２が接続され、コネクタ２０２に接続された信号配線２２２はサンプル接続回路２０３に接続される。サンプル接続回路２０３の信号配線２３５はコネクタ２０８を介して、デバイス制御回路基板２０９に接続されている。

フォークプラグ２０５と導体板２０４とは、図２３、図２４等に図示するように、隔壁２１４の開口部２１６からフォークプラグ２０５を差し入れることにより接触される。接触時は、フォークプラグ２０５のＵ部が導体板２０４により広げられ、電気的に、かつ機械的に強固に接触される。

図２４に本発明の半導体素子試験装置の各構成部材の配置図を示す。半導体素子試験装置の筐体２１０は、３つの部分（Ｃ室、Ａ室、Ｂ室）に分離されている。筐体の上部はＣ室であり、筐体の下部は、Ａ室とＢ室に分離されている。Ａ室には電源装置１３２が配置される。Ａ室とＢ室とは隔壁２１５で分離されている。

各室は、シールドされている。電源装置１３２、スイッチ回路基板２０１、トランジスタ１１７は動作／非動作を繰り返すことにより大きなノイズを発生する。ノイズにより、回路基板等が誤動作することからシールドにより誤動作を防止する。シールドは、導通を有する板、金属板、金属フィルムを各室の周りに配置して実現する。

Ｃ室には、図２４に示す加熱冷却プレート１３４、循環水パイプ１３５等が配置され、加熱冷却プレート１３４上に試験をするトランジスタ１１７が配置される。

Ｃ室とＡ室、Ｂ室間には隔壁２１４が形成されている。Ｃ室の加熱冷却プレート１３４の周囲には漏水センサ（図示せず）が配置されている。循環水（冷却媒体）等が漏れると漏水センサが働き、半導体素子試験装置を停止または警報を発するように構成されている。

また、加熱冷却プレートの周囲には、排水用の溝が形成され、加熱冷却プレートから循環水（冷却媒体）が漏れると排水用の溝に、循環水（冷却媒体）が流れ込み、半導体素子試験装置外に排出されるように構成されている。
以上のように、隔壁２１４は循環水パイプ１３５が損傷しても、下側のＡ室、Ｂ室に循環水（冷却媒体）等が漏れないように構成されている。

電源装置１３２が配置されたＡ室と、駆動回路系が配置されたＢ室間には隔壁２１５が形成されている。隔壁２１４、隔壁２１５には静電シールド板が配置され、電源装置１３２のノイズが遮蔽され、ノイズはＢ室の駆動回路系には印加されない。

本発明の実施例では、Ｃ室からフォークプラグ２０５を差し込み、Ｂ室の導体板２０４と接続するとして説明する。上側から下側にフォークプラグ２０５を押し込みする動作は容易である。

しかし、本発明はこれに限定するものではない。たとえば、Ｃ室に導体板２０４が配置され、Ｂ室からフォークプラグ２０５を挿入して、電気的に接続してもよい。

図２４に図示するように、フォークプラグ２０５をＣ室からＢ室に挿入して、フォークプラグ２０５と導体板２０４とを電気的に接続する。トランジスタ１１７は加熱冷却プレート１３４に固定され、スイッチ回路基板２０１はマザー基板２０７位置で固定されている。

フォークプラグ２０５を挿入する開口部２１６を選択することにより、容易に制御するスイッチ回路基板２０１を選択し、試験方法、試験条件を変更することができる。したがって、本発明は、フォークプラグ２０５を用いていることにより、容易に試験をするトランジスタ１１７と駆動回路とを接続し、また、試験方法等の変更を短時間で実施できる。

隔壁２１４、隔壁２１５とは、壁状の構造物、板状の構造物、フィルム状の物、メッシュ状の物、金網状の物等が例示される。一例としてフェノール樹脂（フェノール樹脂、フェノール-ホルムアルデヒド樹脂、石炭酸樹脂）が例示される。隔壁として金属物あるいは導電物を用い、金蔵物等を所定電位またはアース接地することにより、静電シールドの効果が発揮される。なお、隔壁とは、半導体素子試験装置の第１の部分と第２の部分とを分離するものであればどのような物でもよい。

図２８に図示するように、マザー基板２０７にコネクタ２１３が取り付けられている。マザー基板２０７のコネクタにコントローラ回路基板１１１、デバイス制御回路基板２０９、スイッチ回路基板２０１が取り付けられる。試験するトランジスタ１１７の個数に応じて準備するスイッチ回路基板２０１はマザー基板２０７に取り付けるスイッチ回路基板２０１の枚数を変更することにより容易に実現できる。スイッチ回路基板２０１には導体板２０４が取り付けられている。導体板２０４とフォークプラグ２０５が接続される。

デバイス制御回路基板２０９に選択スイッチ３１２が配置され、スイッチ回路基板２０１には選択スイッチ３１１が配置されて、回路基板のアドレス（番号）が付加されている。コントローラ基板１１１は選択スイッチ３１１、選択スイッチ３１２のアドレス（番号）を読み取り、試験をする電気素子部品１７７との紐付を行う。

図２９に図示するように、導体板２０４のＡ部、Ｂ部にフォークプラグ２０５が接続される。動体板２０４は、スイッチ回路基板２０１より、長く構成されている。したがって、導体板２０５はＡ部とＢ部にフォークプラグ２０５を容易に接続することができる。
図２９に図示するように、スイッチ回路基板２０１には選択スイッチ３１１が配置され、デバイス制御回路基板には選択スイッチ３１２が配置される。

スイッチ回路基板２０１の選択スイッチ３１１で設定されたアドレス（番号）、デバイス制御回路基板の選択スイッチ３１２で設定されたアドレス（番号）は、コネクタ２１３、マザー基板２０７の信号線を介して、コントローラ基板１１１に送られる。

本発明の電気素子試験装置は、同時にあるは順次に複数の電気素子を試験することができる。それぞれの電気素子に対応して、デバイス制御回路基板２０９、スイッチ回路１２４が配置される。スイッチ回路基板２０１に選択スイッチ３１１によりアドレス（番号）を設定され、デバイス制御回路基板２０９によりアドレス（番号）を設定している。

選択スイッチ３１１、選択スイッチ３１２により、デバイス制御回路基板２０９、スイッチ回路基板２０１にアドレス（番号）が設定されていることにより、コントローラ１１１は、試験を実施する電気素子と紐付をすることができる。

コネクタ３１５は熱電対３１４を接続するためのコネクタである。熱電対３１４は、Ｔ型熱電対、Ｊ型熱電対、Ｅ型熱電対、Ｋ型熱電対等、多様な熱電対を使用することできる。使用している熱電対３１４の種類は、選択スイッチ３１３で設定される。コントローラは選択スイッチ３１３で設定されたデータ（熱電対の種類）を読み取り、熱電対の種類に対応した起電力－温度テーブルを参照し、試験をする電気素子部品１１７の温度を把握する。

熱電対３１４は電気素子部品１１７のパッケージに取り付けられる。熱電対３１４により、温度情報Ｔｃを得ることができる。また、コネクタ３１５に発生する電圧の大きさ、電圧の有無で、熱電対３１４が取り付けられているかを判断する機能を有する。

コントローラ回路１１１は、選択スイッチ３１２、選択スイッチ３１１のアドレス（番号）を読み取り、試験をするあるいは試験と実施している電気素子部品１１７の個数、位置、接続の有無を判断あるいは検出する機能を有する。

図２８では、４枚のスイッチ回路基板２０１を図示しているがこれに限定するものではない。試験をするトランジスタ１１７の個数によりスイッチ回路基板２０１は複数枚を必要とする。スイッチ回路基板２０１はマザー基板２０７のコネクタ２１３と接続される。

図２８では図示していないが、スイッチ回路基板２０１のスイッチ回路１２４がオンオフすることにより大きなノイズが発生する。この対策として、スイッチ回路基板２０１とスイッチ回路基板２０１間に金属板を配置し、金属板をアース接地している。金属板は、回路グランド（ＧＮＤ）あるいは、アース接地（ＡＧＮＤ）と電気的に接続される。

マザー基板２０７には、温度情報Ｔｊ、温度情報Ｔｃ、電圧Ｖｉ、可変抵抗回路１２５の制御信号、定電流設定回路１３０の制御信号等が伝送される。また、各回路の電源配線、グランド配線が形成され、コネクタ２１３を介して各回路基板に供給されている。
なお、温度情報Ｔｊとは、感温ダイオードＤの端子電圧Ｖｉから演算等で求められるトランジスタ１７１の温度に関する情報である。
導体板２０４は、スイッチ回路基板２０１からはみ出るように配置されている。このはみ出た部分にフォークプラグ２０５が接続される。

図２３、図２４は、図３の本発明の半導体素子試験装置のブロック図を、より物理的な構成図にした図面である。図２３に図示するように、スイッチ回路基板２０１ａに、導体板２０４ｉ、導体板２０４ｊが取り付けられている。導体板２０４ｉと導体板２０４ｊ間にはスイッチ回路１２４ａが配置されている。

スイッチ回路１２４ａはオンすることにより電源装置１３２の電源回路１２１の端子間を短絡し、電源回路１２１の電荷を放電する。したがって、スイッチ回路１２４ａがオンすることにより、半導体素子部品１７１には試験電流は供給されない。

フォークプラグ２０５ｉは導体板２０４ｉと接続される。フォークプラグ２０５ｊは導体板２０４ｊと接続される。フォークプラグ２０５ｉには電源配線２１２が接続され、電源配線２１２は電源装置１３２と接続される。フォークプラグ２０５ｊには電源配線２１２が接続され、電源配線２１２は電源装置１３２と接続される。

図１で説明したように、トランジスタ１１７ｍのゲート端子ｇｍ、エミッタ端子ｅｍ、Ｏ電極端子、トランジスタ１１７ｓのエミッタ端子ｅｓ、ゲート端子ｇｓ、Ｐ電極端子は、本発明の半導体素子試験装置の回路構成により、電気的に絶縁され、また、フローティング状態となるように構成されている。したがって、Ｎ電極端子等の電位が決定されることにより、各端子等の電位が定まる。また、Ｎ電極端子等の電位が変化すると、トランジスタ１１７ｍのゲート端子ｇｍ、エミッタ端子ｅｍ、Ｏ電極端子、トランジスタ１１７ｓのエミッタ端子ｅｓ、ゲート端子ｇｓ、Ｐ電極端子の電位がシフトする。したがって、トランジスタ１１７の各端子の電位が正常な電位が保持あるいは正常な電位あるいは所定の電位にシフトされる。

トランジスタ１１７の各端子の電位が正常な電位が保持あるいは正常な電位にシフトさせる機能は、特に図１の半導体素子部品１１７のように、トランジスタ１１７ｍ、トランジスタ１１７ｓが多段にスタックされている構成に有効である。

特に、トランジスタ１１７ｓのゲート端子ｇｓに入力するゲート信号Ｖｓｇｓの電位は、Ｏ電極端子の電位を基準で発生させる必要がある。たとえば、本発明は、ゲートドライバ回路１１３ｓが入力信号に対して絶縁化されている。そのため、トランジスタ１１７ｓのゲート端子ｇｓに入力するゲート信号ｓｇｓの電位は、Ｏ電極端子の電位が変動しても、所定のゲート信号ｓｇｓの信号レベルを入力することができる。

図２３、図２４で図示するように、トランジスタ１１７の電極端子２２６ａ（Ｎ電極端子）とフォークプラグ２０５ｃとは接続配線２１１ｃで接続されている。トランジスタ１１７の電極端子２２６ｃ（Ｏ電極端子）とフォークプラグ２０５ｈとは接続配線２１１ｂで接続されている。トランジスタ１１７の電極端子２２６ａ（Ｐ電極端子）とフォークプラグ２０５ｅとは接続配線２１１ａで接続されている。

フォークプラグ２０５ｃは隔壁２１４の開口部２１６から挿入される。開口部２１６から挿入されたフォークプラグ２０５ｃはスイッチ回路基板２０１ｄの導体板２０４ｂと嵌合（狭持）される。導体板２０４ｂには、フォークプラグ２０５ｂが接続され、電源装置１３２の接地電位（ＡＧＮＤ）となっている。

フォークプラグ２０５ｈは隔壁２１４の開口部２１６から挿入される。開口部２１６から挿入されたフォークプラグ２０５ｈはスイッチ回路基板２０１ｃの導体板２０４ｆと嵌合（狭持）される。導体板２０４ｆには、フォークプラグ２０５ｇが接続され、フォークプラグ２０５ｇはスイッチ回路基板２０１ｄの導体板２０４ａと嵌合されたフォークプラグ２０５ｆに接続されている。

トランジスタ１１７のＯ電極端子の電位は、スイッチ回路基板２０１ｄのスイッチ回路１２４ｄがオンし、フォークプラグ２０５ｇにより導体板２０４ｆの電位が確定することにより決定される。Ｏ電極端子の電位により、トランジスタ１１７ｓのエミッタ端子ｅｓの電位が確定する。トランジスタ１１７ｓのエミッタ端子ｅｓはサンプル接続回路２０３ｓ１に接続されている。

サンプル接続回路２０３ｓ１の回路構成ではフローティング状態となっている。したがって、トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号ｓｇｓはエミッタ端子ｅｓの電位を基準とした信号の振幅値となるため、トランジスタ１１７ｓは良好にオンオフ制御される。Ｏ電極端子の電位が変動しても、トランジスタ１１７ｓのゲート信号ｓｇｓはエミッタ端子ｅｓの電位を基準とした信号の振幅値となる。

フォークプラグ２０５ａは電源装置１３２の電源出力端子に接続されている。トランジスタ１１７のＯ電極端子の電位は、スイッチ回路基板２０１ｃのスイッチ回路１２４ｃがオンすることにより、電源装置１３２が出力する電流Ｉｄによって決定される電位となる。

Ｏ電極端子の電位により、トランジスタ１１７ｓのエミッタ端子ｅｓの電位が確定する。トランジスタ１１７ｓのエミッタ端子ｅｓはサンプル接続回路２０３ｓ１に接続されている。また、ダイオードＤｓの端子はサンプル接続回路２０３ｓ２に接続されている。

サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２の回路構成ではフローティング状態となっている。したがって、トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号ｓｇｓはエミッタ端子ｅｓの電位を基準とした信号の振幅値となるため、トランジスタ１１７ｓは良好にオンオフ制御される。また、ダイオードＤｓの端子（カソード端子ｋｓ、アノード端子ａｓ）の電位レベルも基本的にはＯ電極端子の電位で設定される。

Ｏ電極端子の電位が変動しても、トランジスタ１１７ｓのゲート信号ｓｇｓはエミッタ端子ｅｓの電位を基準とした信号の振幅値となる。また、ダイオードＤｓの端子（カソード端子ｋｓ、アノード端子ａｓ）の電位レベルも安定する。

フォークプラグ２０５ｅは隔壁２１４の開口部２１６から挿入される。開口部２１６から挿入されたフォークプラグ２０５ｅはスイッチ回路基板２０１ｂの導体板２０４ｄと嵌合（狭持）される。
導体板２０４ｃには、フォークプラグ２０５ｄが接続され、電源装置１３２の出力電圧が印加される。

トランジスタ１１７のＰ電極端子の電位は、スイッチ回路基板２０１ｂのスイッチ回路１２４ｂがオンし、フォークプラグ２０５ｅにより導体板２０４ｄの電位が確定することにより、決定される。Ｐ電極端子の電位により、トランジスタ１１７ｓのコレクタ端子ｃｓの電位が確定する。また、トランジスタ１１７ｓのゲート端子ｇｓに印加される信号レベルによりエミッタ端子ｅｓの電位が確定する。

トランジスタ１１７ｓには、サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２が接続されている。サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２の回路構成ではフローティング状態となっている。トランジスタ１１７ｍには、サンプル接続回路２０３ｍ１、サンプル接続回路２０３ｍ２が接続されている。サンプル接続回路２０３ｍ１、サンプル接続回路２０３ｍ２の回路構成ではフローティング状態となっている。

トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号ｓｇｓはエミッタ端子ｅｓの電位を基準とした信号の振幅値となる。トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号ｓｇｍはエミッタ端子ｅｍの電位を基準とした信号の振幅値となる。

フォークプラグ２０５ｅ、フォークプラグ２０５ｈ、フォークプラグ２０５ｃの電位状態は電源装置１３２の動作状態、スイッチ回路基板２０１のスイッチ回路１２４のオンオフ状態により変動する。

本発明の半導体素子試験装置およびその試験方法では、サンプル接続回路２０３の回路構成を絶縁状態、フローティング状態できるように構成している。フォークプラグ２０５ｅ、フォークプラグ２０５ｈ、フォークプラグ２０５ｃの電位状態は電源装置１３２の動作状態、スイッチ回路基板２０１のスイッチ回路１２４のオンオフ状態が変動しても、トランジスタ１１７を良好に制御することができる。

また、Ｖｉ電圧（Ｖｉｓ電圧、Ｖｉｍ電圧）、Ｖｅ（Ｖｅｍ電圧、Ｖｅｓ電圧）を安定して取得あるいは測定できる。また、Ｖｃ電圧（Ｖｃｓ電圧、Ｖｃｍ電圧）を所定値に設定でき、ダイオードＤ（ダイオードＤｓ、ダイオードＤｍ）に規定の定電流を安定して印加することができる。また、可変抵抗回路１２５の端子電圧で測定されるゲート端子のリーク電流もゲート信号線の電位変動の影響を受けず安定する。

フォークプラグ２０５ｅ、フォークプラグ２０５ｈ、フォークプラグ２０５ｃは、試験を実施する各トランジスタ１１７に設けられ、スイッチ回路基板２０１の導体板２０４と接続される。どのスイッチ回路基板２０１と接続するかは、試験条件、試験内容等により異なり、変更する必要がある。変更は隔壁２１４の開口部２１６に挿入するフォークプラグ２０５を変更することにより容易である。

導体板２０４とフォークプラグ２０５の接続および電源装置１３２の動作によりトランジスタ１１７の各端子の電位が確定する。本発明は、サンプル接続回路２０３の回路構成を絶縁状態、フローティング状態できるように構成しているため、フォークプラグ２０５の接続変更を行うことにより、電位変動が発生しても、トランジスタ１１７の端子電位は電位変動分がシフトし、試験状態が変化することはない。

図２、図２３に図示するように、スイッチ回路基板２０１ｂの導体板２０４ｄと導体板２０４ｃ間にはスイッチ回路１２４ｂが配置され、導体板２０４ｄと導体板２０４ｃ間を短絡する。短絡することにより、電源回路１２１が出力する電流Ｉｄが試験電流Ｉｄとしてトランジスタ１１７に供給される。

スイッチ回路基板２０１ａの導体板２０４ｉと導体板２０４ｊ間にはスイッチ回路１２４ａが配置され、スイッチ回路１２４ａがオンすることにより、導体板２０４ｉと導体板２０４ｊ間を短絡する。短絡することにより、電源回路１２１が出力する電流Ｉｄが放電電流Ｉｍ’としてグランドに流れ、トランジスタ１１７のチャンネル間（Ｐ電極端子－Ｎ電極端子間）が短絡される。チェンネル間が短絡されることにより、トランジスタ１１７に過電圧、過電流が印加されることはない。

スイッチ回路基板２０１ａの導体板２０４ｅと導体板２０４ｆ間にはスイッチ回路１２４ｃが配置されている。スイッチ回路基板２０１ｄの導体板２０４ｅａ導体板２０４ｂ間にはスイッチ回路１２４ｄが配置されている。

スイッチ回路１２４ｃとスイッチ回路１２４ｄがオンすることにより、電源回路１２１が出力する電流Ｉｄが放電電流Ｉｍとしてグランドに流れ、トランジスタ１１７のチャンネル間（Ｐ電極端子－Ｎ電極端子間）が短絡される。チェンネル間が短絡されることにより、トランジスタ１１７にサージ電圧、過渡電流が印加されることはない。

図２４に図示するように、フォークプラグ２０５ｃは、Ｃ室とＢ室間に設けられた隔壁２１４の開口部２１６から差し込まれ、導体板２０４ｂとフォークプラグ２０５ｃが接続される。

フォークプラグ２０５ｈは、Ｃ室とＢ室間に設けられた隔壁２１４の開口部２１６から差し込まれ、導体板２０４ｆとフォークプラグ２０５ｆが接続される。フォークプラグ２０５ｅは、Ｃ室とＢ室間に設けられた隔壁２１４の開口部２１６から差し込まれ、導体板２０４ｄとフォークプラグ２０５ｅが接続される。

Ｃ室には試験するトランジスタ１１７、加熱冷却プレート１３４が配置され、Ｂ室にはトランジスタ１１７の試験のための駆動回路等（図２８等を参照）が配置されている。Ｃ室とＢ室とは隔壁２１４で分離されているため、加熱冷却プレート１３４から冷媒液がもれたとしてもＢ室に漏れることはない。なお、加熱冷却プレート１３４の周辺には漏水センサ（図示せず）が配置されている。また、冷却液が流出した場合、冷却液を試験装置外に排出する溝が形成されている。

隔壁２１４には電磁シールド板、静電シールド板あるいは電磁シールド網、静電シールド網等が配置され、トランジスタ１１７から発生したノイズにより、Ｂ室の駆動回路系が誤動作しないように構成されている。

試験するトランジスタ１１７に流す電流は数百アンペアと大きいため、使用する接続配線２１１の太さも太い。そのため、接続配線２１１の摺動性がなく、また、接続配線２１１が硬く、接続配線２１１の接続変更が容易でない。

本発明の半導体素子試験装置では、Ｃ室から挿入されたフォークプラグ２０５により、スイッチ回路基板２０１に接続できる。したがって、トランジスタ１１７の試験条件により使用するスイッチ回路基板２０１との接続変更は、接続配線２１１の結線変更する必要がなく、フォークプラグ２０５を挿入する開口部２１６位置の変更だけでよい。また、スイッチ回路基板２０１は、マザー基板２０７に接続するコネクタ２１３の位置の変更だけでよい。

試験をするトランジスタ１１７を複数であっても、スイッチ回路基板２０１ａは１基板であっても用途として充足する。電源回路１２１の出力電流ＩｄをＩｍ’としてグランドラインに流せばよいからである。

スイッチ回路基板２０１ｂは試験するトランジスタ１１７の数が必要である。たとえば、試験するトランジスタ１１７が１２個であれば、スイッチ回路基板２０１ｂは１２枚を準備することが好ましい。スイッチ回路基板２０１は同一の仕様とすることがコスト的にも有利である。

スイッチ回路基板２０１には、スイッチ回路１２４としてのトランジスタ等を複数実装する。スイッチ回路１２４の個数が多いほど、２枚の導体板２０４間を短絡するインピーダンスが小さくなる。

図２５、図２６は、隔壁２１４の開口部２１６にフォークプラグ２０５を挿入した状態を図示したものである。図２５は隔壁２１４の表面から見た図であり、図２６は隔壁２１４の裏面から見た図である。図２５、図２６では図面が複雑化するため、スイッチ回路基板２０１などは省略している。フォークプラグ２０５は開口部２１６から挿入され、導体板２０４と電気的に接続される。

図２３等の各図面では、スイッチ回路１２４はスイッチ回路基板２０１に１個を図示している。しかし、実際には導体板２０４間には、複数のスイッチ回路１２４が配置されている。

例えば、図２４のスイッチ回路基板２０１ｄには２つのスイッチ回路１２４（スイッチ回路１２４ｄ、スイッチ回路１２４スイッチ回路基板２０１に複数のスイッチ回路１２４ｄを配置した状態を図示している。

スイッチ回路１２４を複数個配置することにより導体板２０４間（たとえば、導体板２０４ｃと導体板２０４ｅ間）を低抵抗で短絡することができる。各スイッチ回路１２４がトランジスタで構成される場合、複数のトランジスタのゲート端子に同時にオン電圧が印加され、スイッチ回路１２４がオンする。

スイッチ回路１２４の発熱は導体板２０４に放熱される。また、スイッチ回路１２４には放熱板が取り付けられている。スイッチ回路１２４のグランド端子はスイッチ回路基板２０１のグランドに接続され、グランドの銅箔を介しても放熱される。

図８、図１５は、本発明の半導体素子試験装置および半導体素子部品の試験方法または試験状態の説明図である。本発明は、図８、図１５のいずれかの状態あるいは方法を用いて半導体素子部品１１７の試験を実施する。また、図８、図１５のいずれかの状態あるいは方法を順次、実施すること、あるいはランダムに実施することのより半導体素子部品１１７の試験を行う。

なお、図８、図１５は半導体素子部品１１７の動作あるいは制御に着目して図示している。実際の試験では、半導体素子部品１１７（トランジスタ１１７）に流す定電流ＩｄあるいはＰ電極端子に印加する電圧を設定あるいは可変する。

図８、図１５において、オン電圧あるいはオフ電圧は、図１８（ａ）のように設定あるいは印加する。ただし、ｔｎ２期間とｔｎ１期間に印加するＶｔ電圧は、試験をする半導体素子部品１１７に応じて設定する。他の信号の制御は図１８に示す制御を実施する。

図８（ａ）は、トランジスタ１１７の端子間（Ｐ電極端子－Ｎ電極端子間）を短絡して電荷を放電し、トランジスタ１１７にサージ電圧、過渡電流を流れないようにする方法（状態）の説明図である。

トランジスタ１１７ｍのゲート端子ｇｍにはゲート信号Ｖｓｇｍとしてオフ電圧が印加され、トランジスタ１１７ｍはオフ状態にされる。トランジスタ１１７ｓのゲート端子ｇｓにはゲート信号Ｖｓｇｓとしてオフ電圧が印加され、トランジスタ１１７ｓはオフ状態にされる。短絡回路１３７ｓおよび短絡回路１３７ｍはオフ（オープン）にされる。スイッチ回路１２４ｃおよびスイッチ回路１２４ｄはオン（クローズ）にされる。

以上の状態では、トランジスタ１１７ｍ、トランジスタ１１７ｓは非動作であり、トランジスタ１１７の端子間（Ｐ電極端子－Ｎ電極端子間）は短絡されて、スイッチ回路１２４ｃおよびスイッチ回路１２４ｄの短絡電流Ｉｍが流れる。したがって、トランジスタ１１７の端子間の電荷（電源装置１３２の端子間の電荷）は放電される。

図２で説明したように、スイッチ回路１２４ｃとスイッチ回路１２４ｄをオンせず、スイッチ回路１２４ａをオンして、電流Ｉｍ’を流してもよいことは言うまでもない。また、スイッチ回路１２４ｃ、スイッチ回路１２４ｄ、スイッチ回路１２４ａをオンさせて、電流Ｉｍ、Ｉｍ’を流してよいことは言うまでもない。
電流Ｉｍまたは電流Ｉｍ’が流れる経路に、抵抗を配置し、電流Ｉｍ、電流Ｉｍ’が流れる状態を制御してもよい。

図８（ｂ）は、短絡回路１３７ｓをオンさせてトランジスタ１１７ｓをダイオード接続状態にし、トランジスタ１１７ｍをオンさせて半導体素子部品１１７に定電流Ｉｄを流して、半導体素子部品１１７を試験している状態を示している。

トランジスタ１１７ｍのゲート端子ｇｍにはゲート信号Ｖｓｇｍとしてオン電圧またはオフ電圧が周期的あるいは間欠的に印加され、トランジスタ１１７ｍはオン状態またはオフ状態に制御される。

トランジスタ１１７ｓのゲート端子ｇｓとエミッタ端子ｅｓ間に接続された短絡回路１３７ｓがオンし、トランジスタ１１７ｓがダイオード接続状態とされる。スイッチ回路１２４ｃおよびスイッチ回路１２４ｄはオフ（オープン）にされる。

半導体素子部品１１７にはＰ電極端子とＮ電極端子間に定電流Ｉｄが流れる。トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号Ｖｓｇｍによりトランジスタ１１７ｍをオンオフ制御して、半導体素子部品１１７の試験を実施する。

図８（ｃ）は、トランジスタ１１７ｍをダイオード接続状態にし、トランジスタ１１７ｓをオンさせて、半導体素子部品１１７に定電流Ｉｄを流して、半導体素子部品１１７を試験している状態を示している。

トランジスタ１１７ｓのゲート端子ｇｓはゲート信号Ｖｓｇｓとしてオン電圧またはオフ電圧が周期的あるいは間欠的に印加され、トランジスタ１１７ｓはオン状態またはオフ状態に制御される。

トランジスタ１１７ｍのゲート端子ｇｍとエミッタ端子ｅｍ間に接続された短絡回路１３７ｍがオンし、トランジスタ１１７ｍがダイオード接続状態とされる。スイッチ回路１２４ｃおよびスイッチ回路１２４ｄはオフ（オープン）にされる。半導体素子部品１１７にはＰ電極端子とＮ電極端子間に定電流Ｉｄが流れる。

トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇｓによりトランジスタ１１７ｓをオンオフ制御して、半導体素子部品１１７の試験を実施する。

図８（ｄ）は、トランジスタ１１７ｓをオンさせ、トランジスタ１１７ｍをオフさせる。トランジスタ１１７ｓのゲート端子ｇｓはゲート信号Ｖｓｇｓとしてオン電圧またはオフ電圧が周期的あるいは間欠的に印加される。トランジスタ１１７ｍはオフ状態に制御される。

トランジスタ１１７ｍおよびトランジスタ１１７ｓのゲート端子ｇとエミッタ端子ｅ間に接続された短絡回路１３７はオフ（オープン）させる。スイッチ回路１２４ｃはオフし、スイッチ回路１２４ｄはオン（クローズ）にされる。

半導体素子部品１１７にはＰ電極端子からトランジスタ１１７ｓのチャンネル間に電流Ｉｄが流れ、電流Ｉｄはスイッチ回路１２４ｄを流れる。トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇｓによりトランジスタ１１７ｓをオンオフ制御して、半導体素子部品１１７の試験を実施する。

図８（ｄ）、図１５（ｄ）の実施例において、トランジスタ１１７ｍのゲート端子ｇｍにオン電圧を印加しても、スイッチ回路１２４ｄの端子間電圧が、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍよりも低いのであれば、トランジスタ１１７ｍをオンしても図８（ｄ）、図１５（ｄ）の試験を等価的に実施できる。
図８（ｄ）、図１５（ｄ）でトランジスタ１１７ｍをオンさせて試験を行うことも、半導体素子部品１１７の試験として有効である。

図８（ｅ）は、トランジスタ１１７ｍをオンさせ、トランジスタ１１７ｓをオフさせる。トランジスタ１１７ｍのゲート端子ｇｍはゲート信号Ｖｓｇｍとしてオン電圧またはオフ電圧が周期的あるいは間欠的に印加される。トランジスタ１１７ｓはオフ状態に制御される。

トランジスタ１１７ｍおよびトランジスタ１１７ｓのゲート端子ｇとエミッタ端子ｅ間に接続された短絡回路１３７はオフ（オープン）させる。スイッチ回路１２４ｄはオフ（オープン）し、スイッチ回路１２４ｄはオン（クローズ）にされる。

半導体素子部品１１７にはＰ電極端子からスイッチ回路１２４ｃに電流Ｉｄが流れ、トランジスタ１１７ｍのチャンネル間に電流Ｉｄが流れる。トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号Ｖｓｇｍによりトランジスタ１１７ｍをオンオフ制御して、半導体素子部品１１７の試験を実施する。

図８（ｅ）、図１５（ｅ）の実施例において、トランジスタ１１７ｓのゲート端子ｇｓにオン電圧を印加しても、スイッチ回路１２４ｃの端子間電圧が、トランジスタ１１７ｓのチャンネル間電圧Ｖｃｅｓよりも低いのであれば、トランジスタ１１７ｓをオンしても図８（ｅ）、図１５（ｅ）の試験を等価的に実施できる。

図８（ｅ）、図１５（ｅ）でトランジスタ１１７ｓをオンさせて試験を行うことも、半導体素子部品１１７にサージ電圧、過渡電流が流れ、より厳しい試験を実施でき、半導体素子部品１１７の試験として有効である。

図８（ｆ）は、トランジスタ１１７ｍおよびトランジスタ１１７ｓのゲート端子ｇ（ゲート端子ｇｍ、ゲート端子ｇｓ）にゲート信号を印加し、半導体素子部品１１７に定電流Ｉｄ流して、半導体素子部品１１７を試験している状態を示している。

トランジスタ１１７ｓのゲート端子ｇｓおよびトランジスタ１１７ｍのゲート端子ｇｍには、オン電圧またはオフ電圧が周期的あるいは間欠的に印加される。トランジスタ１１７ｓおよびトランジスタ１１７ｍはオン状態またはオフ状態に制御される。

トランジスタ１１７ｍおよびトランジスタ１１７ｓのゲート端子ｇとエミッタ端子ｅ間に接続された短絡回路１３７はオフさせる。スイッチ回路１２４ｃおよびスイッチ回路１２４ｄはオフ（オープン）にされる。半導体素子部品１１７にはＰ電極端子とＮ電極端子間に定電流Ｉｄが流れる。

トランジスタ１１７ｍとトランジスタ１１７ｓとが同時にオンしないように制御する、あるいはトランジスタ１１７ｍとトランジスタ１１７ｓとがわずかな期間だけオンするように制御することにより、半導体素子部品１１７にサージ電圧、過渡電流が流れ、より厳しい試験を実施できる。

以上の図８（ａ）～図８（ｆ）の試験を選択し、あるいは組み合わせることにより半導体素子部品１１７の試験を実施する。組み合わせは図８（ａ）～図８（ｆ）の試験を順番に実施する場合、図８（ａ）～図８（ｆ）の試験をランダムに実施する場合が例示される。

以下、さらに、本発明の半導体素子の試験方法について説明をする。図１等で説明したように、温度を測定するための定電流Ｉｃ（Ｉｃｓ、Ｉｃｍ）はトランジスタ１１７のダイオードＤ（ダイオードＤｓ、ダイオードＤｍ）に供給する。
なお、熱電対３１４を用いて温度情報Ｔｃを取得する場合は、定電流Ｉｃを流す等の回路、また、その動作等は不要である。

電圧検出回路１２９はダイオードＤの端子間電圧を取得あるいは測定する。電圧検出回路１２９は差分アンプ（減算器）回路を保有している。電圧検出回路１２９に入力される電圧Ｖｉ（電圧Ｖｉｍ、電圧Ｖｉｓ）は差分アンプ（減算器）回路等で、回路グランドを基準とする電圧Ｖｉ（電圧Ｖｉｍ、電圧Ｖｉｓ）に変換される。

電流検出回路１２８は差分アンプ（減算器）回路を保有している。電流検出回路１２８に入力される電圧Ｖｅ（電圧Ｖｅｍ、電圧Ｖｅｓ）は差分アンプ（減算器）回路等で、回路グランドを基準とする電圧Ｖｅ（電圧Ｖｅｍ、電圧Ｖｅｓ）に変換される。

以上のように、電流検出回路１２８、電圧検出回路１２９は回路電源電圧と絶縁化（回路電源電圧に対してはフローティング）すること、電流検出回路１２８、電圧検出回路１２９が差分アンプ（減算器）回路を保有し、差分アンプ（減算器）回路で電圧（Ｖｅ、Ｖｉ）を取得する。

したがって、電圧（Ｖｅ、Ｖｉ）を、安定に、精度よく測定できる。また、ダイオードＤ（Ｄｓ、Ｄｍ）、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）が破壊することがない。また、試験時にノイズ発生がなく、試験状態が安定する。

ダイオードＤの端子電圧Ｖｉをバッファリングして出力する。端子電圧Ｖｉはデバイス制御回路基板２０９の温度測定回路（図示せず）に印加され、温度測定回路（図示せず）は端子電圧Ｖｉからトランジスタ１１７の温度情報Ｔｊを求め、コントローラ回路基板に転送する。温度情報Ｔｊはデバイス制御回路基板２０９のコネクタ２１３からマザー基板２０７に出力され、コントローラ回路基板１１１に送られる（図２８参照）。

ゲートドライバ回路１１３からは、設定された周波数、かつ、設定されたオン電圧時間でトランジスタ１１７のゲートをオンさせるゲート信号Ｖｓｇ（Ｖｓｇｓ、Ｖｓｇｍ）が出力される。一例として、図１８（ａ）に図示するように、トランジスタ１１７のオンオフ周期はｔｃｙｃｌｅであり、オン時間はｔｏｎ、オフ時間はｔｏｆｆである。

本明細書、図面において、半導体素子部品１１７として、トランジスタ１１７ｓとトランジスタ１１７ｍが直列接続されたものを例示して説明している。図１８においても、トランジスタ１１７ｍまたはトランジスタ１１７ｓの動作、ダイオードＤｓまたはダイオードＤｍの動作として説明している。

トランジスタ１１７をオンする前のｔｎ２期間は、オフ電圧よりもマイナス側のＶｔ電圧にする。また、トランジスタ１１７をオフ後のｔｎ１期間は、オフ電圧よりもマイナス側のＶｔ電圧にする。
Ｖｔ電圧は、０（Ｖ）よりも低く、－４（Ｖ）よりも高い電圧である。したがって、Ｖｔとは、－４（Ｖ）以上かつ０（Ｖ）よりも低い電圧である。
なお、トランジスタ１１７がＳｉＣの場合はオフ電圧をＶｔ電圧とし、ＩＧＢＴの場合は、オフ電圧を０（Ｖ）とする。

以上のように、試験するトランジスタ１１７の種類に応じて、トランジスタ１１７に供給するオフ電圧を変更できるように本発明の半導体素子試験装置を構成している。

具体的には、図１、図１１に図示するように、電圧選択回路３０２（電圧選択回路３０２ｍ、電圧選択回路３０２ｓ）により、オフ電圧は０（Ｖ）とＶｔ電圧を選択できるように構成している。電圧の選定は、コントローラ回路基板１１１あるいはデバイス制御回路基板２０９により行われる。

Ｖｔ電圧が印加されている時に、Ｓｔ１（Ｓｔ２）をＨレベルにしてトランジスタ１１７の温度を測定する。Ｖｔ電圧を印加している期間にダイオードＤｉに定電流Ｉｃを流す。また、Ｓｔ１（Ｓｔ２）のＨレベルに期間には定電流Ｉｃを流す。

トランジスタ１１７のゲート端子にＶｔ電圧が印加されることにより、トランジスタ１１７のオフ状態が安定し、温度情報Ｔｊの測定を安定して実施することができる。また、温度情報Ｔｊの測定時にノイズが乗りにくく、温度情報Ｔｊの測定精度が向上する。また、ゲート信号Ｖｓｇの立下りレート時間が速くなり、トランジスタ１１７のオンオフの不確定時間が短くなる。

トランジスタ１１７のゲート端子にＶｔ電圧を印加することにより、トランジスタ１１７のリーク電流が減少し、Ｖｉ電圧の測定精度が向上、また、測定が安定する。

ゲート信号Ｖｇｓは、ｔｎ１、ｔｎ２の時間にＶｔ電圧にされる。一例としてｔｎ１、ｔｎ２の時間は、０．２ｍ秒以上２ｍ秒以下の時間である。トランジスタ１１７は０（Ｖ）でオフする。

したがって、トランジスタ１１７のゲート端子ｇには、Ｖｇ、０（Ｖ）、Ｖｔの３電圧を印加する。Ｖｔを印加している期間に、トランジスタのダイオードＤｉに電流を流して温度情報Ｔｊを測定する。

図１８において、一例としてＶｇをオン電圧、０（Ｖ）またはＶｔ電圧をオフ電圧としている。図１８（ａ）のように、オン電圧Ｖｇの印加前に、負電圧を印加し、オン電圧からオフ電圧に変化した後、０（Ｖ）にする場合もある。図１８（ａ）のように、Ｖｔ電圧の印加期間をなくして、０（Ｖ）電圧を印加する場合もある。本発明は、オン電圧、オフ電圧の値あるいは制御はそれぞれに応じて適正に設定する。

図１８（ａ）のオン信号電圧Ｖｓｇに基づいて、トランジスタ１１７はオンオフ制御される。ゲートドライバ回路１１３はデバイス制御回路基板２０９で制御される。
電源回路１２１は定電流Ｉｄを出力し、定電流Ｉｄがトランジスタ１１７のＩｄとして供給される。

ゲートドライバ回路１１３から出力されるＶｓｇ信号電圧により、トランジスタ１１７はオンオフ動作し、トランジスタ１１７がオンしている期間にトランジスタ１１７のチャンネル間に電流Ｉｄが流れる。

ゲートドライバ回路１１３の出力に可変抵抗回路１２５を有している。可変抵抗回路１２５の値は、０（Ω）から５００（Ω）間で、所定値に、あるいはステップ的に設定できるように構成されている。ゲート端子ｇの波形を観察しながら、コントローラ回路基板１１１（コントローラ１１１）からの制御信号により可変抵抗回路１２５の値を設定してもよい。

トランジスタ１１７（トランジスタ１１７ｓ、トランジスタ１１７ｍ）のゲート端子ｇとエミッタ端子ｅまたは、コレクタ端子ｃ間に抵抗Ｒ（図示せず）を配置してもよい。抵抗Ｒの値を調整することにより、ゲート信号の立ち上がりおよび立ち下がり電圧波形の傾斜角度を調整できる。

可変抵抗回路１２５の値が大きい場合は、トランジスタ１１７のゲート端子に印加するトランジスタ１１７のゲート信号の立ち上がり／立ち下がり波形の傾斜が緩やかになる。

一方、可変抵抗回路１２５の抵抗値が小さい場合は、ゲート信号の立ち上がり／立ち下がり波形の傾斜が急峻になる。可変抵抗回路１２５の値を変更あるいは所定値に設定することにより、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のオン時間を調整できる。

ゲートドライバ回路１１３は、トランジスタ１１７のゲート端子ｇに印加するゲート電圧において、立ち上がり波形の傾斜（立ち上がり時間Ｔｒ）と立ち下がり波形の傾斜（立ち下がり時間Ｔｄ）を設定できる。立ち上がり時間Ｔｒと立ち下がり時間Ｔｄを別々に調整することによりトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のオン時間等を任意に調整できる。

可変抵抗回路１２５の抵抗値は、コントローラ回路基板１１１（コントローラ１１１）により設定する。設定は、一定値であることに限定されない。ゲートドライバ回路１１３の立ち上がり波形の傾斜（立ち上がり時間Ｔｒ）と、立ち下がり波形の傾斜（立ち下がり時間Ｔｄ）を変化させてもよい。ゲート信号の立ち上がり時の抵抗値と、立ち下がり時の抵抗値とを変化させてもよい。また、リアルタイムに抵抗値を可変制御してもよい。可変抵抗回路１２５を可変制御することにより、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のオン時間が安定する。

ゲート信号の立ち上がり時の抵抗値を小さくすると、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のゲート端子ｇに印加されるオン電圧の波形が急峻になり、高速にトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）がオンする。ゲート信号の立ち上がり時の抵抗値を大きくすると、トランジスタ１１７のゲート端子に印加されるオン電圧の波形が緩やかになり、緩やかにトランジスタ１１７がオンする。

ゲート信号の立ち下がり時の抵抗値を小さくすると、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のゲート端子ｇに印加されるオン電圧の波形が急峻になり、高速にトランジスタ１１７がオフする。ゲート信号の立ち下がり時の抵抗値を大きくすると、トランジスタ１１７のゲート端子ｇに印加されるオン電圧の波形が緩やかになり、緩やかにトランジスタ１１７がオフする。

以上のように、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のゲート端子に接続された可変抵抗回路１２５の値、あるいはゲートドライバ回路１１３の立ち上がり時間／立ち下がり時間を制御、あるいは調整、または設定することができる。

したがって、ゲートドライバ回路１１３の機能として、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）に発生させる突入電流Ｉｓ、サージ電圧Ｖｓを変化あるいは変更することができる。

トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）の動作は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のゲート端子ｇのオン電圧の制御だけでなく、電源回路１２１がトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）に供給する定電流Ｉｄあるいは電圧Ｖｍの値を変化あるいは設定できることは言うまでもない。
ゲートドライバ回路１１３の出力側の可変抵抗回路１２５はコントローラ回路基板１１１により制御される。

図１８に図示するゲートドライバ回路１１３が出力するゲート信号Ｖｓｇの周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎ、あるいはオフ時間ｔｏｆｆはゲート信号制御回路１１２が制御し、ゲート信号がトランジスタ１１７のゲート端子に印加される。また、ゲート信号制御回路１１２はコントローラ回路基板１１１（コントローラ１１１）により制御される。

図１において、ゲートドライバ回路１１３の可変抵抗回路１２５の抵抗値は、可変としたがこれに限定するものではない。たとえば、可変抵抗回路１２５を外付け抵抗とし、抵抗をコネクタ（図示せず）等によりトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のゲート端子ｇに接続してもよいことは言うまでもない。

接続する抵抗の値は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のゲート端子ｇの波形、チャンネル電流Ｉｄの波形を観察して設定する。

図１、図１１において、トランジスタ１１７のダイオードＤ（ダイオードＤｓ、ダイオードＤｍ）のカソード端子ｋ（カソード端子ｋｓ、カソード端子ｋｍ）とアノード端子ａ（アノード端子ａｓ、アノード端子ａｍ）には、定電流設定回路１３０等からなる定電流回路が接続されている。定電流回路は、所定の定電流Ｉｃ（定電流Ｉｃｓ、定電流Ｉｃｍ）を流す。定電流Ｉｃはトランジスタ１１７（トランジスタ１１７ｓ、トランジスタ１１７ｍ）の温度をモニターするためである。

ＩＧＢＴを例示して本明細書では説明するため、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）の端子はゲート端子ｇ、コレクタ端子ｃ、エミッタ端子ｅである。ＭＯＳトランジスタ１１７の場合は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）の端子はゲート端子ｇ、ドレイン端子ｄ、ソース端子ｓとなる。

ダイオードＤはトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）が形成された半導体チップに実装された別の半導体チップのダイオードであってもよい。

ダイオードＤは、トランジスタ１１７の形成時に副次的に形成されるダイオード（寄生ダイオード）を利用してもよい。寄生ダイオードはトランジスタ１１７の層構造により副次的に形成される。ダイオードＤは、構造上、トランジスタ１１７のチャンネル部の近傍に形成される。

ダイオードＤは、トランジスタ１１７を動作させている時には動作しないものであれば、いずれの素子でもよい。たとえば、ダイオードに限定されるものではなく、トランジスタをダイオード接続して使用してもよいことはいうまでもない。

ダイオード等の半導体に限定されるものではなく、抵抗等のデバイスでもよい。抵抗等のデバイスに定電流Ｉｃを印加することにより、抵抗の端子電圧を測定する。この電圧を電圧Ｖｉとして測定する。

以上のように、温度を取得する素子は、ダイオードＤのような半導体等のデバイスだけでなく、抵抗等のデバイスでもよい。つまり、電流を流すことにより電圧値を取得できるデバイス、あるいは電圧を印加することにより電流値を取得できるデバイスであればいずれのデバイスでも適用できる。

ダイオードＤはトランジスタ１１７の発熱により抵抗値が変化する。ダイオードＤに定電流Ｉｃを流すと、ダイオードＤの抵抗値の変化に比例してダイオードＤの端子間の電圧が変化する。端子間の電圧をモニターあるいは測定すれば、トランジスタ１１７の温度、または温度の変化、トランジスタ１１７の劣化状態を知ることができる。
トランジスタ１１７の温度をダイオードＤの電圧からモニターするためには、温度係数を予め取得しておく必要がある。

温度係数は、トランジスタ１１７を恒温槽で所定温度に設定し、ダイオードＤに定電流Ｉｃを流して、ダイオードＤの端子電圧を測定する。前記所定温度を変化させ、かつダイオードＤの端子電圧を測定することにより、温度に対するダイオードの端子電圧を取得できる。したがって、温度に対するダイオードＤの端子電圧からトランジスタ１１７の温度係数Ｋを求めることができる。

温度係数Ｋは、トランジスタ１１７の各生産ロットで異なる場合があるが、一般的には生産ロットで一定の値を示す。したがって、各生産ロットで、試験を行うトランジスタ１１７を抜き取り、温度係数Ｋを求めておけば他のトランジスタ１１７の温度係数Ｋにも使用できる。

精度よく温度係数Ｋを取得するには、同じロットでも、各トランジスタ１１７の温度係数Ｋを個別に測定して試験をする。温度係数Ｋの測定は、恒温槽の使用に限定されない。たとえば、トランジスタ１１７を実装したヒートシンクに流す水温を変えて温度係数Ｋを取得する。

試験時は、トランジスタ１１７に間欠的に、試験電流Ｉｄを印加する。試験電流Ｉｄをオフした直後あるいは、オフした後、短時間の所定時間の経過後、温度測定用の定電流Ｉｃを流す。

定電流Ｉｃでトランジスタ１１７が発熱することを防止するため、あるいは定電流Ｉｃの影響がないようにするため、定電流Ｉｃはトランジスタ１１７のチャンネルに流す定電流Ｉｄよりも十分に小さい電流値にする。定電流Ｉｄは、温度測定に影響を与える発熱しない程度の電流を流す。

具体的には、定電流Ｉｃは試験時にトランジスタ１１７に流す電流Ｉｄの１／１０００以下に設定する。好ましくは、トランジスタ１１７に流す電流Ｉｃは電流Ｉｄの１×１０^６の１以上１×１０^４の１以下にする。定電流Ｉｃは０．１ｍＡ以上１００ｍＡ以下にする。

チャンネル電流Ｉｄを変化させ、ダイオードＤの電圧を測定して、温度係数Ｋを求める。求められた温度係数Ｋは、温度測定回路（図示せず）あるいはコントローラ回路基板１１１に記憶させる。

温度を測定する時、ダイオードＤがトランジスタ１１７と同一チップ内に形成されている場合、ゲート信号Ｖｓｇによって飽和電圧が変化する場合がある。ゲート信号Ｖｓｇはゼロ（０）電圧または負電圧（マイナス電圧）とすることが好ましい。

図２２に示すように、温度情報Ｔｊに基づいて、コントローラ回路基板１１１（コントローラ１１１）はチラー１３６を制御する。チラー１３６は循環水（循環溶液）の温度を調整し、加熱冷却プレート１３４の温度を調整する。

以上の実施例では、予め、温度係数Ｋを求めるとしたが、本発明の半導体試験方法はこれに限定するものではない。なお、温度係数とダイオード端子電圧等からトランジスタ１１７の温度情報Ｔｊを求める。
トランジスタ１１７と加熱冷却プレート１３４に密着して配置し、加熱冷却プレート１３４の温度が、トランジスタ１１７と略一致するように構成する。

コントローラ回路基板１１１（コントローラ１１１）はチラー１３６を制御して、加熱冷却プレート１３４の温度を所定温度にし、トランジスタ１１７に定電流Ｉｃを印加して、ダイオードＤの端子電圧を測定する。

測定結果から、温度係数Ｋを求める。加熱冷却プレート１３４の温度は、複数の温度に設定し、それぞれの温度での温度係数Ｋを求め、結果からより温度係数の値の精度を向上させる。

温度係数Ｋは、トランジスタ１１７を加熱冷却プレート１３４で所定温度にし、ダイオードＤに定電流Ｉｃを流して、端子電圧を測定する。前記所定温度を変化させ、かつダイオードＤの端子電圧を測定することにより、温度に対するダイオードＤの端子電圧を取得できる。したがって、温度に対するダイオードＤの端子電圧からトランジスタ１１７の温度係数Ｋを求めることができる。
温度測定回路（図示せず）は保持されている温度係数Ｋと電圧Ｖｉから、試験を実施しているトランジスタ１１７の温度情報Ｔｊを求める。

求められた温度情報Ｔｊはコントローラ回路基板１１１（コントローラ１１１）に送られる。コントローラ回路基板１１１（コントローラ１１１）は、温度情報Ｔｊが所定設定値以上のなった場合、トランジスタ１１７が所定のストレス状態、あるいは劣化状態となったと判断し、試験の制御変更あるいは試験の停止等を行う。

試験でトランジスタが劣化する箇所は主として、トランジスタ１１７内の接合部であることが多い。半導体そのものが劣化することはなく、トランジスタ１１７の接合部（ボンディング、ダイボンド等）が劣化し、接合部の抵抗値が高くなる。抵抗値が高くなることにより、チャンネル間電圧Ｖｃｅが高くなり、発熱してトランジスタ１１７の温度が上昇する。

半導体素子部品１１７（トランジスタ１１７）が劣化する場合は、トランジスタ１１７のゲート酸化膜（絶縁膜）の劣化である場合が多い。ゲート酸化膜の劣化が発生した場合は、酸化膜（絶縁膜）の短絡状態になり、チャンネル間電圧Ｖｃｅは下がる。または、トランジスタ１１７がオフ状態となり、トランジスタ１１７には電流は流れず、チャンネル間電圧Ｖｃｅは電源電圧の最大値まで上昇する。

温度情報Ｔｊは、試験開始時は、最低温度Ｔ１から最高温度Ｔ２の間を変化する。試験によりトランジスタ１１７にストレスがかかると、トランジスタ１１７のチャンネル間Ｖｃｅ電圧が変化し、通常は温度情報Ｔｊが高くなる方向に変化する。
したがって、図１９（ｃ）に図示するように、最低温度は、温度Ｔ１より上昇し、最高温度は温度情報Ｔｍ（Ｔｊｍａｘ）に近づく。
本発明の半導体の試験方法では、試験の終了は下記のいずれかの条件で停止する。
・温度情報Ｔｊが所定範囲内から外れた場合。
・チャンネル電圧Ｖｃｅが所定の電圧範囲から外れた場合。
・熱抵抗が所定の範囲内から外れた場合。

図１８（ｄ）Ｓｔ２はダイオードＤ（ダイオードＤｓ、ダイオードＤｍ）に電流Ｉｃを流すタイミング信号であり、Ｓｔ２がＨレベルの時、トランジスタ１１７のダイオードＤに電流が流れる。電圧検出回路１２９はダイオードＤの端子間電圧を取得し、温度測定回路（図示せず）は端子間電圧を温度情報Ｔｊに変換する。温度情報Ｔｊはコントローラ回路基板１１１（コントローラ１１１）に送られ、コントローラ回路基板１１１（コントローラ１１１）は温度情報Ｔｊにしたがって、トランジスタ１１７（半導体素子部品１１７）の試験を実施する。

電流Ｉｄは試験を行うトランジスタ１１７に流れる電流であり、電源回路１２１が出力する電流である。Ｓｔ１、Ｓｔ２は温度測定用のダイオードに測定用電流を流す時間あるいは温度の測定時間である。

図１８（ｅ）Ｓｓａはスイッチ回路１２４ａまたはスイッチ回路１２４ｃとスイッチ回路１２４ｄのオンオフ信号、図１８（ｆ）Ｓａｂはスイッチ回路１２４ｂのオンオフ信号である。
なお、スイッチ回路１２４ａを削除し、スイッチ回路１２４ｃおよびスイッチ回路１２４ｄを同時にオンさせてもよい。
Ｖｏｎはスイッチ回路１２４をオンさせる電圧であり、０（Ｖ）はスイッチ回路１２４をオフ（オープン）させる電圧としている。

図１８（ｇ）Ｖｃｅはトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のチャンネル間電圧、温度情報Ｔｊは測定されたトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）の温度変化を示す。

図１８（ａ）に図示するように、ゲートドライバ回路１１３からゲート信号Ｖｓｇがトランジスタ１１７のゲート端子ｇに印加される。ゲート信号Ｖｓｇは周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎである。周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎはゲート信号制御回路１１２で任意の値に設定することができる。また、オン電圧Ｖｇも任意の電圧に設定することができる。

図１８（ｉ）Ｓｉは可変抵抗回路１２５に流れる電流を測定するタイミング信号である。ＳｉがＨレベルの時に可変抵抗回路１２５を流れる電流（ゲートリーク電流）を測定する。
図１８（ｃ）Ｓｔ１は図１に示す実施例において、ダイオードＤ（ダイオードＤｓ、ダイオードＤｍ）に電流Ｉｃを流すタイミング信号である。

図１８（ｄ）Ｓｔ２は、Ｓｔ２がＨレベルの時、トランジスタ１１７のダイオードＤｓまたはＤｍに電流が流れる。トランジスタ１１７と独立したデバイス（ダイオード）に定電流Ｉｃを流して温度情報Ｔｊを取得する場合である。

理解を容易にするため、測定された温度情報Ｔｊは図１８（ｈ）で示すように、Ｔ１からＴ２の間を変化するとして説明する。温度情報Ｔｊはトランジスタ１１７に通電されることにより高くなり、通電する電流が停止すると低下する。また、温度情報Ｔｊはトランジスタ１１７の特性変化にともなって変化する。

図１８（ｆ）Ｓｓａはスイッチ回路１２４ａのオンオフ制御信号のタイミングを示す。ＳｓａがＶｏｎになるとスイッチ回路１２４ａがクローズ（オン）する。０の場合は、スイッチ回路１２４ａがオープン（オフ）になり、電流あるいは電圧の印加が遮断される。

図１８（ｅ）Ｓｓｂはスイッチ回路Ｓｓｂのオンオフ制御信号のタイミングを示す。ＳｓｂがＶｏｎになるとスイッチ回路Ｓｓｂがクローズ（オン）する。０の場合は、スイッチ回路Ｓｓｂがオープン（オフ）になる。

図１８（ｇ）Ｖｃｅはトランジスタ１１７のチャンネル電圧（エミッタ端子とコレクタ端子間の電圧）である。理解を容易にするため、図示していないが、トランジスタ１１７のオンオフにともなって、サージ電圧、ザージ電流が発生し、また、トランジスタ１１７のオン抵抗の変化にともないＶｃｅ波形が時間的に複雑に変化する。

トランジスタ１１７のゲート端子ｇには、Ｖｇ、０（Ｖ）、Ｖｔの３電圧を印加する。Ｖｔを印加している期間に、トランジスタのダイオードＤに電流を流して温度情報Ｔｊを測定する。
ダイオードＤに定電流Ｉｃを流すときには、スイッチ回路Ｓｓａをオフして、電源回路１２１からの電流がトランジスタ１１７に印加されないように制御する。

ダイオードＤに定電流Ｉｃを流すことにより、ダイオードＤの端子電圧を取得し、オペアンプ回路１１６は端子電圧に対応するＶｉ電圧を出力する。Ｖｉ電圧は温度測定回路（図示せず）に入力され、温度測定回路（図示せず）はトランジスタ１１７の温度に対応する温度情報Ｔｊを求める。

温度情報Ｔｊはコントローラ回路基板１１１（コントローラ１１１）に転送され、コントローラ回路基板１１１（コントローラ１１１）は温度情報Ｔｊに基づいてトランジスタ１１７の試験の継続、停止、条件変更等、トランジスタ１１７（半導体素子部品１１７）の試験を制御する。

スイッチ回路１２４ａは、トランジスタ１１７のＶｓｇ信号がＶｇになってから、ｔｍ２時間遅れてオンする。ｔｍ２時間はコントローラ回路基板１１１（コントローラ１１１）により変更設定できるように構成されている。

スイッチ回路１２４ａがオンする前のｔｂ２時間前にスイッチ回路１２４ｂがオンする。スイッチ回路１２４ａがオンしてからｔｂ１時間後までスイッチ回路１２４ｂのオン状態は維持される。ｔｂ２時間、ｔｂ１時間は独立して変更設定できるように構成されている。
特に、ｔｂ１の設定は重要である。ｔｂ１の時間は、トランジスタ１１７のＶｃｅ電圧の波形を観察して、適正に設定あるいは変更する。

スイッチ回路１２４ａは、トランジスタ１１７のＶｓｇ信号がＶｔになるｔｍ１時間前にオフする。ｔｍ１時間はコントローラ回路基板１１１（コントローラ１１１）により変更設定できるように構成されている。

スイッチ回路１２４ａがオフする前のｔａ２時間前にスイッチ回路１２４ｂがオンする。スイッチ回路１２４ａがオフしてからｔａ１時間後までスイッチ回路１２４ｂのオン状態は維持される。ｔａ２時間、ｔａ１時間は独立して変更設定できるように構成されている。
特に、ｔａ１の設定は重要である。ｔａ１の時間は、トランジスタ１１７のＶｃｅ電圧の波形を観察あるいは測定して、適正に設定あるいは変更する。

スイッチ回路Ｓｓｂがオンすることにより、電源回路１２１の出力端子がグランド（接地ライン）と短絡し、電荷が放電される。電荷が放電されることにより電源回路１２１の端子電圧は０（Ｖ）（グランド電圧）となる。また、電源回路１２１が出力する電流Ｉｄを、電流Ｉｍとして接地（グランド）へ流す。したがって、電流Ｉｄはトランジスタ１１７に印加されることはなく、また、トランジスタ１１７のコレクタ電圧が上昇することはない。

ｔｂ２時間は、電源回路１２１の出力電圧が０（Ｖ）あるいは０（Ｖ）近傍になる時間、あるいは、電源回路１２１の出力電圧の方が、トランジスタ１１７のコレクタ電圧よりも低くなる時間を観察あるいは測定して設定する。

上記の電圧の関係が所定値になった時刻（ｔｂ２経過後）で、スイッチ回路１２４ａをオンさせて、電源回路１２１からの電流Ｉｄを印加する。しかし、このときは、スイッチ回路１２４ｂがオンしているため、電源回路１２１からの電流Ｉｄは、スイッチ回路１２４ｂを介して電流Ｉｍとしてグランド（接地ライン）に流れる。したがって、トランジスタ１１７には定電流Ｉｄは流れない。
スイッチ回路１２４ａがオンしてから、ｔｂ１時間経過後、スイッチ回路１２４ｂがオフし、試験電流Ｉｄがトランジスタ１１７に供給される。

以上のようにスイッチ回路１２４ａ、１２４ｂを動作させることにより、トランジスタ１１７にはサージ電圧Ｖｓあるいは突入電流Ｉｓが印加されない。または、サージ電圧Ｖｓあるいは突入電流Ｉｓが抑制され、良好なトランジスタ１１７の試験を実施することができる。

トランジスタ１１７への試験電流Ｉｄの停止時は、スイッチ回路１２４ａのオフさせるｔａ２前にスイッチ回路１２４ｂをオンさせる。スイッチ回路Ｓｓｂを介して、電源回路１２１が出力する定電流Ｉｄは電流ＩｍあるいはＩｍ’としてグランドに流れ、トランジスタ１１７には供給されない。

ｔａ２時間は、電源回路１２１の出力電圧が０（Ｖ）あるいは０（Ｖ）近傍になる時間、あるいは、電源回路１２１の出力電圧の方が、トランジスタ１１７のコレクタ電圧よりも低くなる時間を観察して設定する。

上記の電圧の関係が所定値になった時刻（ｔａ２経過後）で、スイッチ回路１２４ａをオフさせる。スイッチ回路１２４ａがオフしてから、ｔａ１時間経過後、スイッチ回路１２４ｂがオフされる。

以上のようにスイッチ回路１２４ａ、１２４ｂを以上のように動作あるいは制御することにより、トランジスタ１１７にはサージ電圧Ｖｓあるいは突入電流Ｉｓが印加されない。または、サージ電圧Ｖｓあるいは突入電流Ｉｓが抑制され、良好なトランジスタ１１７の試験を実施することができる。

トランジスタ１１７に定電流Ｉｄが供給されることにより、温度情報Ｔｊは上昇する。トランジスタ１１７への定電流Ｉｄが停止することにより、温度情報Ｔｊは下降する。温度情報ＴｊはＴ１とＴ２間を変動する。試験によりトランジスタ１１７の特性が変動すると温度情報Ｔｊは徐々に上昇する。
一定値の電流Ｉｄをトランジスタ１１７に印加するには、電源回路１２１を動作させ、トランジスタ１１７に電流Ｉｄを印加する。

ゲートドライバ回路１１３の可変抵抗回路１２５の抵抗値も設定することができる。抵抗値を大きくすることにより、ゲート信号Ｖｓｇの立ち上がり／立ち下がり波形は、図１９（ａ）の点線あるいは一点鎖線のように変化させることができる。

ゲート信号Ｖｓｇの変化あるいは設定により、トランジスタ１１７に流れる電流Ｉｄも図１９（ｂ）に図示するように、点線あるいは一点鎖線のように変化させることができる。
電流Ｉｄの立ち上り波形、立ち下り波形を変化させることにより、サージ電圧あるいは突入電流を調整あるいは抑制することができる。

温度情報Ｔｊは図１９（ｃ）に図示するように、試験によりトランジスタ１１７の特性が変化するにともなって、実線から点線、点線から一点鎖線に変化する。温度情報ＴｊがＴｍのレベルに達した時に試験を停止する。あるいは、温度情報Ｔｊの変化割合が所定値になったときに試験と停止する。また、試験条件を変更する。

図２０に図示するように、スイッチ回路Ｓｓａ（スイッチ回路１２４ａ）がオフ状態の時に、Ｓｔ１信号をＨにして、温度情報Ｔｊを測定する。Ｓｔ１信号は、ゲート信号がＶｔの時に、Ｈレベルにする。ｔｎ２期間で、ｔｃ２の期間にＨレベルにして、温度情報Ｔｊを測定する。ｔｎ１期間で、ｔｃ１の期間に温度情報Ｔｊを測定する。

ｔｃ２の期間に測定した温度情報Ｔｊは、トランジスタ１１７が冷却された時点の温度情報Ｔｊとなる。ｔｃ１期間に測定した温度情報Ｔｊは、トランジスタ１１７に電流Ｉｄを停止した直後の温度情報Ｔｊとなる。
試験の停止、条件変更、制御の変更等は、ｔｃ２の期間に測定した温度情報Ｔｊと、ｔｃ１期間に測定した温度情報Ｔｊで判断する。

ｔｃ１期間に測定した温度情報Ｔｊがｔｃ２の期間に測定した温度情報Ｔｊに比較して変化率が大きい場合、ｔｃ１期間に測定した温度情報Ｔｊがｔｃ２の期間に測定した温度情報Ｔｊとの絶対値の差が大きい場合等、測定値温度情報Ｔｊに対応して、試験を制御、変更する。

また、ｔｃ２の期間に測定した温度情報Ｔｊが標準値と所定値異なっていると場合、トランジスタ１１７の接続状態、試験装置に問題があるかを判定し「試験を開始せず」の判断等を行う。
ｔｃ２あるいはｔｃ１期間に、Ｖｉを複数回測定し、Ｖｉに対する温度情報Ｔｊを求める。

説明を容易にするため、図８（ｂ）の動作、構成を一例として例示して説明をする。図８（ｂ）はトランジスタ１１７ｓをダイオード接続とし、トランジスタ１１７ｍのゲート端子ｇｍにゲート信号Ｖｓｇｍを印加することにより試験を実施する例である。また、半導体素子部品１１７の温度は、ダイオードＤｍで行うとして説明をする。
ゲート信号は、周期ｔｃｙｃｌｅ、オン時間ｔｏｎ、オフ時間ｔｏｆｆで試験をするトランジスタ１１７のゲート端子に印加される。

トランジスタ１１７ｍのゲート端子ｇｍには、オフ電圧（０（Ｖ））、オン電圧（Ｖｇ）を印加してトランジスタ１１７ｍを制御する。ただし、トランジスタ１１７ｍをオンする前のｔｎ２期間は、オフ電圧よりもマイナス側のＶｔ電圧にしてもよい。また、トランジスタ１１７ｍをオフ後のｔｎ１期間は、オフ電圧よりもマイナス側のＶｔ電圧にしてもよい。
Ｖｔ電圧は、０（Ｖ）よりも低く、－４（Ｖ）よりも高い電圧である。したがって、Ｖｔとは、－４（Ｖ）以上かつ０（Ｖ）よりも低い電圧である。

なお、トランジスタ１１７ｍがＳｉＣの場合はオフ電圧をＶｔ電圧とし、ＩＧＢＴの場合は、オフ電圧を０（Ｖ）とする。以上のように、試験するトランジスタ１１７の種類に応じて、トランジスタ１１７ｍに供給するオフ電圧を変更できるように本発明の半導体素子試験装置を構成している。Ｖｔ電圧は、ゲートドライバ回路１１３ｍのＶｍｍ１電圧を設定することにより実施する。

なお、オンオフ制御するトランジスタがトランジスタ１１７ｓの場合は、Ｖｔ電圧は、ゲートドライバ回路１１３ｓのＶｍｓ１電圧を設定あるいは調整することにより実施する。
ダイオードＤｍはカソード端子ｋｍとアノード端子ａｍに接続されている。ダイオードＤｍは図１８（ｄ）Ｓｔ２のタイミングで温度情報Ｔｊが測定される。

図１の実施例では、ダイオードＤｍが定電流Ｉｄを流す経路から分離されている。トランジスタ１１７ｍに電流Ｉｄを流している状態でもダイオードに定電流Ｉｃｍを流すことができる。したがって、温度情報Ｔｊを測定する時間を柔軟に設定することができる。図１８（ｄ）に図示するように、ｔｃｓ、ｔｃｍの位置を自由に設定することができる。

図１８（ｄ）のＳｔ２はダイオードＤｍの電流Ｉｃｍを流すタイミング信号である。Ｓｔ２がＨレベルの時、トランジスタ１１７ｍのダイオードＤｍに定電流Ｉｃｍが流れる。電圧検出回路１２９ｍはダイオードＤｍの端子間電圧Ｖｉｍを取得し、温度測定回路（図示せず）は端子間電圧Ｖｉｍを温度情報Ｔｊに変換する。

温度情報Ｔｊはコントローラ回路基板１１１（コントローラ１１１）に送られ、コントローラ回路基板１１１（コントローラ１１１）は温度情報Ｔｊにしたがってトランジスタ１１７の試験を実施あるいは停止あるいは制御を変更する。温度情報Ｔｊはコントローラ回路基板１１１（コントローラ１１１）に送られ、コントローラ回路基板１１１（コントローラ１１１）は温度情報Ｔｊに基づいてトランジスタ１１７の試験を実施する。

以上の実施例は、図３１の半導体素子部品１１７を例示して説明した。図３１の半導体素子部品１１７は、ダイオードＤ（ダイオードＤｓ、ダイオードＤｍ）の端子がトランジスタ１１７ｍあるいはトランジスタ１１７ｓと独立して形成されたものである。
本発明の半導体素子試験装置および半導体素子の試験方法は、図３２の半導体素子部品１１７等にも適用できる。

図３２（ａ）図３２（ｂ）の半導体素子部品１１７は、トランジスタ１１７ｍのエミッタ端子ｅｍとコレクタ端子ｃｍ間に温度を測定するダイオードＤｉｍが形成または配置されている。また、トランジスタ１１７ｓのエミッタ端子ｅｓとコレクタ端子ｃｓ間に温度を測定するダイオードＤｉｓが形成または配置されている。

図３２（ａ）図３２（ｂ）の半導体素子部品１１７は、図３１の半導体素子部品１１７と同様に、トランジスタ１１７ｍとトランジスタ１１７ｓとが１つのパッケージに内蔵されている。トランジスタ１１７ｓとトランジスタ１１７ｍは直列接続されている。

図３２（ａ）図３２（ｂ）において、半導体素子部品１１７の一例として、トランジスタ１１７ｍとトランジスタ１１７ｓとが１つのパッケージに内蔵された半導体素子部品１１７を例示している。トランジスタ１１７ｓとトランジスタ１１７ｍは直列に接続されている。

図３２（ｃ）図３２（ｄ）は、トランジスタ１１７ｓの電極端子２２６ｃ２とトランジスタ１１７ｍの電極端子２２６ｃ１が配線材などで電気的に接続されて１つの半導体素子部品１１７を構成した例である。

本明細書で説明する半導体素子試験装置あるいは試験方法は、図３２（ａ）図３２（ｂ）と図３２（ｃ）図３２（ｄ）のいずれに対しても適用される。その他、トランジスタ１１７ｓまたはトランジスタ１１７ｓの一方のみの構成にあっても適用できることは言うまでもない。

図３２において、半導体素子部品１１７は、大電流が印加あるいは出力される電極端子（Ｐ電極端子、Ｏ電極端子、Ｎ電極端子）を有する。トランジスタ１１７ｍはダイオードＤｉｍを内蔵する。トランジスタ１１７ｓはダイオードＤｉｓを内蔵する。ダイオードＤｉ（ダイオードＤｉｍ、ダイオードＤｉｓ）は、トランジスタ１１７の形成プロセスと同時に形成される。

たとえば、ダイオードＤｉの半導体層は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）と共通のレイヤー層が使用される。また、絶縁層等が共通のレイヤー層が使用される。

半導体素子部品１１７は図３２（ａ）（ｂ）に図示するように、Ｐ電極端子（電極端子２２６ａ）、Ｏ電極端子（電極端子２２６ｃ）、Ｎ電極端子（電極端子２２６ｂ）を有する。トランジスタ１１７ｍのエミッタ端子ｅｍはＮ電極端子と接続され、トランジスタ１１７ｓのコレクタ端子ｅｓはＰ電極端子と接続され、トランジスタ１１７ｍのコレクタ端子はＯ電極端子と接続されている。

トランジスタ１１７ｍはエミッタ端子ｅｍ、ゲート端子ｇｍ、コレクタ端子ｃｍを有する。トランジスタ１１７ｍのコレクタ端子ｃｍは、トランジスタ１１７ｓのエミッタ端子ｅｓと共通となっている。ダイオードＤｉｍはカソード端子がトランジスタ１１７ｍのコレクタ端子ｃｍと接続され、アノード端子がトランジスタ１１７ｍのエミッタ端子ｅｍと接続されている。

トランジスタ１１７ｓはエミッタ端子ｅｓ、ゲート端子ｇｓ、コレクタ端子ｃｓを有する。トランジスタ１１７ｍは、エミッタ端子ｅｍ、ゲート端子ｇｍ、コレクタ端子ｃｍを有する。

半導体素子部品１１７のＮ電極端子２２６ｂとＯ電極端子２２６ｃ間に発生する電圧がトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍであり、半導体素子部品１１７のＰ電極端子２２６ａとＯ電極端子２２６ｃ間に発生する電圧がトランジスタ１１７ｓのチャンネル間電圧Ｖｃｅｓとなる。

図１１、図１２に図示するように、トランジスタ１１７ｍの端子（端子ｅｍ、端子ｇｍ、端子ｃｍ）にコネクタ２０２ｍが接続される。トランジスタ１１７ｓの端子（端子ｅｓ、端子ｇｓ、端子ｃｓ）にコネクタ２０２ｓが接続される。

図１１に図示するように、Ｐ電極端子（電極端子２２６ａ）にフォークプラグ２０５ｅが接続され、Ｏ電極端子（電極端子２２６ｃ）にフォークプラグ２０５ｈが接続され、Ｎ電極端子（電極端子２２６ｂ）にフォークプラグ２０５ｃが接続される。

ダイオードＤｉｍとダイオードＤｉｓのうち、少なくとも一方に所定の定電流が印加される。ダイオードの等価的抵抗値は温度によって変化し、所定の定電流の印加によりダイオードＤｉの端子電圧が変化する。この端子電圧Ｖｉの情報から温度情報Ｔｊを求める。

図１１に図示するように、トランジスタ１１７ｍのゲート端子ｇｍとエミッタ端子ｅｍ間に短絡回路１３７ｍが形成される。トランジスタ１１７ｓのゲート端子ｇｓとエミッタ端子ｅｓ間に短絡回路１３７ｓが形成される。

図１１の構成と図１の構成の差異は、図１１では、トランジスタ１１７ｍのダイオードＤｉｍに定電流Ｉｃｍを流すように、定電流回路が構成され、トランジスタ１１７ｍのコレクタ端子ｃｍとエミッタ端子ｅｍ間の電圧でダイオードＤｉｍの端子間電圧を測定する点である。また、トランジスタ１１７ｓのダイオードＤｉｓに定電流Ｉｃｓを流すように、定電流回路が構成され、トランジスタ１１７ｓのコレクタ端子ｃｓとエミッタ端子ｅｓ間の電圧でダイオードＤｉｓの端子間電圧を測定する点である。

ダイオードＤｉに定電流を流す時は、トランジスタ１１７をオフさせる。ダイオードＤｉｍへの定電流Ｉｃｍは、トランジスタＴｍより引込電流として流す。ダイオードＤｉｓへの定電流Ｉｃｓは、トランジスタＴｓより引込電流として流す。

ダイオードＤｉｍの端子間電圧は、トランジスタ１１７ｍのコレクタ端子ｃｍとエミッタ端子ｅｍに接続された電圧検出回路１２９ｍで測定あるいは取得する。ダイオードＤｉｓの端子間電圧は、トランジスタ１１７ｓのコレクタ端子ｃｓとエミッタ端子ｅｓに接続された電圧検出回路１２９ｓで測定あるいは取得する。

トランジスタ１１７ｓのエミッタ端子ｅｓ電圧は、Ｎ電極端子の電圧にトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが加算された電圧である。トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動するとトランジスタ１１７ｓのエミッタ端子ｅｓ電圧も変動し、ダイオードＤｉｓのアノード電圧も変動する。同様に、Ｎ電極端子電圧が変動すると、ダイオードＤｉｍのアノード電圧も変動する。

図１１の本発明の構成においても、図１と同様に、電流検出回路１２８、電圧検出回路１２９、定電流設定回路１３０等を回路電圧Ｖｃから絶縁化し、また、フローティング状態に構成している。したがって、ダイオードＤｉｓの端子電圧は、トランジスタ１１７ｍのエミッタ端子ｅｍ電圧が変動あるいはシフトしても、問題なく測定あるいは取得することができる。可変抵抗回路１２５の端子間電圧においても同様である。

絶縁型ＤＣＤＣコンバータ回路１３８は、回路電圧Ｖｃから各種の電圧を発生させるとして説明するが、これに限定するものではない。回路電圧Ｖｃを含む複数の電圧から、他の電圧を発生させても良いことは言うまでもない。

他の構成は、図１と同様であるので、説明を省略する。また、図４の駆動方法も図３２のトランジスタ１１７の構成においても適用できるため、説明を省略する。

図１２は、本発明の第１の実施例における図２に対応する構成図である。図９と図２とは、図９のトランジスタ１７１の構成、端子が異なる以外は同様であるので説明を省略する。

図３２の半導体素子部品１１７は、図３１の半導体素子部品１１７と同様に、トランジスタ１１７のＮ電極端子はＡＧＮＤに接続される。ＡＧＮＤとは一例としてアース電位である。

トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子とが接続される。また、エミッタ端子ｅｍとＶｍｍ２端子とが接続される。トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子とが接続される。また、エミッタ端子ｅｓとＶｍｓ２端子とが接続される。
トランジスタ１１７ｓのエミッタ端子ｅｓの電位は、Ｎ電極端子の電位にトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍを加算した電圧となる。

トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｍの電位が基準となる。図１８（ａ）に図示するように、トランジスタ１１７ｍをオンさせる電圧をＶｇとすれば、Ｎ電極端子のＡＧＮＤ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｍがオン状態となる。

図１８（ａ）では、０（Ｖ）電位は、トランジスタ１１７ｍをオフさせる電圧としている。Ｖｔ１電圧は、０（Ｖ）電位よりも負極性の電圧である。Ｖｍｍ１電圧と基準として、負側のＶｔ１電圧が印加される。なお、図１８（ａ）等において、Ｖｔ１電圧は、Ｖｔ電圧として図示している。

トランジスタ１１７ｍのコレクタ端子ｃｍとエミッタ端子ｅｍ間にダイオードＤｉｍが接続されている。コレクタ端子ｃｍとエミッタ端子ｅｍに電圧検出回路１２９ｍが配置される。

トランジスタ１１７ｓのコレクタ端子ｃｓとエミッタ端子ｅｓ間にダイオードＤｉｓが接続されている。コレクタ端子ｃｓとエミッタ端子ｅｓに電圧検出回路１２９ｓが配置される。
図１３は、本発明の第２の実施例における半導体素子試験装置の電源系統の結線を説明する説明図である。
トランジスタ１１７のＮ電極端子はＡＧＮＤに接続される。ＡＧＮＤとは一例としてアース電位である。

トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子とが接続される。また、エミッタ端子ｅｍとＶｐｍ２端子とが接続される。
トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子とが接続される。また、エミッタ端子ｅｓとＶｐｓ２端子とが接続される。

図１３に図示するように、接続する電源電圧を変更することにより、端子間電圧の極性が変更あるいは異なる半導体素子部品１１７を柔軟に対応して試験することができる。

また、図１３に図示するように、本発明は、切り替えスイッチ回路１２７（切り替えスイッチ回路１２７ｓ、切り替えスイッチ回路１２７ｍ）等を配置し、記号ａと記号ｂとで配線を入れ替える回路を設けている。ダイオードＤの極性が異なる半導体素子部品１１７に対しても容易に試験することができる。

同様に、トランジスタ１１７ｍ、トランジスタ１１７ｓのゲート端子ｇとエミッタ端子ｅの配線を切り替えスイッチ回路１２７で入れ替えできるように構成する。トランジスタ１１７のオン電圧とオフ電圧のロジックを変更する場合等に有効である。以上の事項は他の実施例においても適用できることは言うまでもない。

ダイオードＤｉｍには、トランジスタ１１７ｍに定電流Ｉｄが流れていない期間に定電流Ｉｃｍを流す。定電流Ｉｃｍはトランジスタ１１７ｍのエミッタ端子ｅｍからコレクタ端子ｃｍ方向に流れる。したがって、電源電圧としては、Ｖｐｍ２を正側とし、Ｖｍｍ２を負側とする。

ダイオードＤｉｓには、トランジスタ１１７ｓに定電流Ｉｄが流れていない期間に定電流Ｉｃｓを流す。定電流Ｉｃｓはトランジスタ１１７ｓのエミッタ端子ｅｓからコレクタ端子ｃｓ方向に流れる。したがって、電源電圧としては、Ｖｐｓ２を正側とし、Ｖｍｓ２を負側とする。

トランジスタ１１７ｓのエミッタ端子ｅｓの電位は、Ｎ電極端子の電位にトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍを加算した電圧となる。したがって、トランジスタ１１７ｓのエミッタ端子ｅｓの電位はトランジスタ１１７ｍのオンオフ状態、定電流Ｉｄの大きさに依存して変化する。

トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｍの電位が基準となる。図１８（ａ）に図示するように、トランジスタ１１７ｍをオンさせる電圧をＶｇとすれば、Ｎ電極端子のＡＧＮＤ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｍがオン状態となる。

図１８（ａ）では、０（Ｖ）電位は、トランジスタ１１７ｍをオフさせる電圧としている。Ｖｔ１電圧は、０（Ｖ）電位よりも負極性の電圧である。Ｖｍｍ１電圧と基準として、負側のＶｔ１電圧が印加される。なお、図１８（ａ）等において、Ｖｔ１電圧は、Ｖｔ電圧として図示している。

ダイオードＤｉｍに流す電流Ｉｃｍは、Ｖｍｍ２電圧とＶｐｍ２電圧を電源として発生させる。Ｖｐｍ２電圧は、Ｖｍｍ１電圧と共通にされているため、ダイオードＤｍの端子の電圧は、Ｖｍｍ２とＶｐｍ２の範囲であり、ＡＧＮＤを基準とした電圧である。

トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｓの電位が基準となる。エミッタ端子ｅｓの電位は、Ｎ電極端子のＡＧＮＤ電位にトランジスタ１１７ｍのチェンネル間電圧Ｖｃｅｍを加算した電圧となる。

図１８（ａ）に図示するように、トランジスタ１１７ｓをオンさせる電圧をＶｇとすれば、トランジスタ１１７ｓがオンする電圧は、Ｎ電極端子のＡＧＮＤ電位にトランジスタ１１７ｍのチェンネル間電圧Ｖｃｅｍを加算した電圧を基準とし、Ｖｇ電圧を印加した時、トランジスタ１１７ｓがオン状態となる。

Ｖｍｓ１電圧は、Ｖｍｍ１電圧と絶縁化され、フローティング状態である。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動しても、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍの変動に応じて、トランジスタ１１７ｓのエミッタ端子ｅｓ電位が変動する。Ｖｍｓ１電圧はエミッタ端子ｅｓ電位を基準として、Ｖｐｓ１電圧を発生する。

トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｓの電位が基準となる。図１８（ａ）に図示するように、トランジスタ１１７ｓをオンさせる電圧をＶｇとすれば、エミッタ端子ｅｓ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｓがオン状態となる。

Ｖｔ２電圧は、０（Ｖ）電位よりも負極性の電圧である。Ｖｍｓ１電圧と基準として、負側のＶｔ２電圧が印加される。なお、図１８（ａ）等において、Ｖｔ２電圧は、Ｖｔ電圧として図示している。

ダイオードＤｉｓに流す電流Ｉｃｓは、Ｖｍｓ２電圧とＶｐｓ２電圧を電源として発生させる。Ｖｐｓ２電圧は、Ｖｍｓ１電圧と共通にされている。ダイオードＤｓの端子の電圧は、Ｖｍｓ２とＶｐｓ２の範囲である。

Ｖｍｓ１電圧は、Ｖｍｍ１電圧と絶縁化され、フローティング状態である。また、Ｖｍｓ１電圧はトランジスタ１１７ｍのコレクタ端子ｃｍと接続されている。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動しても、トランジスタ１１７ｓをオンさせる電圧（Ｖｇ）、オフさせる電圧（０（Ｖ））は変動しない。したがって、良好にトランジスタ１１７ｓをオンオフ制御することができる。

図１３では、スイッチ回路１２３を電源接続配線中に配置している。スイッチ回路１２３はＶｍｓ１電圧とＶｐｓ２電圧とを接続するか、Ｖｍｓ１電圧とＶｐｓ２電圧とを接続するかを切り替えることができる。
試験をする半導体素子部品１１７は多種多様である。したがって、半導体素子部品１１７に印加する電圧信号の電位を対応させる必要がある。
本発明では図６、図１３のようにスイッチ回路１２３を配置あるいは設けることにより多種多様な試験に対応できる。
以上のように、本発明は、絶縁型ＤＣＤＣコンバータ回路等が発生する電位の結線状態を変更できるように構成したことの特徴がある。

図１４は、本発明の第２の実施例における半導体素子試験装置の電源系統の結線を説明する説明図である。図１４の結線では、トランジスタ１１７のＮ電極端子はＡＧＮＤに接続される。ＡＧＮＤとは一例としてアース電位である。
トランジスタ１１７ｍのエミッタ端子ｅｍとＮ電極端子が電気的に接続され、エミッタ端子ｅｍとＶｍｍ１端子とが接続される。

トランジスタ１１７ｓのエミッタ端子ｅｓとＶｍｓ１端子とが接続される。Ｖｍｍ２端子、Ｖｍｓ２端子は他の電源端子と絶縁され、フローティング状態である。

ダイオードＤｍに流す電流Ｉｃｍは、Ｖｍｍ２電圧とＶｐｍ２電圧を電源として発生させる。ダイオードＤｍの端子の電圧は、基本的にはＶｍｍ２とＶｐｍ２の範囲である。

ダイオードＤｓに流す電流Ｉｃｓは、Ｖｍｓ２電圧とＶｐｓ２電圧を電源として発生させる。ダイオードＤｓの端子の電圧は、基本的にはＶｍｓ２とＶｐｓ２の範囲である。

Ｖｍｍ２端子の電位は、ＡＧＮＤを基準とした電位に保持され、Ｖｍｓ２端子の電位は、トランジスタ１１７ｓのエミッタ端子ｅｓの電位を基準とした電位に保持される。

トランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｍの電位が基準となる。図１８（ａ）に図示するように、トランジスタ１１７ｍをオンさせる電圧をＶｇとすれば、Ｎ電極端子のＡＧＮＤ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｍがオン状態となる。

図１８（ａ）に図示するように、トランジスタ１１７ｓをオンさせる電圧をＶｇとすれば、トランジスタ１１７ｓがオンする電圧は、Ｎ電極端子のＡＧＮＤ電位にトランジスタ１１７ｍのチェンネル間電圧Ｖｃｅｍを加算した電圧を基準とし、Ｖｇ電圧を印加した時、トランジスタ１１７ｓがオン状態となる。

Ｖｍｓ１電圧は、エミッタ端子ｅｓと接続され、Ｖｍｍ１電圧等の他の電圧と絶縁化され、フローティング状態である。したがって、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動しても、トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍの変動に応じて、トランジスタ１１７ｓのエミッタ端子ｅｓ電位が変動する。Ｖｍｓ１電圧はエミッタ端子ｅｓ電位を基準として、Ｖｐｓ１電圧を発生する。

トランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号Ｖｓｇは、エミッタ端子ｅｓの電位が基準となる。図１８（ａ）に図示するように、トランジスタ１１７ｓをオンさせる電圧をＶｇとすれば、エミッタ端子ｅｓ電位から、Ｖｇ電圧を印加した時、トランジスタ１１７ｓがオン状態となる。
他の事項は図１３で説明しているので省略する。
以下、図１８を参照しながら、図３２で説明した半導体素子部品１１７の試験方法について説明する。

トランジスタ１１７ｍの温度を測定する感温ダイオードＤｉｍ、トランジスタ１１７ｓの温度を測定する感温ダイオードＤｉｓには、トランジスタ１１７に試験電流である定電流Ｉｄを流していない時に定電流Ｉｃ（Ｉｃｍ、Ｉｃｓ）を流す。したがって、定電流Ｉｃを流すタイミングは図１８（ｃ）のＳｔ１となる。

ダイオードＤはトランジスタ１１７の発熱により抵抗値が変化する。ダイオードＤｉ（Ｄｉｓ、Ｄｉｍ）に定電流Ｉｃ（Ｉｃｓ，Ｉｃｍ）を流すと、ダイオードＤｉの抵抗値の変化に比例してダイオードＤｉの端子間の電圧が変化する。端子間の電圧をモニターあるいは測定すれば、トランジスタ１１７の温度、または温度の変化を知ることができる。

精度よく温度係数Ｋを取得するには、同じロットでも、各トランジスタ１１７の温度係数Ｋを個別に測定して試験をする。温度係数Ｋの測定は、恒温槽の使用に限定されない。たとえば、トランジスタ１１７を実装したヒートシンクに流す水温を変えて温度係数Ｋを取得する。

試験時は、トランジスタ１１７に間欠的に、試験電流Ｉｄを印加する。試験電流Ｉｄをオフした直後あるいは、オフした後、短時間の所定時間の経過後、温度測定用の定電流Ｉｃを流す。

定電流Ｉｃでトランジスタ１１７が発熱することを防止するため、あるいは定電流Ｉｃの影響がないようにするため、定電流Ｉｃはトランジスタ１１７のチャンネルに流す定電流Ｉｄよりも十分に小さい電流値にする。定電流Ｉｄは、温度測定に影響を与える発熱しない程度の電流を流す。

温度を測定する時、ダイオードＤｉがトランジスタ１１７と同一チップ内に形成されている場合、ゲート信号Ｖｓｇによって飽和電圧のＶｎ電圧が変化する場合がある。ゲート信号Ｖｓｇはゼロ（０）電圧または負電圧（マイナス電圧）とすることが好ましい。

トランジスタ１１７の試験時は、定電流Ｉｃは、チャンネル電流Ｉｄが流れていない時にダイオードＤｉに流す。つまり、トランジスタ１１７がオンしていない時に、定電流Ｉｃを流してダイオードＤｉの端子間電圧を測定する。

オペアンプ回路（バッファ回路）１１６は、ダイオードＤｉの端子電圧Ｖｉ（端子ｃ－端子ｅ）を出力する。なお、オペアンプ回路１１６は、オペアンプ回路素子から構成されるものに限定されない。入力インピーダンスが高く、出力インピーダンスが低いものであればいずれのものでもよい。
温度測定回路（図示せず）は保持されている温度係数Ｋと電圧Ｖｉから、試験を実施しているトランジスタ１１７の温度情報Ｔｊを求める。

求められた温度情報Ｔｊはコントローラ回路基板１１１（コントローラ１１１）に送られる。コントローラ回路基板１１１（コントローラ１１１）は、温度情報Ｔｊが所定設定値以上のなった場合、トランジスタ１１７が所定のストレス状態、あるいは劣化状態となったと判断し、試験の制御変更あるいは試験の停止等を行う。

温度情報Ｔｊは、試験開始時は、最低温度Ｔ１から最高温度Ｔ２の間を変化する。試験によりトランジスタ１１７にストレスがかかると、トランジスタ１１７のＶｃｅ電圧が変化し、通常は温度情報Ｔｊが高くなる方向に変化する。
したがって、図１９（ｃ）に図示するように、最低温度は、温度Ｔ１より上昇し、最高温度は温度情報Ｔｍ（Ｔｊｍａｘ）に近づく。

図１８（ｃ）Ｓｔ１はダイオードＤｉに電流Ｉｃ（Ｉｃｓ、Ｉｃｍ）を流すタイミング信号であり、Ｓｔ１がＨレベルの時、トランジスタ１１７のダイオードＤｉに電流が流れる。電圧検出回路１２９はダイオードＤｉの端子間電圧を取得し、温度測定回路（図示せず）は端子間電圧を温度情報Ｔｊに変換する。温度情報Ｔｊはコントローラ回路基板１１１（コントローラ１１１）に送られ、コントローラ回路基板１１１（コントローラ１１１）は温度情報Ｔｊにしたがって、トランジスタ１１７（半導体素子部品１１７）の試験を実施する。

Ｉｄは試験を行うトランジスタ１１７に流れる電流であり、電源回路１２１が出力する電流である。Ｓｔ１は温度測定用のダイオードＤｉに測定用電流を流す時間あるいは温度の測定時間である。

図１８（ｅ）Ｓｓａはスイッチ回路１２４ａのオンオフ信号、図１８（ｆ）Ｓａｂはスイッチ回路１２４ｂのオンオフ信号である。なお、スイッチ回路１２４ａを削除し、スイッチ回路１２４ｃおよびスイッチ回路１２４ｄを同時にオンさせてもよい。
Ｖｏｎはスイッチ回路１２４をオンさせる電圧であり、０（Ｖ）はスイッチ回路１２４をオフ（オープン）させる電圧としている。

図１８（ｇ）Ｖｃｅは、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のチャンネル間電圧、温度情報Ｔｊは測定されたトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）の温度変化を示す。

図１８（ａ）に図示するように、ゲートドライバ回路１１３からゲート信号Ｖｓｇがトランジスタ１１７のゲート端子ｇに印加される。ゲート信号Ｖｓｇは周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎである。周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎはゲート信号制御回路１１２で任意の値に設定することができる。また、オン電圧Ｖｇも任意の電圧に設定することができる。

図１８（ｉ）Ｓｉは可変抵抗回路１２５に流れる電流を測定するタイミング信号である。ＳｉがＨレベルの時に可変抵抗回路１２５を流れる電流（ゲートリーク電流）を測定する。
図１８（ｃ）Ｓｔ１は、ダイオードＤｉ（ダイオードＤｉｓ、ダイオードＤｉｍ）に電流Ｉｃを流すタイミング信号である。

理解を容易にするため、測定された温度情報Ｔｊは図１８（ｈ）で示すように、Ｔ１からＴ２の間を変化するとして説明する。温度情報Ｔｊはトランジスタ１１７に通電されることにより高くなり、通電する電流が停止すると低下する。また、温度情報Ｔｊはトランジスタ１１７の特性変化にともなって変化する。

図１８（ｆ）Ｓｓａはスイッチ回路１２４ａのオンオフ制御信号のタイミングを示す。ＳｓａがＶｏｎになるとスイッチ回路１２４ａがクローズ（オン）する。０（Ｖ）の場合は、スイッチ回路１２４ａがオープン（オフ）になり、電流あるいは電圧の印加が遮断される。

図１８（ｅ）Ｓｓｂはスイッチ回路１２４ｂのオンオフ制御信号のタイミングを示す。ＳｓｂがＶｏｎになると、スイッチ回路１２４ｂがクローズ（オン）する。０（Ｖ）の場合は、スイッチ回路１２４ｂがオープン（オフ）になる。

図１８（ｇ）Ｖｃｅはトランジスタ１１７のチャンネル電圧（エミッタ端子とコレクタ端子間の電圧）である。理解を容易にするため、図示していないが、トランジスタ１１７のオンオフにともなって、サージ電圧、ザージ電流が発生し、また、トランジスタ１１７のオン抵抗の変化にともないＶｃｅ波形が時間的に複雑に変化する。

本明細書、図面では、説明を容易にするため、あるいは作図を容易にするため、トランジスタ１１７がオンの時は電圧Ｖｎになるとし、トランジスタがオフの時は電圧０（Ｖ）になるとして説明をする。

説明を容易にするため、図１５（ｂ）の動作、構成を一例として例示して説明をする。図１５（ｂ）はトランジスタ１１７ｓをダイオード接続とし、トランジスタ１１７ｍのゲート端子ｇｍにゲート信号Ｖｓｇｍを印加することにより試験を実施する例である。また、半導体素子部品１１７の温度は、ダイオードＤｉｍで行うとして説明をする。
ゲート信号ｓｇは、周期ｔｃｙｃｌｅ、オン時間ｔｏｎ、オフ時間ｔｏｆｆで試験をするトランジスタ１１７のゲート端子に印加される。

トランジスタ１１７ｍのゲート端子ｇｍには、オフ電圧（０（Ｖ））、オン電圧（Ｖｇ）を印加してトランジスタ１１７ｍを制御する。ただし、トランジスタ１１７ｍをオンする前のｔｎ２期間は、オフ電圧よりもマイナス側のＶｔ電圧にしてもよい。また、トランジスタ１１７ｍをオフ後のｔｎ１期間は、オフ電圧よりもマイナス側のＶｔ電圧にしてもよい。

ダイオードＤｉｍはトランジスタ１１７ｍのエミッタ端子ｅｍとコレクタ端子ｃｍに接続されている。ダイオードＤｉｍは図１８（ｃ）Ｓｔ１のタイミングで温度情報Ｔｊが測定される。

図１８（ｃ）のＳｔ１はダイオードＤｉｍの電流Ｉｃｍを流すタイミング信号である。Ｓｔ１がＨレベルの時、トランジスタ１１７ｍのダイオードＤｉｍに定電流Ｉｃｍが流れる。電圧検出回路１２９ｍはダイオードＤｉｍの端子間電圧Ｖｉｍを取得し、温度測定回路（図示せず）は端子間電圧Ｖｉｍを温度情報Ｔｊに変換する。

温度情報Ｔｊはコントローラ回路基板１１１（コントローラ１１１）に送られ、コントローラ回路基板１１１（コントローラ１１１）は温度情報Ｔｊにしたがって、トランジスタ１１７の試験を実施あるいは停止あるいは制御を変更する。

温度情報Ｔｊはコントローラ回路基板１１１（コントローラ１１１）に送られ、コントローラ回路基板１１１（コントローラ１１１）は温度情報Ｔｊに基づいてトランジスタ１１７の試験を実施する。

図１１に図示するように、Ｐ電極端子（電極端子２２６ａ）にフォークプラグ２０５ｅが接続され、Ｏ電極端子（電極端子２２６ｃ）にフォークプラグ２０５ｈが接続され、Ｎ電極端子（電極端子２２６ｂ）にフォークプラグ２０５ｃが接続される。

ダイオードＤｉｍとダイオードＤｉｓのうち、少なくとも一方に所定の定電流が印加される。ダイオードの等価的抵抗値は温度によって変化し、所定の定電流の印加によりダイオードＤｉの端子電圧が変化する。この端子電圧Ｖｉの情報から温度情報Ｔｊを求める。

図１１に図示するように、トランジスタ１１７ｍのゲート端子ｇｍとエミッタ端子ｅｍ間に短絡回路１３７ｍが形成される。トランジスタ１１７ｓのゲート端子ｇｓとエミッタ端子ｅｓ間に短絡回路１３７ｓが形成される。

図１１の構成と図１の構成の際は、図１１では、トランジスタ１１７ｍのダイオードＤｉｍに定電流Ｉｃｍを流すように、定電流回路が構成され、トランジスタ１１７ｍのコレクタ端子ｃｍとエミッタ端子ｅｍ間の電圧でダイオードＤｉｍの端子間電圧を測定する点である。また、トランジスタ１１７ｓのダイオードＤｉｓに定電流Ｉｃｓを流すように、定電流回路が構成され、トランジスタ１１７ｓのコレクタ端子ｃｓとエミッタ端子ｅｓ間の電圧でダイオードＤｉｓの端子間電圧を測定する点である。

ダイオードＤｉに定電流を流す時は、トランジスタ１１７をオフさせる。ダイオードＤｉｍへの定電流Ｉｃｍは、トランジスタＴｍより引込電流として流す。ダイオードＤｉｓへの定電流Ｉｃｓは、トランジスタＴｓより引込電流として流す。

ダイオードＤｉｍの端子間電圧は、トランジスタ１１７ｍのコレクタ端子ｃｍとエミッタ端子ｅｍに接続された電圧検出回路１２９ｍで測定あるいは取得する。ダイオードＤｉｓの端子間電圧は、トランジスタ１１７ｓのコレクタ端子ｃｓとエミッタ端子ｅｓに接続された電圧検出回路１２９ｓで測定あるいは取得する。

トランジスタ１１７ｓのエミッタ端子ｅｓ電圧は、Ｎ電極端子の電圧にトランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが加算された電圧である。トランジスタ１１７ｍのチャンネル間電圧Ｖｃｅｍが変動するとトランジスタ１１７ｓのエミッタ端子ｅｓ電圧も変動し、ダイオードＤｉｓのアノード電圧も変動する。同様に、Ｎ電極端子電圧が変動すると、ダイオードＤｉｍのアノード電圧も変動する。

図１１の本発明の構成においても、図１と同様に、電流検出回路１２８、電圧検出回路１２９、定電流設定回路１３０等を、回路電圧Ｖｃから絶縁化し、また、フローティング状態に構成している。したがって、ダイオードＤｉｓの端子電圧は、トランジスタ１１７ｍのエミッタ端子ｅｍ電圧が変動あるいはシフトしても、問題なく測定あるいは取得することができる。可変抵抗回路１２５の端子間電圧においても同様である。

本発明はその要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。本明細書および図面に記載した事項あるいは内容は、相互に組み合わせることができることは言うまでもない。

図３２では、トランジスタ１１７ｍあるいはトランジスタ１１７ｓのチャンネル間にうち少なくとも一方のチャンネル間にダイオードＤｉが形成された半導体素子部品１１７を示している。

半導体素子部品１１７として、図３１のようにダイオードＤ（Ｄｓ、Ｄｍ）が形成されていない場合、図３２のようにチャンネル間にダイオードＤｉ（Ｄｉｓ、Ｄｉｍ）が形成されていない場合がある。その場合は、ダイオードを使用せず、半導体素子部品１１７の温度情報Ｔｊを得る必要がある。

たとえば、図３２でダイオードＤｉがない場合、トランジスタ１１７ｓのゲート端子ｇｓにオン電圧を印加し、トランジスタ１１７ｓのチャンネル間電圧の変化を測定して、温度情報Ｔｊを得る（チャンネル間電圧Ｖｃｅの変化より温度情報Ｔｊを得る）。または、トランジスタ１１７ｍのゲート端子ｇｍにオン電圧を印加し、トランジスタ１１７ｍのチャンネル間電圧の変化を測定して、温度情報Ｔｊを得る（チャンネル間電圧Ｖｃｅの変化より温度情報Ｔｊを得る）。これらの場合は、ダイオードが存在しないため、定電流Ｉｃの発生回路は不要であることは言うまでもない。

図１１では、トランジスタ１１７（トランジスタ１１７ｓ、トランジスタ１１７ｍ）のチャンネル間に定電流を印加しないが、電圧検出回路１２９で端子間電圧Ｖｉ（Ｖｉｓ、Ｖｉｍ）を測定して、温度情報Ｔｊを得る。

図１０は、本発明の他の実施例における半導体素子試験装置の説明図である。図９は半導体素子部品１１７を試験する試験回路モジュールである。試験回路モジュールを３０１としている。試験回路モジュール３０１は、図１０のＡ、Ｂ、Ｃ部に接続される。試験回路モジュール３０１は各半導体素子部品１１７に対応して準備される。

なお、試験回路モジュール３０１のトランジスタ１７１は図３１の構成だけでなく、図３２の構成でもよいし、また、他の構成であってもよいことは言うまでもない。

試験回路モジュール３０１は、３つのスイッチ回路基板２０１（スイッチ回路基板２０１ｂ、スイッチ回路基板２０１ｃ、スイッチ回路基板２０１ｄ）と接続される。図１０で図示するように、スイッチ回路基板２０１ｂは試験する半導体素子部品１１７に対応して準備される。図１０では試験回路モジュール３０１ａにはスイッチ回路１２４ｂａが配置され、試験回路モジュール３０１ｂにはスイッチ回路１２４ｂｂが配置され、試験回路モジュール３０１ｃにはスイッチ回路１２４ｂｃが配置される。

スイッチ回路基板２０１ｂにはスイッチ回路１２４ｄが実装されている。スイッチ回路基板２０１ｂには、導体板２０４ｄと導体板２０４ｃが取り付けられている。導体板２０４ｄは隔壁２１４の開口部２１６から挿入されたフォークプラグ２０５ｅと電気的に接続されている。フォークプラグ２０５ｄは導体板２０４ｃと電気的に接続されている。フォークプラグ２０５ｅは半導体素子部品１１７のＰ電極端子と接続されている。
Ｏ電極端子と接続されたフォークプラグ２０５ｈは隔壁２１４の開口部２１６から挿入され、導体板２０４ｆと導体板２０４ａと電気的に接続されている。

トランジスタ１１７のＮ電極端子にはフォークプラグ２０５ｃが接続され、フォークプラグ２０５ｃは隔壁２１４の開口部２１６から挿入され、導体板２０４ｂと電気的に接続され、導体板２０４ｂは試験回路モジュール３０１のＢ部と接続されている。

スイッチ回路基板２０１ｃにはスイッチ回路１２４ｃが実装されている。スイッチ回路基板２０１ｃには、導体板２０４ｅと導体板２０４ｆが取り付けられている。導体板２０４ｅはフォークプラグ２０５ａと電気的に接続されている。
フォークプラグ２０５ｄとフォークプラグ２０５ａは試験回路モジュール３０１のＡ部と接続されている。

スイッチ回路基板２０１ｄにはスイッチ回路１２４ｄが実装されている。スイッチ回路基板２０１ｄには、導体板２０４ａと導体板２０４ｂが取り付けられている。導体板２０４ｂはフォークプラグ２０５ｂと電気的に接続されている。

トランジスタ１１７ｍにはコネクタ２０２ｍが接続され、トランジスタ１１７ｓにはコネクタ２０２ｓが接続されている。試験回路モジュール３０１内には、短絡回路１３７、サンプル接続回路２０３、デバイス制御回路基板２０９を保有する。

図９の試験回路モジュール３０１が図１０のＡ部、Ｂ部に配置される。図１０の実施例は半導体素子部品１１７を３個同時に試験する実施例である。試験回路モジュール３０１は１つのコントローラ回路基板１１１で制御される。
図１０において、スイッチ回路１２４ａは図２で説明したように、半導体素子部品１１７のＮ電極端子とＰ電極端子間を短絡する機能を有する。

各試験回路モジュール３０１において、半導体素子部品１１７は３つのフォークプラグ２０５（フォークプラグ２０５ｅ、フォークプラグ２０５ｈ、フォークプラグ２０５ｃ）でＢ室に配置されたスイッチ回路基板２０１と接続される。
図１０において、電源回路１２１に並列して、試験を行う複数の半導体素子部品１１７が接続されている。

図２１は、図１０の本発明の半導体試験装置の動作の説明図である。一例として、試験回路モジュール３０１の半導体素子部品１１７は、図８（ｂ）の動作をするとして記載している。図２１に図示するように、試験回路モジュール３０１ａ、試験回路モジュール３０１ｂ、試験回路モジュール３０１ｃ、試験回路モジュール３０１ｄと順次、信号Ｖｓｇｍが印加されて、トランジスタ１１７等が試験される。
図８（ｂ）では、トランジスタ１１７ｓはダイオード接続され、トランジスタ１１７ｍのゲート端子ｇｍにゲート信号Ｖｓｇｍが印加される。

図１０では、試験回路モジュール３０１ａのトランジスタ１１７ｍ、試験回路モジュール３０１ｂトランジスタ１１７ｍ、試験回路モジュール３０１ｃトランジスタ１１７ｍのゲート端子ｇｍにゲート信号Ｖｓｇｍがｔｃｙｃｌｅ周期、ｔｏｎ時間で印加される。ｔｏｎの前後には、Ｓｓａ（スイッチ回路１２４ａ）がオンさせて、トランジスタ１１７のＰ電極端子とＮ電極端子間を短絡して電荷を放電させる。
また、図１８（ｄ）のタイミングで、ダイオードＤｍに定電流Ｉｃｍが印加され、温度情報Ｔｊが取得さえる。
以上の事項および試験方法等は、図１８、図１９、図２０等を用いて説明しているため説明を省略する。

図３２に図示する半導体素子部品１１７についても、図１６にように試験回路モジュール３０１に構成され、Ａ部、Ｂ部、Ｃ部で図１０のように半導体素子試験装置が構成される。試験方法も図２１と同様であるので説明を省略する。
本発明の実施例において、トランジスタ１１７は、ＩＧＢＴを例示して説明したが、これに限定するものではない。

たとえば、ＮチャンネルのＪＦＥＴ（図３３（ａ））、ＰチャンネルのＪＦＥＴ（図３３（ｂ））、ＮチャンネルのＭＯＳＦＥＴ（図３３（ｃ））、ＰチャンネルのＭＯＳＦＥＴ（図３３（ｄ））、ＮチャンネルのバイポーラＦＥＴ（図３３（ｅ））、ＰチャンネルのバイポーラＦＥＴ（図３３（ｆ））であってもよいことは言うまでもない。

また、３端子のデバイスに限定されるものではなく、図３３（ｇ）に図示するダイオード等の２端子素子であってもよい。２端子素子では、ゲート信号Ｖｓｇは必要がない。電源回路１２１で定電流Ｉｄを流して試験することにより、本発明の半導体素子試験装置、半導体素子の試験方法を適用できることは言うまでもない。

また、トランジスタ、ダイオードに限定されるものではなく、図３３（ｈ）に図示するサイリスタ、図３３（ｉ）に図示するトライアック等の半導体素子、バリスタ、ダイアック、あるいは、トランジスタ、ダイオード抵抗等が混載あるいは集積されたモジュールも、本発明の半導体素子試験装置、半導体素子の試験方法を適用できることは言うまでもない。

図１７は、トランジスタ１１７ｍとトランジスタ１１７ｓからなる半導体素子部品１１７が２段に接続されたものを試験する実施例である。半導体素子部品１１７ａと半導体素子部品１１７ｂが直列に接続されている。

図１７に図示するように、図１７の構成は、ｂブロックとａブロックからなる。ｂブロックおよびａブロックに関しては、本明細書および図１、図２、図２３、図２４等で説明している事項と同様あるいは類似であるので説明を省略する。

図１７の実施例において、スイッチ回路１２４ｅをオンさせることにより、ｂブロックの半導体素子部品１１７ｂの試験を実施できる。スイッチ回路１２４ｆをオンさせることにより、ａブロックの半導体素子部品１１７ｂの試験を実施できる。

電源配線は、図４、図５、図６、図７等で説明したため省略するが、一例として、半導体素子部品１１７ａのトランジスタ１１７ｍのエミッタ端子ｅｍはＶｍｍ２（Ｖｍｍ２ａ）電圧とＶｍｍ１（Ｖｍｍ１ａ）電圧に接続している。半導体素子部品１１７ａのトランジスタ１１７ｓのエミッタ端子ｅｓはＶｍｓ２（Ｖｍｓ２ａ）電圧とＶｍｓ１（Ｖｍｓ１ａ）電圧に接続している。

また、半導体素子部品１１７ｂのトランジスタ１１７ｍのエミッタ端子ｅｍはＶｍｍ２（Ｖｍｍ２ｂ）電圧とＶｍｍ１（Ｖｍｍ１ｂ）電圧に接続している。半導体素子部品１１７ｂのトランジスタ１１７ｓのエミッタ端子ｅｓはＶｍｓ２（Ｖｍｓ２ｂ）電圧とＶｍｓ１（Ｖｍｓ１ｂ）電圧に接続している。

Ｖｍｍ１ａ、Ｖｍｍ２ａ、Ｖｍｓ１ａ、Ｖｍｓ２ａ、Ｖｍｍ１ｂ、Ｖｍｍ２ｂ、Ｖｍｓ１ｂ、Ｖｍｓ２は絶縁型ＤＣＤＣコンバータ回路で発生する。したがって、Ｖｍｍ１ａ、Ｖｍｍ２ａ、Ｖｍｓ１ａ、Ｖｍｓ２ａ、Ｖｍｍ１ｂ、Ｖｍｍ２ｂ、Ｖｍｓ１ｂ、Ｖｍｓ２は互いに絶縁状態でありフローティング状態である。

図３１、図３２に図示するように、半導体素子部品１１７はトランジスタ１１７ｓとトランジスタ１１７ｍが直列に接続されたものを例示した。しかし、本発明の半導体素子部品１１７の試験装置および試験装置はこれに限定されるものではない。

たとえば、図３１または図３２において、トランジスタ１１７ｓまたはトランジスタ１１７ｍの一方のみを有する半導体素子部品１１７についても本発明の技術的範疇である。たとえば、図３１において、トランジスタ１１７ｍとダイオードＤｍのみを有する構成で、トランジスタ１１７ｍのゲートドライバ回路１１３の電源回路と、ダイオードＤｍに定電流を印加する定電流回路の電源回路とを電気的に絶縁、あるいはフローティングにする構成が例示される。

以上、本明細書において、実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
本明細書および図面に記載した事項あるいは内容は、相互に組み合わせることができることは言うまでもない。

本発明は、第１のトランジスタ１１７ｍをオンオフさせる信号を発生する第１のゲートドライバ回路の第１の電源電圧と、第２のトランジスタ１１７ｓをオンオフさせる信号を発生する第２のゲートドライバ回路の第２の電源電圧は、各他の電源電圧に対して絶縁化（フローティング）となるように構成されている。トランジスタ１１７ｍ、トランジスタ１１７ｓのゲート端子の信号電位は、過大な電圧となることはなく、既定の信号あるいは端子電位となる。

また、トランジスタ等の半導体素子の試験内容、半導体素子の同時試験数に応じて、容易に接続変更でき、試験時に発生するノイズ対策を良好に実現できる半導体素子試験装置および半導体試験方法を提供できる。

１１１ コントローラ回路基板（コントローラ）
１１２ ゲート信号制御回路
１１３ ゲートドライバ回路
１１５ 温度測定回路（図示せず）
１１６ オペアンプ回路（バッファアンプ）
１１７ パワートランジスタ
１２１ 電源回路
１２２ スイッチ回路
１２３ スイッチ回路
１２４ スイッチ回路
１２５ 可変抵抗回路
１２６ 可変抵抗回路
１２７ 切り替えスイッチ回路
１２８ 電流検出回路
１２９ 電圧検出回路
１３０ 定電流設定回路
１３１ 制御ラック
１３２ 電源装置
１３３ 制御回路
１３４ 加熱冷却プレート
１３５ 循環水パイプ
１３６ チラー
１３７ 短絡回路
１３８ 絶縁型ＤＣＤＣコンバータ回路
２０１ スイッチ回路基板
２０２ コネクタ
２０３ サンプル接続回路
２０４ 導体板
２０５ フォークプラグ
２０６ 接続ピン
２０７ マザー基板
２０８ コネクタ
２０９ デバイス制御回路基板
２１０ 筐体
２１１ 接続配線
２１２ 電源配線
２１３ コネクタ
２１４ 隔壁
２１５ 隔壁
２１６ 開口部
２１７ 隔壁
２１９ 接続ボルト
２２０ 接触部
２２１ 固定ネジ
２２２ 信号配線
２２５ 接点部
２２６ 素子端子
２３５ 信号配線
３０１ 試験回路モジュール
３０２ 電圧選択回路
３１１ 選択スイッチ
３１２ 選択スイッチ
３１３ 選択スイッチ
３１４ 熱電対
３１５ コネクタ

スイッチ回路１２４ｃはスイッチ回路基板２０１ｃに配置されている。スイッチ回路基板２０１ｃには、導体板２０４ｅおよび導体板２０４ｆ取り付けられている。フォークプラグ２０５ａは導体板２０４ｅと電気的に接続されている。

スイッチ回路１２４ｂは、トランジスタ１１７のＶｓｇ信号がＶｇになってから、ｔｍ２時間遅れてオンする。ｔｍ２時間はコントローラ回路基板１１１（コントローラ１１１）により変更設定できるように構成されている。

スイッチ回路１２４ｂがオンする前のｔｂ２時間前にスイッチ回路１２４ａがオンする。スイッチ回路１２４ｂがオンしてからｔｂ１時間後までスイッチ回路１２４aのオン状態は維持される。ｔｂ２時間、ｔｂ１時間は独立して変更設定できるように構成されている。
特に、ｔｂ１の設定は重要である。ｔｂ１の時間は、トランジスタ１１７のＶｃｅ電圧の波形を観察して、適正に設定あるいは変更する。

スイッチ回路１２４ｂは、トランジスタ１１７のＶｓｇ信号がＶｔになるｔｍ１時間前にオフする。ｔｍ１時間はコントローラ回路基板１１１（コントローラ１１１）により変更設定できるように構成されている。

スイッチ回路１２４ｂがオフする前のｔａ２時間前にスイッチ回路１２４ａがオンする。スイッチ回路１２４ｂがオフしてからｔａ１時間後までスイッチ回路１２４ａのオン状態は維持される。ｔａ２時間、ｔａ１時間は独立して変更設定できるように構成されている。
特に、ｔａ１の設定は重要である。ｔａ１の時間は、トランジスタ１１７のＶｃｅ電圧の波形を観察あるいは測定して、適正に設定あるいは変更する。

上記の電圧の関係が所定値になった時刻（ｔｂ２経過後）で、スイッチ回路１２４ｂをオンさせて、電源回路１２１からの電流Ｉｄを印加する。しかし、このときは、スイッチ回路１２４ａがオンしているため、電源回路１２１からの電流Ｉｄは、スイッチ回路１２４ａを介して電流Ｉｍとしてグランド（接地ライン）に流れる。したがって、トランジスタ１１７には定電流Ｉｄは流れない。
スイッチ回路１２４ｂがオンしてから、ｔｂ１時間経過後、スイッチ回路１２４ａがオフし、試験電流Ｉｄがトランジスタ１１７に供給される。

トランジスタ１１７への試験電流Ｉｄの停止時は、スイッチ回路１２４ｂのオフさせるｔａ２前にスイッチ回路１２４ａをオンさせる。スイッチ回路Ｓｓａを介して、電源回路１２１が出力する定電流Ｉｄは電流ＩｍあるいはＩｍ’としてグランドに流れ、トランジスタ１１７には供給されない。

上記の電圧の関係が所定値になった時刻（ｔａ２経過後）で、スイッチ回路１２４ｂをオフさせる。スイッチ回路１２４ｂがオフしてから、ｔａ１時間経過後、スイッチ回路１２４ａがオフされる。

図１８（ｅ）Ｓｓａはスイッチ回路１２４ａのオンオフ信号、図１８（ｆ）Ｓｓｂはスイッチ回路１２４ｂのオンオフ信号である。なお、スイッチ回路１２４ａを削除し、スイッチ回路１２４ｃおよびスイッチ回路１２４ｄを同時にオンさせてもよい。
Ｖｏｎはスイッチ回路１２４をオンさせる電圧であり、０（Ｖ）はスイッチ回路１２４をオフ（オープン）させる電圧としている。

Claims (12)

1. 第１のトランジスタと第２のトランジスタを有する半導体素子の試験装置であって、
   前記第１のトランジスタは、第１のゲート端子と第１の端子と第２の端子を有し、
   前記第２のトランジスタは、第２のゲート端子と第３の端子と第４の端子を有し、
   前記第１のトランジスタの第２の端子と、前記第２のトランジスタの第３の端子が接続され、
   前記第１のトランジスタと前記第２のトランジスタのうち、少なくとも一方のトランジスタ近傍に形成または配置されたダイオードを有し、
   前記第１のトランジスタの第１のゲート端子に印加するゲート信号発生回路の第１の電圧発生回路と、
   前記第２のトランジスタの第２のゲート端子に印加するゲート信号発生回路の第２の電圧発生回路と、
   前記ダイオードに印加する定電流を発生する定電流発生回路の第３の電圧発生回路を具備し、
   前記第１の電圧発生回路と前記第２の電圧発生回路は、電気的に絶縁されており、
   前記第３の電圧発生回路は、少なくとも前記第１の電圧発生回路または前記第２の電圧発生回路と電気的に絶縁されていることを特徴とする電気素子試験装置。
2. 第１のトランジスタと第２のトランジスタを有する電気素子の試験装置であって、
   前記第１のトランジスタは、第１のゲート端子と第１の端子と第２の端子を有し、
   前記第２のトランジスタは、第２のゲート端子と第３の端子と第４の端子を有し、
   前記第１のトランジスタの第２の端子と、前記第２のトランジスタの第３の端子が接続され、
   前記第１のトランジスタの第１のゲート端子に印加するゲート信号発生回路の第１の電圧発生回路と、
   前記第２のトランジスタの第２のゲート端子に印加するゲート信号発生回路の第２の電圧発生回路と、
   前記第１のトランジスタの第１の端子と第２の端子間の電圧と、前記第２のトランジスタの第３の端子と第４の端子間の電圧のうち、少なくとも一方の電圧を測定あるいは検出する電圧検出回路の第３の電圧発生回路を具備し、
   前記第１の電圧発生回路と前記第２の電圧発生回路は、電気的に絶縁されており、
   前記第３の電圧発生回路は、少なくとも前記第１の電圧発生回路または前記第２の電圧発生回路と電気的に絶縁されていることを特徴とする電気素子試験装置。
3. 前記第１のゲート端子と前記第２のゲート端子のうち、少なくとも一方の端子に流れる電流を測定または検出する電流検出回路を更に具備することを特徴とする請求項１または請求項２記載の電気素子試験装置。
4. 前記ゲート信号発生回路は、前記トランジスタをオンさせる第１の信号と、前記トランジスタをオフさせる第２の信号および第２の信号を発生することを特徴とする請求項１または請求項２記載の電気素子試験装置。
5. 前記第１のトランジスタの第１の端子と第２の端子間を短絡する第１のスイッチ回路と、
   前記第２のトランジスタの第３の端子と第４の端子間を短絡する第２のスイッチ回路を更に具備することを特徴とする請求項１または請求項２記載の電気素子試験装置。
6. 前記第１のトランジスタの第１の端子に、第１の接続金具が電気的に接続され、
   前記第２のトランジスタの第４の端子に、第２の接続金具が電気的に接続されていることを特徴とする請求項１または請求項２記載の電気素子試験装置。
7. 前記スイッチ回路のアドレスを規定する選択スイッチを更に具備することを特徴とする請求項１または請求項２記載の電気素子試験装置。
8. トランジスタの温度を測定する熱電対を更に具備することを特徴とする請求項１または請求項２記載の電気素子試験装置。
9. 第１のトランジスタが第１のゲート端子と第１の端子と第２の端子を有し、
   第２のトランジスタが第２のゲート端子と第３の端子と第４の端子を有し、
   前記第１のトランジスタと前記第２のトランジスタのうち、少なくとも一方のトランジスタ近傍に形成または配置されたダイオードを有し、
   前記第１のトランジスタの第２の端子と、前記第２のトランジスタの第３の端子が接続された電気素子の試験方法であって、
   前記第２のトランジスタの第４の端子と前記第２のゲート端子間に、前記第２のトランジスタをオンまたはオフさせる第２のゲート信号を印加できるように構成され、
   前記第１のトランジスタの第２の端子と前記第１のゲート端子間に、前記第１のトランジスタをオンまたはオフさせる第１のゲート信号を印加できるように構成され、前記第１のゲート信号は前記第２のトランジスタの第３の端子の電位を基準とし、
   前記ダイオードの端子間電圧を測定または検出することを特徴とする電気素子の試験方法。
10. 第１のトランジスタが第１のゲート端子と第１の端子と第２の端子を有し、
    第２のトランジスタが第２のゲート端子と第３の端子と第４の端子を有し、
    前記第１のトランジスタの第２の端子と、前記第２のトランジスタの第３の端子が接続された電気素子の試験方法であって、
    前記第２のトランジスタの第４の端子と前記第２のゲート端子間に、前記第２のトランジスタをオンまたはオフさせる第２のゲート信号を印加できるように構成され、
    前記第１のトランジスタの第２の端子と前記第１のゲート端子間に、前記第１のトランジスタをオンまたはオフさせる第１のゲート信号を印加できるように構成され、前記第１のゲート信号は前記第２のトランジスタの第３の端子の電位を基準とし、
    前記第１のトランジスタの第１の端子と第２の端子間の電圧と、前記第２のトランジスタの第３の端子と第４の端子間の電圧のうち、少なくとも一方の電圧を測定あるいは検出することを特徴とする電気素子の試験方法。
11. 第１のスイッチ回路と、第２のスイッチ回路を有し、
    前記第１のトランジスタの第１の端子が、前記第１のスイッチ回路に接続され、
    前記第２のトランジスタの第２の端子が、第２にスイッチ回路と接続されていることを特徴とする請求項９または請求項１０記載の電気素子の試験方法。
12. 前記第１のトランジスタの第１の端子に、第１の接続金具が電気的に接続され、
    前記第２のトランジスタの第４の端子に、第２の接続金具が電気的に接続されていることを特徴とする請求項９または請求項１０記載の電気素子の試験方法。

Images