CN111868537B - 半导体装置以及半导体装置的识别方法 - Google Patents

半导体装置以及半导体装置的识别方法 Download PDF

Info

Publication number
CN111868537B
CN111868537B CN201980018914.1A CN201980018914A CN111868537B CN 111868537 B CN111868537 B CN 111868537B CN 201980018914 A CN201980018914 A CN 201980018914A CN 111868537 B CN111868537 B CN 111868537B
Authority
CN
China
Prior art keywords
semiconductor device
external terminal
resistor
switching element
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980018914.1A
Other languages
English (en)
Other versions
CN111868537A (zh
Inventor
松本直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN202311783962.4A priority Critical patent/CN117761509A/zh
Publication of CN111868537A publication Critical patent/CN111868537A/zh
Application granted granted Critical
Publication of CN111868537B publication Critical patent/CN111868537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

半导体装置(1a)具有：第1外部端子(31)，其被施加第1电压；第2外部端子(32)，其被施加第2电压；第3外部端子(33)；第1配线(17)，其与第1外部端子(31)连接；第2配线(18)，其与第2外部端子(32)连接；内部阻塞电路(11)，其与第1配线(17)连接；第1电阻(12)以及晶体管(14)，其在第1配线(17)与第2配线(18)之间串联连接；以及第2电阻(13)，其连接在第1配线(17)与第2配线(18)之间。晶体管(14)响应从第3外部端子(33)供给的测试信号而接通断开。通过这样的结构，即使在无法从预定的电阻值进行变更的情况下也能够基于电阻值进行产品识别。

Description

半导体装置以及半导体装置的识别方法
技术领域
本公开涉及半导体装置以及半导体装置的识别方法。
背景技术
半导体装置通过在其树脂表面设置标记可识别该产品。具有通过相同的封装来形成结构或电气特性不同的品种的半导体装置。并且，在将半导体装置实装到基板时无法观察标记，有时难以进行半导体装置的产品识别。作为此时的产品识别的方法，例如存在如下方法：将根据产品的品种而调整了电阻值的电阻元件设置在半导体装置内，通过外部端子来测定该电阻元件的电阻值(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2015-68810号公报
发明内容
发明要解决的课题
但是，当设置在半导体装置内的电阻元件在半导体装置的规格(电气特性)方面，无法从预定的电阻值进行变更时，难以为了进行产品识别而设定电阻元件的电阻值。
本公开的目的在于提供一种半导体装置以及半导体装置的识别方法，即使在无法从预定的电阻值进行变更的情况下也能够基于电阻值进行产品的识别。
用于解决课题的手段
本公开的第1侧面提供的半导体装置具有：第1外部端子，其被施加第1电压；第2外部端子，其被施加第2电压；第3外部端子；第1配线，其与所述第1外部端子连接；第2配线，其与所述第2外部端子连接；第1内部阻塞电路，其与所述第1配线连接；第1电阻和第1开关元件，其在所述第1配线与所述第2配线之间串联连接；以及第2电阻，其连接在所述第1配线与所述第2配线之间，所述第1开关元件根据对所述第3外部端子施加的测试信号接通或者断开。
本公开的第2侧面提供的半导体装置具有：第1外部端子，其被施加第1电压；第2外部端子，其被施加第2电压；第3外部端子；第1配线，其与所述第1外部端子连接；第2配线，其与所述第2外部端子连接；第1内部阻塞电路，其与所述第1配线连接；第1电阻和第1开关元件，其在所述第1配线与所述第2配线之间串联连接；以及第2电阻，其连接在所述第1配线与所述第2配线之间。
本公开的第3侧面提供的半导体装置的识别方法进行所述半导体装置的产品识别，其具有：第1步骤，断开所述第1开关元件；第2步骤，根据所述第1外部端子与所述第2外部端子之间的电压来检测所述第2电阻的电阻值。
附图说明
图1是第1实施方式的半导体装置的电路图。
图2表示图1的半导体装置的一部分的布局。
图3是第2实施方式的半导体装置的电路图。
图4是第3实施方式的半导体装置的电路图。
图5是图4的第2内部阻塞电路的一例的电路图。
图6是第4实施方式的半导体装置的电路图。
图7是第5实施方式的半导体装置的电路图。
图8是具有半导体装置的功率模块的平面图。
图9是具有半导体装置的功率模块的主要部分的平面图。
图10是具有半导体装置的功率模块的底面图。
图11是半导体装置的上侧开关驱动部的平面图。
图12是半导体装置的下侧开关驱动部的平面图。
图13是图8的功率模块的示意电路图。
图14是表示图8的功率模块的电路结构的一部分的电路图。
图15是第1测试电路(测试电路)的一例的电路图。
图16是第2测试电路的一例的电路图。
图17是变形例的测试电路的一例的电路图。
图18是变形例的测试电路的一例的电路图。
图19是变形例的半导体装置的电路图。
具体实施方式
以下，参照附图对半导体装置的实施方式进行说明。以下所示的实施方式例示用于使技术思想具体化的结构或方法，并非将各构成部品的材质、形状、构造、配置、尺寸等限定于下述的材质、形状、构造、配置、尺寸等。以下的实施方式可施加各种变更。
本说明书中，所谓“部件A与部件B连接的状态”包含部件A与部件B物理性地直接连接的情况以及部件A与部件B经由不对电连接状态造成影响的其他部件而间接连接的情况。
同样地，所谓“部件C设置在部件A与部件B之间的状态”包含部件A与部件C或者部件B与部件C直接连接的情况、部件A与部件C或者部件B与部件C经由不对电连接状态造成影响的其他部件而间接连接的情况。
(第1实施方式)
参照图1和图2，对第1实施方式的半导体装置1a进行说明。图1示出了表示半导体装置1a的主要部分的电路图以及电阻值测定器100的示意性结构。电阻值测定器100的一例是手持测试仪。
关于半导体装置1a，通过对晶体管、电阻等多个电气元件例如进行树脂封装而构成为模块。在一例中，如图1所示，半导体装置1a具有：作为第1内部阻塞电路的一例的内部阻塞电路11、第1电阻12、第2电阻13、作为第1开关元件的一例的晶体管14、第1二极管15、第2二极管16、第1配线17、第2配线18、第3配线19、以及作为第1测试电路的一例的测试电路20。
此外，作为从封装树脂突出的多个端子，半导体装置1a具有：第1外部端子31、第2外部端子32、作为外部检测端子的一例的第3外部端子33、以及第4外部端子34。第1外部端子31是输入对半导体装置1a的内部阻塞电路11进行控制的控制信号的输入端子。第2外部端子32是GND端子。第3外部端子33是在检测出半导体装置1a的异常时向外部输出异常信号的端子。此外，在对半导体装置1a进行产品识别或进行电气特性的检查时对本实施方式的第3外部端子33施加测试信号。第4外部端子34是施加电源电压VCC的端子。在第1外部端子31连接第1配线17，在第2外部端子32连接第2配线18，在第4外部端子34连接第3配线19。将用于输入控制信号的第1电压经由第1外部端子31施加到第1配线17。第1电压的一例是作为控制电压是3.3V～5.0V。将作为接地电位的第2电压经由第2外部端子32施加到第2配线18。
内部阻塞电路11例如包含功率用晶体管11X和用于对功率用晶体管11X进行驱动的栅极驱动电路11Y、施密特触发器11Z。栅极驱动电路11Y设置在功率用晶体管11X与施密特触发器11Z之间。功率用晶体管11X的一例是IGBT(Insulated Gate Bipolar Transistor绝缘栅双极晶体管)。作为功率用晶体管11X的控制端子的栅极端子11g与第1配线17连接。另外，作为功率用晶体管11X也可以是MOSFET等其他的晶体管。将2kHz以上频率的脉冲信号即栅极控制信号经由第1外部端子31和栅极驱动电路11Y输入到功率用晶体管11X的控制端子。在一例中，优选栅极控制信号是5kHz以上且20kHz以下的频率。
第1电阻12和作为开关元件的晶体管14在第1配线17与第2配线18之间串联连接。晶体管14例如是NMOSFET。晶体管14的源极与第2配线18连接，作为晶体管14的控制端子的一例的栅极经由测试电路20与第3外部端子33连接。
第2电阻13连接在第1配线17和第2配线18之间。通过晶体管14的接通，在第1配线17与第2配线18之间连接第1电阻12和第2电阻13。也就是说，第1电阻12与第2电阻13相互并联连接。该相互并联连接的第1电阻12和第2电阻13的合成电阻的电阻值是由半导体装置1a的规格决定的规定值。
该规定值的一例是5kΩ。
通过晶体管14断开，在第1配线17和第2配线18之间只连接第2电阻13。该第2电阻13的电阻值用于进行半导体装置1a的产品识别，其根据半导体装置1a的规格(电气特性)来设定。并且，设定第1电阻12的电阻值，使得第1电阻12与第2电阻13的合成电阻的电阻值成为规定值。
详细来说，首先，根据半导体装置1a的规格来设定第2电阻13的电阻值。然后，将第1电阻12的电阻值设定成与第2电阻13的电阻值的合成电阻的电阻值为规定值。例如，第1电阻12和第2电阻13的电阻值分别是5.03kΩ、800kΩ。此外，其他示例中，第1电阻12和第2电阻13的电阻值分别是5.26kΩ、100kΩ。
在一例中，第1电阻12和第2电阻13分别使用了多晶硅电阻。第2电阻13的电阻值比第1电阻12的电阻值大。多晶硅电阻的电阻值对应于离子的注入量而变化，例如，第2电阻13的离子的注入量比第1电阻12的离子的注入量少。
第1二极管15和第2二极管16是内部阻塞电路11的静电保护用的二极管。第1二极管15的阴极与第3配线19连接，第1二极管15的阳极与第1配线17连接。第2二极管16的阴极与第1配线17连接，第2二极管16的阳极与第2配线18连接。
测试电路20分别与第3配线19、第3外部端子33、以及晶体管14的控制端子(栅极)连接。测试电路20对应于第3外部端子33的状态来控制晶体管14的接通断开。例如，在供给电源电压VCC，且没有对第3外部端子33施加测试信号(开路状态)时，测试电路20接通晶体管14。另一方面，在供给电源电压VCC，对第3外部端子33施加预定电平的测试信号时，测试电路20向晶体管14的栅极供给栅极信号电压，断开晶体管14。
接下来，对于作为IC构成了图1的电路时的第1电阻12、第2电阻13、第1二极管15、第2二极管16以及第1外部端子31的布局进行说明。图2表示第1电阻12、第2电阻13、第1二极管15、第2二极管16以及第1外部端子31的布局的一例。
相比于第1外部端子31在半导体装置1a的模块的端部设置有第2配线18和第3配线19。第2配线18设置在相比于第3配线19的半导体装置1a的模块的内侧。第2配线18与第3配线19相互平行地延伸。
第1二极管15、第2二极管16以及第1电阻12设置在相比于第1外部端子31的半导体装置1a的模块的端部。第1二极管15、第2二极管16以及第1电阻12与第1配线17连接，该第1配线17与第1外部端子31连接。在第1配线17中，从距离第1外部端子31近的一侧开始按照第1二极管15、第2二极管16、第1电阻12的顺序进行连接。
第2电阻13与未图示的第1配线17连接。第2电阻13在第1配线17中连接在相比于第1电阻12离开第1外部端子31的部位。根据图3可知，第2电阻13的面积小于第1电阻12的面积。
接下来，参照图1对半导体装置1a的动作进行说明。作为半导体装置1a的动作，具有进行通常动作的通常模式以及通过电阻值测定器100进行半导体装置1a的产品识别的测试模式。
在通常模式的情况下，经由第4外部端子34对第3配线19施加电源电压VCC，根据输入到第1外部端子31的逻辑，经由驱动电压端子施加使功率用晶体管11X接通或断开的驱动电压。在通常模式下，由于没有对第3外部端子33施加测试信号，因此测试电路20使晶体管14接通。由此，第1电阻12与第2电阻13并联连接，该并联连接的第1电阻12和第2电阻13的合成电阻将第1外部端子31下拉至第2配线18的电平。对该第1外部端子31进行下拉的合成电阻的电阻值是半导体装置1a的规格的规定值。
在测试模式的情况下，经由第4外部端子34对第3配线19施加电源电压VCC，电阻值测定器100的第1探头101与第1外部端子31连接，第2探头102与第2外部端子32连接。通过从第3外部端子33输入测试信号，测试电路20断开晶体管14。并且，电阻值测定器100对第1外部端子31与第2外部端子32之间的第2电阻13的电阻值进行测定。可根据测定出的该第2电阻13的电阻值，进行半导体装置1a的产品识别。详细来说，例如对于相同封装(模块)的、电气元件的结构或电气特性值不同的所谓规格不同的每个半导体装置，预先设定了不同的第2电阻13的电阻值。因此，通过取得第2电阻13的电阻值，可掌握半导体装置1a的规格。因此，在测试模式中，通过测试电路20使第1电阻12无效化从而成为只能够测定第2电阻13的电阻值的状态，通过电阻值测定器100取得第2电阻13的电阻值。根据该第2电阻13的电阻值，可进行半导体装置1a的产品识别。这样，在进行半导体装置1a的产品识别的测试模式下，作为半导体装置1a的识别方法，具有断开晶体管14的第1步骤、对第1外部端子31与第2外部端子32之间的第2电阻13的电阻值进行测定的第2步骤。
在没有对第3配线19施加电源电压VCC时，测试电路20不进行动作。由此，不对晶体管14的栅极施加栅极信号电压，因此，晶体管14成为断开状态。此时，与上述的测试模式同样地，将第1探头101与第1外部端子31连接，将第2探头102与第2外部端子32连接，由此，通过电阻值测定器100能够仅测定连接在第1外部端子31与第2外部端子32之间的第2电阻13的电阻值。根据测定出的该第2电阻13的电阻值来进行半导体装置1a的产品识别。这样，即使不供给电源电压VCC，也可仅使用电阻值测定器100来进行半导体装置1a的产品识别。
根据本实施方式，可获得以下的效果。
(1-1)在通常模式时接通晶体管14从而使第1电阻12有効化，因此，第1电阻12与第2电阻13的合成电阻的电阻值成为由半导体装置1a的规格(电气特性)决定的预定的电阻值(5kΩ)。在没有施加电源电压VCC时，晶体管14是断开状态，因此，在第1配线17与第2配线18之间只连接第1电阻12和第2电阻13中的第2电阻13。由此，能够通过电阻值测定器100根据第1外部端子31与第2外部端子32的电压来测定第2电阻13的电阻值。此外，在测试模式时，通过断开晶体管14，能够通过电阻值测定器100根据第1外部端子31与第2外部端子32的电压来测定第2电阻13的电阻值。因此，通过按半导体装置1a的每个规格(电气特性)来变更第2电阻13的电阻值，可根据第2电阻13的电阻值来识别半导体装置1a。因此，可通过既定值来使用将第1外部端子31下拉的电阻，进行半导体装置1a的产品识别。这样，即使在无法从预定的电阻值进行变更的情况下，也能够基于电阻值进行半导体装置1a的产品识别。
(1-2)第2电阻13的电阻值比第1电阻12的电阻值小。因此，第2电阻13的面积比第1电阻12的面积小，因此，可抑制半导体装置1a的大型化。
(1-3)将第1外部端子31与第1电阻12连接的第1配线17的长度短于将第1外部端子31与第2电阻13连接的第1配线17的长度。根据该结构，因为将具有抑制来自半导体装置1a外部的浪涌电压的效果的第1电阻12配置在第1外部端子31附近，因此，能够降低将第1电阻12与第1外部端子31连接的第1配线17的电阻、电感对第1电阻12造成的影响。
(第2实施方式)
参照图3对第2实施方式的半导体装置1b进行说明。另外，在本实施方式的说明中，有时对于与上述第1实施方式相同的部件标注相同的符号，并省略其部分或全部的说明。
本实施方式的半导体装置1b与第1实施方式的半导体装置1a相比，不同点在于，设置了多个第1外部端子31、第2外部端子32、内部阻塞电路11、第1电阻12、第2电阻13、第1配线17以及第2配线18。另外，在图3中，为了便于说明，省略了第1二极管15和第2二极管16的图示。
如图3所示，半导体装置1b具有N个的内部阻塞电路11、第1电阻12、第2电阻13、第1配线17、第1外部端子31。在图3中，关于各个部件，对共通的符号(例如，内部阻塞电路的“11”)附加连字符和单独的符号(1～N)从而能够识别各部件。
半导体装置1b具有：共通的第2配线18、第2外部端子32、第3外部端子33、第4外部端子34、共通的测试电路20。测试电路20与晶体管14-1、……14-N的各个控制端子连接。测试电路20对晶体管14-1、……14-N的各个控制端子输出控制信号。第3外部端子33经由配线27A与测试电路20连接。第4外部端子34与第3配线19连接。测试电路20与第3配线19连接。
在半导体装置1b中，N个第2电阻13-1、……13-N的电阻值中的至少一个电阻值根据产品的品种而不同。另一方面，第1电阻12-1与第2电阻13-1的合成电阻的电阻值、……第1电阻12-N与第2电阻13-N的合成电阻的电阻值彼此相等，与第1实施方式同样地是由半导体装置1b的规格决定的预定值。在一例中，所述合成电阻的电阻值是5kΩ。根据第2电阻13-1、…13-N的电阻值以及规定值来分别设定第1电阻12-1、…12-N的电阻值。
接下来，对半导体装置1b的动作进行说明。在通常模式的情况下，经由第4外部端子34对第3配线19施加电源电压VCC，对应于输入到第1外部端子31-1、……31-N中的各个第1外部端子的逻辑，经由驱动电压端子施加接通或者断开功率用晶体管11X-1、……11X-N的驱动电压。在通常模式下，由于没有对第3外部端子33施加测试信号，因此测试电路20分别将晶体管14-1、……14-N接通。由此，第1电阻12-1、……12-N分别与第2电阻13-1、……13-N并联连接，该并联连接的第1电阻12-1、……12-N与第2电阻13-1、……13-N的合成电阻将第1外部端子31-1、……31-N分别下拉至第2配线18的电平。分别将第1外部端子31-1、……31-N下拉的合成电阻的电阻值是半导体装置1a的规格的规定值。
在测试模式时或者没有对第3配线19施加电源电压VCC时，晶体管14-1、……14-N分别为断开状态。由此，在第1配线17与第2配线18之间只连接第1电阻12-1、……12-N和第2电阻13-1、……13-N中的第2电阻13-1、……13-N。接下来，电阻值测定器100将第1探头101与第1外部端子31-1连接，将第2探头102与第2外部端子32连接，测定第2电阻13-1的电阻值。电阻值测定器100在将第2探头102与第2外部端子32连接的状态下，将第1探头101与第1外部端子31-2……31-N依次连接，同样地按顺序测定第2电阻13-2、……第2电阻13-N。
半导体装置1b根据第2电阻13-1、……13-N的电阻值的组合，来进行半导体装置1b的产品识别。即，取得电阻值测定器100测定出的第2电阻13-1、……13-N的电阻值，将其与预先设定的第2电阻13-1、……13-N的电阻值的组合与半导体装置1b的规格之间的对应信息进行对照，由此能够进行半导体装置1b的产品识别。
根据本实施方式，除了获得与第1实施方式的效果同样的效果之外，还可获得以下的效果。
(2-1)根据多个第2电阻13的电阻值的组合能够进行半导体装置1b的产品识别，因此，用于进行半导体装置1b的产品识别的多个第2电阻13的电阻值的组合的种类变多。因此，能够进行相同封装的更多种规格的半导体装置1b的产品识别。
(第3实施方式)
参照图4和图5对第3实施方式的半导体装置1c进行说明。另外，在本实施方式的说明中，有时对与所述第1实施方式相同的部件标注相同的符号，并省略其部分或全部的说明。
本实施方式的半导体装置1c具有第1内部阻塞电路11A和第2内部阻塞电路11B。第1内部阻塞电路11A是与所述第1实施方式的内部阻塞电路11相同的结构。
第2内部阻塞电路11B与第1内部阻塞电路11A不同，具有控制系统的电路结构。第2内部阻塞电路11B例如通过电源电压VCC进行动作。
如图4所示，半导体装置1c具有作为开关部的一例的模拟开关41。模拟开关41的第1端子与第2内部阻塞电路11B连接，模拟开关41的第2端子与连接了第1电阻12和晶体管14的漏极的节点N1连接。模拟开关41例如包含相互并联连接的PMOSFET和NMOSFET，构成为与晶体管14互补性地接通断开。另外，也可以将模拟开关41够成为只包含PMOSFET与NMOSFET中的任意一方。
第2内部阻塞电路11B的一例是图5所示那样的温度测定电路40。温度测定电路40例如是对功率用晶体管11X的驱动用IC的温度进行测定的电路，其具有模拟温度传感器(以下称为“温度传感器42”)、信号传递电路43以及恒流源44。
温度传感器42是串联连接了多个二极管的结构。二极管的阳极与恒流源44连接，二极管的阴极接地。恒流源44与第3配线19(参照图5)连接。
信号传递电路43具有电压跟随电路45和反转放大电路46。电压跟随电路45的第1输入端子与连接恒流源44和温度传感器42的节点N2连接。电压跟随电路45的第2输入端子与电压跟随电路45的输出端子连接。
反转放大电路46包含电阻47、48以及运算放大器46a。运算放大器46a的反转输入端子经由电阻47与电压跟随电路45的输出端子连接，电阻48连接在运算放大器46a的反转输入端子与输出端子之间。对运算放大器46a的非反转输入端子施加基准电压。
模拟开关41的第1端子与检测端子49连接，该检测端子49与电压跟随电路45和反转放大电路46之间的节点N3连接。由此，对模拟开关41输出温度传感器42的输出电压。
接下来对半导体装置1c的动作进行说明。作为半导体装置1c的动作，具有进行通常动作的通常模式、通过电阻值测定器100进行半导体装置1c的产品识别的第1测试模式、以及通过电压测定器(省略图示)来测定第2内部阻塞电路11B的内部电压的第2测试模式。
通常模式下的半导体装置1c的动作与第1实施方式的通常模式下的半导体装置1a的动作相同。此时，模拟开关41断开。此外，第1测试模式下的半导体装置1c的动作与第1实施方式的测试模式下的半导体装置1a的动作相同。也就是说，在没有对第4外部端子34施加电源电压VCC时，测试电路20和第2内部阻塞电路11B各自不进行动作，晶体管14为断开状态，模拟开关41也不接通。此时，与第1实施方式的测试模式同样地，将第1探头101与第1外部端子31连接，将第2探头102与第2外部端子32连接，由此，通过电阻值测定器100能够只测定连接在第1外部端子31与第2外部端子32之间的第2电阻13的电阻值。根据该测定出的第2电阻13的电阻值来进行半导体装置1a的产品识别。这样，即使不供给电源电压VCC，也可只使用电阻值测定器100来进行半导体装置1c的产品识别。
另外，在对第4外部端子34施加电源电压VCC时，由于只从第3外部端子33施加测试模式输入信号，因此，不会为晶体管14和模拟开关41都断开的状态，因此无法进行产品识别。
在第2测试模式下，对第4外部端子34施加电源电压VCC。测试电路20通过从第3外部端子33输入测试模式信号，将晶体管14断开，并将模拟开关接通41，因此，经由模拟开关41对第1电阻12与晶体管14之间的节点N1施加第2内部阻塞电路11B的内部电压。该内部电压出现在第1外部端子31。因此，电压测定器通过对第1外部端子31与第2外部端子32之间的电压进行测定，可测定第2内部阻塞电路11B的内部电压。这样，在第2测试模式下，作为半导体装置1c的实验方法具有：断开晶体管14，接通模拟开关41的第1步骤；根据第1外部端子31与第2外部端子32之间的电压来测定第2内部阻塞电路11B的电压的第2步骤。
根据本实施方式，除了具有与第1实施方式的效果同样的效果之外，还可获得以下的效果。
(3-1)可通过第2测试模式来测定第2内部阻塞电路11B的内部电压，因此，可使用第1外部端子31和第2外部端子32来执行第2内部阻塞电路11B的发货检查。
(第4实施方式)
参照图6对第4实施方式的半导体装置1d进行说明。另外，在本实施方式的说明中，有时对于与上述第1实施方式相同的部件标注相同的符号，并省略其部分或全部的说明。
本实施方式的半导体装置1d具有：作为第1开关元件的一例的第1晶体管14A、作为第2开关元件的一例的第2晶体管14B、第1测试电路20A、第2测试电路20B、以及第5外部端子35。第1晶体管14A是与第1实施方式的晶体管14相同的结构，第1测试电路20A是与第1实施方式的测试电路20相同的结构。
如图6所示，第2晶体管14B设置在第2电阻13与第2配线18之间。第2晶体管14B的一例是NMOSFET。第2电阻13以及第2晶体管14B在第1配线17与第2配线18之间串联连接。
第1测试电路20A分别与第3配线19、第3外部端子33、以及第1晶体管14A的控制端子(栅极)连接。第1测试电路20A根据输入到第3外部端子33的测试信号来控制第1晶体管14A的接通断开。
第2测试电路20B分别与第3配线19、第5外部端子35、以及第2晶体管14B的控制端子(栅极)连接。第2测试电路20B根据输入到第5外部端子35的测试信号来控制第2晶体管14B的接通断开。第2测试电路20B的结构例如与第1测试电路20A的结构相同。
接下来对半导体装置1d的动作进行说明。作为半导体装置1d的动作，具有：进行通常动作的通常模式、通过电阻值测定器100进行半导体装置1d的产品识别的第1测试模式、通过电流测定器(省略图示)测定第1内部阻塞电路11A的施密特触发器11Z的从栅极端子11g向第1配线17的漏电流的第2测试模式、以及通过电阻值测定器100测定第1电阻12的电阻值的第3测试模式。
在通常模式的情况下，对第4外部端子34施加电源电压VCC。此时，未分别对第3外部端子33和第5外部端子35施加测试信号，由此，第1晶体管14A与第2晶体管14B都接通。由此，第1电阻12和第2电阻13并联连接，该并联连接的第1电阻12和第2电阻13的合成电阻将第1外部端子31下拉至第2配线18的电平。对该第1外部端子31进行下拉的合成电阻的电阻值是半导体装置1a的规格的预定值。
在第1测试模式的情况下，电阻值测定器100被设置成第1探头101与第1外部端子31连接，第2探头102与第2外部端子32连接的状态。此外，对第3外部端子33与第5外部端子35双方施加测试信号。施加到第3外部端子33的测试信号是用于使第1晶体管14A断开的控制信号。施加到第5外部端子35的测试信号是用于断开第2晶体管14B的控制信号。此外，对第4外部端子34施加电源电压VCC。
在第1测试模式的情况下，第1测试电路20A根据来自第3外部端子33的测试信号来断开第1晶体管14A。由此，在第1配线17与第2配线18之间，只连接第1电阻12和第2电阻13中的第2电阻13。并且，电阻值测定器100能够测定第1外部端子31与第2外部端子32之间的第2电阻13的电阻值。这样，在第1测试模式中，作为半导体装置1d的实验方法，具有：断开第1晶体管14A，接通第2晶体管14B的第1步骤；对第1外部端子31与第2外部端子32之间的第2电阻13的电阻值进行检测的第2步骤。
这里，半导体装置1d与第1实施方式的半导体装置1a同样地，按半导体装置1d的每个规格设定第2电阻13的电阻值，因此，可使用第2电阻13的电阻值来进行半导体装置1d的产品识别。
在第2测试模式的情况下，电流测定器被设置成第1探头(省略图示)与第1外部端子31连接，第2探头(省略图示)与第2外部端子32连接的状态。此外，对第3外部端子33与第5外部端子35双方施加测试信号。此外，对第4外部端子34施加电源电压VCC。
在第2测试模式的情况下，第1测试电路20A根据来自第3外部端子33的测试信号断开第1晶体管14A，第2测试电路20B根据来自第5外部端子35的测试信号断开第2晶体管14B。由此，第1配线17被从第2配线18切离。并且，电阻值测定器100可对流经第1配线17的电流，例如，第1内部阻塞电路11A的漏电流，即施密特触发器11Z的从栅极端子11g向第1配线17的漏电流进行测定。
在第3测试模式的情况下，电阻值测定器100被设置成第1探头101与第1外部端子31连接，第2探头102与第2外部端子32连接的状态。此外，只对第5外部端子35施加测试信号。此外，对第4外部端子34施加电源电压VCC。
在第3测试模式的情况下，第2测试电路20B根据来自第5外部端子35的测试信号断开第2晶体管14B。由此，在第1配线17与第2配线18之间只连接第1电阻12和第2电阻13中的第1电阻12。并且，电阻值测定器100能够测定第1外部端子31与第2外部端子32之间的第1电阻12的电阻值。
根据本实施方式，除了获得与第1实施方式的效果同样的效果之外，还可以获得以下的效果。
(4-1)当在第1配线17与第2配线18之间存在电流路径(例如电阻)时，流经第1配线17的电流流过第2配线18，因此，无法测定施密特触发器11Z的从栅极端子11g向第1配线17的漏电流。因此，本实施方式中，在第2测试模式的情况下，通过将各晶体管14A、14B都断开，消除第1配线17与第2配线18之间的电流路径，对第1配线17的电流进行测定，由此能够高精度地测定施密特触发器11Z的漏电流。
(第5实施方式)
参照图7对第5实施方式的半导体装置1e进行说明。另外，在本实施方式的说明中，有时对与所述第4实施方式相同的部件标注相同的符号，并省略其部分或全部的说明。
本实施方式的半导体装置1e以第4实施方式的半导体装置1d为基础，具有：第1内部阻塞电路11A、第2内部阻塞电路11B、以及模拟开关41。第1内部阻塞电路11A是与第4实施方式的内部阻塞电路11相同的结构。第2内部阻塞电路11B是与第3实施方式的第2内部阻塞电路11B相同的结构。
模拟开关41的第1端子与第2内部阻塞电路11B连接，模拟开关41的第2端子与第1电阻12和第1晶体管14A之间的节点N1连接。模拟开关41的反转控制端子与第2晶体管14B的控制端子(栅极)连接。
此外，半导体装置1e还具有：第1晶体管14A、第2晶体管14B、以及控制模拟开关41的接通断开的开关控制电路20C。开关控制电路20C与第1测试电路20A和第2测试电路20B电连接，根据第3外部端子33与第5外部端子35的测试信号的组合，例如像以下的表1那样控制第1晶体管14A、第2晶体管14B、以及模拟开关41的接通断开。
[表1]
在表1中，关于第3外部端子33与第5外部端子35的测试信号，通过“0”来表示没有施加测试信号的状态，通过“1”来表示施加了测试信号的状态。
对半导体装置1e的动作进行说明。作为半导体装置1e的动作，具有：进行通常动作的通常模式、通过电阻值测定器100进行半导体装置1e的产品识别的第1测试模式、对第1内部阻塞电路11A的漏电流进行测定的第2测试模式、对第2内部阻塞电路11B的内部电压进行测定的第3测试模式。此外，通过第3外部端子33与第5外部端子35的测试信号的组合，设定为通常模式、第1测试模式、第2测试模式、以及第3测试模式这四个模式。
半导体装置1e的通常模式、第1测试模式以及第2测试模式与第4实施方式的通常模式、第1测试模式、以及第2测试模式大体相同，因此省略其说明。另一方面，不同点在于追加了模拟开关41的动作。在通常模式和第1测试模式下接通第2晶体管14B，因此，在通常模式、第1测试模式以及第2测试模式下，断开模拟开关41。在第1测试模式下，只对第5外部端子35施加测试信号，在第2测试模式下对第3外部端子33与第5外部端子35双方施加测试信号。
在第3测试模式的情况下，对第4外部端子34施加电源电压VCC。在第3测试模式下只对第3外部端子33施加测试信号。由此，第1配线17从第2配线18切离，另一方面，第2内部阻塞电路11B是动作状态，因此，经由模拟开关41对第1电阻12与晶体管14之间的节点N1施加第2内部阻塞电路11B的内部电压。该内部电压出现在第1外部端子31。因此，电压测定器(省略图示)对第1外部端子31与第2外部端子32之间的电压进行测定，由此，能够测定第2内部阻塞电路11B的内部电压。这样，在第3测试模式下，作为半导体装置1e的实验方法，具有：分别将第1晶体管14A和第2晶体管14B断开，接通模拟开关41的第1步骤；根据第1外部端子31与第2外部端子32之间的电压来检测第2内部阻塞电路11B的电压的第2步骤。
根据本实施方式，除了获得与第4实施方式的效果相同的效果之外，还可获得以下的效果。
(5-1)在第3测试模式的情况下，第1晶体管14A和第2晶体管14B都为断开状态，另一方面对节点N1施加第2内部阻塞电路11B的内部电压。因此，不受第1电阻12和第2电阻13的影响，因此可高精度地测定第2内部阻塞电路11B的内部电压。
(第1～第5实施方式的半导体装置1a～1e的具体的结构例)
参照图8～图14，对所述第1～第5实施方式的半导体装置1a～1e的具体的结构的一例即功率模块50进行说明。功率模块50例如可用于对空气调节机的室外机的压缩机进行驱动的逆变电路、对冰箱的压缩机进行驱动的逆变电路、驱动风扇的逆变电路等驱动电路。驱动电路例如对3相交流电动机进行驱动。
图8是功率模块50的平面图。图9是功率模块50的主要部分的平面图，通过虚拟线来表示后述的封装树脂53。图10是功率模块50的底面图。图11是功率模块50的上侧开关驱动部60U的平面图。图12是功率模块50的下侧开关驱动部60L的平面图。如图8～图10所示，功率模块50具有：多个引线框架51、散热板52、以及封装树脂53。封装树脂53在平面图中形成为长方形。在一例中，封装树脂53的长边方向的长度是38mm，封装树脂53的与长边方向正交的方向(宽度方向)的长度是24mm，封装树脂53的厚度是3.5mm。多个引线框架51从沿着封装树脂53的长边方向的侧面突出。各引线框架51从与长边方向正交的方向观察，形成为大致L字状。散热板52从封装树脂53的厚度方向的一面露出。散热板52的露出面在平面图中是封装树脂53的长边方向为散热板52的长边方向的长方形。
多个引线框架51是从封装树脂53突出的部分，具有在未图示的电路基板上安装功率模块50时与电路基板连接的端子。在一例中，多个引线框架51的端子包含：P端子、U端子、V端子、W端子、NU端子、NV端子、NW端子、VBU端子、VBV端子、VBW端子、HINU端子、HINV端子、HINW端子、HVCC端子、第1GND端子、LINU端子、LINV端子、LINW端子、LVCC端子、FO端子、CIN端子、第2GND端子、VOT端子、第1NC端子、以及第2NC端子。
如图13所示，功率模块50具有：U相开关臂54U、V相开关臂54V、和W相开关臂54W、以及控制这些开关臂54U、54V、54W的控制电路60。U相开关臂54U、V相开关臂54V、以及W相开关臂54W相互并联连接。控制电路60具有上侧开关驱动部60U和下侧开关驱动部60L。
各开关臂54U、54V、54W分别包含上侧开关元件55和下侧开关元件56。上侧开关元件55和下侧开关元件56串联连接。上侧开关元件55具有：供给电源电压的第1端子、与下侧开关元件56连接的第2端子、以及控制端子。下侧开关元件56具有：与上侧开关元件55的第2端子连接的第1端子、接地的第2端子、以及控制端子。上侧开关元件55和下侧开关元件56的一例是IGBT。上侧开关元件55和下侧开关元件56分别连接了二极管57。二极管57的一例是快恢复二极管。
各开关臂54U、54V、54W的上侧开关元件55的集电极相互连接，并与P端子电连接。P端子是对上侧开关元件55供给驱动电压VDD的端子。U相开关臂54U的上侧开关元件55的发射极以及下侧开关元件56的集电极与U端子电连接，下侧开关元件56的发射极与NU端子电连接。U端子是U相开关臂54U的输出端子。V相开关臂54V的上侧开关元件55的发射极以及下侧开关元件56的集电极与V端子电连接，下侧开关元件56的发射极与NV端子电连接。V端子是V相开关臂54V的输出端子。W相开关臂54W的上侧开关元件55的发射极和下侧开关元件56的集电极与W端子电连接，下侧开关元件56的发射极与NW端子电连接。W端子是W相开关臂54W的输出端子。各上侧开关元件55的栅极与上侧开关驱动部60U连接，各下侧开关元件56的栅极与下侧开关驱动部60L连接。
如图9和图11所示，上侧开关驱动部60U与VBU端子、VBV端子、VBW端子、HINU端子、HINV端子、HINW端子、HVCC端子、以及第1GND端子电连接。HVCC端子是向上侧开关驱动部60U供给电源电压VCC的端子。从外部的栅极驱动电路(省略图示)对HINU端子、HINV端子、和HINW端子施加栅极信号电压。上侧开关驱动部60U是将这些栅极信号电压施加到上侧开关元件55的栅极的电路。
如图11所示，在上侧开关驱动部60U形成有与VBU端子、VBV端子、VBW端子、HINU端子、HINV端子、HINW端子、HVCC端子、以及第1GND端子电连接的焊盘。这些焊盘例如包含沿着上侧开关驱动部60U的外缘排列的焊盘，或者以位于上侧开关驱动部60U的平面图中的内部的方式排列的焊盘。
图示的上侧开关驱动部60U具有参照图1和图2说明的多个第2电阻13。这些第2电阻13在图11所示的示例中，沿着排列了与HVCC端子连接的焊盘的方向进行排列。此外，将这些第2电阻13配置成相对于与HINU端子、HINV端子和HINW端子连接的焊盘在图中上下方向邻接。
下侧开关驱动部60L与LINU端子、LINV端子、LINW端子、LVCC端子、FO端子、CIN端子、第2GND端子、以及VOT端子电连接。LVCC端子是对下侧开关驱动部60L供给电源电压VCC的端子。从外部的栅极驱动电路对LINU端子、LINV端子、和LINW端子施加栅极信号电压。下侧开关驱动部60L是用于将这些栅极信号电压施加到下侧开关元件56的栅极的电路。
如图12所示，在下侧开关驱动部60L形成有与LINU端子、LINV端子、LINW端子、LVCC端子、FO端子、CIN端子、第2GND端子、以及VOT端子电连接的焊盘。这些焊盘例如包含沿着下侧开关驱动部60L的外缘排列的焊盘。
图示的下侧开关驱动部60L具有参照图1和图2说明的多个第2电阻13。这些第2电阻13中的两个第2电阻13在图12所示的示例中，配置在与LINU端子和LINV端子连接的焊盘之间。此外，将一个第2电阻13配置成相对于与LINW端子连接的焊盘在图中的右方上并排。
图14例如表示用于驱动U相开关臂54U的上侧开关驱动部60U和下侧开关驱动部60L的结构的一例。图14表示对上侧开关驱动部60U和下侧开关驱动部60L的U相开关臂54U进行控制的电路(以下，称为“控制电路60X”)的结构的一例。
如图14所示，控制电路60X中的与上侧开关驱动部60U对应的电路从输入侧(HINU端子侧)向输出侧(HOU端子侧)依次具有：第1电阻612电阻、第2电阻613、晶体管614、施密特触发器62、电平转换器63、控制器64、脉冲发生器65、电平转换器66、滤波电路67、RS触发电路68、以及驱动器69。
第1电阻612电阻和第2电阻613将HINU端子下来至接地端。因此，在HINU端子是开路状态时，作为从栅极驱动电路输入到HINU端子的栅极信号电压的上侧输入信号HINU为低电平(上侧开关元件55断开的逻辑电平)，因此，上侧开关元件55不会意想不到地接通。第1电阻612电阻和第2电阻613相当于半导体装置1a～1e的第1电阻12和第2电阻13。
晶体管614相当于半导体装置1a～1e的晶体管14。晶体管614起到对第1电阻612电阻的连接进行切换的功能。在晶体管614的栅极电极连接后述的测试电路820。
施密特触发器62将输入到HINU端子的上侧输入信号HINU传递至电平转换器63。另外，对施密特触发器62的阈值电压赋予预定的滞后。通过这样的结构，可提高对于噪声的耐性。
电平转换器63将施密特触发器62的输出信号电平转换为适合输入到控制器64的电压电平(VCC-GND)并输出。
控制器64根据从异常保护部80输入的异常信号或从FO端子输入的外部异常信号，来控制是否将电平转换器63的输出信号传递至脉冲发生器65(进而控制可否驱动上侧开关元件55)。在图示的示例中，控制器64包含上侧控制器64H和下侧控制器64L。上侧控制器64H连接了电平转换器63，控制上侧开关元件55。另外，上侧控制器64H作为上侧开关驱动部60U装入图8～图12所示的功率模块50中。另外，在本例中，将从异常保护部80输入到控制器64的异常信号输入到下侧控制器64L，不输入到上侧控制器64H。但是，本公开不限于此，也可以是将从异常保护部80输入的异常信号输入到上侧控制器64H的结构。
脉冲发生器65根据控制器64的输出信号，生成接通信号SON和断开信号SOFF的各脉冲信号。详细来说，脉冲发生器65以控制器64的输出信号的上升沿为触发，以预定的接通期间TON1使接通信号SON为高电平，并以控制器64的输出信号的下降沿为触发，以预定的接通期间TON2使断开信号SOFF为高电平。另外，设定控制器64的输出信号(与上侧输入信号HINU对应的信号)、接通期间TON1和接通期间TON2，使得接通信号SON与断开信号SOFF双方不同时为高电平。即，在功率模块50正常动作时，至少接通信号SON与断开信号SOFF的一方为高电平时，另一方为低电平。
电平转换器66是在包含滤波电路67、RS触发电路68以及驱动器69的高电位块与包含脉冲发生器65的低电块之间，从低电位块向高电位块转换并传递信号电平的电路。详细来说，电平转换器66从属于低电位块的脉冲发生器65输入接通信号SON和断开信号SOFF的各脉冲信号。电平转换器66分别对这些信号进行电平转换，作为第1已转换信号和第2已转换信号输出给滤波电路67。另外，高电位块在施加到VBU端子的升压电压VBU与施加到U端子的开关电压VS之间进行动作。
滤波电路67是将从电平转换器66输入的第1已转换信号和第2已转换信号进行滤波处理，并输出给RS触发电路68的电路。
RS触发电路68具有：置位端子(S端子)，作为置位信号SSET其被输入由滤波电路67进行了滤波器处理后的第1已转换信号；复位端子(R端子)，作为复位信号SRESET其被输入由滤波电路67进行了滤波器处理后的第2已转换信号；以及输出端子(Q端子)，其进行输出信号SQ的输出。RS触发电路68以置位信号SSET的下降沿为触发将输出信号SQ设置为高电平，并以复位信号SRESET的下降沿为触发将输出信号SQ设置为低电平。另外，置位信号SSET以及复位信号SRESET都从电平转换器66输入。
如图14所示，驱动器69生成与RS触发电路68的输出信号对应的信号即上侧输出信号HOU，对上侧开关元件55的栅极输出上侧输出信号HOU。另外，上侧输出信号HOU的高电平为升压电压VBU，低电平为开关电压VS。
控制电路60X中的与下侧开关驱动部60L对应的电路从输入侧(LINU端子侧)向输出侧(LOU端子侧)依次具有：第1电阻712电阻、第2电阻713、晶体管714、施密特触发器72、电平转换器73、延迟电路74、以及驱动器75。在本实施方式中，上侧开关驱动部60U的控制器64设置在电平转换器73与延迟电路74之间。另外，下侧开关驱动部60L的控制器也可以与上侧开关驱动部60U的控制器64分开设置。在该情况下，下侧开关驱动部60L的控制器可以设置在延迟电路74与驱动器75之间，由于不经由延迟电路74，相应地在产生了异常时能够快速断开下侧开关元件56。
第1电阻712电阻和第2电阻713将LINU端子下拉至接地端。因此，在LINU端子是开路状态时，作为来自栅极驱动电路的栅极信号电压的下侧输入信号LINU为低电平(用于断开下侧开关元件56的逻辑电平)，因此，下侧开关元件56不会意想不到地接通。第1电阻712电阻和第2电阻713相当于半导体装置1a～1e的第1电阻12和第2电阻13。电阻71的电阻值是第1电阻12和第2电阻13的合成电阻的电阻值。
晶体管714相当于半导体装置1a～1e的晶体管14。晶体管714起到对第1电阻712电阻的连接进行切换的功能。在晶体管714的栅极电极连接后述的测试电路820。
施密特触发器72将输入到LINU端子的下侧输入信号LINU传递给电平转换器73。另外，对施密特触发器72的阈值电压赋予了预定的滞后。通过这样的结构，可提高对于噪声的耐性。
电平转换器73将施密特触发器72的输出信号电平转换为适合输入到控制器64的电压电平(VCC-GND)并输出。
控制器64根据从异常保护部80输入的异常信号或从FO端子输入的外部异常信号，来控制是否将延迟电路74的输出信号传递给驱动器75(进而控制可否驱动下侧开关元件56)。
下侧控制器64L连接了电平转换器73，控制下侧开关元件56。另外，下侧控制器64L作为下侧开关驱动部60L装入图8～图12所示的功率模块50中。
延迟电路74对控制器64的输出信号赋予预定的延迟(相当于由上侧开关驱动部60U的脉冲发生器65、电平转换器66、和RS触发电路68产生的电路延迟)而传递给驱动器75。
驱动器75根据由延迟电路74进行了延迟的控制器64的输出信号，对下侧开关元件56的栅极输出下侧输出信号LOU。另外，下侧输出信号LOU的高电平为电源电压VCC，低电平为接地电压VGND。
异常保护部80具有：温度保护电路(TSD[Thermal Shut Down]电路)81、低电压错误动作防止电路(UVLO电路)82、低通滤波电路83、短路保护电路84、异常信号生成电路86、晶体管87、施密特触发器88、以及电平转换器89。
温度保护电路81在功率模块50的下侧开关驱动IC的结温高于预定的阈值温度时，将温度保护信号从正常时的逻辑电平(例如低电平)切换为异常时的逻辑电平(例如高电平)。
低电压错误动作防止电路82在电源电压VCC低于预定的阈值电压时，将错误动作防止信号从正常时的逻辑电平(例如低电平)切换为异常时的逻辑电平(例如高电平)。
低通滤波电路83在功率模块50的外部与检测端子CIN电连接。低通滤波电路83输出检测电压CIN。该检测电压CIN经由CIN端子供给到短路保护电路84。
短路保护电路84在检测电压CIN高于阈值时，将短路保护信号从正常时的逻辑电平(例如低电平)切换为异常时的逻辑电平(例如高电平)。
异常信号生成电路86分别对从温度保护电路81输入的温度保护信号、从低电压错误动作防止电路82输入的错误动作防止信号、从短路保护电路84输入的短路保护信号、以及从FO端子输入的外部异常信号进行监视。异常信号生成电路86在即使温度保护电路81、低电压错误动作防止电路82、和短路保护电路84中的某一个产生了异常时，或者输入了外部异常信号时，将异常信号从正常时的逻辑电平(例如低电平)切换为异常时的逻辑电平(例如高电平)。异常信号生成电路86将异常信号输出给控制器64的下侧控制器64L。
并且，控制器64在输入了异常信号时，例如限制流经上侧开关元件55和下侧开关元件56中的至少一方的电流。
晶体管87形成用于从FO端子输出外部异常信号的漏极开路输出段。晶体管87例如是NMOSFET。当功率模块50没有产生异常时，通过异常信号生成电路86将晶体管87断开，使外部异常信号为高电平。另一方面，当功率模块50产生了异常时，即温度保护电路81、低电压错误动作防止电路82、以及短路保护电路84中的至少一个检测出异常时，通过异常信号生成电路86将晶体管87接通，使外部异常信号为低电平。
施密特触发器88将输入到FO端子的外部异常信号(例如，从其他的功率模块50的FO端子输出的外部异常信号)传递给电平转换器89。另外，对施密特触发器88的阈值电压赋予预定的滞后。通过这样的结构，可提高对于噪声的耐性。
电平转换器89将施密特触发器88的输出信号电平转换为适合输入到控制器64的电压电平(VCC-GND)并输出。
自举电路58U具有阳极经由电阻58R与电源电压VCC的施加端连接的升压二极管58BU、以及设置在升压二极管58BU的阴极与上侧开关元件55的发射极之间的升压电容器59BU。升压电容器59BU与VBU端子和U端子电连接。
测试电路820相当于半导体装置1a～1e的测试电路20。对测试电路20输入来自短路保护电路84的输出信号、来自FO端子的信号。测试电路820的输出信号输入到晶体管614和晶体管714的栅电极。
自举电路58U在升压二极管58BU与升压电容器59BU的连接节点(VB端子)生成升压电压VB(包含驱动器69等在内的高电位块的驱动电压)。电阻58R限制从外部电源经由HVCC端子供给到升压二极管58BU的电流。由此，限制对升压电容器59BU的充电电流。
在通过将上侧开关元件55断开将下侧开关元件56接通，使得出现在U端子的开关电压VS为低电平(GND)时，电流在从电源电压VCC的施加端开始经由升压二极管58BU、升压电容器59BU、以及下侧开关元件56的路径中流动。因此，设置在VBU端子与U端子之间的升压电容器59BU得以充电。此时，出现在VBU端子的升压电压VB(即，升压电容器59BU的充电电压)成为从电源电压VCC减去升压二极管58BU的正向压降Vf而得到的电压值(VCC-Vf)。
另一方面，通过在升压电容器59BU正在充电的状态下将上侧开关元件55接通将下侧开关元件56断开，开关电压VS从低电平(GND)上升至高电平(HV)。升压电压VB上升至比开关电压VS的高电平(HV)还高出升压电容器59BU的充电电压(VCC-Vf)的电压值(＝HV+VCC-Vf)。因此，通过使这样的升压电压VB成为高电位块(RS触发电路68和驱动器69)、电平转换器66的驱动电压，能够进行上侧开关元件55的开关动作即接通断开控制(特别是接通控制)。
(第1测试电路(测试电路)和第2测试电路的结构例)
接下来使用图15和图16对用于所述各实施方式的半导体装置1a～1e的第1测试电路(测试电路)的结构的一例以及第2测试电路的结构的一例进行说明。
图15表示第1测试电路20A(测试电路20)的结构的一例。测试电路20具有：第1分压电阻21A、第2分压电阻22A、双极晶体管23Q、晶体管23M、电阻24、NOT电路25、滤波电路26、以及锁存电路28。测试电路20在去除施加到第3外部端子33的测试信号的噪声后输出给第1晶体管14A(晶体管14)的栅极。如图15所示，第3外部端子33的一例是从半导体装置1a～1e的外部输入外部异常信号的FO端子。双极晶体管23Q的一例是NPN型晶体管。晶体管23M的一例是NMOSFET。
第1分压电阻21A和第2分压电阻22A分别在与第3外部端子33连接的配线27A和第2配线18之间与晶体管23M串联连接。详细来说，第1分压电阻21A的第1端子与配线27A连接，第1分压电阻21A的第2端子与晶体管23M的漏极连接。第1分压电阻21A的第1端子与晶体管23M的源极连接，第2分压电阻22A的第2端子与第2配线18连接。与图14所示的晶体管87同样地，在晶体管23M的栅极连接了异常信号生成电路86。因此，通过异常信号生成电路86将晶体管23M接通断开。因此，在测试模式中，通过对CIN端子施加测试信号能够接通晶体管23M。
在将第1分压电阻21A的第2端子与第2分压电阻22A的第1端子进行连接的节点N4连接了双极晶体管23Q的基极。双极晶体管23Q和电阻24在第3配线19与第2配线18之间串联连接。详细来说，电阻24的第1端子与第3配线19连接，电阻24的第2端子与双极晶体管23Q的集电极连接。双极晶体管23Q的发射极与第2配线18连接。
在将电阻24的第2端子与双极晶体管23Q的集电极进行连接的节点N5连接了NOT电路25的输入端子。NOT电路25的输出端子与滤波电路26连接。滤波电路26的一例是低通滤波器。
滤波电路26的输出端子与锁存电路28连接。此外，在锁存电路28连接了输入检测电压CIN的CIN端子。锁存电路28的输出端子与晶体管14的栅极连接。
图16表示第2测试电路20B的结构的一例。第2测试电路20B具有：第1分压电阻21B、第2分压电阻22B、滤波电路26、以及比较器29。第2测试电路20B在去除施加到第5外部端子35的测试信号的噪声后输出给第2晶体管14B的栅极。第5外部端子35的一例是对半导体装置1a～1e中的W相开关臂54W的下侧开关元件56施加栅极信号电压的LINW端子。
第1分压电阻21B和第2分压电阻22B在与第5外部端子35连接的配线27B和第2配线18之间串联连接。详细来说，第1分压电阻21B的第1端子与配线27B连接，第1分压电阻21B的第2端子与第2分压电阻22B的第1端子连接。第2分压电阻22B的第2端子与第2配线18连接。
在将第1分压电阻21B的第2端子与第2分压电阻22B的第1端子进行连接的节点N6连接了比较器29的第1输入端子。对比较器29的第2输入端子施加基准电压。比较器29的输出端子与滤波电路26连接。滤波电路26的输出端子与第2晶体管14B的栅极连接。
这样，第1测试电路20A(测试电路20)和第2测试电路20B与半导体装置1a～1e既有的端子连接。因此，能够消除如下问题：在单独设置产品识别用的电阻元件时，只是为了产品识别而需要设置外部端子，导致产品的大型化。
(变形例)
与上述各实施方式相关的说明是本公开的半导体装置和半导体装置的识别方法可采用的方式的例示，并非想要限制其实施方式。本公开的半导体装置和半导体装置的识别方法例如可采用以下所示的上述各实施方式的变形例、以及将相互没有矛盾的至少两个变形例组合后的实施方式。
可将上述第2实施方式的半导体装置1b的结构应用于上述第3实施方式、上述第4实施方式以及上述第5实施方式中的某一个。
在上述第2实施方式中，半导体装置1b具有一个第2外部端子32，但是不限于此，例如半导体装置1b可以具有N个第2外部端子32。
在上述第3实施方式中，可以分别独立地设置用于接通断开晶体管14和模拟开关41的测试电路。由此，能够分别控制晶体管14和模拟开关41的接通断开。
在上述第4和第5实施方式中，在通常模式的情况下，可以将第2晶体管14B断开那样的测试信号供给到第5外部端子35。在该情况下，第1电阻12的电阻值成为通常模式下的半导体装置1d、1e的规定值。
在上述各实施方式中，测试电路20(第1测试电路20A)是能够接通断开晶体管14(第1晶体管14A)的电路即可，不限于图2那样的电路结构。此外，第2测试电路20B是能够接通断开第2晶体管14B的电路即可，不限于图2那样的电路结构。测试电路20(第1测试电路20A)和第2测试电路20B例如可以分别像图17或者图18那样进行变更。
如图17所示，测试电路20(第1测试电路20A)和第2测试电路20B具有施密特触发器90和滤波电路91。施密特触发器90将来自第3外部端子33的测试信号传递给晶体管14的控制端子。另外，对施密特触发器90的阈值电压赋予预定的滞后。通过这样的结构，能够提高对于噪声的耐性。施密特触发器90的输出端子与滤波电路91连接。滤波电路91的一例是低通滤波器。由此，将施加到第3外部端子33的测试信号在去除了噪声的状态下传递至晶体管14的控制端子。
如图18所示，测试电路20(第1测试电路20A)和第2测试电路20B具有放大电路92和滤波电路93。放大电路92的第1输入端子与第3外部端子33连接。放大电路92的第2输入端子被施加基准电压。放大电路92的输出端子与滤波电路93连接。滤波电路93的一例是低通滤波器。由此，施加到第3外部端子33的测试信号在通过放大电路92被放大，并通过滤波电路93去除了噪声的状态下传递至晶体管14的控制端子。
在上述各实施方式中，如果在半导体装置1a～1e的内部设置能够控制晶体管14(第1晶体管14A)和第2晶体管14B的接通断开的电路，则可以省略测试电路20(第1测试电路20A)和第2测试电路20B。在该情况下，在第3和第5实施方式中，还可以设置对模拟开关41的接通断开进行控制的模拟开关切换电路(省略图示)。
在上述第3和第5实施方式中，可以构成为能够独立测定第2内部阻塞电路11B的多个电路的内部电压。在该情况下，根据在多个电路中要测定的内部电压来设置模拟开关41。通过单独控制这些模拟开关41，能够单独测定多个电路的内部电压。图19是能够单独测定上述第3实施方式的半导体装置1c的第2内部阻塞电路11B的多个电路的内部电压的结构的一例。第2内部阻塞电路11B具有：温度测定电路40、过电流保护电路94、过热保护电路95、低电压错误动作防止电路96、内部基准电压生成电路97、以及逻辑电路98。分别对这些温度测定电路40、过电流保护电路94、过热保护电路95、低电压错误动作防止电路96、内部基准电压生成电路97、以及逻辑电路98连接了模拟开关41。这些模拟开关41的第2端子分别与第1电阻12和晶体管14之间的节点N1连接。此外，为了测定测试电路20的内部电压，对测试电路20连接了模拟开关41。该模拟开关41的第2端子也与上述节点N1连接。
通过模拟开关切换电路99来控制上述模拟开关41的接通断开。模拟开关切换电路99例如设置在半导体装置1c的内部。模拟开关切换电路99与第6外部端子36连接。模拟开关切换电路99对上述模拟开关41的反转控制端子输出控制信号。另外，模拟开关切换电路99也可以设置在半导体装置1c的外部。
根据这样的半导体装置1c，在第3测试模式时，通过模拟开关切换电路99接通要测定的第2内部阻塞电路11B的电路所对应的模拟开关41，并断开此外的电路所对应的模拟开关41。由此，通过第1外部端子31和第2外部端子32的电压测定，能够测定想要测定的电路的内部电压。另外，对于半导体装置1e也能够同样地变更。
〔付记1〕
一种半导体装置，其具有：
第1外部端子，其被施加第1电压；
第2外部端子，其被施加第2电压；
第3外部端子；
第1配线，其与所述第1外部端子连接；
第2配线，其与所述第2外部端子连接；
第1内部阻塞电路，其与所述第1配线连接；
第1电阻以及第1开关元件，其在所述第1配线与所述第2配线之间串联连接；以及
第2电阻，其连接在所述第1配线与所述第2配线之间，
所述第1开关元件根据施加到所述第3外部端子的测试信号接通或者断开。
〔付记2〕
在付记1记载的半导体装置中，所述第1外部端子是输入用于控制所述第1内部阻塞电路的控制信号的输入端子。
〔付记3〕
在付记1或2记载的半导体装置中，所述第2电阻的电阻值比所述第1电阻的电阻值大。
〔付记4〕
在付记1～3中的任意一项记载的半导体装置中，所述第1开关元件的控制端子与在检测出所述半导体装置的异常时向外部进行输出的外部检测端子电连接。
〔付记5〕
在付记1～4中的任意一项记载的半导体装置中，连接所述第1外部端子与所述第1电阻的所述第1配线的长度比连接所述第1外部端子与所述第2电阻的所述第1配线的长度短。
〔付记6〕
在付记1～5中的任意一项记载的半导体装置中，具有测试电路，该测试电路根据所述测试信号来接通断开所述第1开关元件，根据驱动电压的供给来接通所述第1开关元件。
〔付记7〕
在付记1～6中的任意一项记载的半导体装置中，具有：
开关部，其与所述第1电阻和所述第1开关元件之间的节点连接；以及
第2内部阻塞电路，其与所述开关部电连接。
〔付记8〕
在付记7记载的半导体装置中，所述第2内部阻塞电路包含温度测定电路。
〔付记9〕
在付记7或8记载的半导体装置中，具有测试电路，该测试电路根据所述测试信号来分别接通断开所述第1开关元件和所述开关部，
所述测试电路具有：
第1测试模式，根据所述测试信号来接通所述第1开关元件，断开所述开关部；
第2测试模式，根据所述测试信号来断开所述第1开关元件，接通所述开关部；以及
通常模式，根据驱动电压的供给接通所述第1开关元件，断开所述开关部。
〔付记10〕
在付记1～8中的任意一项记载的半导体装置中，具有连接在所述第2电阻与所述第2配线之间的第2开关元件。
〔付记11〕
在付记10记载的半导体装置中，所述第2开关元件的控制端子与在检测出所述半导体装置的异常时向外部进行输出的外部检测端子、所述第1外部端子、以及所述第2外部端子以外的外部端子电连接。
〔付记12〕
在付记10或11记载的半导体装置中，具有：
第1测试电路，其根据所述测试信号接通断开所述第1开关元件，根据驱动电压的供给接通所述第1开关元件；以及
第2测试电路，其根据所述测试信号来接通断开所述第2开关元件，根据驱动电压的供给接通或断开所述第2开关元件。
〔付记13〕
在付记12记载的半导体装置中还具有：
开关部，其与所述第1电阻和所述第1开关元件之间的节点连接；以及
第2内部阻塞电路，其与所述开关部电连接，
所述第1测试电路或者所述第2测试电路根据所述测试信号来接通断开所述开关部，
所述半导体装置具有根据驱动电压的供给而选择的模式即通常模式、根据所述测试信号而选择的模式即第1测试模式、第2测试模式和第3测试模式，
所述通常模式是接通所述第1开关元件，接通或者断开所述第2开关元件，断开所述开关部的模式，
所述第1测试模式是断开所述第1开关元件，接通所述第2开关元件，断开所述开关部的模式，
所述第2测试模式是分别断开所述第1开关元件和所述第2开关元件，接通所述开关部的模式，
所述第3测试模式是分别断开所述第1开关元件、所述第2开关元件以及所述开关部的模式。
〔付记14〕
在付记1～13中的任意一项记载的半导体装置中，所述第1内部阻塞电路具有功率用晶体管。
〔付记15〕
在付记1～14中的任意一项记载的半导体装置中，分别设置了多个所述第1外部端子、所述第2外部端子、所述第1配线、所述第2配线、所述第1内部阻塞电路、所述第1电阻、所述第2电阻、以及所述第1开关元件。
〔付记16〕
在付记15记载的半导体装置中，所述多个第1电阻中的部分第一电阻的电阻值与剩余的第1电阻的电阻值不同，
所述多个第2电阻中的部分第二电阻的电阻值与剩余的第2电阻的电阻值不同。
〔付记17〕
一种半导体装置，具有：
第1外部端子，其被施加第1电压；
第2外部端子和第3外部端子，其被施加第2电压；
第1配线，其与所述第1外部端子连接；
第2配线，其与所述第2外部端子连接；
第1内部阻塞电路，其与所述第1配线连接；
第1电阻和第1开关元件，其在所述第1配线与所述第2配线之间串联连接；以及
第2电阻，其连接在所述第1配线与所述第2配线之间。
〔付记18〕
一种识别方法，其进行付记1～8、17中的任一项记载的半导体装置的产品识别，
所述识别方法具有：
第1步骤，断开所述第1开关元件；
第2步骤，检测所述第1外部端子与所述第2外部端子之间的所述第2电阻的电阻值。
〔付记19〕
一种识别方法，其进行付记7～9中的任一项记载的半导体装置的产品识别，
所述识别方法具有：
第1步骤，断开所述第1开关元件，接通所述开关部；以及
第2步骤，根据所述第1外部端子与所述第2外部端子之间的电压来检测所述第2内部阻塞电路的电压。
〔付记20〕
一种识别方法，其进行付记10～13中的任一项记载的半导体装置的产品识别，
所述识别方法具有：
第1步骤，断开所述第1开关元件，接通所述第2开关元件；
第2步骤，检测所述第1外部端子与所述第2外部端子之间的所述第2电阻的电阻值。
〔付记21〕
一种识别方法，其进行付记10～13中的任一项记载的半导体装置的产品识别，
所述半导体装置还具有：
开关部，其与所述第1电阻和所述第1开关元件之间的节点连接；以及
第2内部阻塞电路，其与所述开关部电连接，
所述识别方法具有；
第1步骤，分别断开所述第1开关元件和所述第2开关元件，接通所述开关部；以及
第2步骤，根据所述第1外部端子与所述第2外部端子之间的电压来检测所述第2内部阻塞电路的电压。

Claims (17)

1.一种半导体装置，其特征在于，具有：
第1外部端子，其被施加第1电压；
第2外部端子，其被施加第2电压；
第3外部端子；
第1配线，其与所述第1外部端子连接；
第2配线，其与所述第2外部端子连接；
第1内部阻塞电路，其与所述第1配线连接；
第1电阻以及第1开关元件，其在所述第1配线与所述第2配线之间串联连接；以及
第2电阻，其连接在所述第1配线与所述第2配线之间，
所述第1内部阻塞电路包含功率用晶体管、施密特触发器、以及设置在所述功率用晶体管与所述施密特触发器之间的对所述功率用晶体管进行驱动的栅极驱动电路，
所述第1开关元件根据施加到所述第3外部端子的测试信号接通或者断开，
所述第2电阻的电阻值比所述第1电阻的电阻值大，
所述半导体装置具有测试电路，该测试电路根据所述测试信号来接通断开所述第1开关元件，根据驱动电压的供给来接通所述第1开关元件。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第1外部端子是输入用于控制所述第1内部阻塞电路的控制信号的输入端子。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第1开关元件的控制端子与在检测出所述半导体装置的异常时向外部进行输出的外部检测端子电连接。
4.根据权利要求1或2所述的半导体装置，其特征在于，
连接所述第1外部端子与所述第1电阻的所述第1配线的长度比连接所述第1外部端子与所述第2电阻的所述第1配线的长度短。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体装置还具有：
开关部，其与所述第1电阻和所述第1开关元件之间的节点连接；以及
第2内部阻塞电路，其包含温度测定电路且与所述开关部电连接。
6.根据权利要求5所述的半导体装置，其特征在于，
所述半导体装置具有测试电路，该测试电路根据所述测试信号来分别接通断开所述第1开关元件和所述开关部，
所述测试电路具有：
第1测试模式，根据所述测试信号来接通所述第1开关元件，断开所述开关部；
第2测试模式，根据所述测试信号来断开所述第1开关元件，接通所述开关部；以及
通常模式，根据驱动电压的供给接通所述第1开关元件，断开所述开关部。
7.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体装置具有连接在所述第2电阻与所述第2配线之间的第2开关元件。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第2开关元件的控制端子与在检测出所述半导体装置的异常时向外部进行输出的外部检测端子、所述第1外部端子、以及所述第2外部端子以外的外部端子电连接。
9.根据权利要求7所述的半导体装置，其特征在于，
所述半导体装置具有：
第1测试电路，其根据所述测试信号接通断开所述第1开关元件，根据驱动电压的供给接通所述第1开关元件；以及
第2测试电路，其根据所述测试信号来接通断开所述第2开关元件，根据驱动电压的供给接通或断开所述第2开关元件。
10.根据权利要求9所述的半导体装置，其特征在于，
所述半导体装置还具有：
开关部，其与所述第1电阻和所述第1开关元件之间的节点连接；以及
第2内部阻塞电路，其包含温度测定电路且与所述开关部电连接，
所述第1测试电路或者所述第2测试电路根据所述测试信号来接通断开所述开关部，
所述半导体装置具有根据驱动电压的供给而选择的模式即通常模式、根据所述测试信号而选择的模式即第1测试模式、第2测试模式和第3测试模式，
所述通常模式是接通所述第1开关元件，接通或者断开所述第2开关元件，断开所述开关部的模式，
所述第1测试模式是断开所述第1开关元件，接通所述第2开关元件，断开所述开关部的模式，
所述第2测试模式是分别断开所述第1开关元件和所述第2开关元件，接通所述开关部的模式，
所述第3测试模式是分别断开所述第1开关元件、所述第2开关元件以及所述开关部的模式。
11.根据权利要求1或2所述的半导体装置，其特征在于，
分别设置了多个所述第1外部端子、所述第2外部端子、所述第1配线、所述第2配线、所述第1内部阻塞电路、所述第1电阻、所述第2电阻、以及所述第1开关元件。
12.根据权利要求11所述的半导体装置，其特征在于，
所述多个第1电阻中的部分第一电阻的电阻值与剩余的第1电阻的电阻值不同，
所述多个第2电阻中的部分第二电阻的电阻值与剩余的第2电阻的电阻值不同。
13.一种半导体装置，其特征在于，具有：
第1外部端子，其被施加第1电压；
第2外部端子，其被施加第2电压；
第3外部端子；
第1配线，其与所述第1外部端子连接；
第2配线，其与所述第2外部端子连接；
第1内部阻塞电路，其与所述第1配线连接；
第1电阻和第1开关元件，其在所述第1配线与所述第2配线之间串联连接；
第2电阻，其连接在所述第1配线与所述第2配线之间；
开关部，其与所述第1电阻和所述第1开关元件之间的节点连接；
第2内部阻塞电路，其包含温度测定电路且与所述开关部电连接；以及
测试电路，其根据来自所述第3外部端子的信号，将所述第1开关元件断开，并将所述开关部接通从而将所述第2内部阻塞电路与所述第1电阻和所述第1开关元件之间的所述节点连接，
所述第1内部阻塞电路包含功率用晶体管、施密特触发器、以及设置在所述功率用晶体管与所述施密特触发器之间的对所述功率用晶体管进行驱动的栅极驱动电路。
14.一种半导体装置的识别方法，其进行权利要求1所述的半导体装置的产品识别，其特征在于，具有：
第1步骤，断开所述第1开关元件；
第2步骤，检测所述第1外部端子与所述第2外部端子之间的所述第2电阻的电阻值。
15.一种半导体装置的识别方法，其进行权利要求5所述的半导体装置的产品识别，其特征在于，具有：
第1步骤，断开所述第1开关元件，接通所述开关部；以及
第2步骤，根据所述第1外部端子与所述第2外部端子之间的电压来检测所述第2内部阻塞电路的电压。
16.一种半导体装置的识别方法，其进行权利要求7所述的半导体装置的产品识别，其特征在于，具有：
第1步骤，断开所述第1开关元件，接通所述第2开关元件；
第2步骤，检测所述第1外部端子与所述第2外部端子之间的所述第2电阻的电阻值。
17.一种半导体装置的识别方法，其进行权利要求7所述的半导体装置的产品识别，其特征在于，
所述半导体装置还具有：
开关部，其与所述第1电阻和所述第1开关元件之间的节点连接；以及
第2内部阻塞电路，其包含温度测定电路且与所述开关部电连接，
所述识别方法具有；
第1步骤，分别断开所述第1开关元件和所述第2开关元件，接通所述开关部；以及
第2步骤，根据所述第1外部端子与所述第2外部端子之间的电压来检测所述第2内部阻塞电路的电压。
CN201980018914.1A 2018-03-12 2019-03-08 半导体装置以及半导体装置的识别方法 Active CN111868537B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311783962.4A CN117761509A (zh) 2018-03-12 2019-03-08 半导体装置以及半导体装置的识别方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-044398 2018-03-12
JP2018044398 2018-03-12
PCT/JP2019/009343 WO2019176774A1 (ja) 2018-03-12 2019-03-08 半導体装置及び半導体装置の識別方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311783962.4A Division CN117761509A (zh) 2018-03-12 2019-03-08 半导体装置以及半导体装置的识别方法

Publications (2)

Publication Number Publication Date
CN111868537A CN111868537A (zh) 2020-10-30
CN111868537B true CN111868537B (zh) 2023-12-05

Family

ID=67907858

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311783962.4A Pending CN117761509A (zh) 2018-03-12 2019-03-08 半导体装置以及半导体装置的识别方法
CN201980018914.1A Active CN111868537B (zh) 2018-03-12 2019-03-08 半导体装置以及半导体装置的识别方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311783962.4A Pending CN117761509A (zh) 2018-03-12 2019-03-08 半导体装置以及半导体装置的识别方法

Country Status (5)

Country Link
US (2) US11735599B2 (zh)
JP (2) JP7218350B2 (zh)
CN (2) CN117761509A (zh)
DE (1) DE112019001314T5 (zh)
WO (1) WO2019176774A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024014084A1 (ja) * 2022-07-13 2024-01-18 ローム株式会社 半導体装置及び製品識別方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220174B (en) * 2003-07-08 2004-08-11 Winbond Electronics Corp Power source detector and detecting method thereof
CN1725484A (zh) * 2004-07-21 2006-01-25 罗姆股份有限公司 半导体装置及使用其的电源装置
JP2009254061A (ja) * 2008-04-03 2009-10-29 Seiko Epson Corp 半導体集積回路及びそのテスト方法
CN102668053A (zh) * 2009-12-08 2012-09-12 罗伯特·博世有限公司 具有半导体组件的电路装置
CN102832805A (zh) * 2011-05-18 2012-12-19 三星显示有限公司 Dc-dc转换器、包括其的显示装置和控制驱动电压的方法
JP2013108786A (ja) * 2011-11-18 2013-06-06 Renesas Electronics Corp 半導体集積回路
CN104569649A (zh) * 2013-10-29 2015-04-29 横河电机株式会社 信号处理装置
CN106468757A (zh) * 2015-08-21 2017-03-01 三垦电气株式会社 半导体模块的测试方法以及半导体模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58176966A (ja) 1982-04-09 1983-10-17 Nec Corp 集積回路装置
JPS60107852A (ja) 1983-11-16 1985-06-13 Toshiba Corp 半導体集積回路
JP3641517B2 (ja) 1995-10-05 2005-04-20 株式会社ルネサステクノロジ 半導体装置
JPH11109002A (ja) 1997-10-08 1999-04-23 Nec Corp 半導体樹脂封止装置
JP4836355B2 (ja) 2001-06-08 2011-12-14 ローム株式会社 半導体集積回路装置
JP4428504B2 (ja) 2003-04-23 2010-03-10 株式会社ルネサステクノロジ 半導体集積回路装置
US7696786B2 (en) * 2006-03-06 2010-04-13 On Semiconductor Precision differential level shifter
JP2010171369A (ja) * 2008-12-22 2010-08-05 Elpida Memory Inc 半導体装置
JP6091393B2 (ja) 2013-10-01 2017-03-08 三菱電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220174B (en) * 2003-07-08 2004-08-11 Winbond Electronics Corp Power source detector and detecting method thereof
CN1725484A (zh) * 2004-07-21 2006-01-25 罗姆股份有限公司 半导体装置及使用其的电源装置
JP2009254061A (ja) * 2008-04-03 2009-10-29 Seiko Epson Corp 半導体集積回路及びそのテスト方法
CN102668053A (zh) * 2009-12-08 2012-09-12 罗伯特·博世有限公司 具有半导体组件的电路装置
CN102832805A (zh) * 2011-05-18 2012-12-19 三星显示有限公司 Dc-dc转换器、包括其的显示装置和控制驱动电压的方法
JP2013108786A (ja) * 2011-11-18 2013-06-06 Renesas Electronics Corp 半導体集積回路
CN104569649A (zh) * 2013-10-29 2015-04-29 横河电机株式会社 信号处理装置
CN106468757A (zh) * 2015-08-21 2017-03-01 三垦电气株式会社 半导体模块的测试方法以及半导体模块

Also Published As

Publication number Publication date
WO2019176774A1 (ja) 2019-09-19
JP2023055784A (ja) 2023-04-18
JP7218350B2 (ja) 2023-02-06
US11735599B2 (en) 2023-08-22
US20230343795A1 (en) 2023-10-26
JPWO2019176774A1 (ja) 2021-03-25
CN111868537A (zh) 2020-10-30
US20210091119A1 (en) 2021-03-25
CN117761509A (zh) 2024-03-26
DE112019001314T5 (de) 2020-12-10

Similar Documents

Publication Publication Date Title
US11431162B2 (en) Smart electronic switch
US9513318B2 (en) Current or voltage sensing
WO2012153458A1 (ja) 制御装置
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
CN110865290B (zh) 功率半导体电路和用于确定功率半导体器件的温度的方法
CN112242831A (zh) 栅极驱动器电路和检测逆变器支路中的短路事件的方法
US20180269677A1 (en) Semiconductor element driving device
US20230343795A1 (en) Semiconductor device and semiconductor device identification method
US11521960B2 (en) Terminal protection circuit of semiconductor chip
US11171639B2 (en) Overvoltage protection
Hobrecht An intelligent BiCMOS/DMOS quad 1-A high-side switch
EP3229355B1 (en) Load driving device and in-vehicle control device using same
CN114070289A (zh) 具有负载电流感测模态的晶体管封装
US7906946B2 (en) Semiconductor integrated circuit device for providing series regulator
CN114270205A (zh) 用于通过功率半导体开关中的饱和检测来进行短路探测的方法和装置
Jeong et al. Effective resistor selection method for over current protection when using sense IGBT solution
JP4110701B2 (ja) 過電圧保護回路
CN113960462B (zh) 开关应用的过电流感测方案
KR101366588B1 (ko) 고집적 파워 모듈 패키지
US11469750B2 (en) Switching apparatus and determination apparatus
US11955957B2 (en) Smart electronic switch
KR100885274B1 (ko) 인버터 회로
Ruzza et al. Fast-responding over current detector circuit in high voltage technology for motor drive applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant