CN102668053A - 具有半导体组件的电路装置 - Google Patents

具有半导体组件的电路装置 Download PDF

Info

Publication number
CN102668053A
CN102668053A CN2010800556506A CN201080055650A CN102668053A CN 102668053 A CN102668053 A CN 102668053A CN 2010800556506 A CN2010800556506 A CN 2010800556506A CN 201080055650 A CN201080055650 A CN 201080055650A CN 102668053 A CN102668053 A CN 102668053A
Authority
CN
China
Prior art keywords
state
conducting
circuit arrangement
control connection
jockey
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800556506A
Other languages
English (en)
Other versions
CN102668053B (zh
Inventor
T·雅克
C·弗尔斯特
H·海尼施
J·朱斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN102668053A publication Critical patent/CN102668053A/zh
Application granted granted Critical
Publication of CN102668053B publication Critical patent/CN102668053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种电路装置(1)，其具有：半导体组件(2)，其具有功率连接端子(2.1，2.2)和与功率连接端子(2.1，2.2)电绝缘的、用于施加控制电压(U2)的控制连接端子(2.0)；控制连接端子接触面(3)，其用于控制连接端子(2.0)的接通，用于半导体组件(2)的电特性的测量。在此，设有连接装置(6)，尤其是反熔丝或开关装置，控制连接端子(2.0)可通过其与前置装置(4)电连接；其中，连接装置(6)能够从不导通的状态转变到导通的状态中，在所述导通的状态中控制连接端子(2.0)与前置装置(4)连接。在此，反熔丝可以集成在半导体组件的构造中。

Description

具有半导体组件的电路装置
背景技术
电压控制的功率半导体开关组件(例如MOSFET或IBGT)通常在其用作控制输入端的栅极上与前置装置连接，所述前置装置可以是触发器电路、驱动器电路和/或保护电路。作为保护电路已知有主动的箝位电路，通过所述箝位电路在超过箝位电压时主动地控制功率晶体管并且由此限制电压。在将电路构造成集成电路(IC)的情况下可以将箝位电路单片地集成到所述组件中。
栅极通常通过栅极氧化层与功率连接端子的导通的半导体区域分离。为了正常运行，栅极必须是充分绝缘的；所述特性可以通过在所述电路开始运行之前测量栅极漏电流来检验。此外，半导体组件可以经历栅极应力测试，其中在栅极与功率连接端子之间(例如在栅极与源极之间)施加高电压并且进行栅极氧化层的预时效，以便避免现场中的早期失效(Burn-In)。
但由于半导体组件与前置装置的固定连接产生以下问题：不能与流过前置装置的电流无关地测量用于检查栅极氧化物质量的栅极漏电流。
但为了能够实现这样的测量，在部分情况下设置两个彼此不接通的键合盘，其中一个键合盘与栅极连接而另一个键合盘与前置装置连接，使得首先通过栅极测量盘与探针的接通来实施测量，随后可以通过引线键合来彼此接通两个键合盘。
但为此因此需要键合的制造步骤，所述制造步骤导致附加的成本并且为此需要相应的结构空间，所述结构空间尤其在集成电路中是干扰性的。此外，引线键合对机械影响是敏感的，使得其对常见震动的汽车适应性往往是有限的。
此外已知的是，不可逆地破坏结构。在安全结构或者“熔丝”结构的情况下，例如通过电脉冲或激光切割使所述结构从低欧姆(即通常导电足够好的)状态转变到高欧姆(即基本上绝缘的)状态中。相应地还已知了可以进行相反方向上的转变(即从高欧姆的初始状态到低欧姆的状态中的转变)。US 5818749A1和US 6773967B1示出这种可熔连接结构，其也称作“反熔丝(Antifuse)”并且可以通过功率脉冲不可逆地从高欧姆状态转变到低欧姆状态中。在此，在US 5818749A1中破坏pn结，在US 6773967B1中破坏介电绝缘层。
发明内容
根据本发明，在控制连接端子(即尤其是栅极)与前置装置之间设有连接装置，所述连接装置首先是足够绝缘或高欧姆的，以便能够实现半导体组件的测量，并且随后可以被转变到导电的或者低欧姆的状态中，在所述导电的或者低欧姆的状态中其因此将控制连接端子与前置装置连接。所述测量尤其可以是栅极漏电流测量和/或栅极应力测量。前置装置可以是根据本发明的电路装置的一部分或者可以是外部的。
与具有事后所需的键合的常规系统不同，根据本发明原则上不需要随后施加导电的、附加的装置，而是已经存在的连接装置可以转变到其导电状态中。因此，根据本发明可以首先进行完整的测量，随后通过连接装置转变到其导电状态中来直接构造功率半导体组件的控制连接端子或者栅极与前置装置之间的最终接通。
根据本发明，既可以不可逆地也可以可逆地进行从高欧姆状态到低欧姆状态的转变。为了构造不可逆的转变，尤其是可以构造反熔丝结构，其通过功率脉冲转变到其导电状态中。根据本发明，反熔丝结构可以集成到另一电路的层构造中；为此，尤其可以首先在栅极测量盘的金属层下方以及导电层(例如半导体层)的上方构造绝缘层，其中随后在构造导电连接的情况下例如通过熔化的金属进入破坏区域中来破坏所述绝缘层。
因此，可以通过共同的金属层的结构化来构造两个首先分离的盘(接触面)或者盘区域，其中一个与导电的半导体层(例如高掺杂的多晶硅层)电连接，所述导电的半导体层通过绝缘层与另一个盘分离。通过两个盘的接通，功率脉冲可以在测量之后通过反熔丝结构(即绝缘层)来传导，无需通过所述功率脉冲损坏开关装置的其他部分，其中在反熔丝结构转变到其导电状态中之后，两个盘区域可以构造共同的盘以进行栅极的随后接通。
例如可以在使用半导体开关组件(例如MOSFET)的情况下实现可在其高欧姆状态和低欧姆状态之间可逆地转变的连接装置，在开始的测量或者测试时与栅极的随后持久的接通不同地触发所述半导体开关组件。所述不同的触发可以通过合适的信号盘来实现，例如为了测试以信号加载所述信号盘并且随后将所述信号盘置于定义的电势上，以便实现导电连接。此外，例如可以通过连接装置的信号盘或控制路径的触发线路中的激光切割或反熔丝连接实现半导体开关的控制的随后改变，使得在使用半导体开关装置时也可以不可逆地转变到其导电状态中。
所述半导体开关组件尤其可以是集成的。尤其也可以自身又构造分立的组件，即例如已经集成了连接装置和(可能的)箝位结构的半导体组件，从而其可以作为常见的半导体组件进行接通，并且在接通状态中首先实现所述测量，并且随后通过连接装置转变到其导电状态中而最终接通。
根据本发明，由此得到一些优点。可以实现半导体组件上的测量、尤其是栅极漏电流的测量和栅极应力测试，而在此无需前置装置已经一起接通并且因此可能使测量失真或者由于加载电压而影响测量。在测量之后取消通过引线键合(即附加地施加的导电装置)的高成本键合；最终的接通通过已经存在的连接装置转变到其导电状态中来进行，这可以以相对较小的开销来实现。在此，根据本发明的电路装置比常规的、需键合的开关装置需要更少的空间需求，其中提高了相对于外部影响(尤其是振动和加速)的安全性，因此还保证了高的汽车适应性。
附图说明
图1示出根据一个实施方式的根据本发明的具有漏极-栅极电压和栅极-源极电压的箝位的电路装置的电路图；
图2示出根据另一实施方式的具有仅仅一个箝位的电路装置的电路图；
图3a示出根据本发明的半导体组件在不可逆的接通之前的层结构的示图；
图3b示出不可逆的接通之后的图3a中的示图；
图4a、b、c示出根据不同实施方式的通过施加功率脉冲来连接或者接通的步骤；
图5示出根据一个实施方式的测量盘和栅极键合盘的构造；
图6示出根据另一实施方式的具有能够可逆地接通的栅极触发的电路装置的电路图；
图7示出另一实施方式的具有能够可逆地接通的栅极触发的电路图；
图8示出另一实施方式的具有能够不可逆地接通的栅极触发的电路图；
图9示出另一实施方式的电路图；
图10示出图9的实施方式的不同电势根据时间的信号变化曲线。
具体实施方式
在图1示出了根据第一实施方式的根据本发明的电路装置1，其具有功率MOSFET 2、栅极键合盘3和连接在MOSFET 2的栅极前面的前置装置4，所述前置装置在此是保护装置4(尤其是如所示那样是具有齐纳二极管4.1、4.2、4.3、4.4的箝位结构)。根据本发明，如此设置测量盘5和反熔丝6，使得反熔丝6连接在测量盘5与栅极键合盘3之间。因此，测量盘5、反熔丝6和栅极键合盘3串联在MOSFET 2的栅极2.0前面并且通过MOSFET 2的漏极与源极之间的箝位结构4箝位。补充地，在图1中示出了漏极连接端子2.1和源极连接端子2.2，它们例如也可以被构造为键合盘；未以电路符号明确示出的栅极氧化物2.4在栅极2.0下方示出。在图1中示出的电路装置1可以通过分立的组件构造或者也可以集成地构造。
反熔丝6在所示的起始状态中是不导通的，即其截止或者表现得如同高欧姆电阻。通过功率脉冲可以使反熔丝6不可逆地转变到导电的、即低欧姆的状态中。
在具有高欧姆的反熔丝6的所示初始状态中，可以进行栅极漏电流的测量，其方式是，在栅极键合盘3与功率连接端子2.1和2.2中的一个之间施加电压，而没有显著的电流流经保护装置4，因为流经反熔丝6的电流是可忽略的并且不显著地影响测量结果；如果栅极漏电流足够低并且低于允许的极限值，则其在此基本上也是不显著的，如果所测量的电流中一个显著的部分流经保护装置4和高欧姆的反熔丝6并且因此测量值高于栅极漏电流。
图2示出电路装置1a的与图1不同的实施方式，在所述电路装置中没有设置漏极箝位，因此保护装置4a仅仅具有两个齐纳二极管4.3和4.4以进行源极箝位，除此之外功能与图1相同。
在图1和图2中示出的电路装置1和1a可以是一个更大的集成电路的一部分或者也可以被构造为分立的半导体组件。因此，例如图1可以被构造为分立的半导体组件1，其中构成保护装置4的齐纳二极管4.1至4.4和反熔丝6是集成的并且构造有键合盘3、2.1、2.2，其中根据本发明附加地构造有测量盘。
图3a、3b示出反熔丝6的集成构造，而层结构中层厚度的表示不是完全符合比例的。在硅衬底10上附加地构造有下绝缘层11，尤其是被构造为场氧化物层，即通过已知的方式通过氧化构造为SiO2。在场氧化物层11上沉积导通的多晶硅层12并且所述多晶硅层12侧向结构化。多晶硅尤其可以是高掺杂的，以便避免肖特基接触的形成。在多晶硅层12上尤其是作为中间氧化物层沉积有上绝缘层13，并且所述上绝缘层13如此结构化，使得其部分地覆盖多晶硅层12，其中其尤其构造——在此通过虚线示出的——相对较薄的燃烧段区域13a，其覆盖多晶硅层12的倾斜下降的边沿12a。在多晶硅层12的上方，在上绝缘层13中构造有凹槽13b。在上绝缘层13上沉积有例如由铝构成的金属层14，所述金属层14如此侧向结构化，使得第一接触区域14a沉积在上绝缘层13上并且覆盖燃烧段区域13a。第二接触区域14b通过凹槽14c与第一接触区域14a分离并且如此施加在上绝缘层13上，使得其填充凹槽13b并且因此接触多晶硅层12。在此，第一接触区域14a可以直接充当栅极键合盘3或者充当栅极键合盘3的一部分，并且相应地第二接触区域5充当测量盘5或者测量盘5的一部分，或者相反。
如果从图3a的初始状态出发在接触区域14a和14b之间、即在栅极键合盘3与测量盘5之间施加例如具有约20mA的30-40V的功率脉冲，则可以在电压足够的情况下穿过上绝缘层13在其燃烧段区域13a中实现击穿，使得根据图3b在此破坏上绝缘层13并且在接触区域14a与多晶硅层12之间形成通孔接通15；因此，第一接触区域14a的金属流到上绝缘层13的被完全或部分破坏的燃烧段区域13a中并且接触导通的多晶硅层12，从而随后接触区域14a和14b彼此接通。因此根据图3b，反熔丝6不可逆地在其导通的、低欧姆的状态中。
替代根据图3a、3b的构造，也可以在半导通的材料、例如pn结中形成燃烧段。
图4a至4c示出根据本发明的电路装置或者根据本发明的半导体组件的不同实施方式以及燃烧反熔丝6以便使其从其高欧姆的或者绝缘的初始状态转变到其导电的或者低欧姆的初始状态中的可能过程。图4a示出相应于图1的电路装置1。在此，将接触电极18、19置于测量盘5和栅极键合盘3上，以便构造电接通，以及随后通过信号源20或者电压源施加2毫秒在此例如30-40V和例如20mA的功率电压脉冲，所述功率电压脉冲因此施加在反熔丝6上并且足以产生在图3a、3b中描述的电压击穿。在此没有加载保护装置4和MOSFET 2；有利地，在图3中上绝缘层13在其薄的燃烧段区域13a中比MOSFET 2的栅极氧化物2.4更薄，其中在必要时也可以通过确定齐纳二极管4.1至4.4的尺寸来实现：功率电压脉冲足够弱地施加在MOSFET 2的源极与栅极以及漏极与栅极之间。
在图4b的电路装置1b中，信号源20通过电极18、19施加在漏极连接端子2.1和栅极键合线3之间；此外，为了使源极连接端子2.2与栅极键合盘3短路而施加接触电极23、24，以便不加载源极-栅极结并且因此不加载MOSFET 2的栅极氧化物。在根据图4c的替代的信号加载中，信号源20通过电极18、19施加在栅极键合盘3与源极连接端子2.2之间，并且漏极和栅极短路。因此，在电路装置1b的实施方式中可以取消测量盘5。由信号源20输出的功率电压脉冲在图4b中流经箝位结构4的具有齐纳二极管4.1和4.2的上部分并且流经反熔丝6，在图4c中相应地流经箝位结构4的齐纳二极管4.3和4.4并且流经反熔丝6。在图4b、4c的实施方式中取消测量盘5。但在图4c的实施方式中可能出现MOSFET 2的栅极氧化物的损坏。在此，替代图3a的构造尤其可以使用具有pn结的反熔丝6，因为在此例如在施加5伏时已经可以实现燃烧过程以不可逆地转变到低欧姆状态中，而MOSFET 2的栅极氧化物例如具有50V的击穿电压。
在图1、2以及4a的实施方式中，测量盘5可以如在图5中示出的那样集成在栅极键合盘3中。因此，通过反熔丝6集成在开关装置1、1a和1b中以及必要时开关装置1和1a中的所述盘构造，没有提高集成电路的面积需求。因此，接触电极在测量栅极氧化物漏电流时被置于栅极键合盘3和测量盘5上；在反熔丝6转变到低欧姆状态中之后，栅极键合盘3和测量盘5接通，使得随后可以将栅极键合盘3和测量盘5的整个面积用于施加键合，即由面积3和5形成通常大小的键合盘。
根据另一根据本发明的构造，也可以在电路技术上实现可接通的栅极触发或者栅极与前置装置的事后连接。由此尤其也能够实现可逆的可接通性。
图6示出电路装置31的以下实施方式：其又可以集成地构造或者由各个分立的组件构造。在此，MOSFET 2被构造为增强型n沟道MOSFET，即自截止，其中也可以设置具有栅极触发的其他MOSFET或者晶体管，例如IGBT。在栅极2.0上通过前置电阻33连接开关装置32，所述开关装置32可以接通在这里没有详细描述的前置装置34。前置装置34可以包括相应于图1、2中的箝位结构4的箝位结构和/或触发电路。开关装置32例如由两个串联的MOSFET、例如p沟道MOSFET 35和n沟道MOSFET 36形成。其栅极35.0、36.0共同接通并且通过信号盘38触发。此外，栅极35.0和36.0以及信号盘38通过下拉电阻39例如接地37，以便在信号盘38上没有施加信号时确保定义的电势。MOSFET 2的栅极2.0相应地通过电阻40接地。此外，在开关装置32与前置电阻33之间连接栅极应力盘42。与图1至图4的反熔丝6不同，开关装置32通过信号盘38的相应接通和触发可逆地接通和断开。
因此，根据MOSFET 35、36的构造，开关装置32在正常状态中(在所述正常状态中在信号盘38上没有施加信号)可以是导通的，使得MOSFET 2的栅极2.0与前置装置34连接；为了实施栅极应力测试和/或栅极氧化物漏电流测量(例如通过电极)在信号盘38上施加相应的信号，使得开关装置32截止。因此，在栅极氧化物漏电流测量中，在信号盘38上施加高信号或者高电压水平，使得开关装置32截止，并且通过加载栅极应力盘42以高电压、例如50V来实施栅极应力测量。因此，开关装置32形成转换门，以便在功率MOSFET 2的栅极2.0与前置装置34之间形成能够导电的连接。
当栅极2.0通过电阻40的地连接取消并且盘42直接地——在没有电阻33的情况下——置于栅极2.0上时，则图6的电路装置31也可以用于栅极漏电流测量。
图7示出与图6略微不同的实施方式，其中功率MOSFET 2通过其栅极2.0又相应于图6中那样通过电阻40接地，或者前置装置可通过电阻33和开关装置32接通，并且栅极应力盘42通过前置电阻33连接到栅极2.0上。但在图7中，MOSFET 35和36的栅极35.0和36.0通过上拉电阻52置于供电电压Vc或另一正电势上并且通过反熔丝54接地37。因此，反熔丝54在初始状态中首先是高欧姆的或者截止的，从而可以截止开关装置32并且通过栅极盘42实施栅极氧化物漏电流测量以及可能的其他测量。随后使反熔丝54燃烧并且转变到其导电的状态中(例如通过供电电压连接端子Vc上的功率脉冲)，使得栅极35.0和36.0随后接地，因此开关装置32持久地导电，并且可能连接的前置装置与功率MOSFET 2的栅极2.0连接。在此，反熔丝54又相应于图3构造或者由小的pn结构造。
在此，在图6和7中，负载分别连接在功率MOSFET 2的漏极连接端子上。
图8示出开关装置61的另一实施方式，其中与图6相比在其余结构相对应的情况下取代信号盘38设置激光熔丝62或者激光保险装置，栅极35.0和36.0通过所述激光熔丝或者激光保险装置置于供电电压Vc或者正电势上。因此，首先在激光熔丝62完好的情况下开关装置32截止，使得可以通过栅极应力盘42来实施测量，随后例如通过激光束不可逆地中断或者破坏激光熔丝62。因此，开关装置32的栅极35.0和36.0随后通过下拉电阻39接地37，从而开关装置32持久地导通。
图9示出车辆中的电路装置71的一个实现方式，其具有所绘出的例如12V的电压源72。此外，设有信号源73、74、75，这些信号源以已知的方式通过集成电路或所连接的具有不同目的和任务的其他组件来设计，其中负载在这里表示为电阻76。补充地，在电压源75上连接有二极管、例如齐纳二极管77。在此，前置装置由信号源74与在后面连接的电阻78(或其输出电阻78)构造。绘出了栅极电势U2和触发电势U4，所述触发电势施加在开关装置32的输入端上。
图10示出一个示例性实现方式中图9中的开关装置71的电势U2(实线)和U4(虚线)的信号变化曲线，其中电压U以零线0V相对于时间t绘出。在时刻t0(即在0ms)时直到例如100ms(毫秒)时的第一时刻t1，功率MOSFET 2的栅极2.0上的栅极电势U2的变化曲线跟随触发电势U4。在此，例如可以U4＝5V和U2＝4.8V，即具有开关装置32和电阻33上的较小电压降。
在t1＝100ms时，输出电势U4示例性地下降到0V，从而U2相应地下降到0V，直到t2(例如t2＝200ms)信号源72被接通并且因此开关装置32截止。在此，根据所示示例，触发电势U4可以如所示那样同时或者随后升高，而U2不受影响：U2保持在0V上。
在时刻T3(例如t3＝300ms)，实施栅极应力测试，其中由电压源75输出例如20V的电压；在图6、7、8的实现方式中，通过电极相应地在栅极应力盘42上施加例如20V的相应的电压。由此，根据电阻33和40的大小按照由其构成的分压电路，栅极电势U2随后升高到相应高的值。在此例如可以设计具有1k欧姆的前置电阻33和具有100k欧姆的下拉电阻40，其中在二极管77上下降相应的触发电压，从而U2例如具有值19.8V。由电压源75输出的20V的电压在此通过截止的开关装置32略微反作用，从而例如U4可以升高到约2V。

Claims (15)

1.电路装置(1，1a，1b，31，51，61，71)，其具有：
半导体组件(2)，其具有功率连接端子(2.1，2.2)和与所述功率连接端子(2.1，2.2)电绝缘的、用于施加控制电压(U2)的控制连接端子(2.0)；
控制连接端子接触面(3，42)，其用于所述控制连接端子(2.0)的接通，用于所述半导体组件(2)的电特性的测量；
其特征在于，
设有连接装置(6，32)，所述控制连接端子(2.0)可通过所述连接装置(6，32)与前置装置(4；34；78；74)电连接；
其中，所述连接装置(6，32)能够从不导通的状态转变到导通的状态中，在所述不导通的状态中所述控制连接端子(2.0)不与所述前置装置(4；34；78；74)电连接，在所述导通的状态中所述控制连接端子(2.0)与所述前置装置(4；34；78；74)电连接。
2.根据权利要求1所述的电路装置，其特征在于，所述半导体组件是MOSFET(2)或IGBT并且所述半导体组件的控制连接端子是通过栅极绝缘层(2.4)与其功率连接端子(2.1，2.2)分离的栅极(2.0)。
3.根据权利要求2所述的电路装置(1，1a，31，51，61，71)，其特征在于，所述控制连接端子接触面(3，42)被设置用于测量栅极漏电流和/或用于实施栅极应力测试，以求得栅极绝缘层的电压击穿。
4.根据以上权利要求中任一项所述的电路装置，其特征在于，所述前置装置是用于相对于所述功率连接端子(2.1，2.2)进行所述控制电压(U2)的电压限制的箝位结构(4)和/或用于触发所述半导体组件(2)的控制连接端子(2.0)的触发电路(78，74)。
5.根据以上权利要求中任一项所述的电路装置，其特征在于，所述连接装置(6)能够不可逆地从其不导通的状态转变到所述导通的状态中。
6.根据权利要求5所述的电路装置，其特征在于，所述连接装置是反熔丝(6)或者具有反熔丝(6)，所述反熔丝(6)能够通过加载功率脉冲在内部结构、例如绝缘层(13a)或半导体结至少部分破坏的情况下转变到所述导通的状态中。
7.根据权利要求6所述的电路装置，其特征在于，所述电路装置被构造为集成电路，其中，所述控制连接端子(2.0)由至少一个金属层(14)构造，其中，所述反熔丝(6)被构造在绝缘层(13)中或者被构造为所述绝缘层(13)的一部分，所述绝缘层(13)使所述金属层(14)与另一导电层(12)分离和绝缘，其中，在所述绝缘层(13)中构造有燃烧段区域(13a)，所述燃烧段区域(13a)可通过加载所述功率脉冲被破坏并且可通过所述金属层(14)的金属填充。
8.根据权利要求7所述的电路装置，其特征在于，所述绝缘层(13)在其燃烧段区域(13a)中比所述半导体组件(2)的绝缘层(2.4)更薄。
9.根据权利要求6至8中任一项所述的电路装置，其特征在于，所述电路装置具有与所述控制连接端子接触面(3)分离的测量接触面(5)，所述测量接触面(5)可接通以在所述测量接触面(5)与所述控制连接端子接触面(3)之间施加所述功率脉冲。
10.根据权利要求9所述的电路装置，其特征在于，所述测量接触面(5)集成在所述控制连接端子接触面(3)中，并且在所述连接装置(6，42)转变到其导电状态中之后两个接触面(3，5)能够共同接通。
11.根据权利要求1至5中任一项所述的电路装置，其特征在于，所述连接装置是开关装置(32)或者具有开关装置(32)，所述开关装置(32)能够在用于所述半导体组件(2)的测量的截止状态和用于所述控制连接端子(2.0)与所述前置装置(4；34；74，78)的连接的导通状态之间进行转换。
12.根据权利要求11所述的电路装置，其特征在于，所述电路装置具有用于触发所述开关装置(32)的信号接触面(38)，其中，所述信号接触面(38)可接通用于输入开关信号，并且所述开关装置(32)在所述信号接触面(38)的未接通状态中处于其导通的状态中。
13.根据权利要求11所述的电路装置，其特征在于，所述开关装置(32)的控制输入端(35.0，36.0)通过能够可逆地从不导通的状态转变到导通的状态中的第二连接装置(54)与第一电势(37)连接并且通过电阻装置(52)与第二电势(Vc)连接，
其中，在所述第二连接装置(54)的不导通的状态中，以所述第二电势(Vc)加载的控制输入端(35.0，36.0)将所述开关装置(32)保持在其截止状态中，
其中，在所述第二连接装置(54)的导通的状态中，所述开关装置(32)的控制输入端(35.0，36.0)与所述第一电势(37)连接，用于调节所述开关装置(32)的导通的状态。
14.根据权利要求11所述的电路装置，其特征在于，所述开关装置(32)的控制输入端(35.0，36.0)通过能够可逆地从导通的状态转变到不导通的状态中的第二连接装置(62)与第一电势(Vc)连接并且通过电阻装置(39)与第二电势(37)连接，
其中，在所述第二连接装置(62)的导通的状态中，以所述第一电势(Vc)加载的控制输入端(35.0，36.0)将所述开关装置(32)保持在其截止状态中，
其中，在所述第二连接装置(62)的不导通的状态中，所述开关装置(32)的控制输入端(35.0，36.0)与所述第二电势(37)连接，用于调节所述开关装置(32)的导通的状态。
15.用于测试半导体组件(2)的方法，所述方法具有以下步骤：
借助于电极接通至少一个控制连接端子接触面(3，42)，
通过加载击穿电压一方面通过接通的控制连接端子接触面(3，42)并且另一方面通过另一接触面(5)或所述半导体组件(2)的功率连接端子(2.1，2.2)来测量控制连接端子漏电流和/或实施控制连接端子压力测试，
使所述连接装置(6，32)从其不导通的初始状态转变到导通的状态中，在所述导通的状态中所述半导体组件(2)的控制连接端子(2.0)可与或与前置装置(4，34)连接。
CN201080055650.6A 2009-12-08 2010-10-22 具有半导体组件的电路装置 Active CN102668053B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009047670.9 2009-12-08
DE102009047670.9A DE102009047670B4 (de) 2009-12-08 2009-12-08 Schaltungseinrichtung mit einem Halbleiter-Bauelement
PCT/EP2010/065919 WO2011069737A1 (de) 2009-12-08 2010-10-22 Schaltungseinrichtung mit einem halbleiter-bauelement

Publications (2)

Publication Number Publication Date
CN102668053A true CN102668053A (zh) 2012-09-12
CN102668053B CN102668053B (zh) 2016-03-02

Family

ID=43332740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080055650.6A Active CN102668053B (zh) 2009-12-08 2010-10-22 具有半导体组件的电路装置

Country Status (7)

Country Link
US (1) US9275915B2 (zh)
EP (1) EP2510540A1 (zh)
JP (1) JP5559348B2 (zh)
CN (1) CN102668053B (zh)
DE (1) DE102009047670B4 (zh)
TW (1) TWI563623B (zh)
WO (1) WO2011069737A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799154A (zh) * 2016-08-31 2018-03-13 佳能株式会社 半导体装置、液体排出头基板、液体排出头及装置
CN111868537A (zh) * 2018-03-12 2020-10-30 罗姆股份有限公司 半导体装置以及半导体装置的识别方法
CN112715004A (zh) * 2018-07-17 2021-04-27 海拉有限责任两合公司 开关装置以及开关装置的运行方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013038898A1 (ja) 2011-09-14 2013-03-21 本田技研工業株式会社 電圧監視回路及び該電圧監視回路を搭載した車両
KR20150092212A (ko) * 2012-11-26 2015-08-12 디3 세미컨덕터 엘엘씨 수직 반도체 디바이스의 정밀도 개선을 위한 디바이스 아키텍처 및 방법
WO2015060278A1 (ja) * 2013-10-24 2015-04-30 株式会社村田製作所 複合保護回路、複合保護素子および照明用ｌｅｄ素子
CN109039328B (zh) * 2014-06-30 2022-08-26 意法半导体研发(深圳)有限公司 支持压力测试的具有栅极钳位的驱动器电路
US9331672B2 (en) * 2014-06-30 2016-05-03 STMicroelectronics (Shenzhen) R&D Co. Ltd Driver circuit with gate clamp supporting stress testing
DE102015205527B3 (de) * 2015-03-26 2016-09-29 Robert Bosch Gmbh Transistor mit integriertem Gate-Source-Widerstand
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4426307A1 (de) * 1994-07-25 1996-02-01 Bosch Gmbh Robert Integrierte Schaltung mit einem Gate Oxid
EP0869370A1 (en) * 1997-04-01 1998-10-07 STMicroelectronics S.r.l. Means for testing a gate oxide
DE19931082A1 (de) * 1999-07-06 2001-01-25 Bosch Gmbh Robert Abgleichbares Halbleiterbauelement
EP1681719A2 (en) * 2005-01-13 2006-07-19 Delphi Technologies, Inc. Semiconductor device with split pad design
CN1835315A (zh) * 2005-01-05 2006-09-20 因芬尼昂技术股份公司 用于esd保护的器件、装置和系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213066A (en) * 1978-08-11 1980-07-15 General Motors Corporation Solid state switch
JP2550703B2 (ja) 1989-04-28 1996-11-06 日本電装株式会社 半導体装置
JPH0567661A (ja) * 1991-09-10 1993-03-19 Nippondenso Co Ltd 電力用半導体装置
JP3353388B2 (ja) * 1993-06-23 2002-12-03 株式会社デンソー 電力用半導体装置
US5818749A (en) 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
DE10135168A1 (de) * 2001-07-19 2003-02-13 Bosch Gmbh Robert Vorrichtung zum Schutz elektronischer Bauelemente
US20030062594A1 (en) * 2001-10-01 2003-04-03 Chin-Yang Chen Anti-fuse structure with low on-state resistance and low off-state leakage
US6773967B1 (en) 2002-01-04 2004-08-10 Taiwan Semiconductor Manufacturing Company Method to prevent antifuse Si damage using sidewall spacers
DE10227009B4 (de) 2002-06-18 2008-08-28 Robert Bosch Gmbh Detektionseinrichtung für Übertemperaturereignisse eines elektronischen Bauelements und Verfahren zum Detektieren eines Übertemperaturereignisses
US7074707B2 (en) * 2003-09-15 2006-07-11 International Business Machines Corporation Method of fabricating a connection device
JP4375198B2 (ja) * 2004-10-26 2009-12-02 株式会社デンソー 負荷駆動用半導体装置
JP4337711B2 (ja) * 2004-11-17 2009-09-30 株式会社デンソー 半導体素子制御装置
DE102004059643B4 (de) 2004-12-10 2009-11-12 Infineon Technologies Ag Gateansteuerschaltung für einen Leistungstransistor mit isoliertem Gate
US7608948B2 (en) * 2006-06-20 2009-10-27 Lutron Electronics Co., Inc. Touch screen with sensory feedback
JP2009054061A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置
US8390326B2 (en) * 2009-05-05 2013-03-05 William Marsh Rice University Method for fabrication of a semiconductor element and structure thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4426307A1 (de) * 1994-07-25 1996-02-01 Bosch Gmbh Robert Integrierte Schaltung mit einem Gate Oxid
EP0869370A1 (en) * 1997-04-01 1998-10-07 STMicroelectronics S.r.l. Means for testing a gate oxide
DE19931082A1 (de) * 1999-07-06 2001-01-25 Bosch Gmbh Robert Abgleichbares Halbleiterbauelement
CN1835315A (zh) * 2005-01-05 2006-09-20 因芬尼昂技术股份公司 用于esd保护的器件、装置和系统
EP1681719A2 (en) * 2005-01-13 2006-07-19 Delphi Technologies, Inc. Semiconductor device with split pad design

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799154A (zh) * 2016-08-31 2018-03-13 佳能株式会社 半导体装置、液体排出头基板、液体排出头及装置
CN107799154B (zh) * 2016-08-31 2021-12-10 佳能株式会社 半导体装置、液体排出头基板、液体排出头及装置
CN111868537A (zh) * 2018-03-12 2020-10-30 罗姆股份有限公司 半导体装置以及半导体装置的识别方法
CN111868537B (zh) * 2018-03-12 2023-12-05 罗姆股份有限公司 半导体装置以及半导体装置的识别方法
CN112715004A (zh) * 2018-07-17 2021-04-27 海拉有限责任两合公司 开关装置以及开关装置的运行方法

Also Published As

Publication number Publication date
JP2013513245A (ja) 2013-04-18
US9275915B2 (en) 2016-03-01
CN102668053B (zh) 2016-03-02
US20120306528A1 (en) 2012-12-06
DE102009047670A1 (de) 2011-06-09
DE102009047670B4 (de) 2020-07-30
EP2510540A1 (de) 2012-10-17
WO2011069737A4 (de) 2012-02-02
JP5559348B2 (ja) 2014-07-23
TW201135897A (en) 2011-10-16
WO2011069737A1 (de) 2011-06-16
TWI563623B (en) 2016-12-21

Similar Documents

Publication Publication Date Title
CN102668053B (zh) 具有半导体组件的电路装置
US9368434B2 (en) Electronic component
US8461670B2 (en) Semiconductor component and method of manufacture
US20160155677A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20100126834A1 (en) Switch and esd protection element
US20100213570A1 (en) Antifuse
CN104347320A (zh) Mems开关设备和制造方法
KR910003834B1 (ko) Mos트랜지스터회로
CN110168387B (zh) 负载驱动装置
US8247899B2 (en) Power semiconductor module comprising a connection device with internal contact spring connection elements
KR19980087130A (ko) 향상된 패키징을 위한 집적회로 칩 구조
US9354269B2 (en) Semiconductor device and method of detecting wire open failure thereof
KR100267492B1 (ko) 여분 셀의 프로그래밍을 위한 엔티퓨즈를 가지는 리페어 회로및 그 제조 방법
CN104576122A (zh) 微型开关
KR20030019081A (ko) 핀 콘택트 불량을 적절히 검출할 수 있는 반도체 집적 회로
US7724011B2 (en) Semiconductor integrated circuit device with power lines improved
JP4449428B2 (ja) 半導体装置の製造方法および半導体装置の試験方法
US5391951A (en) Integrated circuit having an adjusting component and an adjustable thyristor
US10649021B2 (en) Power transistor, driver and output stage including an active region, a metallization level, and a further metallization level
CN215527722U (zh) 熔断开关、熔断控制结构以及熔断系统
US7851870B2 (en) Monolithically integrated semiconductor assembly having a power component and method for producing a monolithically integrated semiconductor assembly
US20220399885A1 (en) Switch device
CN114895170A (zh) 电性测试结构及电性测试方法
CN113540024A (zh) 熔断开关、熔断控制结构以及熔断系统
JP2021176163A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant