Beschreibung
Titel
Schaltunqseinrichtunq mit einem Halbleiter-Bauelement Stand der Technik
Spannungsgesteuerte Leistungs- Halbleiterschalter-Bauelemente, z. B. MOS- FETs oder IBGTs, sind im Allgemeinen an ihrem als Steuereingang dienenden Gate mit einer Vorschalteinrichtung verbunden, die eine Ansteuer-, Treiberund/oder Schutzschaltung sein kann. Als Schutzschaltung sind aktive Klammerschaltungen bekannt, durch die ein Leistungstransistor beim Überschreiten einer Klammerspannung aktiv aufgesteuert wird und hierdurch die Spannung begrenzt. Bei Ausbildung der Schaltung als integrierte Schaltung (IC) kann die Klammerschaltung monolithisch in das Bauelement integriert sein.
Das Gate ist im Allgemeinen über eine Gateoxidschicht elektrisch von den leitenden Halbleiterbereichen der Leistungsanschlüsse getrennt. Zur ordnungsgemäßen Funktion muss das Gate hinreichend isoliert sein; diese Eigenschaft kann durch Messung des Gate-Leckstroms vor der Inbetriebnahme der Schaltung ü- berprüft werden. Weiterhin kann das Halbleiter-Bauelement einem Gate-Stress- Test ausgesetzt werden, bei dem eine hohe Spannung zwischen dem Gate und einem Leistungsanschluss, z. B. zwischen Gate und Source angelegt wird und Voraltern der Gateoxidschicht vorgenommen wird, um Frühausfälle im Feld zu vermeiden (Burn-In).
Durch die feste Verschaltung des Halbleiter-Bauelementes mit der Vorschalteinrichtung ergibt sich jedoch das Problem, dass der Gate-Leckstrom zur Prüfung der Gateoxid-Qualität nicht unabhängig von dem Strom durch die Vorschalteinrichtung gemessen werden kann.
Um dennoch eine derartige Messung zu ermöglichen, werden zum Teil zwei nicht miteinander kontaktierte Bondpads vorgesehen, von denen einer mit dem Gate und der andere mit der Vorschalteinrichtung verbunden ist, so dass zunächst eine Messung durch Kontaktierung des Gate-Messpads mit einer Prüfnadel durch- geführt werden kann und nachfolgend die beiden Bondpads durch einen Drahtbond miteinander kontaktiert werden können.
Hierfür ist somit jedoch ein Fertigungsschritt des Bondens erforderlich, welcher zusätzliche Kosten verursacht und wozu ein entsprechender Bauraum erforder- lieh ist, der insbesondere bei einer integrierten Schaltung störend ist. Weiterhin sind Drahtbonds empfindlich gegenüber mechanischen Einflüssen, so dass ihre Automotive-Tauglichkeit gegenüber den üblichen Erschütterungen oftmals begrenzt ist. Weiterhin ist es bekannt, Strukturen irreversibel zu zerstören. Bei Sicherungsstrukturen bzw.„Fuse"-Strukturen wird durch z. B. einen elektrischen Puls oder einen Laser-Cut die Struktur von einem niederohmigen, d. h. im Allgemeinen hinreichend leitfähigen Zustand in einen hochohmigen, d. h. im Wesentlichen isolierenden Zustand überführt. Entsprechend sind auch Strukturen bekannt, die eine Überführung in umgekehrter Richtung, d. h. von einem hochohmigen Ausgangszustand in einen niederohmigen Zustand überführt werden können. Die US 5818749 A1 und die US 6773967 B1 zeigen derartige fusabel link - Strukturen, die auch als„Antifuse" bezeichnet werden und durch einen Leistungspuls irreversibel von einem hochohmigen Zustand in einen niederohmigen Zustand überführt werden können. Bei der US 5818749 A1 wird hierbei ein pn-Übergang, bei der
US 6773967 B1 eine dielektrische, isolierende Schicht zerstört.
Offenbarung der Erfindung Erfindungsgemäß ist zwischen dem Steueranschluss, d. h. insbesondere einem
Gate, und der Vorschalteinrichtung eine Verbindungseinrichtung vorgesehen, die zunächst hinreichend isolierend bzw. hochohmig ist, um eine Messung des Halbleiter-Bauelementes zu ermöglichen, und nachfolgend in einen leitfähigen bzw. niederohmigen Zustand überführt werden kann, in der sie somit den Steueran- schluss mit der Vorschalteinrichtung verbindet. Die Messung kann insbesondere eine Gate-Leckstrommessung und/oder eine Gate-Stressmessung sein. Die Vor-
schalteinrichtung kann Teil der erfindungsgemäßen Schaltungseinrichtung oder extern sein.
Anders als bei herkömmlichen Systemen mit nachträglich erforderlicher Bon- dung ist erfindungsgemäß grundsätzlich keine nachfolgende Anbringung leitfähiger zusätzlicher Mittel erforderlich, sondern die bereits vorhandene Verbindungseinrichtung kann in ihren leitfähigen Zustand überführt werden. Somit kann erfindungsgemäß zunächst die vollständige Messung erfolgen und nachfolgend durch Überführung der Verbindungseinrichtung in deren leitfähigen Zustand direkt die endgültige Kontaktierung zwischen dem Steueranschluss bzw. Gate des Leis- tungs-Halbleiterbauelementes und der Vorschalteinrichtung ausgebildet werden.
Erfindungsgemäß kann sowohl eine irreversibel als auch eine reversibel Überführung von dem hochohmigen in den niederohmigen Zustand erfolgen. Zur Ausbil- dung einer irreversiblen Überführung kann insbesondere eine Antifuse-Struktur ausgebildet werden, die durch einen Leistungspuls in ihren leitfähigen Zustand überführt wird. Die Antifuse-Struktur kann erfindungsgemäß in die Schichtausbildung der weiteren Schaltung integriert werden; hierzu kann insbesondere zunächst eine isolierende Schicht unterhalb der Metallschicht des Gate-Messpads und oberhalb einer leitfähigen Schicht, z. B. einer Halbleiterschicht, ausgebildet werden, wobei die isolierende Schicht nachfolgend zerstört wird unter Ausbildung einer leitfähigen Verbindung, z. B. durch Eintreten geschmolzenen Metalls in den zerstörten Bereich. Somit können durch Strukturierung einer gemeinsamen Metallschicht zwei zunächst getrennte Pads (Kontaktflächen) bzw. Pad-Bereiche ausgebildet werden können, von denen einer mit der leitfähigen Halbleiterschicht, z. B. einer hochdotierten Polysilizium-Schicht, elektrisch verbunden ist, die von dem anderen Päd durch die isolierende Schicht getrennt ist. Durch Kontaktierung der beiden Pads kann der Leistungspuls nach der Messung durch die Anitfuse-Struktur, d.h. die isolierende Schicht geleitet werden, ohne dass weitere Teile der Schaltungseinrichtung durch diesen beeinträchtigt werden, wobei nach der Überführung der Antifuse-Struktur in deren leitfähigen Zustand die beiden Pad-Bereiche einen gemeinsamen Päd zur nachfolgenden Kontaktierung des Gates ausbilden kön- nen.
Eine reversibel zwischen ihrem hochohmigen und niederohmigen Zustand überführbare Verbindungseinrichtung kann z. B. unter Einsatz von Halbleiterschalter- Bauelementen, z. B. MOSFETs erreicht werden, die bei den anfänglichen Messungen bzw. Tests anders angesteuert werden als in der nachfolgenden, dauer- haften Kontaktierung des Gates. Die unterschiedliche Ansteuerung kann durch ein geeignetes Signal-Pad erreicht werden, das z. B. für den Test mit einem Signal beaufschlagt wird und nachfolgend auf ein definiertes Potential gesetzt ist, um die leitfähige Verbindung zu ermöglichen. Weiterhin sind auch nachfolgende Änderungen der Ansteuerung des Halbleiterschalters durch z. B. einen Laser-Cut oder eine Antifuse-Verbindung in einer Ansteuerleitung des Signal-Pads oder eines Steuergangs der Verbindungseinrichtung möglich, so dass auch bei Einsatz einer Halbleiterschalter-Einrichtung eine irreversibel Überführung in deren leitfähigen Zustand erfolgen kann. Das Halbleiterschalter-Bauelement kann insbesondere integriert sein. Es kann insbesondere auch selbst wiederum ein diskretes Bauelement ausbilden, d. h. z. B. ein Halbleiterschalter-Bauelement, bei dem bereits die Verbindungseinrichtung und ggf. eine Klammerstruktur integriert sind, so dass es als gewöhnliches Halbleiter- Bauelement kontaktiert werden kann und im kontaktierten Zustand zu- nächst die Messung oder Messungen ermgölicht, und nachfolgend durch Überführung der Verbindungseinrichtung in deren leitfähigen Zustand endgültig kontaktiert wird.
Erfindungsgemäß ergeben sich somit einige Vorteile. So sind Messungen an dem Halbleiter-Bauelement möglich, insbesondere Messungen des Gate- Leckstroms und ein Gate-Stresstest, ohne dass hierbei bereits die Vorschalteinrich- tung mitkontaktiert ist und somit die Messung verfälscht oder ggf. durch die Beaufschlagung einer Spannung beeinträchtigt werden kann. Nach der Messung entfällt ein aufwendiges Bonden durch einen Drahtbond, d. h. zusätzlich anzu- bringende leitfähige Mittel; die endgültige Kontaktierung erfolgt durch Überführung der bereits vorhandenen Verbindungseinrichtung in deren leitfähigen Zustand, was mit relativ geringem Aufwand möglich ist. Die erfindungsgemäße Schaltungseinrichtung erfordert hierbei einen geringeren Platzbedarf als herköm- liche, zu bondende Schalteinrichtungen, wobei die Sicherheit gegenüber äußeren Einwirkungen, insbesondere Vibrationen und Beschleunigungen, erhöht ist und somit auch eine hohe Automotiv-Tauglichkeit gewährleistet ist.
Kurze Beschreibung der Zeichnungen
Fig. 1 zeigt ein Schaltbild einer erfindungsgemäßen Schaltungseinrichtung gemäß einer Ausführungsform mit Klammerung der Drain-Gate-Spannung und Gate-Source-Spannung;
Fig. 2 ein Schaltbild einer Schaltungseinrichtung gemäß einer weiteren Ausführungsform mit lediglich einer Klammerung;
Fig. 3a eine Darstellung des Schichtaufbaus eines erfindungsgemäßen Halbleiter-Bauelementes vor der irreversiblen Kon- taktierung; Fig. 3b die Darstellung aus Figur 3a nach der irreversiblen Kontak- tierung;
Fig. 4a, b, c den Schritt des Verbindens bzw. Kontaktierens durch Einprägen eines Leistungspulses gemäß verschiedener Aus- führungsformen;
Fig. 5 die Ausbildung eines Mess-Pads und Gate-Bondpads gemäß einer Ausführungsform; Fig. 6 ein Schaltbild einer Schaltungseinrichtung gemäß einer weiteren Ausführungsform mit reversibel einschaltbarer Gate- Ansteuerung;
Fig. 7 ein Schaltbild einer weiteren Ausführungsform mit reversibel einschaltbarer Gate-Ansteuerung;
Fig. 8 ein Schaltbild einer weiteren Ausführungsform mit irreversibel einschaltbarer Gate-Ansteuerung;
Fig. 9 ein Schaltbild einer weiteren Ausführungsform;
Fig. 10 den Signalverlauf verschiedener Potentiale der Ausführungsform der Figur 9 in Abhängigkeit der Zeit.
Beschreibung der Ausführungsformen
In Figur 1 ist eine erfindungsgemäße Schaltungseinrichtung 1 gemäß einer ersten Ausführungsform gezeigt, die einen Leistungs-MOSFET 2, ein Gate-Bondpad 3 und eine vor das Gate des MOSFETs 2 geschaltete Vorschalteinrichtung 4, die hier eine Schutzeinrichtung 4, insbesondere wie gezeigt eine Klammerstruktur mit Zener-Dioden 4.1 , 4.2, 4.3, 4.4 ist. Erfindungsgemäß sind weiterhin ein Mess- Pad 5 und eine Antifuse 6 derartig vorgesehen, dass die Antifuse 6 zwischen das Mess-Pad 5 und das Gate-Bondpad 3 geschaltet ist. Somit sind das Mess-Pad 5, die Antifuse 6 und das Gate-Bondpad 3 in Reihe vor das Gate 2.0 des MOSFETs 2 geschaltet und durch die Klammerstruktur 4 zwischen Drain und Source des MOSFETs 2 geklammert. In Figur 1 sind ergänzend der Drain-Anschluss 2.1 und Source-Anschluss 2.2 dargestellt, die z. B. auch als Bondpads ausgebildet sein können; das im Schaltsymbol nicht explitzit dargestellte Gateoxid 2.4 unterhalb des Gates 2.0 ist angedeutet. Die in Figur 1 gezeigte Schaltungseinrichtung 1 kann durch diskrete Bauelemente oder auch integriert ausgebildet sein.
Die Antifuse 6 ist im gezeigten Anfangszustand nicht leitend, d. h. sie sperrt oder verhält sich wie ein hoher ohmscher Widerstand. Durch einen Leistungspuls kann die Antifuse 6 irreversibel in einen elektrisch leitfähigen, d. h. niederohmi- gen Zustand überführt werden.
In dem gezeigten Ausgangszustand mit hochohmiger Antifuse 6 kann eine Messung des Gate-Leckstroms erfolgen, indem zwischen das Gate-Bondpad 3 und eines der Leistungsanschlüsse 2.1 und 2.2 ein Spannung angelegt wird, ohne dass ein relevanter Strom durch die Schutzeinrichtung 4 fließt, da der durch die Antifuse 6 vernachlässigbar ist und das Messergebnis nicht relevant beeinflusst; falls der Gate-Leckstrom hinreichend niedrig und unter dem zulässigen Grenzwert liegt, ist es hierbei grundsätzlich auch nicht relevant, falls von dem gemessenen Strom ein relevanter Anteil über die Schutzeinrichtung 4 und die hochoh- mige Antifuse 6 fließt und somit der Messwert höher als der Gate-Leckstrom ist.
Figur 2 zeigt eine gegenüber Figur 1 abgewandelte Ausführungsform einer Schaltungseinrichtung 1 a, bei der keine Drain-Klammerung vorgesehen ist und somit die Schutzeinrichtung 4a lediglich zwei Zener-Dioden 4.3 und 4.4 zur Sour- ce-Klammerung aufweist, bei ansonsten gleicher Funktionalität wie in Figur 1.
Die in Figur 1 und Figur 2 gezeigten Schaltungseinrichtungen 1 und 1 a können Teile einer größeren integrierten Schaltung sein, oder auch als diskretes Halbleiter- Bauelement ausgebildet sein. Somit kann z. B. Figur 1 als diskretes Halbleiter-Bauelement 1 ausgebildet sein, bei dem die die Schutzeinrichtung 4 bilden- den Zener-Dioden 4.1 bis 4.4 und die Antifuse 6 integriert sind und Bondpads 3,
2.1 , 2.2 ausgebildet sind, wobei erfindungsgemäß zusätzlich das Mess-Pad ausgebildet ist.
Figur 3a, 3b zeigen die integrierte Ausbildung der Antifuse 6, ohne maßstabsge- treue Darstellung der Schichtdicken im Schichtaufbau. Auf einem Silizium- Substrat 10 ist zunächst eine untere Isolationsschicht 1 1 ausgebildet, insbesondere als Feldoxid-Schicht, d. h. in an sich bekannter Weise durch Oxidation als Si02. Auf der Feldoxid-Schicht 1 1 ist eine leitende Polysilizium-Schicht 12 abgeschieden und lateral strukturiert. Das Polysilizium kann insbesondere hochdotiert sein, um die Ausbildung eines Schottky-Kontaktes zu vermeiden. Auf der Polysilizium-
Schicht 12 ist eine obere Isolationsschicht 13, insbesondere als Zwischenoxid- schicht, abgeschieden und derartig strukturiert, dass sie die Polysilizium-Schicht 12 teilweise bedeckt, wobei sie insbesondere einen - hier durch Strichelung angedeuteten - relativ dünnen Brennstrecken-Bereich 13a ausbildet, der eine schräg abfallende Flanke 12a der Polysilizium-Schicht 12 bedeckt. Oberhalb der
Polysilizium-Schicht 12 ist in der oberen Isolationsschicht 13 eine Ausnehmung 13b ausgebildet. Auf der oberen Isolationsschicht 13 ist eine Metallschicht 14, z. B. aus Aluminium, abgeschieden und derartig lateral strukturiert, dass ein erster Kontaktbereich 14a auf der oberen Isolationsschicht 13 abgeschieden ist und den Brennstrecken-Bereich 13a bedeckt. Ein zweiter Kontaktbereich 14b ist über eine Ausnehmung 14c vom ersten Kontaktbereich 14a getrennt und derartig auf der oberen Isolationsschicht 13 aufgetragen, dass er die Ausnehmung 13b ausfüllt und somit die Polysilizium-Schicht 12 kontaktiert. Hierbei kann der erste Kontaktbereich 14a direkt als Gate-Bondpad 3 bzw. als Teil des Gate-Bondpads 3 dienen, und entsprechend der zweite Kontaktbereich 5 als Mess-Pad 5 bzw. Teil des Mess-Pads 5 dienen, oder auch umgekehrt.
Wenn von dem Ausgangszustand der Figur 3a ausgehend ein Leistungspuls, z. B. 30-40 V mit ca. 20 mA zwischen die Kontaktbereiche 14a und 14b, d. h. zwischen das Gate-Bondpad 3 und das Mess-Pad 5 gelegt wird, kann bei hinrei- chender Spannung ein Durchbruch durch die obere Isolationsschicht 13 in ihrem
Brennstrecken-Bereich 13a erreicht werden, so dass gemäß Figur 3b die obere Isolationsschicht 13 hier zerstört wird und eine Durchkontaktierung 15 zwischen dem Kontaktbereich 14a und der Polysilizium-Schicht 12 ausgebildet wird; somit fließt das Metall des ersten Kontaktbereichs 14a in den ganz oder teilweise zer- störten Brennstrecken-Bereich 13a der oberen Isolationsschicht 13 und kontaktiert die leitende Polysilizium-Schicht 12, so dass nachfolgend die Kontaktbereiche 14a und 14b miteinander kontaktiert sind. Die Antifuse 6 ist somit gemäß Figur 3b irreversibel in ihrem leitenden, niederohmigen Zustand. Alternativ zu der Ausbildung gemäß Figur 3a, 3b ist auch die Ausbildung einer
Brennstrecke in einem halbleitenden Material, z. B. einem pn-Übergang möglich.
Die Figuren 4a bis 4c zeigen unterschiedliche Ausführungsformen einer erfindungsgemäßen Schaltungseinrichtung bzw. eines erfindungsgemäßen Halblei- ter-Bauelementes und mögliche Vorgänge des Brennens der Antifuse 6, um diese von ihrem hochohmigen bzw. isolierenden Ausgangszustand in ihren elektrisch leitenden bzw. niederohmigen Ausgangszustand zu überführen. Figur 4a zeigt die Schaltungseinrichtung 1 entsprechend Figur 1. Hierbei werden Kontaktier-Elektroden 18, 19 auf das Mess-Pad 5 und das Gate-Bondpad 3 gesetzt, um eine elektrische Kontaktierung auszubilden, und nachfolgend über eine Signalquelle 20 bzw. Spannungsquelle einen hier Leistungs-Spannungspuls von z. B. 30-40 Volt und z. B. 20 mA für 2 Millisekunden angelegt, der somit an der Antifuse 6 anliegt und ausreichend ist, um den in Figur 3a, 3b beschriebenen Spannungsdurchbruch zu erzeugen. Die Schutzeinrichtung 4 und der MOSFET 2 wer- den hierbei nicht belastet; vorteilhafterweise ist in Figur 3 die obere Isolationsschicht 13 in ihrem dünnen Brennstrecken-Bereich 13a dünner als das Gateoxid 2.4 des MOSFET 2, wobei ggf. auch durch die Dimensionierung der Zener- Dioden 4.1 bis 4.4 erreicht werden kann, dass der Leistungs-Spannungspuls hinreichend geschwächt zwischen Source und Gate sowie Drain und Gate des MOSFETs 2 anliegt.
In der Schaltungseinrichtung 1 b der Fig. 4b wird die Signalquelle 20 über Elektroden 18, 19 zwischen den Drain-Anschluss 2.1 und das Gate-Bondpad 3 gelegt; weiterhin sind Kontaktier-Elektroden 23, 24 zum Kurzschluss des Source- Anschlusses 2.2 mit dem Gate-Bondpads 3 angelegt, um den Source-Gate- Übergang und somit das Gateoxid des MOSFETs 2 nicht zu belasten. Bei der hierzu alternativen Signalbeaufschlagung gemäß Fig. 4c ist die Signalquelle 20 über die Elektroden 18, 19 zwischen Gate-Bondpad 3 und Source-Anschluss 2.2 gelegt und Drain und Gate sind kurzgeschlossen. Bei der Ausführungsform der Schaltungseinrichtung 1 b kann somit das Messpad 5 entfallen. Der von der Signalquelle 20 ausgegebene Leistungsspannungpuls fließt in Figur 4b durch den oberen Teil der Klammerstruktur 4 mit den Zener-Dioden 4.1 und 4.2 und durch die Antifuse 6, in Figur 4c entsprechend über die Zener-Dioden 4.3 und 4.4 der Klammerstruktur 4 und durch die Antifuse 6. Bei den Ausführungsformen der Figur 4b, 4c entfällt das Mess-Pad 5. Bei der Ausführungsform der Fig. 4c kann jedoch eher eine Schädigung des Gateoxids des MOSFETs 2 auftreten. Hierbei kann statt der Ausbildung der Fig. 3a insbesondere eine Antifuse 6 mit pn-Über- gang verwendet werden, da hier der Brennvorgang zur irreversiblen Überführung in den niederohmigen Zustand z. B. bereits bei Anlegen von 5 Volt erreicht werden kann, wo hingegen das Gate-Oxid des MOSFETs 2 z. B. Durchbruchsspannungen von 50 V aufweist.
Bei der Ausführungsform der Figur 1 , 2 sowie 4a kann das Messpad 5 in das Gate-Bondpad 3 integriert sein, wie in Figur 5 gezeigt. Somit wird durch Integration der Antifuse 6 in den Schalteinrichtungen 1 , 1 a und 1 b und gegebenenfalls diese Pad-Ausbildung in den Schalteinrichtungen 1 und 1 a der Flächenbedarf der integrierten Schaltung nicht erhöht. Die Kontaktierelektroden werden somit bei der Messung des Gateoxid-Leckstroms auf das Gate-Bondpad 3 und das Messpad 5 gesetzt; nach dem Überführen der Antifuse 6 in den niederohmigen Zustand sind das Gate-Bondpad 3 und das Messpad 5 kontaktiert, so dass nachfolgend zur Anbringung eines Bonds die gesamte Fläche aus Gate-Bondpad 3 und Messpad 5 verwendet werden kann, d. h. nachfolgend ein üblich dimensionierter Bondpad aus den Flächen 3 und 5 gebildet wird.
Gemäß einer weiteren erfindungsgemäßen Ausbildung kann die einschaltbare Gate-Ansteuerung bzw. die nachträgliche Verbindung des Gates mit der Vor-
schalteinrichtung auch schaltungstechnisch realisiert werden. Hierdurch kann insbesondere auch eine reversible Einschaltbarkeit ermöglicht werden.
Figur 6 zeigt eine derartige Ausführungsform einer Schaltungseinrichtung 31 , die wiederum integriert oder aus einzelnen diskreten Bauelementen aufgebaut sein kann. Der MOSFET 2 ist hier als n-Kanal-MOSFET vom Enhancement-Typ, d.h. selbstsperrend, ausgebildet, wobei auch andere MOSFETs bzw. Tansistoren mit Gateansteuerung, z. B. auch ein IGBT vorgesehen sein können. An das Gate 2.0 ist über einen Vorwiderstand 33 eine Schalteinrichtung 32 geschaltet, über die eine hier nicht detaillierter beschriebene Vorschalteinrichtung 34 zugeschaltet werden kann. Die Vorschalteinrichtung 34 kann eine Klammerstruktur entsprechend der Klammerstruktur 4 aus Figur 1 , 2 und/oder eine Ansteuerschaltung umfassen. Die Schalteinrichtung 32 wird z. B. durch zwei in Reihe geschaltete MOSFETs, z. B. ein p-Kanal-MOSFET 35 und ein n-Kanal-MOSFET 36 gebildet. Ihre Gates 35.0, 36.0 sind gemeinsam kontaktiert und werden über ein Signalpad
38 angesteuert. Weiterhin sind die Gates 35.0 und 36.0 sowie das Signal-Pad 38 über einen Pull-down-Widerstand 39 z. B. auf Masse 37 gelegt, um ein definiertes Potential zu gewährleisten, wenn kein Signal an das Signalpad 38 angelegt ist. Das Gate 2.0 des MOSFETs 2 ist entsprechend über einen Widerstand 40 auf Masse gelegt. Weiterhin ist zwischen der Schalteinrichtung 32 und dem Vorwiderstand 33 ein Gate-Stress-Pad 42 geschaltet. Anders als die Antifuse 6 aus Figur 1 bis 4 ist die Schalteinrichtung 32 durch entsprechende Kontaktierung und Ansteuerung des Signalpads 38 reversibel ein- und ausschaltbar. Je nach Ausbildung der MOSFETs 35, 36 kann somit die Schalteinrichtung 32 im
Normalzustand, bei dem kein Signal am Signalpad 38 anliegt, leitend sein, so dass das Gate 2.0 des MOSFETs 2 mit der Vorschalteinrichtung 34 verbunden ist; zur Durchführung eines Gate-Stress-Tests und/oder einer Gateoxid- Leckstrommessung wird (z. B. über eine Elektrode) ein entsprechendes Signal an das Signalpad 38 angelegt, so dass die Schalteinrichtung 32 sperrt. Bei der
Gate-Oxid-Leckstrommessung wird somit ein High-Signal bzw. hoher Spannungspegel an das Signalpad 38 angelegt, so dass die Schalteinrichtung 32 sperrt, und durch Beaufschlagung des Gate-Stress-Pads 42 eine Gate-Stress- Messung mit einer hohen Spannung, z. B. 50 V, durchgeführt. Die Schalteinrich- tung 32 bildet somit ein Transfer-Gate, um eine leitfähige Verbindung zwischen
dem Gate 2.0 des Leistungs-MOSFETs 2 und der Vorschalteinrichtung 34 auszubilden.
Die Schaltungseinrichtung 31 der Fig. 6 kann auch zur Gate-Leckstrommessung dienen, wenn die Masseverbindung des Gates 2.0 über den Widerstand 40 entfällt und das Päd 42 direkt - ohne Widerstand 33 - an das Gate 2.0 gelegt ist.
Figur 7 zeigt eine gegenüber Figur 6 etwas abgewandelte Ausführungsform, bei der der Leistungs-MOSFET 2 mit seinem Gate 2.0 wiederum entsprechend wie in Figur 6 über den Widerstand 40 auf Masse bzw. über den Widerstand 33 und die Schalteinrichtung 32 eine Vorschalteinrichtung zuschaltbar ist und das Gate- Stress-Pad 42 über den Vorwiderstand 33 an das Gate 2.0 angeschlossen ist. In Figur 7 sind die Gates 35.0 und 36.0 der MOSFETs 35 und 36 jedoch über einen Pull-up-Widerstand 52 auf eine Versorgungsspannung Vc oder ein anderes positives Potential und über eine Antifuse 54 auf Masse 37 gelegt. Die Antifuse 54 ist somit im Ausgangszustand zunächst hochohmig bzw. sperrend, so dass die Schalteinrichtung 32 sperrt und über das Gate-Pad 42 die Gate-Oxid-Leckstrommessung und ggf. weitere Messungen durchgeführt werden können. Nachfolgend wird die Antifuse 54 gebrannt und in ihren leitfähigen Zustand überführt, z. B. durch einen Leistungspuls auf den Versorgungsspannungsanschluss Vc, so dass die Gates 35.0 und 36.0 nachfolgend auf Masse gelegt sind und somit die Schalteinrichtung 32 dauerhaft leitfähig ist und eine gegebenenfalls angeschlossene Vorschalteinrichtung mit dem Gate 2.0 des Leistungs-MOSFETs 2 verbunden ist. Hierbei kann die Antifuse 54 wiederum entsprechend Figur 3, oder auch durch einen kleinen pn-Übergang ausgebildet sein.
In Figur 6 und 7 ist hierbei die Last jeweils an den Drain-Anschluss des
Leistungs-MOSFETs 2 angeschlossen. Figur 8 zeigt eine weitere Ausführungsform einer Schalteinrichtung 61 , bei der gegenüber der Figur 6 bei ansonsten entsprechendem Aufbau anstelle des Signalpads 38 eine Laserfuse 62 bzw. eine Laser-Sicherung vorgesehen, über die die Gates 35.0 und 36.0 an die Versorgungsspannung Vc bzw. ein positives Potential gelegt sind. Somit sperrt die Schalteinrichtung 32 bei in intakter Laser- fuse 62 zunächst, so dass über das Gate-Stress-Pad 42 die Messungen durchgeführt werden können, und nachfolgend die Laserfuse 62 irreversibel unterbro-
chen bzw. zerstört wird, z. B. durch einen Laserstrahl. Somit legen die Gates 35.0 und 36.0 der Schalteinrichtung 32 nachfolgend über den Pull-down- Widerstand 39 auf Masse 37, so dass die Schalteinrichtung 32 dauerhaft leitet. Figur 9 zeigt eine Realisierung in einer Schaltungseinrichtung 71 , mit einer eingezeichneten Spannungsquelle 72 von z. B. 12 V in einem Fahrzeug. Weiterhin sind Signalquellen 73, 74, 75 vorgesehen, die in bekannter Weise durch z. B. integrierte Schaltungen oder weitere angeschlossene Bauelemente mit verschiedenem Zweck und Aufgaben ausgelegt sind, wobei die Last hier als Widerstand 76 eingezeichnet ist. An der Spannungsquelle 75 ist ergänzend eine Diode, z. B.
Zener-Diode 77 angeschlossen. Die Vorschalteinrichtung wird hier durch die Signalquelle 74 mit nachgeschaltetem Widerstand 78 (oder deren Ausgangswiderstand 78) ausgebildet. Eingezeichnet sind das Gatepotential U2 und das Ansteuer-Potential U4, das am Eingang der Schalteinrichtung 32 anliegt.
Figur 10 zeigt einen Signalverlauf der Potentiale U2 (durchgezogenen Linie) und U4 (gestrichelte Linie) der Schalteinrichtung 71 aus Figur 9 bei einer beispielhaften Realisierung, wobei die Spannung U mit Null-Linie 0 V gegen die Zeit t aufgetragen ist. Zum Zeitpunkt tO, d. h. bei 0 ms, bis zu einem ersten Zeitpunkt t1 bei z. B. 100 ms (Millisekunden) folgt der Verlauf des Gate-Potentials U2 am Gate
2.0 des Leistungs-MOSFETs 2 dem Ansteuer-Potential U4. Hierbei kann z. B. U4 = 5V und U2 = 4,8 V sein, d. h. mit geringem Spannungsabfall an der Schalteinrichtung 32 und dem Widerstand 33. Bei t1 = 100 ms fällt beispielhaft das Ausgangspotential U4 auf 0V, so dass entsprechend U2 auf 0V fällt, bis bei t2, z. B. t2 = 200 ms die Signalquelle 73 eingeschaltet wird und somit die Schalteinrichtung 32 sperrt. Hierbei kann gemäß dem gezeigten Beispiel gleichzeitig oder auch nachfolgend das Ansteuer-Potential U4 wie gezeigt ansteigen, ohne dass hiervon U2 betroffen ist: U2 bleibt auf 0V.
Zum Zeitpunkt t3, z. B. t3 = 300 ms, wird ein Gate-Stress-Test durchgeführt, bei dem von der Spannungsquelle 75 eine Spannung von z. B. 20 V ausgegeben wird; bei der Realisierung in den Figuren 6, 7, 8 wird entsprechend an das Gate- Stress-Pad 42 die entsprechende Spannung von z. B. 20 V über eine Elektrode angelegt. Hierdurch steigt das Gate-Potential U2 nachfolgend auf einen entsprechend hohen Wert, je nach Dimensionierung der Widerstände 33 und 40 ent-
sprechend der durch diese ausgebildeten Spannungsteilerschaltung. Hierbei kann z. B. der Vorwiderstand 33 mit 1 kOhm, und der Pull-down-Widerstand 40 mit 100 kOhm ausgelegt sein, wobei an der Diode 77 eine entsprechende Aussteuerspannung abfällt, so dass U2 z. B. den Wert 19,8 V annimmt. Die von der Spannungsquelle 75 ausgegebene Spannung von 20 V wirkt hierbei über die sperrende Schalteinrichtung 32 etwas zurück, so dass z. B. U4 auf etwa 2 V ansteigen kann.