CN113939983A - 半导体元件试验装置以及半导体元件的试验方法 - Google Patents

Abstract

本发明涉及一种试验装置，利用隔墙(214)将配置晶体管(117)的空间和配置用于试验的驱动电路的空间分离。驱动电路具有多个开关电路基板(201)，在开关电路基板(201)安装有用于连接的导体板(204)。在进行试验的晶体管(117)的集电极c端子连接有叉形插头(205e)，在发射极e端子连接有叉形插头(205c)。通过将叉形插头(205)插入设置于隔墙(214)的开口部(216)而将叉形插头(205)与导体板(204)连接。通过变更插入叉形插头(205)的开口部(216)位置，能够进行与对应于试验项目的驱动电路的连接变更。

Description

半导体元件试验装置以及半导体元件的试验方法

技术领域

本发明涉及半导体元件、进行电气元件的试验的电气元件试验装置以及电气元件的试验方法等。

背景技术

半导体元件等电气元件的寿命试验中，对通电的电流进行导通截止。特别是施加于功率半导体元件的电流大至数百安培。电气元件的试验有很多种类，需要与试验的种类对应地变更连接布线的连接。

现有技术文献

专利文献

专利文献1：日本特开2017-17822

发明内容

发明要解决的技术问题

为了对晶体管等半导体元件进行试验而施加的恒定电流为数百A以上的电流，因此连接布线需要使用低电阻的粗线材。

粗的连接布线较硬，没有柔软性。与试验项目对应时粗线材的连接布线的连接变更需要很长时间。

用于解决上述技术问题的方案

本发明的半导体元件试验装置利用隔墙214将配置进行试验的晶体管117等的半导体元件试验装置内的空间、与产生所述晶体管117等的控制信号的电路基板的配置场所分离。

在与电路基板等的连接中使用叉形插头。连接以及连接变更通过经由设置于隔墙214的开口部216插入叉形插头205，使叉形插头215与电路基板所具有的导体板204电接触来进行。

发明效果

通过变更插入开口部216的叉形插头205的位置，能够容易地变更半导体元件117与试验电路的连接。每个试验项目的连接布线211的连接作业、或者连接变更通过叉形插头205位置的变更来进行，因此能够大幅缩短连接变更的时间。

附图说明

图1是本发明的半导体元件试验装置的框图以及说明图。

图2是本发明的半导体元件试验装置的构成图。

图3是进行试验的半导体元件的说明图以及等效电路图。

图4是本发明的半导体元件试验装置的框图以及说明图。

图5是本发明的半导体元件试验装置的说明图以及构成图。

图6是本发明的半导体元件试验装置的说明图以及构成图。

图7是本发明的热管部的说明图以及构成图。

图8是本发明的热管部的说明图以及构成图。

图9是本发明的半导体元件的安装部的说明图以及构成图。

图10是本发明的半导体元件的安装部的说明图以及构成图。

图11是本发明的半导体元件的安装部的说明图以及构成图。

图12是本发明的半导体元件的安装部的说明图以及构成图。

图13是本发明的半导体元件试验装置的电连接部的说明图。

图14是本发明的半导体元件试验装置的电连接部的说明图以及构成图。

图15是本发明的半导体元件试验装置的电连接部的说明图以及构成图。

图16是本发明的半导体元件试验装置的电连接部的说明图以及构成图。

图17是本发明的半导体元件试验装置的说明图以及框图。

图18是本发明的半导体元件试验装置的说明图以及构成图。

图19是本发明的半导体元件的试验方法的时序图。

图20是本发明的半导体元件试验装置的电路部的说明图。

图21是本发明的半导体元件试验装置的电路部的说明图。

图22是本发明的半导体元件试验方法的说明图。

图23是本发明的半导体元件试验方法的说明图。

图24是本发明的半导体元件试验方法的说明图。

图25是本发明的半导体元件试验方法的说明图。

图26是本发明的半导体元件试验方法的说明图。

图27是本发明的半导体元件装置的框图以及时序图。

具体实施方式

以下，参照附图对本发明的实施方式的电气元件的试验装置以及试验方法进行说明。

在说明书中记载的实施方式中，作为电气元件的功率半导体元件中，主要以IGBT为例进行说明。

本发明并不限定于IGBT，能够应用于SiC晶体管、MOSFET、JFET、晶闸管、二极管、热敏电阻、复位器等各种半导体元件。

另外，并不限定于半导体元件，当然也能够将本发明应用于电阻元件、电容器、线圈、晶体元件、ZNR等半导体元件以外的电气元件。

本发明的实施例能够与各个实施例的一部分或者全部组合，能够进行变更并组合。

图2是本发明的半导体元件试验装置的构成图以及说明图。如图2的(a)所示，本发明的半导体元件试验装置具有壳体210、冷却器(冷却/加温装置)136、加热冷却板134、在加热冷却板134与冷却器136之间循环的循环水管135。在加热冷却板134上，与加热冷却板134密合地配置有进行试验的晶体管117等。

如图2的(b)所示，在隔墙217配置有插入在图7、图9、图11等中说明的连接结构体218的开口部216。在隔墙215配置有插入电源布线212的孔。

在控制架131具有：向半导体元件117供给试验电流、试验电压的电源装置132；控制半导体元件117等或设定试验条件的控制电路133。

控制电路133以使半导体元件117的温度信息Tj达到规定值的方式，使电流Id、栅极电压Vg、电压Vce变化来设定试验的条件并实施试验。

控制电路133控制电源装置132，电源装置132向进行试验的半导体元件117供给试验电压或电流。

当温度信息Tj变化或变化到规定值时，判断为半导体元件117劣化或特性发生了变化，停止半导体元件117的试验，或者变更试验方法、控制方法。

通过对冷却器136的循环水进行加温或冷却，从而将半导体元件117的温度维持为预定值或规定值。另外，与试验条件对应地使半导体元件等的温度周期性地变化，另外，以恒定的方式进行冷却或加热。

作为一例，本发明的半导体元件试验装置以及半导体元件的试验方法能够应对图3所示那样的多种多样的半导体元件117、半导体模块117。图3的半导体元件117等具有被施加有或输出有大电流的端子P电极端子、O电极端子、N电极端子。

图3是半导体元件的概要图和等效电路图。图3的(a1)、(a2)是具有1个晶体管117和二极管Di的构成。

图3的(b1)、(b2)是具有晶体管117(晶体管117m、晶体管117s)和二极管Di(二极管Dim、二极管Dis)的构成。

图3的(c1)、(c2)是通过连接具有晶体管117(晶体管117m、或者晶体管117s)和二极管Di(二极管Dim、或者二极管Dis)的半导体元件的端子来连结多个晶体管进行试验的构成。

图3的(d1)、(d2)是具有晶体管117(晶体管117m、晶体管117s)和具有与晶体管的端子独立的端子的二极管D(二极管Ds、二极管Dm)的构成。

图3的(e1)、(e2)是通过连接具有晶体管117(晶体管117m或晶体管117s)和具有与晶体管的端子独立的端子的二极管D(二极管Dm或二极管Ds)的半导体元件的端子，来连结多个晶体管实施试验的构成。

在以下的实施例中，主要例示图3所示的半导体元件117进行说明。

图1是本发明的半导体元件试验装置的框图以及说明图。

电源装置132输出用于对晶体管117进行试验的大电流的恒定电流。电源装置132与来自控制电路基板(控制器)111的控制信号同步地供给电力(电流、电压)。电源装置132能够设定输出的最大电压值。

开关电路122(SWa)具有使电源装置132输出的恒定电流的供给导通(供给、施加)截止(阻断、开路)的功能。

在本发明的半导体元件试验装置中，电源装置132并不限定于1台。也可以保有2台以上的电源装置132。

在本发明的实施例中，作为连接插头205，例示叉形插头进行说明。如与晶体管117的集电极端子连接的叉形插头205e、与电源装置132的一个端子连接的叉形插头205d那样，在各连接布线211、各电源布线212的一端连接叉形插头205，与导体板204连接。

需要说明的是，在本说明书、附图中作为导体板204进行说明，但并不限定于板，也可以是棒状。也可以由多个结构物构成。只要能够与叉形插头205等结构物接合，则可以是任意的形状等。例如，也可以是插口、连接器等结构物。另外，也可以将导体板204设为叉形插头形状，将叉形插头205与所述叉形插头连接。

本发明只要在实施试验的晶体管117的至少1个端子形成或配置叉形插头205等，并与叉形插头205和导体板204等连接对象取得电连接，则可以是任意的构成。

将叉形插头205作为向隔墙214等分离空间的构成物或结构物插入的叉形插头205来进行说明。但是，并不限定于此。例如，也可以将叉形插头205c与导体板204b连接，将叉形插头205c从隔墙214插入，从而与晶体管117的一个端子(发射极端子e)电连接。

本发明的半导体元件试验装置的隔墙214、隔墙215、隔墙217只要是划分或分离空间或区域的隔墙，则可以是任意的隔墙。适用壁状、板状、网状、薄膜状、箔状等多种多样的构成或结构。

叉形插头205可以是能够通过压入、压接、插入、压合、夹持、嵌合等而与导体板204等对象物电连接的构成、结构、方式、形式、方法中的任一种。

通过使电源装置132动作来供给流过晶体管117的试验电流Id。电源装置132根据来自控制电路基板(控制器)111的信号而进行动作/非动作(导通/截止)控制。另外，可切换电流Id的输出和非输出。器件控制电路基板209由控制电路基板(控制器)111控制。

在图1中，进行试验的晶体管117例示图3的(a)所示的具有二极管Di的晶体管来进行说明。使晶体管117的发射极端子e接地(ground)来进行说明。在晶体管117的栅极端子g连接有栅极驱动器电路113。

样本连接电路203中，配置或形成有栅极驱动器电路113、可变电阻电路125、恒定电流电路118、运算放大器(缓冲电路)116。

样本连接电路203以能够配置在接近进行试验的晶体管117的位置的方式从器件控制电路基板209分离，并通过连接器208电连接。

样本连接电路203通过连接器202的连接引脚206与晶体管117连接。栅极驱动器电路113与晶体管117的栅极端子g之间以达到30mm以下的短距离的方式配置。若栅极驱动器电路113与晶体管117的栅极端子g之间较长，则噪声等重叠至栅极端子g，使晶体管117因噪声而发生误动作。

如图1所示，从栅极驱动器电路113向晶体管117的栅极端子g施加试验信号。栅极驱动器电路113具有运算放大器电路。

如图5所示，器件控制电路基板209配置于半导体元件试验装置的壳体210的B室。壳体210组装有电源装置132、驱动电路系统、加热冷却板134等。

样本连接电路203配置于接近进行试验的晶体管117的位置，因此配置于半导体元件试验装置的壳体210的C1室。样本连接电路203与配置于壳体210的侧面的连接器208连接。与连接器208的连接引脚206连接的布线与B室的器件控制电路基板209连接。

样本连接电路203通过连接器208的连接引脚206与器件控制电路基板209连接。样本连接电路203与进行试验的各晶体管117对应地单独配置，样本连接电路203构成为可通过连接器202等容易地卸下。

恒定电流电路118向配置或形成在晶体管117的沟道间的二极管Di供给恒定电流Ic。运算放大器电路116对二极管Di的端子电压进行缓冲(降低输出阻抗)，并作为Vi电压而输出。Vi电压由温度测量电路115进行模拟-数字转换。

温度测量电路115根据端子电压Vi求出晶体管117的温度信息Tj，并传送到控制电路基板111。将温度信息从器件控制电路基板209的连接器213输出至母基板207，并发送至控制电路基板111。

栅极驱动器电路113对晶体管117的栅极端子施加所设定的频率(导通截止周期)、所设定的导通电压。作为一例，如图27的(b)所示，晶体管117的导通截止周期为tcycle，导通时间为ton。

通过从栅极驱动器电路113输出的Vg信号电压，晶体管117进行动作/非动作(导通截止)，在晶体管117导通的期间，电流Id在晶体管117的沟道间流动。

栅极驱动器电路113具有可变电阻电路125。可变电阻电路125的电阻值Vr构成为能够设定为在0(Ω)至500(Ω)之间的恒定电压或随时间变化的电压。

栅极驱动器电路113能够设定施加于晶体管117的栅极端子g的栅极电信号的上升沿波形的斜率(上升时间Tr)和下降沿波形的斜率(下降时间Td)。

在图1等中，栅极驱动器电路113的可变电阻电路125的电阻值Vr是可变的，但并不限定于此。例如，也可以将可变电阻电路125设为外置电阻。

恒定电流电路118使规定的恒定电流Ic流过。恒定电流Ic被施加于二极管Di。通过监测二极管Di的端子电压，能够测量或观察晶体管117的温度变化。

为了防止晶体管117因恒定电流Ic发热，使恒定电流Ic成为比流过晶体管117的沟道的恒定电流Id充分小的电流值。

具体而言，恒定电流Ic被设定为在试验时流过晶体管117的电流Id的1/1000以下。优选流过晶体管117的电流Ic为电流Id的1×10⁶之1以上且1×10⁴之1以下。恒定电流Ic为0.1mA以上且100mA以下。

使沟道电流Id变化，测量二极管Di电压(晶体管117的集电极-发射极端子间电压)，求出温度系数K。求出的温度系数K被存储在温度测量电路115中。

作为温度系数K，通过加热冷却板134使晶体管117成为规定温度，使恒定电流Ic流过二极管Di，测量端子电压。通过使所述规定温度变化，并且测量二极管Di的端子电压，能够获取相对于晶体管117的温度的二极管Di的端子电压。因此，能够根据相对于温度的二极管Di的端子电压来求出晶体管117的温度系数K。

恒定电流Ic在沟道电流Id不流动时流过二极管Di。即，在晶体管117未导通时，流过恒定电流Ic来测量二极管Di的端子间电压。

运算放大器电路(缓冲电路)116输出二极管Di的端子电压Vi(端子c-端子e)。

此外，运算放大器电路116并不限定于由运算放大器元件构成。只要输出阻抗比输入阻抗低，则可以是任意电路。

求出的温度信息Tj被发送至控制电路基板(控制器)111。控制电路基板(控制器)111在温度信息Tj达到规定设定值以上的情况下，判断为晶体管117成为规定的应力状态或劣化状态，进行试验的控制变更或试验的停止等。

在图1等的实施例中，开关电路Ssa124a、开关电路Sab124b使用开关电路的记号。作为开关电路124，可例示晶体管、机械继电器、光电晶体管、光电二极管开关、光电MOS继电器等。

图4是本发明的第1实施例中的半导体元件试验装置的等效电路图以及说明图。在本实施例中，如图4的(b)所示，开关电路Ssa124a、开关电路Sab124b等开关电路使用功率MOSFET124。MOSFET的沟道间的电压(Vsd)较小，因此优选。

功率MOSFET124b导通时的沟道电压(Vsdb)选定功率MOSFET124a导通时的沟道电压(Vsda)以下的沟道电压。即，功率MOSFET124b导通时的沟道电压(Vsdb)比功率MOSFET124a导通时的沟道电压(Vsda)小。这是为了在开关电路124b导通而使电源装置132的端子间短路时，使电流Im稳定地流动。

开关电路124安装或形成在开关电路基板201。开关电路124与导体板204连接。作为一例，导体板204是由厚度5mm、宽度50mm的铜构成的板。作为一例，导体板204的长度为250mm。

图5、图13示出叉形插头205以及叉形插头205与导体板204的连接(接触)状态。

图13的(a)是从上方示意性地图示了在形成有开关电路等的开关电路基板(印刷基板)201安装有导体板204并将叉形插头205与导体板204连接的状态的图。图13的(b)是导体板204的一端被叉形插头205夹持的状态下的说明图。

如图1所示，在开关电路基板201安装有2块导体板204。导体板204和开关电路基板201被螺钉固定。

通过使叉形插头205与导体板204机械(mechanical)嵌合来实现电连接。当叉形插头205的U字部插入导体板204时，叉形插头205与导体板204良好地接合。

如图13所示，在叉形插头205安装有连接螺栓219。在连接螺栓219连接有连接布线211。

图13的(b)示出图13的(a)的AA’处的剖面。导体板204与叉形插头205在形成于叉形插头205的接触部220a、接触部220b进行接触。接触部220由磷青铜、镍合金构成，具有弹簧特性。接触部220的表面被实施镀金或镀银。通过镀覆使连接部220的电稳定性提高。

如图5、图6所示，叉形插头205和导体板204通过从隔墙214的开口部216插入叉形插头205而电连接。

图5示出本发明的半导体元件试验装置的各构成部件的配置。半导体元件试验装置的壳体210具有多个部分。壳体的下部被分离成A室和B室。在A室配置有电源装置132。A室和B室被隔墙215分离。C1室和C2室被隔墙217分离。

电源装置132、开关电路基板201、晶体管117通过反复进行动作/非动作而产生较大的噪声。由于噪声，电路基板等发生误动作。通过对各室的隔墙进行静电屏蔽、电磁屏蔽，能够防止误动作。

静电屏蔽、电磁屏蔽通过将具有导通的板、金属板、金属薄膜、金属丝网安装或者形成在各室的周围或隔墙表面或内部而实现。

在C1室配置有图2所示的加热冷却板134、循环水管135等，在加热冷却板134密合配置有进行试验的晶体管117。

在C1室的加热冷却板的周围配置有漏水传感器(未图示)。构成为当循环水(冷却介质)等泄漏时，漏水传感器工作，停止半导体元件试验装置或者发出警报。

在加热冷却板134的周围形成有排水用的槽(未图示)。构成为当循环水(冷却介质)从加热冷却板泄漏时，循环水(冷却介质)流入排水用的槽，并向半导体元件试验装置外排出。

加热冷却板134搭载于托盘(未图示)，托盘构成为能够从隔墙214装卸。

如上所述，隔墙214构成为即使循环水管135等损伤，循环水(冷却介质)等也不会泄漏到下侧的A室、B室。

在配置有电源装置132的A室和配置有驱动电路系统的B室之间形成有隔墙215。在隔墙215配置有静电屏蔽板或电磁屏蔽板，使电源装置132的噪声被屏蔽，从而噪声不被施加到B室的驱动电路系统。

在本发明的实施例中，从C2室插入叉形插头205，与B室的导体板204连接。在隔墙214形成有插入叉形插头205的开口部216。

在本发明的实施例中，从上侧向下侧插入叉形插头205。本发明并不限定于此。例如，也可以在C2室配置导体板204，从B室插入叉形插头205，将叉形插头205与导体板204电连接。

如图13的(c)所示，在母基板207安装有连接器213。在母基板207的连接器213安装有控制电路基板111、器件控制电路基板209、开关电路基板201。根据进行试验的晶体管117的个数来准备开关电路基板201。通过变更安装在母基板207的开关电路基板201的块数，能够容易地实现开关电路基板201的块数。

向母基板207传输温度信息Tj、电压Vi、可变电阻电路125的控制信号、恒定电流电路118的控制信号等。另外，形成各电路的电源布线、接地布线，经由连接器213供给到各电路基板。

如图13的(c)所示，导体板204以从开关电路基板201伸出的方式配置。在该伸出的部分连接有叉形插头205。

叉形插头205a与开关电路基板201a的导体板204a连接。电源布线212经由隔墙215的开口部216与开关电路基板201a连接。

如图1、图5所示，叉形插头205d与开关电路基板201b的导体板204c连接。电源布线212经由隔墙215的开口部216与开关电路基板201b连接。叉形插头205b与开关电路基板201a的导体板204b连接。电源布线212经由隔墙215的开口部216与开关电路基板201a连接。

如图1、图4所示，在开关电路基板201b的导体板204d与导体板204c之间配置有开关电路124a，使导体板204d与导体板204c之间电短路。通过短路，电源装置132输出的电流Id作为试验电流Id被供给到晶体管117。

如图4所示，在开关电路基板201a的导体板204a与导体板204b之间配置有开关电路124b。通过使开关电路124b导通，导体板204a与导体板204b之间短路。通过短路，电源装置132输出的电流Id作为放电电流Im向接地流动。因此，不会在晶体管117的沟道间施加电压，另外，电流不会流过晶体管117，不会对晶体管117等电气元件施加过电压、过电流。

在导体板204b连接有叉形插头205c。在导体板204a连接有叉形插头205b。另外，在导体板204d连接有叉形插头205e。在导体板204c连接有叉形插头205d。

叉形插头205的材质由铝等金属构成。叉形插头205对镀覆基底进行镍处理，对表面实施镀银。

叉形插头205形成有螺纹槽，构成为能够利用连接螺栓219将连接布线211安装至叉形插头205。

图5图示出2块开关电路基板201a、开关电路基板201b。开关电路基板201与母基板207的连接器213连接。

如图5、图6所示，叉形插头205c从设置于C2室与B室之间的隔墙214的开口部216插入，与导体板204b连接。叉形插头205e从设置于C2室与B室之间的隔墙214的开口部216插入，与导体板204d连接。

在进行试验的晶体管117中流过的电流大至数百安培，因此使用的连接布线211的粗细也较粗。因此，粗的连接布线211、电源布线212较硬。因此，连接布线211、电源布线212不容易进行连接变更。

在本发明的半导体元件试验装置中，将叉形插头205从C2室插入隔墙214的任意的开口部216。通过变更插入叉形插头205的开口部216的位置，能够与任意的开关电路基板201连接。因此，与根据晶体管117的试验条件而使用的开关电路基板201的连接变更不需要对连接布线211进行接线变更，仅变更插入叉形插头205的开口部216的位置即可。另外，如图13的(c)所示，开关电路基板201仅变更与母基板207连接的连接器213的位置即可。

如上所述，根据半导体元件等电气元件117的试验内容、试验的电气元件117的个数，配置与母基板207连接的开关电路基板201、器件控制电路基板209。另外，与开关电路基板201等的连接切换通过变更插入隔墙214的开口部216的叉形插头205位置来实施。

如图1、图4、图5、图6所示，与晶体管117连接的连接布线211b与叉形插头205c连接。与晶体管117连接的连接布线211a与叉形插头205e连接。通过从叉形插头205c、叉形插头205e和导体板204进行装卸，能够将进行试验的半导体元件117从试验电路装卸。

如图4等所示，使恒定电流电路121的输出短路的开关电路基板201b可以是与恒定电流电路121的个数对应的数量。例如，在半导体元件试验装置中恒定电流电路121为1台的情况下，开关电路基板201b(开关电路124b)可以是1个。

开关电路基板201b的块数需要与进行试验的晶体管117的个数对应。例如，若进行试验的晶体管117为12个，则优选准备12块开关电路基板201b。具体而言，准备与进行试验的电气元件117的数量对应的开关电路基板数。

若使对电气元件117进行试验的开关电路基板201a与使电源装置132的输出短路的开关电路基板201b为相同的基板规格，则在成本上有利。即，开关电路基板201为共通的结构。

优选在开关电路基板201安装多个作为开关电路124的晶体管等。开关电路124的个数越多，则越能够减小使2块导体板204间短路的阻抗。

图14的(a)、(b)图示了将叉形插头205插入隔墙214的开口部216的状态。图14的(a)是从隔墙214的正面观察的图，图14的(b)是从隔墙214的背面观察的图。

作为一例，在图14的导体板204b连接有叉形插头205b和多个叉形插头205c(叉形插头205c1～叉形插头205c5)。在导体板204d1连接有叉形插头205e1，在导体板204d2连接有叉形插头205e2，在导体板204d3连接有叉形插头205e3，在导体板204d4连接有叉形插头205e4，在导体板204d5连接有叉形插头205e5。

通过开关电路基板201的开关电路124的导通截止，产生较大的噪声。作为该对策，虽然在图13的(c)中未图示，但在2块开关电路基板201之间配置作为屏蔽件发挥功能的金属板，使金属板地线接地。

开关电路124的发热被散热至导体板204。在开关电路124安装有散热板(未图示)。开关电路124的接地端子与开关电路基板201的接地连接。导体板204的热量也经由开关电路基板201的接地铜箔散热。

如图1、图4所示，在开关电路基板201b安装有导体板204a、导体板204b。导体板204a与叉形插头205a连接。叉形插头205a与电源装置132的输出端子连接。导体板204b与叉形插头205b连接。叉形插头205b与电源装置132的接地端子连接。

当开关电路124b导通(闭路)时，电源装置132的输出端子间被短路，短路电流Im向接地流动。因此，电源装置132的输出电流不被供给至晶体管117。在开关电路124b开路时，电源装置132的输出电流Id被供给至晶体管117。

在开关电路基板201a安装有导体板204c、导体板204d。导体板204c与叉形插头205d连接。叉形插头205d与电源装置132的输出端子连接。导体板204d与叉形插头205e连接。叉形插头205e与进行试验的晶体管117的集电极端子连接。

在图14的构成中，安装于叉形插头205的连接布线211变得繁杂。另外，被连接布线211阻碍而难以将叉形插头205插入开口部216。

如图15所示，本发明将与共用的导体板204b连接的叉形插头205的列位置、和与1个或多个导体板204a连接的叉形插头205的列位置分离。

图15、图16是用于说明本发明的技术思想的附图。在图15中，作为一例，配置连接3个以上的叉形插头205b、叉形插头205d的导体板204b。在导体板204b安装有多个叉形插头205b、多个叉形插头205d。

配置连接叉形插头205a、叉形插头205c的导体板204a1～导体板204a6，在各导体板204a1～导体板204a6安装有叉形插头205a、叉形插头205c。

导体板204a1～导体板204a6配置成直线状。另外，以导体板204b和导体板204a大致并行的方式配置各导体板204。

晶体管117的端子226a经由连接布线211b与叉形插头205b连接。晶体管117的端子226b经由连接布线211a与叉形插头205a连接。

开关电路基板201的第1端子经由连接布线211d与叉形插头205d连接。开关电路基板201的第2端子经由连接布线211c与叉形插头205c连接。

叉形插头205a和叉形插头205c通过导体板204a而电共用，叉形插头205b和叉形插头205d通过导体板204b而电共用。

各叉形插头205插入配置成直线状的开口部216。因此，叉形插头205呈直线状配置，因此各连接布线211平行地配置。进行试验的半导体元件117也以直线状配置在加热冷却板134上。

如图16的(a)所示，在叉形插头插入板241a形成有开口部216b，在叉形插头插入板241b形成有开口部216b。叉形插头插入板241a的开口部216b沿着导体板204b配置。叉形插头插入板241a的开口部216b沿着导体板204a配置。

连接布线211a、连接布线211b、连接布线211c、连接布线211d与各个叉形插头205连接，各连接布线211以各自位于大致并行位置的方式配置。

通过将连接布线211配置在大致并行位置，如图14所示的与连接布线211的交叉等消失，容易将叉形插头205插入开口部216。因此，容易通过叉形插头205向开口部216的插入或不插入来切换对晶体管117a～晶体管117e中的哪一个进行试验。

如图16的(b)所示，叉形插头插入板241a与叉形插头插入板241b构成或形成为在垂直方向上具有高度H的阶差。

在叉形插头插入板241a与叉形插头插入板241b形成有开口部216b。在隔墙214形成有开口部216a。叉形插头205插入开口部216a、开口部216b，叉形插头205由开口部216a、开口部216b以及导体板204支承。因此，叉形插头205的支承变得牢固。

如图16所示，连接布线211b、连接布线211d配置在下位置，连接布线211a、连接布线211c配置在上位置。因此，连接布线211b、连接布线211d和连接布线211a、连接布线211c的布线位置空间在上下方向上不同，不产生连接布线211的交叉等。因此，插入开口部216的叉形插头205的装卸、压入等变得容易。

以上的图15、图16等中说明的事项当然能够应用于本发明的其他实施例、或者与其他实施例组合。

为了便于图示，图6图示了1个晶体管117。在隔墙217的开口部216a插入有连接结构体218a，在隔墙217的开口部216b插入有连接结构体218b。

本发明的半导体试验装置将多个半导体元件117配置在加热冷却板134上进行试验。因此，如图2的(b)所示，在隔墙217形成有多个开口部216。

图2的(b)形成有n(n为1以上的正数)个开口部216。在开口部216a1插入有连接结构体218a1，在开口部216b1插入有连接结构体218b1。在开口部216a2插入有连接结构体218a2，在开口部216b2插入有连接结构体218b2。在开口部216an插入有连接结构体218an，在开口部216bn插入有连接结构体218bn。

连接结构体218a与晶体管117的元件端子226a连结，连接结构体218b与晶体管117的元件端子226b连结。

在晶体管117的端子连接有连接器202，与连接器202连接的信号布线222与样本连接电路203连接。样本连接电路203的信号布线235经由连接器208与器件控制电路基板209连接。

隔墙(隔墙214、隔墙215、隔墙217)具有分离各室(C1室、C2室、A室、B室)的功能和使外部空气不流入的功能。特别是，C1室在低温状态的试验中有时会结露，因此使干燥空气流入C1室。

在连接结构体218的另一端安装有固定螺钉221，连接布线211与连接结构体218连接。在连接布线211的另一端安装有作为连接部件的叉形插头205。

固定螺钉221并不限定于螺钉，只要能够将连接布线211电连接于连接结构体218，则可以是任意的部件。

样本连接电路203通过连接器208的连接引脚206与器件控制电路基板209连接。样本连接电路203与进行试验的各晶体管117对应地单独配置，样本连接电路203构成为可容易地卸下。

图7是作为本发明的半导体元件试验装置的一实施例的连接结构体218的说明图。图7的(a)是示意性地图示背面的图，图7的(b)是示意性地图示侧面的图。

在连接结构体218的凹部234密合有热管223。也可以在连接结构体218的凹部234与热管之间涂布导热性润滑脂、散热用有机硅油复合物。

以嵌入凹部234的方式配置有热管223。通过在连接结构体218的背面的凹部配置热管223，从而使热管223损伤的风险降低。热管223也可以配置在连接结构体218的两面。

连接结构体218在试验时被加热。因此，热管223以及热管金属件231也被加热。通过加热，热管223以及热管金属件231膨胀。

在本发明中，连接结构体218的热管金属件231采用线膨胀系数比热管223管的线膨胀系数小的材料。或者，连接结构体218的热管223管采用线膨胀系数比热管金属件231的线膨胀系数大的材料。热管223材料在凹部234内膨胀变大，热管223通过凹部234而得以牢固地嵌入。因此，热管223不会发生脱落。

作为热管金属件231的材料，可例示铜(线膨胀系数16.8)、黄铜(线膨胀系数19)、铁(线膨胀系数12.1)、不锈钢(SUS304)(线膨胀系数17.3)。作为热管223的材料，可例示线膨胀系数比热管金属件231大的材料，例如铝(线膨胀系数23)、锡(线膨胀系数26.9)、铅(线膨胀系数29.1)。其中，作为热管金属件231的材料，优选采用铜(线膨胀系数16.8)，作为热管223的材料，优选采用铝(线膨胀系数23)。热管金属件231也能够采用金属以外的碳等。

连接结构体218主要由热管金属件231、连接压力部232、连接保持部233构成。在连接压力部232与连接保持部233之间插入有半导体元件的元件端子226。

图9是说明晶体管117与连接结构体218的连接状态的说明图。热管223配置在连接结构体218的背面。

晶体管117被密合固定于加热冷却板134a。固定通过弹簧(未图示)的按压来进行。根据需要，在晶体管117的上侧也配置加热冷却板，能够将晶体管117设定为规定的温度条件。

需要将进行试验的晶体管117与加热冷却板134密合来进行固定，因此，难以容易地卸下。晶体管117的安装作业将最初进行试验的多个晶体管117固定于加热冷却板134。接着，选择进行试验的晶体管117，将连接结构体218从隔墙217的开口部216插入，安装于半导体元件117的元件端子226。

即，所选择的晶体管117从C2室侧将连接结构体218插入所选择的晶体管117所在的开口部216，从而与元件端子226进行电连接。

与晶体管117的电连接选择插入连接结构体218的位置即可，因此比较容易。另外，通过变更与连接结构体218连接的连接布线211的施加信号，能够容易地变更晶体管117的试验条件、试验内容。

在连接结构体218的一端连接有连接布线211，从连接布线211向晶体管117施加恒定电流Id。在连接结构体218的背面侧配置有热管223。

数百安培(A)的电流流过元件端子226。即使在触点部225存在微小的电阻，由于数百安培(A)的电流而产生大量的热，使元件端子226部过热。当元件端子226过热时，晶体管117过热，使晶体管117劣化或损坏。

在本发明中，由元件端子226产生的热通过热管223而被传热至连接结构体218的连接布线211侧。因此，触点部225不会过热。在连接结构体218的下侧配置有冷却风扇227，使热管223的热被散热。

如图8的(a)所示，也可以以与热管223密合的方式形成或配置散热翅片228。如图8的(b)所示，也可以在连接结构体218内形成或配置循环水管135，对连接结构体218进行冷却。

在图9中，晶体管117(半导体元件117)的元件端子226为元件端子226a(P)和元件端子226b(N)这2个端子。如图10所示，即使晶体管117的元件端子226为元件端子226a(P)、元件端子226b(N)和元件端子226c这3个端子，也能够应用本发明的技术思想。

图10是图示图3的(b)、(c)、(d)、(e)等的具有3个元件端子226(元件端子226a(P)、元件端子226b(N)、元件端子226c(O))的半导体模块117与连接结构体218的连接状态的说明图。

在图10中，在连接结构体218a形成或配置有热管223a，在连接结构体218b形成或配置有热管223b，与此相对，在连接结构体218c未形成或配置有热管223。连接结构体218c与元件端子226c连接。大电流不会流过晶体管117的元件端子226c(O)。不需要在连接结构体218c形成热管223。

通过将连接结构体218c形成为比其他连接结构体218(连接结构体218a、连接结构体218b)细，连接结构体218与晶体管117的元件端子226的连接变得容易。另外，配置晶体管117的空间也可以较窄，因此使能够搭载于加热冷却板134的晶体管117的数量能够增多。

如图11的(a)所示，本发明的另一实施例中的连接结构体218主要由热管金属件231、连接承受部225、连接压力部232、连接保持部233构成。在连接接受部225与连接保持部233之间插入半导体元件的元件端子226。

在连接承受部225和连接压力部232的弹簧孔239中插入或配置弹簧236。在连接承受部225的中央部的定位螺纹孔240中插入或配置定位螺钉237，使连接承受部225和连接压力部232被定位。

弹簧236是按压单元，或者是滑动单元，或者是定位单元。作为一例，弹簧236可例示螺旋弹簧。此外，可例示板簧、蜗旋弹簧、碟形弹簧。弹簧236由金属材料形成或构成。也可以由具有耐热性的橡胶、塑料、陶瓷材料形成。

在连接承受部225与连接压力部232之间配置有螺旋弹簧236。连接压力部232通过1个以上的固定螺钉224b连接。通过紧固或安装固定螺钉224b，在连接承受部225与连接保持部233之间施加压力(按压)。

元件端子226被夹在连接承受部225与连接保持部233之间，通过弹簧236的压力，元件端子226以规定压力(规定按压)被夹持在连接承受部225与连接保持部233之间。

压力(按压)能够通过变更弹簧236而容易地调整。另外，能够通过固定螺钉224b的紧固程度来调整或者设定压力(按压)。热管金属件231和连接保持部233由1个以上的固定螺钉224a固定。

在连接压力部232与连接保持部233之间配置有连接承受部225。作为连接承受部225的构成材料或者至少表面材料，使用铂、金、银、钨、铜、镍、钼、或者将它们组合而成的合金。

同样地，在连接保持部233与元件端子226相接的面上，作为表面的构成材料，使用铂、金、银、钨、铜、镍、钼、或者将它们组合而成的合金。

连接保持部233通过固定螺钉224a被固定于热管金属件231。连接压力部232通过固定螺钉224b被固定于连接保持部233。在热管金属件231的左端通过固定螺钉221固定有连接布线211。

图11的(a)、图11的(d)是说明连接保持部233、连接承受部225、连接压力部232的组合状态的说明图。

连接保持部233通过插入螺纹孔238a1、螺纹孔238a2中的螺钉224a(未图示)将热管223与热管金属件231连接并固定。热管223和热管金属件231以导热性、导电性良好的方式密合地连接并被固定。另外，连接保持部233通过插入螺纹孔238b1、螺纹孔238b2中的螺钉224b(未图示)与连接压力部232连接而被固定。

连接承受部225在两端形成有凸部251，连接压力部232在两端形成有槽部252。连接承受部225的凸部251嵌入连接压力部232的槽部252。连接承受部225的凸部251与连接压力部232的槽部252构成为电接触。

为了使元件端子226与连接承受部225的接触性良好，如图11的(c)所示，优选在连接承受部225的表面形成三角形等的凹凸。

图11的构成是在连接压力部232的平面与连接保持部233的平面之间夹持元件端子226的构成。

图12是在按压件安装板313与连接保持部233之间夹持元件端子226的构成。在按压件安装板313安装有按压件311a、按压件311b。按压件311例如可例示由金属构成的板簧。另外，按压件311也可以由硅树脂材料等非导电物形成。在按压件安装板313嵌入有按压件311。

在按压件311与连接保持部233的平面之间夹持元件端子226。通过按压件311的按压，元件端子226与连接保持部233电连接。

在图11的(a)的实施例中，弹簧(压力金属件)236被插入触点部225的弹簧孔239。在弹簧(压力金属件)236、触点部225、连接压力部232由导电材料构成的情况下，有时在元件端子226-＞触点部225-＞弹簧(压力金属件)236-＞连接压力部232中有电流动。在该情况下，在弹簧(压力金属件)236的电阻值较大的情况下，电流流过弹簧(压力金属件)236，使弹簧发热而烧坏。

在图12的本发明的实施例中，弹簧孔239形成于绝缘板312。按压件311与元件端子226接触，弹簧236按压按压件安装板313。在按压件安装板313的上侧配置有绝缘板312，使按压件安装板313与弹簧236之间绝缘。在绝缘板312形成有弹簧孔239，在弹簧孔239中插入有弹簧236。其他构成与图11相同，因此省略说明。

另外，绝缘板312也可以是绝缘薄膜、绝缘膜或者空气等绝缘气体等。

图12的(b)是从侧面观察按压件安装板313部的图。在按压件安装板313配置、插入有按压件311a、按压件311b。图12的(c)是从图12的(b)的A方向观察的图。

由于绝缘板312由绝缘物构成，因此即使按压件安装板313为金属那样的导电物，电流也不会流过弹簧(压力金属件)236。因此，不会产生元件端子226-＞触点部225-＞弹簧(压力金属件)236-＞连接压力部232的电流路径。

图12的(a)的实施例是由绝缘板312绝缘的构成。如图12的(a)所示，本发明中的绝缘效果并不限定于使用绝缘板312的构成。例如，可例示图12的(d)所示的构成。

图12的(d)是在连接压力部232的螺纹孔238b的周围配置由树脂材料等构成的绝缘部315的构成。由于螺纹孔238b的周围被绝缘部315绝缘，因此电流不会流过固定螺钉224b。因此，不会产生元件端子226-＞触点部225-＞弹簧(压力金属件)236-＞连接压力部232的电流路径，弹簧(压力金属件)236不会烧坏。

如上所述，本发明构成为在施加按压的弹簧236侧配置绝缘板312，使电流不流过按压件安装板313、触点部225侧。

当电流流动时，流过弹簧236等按压部件、固定螺钉224b，使弹簧236、固定螺钉224b烧坏。经由弹簧236等高电阻部少的连接保持部233侧对元件端子226供给试验电流。

图17是本发明的第1实施例中的半导体元件试验装置的等效电路图以及说明图。进行试验的半导体模块例示图3的(d)，但并不限定于此。

在图17中，通过使开关电路124b导通，使电源装置132的输出短路，电源装置132输出的电流Id作为电流Im’向接地流动。或者，通过使开关电路124b导通，在电源装置132的端子间充电的电荷被放电。

通过使开关电路124c、开关电路124d同时导通，也使得电流Im流动，电源装置132的输出被短路，电源装置132的电荷等被放电。在该构成或方法的情况下，不需要开关电路124b。

将开关电路124c和开关电路124d导通的时机错开也是有效的。例如，使开关电路124c比开关电路124d先导通，由此晶体管117s的沟道间短路。

接着，通过使开关电路124d导通，使晶体管117m的沟道间短路。或者，使开关电路124d比开关电路124c先导通，由此晶体管117m的沟道间短路。接着，通过使开关电路124c导通，使晶体管117s的沟道间短路。

如上所述，通过按顺序使开关电路124导通，能够进一步抑制在半导体元件117中产生的浪涌电压等的产生。

通过使开关电路124a导通，将电源装置132输出的电流Id供给至晶体管117。

叉形插头205从隔墙214的开口部216被插入，与开关电路基板201电连接。

图20、图21是本发明的半导体试验装置的电路部的说明图以及电路动作的说明图。如图20、图21所示，本发明的半导体元件试验装置具有绝缘型DCDC转换器电路138m、绝缘型DCDC转换器电路138s。

图20作为进行试验的半导体模块例示了图3的(d)、图3的(e)。图21作为进行试验的半导体模块例示了图3的(c)、图3的(c)。在本发明的电气元件试验装置、电气元件的试验方法中，当然也能够应用于图3的例示以外。

绝缘型DCDC转换器电路138m从输入的电压(电路电压的Vc电压)产生2个电压(以Vmm1电位为基准的Vpm1电压、以Vmm2电位为基准的Vpm2电压)。GND、Vmm1电压、Vmm2电压被绝缘化。另外，GND、Vpm1电压、Vpm2电压被绝缘化。

绝缘型DCDC转换器电路138s从输入的电压(Vc电压)产生2个电压(以Vms1电位为基准的Vps1电压、以Vms2电位为基准的Vps2电压)。GND、Vms1电压、Vms2电压被绝缘化。另外，GND、Vps1电压、Vps2电压被绝缘化。

Vmm1电压、Vmm2电压、Vms1电压、Vms2电压也可以考虑将接地电压来作为基准电压。其中，该接地电压与各电压绝缘。Vmm1电压和Vmm2电压也可以从电压发生时起不绝缘化而设为共通的电位。Vms1电压和Vms2电压也可以从电压发生时起不绝缘化而设为共通的电位。

根据需要，配置产生Vt1电压以及Vt2电压的绝缘型DCDC转换器电路。Vt1电压以及Vt2电压相对于Vc电压绝缘化。Vt1电压以Vmm1电压为基准成为负方向的电位。Vt2电压以Vms1电压为基准成为负方向的电位。

Vt1电压也可以以Vmm1电压或Vmm2电压为基准产生。Vt2电压也可以以Vms1电压或Vms2电压为基准产生。

构成为能够选择Vt1电压和Vmm1电压施加到晶体管117m的栅极端子gm。构成为能够选择Vt2电压和Vms1电压施加到晶体管117s(Qs)的栅极端子gs。电压选择电路302使用模拟开关等。

绝缘型DCDC转换器电路138m的Vmm1电压与Vpm1电压的电位差成为施加于晶体管117m(Qm)的栅极端子gm的导通电压Vg。以能够使导通电压Vg可变的方式配置有绝缘型DCDC转换器电路138m。

绝缘型DCDC转换器电路138s的Vms1电压与Vps1电压的电位差成为施加于晶体管117s(Qs)的栅极端子gs的导通电压Vg。以能够使导通电压Vg可变的方式配置有绝缘型DCDC转换器电路138s。

图20、图21所示的绝缘型DCDC转换器电路138m的A模块、B模块、C模块被绝缘。另外，绝缘型DCDC转换器电路138s的A模块、D模块、E模块被绝缘。

在A模块和B模块之间、A模块和C模块之间、A模块和D模块之间、A模块和E模块之间，使用线圈等传输电力。另外，各模块间的控制信号等使用光电晶体管等进行绝缘而收发信号。

电路接地(GND)、Vc电压、Vpm1电压、Vmm1电压、Vpm2电压、Vmm2电压为绝缘状态。即，各电压相对于其他电压处于浮动(floating)状态。

浮动是指相对于其他电压或电位未电连接的状态、电压、电位独立的状态。

本发明在浮动状态下产生施加于栅极端子的信号电位等来使用。因此，不易受到噪声的影响。

将由绝缘型DCDC转换器电路138产生的电压设为浮动。将Vmm1电压与Vpm1电压的电位差设为Vm1，将Vmm2电压与Vpm2电压的电位差设为Vm2。

例如，若将Vmm1电压与电路接地(GND)连接，将Vpm1电压与Vmm2电压短路，则Vpm2电压成为相对于电路接地(GND)向Vm1电压加上Vm2电压而得的电压。即，通过以其他电压来设定电位，从而确定浮动的电位。能够与其他电压的电位对应地变更、移动、设定电位电平。

本发明的半导体元件试验装置中，电路接地(GND)与其他电源电压被绝缘。另外，构成为能够对绝缘的各电源电压进行接线或者连接。例如，能够对Vmm1电压和Vmm2电压进行接线而设为相同电位。能够对Vms1电压与Vms2电压进行接线而设为相同电位。

如图17所示，样本连接电路203m1保有产生施加至晶体管117m(Qm)的栅极端子gm的栅极信号波形的栅极驱动器电路113m、调整或设定栅极信号的上升沿波形及下降沿波形的可变电阻电路125m、短路电路137m、电压选择电路302m等。

样本连接电路203m2保有产生施加至晶体管117m的二极管Dm的恒定电流Icm的恒定电流设定电路130m、测量或检测二极管Dm的端子电压的电压检测电路129m。

样本连接电路203s1保有产生施加至晶体管117s的栅极端子gs的栅极信号波形的栅极驱动器电路113s、调整或设定栅极信号的上升沿波形及下降沿波形的可变电阻电路125s、短路电路137s、电压选择电路302s等。

样本连接电路203s2保有产生施加至晶体管117s的二极管Ds的恒定电流Ics的恒定电流设定电路130s、测量或检测二极管Ds的端子电压的电压检测电路129s。

以下，在没有特别说明的情况下，将半导体元件117的N电极端子作为基准电位(AGND，0(V))进行说明。

在将半导体元件117的N电极端子作为基准电位的情况下，晶体管117s的发射极端子es的电位成为晶体管117m的沟道间电压Vcem。即，成为半导体元件117的O电极端子的电位。

半导体元件117的P电极端子的电位成为将晶体管117m的沟道间电压Vcem与晶体管117s的沟道间电压Vces相加而得的电压。根据流过晶体管117m、晶体管117s的电流Id的大小、晶体管117m、晶体管117s的导通截止状态，O电极端子的电位、P电极端子的电位变动。特别是，晶体管117s的发射极端子es的电位变动较大。

作为晶体管117s的发射极端子es的电位的Vms1优选构成为能够根据晶体管117m的沟道间电压Vcem的变动而变化。

在本发明中，作为晶体管117m的发射极端子em的电位的Vmm1相对于作为晶体管117s的发射极端子es的电位的Vms1浮动。因此，当晶体管117m的沟道间电压Vcem变动时，Vces电压也以相同方向以及相同电位变动。

晶体管117m的二极管Dm的电源电位优选以晶体管117m的发射极端子em的电位为基准。晶体管117s的二极管Ds优选以晶体管117s的发射极端子es的电位为基准。

在本发明中，使绝缘型DCDC转换器电路138s的Vc电压、Vms1电压/Vps1电压、Vms2电压/Vps2电压绝缘。使绝缘型DCDC转换器电路138m的Vc电压、Vmm1电压/Vpm1电压、Vmm2电压/Vpm2电压绝缘。各电压构成为能够与任意的电压连接、进行接线。

图22是说明本发明的半导体元件试验装置的电源系统的接线的说明图。晶体管117的N电极端子与AGND连接。作为一例，AGND是接地电位。

如图22、图23、图24、图25所示，本发明能够任意地连接变更接线。另外，通过开关电路123、选择器127，能够变更连接布线、施加电压。

晶体管117m的发射极端子em与N电极端子电连接，发射极端子em与Vmm1端子连接。另外，发射极端子em和Vmm2端子连接。晶体管117s的发射极端子es与Vms1端子连接。另外，发射极端子es与Vms2端子连接。

晶体管117s的发射极端子es的电位成为在N电极端子的电位上加上晶体管117m的沟道间电压Vcem而得的电压。因此，晶体管117s的发射极端子es的电位依赖于晶体管117m的导通截止状态、恒定电流Id的大小而变化。

施加于晶体管117m的栅极端子gm的栅极信号Vsg以发射极端子em的电位为基准。如果将使晶体管117m导通的电压设为Vg，则在从N电极端子的AGND电位施加Vg电压时，晶体管117m成为导通状态。

图19是示出本发明的半导体试验装置的电路部的动作的时序图。在图19的(a)中的tn2期间和tn1期间施加的Vt电压根据进行试验的半导体元件117而设定。如图19的(b)、(c)、(i)所示，恒定电流Id不流动的期间是恒定电流Id流过晶体管117之前的期间的tcs、和恒定电流Id流动后的期间的tcm，恒定电流Id流动的期间是tcc。

在tcs、tcm、tcc的期间中的至少1个以上的期间，开关Si导通，测量可变电阻电路125的两端子的电压Ve。

图19的(d)的St2是使电流Ic流过二极管D(二极管Ds、二极管Dm)的定时信号，St2为H电平时，电流流过晶体管117的二极管D。电压检测电路129获取二极管D的端子间电压，温度测量电路将端子间电压转换为温度信息Tj。温度信息Tj被发送到控制电路基板111(控制器111)。St1、St2是使测量用电流流过温度测量用的二极管的时间或温度的测量时间。

图19的(g)的Vce是晶体管117(晶体管117m、晶体管117s)的沟道间电压，温度信息Tj示出测量出的晶体管117(晶体管117m、晶体管117s)的温度变化。

在图19的(a)中，0(V)电位是使晶体管117m截止的电压。在图19的(a)等中，将Vt1电压图示为Vt电压。Vt1电压是与0(V)电位相比为负极性的电压。以Vmm1电压为基准，施加负侧的Vt1电压。

流过二极管Dm的电流Icm产生Vmm2电压和Vpm2电压作为电源。由于Vmm2电压与Vmm1电压共通，所以二极管Dm的端子的电压是Vmm1和Vpm2的范围，是以AGND为基准的电压。

施加到晶体管117s的栅极端子gs的栅极信号Vsg以发射极端子es的电位为基准。发射极端子es的电位成为在N电极端子的AGND电位上加上晶体管117m的沟道间电压Vcem而得的电压。

如图19的(a)所示，如果将使晶体管117s导通的电压设为Vg，则使晶体管117s导通的电压以在N电极端子的AGND电位上加上晶体管117m的沟道间电压Vcem而得的电压为基准，在施加Vg电压时，晶体管117s成为导通状态。

Vms1电压与Vmm1电压绝缘，处于浮动状态。因此，即使晶体管117m的沟道间电压Vcem发生变动，晶体管117s的发射极端子es电位也会根据晶体管117m的沟道间电压Vcem的变动而变动。Vms1电压以发射极端子es电位为基准，产生Vps1电压。

施加到晶体管117s的栅极端子gs的栅极信号Vsg以发射极端子es的电位为基准。如图19的(a)所示，如果将使晶体管117s导通的电压设为Vg，则在从发射极端子es电位施加Vg电压时，晶体管117s成为导通状态。

另外，在图19的(a)等中，Vt2电压图示为Vt电压。Vt2电压是与0(V)电位相比为负极性的电压。以Vms1电压为基准，施加负侧的Vt2电压。

流过二极管Ds的电流Ics产生Vms2电压和Vps2电压作为电源。由于Vms2电压与Vms1电压共通，所以二极管Ds的端子的电压为Vms1和Vps2的范围。

Vms1电压与Vmm1电压绝缘，处于浮动状态。另外，Vms1电压与晶体管117m的集电极端子cm连接。因此，即使晶体管117m的沟道间电压Vcem发生变动，使晶体管117s导通的电压(Vg)、截止的电压(0(V))也不会变动。因此，能够良好地对晶体管117s进行导通截止控制。

图23是说明另一本发明的半导体元件试验装置中的电源系统的接线的说明图。在图23的接线中，晶体管117的N电极端子与AGND连接。作为一例，AGND是接地电位。

晶体管117m的发射极端子em与N电极端子电连接，发射极端子em与Vmm1端子连接。晶体管117s的发射极端子es与Vms1端子连接。Vmm2端子、Vms2端子与其他电源端子绝缘，处于浮动状态。

流过二极管Dm的电流Icm产生Vmm2电压和Vpm2电压作为电源。二极管Dm的端子的电压基本上是Vmm2和Vpm2的范围。

流过二极管Ds的电流Ics产生Vms2电压和Vps2电压作为电源。二极管Ds的端子的电压基本上是Vms2和Vps2的范围。

Vmm2端子的电位被保持为以AGND为基准的电位，Vms2端子的电位被保持为以晶体管117s的发射极端子es的电位为基准的电位。

图24是说明另一本发明的半导体元件试验装置中的电源系统的接线的说明图。在图24的接线中，晶体管117的N电极端子与AGND连接。

晶体管117m的发射极端子em和N电极端子电连接，发射极端子em和Vmm1端子连接。另外，Vmm2端子与Vms2端子连接。晶体管117s的发射极端子es与Vms1端子连接。Vmm1端子与Vmm2端子未接线。

流过二极管Dm的电流Icm产生Vmm2电压和Vpm2电压作为电源。二极管Dm的端子的电压基本上是Vmm2和Vpm2的范围。流过二极管Ds的电流Ics产生Vms2电压和Vps2电压作为电源。二极管Ds的端子的电压基本上是Vms2和Vps2的范围。由于Vmm2电压和Vms2电压是共通的，所以二极管Dm的电位和二极管Ds的电位在共通的电位内进行动作。

在图24中，将开关电路123配置在电源连接布线的中途。开关电路123能够切换为将Vms2电压与Vpm2电压连接、或者将Vms2电压与Vmm2电压连接。

如图24所示，通过配置或设置开关电路123，能够应对多种多样的试验。作为开关电路123，可例示模拟开关、继电器电路、磁开关等。

开关电路123并不限定于图24的实施例。例如，也可以构成为选择Vmm1和Vpm1电压来与其他电位(例如，与Vmm1电压连接)连接。如上所述，本发明的特征在于构成为，能够变更绝缘型DCDC转换器电路等产生的电位的接线状态。

图25是说明另一本发明的半导体元件试验装置中的电源系统的接线的说明图。在图25的接线中，晶体管117的N电极端子与AGND连接。

晶体管117m的发射极端子em和N电极端子电连接，发射极端子em和Vmm1端子连接。Vmm1端子与Vmm2端子连接，Vmm1端子与Vms1端子连接。晶体管117s的发射极端子es与Vms1端子连接。

Vmm2端子与Vms2端子连接。流过二极管Dm的电流Icm产生Vmm2电压和Vpm2电压作为电源。二极管Dm的端子的电压基本上是Vmm2和Vpm2的范围。

流过二极管Ds的电流Ics产生Vmm2电压和Vps2电压作为电源。二极管Ds的端子的电压基本上为Vmm2和Vps2的范围。由于Vmm2电压和Vms2电压是共通的，所以二极管Dm的电位和二极管Ds的电位在共通的电位内进行动作。

当Vmm1电压的电位变化时，Vpm1电压的电位也进行电位偏移。当Vmm2电压的电位变化时，Vpm2电压的电位也进行电位偏移。

当Vms1电压的电位变化时，Vps1电压的电位也联动地偏移。当Vms2电压的电位变化时，Vps2电压的电位也联动地偏移。

将Vmm1电压和Vms1电压设为浮动。因此，当晶体管117m的沟道间电压Vcem发生变化时，Vms1与Vcem的变化联动地发生变化。

对晶体管117m的栅极端子gm施加的栅极信号(导通截止信号)以Vmm1电压为基准而输出。施加到晶体管117s的栅极端子gs的栅极信号(导通截止信号)以Vms1电压为基准而输出。

当流过晶体管117m的电流Id发生变化，并且晶体管117m的栅极端子gm的施加电压发生变化时，即使晶体管117m的沟道间电压Vcem发生变化，由于Vms1电压是浮动的，因此也与Vcem电压联动地发生变化。

即使晶体管117m的沟道间电压Vce发生变化，由于Vms1电压是浮动的，晶体管117s的栅极信号以Vms1电压为基准产生，因此晶体管117s也能够没有问题地进行导通截止控制。

二极管Ds的Vmm1电压与Vms1电压是浮动的。因此，即使Vmm1电压发生变化，或者晶体管117m的沟道间电压Vcem发生变化，也能够没有损坏地测量晶体管117s的温度。

图26是本发明的半导体元件试验装置及半导体元件部件的试验方法或试验状态的说明图。通过依次实施或者随机地实施图26中的任一状态或者方法，进行半导体元件117的试验。

图26的(a)是使晶体管117的端子间(P电极端子-N电极端子间)短路而使电荷放电，从而使浪涌电压、过渡电流不流过晶体管117的方法(状态)的说明图。

对晶体管117m的栅极端子gm施加截止电压作为栅极信号Vsgm，晶体管117m成为截止状态。对晶体管117s的栅极端子gs施加截止电压作为栅极信号Vsgs，晶体管117s成为截止状态。短路电路137s以及短路电路137m截止(开路)。开关电路124c以及开关电路124d导通(闭路)。

图26的(b)示出使短路电路137s导通而使晶体管117s成为二极管连接状态，使晶体管117m导通而使恒定电流Id流过半导体元件117，对半导体元件117进行试验的状态。

对晶体管117m的栅极端子gm周期性或间歇性地施加导通电压或截止电压作为栅极信号Vsgm，晶体管117m被控制为导通状态或截止状态。

连接在晶体管117s的栅极端子gs与发射极端子es之间的短路电路137s导通，晶体管117s成为二极管连接状态。开关电路124c及开关电路124d截止(开路)。

在半导体元件117中，在P电极端子与N电极端子之间流过恒定电流Id。通过对晶体管117m的栅极端子gm施加的栅极信号Vsgm，对晶体管117m进行导通截止控制，实施半导体元件117的试验。

图26的(c)示出使晶体管117m为二极管连接状态，使晶体管117s导通，使恒定电流Id流过半导体元件117，对半导体元件117进行试验的状态。

对晶体管117s的栅极端子gs周期性或间歇性地施加导通电压或截止电压作为栅极信号Vsgs，晶体管117s被控制为导通状态或截止状态。

连接在晶体管117m的栅极端子gm与发射极端子em之间的短路电路137m导通，晶体管117m成为二极管连接状态。开关电路124c及开关电路124d截止(开路)。在半导体元件117中，在P电极端子与N电极端子之间流过恒定电流Id。

通过对晶体管117s的栅极端子gs施加的栅极信号Vsgs，对晶体管117s进行导通截止控制，实施半导体元件117的试验。

图26的(d)使晶体管117s导通，使晶体管117m截止。对晶体管117s的栅极端子gs周期性或间歇性地施加导通电压或截止电压作为栅极信号Vsgs。晶体管117m被控制为截止状态。

使连接在晶体管117m及晶体管117s的栅极端子g与发射极端子e之间的短路电路137截止(开路)。开关电路124c截止，开关电路124d导通(闭路)。

在半导体元件117中，电流Id从P电极端子流过晶体管117s的沟道间，电流Id流经开关电路124d。通过对晶体管117s的栅极端子gs施加的栅极信号Vsgs，对晶体管117s进行导通截止控制，实施半导体元件117的试验。

图26的(e)使晶体管117m导通，使晶体管117s截止。对晶体管117m的栅极端子gm周期性或间歇性地施加导通电压或截止电压作为栅极信号Vsgm。晶体管117s被控制为截止状态。

使连接在晶体管117m及晶体管117s的栅极端子g与发射极端子e之间的短路电路137截止(开路)。开关电路124d截止(开路)，开关电路124d导通(闭路)。

在半导体元件117中，电流Id从P电极端子流过开关电路124c，电流Id在晶体管117m的沟道间流动。通过对晶体管117m的栅极端子gm施加的栅极信号Vsgm，对晶体管117m进行导通截止控制，实施半导体元件117的试验。

图26的(f)示出对晶体管117m及晶体管117s的栅极端子g(栅极端子gm、栅极端子gs)施加栅极信号，使恒定电流Id流过半导体元件117，对半导体元件117进行试验的状态。

对晶体管117s的栅极端子gs以及晶体管117m的栅极端子gm周期性或者间歇性地施加导通电压或者截止电压。晶体管117s以及晶体管117m被控制为导通状态或截止状态。

使连接在晶体管117m及晶体管117s的栅极端子g与发射极端子e之间的短路电路137截止。开关电路124c及开关电路124d截止(开路)。在半导体元件117中，在P电极端子与N电极端子之间流过恒定电流Id。

通过以晶体管117m和晶体管117s不同时导通的方式进行控制、或者以晶体管117m和晶体管117s仅在极短的期间导通的方式进行控制，能够使浪涌电压、过渡电流流过半导体元件117，实施更严格的试验。

通过选择或者组合图19的时序波形以及图26的(a)～图26的(f)的试验来实施半导体元件117的试验。组合可例示依次实施图26的(a)～图26的(f)的试验的情况、随机实施图26的(a)～图26的(f)的试验的情况。

图27是本发明的另一实施例中的半导体元件试验装置以及半导体元件的试验方法的说明图。试验电路模块301可例示图3等。试验电路模块301与图27的(a)的A、B、C部连接。试验电路模块301与各半导体元件117对应地准备。试验电路模块301例如可例示图26、图3。试验电路模块301与3个开关电路基板201(开关电路基板201b、开关电路基板201c、开关电路基板201d)连接。如图27的(a)所示，开关电路基板201b与进行试验的半导体元件117对应地准备。在图27的(a)中，在试验电路模块301a配置开关电路124aa，在试验电路模块301b配置开关电路124ab，在试验电路模块301c配置开关电路124ac。

图27的(a)的实施例是对多个半导体元件117进行试验的实施例。本发明的半导体元件试验装置能够通过对开关电路124a进行控制而同时对多个试验电路模块301进行试验、或者依次对试验电路模块301进行试验。

试验电路模块301由1个控制电路基板111控制。电源装置132只要针对进行试验的多个试验电路模块301(半导体元件117)准备1台即可。

图27的(b)是用于说明本发明的半导体元件试验装置的动作的时序图。通过对试验电路的模块301的晶体管117m依次施加导通电压Vsg，使其动作，进行试验。

本说明书以及附图所记载的事项或者内容当然能够相互组合。

工业实用性

本发明能够提供一种能够根据晶体管等半导体元件的试验内容、半导体元件的同时试验数容易地进行连接变更的半导体元件试验装置以及半导体试验方法。

附图标记说明

111控制电路基板(控制器)

112栅极信号控制电路

113栅极驱动器电路

115温度测量电路

116运算放大器(缓冲放大器)

117功率晶体管

118恒定电流电路

121恒定电流电路

122开关电路

124开关电路

125可变电阻电路

126可变电阻电路

127选择器

128电流检测电路

129电压检测电路

130恒定电流设定电路

131控制架

132电源装置

133控制电路

134加热冷却板

135循环水管

136冷却器

137短路电路

138绝缘型DCDC转换器电路

201开关电路基板

202连接器

203样本连接电路

204导体板

205叉形插头

206连接引脚

207母基板

208连接器

209器件控制电路基板

210壳体

211连接布线

212电源布线

213连接器

214隔墙

215隔墙

216开口部

219连接螺栓

220接触部

221固定螺钉

222信号布线

223热管

224固定螺钉

225触点部

226元件端子

227冷却风扇

228散热翅片

231热管金属件

232连接压力部

233连接保持部

236弹簧(压力金属件)

237位置固定螺钉

238螺纹孔

239弹簧孔

240定位螺纹孔

241叉形插头插入板

251凸部

252槽部

301试验电路模块

302电压选择电路

311按压件

312绝缘板

313按压件安装板

315绝缘部。

Claims (7)

1.一种半导体元件试验装置，对具有第1端子与第2端子的电气元件进行试验，其特征在于，具备：

电源装置，具有第3端子与第4端子，产生第1电流；

第1开关电路，与所述第3端子电连接，将所述第1电流供给至所述半导体元件；

第1连接部，与所述第1端子电连接；

第2连接部，与所述第2端子电连接；

第3连接部，与所述第1开关电路电连接；

第4连接部，与所述第4端子电连接；

分离部，所述半导体元件配置在半导体元件试验装置的第1部分，所述第1开关电路配置在半导体元件试验装置的第2部分，所述分离部形成或配置在所述第1部分与所述第2部分之间，

所述第1连接部或所述第2连接部从所述分离部插入，使所述第1连接部与所述第3连接部电连接，

使所述第2连接部与所述第4连接部电连接。

2.一种半导体元件试验装置，对具有第1端子、第2端子与第5端子的半导体元件进行试验，其特征在于，具备：

电源装置，具有第3端子与第4端子，产生第1电流；

第1开关电路，与所述第3端子电连接，且将所述第1电流供给至所述半导体元件；

第2开关电路，将所述第3端子与所述第4端子电连接；

第1连接部，与所述第1端子电连接；

第2连接部，与所述第2端子电连接；

第3连接部，与所述第1开关电路电连接；

第4连接部，与所述第4端子电连接；

驱动控制电路，与所述第5端子连接而驱动所述半导体元件；

分离部，所述半导体元件配置在半导体元件试验装置的第1部分，所述开关电路配置在半导体元件试验装置的第2部分，所述分离部配置在所述第1部分与所述第2部分之间，

所述第1连接部或所述第2连接部从所述分离部插入，使所述第1连接部与所述第3连接部电连接，

使所述第2连接部与所述第4连接部电连接。

3.如权利要求1或2所述的半导体元件试验装置，其特征在于，所述第1连接部、所述第2连接部、所述第3连接部与所述第4连接部中，至少1个连接部是叉形插头。

4.如权利要求1或2所述的半导体元件试验装置，其特征在于，还具有：

第1插入板，具有插入所述第1连接部的多个第1开口部；

第2插入板，具有插入所述第2连接部的多个第2开口部，

所述第1插入板与所述第2插入板的垂直高度位置不同，

以使与所述第1连接部连接的第1布线、和与所述第2连接部连接的第2布线不交叉的方式进行配置，

在所述第1开口部插入所述第1连接部，所述第2开口部插入所述第2连接部时，构成为所述第1布线与所述第2布线不交叉。

5.如权利要求2所述的半导体元件试验装置，其特征在于，通过使所述第1开关电路导通，能够使所述半导体元件的第1端子与第2端子之间电短路。

6.一种半导体元件的试验方法，该半导体元件具有第1端子、第2端子与第5端子，其特征在于，

构成为在第1部分与第2部分之间具有分离部，

构成为能够对所述第5端子变更输入电阻，

在所述半导体元件的第1端子连接第1连接部，在所述半导体元件的第2端子连接第2连接部，

将所述半导体元件配置在所述第1部分，

驱动所述半导体元件的驱动电路具有第3连接部与第4连接部，

将所述驱动电路配置在所述第2部分，

在所述分离部具有开口部，插入所述第1连接部与所述第2连接部中至少一方的连接部，

在所述分离部的所述开口部插入所述第1连接部，将所述第1连接部与所述第3连接部电连接，

在所述分离部的所述开口部插入所述第2连接部，将所述第2连接部与所述第4连接部电连接，

对所述第5端子施加使所述半导体元件成为动作状态的控制信号。

7.如权利要求6所述的半导体元件的试验方法，其特征在于，

构成为能够在所述第1区域配置多个半导体元件，

在所述第1区域配置温度调整装置，能够将所述半导体元件的温度维持或设定为规定温度，

构成为通过在所述开口部插入所述第1连接部与所述第2连接部中的至少一方，能够对所述多个半导体元件中规定的半导体元件进行试验，

使所述第1连接部与所述第3连接部机械连接，使所述第2连接部与所述第4连接部机械连接。

Images