JP7356088B2 - 半導体試験装置および半導体素子の試験方法 - Google Patents
半導体試験装置および半導体素子の試験方法 Download PDFInfo
- Publication number
- JP7356088B2 JP7356088B2 JP2019076005A JP2019076005A JP7356088B2 JP 7356088 B2 JP7356088 B2 JP 7356088B2 JP 2019076005 A JP2019076005 A JP 2019076005A JP 2019076005 A JP2019076005 A JP 2019076005A JP 7356088 B2 JP7356088 B2 JP 7356088B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- transistor
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
る寿命と、パワー半導体素子の外部環境の温度変化に起因した熱疲労現象による寿命とがある。また、パワー半導体素子のゲート絶縁膜への印加電圧による電圧疲労による寿命等がある。
なお、IGBTでは、エミッタ端子e、コレクタ端子cであるが、MOSトランジスタの場合は、ソース端子、ドレイン端子となる。
電流電源装置Pa121は定電流I1=Iaを出力し、スイッチSWaがオンすることにより、定電流Iaがトランジスタ117に印加される。
トランジスタ117のチャンネル間電圧Vce(図16(c))は、電流Idが流れている時は、Vn電圧となり、オフ状態では、Vc電圧となる。
寄生容量リアクタンス151には、電流電源装置121により電荷がチャージされる。寄生誘導リアクタンス152は電流Iaを継続して流そうとする。
サージ電圧Vs、突入電流Isは、トランジスタ117に電圧ストレスおよび電流ストレスを与え、トランジスタ117は信頼性が劣化する。
、突入電流Isの大きさなどに依存し、従来の試験装置で試験した結果から得られたトランジスタの寿命予測と、実際の回路で使用したトランジスタの寿命とが乖離しているという問題があった。
り試験回路の誘導リアクタンス値を設定し、トランジスタに実回路に対応したサージ電圧を印加できる。また、トランジスタ117に流す電流Idの遮断速度を変更あるいは設定できる。
また、本発明の半導体デバイスの試験方法は、試験トランジスタなどに、所定の設定した突入電流Is、サージ電圧Vsを印加することができる。
したがって、パワー半導体素子に対して実際の使用環境、実際の使用回路を想定して信頼性を評価することができる。
また、パワー半導体素子に限定されるものではなく、低電力用の半導体素子にも本発明は適用できることは言うまでもない。
イクル試験装置は、チラー(冷却・加温装置)136と、加熱冷却プレート134、加熱冷却プレート134とチラー136間を循環する循環水パイプ135を有する。
加熱冷却プレート134には、試験サンプルとしてのトランジスタ117が積載されている。
図1は本発明の第1の実施例における半導体試験装置(たとえば、パワートランジスタを試験するパワーサイクル試験装置)の構成図である。
したがって、スイッチSL4がクローズすることにより、電流電源装置121が出力する定電流は、コイルLを経由しないでトランジスタ117に供給される。
ように構成してもよい。
可変抵抗の値が大きい場合は、トランジスタ117のゲート端子に印加するトランジスタ117のゲート信号の立上/立下波形の傾斜が緩やかになる。
一方、可変抵抗の抵抗値が小さい場合は、ゲート信号の立上/立下波形の傾斜が急峻になる。
可変抵抗Vrの値を変更あるいは所定値に設定することにより、トランジスタ117のオン時間を調整できる。
ることができる。
また、最大電源電圧を変化させ、試験デバイス通電中の電圧と定電流源の最大圧の差を変化させることで突入電流を調整することができる。
トランジスタ117の温度をダイオードDiの電圧からモニターするためには、温度係
数を予め取得しておく必要がある。
以上の実施例では、予め、温度係数Kを求めるとしたが、本発明の半導体試験方法はこれに限定するものではない。
トランジスタ117と加熱冷却プレート134に密着して配置し、加熱冷却プレート134の温度が、トランジスタ117と略一致するように構成する。
を向上させる。
オペアンプ回路(バッファ回路)116は、ダイオードDiの端子電圧Vi(端子c-端子e)を出力する。
スイッチ124a(Ssa)はクローズされ、図1には図示していないが、図10と同様のスイッチ124b(Ssb)はオープンに設定される。
トランジスタ117のエミッタ端子eは接地されている。トランジスタ117のゲート端子gには、ゲートドライバ回路113が接続されている。
図3(a)のオン電圧Vgsに基づいて、トランジスタ117はオンオフされる。ゲートドライバ回路113はゲート信号制御回路112で制御される。
電流電源装置Pa121は定電流I1=Iaを出力し、スイッチSWaがオンすることにより、定電流Iaがトランジスタ117に印加される。
トランジスタ117のチャンネル間電圧は、電流Idが流れている時は、Vn電圧となり、オフ状態では、Vc電圧となる。
17のチャンネルに流れる電流が0(A)になるまでの時間をtg(μ秒)とし、実回路の配線などによる等価的な誘導リアクタンスをL(μH)とすると、サージ電圧Vs(V)は、以下で示される。
Vs=-L×Ia/tg
なお、上式では、電流の方向性を考慮して、「-」記号を付加している。
トランジスタ117に電流Idを供給していない時に、ダイオードDiの端子電圧を測定して、Tjを求める。
オペアンプ回路(バッファ回路)116は、ダイオードDiの端子電圧Vi(端子c-端子e)を出力する。
ンドなど)が劣化し、接合部の抵抗値が高くなる。抵抗値が高くなることにより、電圧Vceが高くなり、発熱してトランジスタ117の温度が上昇する。
・温度Tjが所定範囲内から外れた場合。
・電圧Vceが所定の電圧範囲から外れた場合。
・熱抵抗が所定の範囲内から外れた場合。
図1の本発明の半導体試験装置は、所定のサージ電圧Vsを発生させてトランジスタ117の試験を実施することができる。
サージ電圧Vsの発生は、誘導リアクタンス回路123のいずれかのコイルL(L1、L2、L3)を選択することにより実施する。
Vs=-Ls×Ia/tg
チ124a、124bはコントローラ111の制御によりオンオフ制御される。
図4は第2の実施例における半導体素子の試験方法の説明図である。図1に図示するようにスイッチ124b(Ssb)を有している。
本発明の半導体試験装置は、電流電源装置121aと電流電源装置121bとを有することにより、精度よく、所定の突入電流Isを発生させることができる。
トランジスタ117には、電流電源装置121aと電流電源装置121bとが出力される定電流が加算されて印加される。
ってもよい。たとえば、1台の電流電源装置121で、定電流I2を出力し、tc時間の経過後、定電流I1(A)を出力し、tonの時間後、電流出力を0(A)とできればよい。
性評価することができる。
図1のようにトランジスタ117のダイオードDiで、Tjを求める場合は、定電流Icは、チャンネル電流Idが流れていない時にダイオードDiに流す。
図10に示す第3の実施例における半導体試験装置では、定電流Iaを出力する電源装置121が配置されている。
電流電源装置Pa121は定電流I1=Iaを出力し、スイッチSWaがオンすることにより、定電流Iaがトランジスタ117に印加される。
他の構成、動作は図1の実施例で説明している構成、動作と同様であるので説明を省略する。
図10に示す第3の実施例の半導体試験装置は、試験で使用する突入電流Isを電流電源装置121とコンデンサ141で発生させる。
突入電流Isの定電流Ibはコンデンサ(電荷蓄積装置)114の容量値を設定する。コンデンサ141は可変容量タイプとすることにより、電流Ibの値を変更することができる。突入電流の傾斜(変化速度)は、たとえば、誘導リアクタンス回路123のスイッチSL4部に抵抗素子を配置または形成し、前記抵抗素子の抵抗値により、傾斜(変化速度)を変更することができる。
突入電流Isは、試験を行うトランジスタ117の仕様に基づいて決定する。また、トランジスタ117が使用される回路構成により決定する。
トランジスタ117m、トランジスタ117sの両方には電流Idが流れるため、トランジスタ117mとトランジスタ117sとは同時に試験が実施される。
他の構成、動作は、本明細書の実施例で説明しているので説明を省略する。
他の構成、動作は他の実施例で説明している構成、動作と同様であるので説明を省略する。
112 ゲート信号制御回路
113 ゲートドライバ回路
114 電流制御回路
115 温度測定回路
116 オペアンプ回路
117 パワートランジスタ
118 定電流回路
121 電流電源装置
122 スイッチ回路
123 誘導リアクタンス回路
124 スイッチ回路
125 可変抵抗器
126 容量リアクタンス回路
131 制御ラック
132 電源装置
134 加熱冷却プレート
135 循環水パイプ
136 チラー(冷却・加温装置)
141 コンデンサ
151 寄生容量リアクタンス
152 寄生誘導リアクタンス
Claims (7)
- 第1の端子と第2の端子と第5の端子を有する半導体素子を試験する半導体素子試験装置であって、
第3の端子と第4の端子を有し、試験電流を供給する電源装置と、
誘導リアクタンス回路と、
前記第3の端子と前記第4の端子間に電気的に接続された第1のスイッチと、
前記半導体素子の前記第5の端子にゲート電圧を印加するドライバ回路と、
前記第1の端子と前記第2の端子間に、定電流を供給する定電流回路と、
前記第1の端子と前記第2の端子間の電圧を測定する電圧測定回路を具備し、
前記半導体素子の第1の端子は、前記第3の端子と電気的に接続され、
前記半導体素子の第2の端子は、前記第4の端子と電気的に接続され、
前記誘導リアクタンス回路は、前記第1の端子と前記第3の端子間に配置され、
前記誘導リアクタンス回路は、コイルあり経路とコイルなし経路を有し、前記試験電流は前記コイルあり経路または前記コイルなし経路を流れて前記半導体素子に供給され、
前記ゲート電圧のオフ時刻に同期して、前記第1のスイッチをオンさせて、前記第3の端子と前記第4の端子間の電荷を放電し、
前記半導体素子に前記試験電流を供給していない期間に、前記定電流回路は前記第1の端子と前記第2の端子間に前記定電流を供給した状態で、前記電圧測定回路は前記第1の端子と前記第2の端子間の電圧を測定することを特徴とする半導体素子試験装置。 - 第1の端子と第2の端子と第6の端子と第7の端子と第5の端子を有する半導体素子を試験する半導体素子試験装置であって、
第3の端子と第4の端子を有し、試験電流を供給する電源装置と、
誘導リアクタンス回路と、
前記第3の端子と前記第4の端子間に電気的に接続された第1のスイッチと、
前記半導体素子の前記第5の端子にゲート電圧を印加するドライバ回路と、
前記第6の端子と前記第7の端子間に、定電流を供給する定電流回路と、
前記第6の端子と前記第7の端子間の電圧を測定する電圧測定回路を具備し、
前記半導体素子の第1の端子は、前記第3の端子と電気的に接続され、
前記半導体素子の第2の端子は、前記第4の端子と電気的に接続され、
前記誘導リアクタンス回路は、前記第1の端子と前記第3の端子間に配置され、
前記誘導リアクタンス回路は、コイルあり経路とコイルなし経路を有し、前記試験電流は前記コイルあり経路または前記コイルなし経路を流れて前記半導体素子に供給され、
前記ゲート電圧のオフ時刻に同期して、前記第1のスイッチをオンさせて、前記第3の端子と前記第4の端子間の電荷を放電し、
前記半導体素子間に前記試験電流が供給されていない期間に、前記定電流回路は第7の端子と前記第6の端子間に前記定電流を供給した状態で、前記電圧測定回路は前記第7の端子と前記第6の端子間の電圧を測定することを特徴とする半導体素子試験装置。 - 複数の前記半導体素子を有し、
前記半導体素子は順次選択されて、前記試験電流が前記半導体素子に供給されることを特徴とする請求項1または請求項2記載の半導体素子試験装置。 - 前記誘導リアクタンス回路のインダクタンスを可変できることを特徴とする請求項1または請求項2記載の半導体素子試験装置。
- 前記電源装置は、第1の試験電流を供給する第1の電源装置と第2の試験電流を供給する第2の電源装置を有し、前記第1の試験電流と前記第2の試験電流が加算されて前記半導体素子に供給されることを特徴とする請求項1または請求項2記載の半導体素子試験装置。
- 前記ゲート電圧は、周期時間、オン時間、オン電圧を設定できることを特徴とする請求項1または請求項2記載の半導体素子試験装置。
- 前記試験電流の停止後、1ms以内に、前記第2の端子と前記第1の端子間の電圧を測定することを特徴とする請求項1記載の半導体素子試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019076005A JP7356088B2 (ja) | 2019-04-12 | 2019-04-12 | 半導体試験装置および半導体素子の試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019076005A JP7356088B2 (ja) | 2019-04-12 | 2019-04-12 | 半導体試験装置および半導体素子の試験方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020173197A JP2020173197A (ja) | 2020-10-22 |
JP2020173197A5 JP2020173197A5 (ja) | 2021-12-02 |
JP7356088B2 true JP7356088B2 (ja) | 2023-10-04 |
Family
ID=72831228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019076005A Active JP7356088B2 (ja) | 2019-04-12 | 2019-04-12 | 半導体試験装置および半導体素子の試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7356088B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220334169A1 (en) * | 2019-06-04 | 2022-10-20 | Qualtec Co., Ltd. | Semiconductor Component Test Device and Method of Testing Semiconductor Components |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116203373B (zh) * | 2023-03-03 | 2023-11-07 | 中山大学 | 一种多功能半导体场效应晶体管测试电路与方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010175509A (ja) | 2009-02-02 | 2010-08-12 | Mitsubishi Electric Corp | 逆バイアス安全動作領域測定装置 |
JP2013088146A (ja) | 2011-10-13 | 2013-05-13 | Advantest Corp | 試験装置 |
JP2018096755A (ja) | 2016-12-09 | 2018-06-21 | 株式会社デンソー | 半導体素子の検査装置および検査方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61108978A (ja) * | 1984-11-01 | 1986-05-27 | Nec Corp | 半導体装置の熱抵抗測定方法 |
JPH06281693A (ja) * | 1992-08-28 | 1994-10-07 | Fuji Electric Co Ltd | 半導体装置の熱抵抗測定方法 |
JPH0727817A (ja) * | 1993-07-09 | 1995-01-31 | Toshiba Corp | 半導体素子の断続動作試験方法およびその装置 |
JPH1114694A (ja) * | 1997-06-20 | 1999-01-22 | Sanmei Denki Kk | パワーモジュールにおけるワイヤボンディング部の耐久性能試験方法 |
-
2019
- 2019-04-12 JP JP2019076005A patent/JP7356088B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010175509A (ja) | 2009-02-02 | 2010-08-12 | Mitsubishi Electric Corp | 逆バイアス安全動作領域測定装置 |
JP2013088146A (ja) | 2011-10-13 | 2013-05-13 | Advantest Corp | 試験装置 |
JP2018096755A (ja) | 2016-12-09 | 2018-06-21 | 株式会社デンソー | 半導体素子の検査装置および検査方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220334169A1 (en) * | 2019-06-04 | 2022-10-20 | Qualtec Co., Ltd. | Semiconductor Component Test Device and Method of Testing Semiconductor Components |
Also Published As
Publication number | Publication date |
---|---|
JP2020173197A (ja) | 2020-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI509263B (zh) | 電壓檢測電路及用於測量電晶體特性之方法 | |
Baker et al. | IGBT junction temperature measurement via peak gate current | |
JP2010107432A (ja) | 半導体統合試験方法、および半導体試験装置 | |
CN109596960B (zh) | 评估在晶体管器件中的栅极-源极漏电流 | |
Niu et al. | Real-time junction temperature sensing for silicon carbide MOSFET with different gate drive topologies and different operating conditions | |
JP7356088B2 (ja) | 半導体試験装置および半導体素子の試験方法 | |
CN105703624A (zh) | 绝缘型直流电源装置以及控制方法 | |
US20170288597A1 (en) | Semiconductor device | |
CN106533129B (zh) | 自举补偿电路及功率模块 | |
CN111337807B (zh) | 开关器件的高频高压动态导通电阻测试电路及测量方法 | |
JP2019086295A (ja) | 信頼性試験装置 | |
Brandelero et al. | Online junction temperature measurements for power cycling power modules with high switching frequencies | |
Niu et al. | The effect of gate drive topology on online silicon carbide MOSFET junction temperature sensing | |
JP7388052B2 (ja) | パワー半導体用試験装置およびパワー半導体試験方法 | |
JP2023123656A (ja) | 電気素子試験装置 | |
CN110212897A (zh) | 用于操作晶体管器件的方法和具有晶体管器件的电子电路 | |
US20080303581A1 (en) | Semiconductor device | |
JP2020176851A (ja) | 半導体試験装置および半導体素子の試験方法。 | |
US20150032404A1 (en) | Method and device for determining the temperature calibration characteristic curve of a semiconductor component appertaining to power electronics | |
JP2006340579A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JP2023065319A (ja) | 半導体試験装置および半導体素子の試験方法。 | |
US20150155862A1 (en) | Switching device driving apparatus | |
CN109752638B (zh) | 一种连续测量igbt芯片输出曲线的装置及方法 | |
JP2021043191A (ja) | 試験測定回路及び装置並びに被試験デバイスの特性測定方法 | |
NL2020745B1 (en) | Switching element control circuit and power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211025 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20230304 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7356088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |