JP2020173197A - 半導体試験装置および半導体素子の試験方法。 - Google Patents

Abstract

【課題】従来の半導体試験装置では、実使用状態でのトランジスタ寿命の予測、トランジスタ破壊までの時間を測定できない。【解決手段】本発明の半導体試験装置は、トランジスタのチャンネルに流す第１の定電流に、突入電流に対応する第２の定電流を重畳できる電流制御回路を具備する。トランジスタに第１の定電流を印加する時間、印加周期、また、トランジスタ１１７に流す電流Ｉｄの遮断速度を設定できる。また、誘導リアクタンスの値を変更あるいは設定できる誘導リアクタンス回路を具備する。誘導リアクタンス回路の制御により試験回路の誘導リアクタンス値を設定し、トランジスタに実回路に対応したサージ電圧を印加できる。【選択図】図１

Description

本発明は、ＩＧＢＴ、ＭＯＳ−ＦＥＴ、Ｇａｎ−ＦＥＴ、バイポーラトランジスタ等の半導体素子のパワーサイクル試験を行う半導体試験装置、半導体素子の試験方法等に関するものである。

半導体素子の使用環境での故障モードに近いストレスを効率よく再現でき、高い信頼性でパワー半導体素子等の評価を行うことができる半導体試験装置および半導体素子の試験方法を提供する。

パワー半導体素子の寿命には、パワー半導体素子自体の発熱に起因した熱疲労現象による寿命と、パワー半導体素子の外部環境の温度変化に起因した熱疲労現象による寿命とがある。また、パワー半導体素子のゲート絶縁膜への印加電圧による電圧疲労による寿命等がある。
なお、ＩＧＢＴでは、エミッタ端子ｅ、コレクタ端子ｃであるが、ＭＯＳトランジスタの場合は、ソース端子、ドレイン端子となる。

一般的に、パワー半導体素子の寿命試験は、パワー半導体に通電オンオフし、半導体素子の過熱冷却を繰り返すことが行われている。パワー半導体素子のエミッタ端子（ソース端子）、コレクタ端子（ドレイン端子）等に印加電圧および電流を設定し、ゲート端子に周期的なオンオフ信号（動作／非動作信号）を印加して試験が行われる。

図１５、図１６は従来例としての半導体試験装置および半導体素子の試験方法の説明図である。パワー半導体素子としてのトランジスタ１１７のコレクタ端子ｃには定電流を出力する電流電源装置１２１が接続されている。トランジスタ１１７のエミッタ端子ｅは接地されている。トランジスタ１１７のゲート端子ｇには、ゲートドライバ回路１１３が接続されている。

ゲートドライバ回路１１３からは、設定された周波数、かつ、設定されたオン電圧時間のトランジスタ１１７のゲートをオンさせるオン電圧Ｖｇが出力される。オン電圧Ｖｇに基づいて、トランジスタ１１７はオンオフされる。ゲートドライバ回路１１３はゲート信号制御回路１１２で制御される。
電流電源装置Ｐａ１２１は定電流Ｉ１＝Ｉａを出力し、スイッチＳＷａがオンすることにより、定電流Ｉａがトランジスタ１１７に印加される。

ゲートドライバ回路１１３から出力されるＶｇｓ電圧により、トランジスタ１１７はオンオフ動作し、トランジスタ１１７がオンしている期間にトランジスタ１１７のチャンネル間に電流Ｉｄが流れる。

トランジスタ１１７がオンするトランジスタ１１７のチャンネル電圧Ｖｃｅが順方向電圧Ｖｎまで降下する。トランジスタ１１７がオフするとＶｃｅ電圧は、電源電圧Ｖｃまで上昇する。
トランジスタ１１７のチャンネル間電圧Ｖｃｅ（図１６（ｃ））は、電流Ｉｄが流れている時は、Ｖｎ電圧となり、オフ状態では、Ｖｃ電圧となる。

電流電源装置１２１には、内部に寄生容量成分である寄生容量リアクタンス１５１がある。また、試験回路の配線には誘導成分である寄生誘導リアクタンス１５２がある。
寄生容量リアクタンス１５１には、電流電源装置１２１により電荷がチャージされる。寄生誘導リアクタンス１５２は電流Ｉａを継続して流そうとする。

そのため、トランジスタ１１７がオフしても、一定期間の間は電流が流れ続けようとする。また、トランジスタ１１７のオン抵抗が次第に高くなるため、トランジスタ１１７のＶｃ電圧は上昇し、サージ電圧Ｖｓが発生する（図１６（ｄ）Ｖｃｅ’）。

また、寄生容量リアクタンス１５１は、トランジスタ１１７がオンする時に、トランジスタ１１７に大きな電流を供給し、突入電流Ｉｓが発生する（図１６（ｅ）Ｉｄ’）。
サージ電圧Ｖｓ、突入電流Ｉｓは、トランジスタ１１７に電圧ストレスおよび電流ストレスを与え、トランジスタ１１７は信頼性が劣化する。

信頼性の劣化は、制御できない試験回路の誘導リアクタンス、容量性リアクタンスにより依存する。そのため、トランジスタ１１７の試験結果は、制御できないサージ電圧Ｖｓ、突入電流Ｉｓの大きさなどに依存し、従来の試験装置で試験した結果から得られたトランジスタの寿命予測と、実際の回路で使用したトランジスタの寿命とが乖離しているという問題があった。

特開２０１７−１７８２２

従来の半導体試験装置では、トランジスタ１１７をオンオフ動作させるとともに、定電流Ｉａをトランジスタのチャンネルに流すことにより、トランジスタの試験を実施している。

試験は、トランジスタのオン周期、トランジスタのオン時間、トランジスタのオンオフ回数、トランジスタに流れる電流を設定することにより、トランジスタにストレスを与え、トランジスタの寿命予測あるいは試験トランジスタの劣化または破壊までの時間測定を行っていた。

実使用状態において、トランジスタは、複数の電子デバイスと組み合わされて所定の動作をする回路が構成される。また、前記トランジスタには制御信号を入出力する接続ケーブルが接続される。

試験時にトランジスタに突入電流Ｉｓが流れると、トランジスタにストレスが与えられ寿命が短くなる。また、試験時にトランジスタのチャンネルにサージ電圧Ｖｓが印加されるとトランジスタにストレスが与えられ、トランジスタの寿命が短くなる。

トランジスタへの突入電流Ｉｓ、トランジスタのサージ電圧Ｖｓの発生は、負荷としてのモータのインダクタンス、接続ケーブル等の誘導リアクタンス、容量性リアクタンスなどが影響するため、所定値にすることが難しい。

従来の半導体試験装置および半導体素子の試験方法では、これらの寄生誘導リアクタンス、寄生容量性リアクタンスを制御できなかった。そのため、試験を行うトランジスタ１１７に突入電流Ｉｓ、サージ電圧Ｖｓが印加され、また、突入電流Ｉｓ、サージ電圧Ｖｓの大きさも調整することができなかった。

従来の半導体試験装置および半導体素子の試験方法でトランジスタ１１７の試験を実施しても、実際の使用状態でのトランジスタ１１７の寿命の予測、トランジスタ破壊までの時間を予測できない、市場の不良実体との整合性がとれないという問題点があった。

本発明の半導体試験装置は、トランジスタのチャンネルに流す第１の定電流に、突入電流に対応する第２の定電流を重畳できる電流制御回路を具備する。トランジスタに第１の定電流を印加する時間、印加周期を設定できる。また、第１の定電流に重畳する第２の定電流を印加する時間、印加周期を設定できる。

本発明の半導体試験装置は、トランジスタの試験回路において、誘導リアクタンスまたはインダクタンスの値を変更あるいは設定できる誘導リアクタンス回路を具備する。トランジスタに第１の定電流を印加する時間、周期を設定できる。また、第１の定電流に重畳する第２の定電流を印加する時間、周期を設定できる。誘導リアクタンス回路の制御により試験回路の誘導リアクタンス値を設定し、トランジスタに実回路に対応したサージ電圧を印加できる。また、トランジスタ１１７に流す電流Ｉｄの遮断速度を変更あるいは設定できる。

以上のように、本発明の半導体試験装置は、トランジスタのチャンネルに流す第１の定電流に突入電流に対応する第２の定電流を重畳できる電流制御回路と、誘導リアクタンス値を変更あるいは設定できる誘導リアクタンス回路のうち、少なくとも１つを具備する。
また、本発明の半導体デバイスの試験方法は、試験トランジスタなどに、所定の設定した突入電流Ｉｓ、サージ電圧Ｖｓを印加することができる。

本発明は、試験するパワー半導体素子に突入電流Ｉｓ、サージ電圧Ｖｓの印加・無印加および印加タイミングを容易に設定できる。
したがって、パワー半導体素子に対して実際の使用環境、実際の使用回路を想定して信頼性を評価することができる。

本発明の第１の実施例における半導体試験装置の説明図である。 本発明の半導体試験装置の構成図である。 本発明の第１の実施例における半導体素子の試験方法の説明図である。 本発明の第２の実施例における半導体素子の試験方法の説明図である。 本発明の半導体素子の試験方法の説明図である。 本発明の半導体素子の試験方法の説明図である。 本発明の第３の実施例における半導体素子の試験方法の説明図である。 本発明の第４の実施例における半導体素子の試験方法の説明図である。 本発明の第２の実施例における半導体試験装置の説明図である。 本発明の第３の実施例における半導体試験装置の説明図である。 本発明の半導体試験装置の説明図である。 本発明の第４の実施例における半導体試験装置の説明図である。 本発明の第５の実施例における半導体素子の試験方法の説明図である。 パワーデバイスの説明図である。 従来の半導体試験装置の説明図である。 従来の半導体素子の試験方法の説明図である。

以下、添付した図面を参照して、本発明の実施の形態に係るパワーサイクル試験装置および試験方法を説明する。

明細書で記載する実施形態では、パワー半導体素子のうち、ＩＧＢＴを例にとって説明するが、本発明は、ＩＧＢＴに限定されるものではなく、ＭＯＳＦＥＴ、ＪＦＥＴ、トランジスタ等の各種のパワー半導体素子に適用することができる。また、トランジスタだけに適用さえるものではなく、ダイオードなどの２端子素子にも本発明は適用できる。
また、パワー半導体素子に限定されるものではなく、低電力用の半導体素子にも本発明は適用できることは言うまでもない。

発明を実施するための形態を説明するための各図面において、同一の機能を有する要素には同一の符号を付して説明を省略する場合がある。また、本発明の実施例は、それぞれを組み合わせることができる。

図２は本発明のパワーサイクル試験装置（半導体試験装置）の構成図である。パワーサイクル試験装置は、チラー（冷却・加温装置）１３６と、加熱冷却プレート１３４、加熱冷却プレート１３４とチラー１３６間を循環する循環水パイプ１３５を有する。
加熱冷却プレート１３４には、試験サンプルとしてのトランジスタ１１７が積載されている。

Ｔｊが一定になるように、電流Ｉｄ、ゲート電圧Ｖｇ、電圧Ｖｃｅを変化させて試験の条件を設定する。Ｔｊが変化すると、トランジスタ１１７が劣化あるいは特性が変化している と判断し、トランジスタの信頼性を判定あるいは判定する。たとえば、電圧Ｖｃｅが１０％アップまでの時間、電圧Ｖｃｅが２０％アップまでの時間、トランジスタ１１７の破壊までの時間などが信頼性評価に使われる。

トランジスタ１１７の劣化あるいは特性変化にあわせて外部条件を変える。たとえば、トランジスタ１１７が発熱した場合は水温を下げる。水温を下げると、トランジスタ１１７に流れる電流を少なくすると、トランジスタ１１７の劣化、特性変化が進まず、結果、トランジスタ１１７の寿命が大幅に延びる。

また、チラー１３６の循環水を加温または冷却することにより、トランジスタ１１７の温度を規定値あるいは所定値に維持する。また、試験条件に対応してトランジスタ等の温度を周期的に変化させ、冷却し、加熱させる。また、試験トランジスタのＴｊを測定し、測定したＴｊを一定値に維持するように、チラー１３６を制御する。

制御ラック１３１には、トランジスタ１１７に試験電流、試験電圧を供給する電源装置１３２と、トランジスタ１１７を制御あるいは試験条件を設定する制御回路１３３を有している。

制御回路１３３には、トランジスタ１１７の温度情報Ｔｊが入力され、温度情報Ｔｊに基づいてチラー１３６を制御する。あるいは、温度情報Ｔｊを所定温度にするように、チラー１３６を制御する。

なお、本明細書では循環水として説明するが、水に限定されるものではない。エチレングリコール、グリセリンなどでも良いし、強制空冷であってもよい。チラー１３６は循環水パイプ１３５内の液体を、例えば水温マイナス１０℃からプラス１００℃までの範囲で制御して試験ユニット３の加熱冷却プレート１３４に供給する。加熱冷却プレート１３４は十分に大きな熱容量を持っている。

上記実施形態では加熱冷却プレート１３４を使用したが、加熱プレートと冷却プレートを別体とし、加熱冷却プレート以外の熱源・冷熱源を用いて加熱・冷却するものであってもよい。
図１は本発明の第１の実施例における半導体試験装置（たとえば、パワートランジスタを試験するパワーサイクル試験装置）の構成図である。

電流電源装置１２１は、トランジスタ１１７を試験するための大電流の定電流を出力する。電流電源装置１２１は、コントローラ（パーソナルコンピュータ等）１１１からの制御信号に同期させて電力（電流、電圧）を供給すると共に、供給された電力を用いて前記負荷を設定された定電流または定電圧で駆動する。また、電流電源装置１２１は、出力する最大電圧値を設定することができる。

スイッチ１２２（ＳＷａ、ＳＷｂ）は、電流電源装置１２１が出力する定電流の供給をオン（供給）オフ（遮断）させる。スイッチ１２２は電流制御回路１１４からの信号に基づき、オン(定電流を出力)またはオフ（定電流を遮断）に設定制御される。

スイッチＳＷａは電流電源装置１２１ａの電流経路に配置されている。スイッチＳＷｂは電流電源装置１２１ｂの電流経路に配置されている。スイッチ１２２は、電流制御回路１１４からの信号に基づき、オン(定電流を出力)またはオフ（定電流を遮断）に設定制御される。

図１などにおいて、２台の電流電源装置１２１を図示している。電流電源装置１２１は２台に限定されるものではない。３台以上の電流電源装置１２１を保有してもよい。電流電源装置１２１の台数が増加するほど、多種多様な電流波形Ｉｄを発生させることができる。

１台の電流電源装置１２１が図６などで図示する電流Ｉｄ信号を発生できる場合は、１台の電流電源装置１２１を有すればよいことは言うまでもない。１つの電流電源装置１２１が、定電流Ｉ２を出力し、ｔｃ時間の経過後、定電流Ｉ１を出力し、ｔｏｎの時間後、電流出力を０とできれば１台の電流電源装置１２１でよいことは言うまでもない。

本発明の実施例において、電流電源装置１２１として説明するが、電流電源装置１２１は定電流を出力するものに限定されるものではない。たとえば、電流電源装置１２１が最大電圧を設定し、一定の条件で、設定された最大電圧において、所定の定電流を出力できるように機能させることが例示される。したがって、電流電源装置１２１は、定電流の出力する装置ではなく、電圧、電流を出力できる電源装置である。

図１などの実施例において、電流電源装置１２１で電流Ｉｄ信号を発生させるとして説明するが、図６などで図示する電流Ｉｄは、トランジスタ１１７のオン抵抗の状態に応じて、印加電圧を調整することにより実現できる。したがって、本発明の半導体試験装置において、電流電源装置１２１に限定するものではなく、電圧出力の電源装置で構成しても良いことはいうまでもない。

図６などに図示する電流Ｉｄは、トランジスタ１１７のゲート電圧の電圧値の制御によっても実現できる。本明細書では、電流電源装置１２１の制御によって、トランジスタ１１７に所定の電流を印加するとして説明するが、これに限定するものはなく、トランジスタ１１７のゲート端子ｇの電圧、トランジスタ１１７のコレクタ端子ｃの電圧を調整あるいは制御してもよいことは言うまでもない。

誘導リアクタンス回路１２３は、内部に複数の誘導リアクタンスあるいはインダクタンスとしてのコイルＬを有している。また、前記コイルを試験回路に挿入するためのスイッチＳＬを有している。複数のコイルＬは、誘導リアクタンスが異なるものである。

一例として、図１では、一例としてコイルＬ１、コイルＬ２、コイルＬ３を図示している。また、コイルがない電流経路も形成している。また、抵抗素子を有する電流経路を設けても良いことは言うまでもない。また、配線などの寄生コンダクタンスを誘導リアクタンスとして利用してもよい。

コイルＬ１にはスイッチＳＬ１が接続され、スイッチＳＬ１がクローズすることにより、電流電源装置１２１が出力する定電流の経路にコイルＬ１が挿入される。コイルＬ２にはスイッチＳＬ２が接続され、スイッチＳＬ２がクローズすることにより、電流電源装置１２１が出力する定電流の経路にコイルＬ２が挿入される。コイルＬ３にはスイッチＳＬ３が接続され、スイッチＳＬ３がクローズすることにより、電流電源装置１２１が出力する定電流の経路にコイルＬ３が挿入される。スイッチＳＬ４の経路にはコイルＬは配置されていない。
したがって、スイッチＳＬ４がクローズすることにより、電流電源装置１２１が出力する定電流は、コイルＬを経由しないでトランジスタ１１７に供給される。

複数のスイッチＳＬを同時にオンできるように構成してもよい。スイッチＳＬのオンオフ（動作／非動作）制御は、コントローラ１１１からの制御信号に基づき、制御される。

本発明の実施例において、誘導リアクタンス回路１２３を設け、スイッチＳＬをオンオフさせることにより、定電流が流れる経路に誘導リアクタンスとしてのコイルＬを挿入するとした。しかし、本発明はこれに限定するものではない。

たとえば、誘導リアクタンスとしてのコイルＬをネジ止めなどにより、定電流の経路に挿入してもよい。挿入するコイルＬの誘導リアクタンスの値は、トランジスタ１１７への突入電流値を観察して設定する。

１つのコイルの中間に多数のタップを設け、各タップと接続することにより、誘導リアクタンス値を設定できるように構成してもよい。誘導リアクタンスとしてのコイルＬにスライダック構造を形成してリニア的にリアクタンス量を設定あるいは調整できるように構成してもよい。

容量リアクタンス回路１２６は、内部に複数の容量リアクタンスあるいはインダクタンスとしてのコンデンサＣを有している。コンデンサＣは容量が異なる。また、前記コンデンサＣを試験回路に挿入するためのスイッチＳＣを有している。複数のコンデンサＣは、容量リアクタンスが異なるものである。

一例として、図１では、一例として、容量の異なるコンデンサＣ１、コンデンサＣ２、コンデンサＣ３の３種類を図示している。コンデンサの種類個数は１つでも良いし、複数でも良い。また、コンデンサに限らず、電荷を一時的に蓄積できるものであればいずれの物でも良い。たとえば、電池でもよい。

コンデンサＣ１にはスイッチＳＣ１が接続され、スイッチＳＣ１がクローズすることにより、電流電源装置１２１が出力する定電流の経路にコンデンサＣ１が挿入される。コンデンサＣ２にはスイッチＳＣ２が接続され、スイッチＳＣ２がクローズすることにより、電流電源装置１２１が出力する定電流の経路にコンデンサＣ２が挿入される。コンデンサＣ３にはスイッチＳＣ３が接続され、スイッチＳＣ３がクローズすることにより、電流電源装置１２１が出力する定電流の経路にコンデンサＣ３が挿入される。

複数のスイッチＳＣを同時にオンできるように構成してもよい。スイッチＳＣのオンオフ（動作／非動作）制御は、コントローラ１１１からの制御信号に基づき、制御される。

本発明の実施例において、容量リアクタンス回路１２６を設け、スイッチＳＣをオンオフさせることにより、電源装置１２１に並列経路に容量リアクタンスとしてのコンデンサＣを挿入するとした。しかし、本発明はこれに限定するものではない。

たとえば、容量リアクタンスとしてのコンデンサＣをネジ止めなどにより、定電流の経路に並列に挿入してもよい。挿入するコンデンサＣの容量リアクタンスの値は、トランジスタ１１７へのサージ波形を観察して設定する。

１つのコンデンサの中間に多数のタップを設け、各タップと接続することにより、容量リアクタンス値を設定できるように構成してもよい。また空気コンデンサのように、２つの電極の相対的な重なり度合を調整することにより、容量リアクタンスの値を可変できるように構成してもよい。

電流電源装置１２１（Ｐａ）は、一定の条件で、最大あるいは所定の電圧Ｖｍを設定でき、所定の定電流を出力できるように機能させることができる。電流電源装置１２１は、定電流を出力するだけではなく、設定した電圧Ｖｍ、定電流Ｉａを出力できる電源装置である。

電流電源装置１２１ａに並列して、容量リアクタンス回路１２６を配置している。容量リアクタンス１２６のスイッチＳＣにより選択されたコンデンサＣには、電流電源装置１２１が出力する電流Ｉａに伴う電圧あるいは設定された電圧Ｖｍにより電荷がチャージされる。電荷により、図６に示すように、ｔｃの期間、Ｉｓ電流がトランジスタ１１７に印加される。

ゲートドライバ回路１１３は、内部に可変抵抗Ｖｒ１２５を有している。可変抵抗Ｖｒの値は、０（Ω）から５００（Ω）間で、所定値に、あるいはステップ的に設定できるように構成されている。ゲート端子ｇの波形を観察しながら、コントローラ１１１からの制御信号により可変抵抗１２５の値を設定してもよい。また、トランジスタ１１７のゲート端子ｇとエミッタ端子ｅまたはコレクタ端子ｃ間に抵抗（図示せず）を配置してもよい。
可変抵抗の値が大きい場合は、トランジスタ１１７のゲート端子に印加するトランジスタ１１７のゲート信号の立上／立下波形の傾斜が緩やかになる。
一方、可変抵抗の抵抗値が小さい場合は、ゲート信号の立上／立下波形の傾斜が急峻になる。
可変抵抗Ｖｒの値を変更あるいは所定値に設定することにより、トランジスタ１１７のオン時間を調整できる。

ゲートドライバ回路１１３は、立上波形の傾斜（立上り時間ｔｒ）と立下り波形の傾斜（立下り時間ｔｄ）を設定できる。立上り時間ｔｒと立下り時間ｔｄを別々に調整することによりトランジスタ１１７のオン時間等を任意に調整できる。

可変抵抗Ｖｒの抵抗値は、コントローラ１１１により設定する。設定は、一定値であることに限定されない。ゲートドライバ回路１１３の立上波形の傾斜（立上り時間ｔｒ）と立下り波形の傾斜（立下り時間ｔｄ）を変化させてもよい。ゲート信号の立上時の抵抗値と、立下時の抵抗値とを変化させてもよい。また、リアルタイムに抵抗値を可変制御してもよい。抵抗値を可変制御することにより、トランジスタ１１７のオン時間が安定する。

ゲート信号の立上時の抵抗値を小さくすると、トランジスタ１１７のゲート端子に印加されるオン電圧の波形が急峻になり、高速にトランジスタ１１７がオンする。ゲート信号の立上時の抵抗値を大きくすると、トランジスタ１１７のゲート端子に印加されるオン電圧の波形が緩やかになり、緩やかにトランジスタ１１７がオンする。

ゲート信号の立下時の抵抗値を小さくすると、トランジスタ１１７のゲート端子に印加されるオン電圧の波形が急峻になり、高速にトランジスタ１１７がオフする。ゲート信号の立下時の抵抗値を大きくすると、トランジスタ１１７のゲート端子に印加されるオン電圧の波形が緩やかになり、緩やかにトランジスタ１１７がオフする。

以上のように、トランジスタ１１７のゲート端子に接続された抵抗Ｖｒの値、あるいはゲートドライバ回路１１３の立上り時間／立下り時間を制御あるいは調整または設定することにより、トランジスタ１１７に発生させる突入電流Ｉｓ、サージ電圧Ｖｓを変化あるいは変更することができる。以上のように、本発明は、ゲートドライバ回路１１３の機能により突入電流Is、サージ電圧Ｖｓの大きさ、発生時間、変化速度を設定、調整、制御することができる。

また、電源装置１２１内のコンデンサ、外付けコンデンサ１４１の容量を切り替えて、突入電流Ｉｓ、サージ電圧Ｖｓを変化させる方法もある。図１では２台の電源装置１２１を保有する。電源装置１２１内のコンデンサ、外付けコンデンサ１４１の容量を切り替える方法は、電源装置１２１が1台の場合に有効である。
また、最大電源電圧を変化させ、試験デバイス通電中の電圧と定電流源の最大圧の差を変化させることで突入電流を調整することができる。

以上のように、本発明の半導体試験装置および半導体の試験方法における突入電流Ｉｓの調整方法は、電源装置１２１を複数台使用することにより、最大突入電流、突入電流の印加時間は任意に設定できる。また、コンデンサの容量を変えることにより、突入電流の印加時間、突入最大電流を設定できる。また、電源装置１２１を定電流源とし、最大電圧を変化させることにより、最大突入電流を任意に設定できる。

トランジスタ１１７の動作は、トランジスタ１１７のゲート端子のオン電圧の制御だけでなく、電流電源装置１２１がトランジスタ１１７に供給する定電流Ｉｄあるいは電圧Ｖｍの値を変化あるいは設定できることは言うまでもない。

ゲートドライバ回路１１３の可変抵抗１２５はコントローラ１１１により制御される。ゲートドライバ回路１１３が出力するゲート信号の周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎはゲート信号制御回路が発生する。また、ゲート信号制御回路はコントローラ１１１により制御される。

図１などにおいて、ゲートドライバ回路１１３の可変抵抗１２５の抵抗値は、可変としたがこれに限定するものではない。たとえば、可変抵抗１２５を外付け抵抗とし、抵抗をコネクタ（図示せず）などによりトランジスタ１１７のゲート端子に接続してもよいことは言うまでもない。接続する抵抗の値は、トランジスタ１１７のゲート端子の波形、チャンネル電流Ｉｄの波形を観察して設定する。

図１などにおいて、トランジスタ１１７のコレクタ端子ｃとエミッタ端子ｅ間には定電流回路Ｐｃ１１８が接続されている。定電流回路１１８は、所定の定電流Ｉｃを流す。定電流Ｉｃはトランジスタ１１７の温度をモニターするためである。

なお、ＩＧＢＴを例示して本明細書は説明するため、トランジスタ１１７の端子はゲート端子ｇ、コレクタ端子ｃ、エミッタ端子ｅである。ＭＯＳトランジスタ１１７の場合は、トランジスタ１１７の端子はゲート端子ｇ、ドレイン端子ｄ、ソース端子ｓとなる。

トランジスタ１１７には、ボディダイオードあるいはチャンネルダイオードＤｉが形成されている。なお、ダイオードＤｉは同一ダイに実装された別チップのダイオードであってもよい。ダイオードはトランジスタ１１７の層構造により副次的に形成される。ダイオードＤｉは、構造上、トランジスタ１１７のチャンネル部の近傍に形成される。トランジスタ１１７のチャンネルに電流Ｉｄが流れるとトランジスタ１１７はオン抵抗により発熱する。

ダイオードＤｉはトランジスタ１１７の発熱により抵抗値が変化する。ダイオードＤｉに定電流Ｉｃを流すと、ダイオードＤｉの抵抗値の変化に比例してダイオードＤｉの端子間の電圧が変化する。端子間の電圧をモニターすれば、トランジスタ１１７の温度または、温度の変化を知ることができる。
トランジスタ１１７の温度をダイオードＤｉの電圧からモニターするためには、温度係数を予め取得しておく必要がある。

温度係数は、トランジスタ１１７を恒温槽で所定温度に設定し、ダイオードＤｉに定電流Ｉｃを流して、ダイオードＤｉの端子電圧を測定する。前記所定温度を変化させ、かつダイオードＤｉの端子電圧を測定することにより、温度に対するダイオードの端子電圧を取得できる。したがって、温度に対するダイオードの端子電圧からトランジスタ１１７の温度係数Ｋを求めることができる。

温度係数Ｋは、トランジスタ１１７の各生産ロットで異なる場合があるが、一般的には生産ロットで一定の値を示す。したがって、各生産ロットで、試験を行うトランジスタ１１７を抜き取り、温度係数Ｋを求めておけば他のトランジスタ１１７の温度係数Ｋにも使用できる。

精度よく温度係数Ｋを取得するには、同じロットでも、各トランジスタ１１７の温度係数Ｋを個別に測定して試験をする。温度係数Ｋの測定は、恒温槽の使用に限定されない。たとえば、トランジスタ１１７を実装したヒートシンクに流す水温を変えて温度係数Ｋを取得する。

試験時は、トランジスタ１１７に間欠的に、試験電流Ｉｄを印加する。試験電流Ｉｄをオフした直後あるいは、オフした後、短時間の所定時間の経過後、定電流回路１１８から、温度測定用の定電流Ｉｃを流す。定電流Ｉｃでトランジスタ１１７が発熱することを防止しるため、あるいは定電流Ｉｃの影響がないようにするため、定電流Ｉｃはトランジスタ１１７のチャンネルに流す定電流Ｉｄよりも十分に小さい電流値にする。定電流Ｉｄは、温度測定に影響を与える発熱しない程度の電流を流す。

具体的には、定電流Ｉｃは試験時にトランジスタ１１７に流す電流Ｉｄの１／１０００以下に設定する。好ましくは、トランジスタ１１７に流す電流Ｉｃは電流Ｉｄの１×１０^６の１以上１×１０^４の１以下にする。定電流Ｉｃは０．１ｍＡ以上１００ｍＡ以下にする。

チャンネル電流Ｉｄを変化させ、ダイオードＤｉ電圧（トランジスタ１１７のコレクタ−エミッタ端子間電圧）を測定して、温度係数Ｋを求める。求められた温度係数Ｋは、温度測定回路１１５に記憶させる。

温度を測定する時、ダイオードＤｉがトランジスタ１１７と同一チップ内に形成されている場合、ゲート電圧Ｖｇによって飽和電圧のＶｆ電圧が変化する場合がある。ゲート電圧Ｖｇはゼロ電圧または負電圧（マイナス電圧）とすることが好ましい。

図２に示すように、温度Ｔｊに基づいて、コントローラ１１１はチラー１３６を制御する。チラー１３６は循環水（循環溶液）の温度を調整し、加熱冷却プレート１３４の温度を調整する。
以上の実施例では、予め、温度係数Ｋを求めるとしたが、本発明の半導体試験方法はこれに限定するものではない。
トランジスタ１１７と加熱冷却プレート１３４に密着して配置し、加熱冷却プレート１３４の温度が、トランジスタ１１７と略一致するように構成する。

コントローラ１１１はチラー１３６を制御して、加熱冷却プレート１３４の温度を所定温度にし、トランジスタ１１７に定電流Ｉｃを印加して、ダイオードＤｉの端子電圧を測定する。測定結果から、温度係数Ｋを求める。加熱冷却プレート１３４の温度は、複数の温度に設定し、それぞれの温度での温度係数Ｋを求め、結果からより温度係数の値の精度を向上させる。

温度係数は、トランジスタ１１７を加熱冷却プレート１３４で所定温度にし、ダイオードＤｉに定電流Ｉｃを流して、端子電圧を測定する。前記所定温度を変化させ、かつダイオードＤｉの端子電圧を測定することにより、温度に対するダイオードの端子電圧を取得できる。したがって、温度に対するダイオードの端子電圧からトランジスタ１１７の温度係数Ｋを求めることができる。

トランジスタ１１７の試験時は、定電流Ｉｃは、チャンネル電流Ｉｄが流れていない時にダイオードＤｉに流す。つまり、トランジスタ１１７がオンしていない時に、定電流Ｉｃを流してダイオードＤｉの端子間電圧を測定する。
オペアンプ回路（バッファ回路）１１６は、ダイオードＤｉの端子電圧Ｖｉ（端子ｃ−端子ｅ）を出力する。

温度測定回路１１５を保持されている温度係数Ｋと電圧Ｖｉから、試験を実施しているトランジスタ１１７の温度Ｔｊを求める。求められた温度Ｔｊはコントローラ１１１に送られる。コントローラ１１１は、温度Ｔｊが所定設定値以上のなった場合、トランジスタ１１７が所定のストレス状態となったと判断して試験の停止などを行う。

図３は、本発明の半導体素子の試験方法の説明図である。図３（ａ）に図示するように、ゲートドライバ回路１１３からゲートオン電圧信号Ｖｇｓがトランジスタ１１７のゲート端子ｇに印加される。ゲートオン電圧信号Ｖｇｓは周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎである。周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎはゲート信号制御回路１１２で任意の値に設定することができる。また、オン電圧Ｖｇも任意の電圧に設定することができる。

図３に図示する一定値の電流Ｉｄをトランジスタ１１７に印加するには、電流電源装置１２１ａだけを動作させ、トランジスタ１１７に電流Ｉｄ（＝Ｉａ）を印加する。

また、ゲートドライバ回路１１３の可変抵抗１２５の抵抗値Ｖｒも設定することができる。抵抗値を大きくすることにより、ゲートオン電圧信号Ｖｇｓの立上／立下波形は、点線のように変化させることができる。

図３は第１の実施例における半導体素子の試験方法の説明図である。図３に図示すように、パワー半導体素子としてのトランジスタ１１７のコレクタ端子ｃには定電流を出力する電流電源装置１２１が接続されている。図１の本発明の電流電源装置１２１ａと１２１ｂのいずれかの電源装置を使用することにより、トランジスタ１１７のチャンネルに流す電流Ｉｄを発生することができる。

なお、図１において、誘導リアクタンス回路１２３は、スイッチＳＬ４がクローズされ、電流経路に挿入されるリアクタンス成分は「０」、または極力少ない状態にされている。
スイッチ１２４ａ（Ｓｓａ）はクローズされ、スイッチ１２４ｂ（Ｓｓｂ）はオープンに設定される。

本発明の第１の半導体素子の試験方法の実施例では、説明を容易にするため、定電流Ｉａ＝Ｉｄは電流電源装置１２１ａが発生するとし、定電流Ｉａの供給のオン／オフ（動作／非動作）はスイッチ１２２ａ（ＳＷａ）により供給するとする。なお、定電流Ｉａは、電流電源装置１２１ａと電流電源装置１２１ｂの両方を用いて供給してもよいことは言うまでもない。

トランジスタ１１７に流す電流Ｉｄは電流電源装置１２１を動作させることにより供給する。電流電源装置１２１はコントローラ１１１からの信号によりオン／オフ制御される。

定電流Ｉａ（＝Ｉｄ）は、スイッチ１２２ａをクローズすることにより供給される。スイッチ１２２の制御は電流制御回路１１４によって制御される。電流制御回路１１４はコントローラ１１１によりタイミング制御される。
トランジスタ１１７のエミッタ端子ｅは接地されている。トランジスタ１１７のゲート端子ｇには、ゲートドライバ回路１１３が接続されている。

ゲートドライバ回路１１３からは、設定された周波数、かつ、設定されたオン電圧時間のトランジスタ１１７のゲートをオンさせるオン電圧Ｖｇが出力される。図３の実施例では、図３（ａ）に図示するように、トランジスタ１１７のオンオフ周期はｔｃｙｃｌｅであり、オン時間はｔｏｎ、オフ時間はｔｏｆｆである。
図３（ａ）のオン電圧Ｖｇｓに基づいて、トランジスタ１１７はオンオフされる。ゲートドライバ回路１１３はゲート信号制御回路１１２で制御される。

スイッチ１２２ａは電流制御回路１１４で制御される。電流制御回路１１４、ゲート信号制御回路１１２、電流電源装置１２１は、コンピュータ（ＰＣ）１１１で制御される。
電流電源装置Ｐａ１２１は定電流Ｉ１＝Ｉａを出力し、スイッチＳＷａがオンすることにより、定電流Ｉａがトランジスタ１１７に印加される。

ゲートドライバ回路１１３から出力されるＶｇｓ電圧により、トランジスタ１１７はオンオフ動作し、トランジスタ１１７がオンしている期間にトランジスタ１１７のチャンネル間に電流Ｉｄが流れる。

トランジスタ１１７がオンするトランジスタ１１７のチャンネル電圧Ｖｃｅは順方向電圧Ｖｎまで降下する。トランジスタ１１７がオフするとＶｃｅ電圧は、電流電源装置１２１が発生する電源電圧Ｖｃまで上昇する。
トランジスタ１１７のチャンネル間電圧は、電流Ｉｄが流れている時は、Ｖｎ電圧となり、オフ状態では、Ｖｃ電圧となる。

電流電源装置１２１または試験回路には容量成分であるコンデンサ（図示せず）がある場合がある。また、試験回路の配線には誘導成分であるコイル（図示せず）がある場合がある。

コンデンサには、電流電源装置１２１により電荷がチャージされる。コイルは電流Ｉａを継続して流そうとする。トランジスタ１１７がオフしても、一定期間の間は電流が流れ続けようとするため、トランジスタ１１７のＶｃ電圧は上昇し、サージ電圧Ｖｓが発生する（図３（ｃ）Ｖｃｅ’）。

電流電源装置１２１にコンデンサ１４１がない場合であっても、サージ電圧Ｖｓを発生させることができる。電流電源装置１２１は常に定電流を流そうとしているので、トランジスタ１１７をオフしても電流電源装置１２１は電流を供給し続けようとする。しかし、トランジスタ１１７がオフとなり、電流が流れなくなれば電流電源装置１２１は、設定された電源電圧の最大電圧が上がり電流がゼロになる。この時にインダクタンスがあると、電流が遮断される時間が長くなり、サージ電圧Ｖｓが発生する。

トランジスタ１１７がオフする時に流れている電流をＩａ（Ａ）とし、トランジスタ１１７のチャンネルに流れる電流が０（Ａ）になるまでの時間をｔｇ（μ秒）とし、実回路の配線などによる等価的な誘導リアクタンスをＬ（μＨ）とすると、サージ電圧Ｖｓ（Ｖ）は、以下で示される。
Ｖｓ＝−Ｌ×Ｉａ／ｔｇ
なお、上式では、電流の方向性を考慮して、「−」記号を付加している。

誘導リアクタンスは、スイッチＳＷａ１２２ａがオフした後も、コイルＬに蓄えられた電流をトランジスタ１１７に印加しようとする。また、トランジスタ１１７が完全にオフするまでは、一定の期間を必要とする。したがって、コイルＬの大きさに比例してサージ電圧が発生する。

たとえば、Ｉ１＝Ｉａ＝１００（Ａ）、ｔｇ＝１（μｓ）、コイルの誘導リアクタンスＬ＝１０（μＨ）とすれば、Ｖｓ＝１０（μＨ）×１００（Ａ）／１（μｓ）＝１０００（Ｖ）となる。したがって、サージ電圧Ｖｓ＝１０００（Ｖ）が発生する。

サージ電圧Ｖｓは、トランジスタ１１７に電圧ストレスを与え、トランジスタ１１７は信頼性劣化する。トランジスタ１１７の試験結果は、サージ電圧Ｖｓの大きさなどに依存する。

スイッチ１２４ｂがオンすると、コンデンサ（図示せず）にチャージされた電荷による電流Ｉｍがスッチ１２４ｂを介してグランド（接地電位）に流れる。誘導リアクタンス回路１２３のスイッチＳＬ４がオンのため、試験回路の誘導リアクタンスも小さい。

図３（ｅ）に図示するように、スイッチＳｓｂはゲート電圧Ｖｇｓのオフ時刻に対してｔｂ時間前にオンさせる。ｔｂ時間は１０ｍ秒以下０ｍ秒以上の時間である。好ましくは、１ｍ秒以下０ｍ秒以上の時間である。

図３（ｅ）に図示するように、スイッチＳｓｂはゲート電圧Ｖｇｓのオフ時刻に対してｔａ時間後にオンさせる。ｔａ時間は０ｍ秒以上１０ｍ秒以下の時間である。好ましくは、０ｍ秒以上２ｍ秒以下の時間である。
トランジスタ１１７に電流Ｉｄを供給していない時に、ダイオードＤｉの端子電圧を測定して、Ｔｊを求める。

温度測定は、トランジスタ１１７に順方向電流が流れていないときに測定する。順方向電流(加熱電流)がオフされると、チップ温度が低下するので通電停止後、速やかに温度の測定することが望ましい。好ましくは、温度の測定は１ｍｓ以内にする。

トランジスタ１１７の試験時は、定電流Ｉｃは、チャンネル電流Ｉｄが流れていない時にダイオードＤｉに流す。トランジスタ１１７がオンしていない時に、定電流Ｉｃを流してダイオードＤｉの端子間電圧（トランジスタ１１７のｅ−ｃ端子間電圧）を測定する。
オペアンプ回路（バッファ回路）１１６は、ダイオードＤｉの端子電圧Ｖｉ（端子ｃ−端子ｅ）を出力する。

温度測定回路１１５を保持されている温度係数Ｋと電圧Ｖｉから、試験を実施しているトランジスタ１１７の温度Ｔｊを求める。求められた温度Ｔｊはコントローラ１１１に送られる。コントローラ１１１は、温度Ｔｊが所定設定値以上のなった場合、トランジスタ１１７が所定のストレス状態となったと判断して試験の停止などが停止すると低下する。

試験で劣化するのは主として、トランジスタ１１７内の接合部であることが多い。半導体そのものが劣化することはなく、トランジスタ１１７の接合部（ボンディング、ダイボンドなど）が劣化し、接合部の抵抗値が高くなる。抵抗値が高くなることにより、電圧Ｖｃｅが高くなり、発熱してトランジスタ１１７の温度が上昇する。

なお、半導体が劣化する場合は、トランジスタ１１７のゲート酸化膜（絶縁膜）の劣化である場合が多い。ゲート酸化膜の劣化が発生した場合は、酸化膜（絶縁膜）の短絡状態になり、電圧Ｖｃｅは下がる。または、トランジスタ１１７がオフ状態となり、トランジスタ１１７には電流は流れず、電圧Ｖｃｅは電源電圧の最大値まで上昇する。

温度Ｔｊは、試験開始時は、最低温度Ｔ１から最高温度Ｔ２の間を変化する。試験によりトランジスタ１１７にストレスがかかると、トランジスタ１１７のＶｃｅ電圧が変化し、通常は温度Ｔｊが高くなる方向に変化する。

したがって、図５（ｃ）に図示するように、最低温度は、温度Ｔ１より上昇し、最高温度はＴｍ（Ｔｊｍａｘ）に近づく。 本発明の半導体の試験方法では、試験の終了は下記のいずれかの条件で停止する。
・温度Ｔｊが所定範囲内から外れた場合。
・電圧Ｖｃｅが所定の電圧範囲から外れた場合。
・熱抵抗が所定の範囲内から外れた場合。
図１の本発明の半導体試験装置は、所定のサージ電圧Ｖｓを発生させてトランジスタ１１７の試験を実施することができる。
サージ電圧Ｖｓの発生は、誘導リアクタンス回路１２３のいずれかのコイルＬ（Ｌ１、Ｌ２、Ｌ３）を選択することにより実施する。

誘導リアクタンス回路１２３には、一例としてコイルＬ１、コイルＬ２、コイルＬ３を図示している。コイルＬにはスイッチＳＬが接続され、スイッチＳＬがクローズすることにより、電流電源装置１２１が出力する定電流の経路にコイルＬが挿入される。

サージ電圧Ｖｓの大きさは、トランジスタ１１７がオフする時に流れている電流をＩａ（Ａ）とし、トランジスタ１１７のチャンネルに流れる電流が０（Ａ）になるまでの時間をｔｇ（μ秒）とし、実回路の配線などによる等価的な誘導リアクタンスをＬｓ（μＨ）とすると、サージ電圧Ｖｓ（Ｖ）は、以下で示される。
Ｖｓ＝−Ｌｓ×Ｉａ／ｔｇ

コイルＬのリアクタンスＬｓに比例してサージ電圧Ｖｓが大きくなる。したがって、トランジスタ１１７を使用する実回路で、リアクタンスＬの容量を測定して、測定して得られたリアクタンスに設定することにより、実回路に近い試験条件でトランジスタ試験を実施することができる。

発生したサージ電圧、１２４ｂによって吸収することができる。したがって、発生させたサージ電圧のパルス幅は、所望の値になるように１２４ｂで制御することができる。

以上の誘導リアクタンス回路１２３を使用すれば、トランジスタ１１７に印加されるチャンネル電圧Ｖｃｅは図３（ｃ）のＶｃｅ’となる。サージ電圧ＶｓはコイルＬの選択、ｔｇ時間の設定により設定できる。

図３はサージ電圧Ｖｓを発生させて、サージ電圧Ｖｓをトランジスタ１１７に印加する方法であった。またはサージ電圧Ｖｓを発生させないでトランジスタ１１７の試験を行う方法である。

本発明は、図１に図示するようにスイッチ１２４ｂ（Ｓｓｂ）を構成している。スイッチ１２４ａ、１２４ｂはコントローラ１１１の制御によりオンオフ制御される。

スイッチ１２４ｂがオンすると、試験回路の寄生コンデンサ（図示せず）にチャージされた電荷による電流Ｉｍがスイッチ１２４ｂを介してグランド（接地電位）に流れる。

図４（ｄ）に図示するように、スイッチＳｓｂはゲート電圧Ｖｇｓのオン時刻に対してｔｎ時間前にオンさせる。ｔｎ時間は１０ｍ秒以下０ｍ秒以上の時間である。好ましくは、１ｍ秒以下０ｍ秒以上の時間である。

図４（ｄ）に図示するように、スイッチＳｓｂはゲート電圧Ｖｇｓのオン時刻に対してｔｍ時間後にオンさせる。ｔｍ時間は０ｍ秒以上１０ｍ秒以下の時間である。好ましくは、０ｍ秒以上２ｍ秒以下の時間である。

スイッチ１２４ｂがオンすると、コンデンサ（図示せず）にチャージされた電荷が放電される。したがって、図４（ｂ）の突入電流Ｉｓは発生せず。図４（ｅ）に図示するように、安定したチャンネル電流Ｉｄ（＝Ｉ１）がトランジスタ１１７に印加される。
図４は第２の実施例における半導体素子の試験方法の説明図である。図１に図示するようにスイッチ１２４ｂ（Ｓｓｂ）を有している。

スイッチ１２４ｂがオンすると、コンデンサ（図示せず）にチャージされた電荷による電流Ｉｍがスッチ１２４ｂを介してグランド（接地電位）に流れる。誘導リアクタンス回路１２３のスイッチＳＬ４がオンのため、試験回路の誘導リアクタンスも小さい。

図４（ｄ）に図示するように、スイッチＳｓｂはゲート電圧Ｖｇｓのオフ時刻に対してｔｂ時間前にオンさせる。スイッチＳｓｂはゲート電圧Ｖｇｓのオフ時刻に対してｔａ時間後にオンさせる。

スイッチ１２４ｂがオンすると、コンデンサ（図示せず）にチャージされた電荷が放電される。したがって、サージ電圧Ｖｓは発生せず。図４（ｆ）に図示するように、安定したＶｃｅ電圧がトランジスタ１１７に印加される。

図４（ｄ）に図示するように、スイッチＳｓｂはゲート電圧Ｖｇｓのオン時刻に対してｔｎ時間前にオンさせる。ｔｎ時間は１０ｍ秒以下０ｍ秒以上の時間である。好ましくは、１ｍ秒以下０ｍ秒以上の時間である。

図４（ｄ）に図示するように、スイッチＳｓｂはゲート電圧Ｖｇｓのオン時刻に対してｔｍ時間後にオンさせる。ｔｍ時間は０ｍ秒以上１０ｍ秒以下の時間である。好ましくは、０ｍ秒以上２ｍ秒以下の時間である。

スイッチ１２４ｂがオンすると、コンデンサ（図示せず）にチャージされた電荷が放電される。したがって、図４（ｂ）の突入電流Ｉｓは発生せず。図４（ｅ）に図示するように、安定したチャンネル電流Ｉｄ（＝Ｉ１）がトランジスタ１１７に印加される。

スイッチ１２４ｂ（Ｓｓｂ）を所定タイミングでオンさせることにより、突入電流Ｉｓの発生を抑制できる。スイッチ１２４ｂをオンにすることにより、突入電流Ｉｓを吸収し、突入電流Ｉｓのパルス幅（印加時間）を制御することができる。

実回路に基づく試験を行うためには、突入電流Ｉｓを発生させて試験を行うことが適正である。トランジスタ１１７に流す突入電流Ｉｓを実駆動状態に即して設定して試験を行うことにより、実施状態に応じた試験を行うことができる。
本発明の半導体試験装置は、電流電源装置１２１ａと電流電源装置１２１ｂとを有することにより、精度よく、所定の突入電流Ｉｓを発生させることができる。

周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎのゲート電圧Ｖｇｓが印加されることにより、トランジスタがオンオフ動作する。オンオフ動作にともなって、トランジスタにドレイン電流Ｉｄ（チャンネル電流）が流れる。

トランジスタを現実に使用している状態を想定あるいは調査し、突入電圧Ｉｓが発生するように試験装置を構成して、トランジスタ１１７に印加する電流を制御すればよい。

図６は、本発明の突入電流Ｉｓを発生させる方法の説明図である。トランジスタ１１７のチャンネルに流す試験電流Ｉｄを図６（ｂ）に示す。ベース電流Ｉ１は電流電源装置（Ｐａ）１２１ａにより定電流Ｉａとしてトランジスタ１１７に供給される。

トランジスタ１１７に供給される定電流ＩａはスイッチＳＷａ１２２ａによりオンオフ制御される。また、オン時間ｔｏｎはトランジスタ１１７のゲート端子ｇに印加されるゲートオン電圧信号Ｖｇｓにより規定される。

ｔｃの期間に、電流電源装置１２１ｂから定電流Ｉｂが出力される。定電流ＩｂはスイッチＳＷｂ１２２ｂにより印加時間が制御される。ｔｃ期間は、スイッチＳＷａとスイッチＳｗｂにより制御あるいは設定される。
トランジスタ１１７には、電流電源装置１２１ａと電流電源装置１２１ｂとが出力される定電流が加算されて印加される。

図１に図示するように、本発明の半導体試験装置は、第１の電流電源装置（Ｐａ）１２１ａと、第２の電流電源装置（Ｐｂ）１２１ｂとを具備する。また、第１の電流電源装置１２１ａが出力する定電流Ｉａをトランジスタ１１７に印加するスイッチ（ＳＷａ）１２２ａと、第２の電流電源装置１２１ｂが出力する定電流Ｉｂをトランジスタ１１７に印加するスイッチ（Ｓｂ）１２２ｂとを具備する。

スイッチＳＷａ１２２ａは、周期Ｔｃｙｃｌｅの時間中、ｔｏｎの時間に定電流Ｉａをトランジスタ１１７に印加する。第１の電流電源装置１２１ａが定電流Ｉａを出力していない期間は、トランジスタ１１７のコレクタ端子ｃのコレクタ電圧はＶｃに維持されるように制御する。

第２の電流電源装置１２１ｂが出力する定電流Ｉｂは、第１の電流電源装置１２１ａが出力する定電流Ｉａと同期して、トランジスタ１１７に印加される。最初は、定電流Ｉａと定電流Ｉｂは加算（重畳）されてトランジスタ１１７に流れ、定電流Ｉｂはｔｃ時間流れる。

突入電流Ｉｓ＝Ｉａ＋Ｉｂとして、トランジスタ１１７の試験を実施する。図６では、Ｉ１＝Ｉａ、Ｉ２＝Ｉｓ＝Ｉａ＋Ｉｂとしている。電流Ｉａの立上と電流Iｂの立上は同時、あるいは略一致させる。実際には、回路の容量成分などにより、電流波形は点線のようになる。ゲート端子に印加するオン電圧信号についても同様である。

以上の実施例では、第１の電流電源装置（Ｐａ）１２１ａが定電流Ｉａを出力し、第２の電流電源装置１２１ｂが定電流Ｉｂを出力するとしたが、これに限定するものではない。

図６（ｂ）で図示する電流Ｉｄを発生できるものであれば、いずれの電流電源装置であってもよい。たとえば、１台の電流電源装置１２１で、定電流Ｉ２を出力し、ｔｃ時間の経過後、定電流Ｉ１（Ａ）を出力し、ｔｏｎの時間後、電流出力を０（Ａ）とできればよい。

スイッチ１２４ｂ（Ｓｓｂ）を所定タイミングでオンさせることにより、突入電流Ｉｓの発生を抑制できる。スイッチ１２４ｂをオンにすることにより、突入電流Ｉｓを吸収し、突入電流Ｉｓのパルス幅（印加時間）を制御することができる。

なお、図６（ｂ）の実線で図示する電流Ｉｄ波形は、回路などに存在する容量、トランジスタ１１７のオン抵抗の変化により波形が鈍り点線のような信号波形となる。

突入電流Ｉｓにより、トランジスタ１１７に電流ストレスが印加される。突入電流Ｉｓをトランジスタ１１７が使用される実回路と同等あるいは類似とすることにより、適正な試験を実施できる。

図１の実施例では、主として電流電圧装置１２１が発生する電流を重畳等させることにより、突入電流Ｉｓを発生させるとして説明したが、本発明はこれに限定するものではない。

たとえば、第１の電流電源装置（Ｐａ）１２１ａと電圧電源装置１として定電圧Ｖ１を発生させ、第２の電流電源装置（Ｐｂ）１２１ｂと電圧電源装置２として定電圧Ｖ２を発生させ、定電圧Ｖ１または定電圧Ｖ２をトランジスタ１１７の端子ｃに印加することにより、トランジスタ１１７に突入電流Ｉｓを流すように構成してもよい。定電圧Ｖ１は定電圧Ｖ２より大きいという関係にする。

定電圧Ｖ１により、トランジスタ１１７に電流Ｉａがトランジスタ１１７に流れ、定電圧Ｖ２の印加により電流Ｉｂがトランジスタ１１７に流れる。したがって、定電圧Ｖ１または定電圧Ｖ２の加により、トランジスタ１１７に突入電流Ｉｓが流すことができる。

また、定電圧Ｖ１をＶｃ電圧、定電圧Ｖ２をＶｈ（Ｖｓ）電圧とすることにより、トランジスタ１１７にサージ電圧Ｖｓを印加することができる。 図７は、本発明の第３の実施例における半導体素子の試験方法の説明図である。図７において、電流電圧装置１２１により試験電流を発生させ、突入電流Ｉｓを有する電流Ｉｄがトランジスタ１１７に流れる。

以上のように、本発明は、試験するパワー半導体素子に突入電流Ｉｓを容易に設定して試験を実施できる。したがって、パワー半導体素子に対して実際の使用環境、実際の使用回路を想定して信頼性評価することができる。

図８は、本発明の第４の実施例における半導体素子の試験方法の説明図である。図８において、電流電圧装置１２１により試験電流を発生させ、図８（ｂ）に図示するように突入電流Ｉｓを有する電流Ｉｄがトランジスタ１１７に流れる。

また、図１で説明したように、誘導リアクタンス回路１２３のコイルＬを選択して、電流経路に挿入することにより、図８（ｄ）に図示するように、サージ電圧Ｖｓを発生させてトランジスタ１１７に印加する。

以上のように、本発明は、試験するパワー半導体素子に突入電流Ｉｓ、サージ電圧Ｖｓを容易に設定して試験を実施できる。したがって、パワー半導体素子に対して実際の使用環境、実際の使用回路を想定あるいは実際の使用環境、実際の使用回路と同様にして信頼性評価することができる。

図９は、第２の実施例における半導体試験装置の説明図である。図１に説明した第２の実施例との差異は、トランジスタ１１７に温度をセンシングするダイオードＤｓが別途、形成されている点である。他の構成、動作は図１の実施例で説明している構成、動作と同様であるので説明を省略する。

図９において、トランジスタ１１７は温度をモニターするダイオードＤｓを内蔵している。センシングダイオードＤｓは、トランジスタ１１７を製造するプロセスで、トランジスタ１１７と同時に形成される。基本的には、ダイオードＤｓの半導体膜とトランジスタ１１７の半導体膜とは共通層で形成されている。したがって、トランジスタ１１７とダイオードＤｓの温度係数は同一である。

定電流回路１１８の構造、動作などは図１で説明した定電流回路１１８と同様である。ダイオードＤｓには、定電流回路１１８が出力する定電流Ｉｃが供給される。オペアンプ１１６はダイオードＤｓの端子電圧を測定する。トランジスタ１１７の試験時に、ダイオードＤｓの端子電圧を測定して、Ｔｊを求める。
図１のようにトランジスタ１１７のダイオードＤｉで、Ｔｊを求める場合は、定電流Ｉｃは、チャンネル電流Ｉｄが流れていない時にダイオードＤｉに流す。

しかし、図９のように、センシングダイオードＤｓの場合は、トランジスタ１１７に電流Ｉｄが流れている時も、センシングダイオードＤｓに定電流Ｉｃを流し、センシングダイオードＤｓの端子電圧を測定することにより、温度Ｔｊを求めることができる。

しかし、センシングダイオードＤｓは半導体膜をトランジスタ１１７の半導体膜と同一プロセスで形成されている。したがって、トランジスタ１１７に電流Ｉｄが供給されている場合は、電位が不安定となる。したがって、電流Ｉｄが流れていない時にセンシングダイオードＤｓの端子電圧を測定することが好ましい。

温度測定回路１１５を保持されている温度係数Ｋと電圧Ｖｉから、試験を実施しているトランジスタ１１７の温度Ｔｊを求める。求められた温度Ｔｊはコントローラ１１１に送られる。コントローラ１１１は、温度Ｔｊが所定設定値以上のなった場合、トランジスタ１１７が所定のストレス状態となったと判断して試験の停止などが停止すると低下する。

温度Ｔｊは、試験開始時は、最低温度Ｔ１から最高温度Ｔ２の間を変化する。試験によりトランジスタ１１７にストレスがかかると、トランジスタ１１７のＶｃｅ電圧が変化し、通常は温度Ｔｊが高くなる方向に変化する。この温度の変化、変化量、変化速度等に基づいて、試験の終了などを判断する。他の部分は、図１あるいは他の実施例と同様あるいは類似であるので説明を省略する。

図１０は第３の実施例における半導体試験装置の説明図である。図１に説明した第1の実施例では、スイッチＳＷａ、電流電源装置１２１ａの第１の電流経路に配置され、スイッチＳＷｂ、電流電源装置１２１ｂの第２の電流経路に配置されている。
図１０に示す第３の実施例における半導体試験装置では、定電流Ｉａを出力する電源装置１２１が配置されている。

電流電源装置１２１（Ｐａ）は、一定の条件で、最大あるいは所定の電圧Ｖｍを設定でき、所定の定電流を出力できるように機能させることができる。電流電源装置１２１は、定電流を出力するだけではなく、設定した電圧Ｖｍ、定電流Ｉａを出力できる電源装置である。

電流電源装置１２１に並列して、コンデンサ、電気二重層コンデンサあるいは蓄電池１４１を配置している。コンデンサ１４１等には、電流電源装置１２１が出力する電流Ｉａに伴う電圧あるいは設定された電圧Ｖｍにより電荷がチャージされる。

コンデンサ１４１は、スイッチＳＣに試験回路に接続と非接続を切り替えることができる。また、図１に図示するように、複数の容量の異なるコンデンサＣを配置し、それぞれのコンデンサＣをスイッチＳＣで選択できるように構成してもよいことは言うまでもない。

スイッチＳＷａ１２２は電流制御回路１１４で制御される。電流制御回路１１４、ゲート信号制御回路１１２、電流電源装置１２１は、コンピュータ（ＰＣ）１１１で制御される。
電流電源装置Ｐａ１２１は定電流Ｉ１＝Ｉａを出力し、スイッチＳＷａがオンすることにより、定電流Ｉａがトランジスタ１１７に印加される。
他の構成、動作は図１の実施例で説明している構成、動作と同様であるので説明を省略する。

ゲートドライバ回路１１３から出力されるＶｇｓ電圧により、トランジスタ１１７はオンオフ動作し、トランジスタ１１７がオンしている期間にトランジスタ１１７のチャンネル間に電流Ｉｄが流れる。

トランジスタ１１７がオンするトランジスタ１１７のチャンネル電圧Ｖｃｅが順方向電圧Ｖｎまで低下する。トランジスタ１１７がオフするとＶｃｅ電圧は、電源電圧まで上昇する。

図６、図７で説明した実施例では、電流Ｉｄは第１の電流電源装置１２１ａで定電流Ｉａを発生させ、第２の電流電源装置１２１ｂで定電流Ｉｂを発生させるとした。したがって、２台の電流電源装置１２１を操作することに、トランジスタ１１７に流す試験電流Ｉｄを発生させていた。トランジスタ１１７の試験で使用する突入電流Ｉｓは、定電流Ｉａと定電流Ｉｂを重畳させることにより発生させていた。
図１０に示す第３の実施例の半導体試験装置は、試験で使用する突入電流Ｉｓを電流電源装置１２１とコンデンサ１４１で発生させる。

電流電源装置１２１を動作させ、スイッチＳＷａとオンさせると、電源装置１２１の端子電圧Ｖｍが上昇し、電圧Ｖｍの大きさにより、コンデンサ１４１に電荷がチャージされる。

スイッチＳｓｂをオフ状態、スイッチＳｓａがオン状態とする。試験を行うトランジスタ１１７のゲート端子ｇにオン電圧信号Ｖｇｓが印加されると、トランジスタ１１７がオンし、トランジスタ１１７のチャンネルに電流Ｉｄが流れる。

図７（ｂ）に図示するように、トランジスタ１１７にゲート電圧信号Ｖｇｓが印加されてオンすると、電流電源装置１２１は、定電流Ｉａを流す。また、コンデンサ１４１に充電された電荷は電流Ｉｂとなり、トランジスタ１１７のチャンネルに流れる。

突入電流Ｉｓ＝Ｉａ＋Ｉｂとなり、試験のトランジスタ１１７に電流ストレスを印加される。トランジスタ１１７がオフすると、コンデンサ１４１には再び電荷が充電される。

突入電流Ｉｓの定電流Ｉａは電流電源装置１２１が出力する電流値の設定を調整する。突入電流Ｉｓの定電流Ｉｂはコンデンサ（電荷蓄積装置）１１４の容量値を設定する。コンデンサ１４１は可変容量タイプとすることにより、電流Ｉｂの値を変更することができる。突入電流の傾斜（変化速度）は、たとえば、誘導リアクタンス回路１２３のスイッチＳＬ４部に抵抗素子を配置または形成し、前記抵抗素子の抵抗値により、傾斜（変化速度）を変更することができる。
突入電流Ｉｓは、試験を行うトランジスタ１１７の仕様に基づいて決定する。また、トランジスタ１１７が使用される回路構成により決定する。

実回路に基づく試験を行うためには、突入電流Ｉｓを発生させて試験を行うことが適正である。トランジスタ１１７に流す突入電流Ｉｓを実回路での実駆動状態に即して設定して試験を行うことにより、実施状態に応じた試験を行うことができる。

図１０では１つのコンデンサ１４１を図示しているが、本発明はこれに限定するものではない。たとえば、複数の容量が異なるコンデンサ１４１を配置し、前記複数の容量の異なるコンデンサ１４１のうち少なくとも１つ以上のコンデンサ１４１を選択回路（図示せず）で選択できるように構成してもよい。選択するコンデンサ１４１を変更あるいは設定することにより、突入電流Isの大きさ、印加時間を変更できる。

また、図１０では１つの電圧Ｖｍの電圧発生装置を図示しているが、本発明はこれに限定するものではない。たとえば、複数の発生電圧が異なる電圧発生装置を配置し、前記電圧発生装置が発生する電圧を順次選択できるように構成してもよい。選択する電圧を変更あるいは設定することにより、サージ電圧Ｖｓの大きさ、印加時間を変更できる。

以上の事項は本明細書の他の実施例にも適用できる。また、他の実施例は相互に組み合わせることができることは言うまでもない。他の事項については、他の実施例で説明しているので説明を省略する。

なお、スイッチＳｓｂのオンオフにより、突入電流Ｉｓ、サージ電圧Ｖｓを抑制あるいは防止することは、図３、図４で説明しているので説明を省略する。以上の事項は、図１、図１０で説明した突入電流Ｉｓを印加して実施する試験方法と組み合わせることができることは言うまでもない。

以上の実施例では、１つのトランジスタ１１７の試験を行う実施例であった。しかし、本発明の半導体試験装置および半導体素子の試験方法では、これに限定するものではない。

図１１は、本発明の第４の実施例における半導体試験装置の説明図である。図１１は２個のトランジスタ１１７（１１７ｓ、１１７ｍ）を直列に接続して試験を行う場合の実施例である。

トランジスタ１１７ｍはオンオフさせて試験を行うトランジスタである。トランジスタ１１７ｓはゲート端子ｇをエミッタ端子eと接続して、ダイオード接続状態としている。
トランジスタ１１７ｍ、トランジスタ１１７ｓの両方には電流Ｉｄが流れるため、トランジスタ１１７ｍとトランジスタ１１７ｓとは同時に試験が実施される。
他の構成、動作は、本明細書の実施例で説明しているので説明を省略する。

以上の実施例は、１つのトランジスタ１１７に対して、1台以上の電流電源装置１２１を配置して半導体試験を行う構成であった。そのため、多数のトランジスタ１１７を試験しようとすると多くの電流電源装置１２１を必要とし、多数の電流電源装置１２１を配置するためのコストが高くなるという問題点があった。

図１２は、本発明の第５の実施例における半導体試験装置の説明図である。図１２において、電流電源装置１２１に並列して、複数のトランジスタ１１７（トランジスタ１１７Ｑ１〜トランジスタ１１７Ｑｎ）が接続されている。

図１３は、図１２の動作を説明する本発明の第５の実施例における半導体素子の試験方法の説明図である。なお、図１３はトランジスタ１１７に突入電流Ｉｓを流す実施例で説明するが、これに限定するものでない。たとえば、図３（ｂ）で説明したように、トランジスタ１１７のオン時間に同期して電流Ｉｄを流す試験方法でもよい。また、図８（ｄ）に図示するように、周期的にサージ電圧Ｖｓを印加する方法であってもよい。

図１２において、電流電源装置１２１ａ、電流電源装置１２１ｂのうち少なくともいずれかは電流／電圧を発生する。スイッチＳｔ１〜スイッチＳｔｎは順次オンする。電流電源装置１２１ａ、電流電源装置１２１ｂの電源容量が必要電力を有する場合は、スイッチＳｔ１〜スイッチＳｔｎのうち、複数のスイッチが同時に、かつ順次オンする。

図１３（ａ）に図示するように、スイッチＳｔ１（１５１ｓ１）〜スイッチＳｔｎ（１５１ｓｎ）がオンすることにより、トランジスタ１１７に定電流Ｉｄ１〜定電流Ｉｄｎが流れる。たとえば、定電流Ｉｄの印加時間はｔｏｎであり、定電流Ｉｄ１と定電流Ｉｄ２とは時間ｔｃｙｃｌｅの間隔で順次トランジスタ１１７に印加される。トランジスタ１１７はオンすることにより、トランジスタ１１７のチャンネル電圧Ｖｃが順次変化する（図１３（ｂ））。

したがって、定電流Ｉｄ１と定電流Ｉｄ２とは時間的に重なりがない。そのため、電流電源装置１２１の出力容量は、１つのトランジスタ１１７の試験に必要とする出力容量でよい。
他の構成、動作は他の実施例で説明している構成、動作と同様であるので説明を省略する。

本発明の実施例において、トランジスタ１１７は、ＩＧＢＴを例示して説明したが、これに限定するものではない。たとえば、ＮチャンネルのＪＦＥＴ（図１４（ａ））、ＰチャンネルのＪＦＥＴ（図１４（ｂ））、ＮチャンネルのＭＯＳＦＥＴ（図１４（ｃ））、ＰチャンネルのＭＯＳＦＥＴ（図１４（ｄ））、ＮチャンネルのバイポーラＦＥＴ（図１４（ｅ））、ＰチャンネルのバイポーラＦＥＴ（図１４（ｆ））であっても良いことは言うまでもない。

また、３端子のデバイスに限定されるものではなく、図１４（ｇ）に図示するダイオードなどの２端子素子であってもよい。２端子素子では、ゲート電圧信号Ｖｇｓは必要がない。電流電圧装置１２１で定電流Ｉｄを流して試験することにより、本発明の半導体試験装置、半導体素子の試験方法を適用できることは言うまでもない。

以上、本明細書において、実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。また、本明細書、図面で記載した事項は、相互に組み合わせることは言うまでもない。

本発明は、上記事情に鑑みてなされたものであり、実際の環境下での故障モードに近いストレスを効率よく再現でき、高い信頼性でパワー半導体素子の評価を行うことができるパワーサイクル試験装置および試験方法を提供することができる。

１１１ コンピュータ（コントローラ）
１１２ ゲート信号制御回路
１１３ ゲートドライバ回路
１１４ 電流制御回路
１１５ 温度測定回路
１１６ オペアンプ回路
１１７ パワートランジスタ
１１８ 定電流回路
１２１ 電流電源装置
１２２ スイッチ回路
１２３ 誘導リアクタンス回路
１２４ スイッチ回路
１２５ 可変抵抗器
１２６ 容量リアクタンス回路
１３１ 制御ラック
１３２ 電源装置
１３４ 加熱冷却プレート
１３５ 循環水パイプ
１３６ チラー（冷却・加温装置）
１４１ コンデンサ
１５１ 寄生容量リアクタンス
１５２ 寄生誘導リアクタンス

Claims (10)

1. 半導体素子の試験方法であって、
   前記半導体素子は、第１の端子と第２の端子とゲート端子を有するトランジスタであり、
   第１の期間に第１の電流を印加し、
   前記第１の期間より短い第２の期間、前記第１の期間に重畳させて第２の電流を印加し、
   前記第１の期間の最初の時刻と、前記第２の期間の最初の時刻とを略一致させ、
   前記第１の期間は、前記第１の期間より長い第３の期間で周期的に繰り返すことを特徴とする半導体素子の試験方法。
2. 半導体素子の試験方法であって、
   前記半導体素子は、第１の端子と第２の端子とゲート端子を有するトランジスタであり、
   前記トランジスタの前記第１の端子と前記第２の端子間に電流を供給する経路を構成し、
   前記電流が流れる経路に誘導リアクタンス素子を配置し、
   前記トランジスタのゲート端子に、前記トランジスタを周期的にオンさせる信号を印加し、
   前記トランジスタの第１の端子に、前記トランジスタがオンする前の第１の電圧よりも、前記トランジスタがオフした後に前記第１の電圧よりも高い第２の電圧を発生させることを特徴とする半導体素子の試験方法。
3. 半導体素子の試験方法であって、
   前記半導体素子は、第１の端子と第２の端子とゲート端子を有するトランジスタであり、
   前記トランジスタの前記第１の端子と前記第２の端子間に電流を供給する経路を構成し、
   前記電流が流れる経路に誘導リアクタンス素子を配置し、
   前記トランジスタのゲート端子に、前記トランジスタを周期的にオンさせる信号を印加し、
   前記電流経路において、
   第１の期間に第１の電流を印加し、
   前記第１の期間より短い第２の期間、前記第１の期間に重畳させて第２の電流を印加し、
   前記第１の期間の最初の時刻と、前記第２の期間の最初の時刻とを略一致させ、
   前記第１の期間は、前記第１の期間より長い第３の期間で周期的に繰り返し、
   前記トランジスタの第１の端子に、前記トランジスタがオンする前の第１の電圧よりも、前記トランジスタがオフした後に前記第１の電圧よりも高い第２の電圧を発生させることを特徴とする半導体素子の試験方法。
4. 前記トランジスタ素子の前記ゲート端子の入力インピーダンスを設定できることを特徴とする請求項１または請求項２または請求項３記載の半導体素子の試験方法。
5. 前記トランジスタ素子の第１の端子と第２の端子間を短絡する短絡手段を、更に具備することを特徴とする請求項１または請求項２または請求項３記載の半導体素子の試験方法。
6. 半導体素子を試験する半導体試験装置であって、
   前記半導体素子に供給する第１の電流および第２の電流を発生する電流発生回路と、
   前記半導体素子を動作させる信号を発生する動作信号発生回路を具備し、
   前記電流発生回路は、前記第１の電流と前記第２の電流とを重畳し、かつ、前記第２の電流を流す期間は前記第１の電流を流す期間よりも短くなるように動作し、
   前記動作信号発生回路は、前記半導体素子を、所定周期で動作させるように動作することを特徴とする半導体試験装置。
7. 半導体素子を試験する半導体試験装置であって、
   前記半導体素子に供給する第１の定電流を発生する第１の定電流回路と、
   誘導リアクタンス素子を有する誘導リアクタンス回路と、
   前記半導体素子を動作させる信号を発生する動作信号発生回路を具備し、
   前記第１の定電流は、前記誘導リアクタンス素子を介して、前記半導体素子に供給することを特徴とする半導体試験装置。
8. 半導体素子を試験する半導体試験装置であって、
   前記半導体素子に供給する第１の電圧および第２の電圧を発生する電圧発生回路と、
   前記半導体素子を動作させる信号を発生する動作信号発生回路を具備し、
   前記電圧発生回路は、前記第１の電圧または前記第２の電圧を前記半導素子に印加し、
   第１の電圧の印加により前記半導体素子に第１の電流が流れ、第２の電圧の印加により前記半導体素子に第２の電流が流れ、前記第１の電流は前記第２の電流より大きい関係があり、前記第２の電流を流す期間は前記第１の電流を流す期間よりも短く、
   前記動作信号発生回路は、前記半導体素子を、所定周期で動作させるように動作することを特徴とする半導体試験装置。
9. 半導体素子を試験する半導体試験装置であって、
   前記半導体素子に供給する第１の定電流を発生する第１の定電流回路と、
   前記半導体素子を動作させる信号を発生する動作信号発生回路を具備し、 前記半導体素子はトランジスタ素子であり、
   前記トランジスタ素子のゲート端子に、前記トランジスタを動作させる信号電圧が印加する信号電圧回路を更に具備し、
   前記信号電圧回路は、前記ゲート端子の入力インピーダンスを設定できることを特徴とする半導体試験装置。
10. 前記半導体素子はトランジスタ素子であり、
    前記トランジスタ素子のゲート端子以外の２端子間を短絡する短絡回路を、更に具備することを特徴とする請求項６または請求項７または請求項８または請求項９記載の半導体素子試験装置。

Images