JP7214812B2 - 半導体装置の製造方法、基板処理方法、プログラムおよび基板処理装置 - Google Patents

半導体装置の製造方法、基板処理方法、プログラムおよび基板処理装置 Download PDF

Info

Publication number
JP7214812B2
JP7214812B2 JP2021159609A JP2021159609A JP7214812B2 JP 7214812 B2 JP7214812 B2 JP 7214812B2 JP 2021159609 A JP2021159609 A JP 2021159609A JP 2021159609 A JP2021159609 A JP 2021159609A JP 7214812 B2 JP7214812 B2 JP 7214812B2
Authority
JP
Japan
Prior art keywords
layer
substrate
gas
wafer
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021159609A
Other languages
English (en)
Other versions
JP2022002332A (ja
Inventor
良太 片岡
宏朗 平松
清久 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2021159609A priority Critical patent/JP7214812B2/ja
Publication of JP2022002332A publication Critical patent/JP2022002332A/ja
Priority to JP2023005582A priority patent/JP7371281B2/ja
Application granted granted Critical
Publication of JP7214812B2 publication Critical patent/JP7214812B2/ja
Priority to JP2023179365A priority patent/JP7524442B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Filling Of Jars Or Cans And Processes For Cleaning And Sealing Jars (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本開示は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
半導体装置の製造工程の一工程として、基板上に膜を形成する処理が行われることがある（例えば特許文献１，２参照）。
特開２０１６－０２５２６２号公報 特開２０１７－０９７０１７号公報
本開示は、基板上に形成される膜の特性を向上させることが可能な技術を提供することを目的とする。
本開示の一態様によれば、
（ａ）処理室内の基板に対して第１元素を含む第１原料ガスを供給する工程と、
（ｂ）前記基板に対して、前記第１元素を含み、前記第１原料ガスよりも熱分解温度が低い第２原料ガスを供給する工程と、
（ｃ）前記基板に対して、前記第１元素とは異なる第２元素を含む反応ガスを供給する工程と、
をこの順に行うサイクルを所定回数行うことにより、前記基板上に、前記第１元素および前記第２元素を含む膜を形成する技術が提供される。
本開示によれば、基板上に形成される膜の特性を向上させることが可能な技術を提供することが可能となる。
本開示の一態様で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本開示の一態様で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ－Ａ線断面図で示す図である。 本開示の一態様で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本開示の一態様の基板処理工程におけるフローを示す図である。 本開示の一態様の成膜処理におけるガス供給のタイミングを示す図である。 本開示の一態様の成膜処理におけるガス供給のタイミングの変形例を示す図である。 （ａ）は、ステップａを行うことで第１原料ガスが供給された後の基板の表面の部分拡大図であり、（ｂ）は、ステップａを行った後、ステップｂを行うことで第２原料ガスが供給された後の基板の表面の部分拡大図であり、（ｃ）は、ステップｂを行った後、ステップｃを行うことで反応ガスが供給された後の基板の表面の部分拡大図である。 基板上に形成された膜の評価結果を示す図である。 基板上に形成された膜の評価結果を示す図である。
＜本開示の一態様＞
以下、本開示の一態様について、主に、図１～図５、図７を用いて説明する。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱機構（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料により構成され、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の筒中空部には、処理室２０１が形成される。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。この処理室２０１内でウエハ２００に対する処理が行われる。
処理室２０１内には、ノズル２４９ａ，２４９ｂが、反応管２０３の下部側壁を貫通するように設けられている。ノズル２４９ａ，２４９ｂには、ガス供給管２３２ａ，２３２ｂがそれぞれ接続されている。
ガス供給管２３２ａ，２３２ｂには、ガス流の上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ，２４１ｂおよび開閉弁であるバルブ２４３ａ，２４３ｂがそれぞれ設けられている。ガス供給管２３２ａのバルブ２４３ａよりも下流側には、ガス供給管２３２ｃが接続されている。ガス供給管２３２ｃには、ガス流の上流側から順に、ＭＦＣ２４１ｃおよびバルブ２４３ｃが設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、ガス供給管２３２ｅ，２３２ｄがそれぞれ接続されている。ガス供給管２３２ｅ，２３２ｄには、ガス流の上流側から順に、ＭＦＣ２４１ｅ，２４１ｄおよびバルブ２４３ｅ，２４３ｄがそれぞれ設けられている。
図２に示すように、ノズル２４９ａ，２４９ｂは、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の配列方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ，２４９ｂは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル２４９ａ，２４９ｂの側面には、ガスを供給するガス供給孔２５０ａ，２５０ｂがそれぞれ設けられている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、第１元素を含む第１原料ガスとして、例えば、第１元素としてのシリコン（Ｓｉ）とハロゲン元素とを含むハロシラン系ガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。原料ガスとは、気体状態の原料、例えば、常温常圧下で液体状態である原料を気化することで得られるガスや、常温常圧下で気体状態である原料等のことである。ハロシランとは、ハロゲン基を有するシランのことである。ハロゲン基には、クロロ基、フルオロ基、ブロモ基、ヨード基等が含まれる。すなわち、ハロゲン基には、塩素（Ｃｌ）、フッ素（Ｆ）、臭素（Ｂｒ）、ヨウ素（Ｉ）等のハロゲン元素が含まれる。ハロシラン系ガスとしては、例えば、ＳｉおよびＣｌを含む原料ガス、すなわち、クロロシラン系ガスを用いることができる。第１原料ガスとしては、１分子中に含まれるＳｉ原子の数が１つであるクロロシラン系ガス、例えば、テトラクロロシラン（ＳｉＣｌ４）ガスを用いることができる。ＳｉＣｌ４ガスは、後述する成膜処理においてＳｉソースとして作用する。本明細書では、処理室２０１内に第１原料ガスが単独で存在した場合に、第１原料ガスが熱分解する温度を第１温度と称する場合がある。第１原料ガスとしてＳｉＣｌ４ガスを用いたときの第１温度は、８００℃以上の範囲内の所定の温度である。
ガス供給管２３２ｃからは、第１元素を含み、第１原料ガスよりも熱分解温度が低い第２原料ガスとして、例えば、第１元素としてのＳｉとハロゲン元素とを含むハロシラン系ガスが、ＭＦＣ２４１ｃ、バルブ２４３ｃ、ノズル２４９ａを介して処理室２０１内へ供給される。第２原料ガスとしては、１分子中に含まれるＳｉ原子の数が２つ以上であり、Ｓｉ－Ｓｉ結合を有するクロロシラン系ガス、例えば、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）ガスを用いることができる。Ｓｉ２Ｃｌ６ガスは、後述する成膜処理においてＳｉソースとして作用する。本明細書では、処理室２０１内に第２原料ガスが単独で存在した場合に、第２原料ガスが熱分解する温度を第２温度と称する場合がある。第２原料ガスとしてＳｉ２Ｃｌ６ガスを用いたときの第２温度は、５００℃以上の範囲内の所定の温度である。
ガス供給管２３２ｂからは、第１元素とは異なる第２元素を含む反応ガスとして、例えば、第２元素としての窒素（Ｎ）を含む窒化ガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。窒化ガスとしては、例えば、アンモニア（ＮＨ３）ガスを用いることができる。ＮＨ３ガスは、後述する成膜処理において、Ｎソースとして作用する。
ガス供給管２３２ｄ，２３２ｅからは、不活性ガスとしての窒素（Ｎ２）ガスが、それぞれＭＦＣ２４１ｄ，２４１ｅ、バルブ２４３ｄ，２４３ｅ、ガス供給管２３２ａ，２３２ｂ、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給される。Ｎ２ガスは、パージガス、キャリアガス、希釈ガス等として作用する。
各ガス供給管から上述のようなガスをそれぞれ流す場合、主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、第１原料ガス供給系が構成される。主に、ガス供給管２３２ｃ、ＭＦＣ２４１ｃ、バルブ２４３ｃにより、第２原料ガス供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、反応ガス供給系が構成される。主に、ガス供給管２３２ｄ，２３２ｅ、ＭＦＣ２４１ｄ，２４１ｅ、バルブ２４３ｄ，２４３ｅにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ～２４３ｅやＭＦＣ２４１ａ～２４１ｅ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ～２３２ｅのそれぞれに対して接続され、ガス供給管２３２ａ～２３２ｅ内への各種ガスの供給動作、すなわち、バルブ２４３ａ～２４３ｅの開閉動作やＭＦＣ２４１ａ～２４１ｅによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ～２３２ｅ等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３の側壁下方には、処理室２０１内の雰囲気を排気する排気管２３１が接続されている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、さらに、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、圧力センサ２４５、ＡＰＣバルブ２４４により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
反応管２０３の下方には、反応管２０３の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シールキャップ２１９の上面には、反応管２０３の下端と当接するシール部材としてのＯリング２２０が設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５～２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料により構成される。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料により構成される断熱板２１８が水平姿勢で多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する成膜処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する成膜処理における各手順をコントローラ１２１に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、プロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ～２４１ｅ、バルブ２４３ａ～２４３ｅ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、温度センサ２６３、ヒータ２０７、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ～２４１ｅによる各種ガスの流量調整動作、バルブ２４３ａ～２４３ｅの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。外部記憶装置１２３は、例えば、ＨＤＤ等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリ等を含む。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００上に膜を形成する基板処理シーケンス例、すなわち、成膜シーケンス例について、図４、図５、図７を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
図４、図５に示す成膜シーケンスでは、
処理室２０１内のウエハ２００に対して第１原料ガスとしてＳｉＣｌ４ガスを供給するステップａと、
ウエハ２００に対して第２原料ガスとしてＳｉ２Ｃｌ６ガスを供給するステップｂと、
ウエハ２００に対して反応ガスとしてＮＨ３ガスを供給するステップｃと、
をこの順に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことにより、ウエハ２００上に、ＳｉおよびＮを含む膜として、シリコン窒化膜（ＳｉＮ膜）を形成する。なお、図５では、ステップａ，ｂ，ｃの実施期間をそれぞれａ，ｂ，ｃと表している。
本明細書では、図４、図５に示す成膜シーケンスを、便宜上、以下のように示すこともある。以下の他の態様等の説明においても同様の表記を用いる。
（ＳｉＣｌ４→Ｓｉ２Ｃｌ６→ＮＨ３）×ｎ ⇒ ＳｉＮ
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）される。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０を介して反応管２０３の下端をシールした状態となる。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の処理圧力（真空度）となるように、真空ポンプ２４６によって真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の処理温度（成膜温度）となるように、ヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。真空ポンプ２４６の稼働、ウエハ２００の加熱および回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（成膜処理）
その後、以下のステップａ～ｃを順次実施する。
［ステップａ］
このステップでは、処理室２０１内のウエハ２００に対してＳｉＣｌ４ガスを供給する。具体的には、バルブ２４３ａを開き、ガス供給管２３２ａ内へＳｉＣｌ４ガスを流す。ＳｉＣｌ４ガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１より排気される。このとき、ウエハ２００に対してＳｉＣｌ４ガスが供給される。このとき同時にバルブ２４３ｄ，２４３ｅを開き、ガス供給管２３２ｄ，２３２ｅ内へＮ２ガスを流す。Ｎ２ガスは、ＭＦＣ２４１ｄ，２４１ｅにより流量調整される。流量調整されたＮ２ガスは、ＳｉＣｌ４ガスと一緒に処理室２０１内へ供給され、排気管２３１より排気される。
本ステップにおける処理条件としては、
ＳｉＣｌ４ガス供給流量：１～２０００ｓｃｃｍ、好ましくは１００～１０００ｓｃｃｍ
Ｎ２ガス供給流量（各ガス供給管）：１００～２００００ｓｃｃｍ
各ガス供給時間：１０～３００秒、好ましくは３０～１２０秒
処理温度（第１温度よりも低い温度、好ましくは、第１温度よりも低く第２温度よりも高い温度）：４００～８００℃、好ましくは５００～８００℃、より好ましくは６００～７５０℃
処理圧力：１～２６６６Ｐａ、好ましくは１０～１３３３Ｐａ
が例示される。なお、本明細書における「４００～８００℃」のような数値範囲の表記は、下限値および上限値がその範囲に含まれることを意味する。よって、「４００～８００℃」とは「４００℃以上８００℃以下」を意味する。他の数値範囲についても同様である。
なお、本実施形態では、本ステップの前処理として、ウエハ２００に対してＮＨ３ガス等の反応ガスを先行して供給するプリフローを行っている。プリフローにおいてＮＨ３ガスをウエハ２００に供給することによって、ウエハ２００の表面上に水素（Ｈ）による吸着サイトを形成し、本ステップや後述するステップｂにおいて、Ｓｉ原子が吸着しやすい状態（すなわち、Ｓｉ原子との反応性の高い状態）としている。プリフローの手順は、例えば、後述するステップｃと同様に行うことができる。
上述の条件下では、ＳｉＣｌ４におけるＳｉ－Ｃｌ結合の一部を切断し、未結合手を有することとなったＳｉをウエハ２００の表面の吸着サイトに吸着させることができる。また、上述の条件下では、ＳｉＣｌ４における切断されなかったＳｉ－Ｃｌ結合をそのまま保持することができる。例えば、ＳｉＣｌ４を構成するＳｉが有する４つの結合手のうち、３つの結合手にそれぞれＣｌを結合させた状態で、未結合手を有することとなったＳｉをウエハ２００の表面の吸着サイトに吸着させることができる。また、ウエハ２００の表面に吸着したＳｉから切断されず保持されたＣｌが、このＳｉに未結合手を有することとなった他のＳｉが結合することを阻害するので、ウエハ２００上にＳｉが多重に堆積することを回避することができる。Ｓｉから切り離されたＣｌは、ＨＣｌやＣｌ２等のガス状物質を構成して排気管２３１より排気される。Ｓｉの吸着反応が進行し、ウエハ２００の表面に残存する吸着サイトがなくなると、その吸着反応は飽和することになるが、本ステップでは、吸着反応が飽和する前にＳｉＣｌ４ガスの供給を停止し、吸着サイトが残存した状態で本ステップを終了することが望ましい。
これらの結果、ウエハ２００上には、第１層として、１原子層未満の厚さの略均一な厚さのＳｉおよびＣｌを含む層、すなわち、Ｃｌを含むＳｉ含有層が形成される。図７（ａ）に、第１層が形成されたウエハ２００の表面の部分拡大図を示す。ここで、１原子層未満の厚さの層とは、不連続に形成される原子層のことを意味しており、１原子層の厚さの層とは、連続的に形成される原子層のことを意味している。また、１原子層未満の厚さの層が略均一であるということは、ウエハ２００の表面上に略均一な密度で原子が吸着していることを意味している。第１層は、ウエハ２００上に略均一な厚さに形成されるため、ステップカバレッジ特性やウエハ面内膜厚均一性に優れている。
なお、処理温度が４００℃未満となると、ウエハ２００上にＳｉが吸着しにくくなり、第１層の形成が困難となる場合がある。処理温度を４００℃以上にすることにより、ウエハ２００上に第１層を形成することが可能となる。処理温度を５００℃以上にすることで、上述の効果が確実に得られるようになる。処理温度を６００℃以上にすることで、上述も効果をより確実に得られるようになる。
処理温度が８００℃を超えると、ＳｉＣｌ４における切断されなかったＳｉ－Ｃｌ結合をそのまま保持することが困難となるとともに、ＳｉＣｌ４の熱分解速度が増大するその結果、ウエハ２００上にＳｉが多重に堆積し、第１層として、１原子層未満の厚さの略均一な厚さのＳｉ含有層を形成することが難しくなる場合がある。処理温度を８００℃以下とすることにより、第１層として、１原子層未満の厚さの略均一な厚さのＳｉ含有層を形成することが可能となる。処理温度を７５０℃以下とすることで、上述の効果が確実に得られるようになる。
ウエハ２００上に第１層を形成した後、バルブ２４３ａを閉じ、処理室２０１内へのＳｉＣｌ４ガスの供給を停止する。そして、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する。なお、このとき、バルブ２４３ｄ，２４３ｅは開いたままとして、不活性ガスとしてのＮ２ガスの処理室２０１内への供給を維持する。Ｎ２ガスはパージガスとして作用し、これにより、処理室２０１内に残留するガス等を処理室２０１内から排除する効果を高めることができる。
第１原料ガスとしては、ＳｉＣｌ４ガスの他、ジクロロシラン（ＳｉＨ２Ｃｌ２、略称：ＤＣＳ）ガス、トリクロロシラン（ＳｉＨＣｌ３、略称：ＴＣＳ）ガス等のハロシラン原料ガスを用いることができる。
不活性ガスとしては、Ｎ２ガスの他、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の希ガスを用いることができる。この点は、後述するステップｂ，ｃにおいても同様である。
［ステップｂ］
このステップでは、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成された第１層に対してＳｉ２Ｃｌ６ガスを供給する。具体的には、バルブ２４３ｃを開き、ガス供給管２３２ａ内へＳｉ２Ｃｌ６ガスを流す。Ｓｉ２Ｃｌ６ガスは、ＭＦＣ２４１ｃにより流量制御され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１より排気される。このとき、ウエハ２００に対してＳｉ２Ｃｌ６ガスが供給される。
本ステップの処理条件としては、
Ｓｉ２Ｃｌ６ガス供給流量：１～２０００ｓｃｃｍ、好ましくは１００～１０００ｓｃｃｍ
Ｓｉ２Ｃｌ６ガス供給時間：０．５～６０秒、好ましくは１～３０秒
処理温度（第２温度よりも高い温度、好ましくは、第２温度よりも高く第１温度よりも低い温度）：５００～１０００℃、好ましくは６００～８００℃、より好ましくは６５０～７５０℃
が例示される。他の処理条件は、ステップａにおける処理条件と同様とする。
上述の条件下では、Ｓｉ２Ｃｌ６ガスの分子構造の大部分を熱分解させ、これにより未結合手を有することとなったＳｉを、ステップａにおいて第１層が形成されずに残存したウエハ２００表面上の吸着サイトと反応させて、ウエハ２００の表面に吸着させることができる。一方、第１層が形成された部分には吸着サイトが存在しないため、第１層上に対するＳｉの吸着は抑制される。その結果、本ステップでは、略均一な厚さに形成された第１層を基礎として、第２層としてのＳｉ含有層が略均一な厚さで形成される。また、Ｓｉ２Ｃｌ６の熱分解により未結合手を有することとなったＳｉ同士は結合して、Ｓｉ－Ｓｉ結合を形成する。これらのＳｉ－Ｓｉ結合をウエハ２００の表面上に残存した吸着サイト等と反応させることにより、第２層にＳｉ－Ｓｉ結合を含ませ、Ｓｉが多重に堆積した層とすることが可能となる。すなわち、本ステップにより、第２層に含ませるＳｉ－Ｓｉ結合の量（含有比率）を、第１層に含ませるＳｉ－Ｓｉ結合の量（含有比率）よりも大きくする。Ｓｉから切り離されたＣｌは、ＨＣｌやＣｌ２等のガス状物質を構成して排気管２３１より排気される。
なお、本ステップにより第２層に含ませるＳｉ－Ｓｉ結合の量を第１層に含ませるＳｉ－Ｓｉ結合の量よりも大きくするためには、上述の通り、第２原料ガスの熱分解温度が第１原料ガスの熱分解温度よりも低いことが好適である。換言すると、第２原料ガスは第１原料ガスよりも、同一条件下においてＳｉ－Ｓｉ結合を形成しやすいガスであることが望ましい。例えば、第２原料ガスの分子中にＳｉ－Ｓｉ結合が含まれていることや、第２原料ガスの分子中におけるＣｌ等のハロゲン元素に対するＳｉの組成比が、第１原料ガスのものよりも大きいことなどが好適である。このように、本ステップでは、ステップａよりも、ウエハ表面上に残存した吸着サイト等に反応するＳｉ－Ｓｉ結合が形成されやすいように、各ステップの処理温度等の処理条件の選択や、第１原料ガス及び第２原料ガスの選択が行われる。
この結果、本ステップでは、第２層として、第１層の厚さを超える略均一な厚さのＳｉ含有層が形成される。成膜レートの向上等の観点から、本実施形態では特に、第２層として、１原子層を超える略均一な厚さのＳｉ含有層を形成する。図７（ｂ）に、第２層が形成されたウエハ２００の表面の部分拡大図を示す。なお、本明細書において、第２層とは、ステップａ及びｂが１回ずつ実施されることにより形成されたウエハ２００上のＳｉ含有層を意味している。
なお、処理温度が５００℃未満となると、Ｓｉ２Ｃｌ６ガスが熱分解しにくくなり、第２層の形成が困難となる場合がある。処理温度を５００℃以上にすることにより、第１層上に第２層を形成することが可能となる。処理温度を６００℃以上にすることで、上述の効果が確実に得られるようになる。処理温度を６５０℃以上にすることで、上述の効果をより確実に得られるようになる。
処理温度が１０００℃を超えると、Ｓｉ２Ｃｌ６ガスの熱分解が過剰となり、自己飽和しないＳｉの堆積が急速に進みやすくなるため、第２層を略均一に形成することが困難となる場合がある。処理温度を１０００℃以下とすることにより、Ｓｉ２Ｃｌ６ガスの過剰な熱分解を抑制し、自己飽和しないＳｉの堆積を制御することで、第２層を略均一に形成することが可能となる。処理温度を８００℃以下とすることで、上述の効果が確実に得られるようになる。処理温度を７５０℃以下とすることで、上述の効果をより確実に得られるようになる。
また、ステップａ，ｂにおける温度条件は、実質的に同一の条件とすることが望ましい。これにより、ステップａ，ｂの間で、ウエハ２００の温度変更、すなわち、処理室２０１内の温度変更（ヒータ２０７の設定温度の変更）を行うことが不要となるので、ステップ間でウエハ２００の温度を安定させるまでの待機時間が不要となり、基板処理のスループットを向上させることができる。従って、ステップａ，ｂにおいては共に、ウエハ２００の温度を、例えば５００～８００℃、好ましくは６００～８００℃、より好ましくは６５０～７５０℃の範囲内の所定の温度とするのがよい。本実施形態では、ステップａ，ｂにおける温度条件が実質的に同一である場合、ステップａにおいては第１原料ガスの熱分解が実質的に起こらず（すなわち抑制され）、ステップｂにおいては第２原料ガスの熱分解が起こる（すなわち促進される）ように、当該温度条件と、第１原料ガス及び第２原料ガスが選択される。
ウエハ２００上に第２層を形成した後、バルブ２４３ｃを閉じ、処理室２０１内へのＳｉ２Ｃｌ６ガスの供給を停止する。そして、上述のステップａの残留ガス除去のステップと同様の処理手順、処理条件により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
第２原料ガスとしては、Ｓｉ２Ｃｌ６ガスの他、モノシラン（ＳｉＨ４、略称：ＭＳ）ガス等の水素化ケイ素系原料ガス、トリスジメチルアミノシラン（Ｓｉ［Ｎ（ＣＨ３）２］３Ｈ、略称：３ＤＭＡＳ）ガス、ビスジエチルアミノシラン（ＳｉＨ２［Ｎ（Ｃ２Ｈ５）２］２、略称：ＢＤＥＡＳ）ガス等のアミノシラン系原料ガスを用いることができる。第２原料ガスとして、ノンハロゲンガスを用いることにより、ウエハ２００上に最終的に形成されるＳｉＮ膜へのハロゲンの混入を回避することが可能となる。
［ステップｃ］
このステップでは、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成された第１層と第２層とが積層してなる層に対してＮＨ３ガスを供給する。具体的には、バルブ２４３ｂを開き、ガス供給管２３２ｂ内へＮＨ３ガスを流す。ＮＨ３ガスは、ＭＦＣ２４１ｂにより流量制御され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１より排気される。このとき、ウエハ２００に対してＮＨ３ガスが供給される。
本ステップにおける処理条件としては、
ＮＨ３ガス供給流量：１００～１００００ｓｃｃｍ、好ましくはは１０００～５０００ｓｃｃｍ
ＮＨ３ガス供給時間：１～１２０秒、好ましくは１０～６０秒
処理圧力：１～４０００Ｐａ、好ましくは１０～１０００Ｐａ
が例示される。他の処理条件は、ステップａにおける処理条件と同様とする。ただし、ステップｃにおける温度条件は、成膜処理の生産性を向上させるという観点からは、ステップａ，ｂと同一の条件とすることが望ましいが、これらの条件と異ならせてもよい。
上述の条件下では、第２層の少なくとも一部を窒化することができる。第２層に含まれていたＣｌは、ＨＣｌ、Ｃｌ２等のガス状物質を構成して排気管２３１より排気される。
この結果、ウエハ２００上には、第３層として、ＳｉとＮとを含むＳｉＮ層が形成される。図７（ｃ）に、第３層が形成されたウエハ２００の表面の部分拡大図を示す。
ウエハ２００上に第３層を形成した後、バルブ２４３ｂを閉じ、処理室２０１内へのＮＨ３ガスの供給を停止する。そして、上述のステップａの残留ガス除去のステップと同様の処理手順、処理条件により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
反応ガスとしては、ＮＨ３ガスの他、ジアゼン（Ｎ２Ｈ２）ガス、ヒドラジン（Ｎ２Ｈ４）ガス、Ｎ３Ｈ８ガス等の窒化水素系ガスを用いることができる。
［所定回数実施］
上述したステップａ～ｃを１サイクルとして、このサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことにより、ウエハ２００上に所定組成比および所定膜厚のＳｉＮ膜を成膜することができる。なお、上述のサイクルは、複数回繰り返すのが好ましい。すなわち、１サイクルあたりに形成するＳｉＮ層の厚さを所望の膜厚よりも小さくして、上述のサイクルを所望の膜厚になるまで複数回繰り返すのが好ましい。
（アフターパージおよび大気圧復帰）
上述の成膜処理が終了した後、ガス供給管２３２ｄ，２３２ｅのそれぞれから不活性ガスとしてのＮ２ガス処理室２０１内へ供給し、排気管２３１より排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物等が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロードおよびウエハディスチャージ）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降され、反応管２０３の下端が開口される。そして、処理済のウエハ２００が、ボート２１７に支持された状態で、反応管２０３の下端から反応管２０３の外部に搬出される（ボートアンロード）。その後、処理済のウエハ２００は、ボート２１７より取り出される（ウエハディスチャージ）。
（３）本態様による効果
本態様によれば、以下に示す一つ又は複数の効果が得られる。
（ａ）本態様では、１サイクルにおいて、ＳｉＣｌ４ガスを供給するステップａと、Ｓｉ２Ｃｌ６ガスを供給するステップｂと、の両方のステップを行うことから、ウエハ２００上に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を向上させる効果と、この膜の成膜レートを高める効果と、を両立することが可能となる。
というのも、上述の処理条件でウエハ２００に対して、Ｓｉ２Ｃｌ６ガスよりも熱分解温度が高く、熱分解しにくいＳｉＣｌ４ガスを供給すると、ウエハ２００上には１原子層未満の厚さの略均一な厚さのＳｉ含有層（第１層）が形成されることとなる。仮に、ステップｂを行わずに、ＳｉＣｌ４ガスを供給するステップａと、ＮＨ３ガスを供給するステップｃと、をこの順に行うサイクルを所定回数行うこととした場合、１サイクルあたりに形成されるＳｉ含有層の厚さがウエハ面内にわたり均一であることから、ウエハ２００上に最終的に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を良好にすることが可能となる。一方で、１サイクルあたりに形成されるＳｉ含有層の厚さが薄いことから、ウエハ２００上に形成されるＳｉＮ膜の成膜レートを高めることが困難となる場合がある。
一方、上述の処理条件でウエハ２００に対して、ＳｉＣｌ４ガスよりも熱分解温度が低く、熱分解しやすいＳｉ２Ｃｌ６ガスを供給すると、ウエハ２００上にはＳｉ－Ｓｉ結合を有する、１原子層を超える厚さのＳｉ含有層（第２層）が形成されることとなる。仮に、ステップａを行わずに、Ｓｉ２Ｃｌ６ガスを供給するステップｂと、ＮＨ３ガスを供給するステップｃと、をこの順に行うサイクルを所定回数行うこととした場合、１サイクルあたりに形成されるＳｉ含有層の厚さが厚いことから、ウエハ２００上に最終的に形成されるＳｉＮ膜の成膜レートを良好とすることが可能となる。一方で、１サイクルあたりに形成されるＳｉ含有層の厚さがウエハ面内で不均一になり易いことから、ウエハ２００上に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を向上させることが困難となる場合がある。
本態様では、ステップａおよびステップｂの両ステップを行うことから、各ステップから得られるそれぞれの効果を両立させることが可能となる。例えば、Ｓｉの吸着反応が飽和する前にステップａを終了し、成膜レートの比較的大きいステップｂに移行することで、ステップａのみを同じ時間実行する場合に比べて、成膜レートを向上させることができる。また、ステップａにおいて比較的厚さの均一性に優れた第１層を形成した後、ステップｂにおいて第１層をベースとして第２層を形成することで、ステップｂのみを実行する場合に比べて、ウエハ２００上に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を向上させることができる。
（ｂ）本態様では、各サイクルにおいて、ステップｂよりも先にステップａを行い、その後にステップｂを行うことにより、ウエハ２００上に最終的に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を充分に発揮しつつ、その成膜レートを高めることが可能となる。
仮に、各サイクルにおいて、ステップａよりも先にステップｂを行い、その後にステップａを行うこととした場合、ステップｂでは、熱分解によって生じたＳｉ－Ｓｉ結合を含むＳｉがウエハ２００の表面に不規則に吸着しやすくなるため、ステップａで形成しようとするＳｉ含有膜の下地として、ウエハ面内で厚さが不均一になり易い層が形成されてしまう場合がある。そのため、成膜処理の途中で略均一な厚さのＳｉ含有層を形成するというステップａの技術的意義が失われやすくなる。
これに対し、本態様では、各サイクルにおいて、ステップｂよりも先にステップａを行い、その後にステップｂを行うことから、ステップｂで形成しようとするＳｉ含有膜の下地として、略均一な厚さのＳｉ含有層を形成することが可能となる。そのため、成膜処理の途中で略均一な厚さのＳｉ含有層を形成するというステップａの技術的意義を充分に発揮することが可能となる。
（ｃ）本態様では、ウエハ２００上に最終的に形成されるＳｉＮ膜のＳｉとＮとの組成比を広く制御することが可能となる。
というのも、１サイクルあたりのＳｉＣｌ４ガスの基板に対する供給量Ａに対する１サイクルあたりのＳｉ２Ｃｌ６ガスの基板に対する供給量Ｂの比率Ｂ／Ａを小さくすることにより、第２層に含まれるＳｉ－Ｓｉ結合の割合を小さくして、第２層の厚さを薄くする方向に制御することができる。第２層、すなわち、ステップｃにおいて窒化対象となる層を薄くすることにより、ウエハ２００上に最終的に形成されるＳｉＮ膜の組成比を、Ｓｉの組成比が小さくなる方向に制御することができる。例えば、比率Ｂ／Ａを小さくすることで、第２層の厚さが１原子層を超える厚さの範囲で薄くする。これにより、ＳｉＮ膜の化学量論組成における組成比（すなわち、Ｓｉ：Ｎ＝３：４）に対して、Ｓｉの組成比を小さくなる方向に近づけるように制御することができる。
また、Ｂ／Ａを大きくすることにより、第２層に含まれるＳｉ－Ｓｉ結合の割合を大きくして、第２層の厚さを厚くする方向に制御することができる。第２層、すなわち、ステップｃにおいて窒化対象となる層を厚くすることにより、ウエハ２００上に最終的に形成されるＳｉＮ膜の組成比を、Ｓｉの組成比が大きくなる方向に制御することができる。例えば、比率Ｂ／Ａを大きくすることで、第２層の厚さが１原子層を超える厚さの範囲で厚くする。これにより、ＳｉＮ膜の化学量論組成における組成比に対して、Ｓｉの組成比をより大きくなる方向に（すなわちＳｉリッチとするように）制御することができる。
なお、上述のＢ／Ａは、例えば、１サイクルあたりのＳｉＣｌ４ガスの供給時間ＴＡに対する１サイクルあたりのＳｉ２Ｃｌ６ガスの供給時間ＴＢの比率ＴＢ／ＴＡの大きさを調整すること、すなわち、１サイクルあたりのＳｉＣｌ４ガスとＳｉ２Ｃｌ６ガスとの供給時間を調整することにより制御することができる。また、上述のＢ／Ａは、ＳｉＣｌ４ガスの供給流量ＦＡに対するＳｉ２Ｃｌ６ガスの供給流量ＦＢの比率ＦＢ／ＦＡの大きさを調整することによっても制御することができる。
また、ステップｂにおける処理室２０１内の圧力ＰＢの大きさを調整し、Ｓｉ２Ｃｌ６ガスの熱分解速度を制御することによっても、ウエハ２００上に最終的に形成されるＳｉＮ膜におけるＳｉの含有量とＮの含有量との比率である組成比を制御することができる。
例えば、圧力ＰＢを小さくすることにより、第２層の厚さを薄くする方向に制御することができる。第２層、すなわち、ステップｃにおいて窒化対象となる層を薄くすることにより、ウエハ２００上に最終的に形成されるＳｉＮ膜の組成比を、Ｓｉの組成比が小さくなる方向に制御することができる。
また、圧力ＰＢを、ステップａにおける処理室２０１内の圧力ＰＡより大きくすることにより、第２層の厚さを厚くする方向に制御することができる。第２層、すなわち、ステップｃにおいて窒化対象となる層を厚くすることにより、ウエハ２００上に最終的に形成されるＳｉＮ膜の組成比を、Ｓｉの組成比が大きくなる方向に制御することができる。
（ｄ）本態様では、ステップａの処理温度をＳｉＣｌ４ガスの熱分解温度（第１温度）よりも低くし、ステップｂの処理温度をＳｉ２Ｃｌ６ガスの熱分解温度（第２温度）よりも高くしているので、上述の効果を確実に得ることができる。
というのも、ステップａでは、処理温度を第１温度よりも低い温度としているので、ＳｉＣｌ４ガスの熱分解を抑制することができ、ウエハ２００上に最終的に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を向上させることが可能となる。また、ＳｉＮ膜の組成比をＳｉ３Ｎ４に近づける方向に制御することが可能となる。
また、ステップｂでは、処理温度を第２温度より高い温度としているので、Ｓｉ２Ｃｌ６ガスの適切な熱分解を維持することができ、ウエハ２００上に最終的に形成されるＳｉＮ膜の成膜レートを向上させることが可能となる。また、ＳｉＮ膜の組成比をＳｉリッチの方向に制御することが可能となる。
（ｅ）なお、上述の効果は、ＳｉＣｌ４ガス以外の第１原料ガスを用いる場合や、Ｓｉ２Ｃｌ６ガス以外の第２原料ガスを用いる場合や、ＮＨ３ガス以外の反応ガスを用いる場合や、Ｎ２ガス以外の不活性ガスを用いる場合にも、同様に得ることができる。
＜他の態様＞
以上、本開示の態様を具体的に説明した。しかしながら、本開示は上述の態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の態様では、第２元素としてＮを例に挙げ、第２元素を含む反応ガスとしてＮＨ３ガスを例に挙げて説明したが、本開示はこれに限定されない。例えば、第２元素として酸素（Ｏ）を用い、第２元素を含む反応ガスとして、Ｏ２ガスの他、オゾン（Ｏ３）ガス、水蒸気（Ｈ２Ｏガス）、Ｏ２＋Ｈ２ガス、一酸化窒素（ＮＯ）ガス、亜酸化窒素（Ｎ２Ｏ）ガス、二酸化窒素（ＮＯ２）ガスなどを用いてもよい。また、反応ガスとして、これらのＯ含有ガスと上述のＮＨ３ガスとの両方を用いてもよい。
例えば、以下に示す成膜シーケンスにより、ウエハ２００上にシリコン酸化膜（ＳｉＯ膜）を形成するようにしてもよい。
（ＳｉＣｌ４→Ｓｉ２Ｃｌ６→Ｏ２）×ｎ ⇒ ＳｉＯ
（ＳｉＣｌ４→Ｓｉ２Ｃｌ６→Ｏ３）×ｎ ⇒ ＳｉＯ
（ＳｉＣｌ４→Ｓｉ２Ｃｌ６→Ｈ２Ｏ）×ｎ ⇒ ＳｉＯ
（ＳｉＣｌ４→Ｓｉ２Ｃｌ６→Ｏ２＋Ｈ２）×ｎ ⇒ ＳｉＯ
また、例えば、以下に示す成膜シーケンスにより、ウエハ２００上にシリコン酸窒化膜（ＳｉＯＮ膜）を形成するようにしてもよい。
（ＳｉＣｌ４→Ｓｉ２Ｃｌ６→ＮＨ３→Ｏ２）×ｎ ⇒ ＳｉＯＮ
（ＳｉＣｌ４→Ｓｉ２Ｃｌ６→Ｏ２→ＮＨ３）×ｎ ⇒ ＳｉＯＮ
これらの成膜シーケンスの各ステップにおける処理手順、処理条件は、例えば上述の態様と同様な処理手順、処理条件とすることができる。これらの場合においても、上述の態様と同様の効果が得られる。
上述の態様では、ステップａの実施期間ａとステップｂの実施期間ｂとを重複させない例、例えば、ステップａにおいてＳｉＣｌ４ガスの供給を中止し、その後実施期間ａが終了した後でステップｂを開始する例を説明した（図５参照）。本開示はこれに限定されず、例えば、ステップａにおいてＳｉＣｌ４ガスの供給を継続したままの状態でステップｂを開始してＳｉ２Ｃｌ６ガスの供給する、というようにステップａの実施期間ａとステップｂの実施期間ｂの少なくとも一部とを重複させてもよい（図６参照）。このようにすることで、上述の効果に加えて、サイクルタイムを短縮させて基板処理のスループットを向上させることができる。
また、上述の態様等は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の態様の処理手順、処理条件と同様とすることができる。
サンプル１～５として、図１に示す基板処理装置を用い、ウエハ上に対してＳｉＮ膜を形成した。
サンプル１は、ステップｂを行わずに、ステップａとステップｃとをこの順に行うサイクルをｎ回行うことにより作製した。サンプル２～５は、ステップａ～ｃをこの順に行うサイクルをｎ回行うことにより作製した。
サンプル１～５では、ステップａにおけるＳｉＣｌ４ガスの供給時間をそれぞれ６０秒間とした。また、サンプル２～５では、ステップｂにおけるＳｉ２Ｃｌ６ガスの供給時間を、それぞれ１．５秒間、４．５秒間、９秒間、１８秒間とした。その他の処理条件は、サイクルの実施回数やガスの供給量を含め、それぞれ、上述の態様における処理条件範囲内の共通の条件とした。
そして、サンプル１～５における、ＳｉＮ膜のウエハ面内平均膜厚（Å）と、波長６３３ｎｍの光に対しての屈折率（ＲＩ）と、をそれぞれ測定した。図８にそれらの結果を示す。
図８によれば、サンプル２～５におけるＳｉＮ膜のウエハ面内平均膜厚は、サンプル１におけるＳｉＮ膜のウエハ面内平均膜厚よりも厚いことがわかる。すなわち、原料ガスとしてＳｉＣｌ４ガスとＳｉ２Ｃｌ６ガスとの両方のガスを供給する場合の方が、原料ガスとしてＳｉ２Ｃｌ６ガスを供給せずＳｉＣｌ４ガスのみを供給する場合よりも、１サイクルあたりのＳｉＮ膜の成膜量が増加すること、すなわち、成膜レートが向上することがわかる。
また、図８によれば、サンプル２～５におけるＳｉＮ膜のウエハ面内平均膜厚は、Ｓｉ２Ｃｌ６ガスの供給時間を長くするほど厚くなることがわかる。これにより、Ｓｉ２Ｃｌ６ガスの供給時間を長くするほど１サイクルあたりのＳｉＮ膜の成膜量が増加すること、すなわち、ウエハ２００上に形成されるＳｉＮ膜の成膜レートが向上することがわかる。
また、図８によれば、サンプル２～５におけるＳｉＮ膜の屈折率は、サンプル１におけるＳｉＮ膜の屈折率よりも大きいことがわかる。すなわち、原料ガスとしてＳｉＣｌ４ガスとＳｉ２Ｃｌ６ガスとの両方のガスを供給する場合の方が、原料ガスとしてＳｉ２Ｃｌ６ガスを供給せずＳｉＣｌ４ガスのみを供給する場合よりも、ＳｉＮ膜の屈折率が大きくなることがわかる。波長６３３ｎｍの光に対してのＳｉの屈折率が、３．８８２であることを考慮すると、原料ガスとしてＳｉＣｌ４ガスとＳｉ２Ｃｌ６ガスの両方のガスを供給する場合の方が、Ｓｉ２Ｃｌ６ガスを供給せずＳｉＣｌ４ガスのみを供給する場合よりも、ウエハ２００上に形成されるＳｉＮ膜のＳｉ組成比が大きいことがわかる。
さらに、サンプル２～５におけるＳｉＮ膜の屈折率は、Ｓｉ２Ｃｌ６ガスの供給時間を長くするほど大きくなることがわかる。すなわち、Ｓｉ２Ｃｌ６ガスの供給時間を長くするほどウエハ２００上に形成されるＳｉＮ膜のＳｉ組成比は大きくなることがわかる。
また、サンプル６，７として、図１に示す基板処理装置を用い、ウエハ上に対してＳｉＮ膜を形成した。
サンプル６，７は、溝幅約５０ｎｍ、溝深さ約１０μｍ、アスペクト比約２００のトレンチ構造体を表面に有するウエハに対して以下の処理を行うことにより作製した。
サンプル６は、ステップａを行わずに、ステップｂとステップｃとをこの順に行うサイクルをｎ回行うことにより作製した。サンプル７は、ステップａ～ｃをこの順に行うサイクルをｎ回行うことにより作製した。
具体的には、サンプル７では、ステップａにおけるＳｉＣｌ４ガスの供給時間を６０秒とした。サンプル６，７では、ステップｂにおけるＳｉ２Ｃｌ６ガスの供給時間をそれぞれ９秒間とした。その他の処理条件は、サイクルの実施回数やガスの供給量を含め、それぞれ、上述の態様における処理条件範囲内の共通の条件とした。
そして、サンプル６，７のＳｉＮ膜におけるＴｏｐ／Ｂｏｔｔｏｍ比（％）と、Ｒａｎｇｅ（％）と、をそれぞれ測定した。図９にそれらの結果を示す。「Ｔｏｐ／Ｂｏｔｔｏｍ比（％）」は、トレンチ構造体の溝の下部に形成された膜厚に対する、トレンチ構造体の溝の上部に形成された膜厚の割合を百分率で表したものである。Ｔｏｐ／Ｂｏｔｔｏｍ比（％）は、トレンチ構造体の溝の上部と下部に形成された膜厚をそれぞれＣ，Ｄとした場合に、Ｃ／Ｄ×１００の式で算出される。「Ｒａｎｇｅ（％）」とは、トレンチ構造体の溝の上部と溝の下部に形成された膜厚値の平均値に対する、溝の上部に形成された膜厚値と溝の下部に形成された膜厚値との差を百分率で表したものである。トレンチ構造体の溝の上部と下部に形成された膜厚をそれぞれＣ，Ｄとした場合に、Ｒａｎｇｅ（％）は、｜Ｃ－Ｄ｜／｛（Ｃ＋Ｄ）／２｝×１００の式で算出される。
図９によれば、サンプル７におけるＴｏｐ／Ｂｏｔｔｏｍ比は、サンプル６におけるＴｏｐ／Ｂｏｔｔｏｍ比よりも大きいことがわかる。また、サンプル７におけるＲａｎｇｅは、サンプル６におけるＲａｎｇｅよりも小さいことがわかる。すなわち、ＳｉＣｌ４ガスとＳｉ２Ｃｌ６ガスの両方のガスを供給する場合の方が、ＳｉＣｌ４ガスを供給せずＳｉ２Ｃｌ６ガスのみを供給する場合よりもステップカバレッジ特性やウエハ面内膜厚均一性に優れていることがわかる。
２００…ウエハ、２０２…処理炉、２１７…ボート、１１５…ボートエレベータ、１２１…コントローラ、２０１…処理室、２４９ａ，２４９ｂ…ノズル、２５０ａ，２５０ｂ…ガス供給孔、２３２ａ～２３２ｄ…ガス供給管

Claims (17)

  1. （ａ）基板に対して、第１元素およびハロゲン元素を含み、且つ前記第１元素同士の結合を含まない第１原料ガスを供給することで、前記基板上に前記第１元素およびハロゲン元素を含む第１層を形成する工程と、
    （ｂ）前記第１層が形成された前記基板に対して、前記第１元素を含み、且つ前記第１元素同士の結合を含む第２原料ガスを供給することで、前記基板上に前記第１元素を含む第２層を形成する工程と、
    （ｃ）前記第２層が形成された前記基板に対して反応ガスを供給する工程と、
    を行うサイクルを所定回数行うことにより、前記基板上に、前記第１元素を含む膜を形成する工程を有する、
    基板処理方法。
  2. （ａ）では、前記基板上に、１原子層未満の厚さの前記第１層を形成し、
    （ｂ）では、前記基板上に、前記第１元素同士の結合を含む１原子層を超える厚さの前記第２層を形成する、
    請求項１に記載の基板処理方法。
  3. 前記第１層は、前記第１層上に前記第１元素が吸着するのを阻害する、
    請求項１または２に記載の基板処理方法。
  4. 前記第１層を構成する前記第１元素の複数の結合手のうち、前記基板表面に吸着した結合手以外の他の結合手は前記ハロゲン元素により終端されている、
    請求項１～３のいずれか１項に記載の基板処理方法。
  5. 前記第２層に含まれる前記第１元素同士の結合は、前記第２原料ガスの分解により生じた未結合手を有する前記第１元素同士が結合することにより形成される、
    請求項２に記載の基板処理方法。
  6. 前記第１原料ガスおよび前記第２原料ガスとしてそれぞれ互いに異なるハロシラン系ガスを用いる、
    請求項１～５のいずれか１項に記載の基板処理方法。
  7. 前記第１原料ガスは、１分子中に含まれる前記第１元素の数が１つである、
    請求項１～６のいずれか１項に記載の基板処理方法。
  8. 前記反応ガスとして、窒化ガスまたは酸化ガスのうち少なくともいずれかを含むガスを用いる、
    請求項１～７のいずれか１項に記載の基板処理方法。
  9. （ａ）基板に対して、第１元素およびハロゲン元素を含み、且つ前記第１元素同士の結合を含まない第１原料ガスを供給することで、前記基板上に前記第１元素およびハロゲン元素を含む第１層を形成する工程と、
    （ｂ）前記第１層が形成された前記基板に対して、前記第１元素を含み、且つ前記第１元素同士の結合を含む第２原料ガスを供給することで、前記基板上に前記第１元素を含む第２層を形成する工程と、
    （ｃ）前記第２層が形成された前記基板に対して反応ガスを供給する工程と、
    を行うサイクルを所定回数行うことにより、前記基板上に、前記第１元素を含む膜を形成する工程を有する、
    半導体装置の製造方法。
  10. （ａ）では、前記基板上に、１原子層未満の厚さの前記第１層を形成し、
    （ｂ）では、前記基板上に、前記第１元素同士の結合を含む１原子層を超える厚さの前記第２層を形成する、
    請求項９に記載の半導体装置の製造方法。
  11. 前記第１層は、前記第１層上に前記第１元素が吸着するのを阻害する、
    請求項９に記載の半導体装置の製造方法。
  12. （ａ）基板に対して、第１元素およびハロゲン元素を含み、且つ前記第１元素同士の結合を含まない第１原料ガスを供給することで、前記基板上に前記第１元素およびハロゲン元素を含む第１層を形成する手順と、
    （ｂ）前記第１層が形成された前記基板に対して、前記第１元素を含み、且つ前記第１元素同士の結合を含む第２原料ガスを供給することで、前記基板上に前記第１元素を含む第２層を形成する手順と、
    （ｃ）前記第２層が形成された前記基板に対して反応ガスを供給する手順と、
    を行うサイクルを所定回数行うことにより、前記基板上に、前記第１元素を含む膜を形成する手順を、コンピュータによって基板処理装置に実行させるプログラム。
  13. （ａ）では、前記基板上に、１原子層未満の厚さの前記第１層を形成し、
    （ｂ）では、前記基板上に、前記第１元素同士の結合を含む１原子層を超える厚さの前記第２層を形成する、
    請求項１２に記載のプログラム。
  14. 前記第１層は、前記第１層上に前記第１元素が吸着するのを阻害する、
    請求項１２に記載のプログラム。
  15. 基板を収容する処理室と、
    第１元素およびハロゲン元素を含む第１原料ガスを前記処理室内へ供給する第１原料ガス供給系と、
    前記第１元素を含む第２原料ガスを前記処理室内へ供給する第２原料ガス供給系と、
    反応ガスを前記処理室内へ供給する反応ガス供給系と、
    前記処理室内において、（ａ）前記基板に対して、前記第１元素およびハロゲン元素を含み、且つ前記第１元素同士の結合を含まない前記第１原料ガスを供給することで、前記基板上に前記第１元素およびハロゲン元素を含む第１層を形成する処理と、（ｂ）前記第１層が形成された前記基板に対して、前記第１元素を含み、且つ前記第１元素同士の結合を含む前記第２原料ガスを供給することで、前記基板上に前記第１元素を含む第２層を形成する処理と、（ｃ）前記第２層が形成された前記基板に対して前記反応ガスを供給する処理と、を行うサイクルを所定回数行うことにより、前記基板上に、前記第１元素を含む膜を形成する処理を行わせるように、前記第１原料ガス供給系、前記第２原料ガス供給系および前記反応ガス供給系を制御することが可能なよう構成される制御部と、
    を有する基板処理装置。
  16. （ａ）では、前記基板上に、１原子層未満の厚さの前記第１層を形成し、
    （ｂ）では、前記基板上に、前記第１元素同士の結合を含む１原子層を超える厚さの前記第２層を形成する、
    請求項１５に記載の基板処理装置。
  17. 前記第１層は、前記第１層上に前記第１元素が吸着するのを阻害する、
    請求項１５に記載の基板処理装置。
JP2021159609A 2019-09-18 2021-09-29 半導体装置の製造方法、基板処理方法、プログラムおよび基板処理装置 Active JP7214812B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021159609A JP7214812B2 (ja) 2019-09-18 2021-09-29 半導体装置の製造方法、基板処理方法、プログラムおよび基板処理装置
JP2023005582A JP7371281B2 (ja) 2019-09-18 2023-01-18 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
JP2023179365A JP7524442B2 (ja) 2019-09-18 2023-10-18 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020533172A JP7035196B2 (ja) 2019-09-18 2019-09-18 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
PCT/JP2019/036572 WO2021053756A1 (ja) 2019-09-18 2019-09-18 半導体装置の製造方法、基板処理装置およびプログラム
JP2021159609A JP7214812B2 (ja) 2019-09-18 2021-09-29 半導体装置の製造方法、基板処理方法、プログラムおよび基板処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020533172A Division JP7035196B2 (ja) 2019-09-18 2019-09-18 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023005582A Division JP7371281B2 (ja) 2019-09-18 2023-01-18 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置

Publications (2)

Publication Number Publication Date
JP2022002332A JP2022002332A (ja) 2022-01-06
JP7214812B2 true JP7214812B2 (ja) 2023-01-30

Family

ID=74869829

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2020533172A Active JP7035196B2 (ja) 2019-09-18 2019-09-18 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2021159609A Active JP7214812B2 (ja) 2019-09-18 2021-09-29 半導体装置の製造方法、基板処理方法、プログラムおよび基板処理装置
JP2023005582A Active JP7371281B2 (ja) 2019-09-18 2023-01-18 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
JP2023179365A Active JP7524442B2 (ja) 2019-09-18 2023-10-18 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020533172A Active JP7035196B2 (ja) 2019-09-18 2019-09-18 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2023005582A Active JP7371281B2 (ja) 2019-09-18 2023-01-18 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
JP2023179365A Active JP7524442B2 (ja) 2019-09-18 2023-10-18 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置

Country Status (7)

Country Link
US (2) US11476113B2 (ja)
JP (4) JP7035196B2 (ja)
KR (3) KR102473548B1 (ja)
CN (2) CN118248531A (ja)
SG (1) SG11202008980YA (ja)
TW (1) TWI768375B (ja)
WO (1) WO2021053756A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7194216B2 (ja) * 2021-03-17 2022-12-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JP7436438B2 (ja) 2021-09-29 2024-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN118830053A (zh) * 2022-01-07 2024-10-22 朗姆研究公司 硅氮化物沉积

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043147A (ja) 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2008053605A (ja) 2006-08-28 2008-03-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び層生成制御方法
JP2011097017A (ja) 2009-09-30 2011-05-12 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2014154652A (ja) 2013-02-07 2014-08-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2016025262A (ja) 2014-07-23 2016-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183069A (ja) * 2009-01-07 2010-08-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5797790B2 (ja) * 2009-09-30 2015-10-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR101628211B1 (ko) 2011-10-14 2016-06-08 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022272B2 (ja) * 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20140124788A1 (en) * 2012-11-06 2014-05-08 Intermolecular, Inc. Chemical Vapor Deposition System
JP6254848B2 (ja) * 2014-01-10 2017-12-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6306386B2 (ja) * 2014-03-20 2018-04-04 株式会社日立国際電気 基板処理方法、基板処理装置およびプログラム
JP6347544B2 (ja) * 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6456185B2 (ja) * 2015-02-26 2019-01-23 東京エレクトロン株式会社 シリコン含有膜の成膜方法
JP6361636B2 (ja) 2015-11-18 2018-07-25 コニカミノルタ株式会社 摺動部材の製造方法
JP6545093B2 (ja) * 2015-12-14 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR102297200B1 (ko) 2016-03-29 2021-09-03 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6613213B2 (ja) * 2016-07-26 2019-11-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6832808B2 (ja) 2017-08-09 2021-02-24 東京エレクトロン株式会社 シリコン窒化膜の成膜方法及び成膜装置
US20200071819A1 (en) * 2018-08-29 2020-03-05 Versum Materials Us, Llc Methods For Making Silicon Containing Films That Have High Carbon Content

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043147A (ja) 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2008053605A (ja) 2006-08-28 2008-03-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び層生成制御方法
JP2011097017A (ja) 2009-09-30 2011-05-12 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2014154652A (ja) 2013-02-07 2014-08-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2016025262A (ja) 2014-07-23 2016-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Also Published As

Publication number Publication date
KR20220165815A (ko) 2022-12-15
US11476113B2 (en) 2022-10-18
JP7524442B2 (ja) 2024-07-29
WO2021053756A1 (ja) 2021-03-25
JP2023033533A (ja) 2023-03-10
JP2022002332A (ja) 2022-01-06
TW202234516A (zh) 2022-09-01
US20210082685A1 (en) 2021-03-18
CN112823410A (zh) 2021-05-18
CN118248531A (zh) 2024-06-25
KR102671300B1 (ko) 2024-06-03
KR20210035075A (ko) 2021-03-31
US20220375745A1 (en) 2022-11-24
JPWO2021053756A1 (ja) 2021-09-30
KR20240091155A (ko) 2024-06-21
TW202125637A (zh) 2021-07-01
TWI768375B (zh) 2022-06-21
SG11202008980YA (en) 2021-04-29
JP7035196B2 (ja) 2022-03-14
CN112823410B (zh) 2024-04-02
KR102473548B1 (ko) 2022-12-05
JP7371281B2 (ja) 2023-10-30
JP2023181258A (ja) 2023-12-21

Similar Documents

Publication Publication Date Title
JP5775947B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9425075B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9508543B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
JP7214812B2 (ja) 半導体装置の製造方法、基板処理方法、プログラムおよび基板処理装置
JP6529348B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6745887B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6756689B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6529780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2017158848A1 (ja) 半導体装置の製造方法、基板処理装置、および記録媒体
US20220301851A1 (en) Method of manufacturing semiconductor device, substrate processing method, recording medium, and substrate processing apparatus
JP6990756B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI858335B (zh) 基板處理方法、半導體裝置的製造方法、基板處理裝置及程式
JP7198854B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20230307225A1 (en) Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
WO2023042264A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2022040906A (ja) クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230118

R150 Certificate of patent or registration of utility model

Ref document number: 7214812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150