KR20220165815A - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20220165815A
KR20220165815A KR1020227041917A KR20227041917A KR20220165815A KR 20220165815 A KR20220165815 A KR 20220165815A KR 1020227041917 A KR1020227041917 A KR 1020227041917A KR 20227041917 A KR20227041917 A KR 20227041917A KR 20220165815 A KR20220165815 A KR 20220165815A
Authority
KR
South Korea
Prior art keywords
layer
substrate
gas
supplying
source gas
Prior art date
Application number
KR1020227041917A
Other languages
English (en)
Other versions
KR102671300B1 (ko
Inventor
료타 가타오카
히로아키 히라마츠
기요히사 이시바시
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Priority to KR1020247017876A priority Critical patent/KR20240091155A/ko
Publication of KR20220165815A publication Critical patent/KR20220165815A/ko
Application granted granted Critical
Publication of KR102671300B1 publication Critical patent/KR102671300B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Filling Of Jars Or Cans And Processes For Cleaning And Sealing Jars (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(a) 처리실 내의 기판에 대하여 제1 원소를 포함하는 제1 원료 가스를 공급하는 공정과, (b) 기판에 대하여, 제1 원소를 포함하고, 제1 원료 가스보다도 열분해 온도가 낮은 제2 원료 가스를 공급하는 공정과, (c) 기판에 대하여 제1 원소와는 다른 제2 원소를 포함하는 반응 가스를 공급하는 공정을 이 순서대로 행하는 사이클을 소정 횟수 행함으로써, 기판 상에, 제1 원소 및 제2 원소를 포함하는 막을 형성하는 공정을 갖는 기술을 제공한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE, SUBSTRATE-PROCESSING DEVICE, AND PROGRAM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1, 2 참조).
일본 특허 공개 제2016-025262호 공보 일본 특허 공개 제2017-097017호 공보
본 개시는, 기판 상에 형성되는 막의 특성을 향상시키는 것이 가능한 기술을 제공하는 것을 목적으로 한다.
본 개시의 일 양태에 의하면,
(a) 처리실 내의 기판에 대하여 제1 원소를 포함하는 제1 원료 가스를 공급하는 공정과,
(b) 상기 기판에 대하여, 상기 제1 원소를 포함하고, 상기 제1 원료 가스보다도 열분해 온도가 낮은 제2 원료 가스를 공급하는 공정과,
(c) 상기 기판에 대하여, 상기 제1 원소와는 다른 제2 원소를 포함하는 반응 가스를 공급하는 공정
을 이 순서대로 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 상기 제1 원소 및 상기 제2 원소를 포함하는 막을 형성하는 기술이 제공된다.
본 개시에 의하면, 기판 상에 형성되는 막의 특성을 향상시키는 것이 가능한 기술을 제공하는 것이 가능하게 된다.
도 1은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 개시의 일 양태의 기판 처리 공정에서의 흐름을 도시하는 도면이다.
도 5는 본 개시의 일 양태의 성막 처리에서의 가스 공급의 타이밍을 도시하는 도면이다.
도 6은 본 개시의 일 양태의 성막 처리에서의 가스 공급의 타이밍의 변형예를 도시하는 도면이다.
도 7의 (a)는 스텝 a를 행함으로써 제1 원료 가스가 공급된 후의 기판의 표면의 부분 확대도이며, (b)는 스텝 a를 행한 후, 스텝 b를 행함으로써 제2 원료 가스가 공급된 후의 기판의 표면의 부분 확대도이며, (c)는 스텝 b를 행한 후, 스텝 c를 행함으로써 반응 가스가 공급된 후의 기판의 표면의 부분 확대도이다.
도 8은 기판 상에 형성된 막의 평가 결과를 도시하는 도면이다.
도 9는 기판 상에 형성된 막의 평가 결과를 도시하는 도면이다.
<본 개시의 일 양태>
이하, 본 개시의 일 양태에 대해서, 주로, 도 1 내지 도 5, 도 7을 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원형으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 마련되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 가스류의 상류측부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232c)이 접속되어 있다. 가스 공급관(232c)에는, 가스류의 상류측부터 순서대로 MFC(241c) 및 밸브(243c)가 마련되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 가스 공급관(232e, 232d)이 각각 접속되어 있다. 가스 공급관(232e, 232d)에는, 가스류의 상류측부터 순서대로 MFC(241e, 241d) 및 밸브(243e, 243d)가 각각 마련되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환형의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립되도록 각각 마련되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 마련되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 제1 원소를 포함하는 제1 원료 가스로서, 예를 들어 제1 원소로서의 실리콘(Si)과 할로겐 원소를 포함하는 할로실란계 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 할로실란이란, 할로겐기를 갖는 실란이다. 할로겐기에는, 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉, 할로겐기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉, 클로로실란계 가스를 사용할 수 있다. 제1 원료 가스로서는, 1분자 중에 포함되는 Si 원자의 수가 1개인 클로로실란계 가스, 예를 들어 테트라클로로실란(SiCl4) 가스를 사용할 수 있다. SiCl4 가스는, 후술하는 성막 처리에서 Si 소스로서 작용한다. 본 명세서에서는, 처리실(201) 내에 제1 원료 가스가 단독으로 존재한 경우에, 제1 원료 가스가 열분해하는 온도를 제1 온도라고 칭하는 경우가 있다. 제1 원료 가스로서 SiCl4 가스를 사용했을 때의 제1 온도는, 800℃ 이상의 범위 내의 소정의 온도이다.
가스 공급관(232c)으로부터는, 제1 원소를 포함하고, 제1 원료 가스보다도 열분해 온도가 낮은 제2 원료 가스로서, 예를 들어 제1 원소로서의 Si와 할로겐 원소를 포함하는 할로실란계 가스가, MFC(241c), 밸브(243c), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 제2 원료 가스로서는, 1분자 중에 포함되는 Si 원자의 수가 2개 이상이며, Si-Si 결합을 갖는 클로로실란계 가스, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 사용할 수 있다. Si2Cl6 가스는, 후술하는 성막 처리에서 Si 소스로서 작용한다. 본 명세서에서는, 처리실(201) 내에 제2 원료 가스가 단독으로 존재한 경우에, 제2 원료 가스가 열분해하는 온도를 제2 온도라고 칭하는 경우가 있다. 제2 원료 가스로서 Si2Cl6 가스를 사용했을 때의 제2 온도는, 500℃ 이상의 범위 내의 소정의 온도이다.
가스 공급관(232b)으로부터는, 제1 원소와는 다른 제2 원소를 포함하는 반응 가스로서, 예를 들어 제2 원소로서의 질소(N)를 포함하는 질화 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 질화 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다. NH3 가스는, 후술하는 성막 처리에서, N 소스로서 작용한다.
가스 공급관(232d, 232e)으로부터는, 불활성 가스로서의 질소(N2) 가스가, 각각 MFC(241d, 241e), 밸브(243d, 243e), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
각 가스 공급관으로부터 상술한 바와 같은 가스를 각각 흘리는 경우, 주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 제1 원료 가스 공급계가 구성된다. 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해, 제2 원료 가스 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 반응 가스 공급계가 구성된다. 주로, 가스 공급관(232d, 232e), MFC(241d, 241e), 밸브(243d, 243e)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중, 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243e)나 MFC(241a 내지 241e) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232e) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232e) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243e)의 개폐 동작이나 MFC(241a 내지 241e)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232e) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), 압력 센서(245), APC 밸브(244)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반형으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽에 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 성막 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 성막 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241e), 밸브(243a 내지 243e), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241e)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243e)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 막을 형성하는 기판 처리 시퀀스 예, 즉, 성막 시퀀스 예에 대해서, 도 4, 도 5, 도 7을 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4, 도 5에 도시하는 성막 시퀀스에서는,
처리실(201) 내의 웨이퍼(200)에 대하여 제1 원료 가스로서 SiCl4 가스를 공급하는 스텝 a와,
웨이퍼(200)에 대하여 제2 원료 가스로서 Si2Cl6 가스를 공급하는 스텝 b와,
웨이퍼(200)에 대하여 반응 가스로서 NH3 가스를 공급하는 스텝 c를 이 순서대로 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에 Si 및 N을 포함하는 막으로서, 실리콘 질화막(SiN막)을 형성한다. 또한, 도 5에서는, 스텝 a, b, c의 실시 기간을 각각 a, b, c로 나타내고 있다.
본 명세서에서는, 도 4, 도 5에 도시하는 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 다른 양태 등의 설명에서도 마찬가지의 표기를 사용한다.
(SiCl4→Si2Cl6→NH3)×n ⇒ SiN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 통해서 반응관(203)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 처리 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도(성막 온도)로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 정도가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은, 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 처리)
그 후, 이하의 스텝 a 내지 c를 순차 실시한다.
[스텝 a]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 SiCl4 가스를 공급한다. 구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 SiCl4 가스를 흘린다. SiCl4 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 SiCl4 가스가 공급된다. 이때 동시에 밸브(243d, 243e)를 개방하여, 가스 공급관(232d, 232e) 내에 N2 가스를 흘린다. N2 가스는, MFC(241d, 241e)에 의해 유량 조정된다. 유량 조정된 N2 가스는, SiCl4 가스와 함께 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다.
본 스텝에서의 처리 조건으로서는,
SiCl4 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 100 내지 1000sccm
N2 가스 공급 유량(각 가스 공급관): 100 내지 20000sccm
각 가스 공급 시간: 10 내지 300초, 바람직하게는 30 내지 120초
처리 온도(제1 온도보다도 낮은 온도, 바람직하게는 제1 온도보다도 낮고 제2 온도보다도 높은 온도): 400 내지 800℃, 바람직하게는 500 내지 800℃, 보다 바람직하게는 600 내지 750℃
처리 압력: 1 내지 2666Pa, 바람직하게는 10 내지 1333Pa
이 예시된다. 또한, 본 명세서에서의 「400 내지 800℃」와 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 「400 내지 800℃」란, 「400℃ 이상 800℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
또한, 본 실시 형태에서는, 본 스텝의 전처리로서, 웨이퍼(200)에 대하여 NH3 가스 등의 반응 가스를 선행해서 공급하는 프리플로우를 행하고 있다. 프리플로우에 있어서 NH3 가스를 웨이퍼(200)에 공급함으로써, 웨이퍼(200)의 표면 상에 수소(H)에 의한 흡착 사이트를 형성하여, 본 스텝이나 후술하는 스텝 b에서, Si 원자가 흡착되기 쉬운 상태(즉, Si 원자와의 반응성이 높은 상태)로 하고 있다. 프리플로우의 수순은, 예를 들어 후술하는 스텝 c와 마찬가지로 행할 수 있다.
상술한 조건 하에서는, SiCl4에서의 Si-Cl 결합의 일부를 절단하여, 미 결합손을 갖게 된 Si를 웨이퍼(200)의 표면의 흡착 사이트에 흡착시킬 수 있다. 또한, 상술한 조건 하에서는, SiCl4에서의 절단되지 않은 Si-Cl 결합을 그대로 유지할 수 있다. 예를 들어, SiCl4를 구성하는 Si가 갖는 4개의 결합손 중, 3개의 결합손에 각각 Cl을 결합시킨 상태에서, 미 결합손을 갖게 된 Si를 웨이퍼(200)의 표면의 흡착 사이트에 흡착시킬 수 있다. 또한, 웨이퍼(200)의 표면에 흡착된 Si로부터 절단되지 않고 유지된 Cl이, 이 Si에 미 결합손을 갖게 된 다른 Si가 결합하는 것을 저해하므로, 웨이퍼(200) 상에 Si가 다중으로 퇴적되는 것을 피할 수 있다. Si로부터 분리된 Cl은, HCl이나 Cl2 등의 가스 상태 물질을 구성해서 배기관(231)으로부터 배기된다. Si의 흡착 반응이 진행되어, 웨이퍼(200)의 표면에 잔존하는 흡착 사이트가 없어지면, 그 흡착 반응은 포화하게 되지만, 본 스텝에서는, 흡착 반응이 포화하기 전에 SiCl4 가스의 공급을 정지하여, 흡착 사이트가 잔존한 상태에서 본 스텝을 종료하는 것이 바람직하다.
이들의 결과, 웨이퍼(200) 상에는, 제1 층으로서, 1원자층 미만의 두께의 대략 균일한 두께의 Si 및 Cl을 포함하는 층, 즉, Cl을 포함하는 Si 함유층이 형성된다. 도 7의 (a)에, 제1 층이 형성된 웨이퍼(200)의 표면의 부분 확대도를 도시한다. 여기서, 1원자층 미만의 두께의 층이란, 불연속으로 형성되는 원자층을 의미하고 있고, 1원자층의 두께의 층이란, 연속적으로 형성되는 원자층을 의미하고 있다. 또한, 1원자층 미만의 두께의 층이 대략 균일하다는 것은, 웨이퍼(200)의 표면 상에 대략 균일한 밀도로 원자가 흡착되어 있다는 것을 의미하고 있다. 제1 층은, 웨이퍼(200) 상에 대략 균일한 두께로 형성되기 때문에, 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성이 우수하다.
또한, 처리 온도가 400℃ 미만이 되면, 웨이퍼(200) 상에 Si가 흡착되기 어려워져, 제1 층의 형성이 곤란해지는 경우가 있다. 처리 온도를 400℃ 이상으로 함으로써, 웨이퍼(200) 상에 제1 층을 형성하는 것이 가능하게 된다. 처리 온도를 500℃ 이상으로 함으로써, 상술한 효과가 확실하게 얻어지게 된다. 처리 온도를 600℃ 이상으로 함으로써, 상술도 효과를 보다 확실하게 얻을 수 있게 된다.
처리 온도가 800℃를 초과하면, SiCl4에서의 절단되지 않은 Si-Cl 결합을 그대로 유지하는 것이 곤란해짐과 함께, SiCl4의 열분해 속도가 증대하는 결과, 웨이퍼(200) 상에 Si가 다중으로 퇴적되어, 제1 층으로서, 1원자층 미만의 두께의 대략 균일한 두께의 Si 함유층을 형성하는 것이 어려워지는 경우가 있다. 처리 온도를 800℃ 이하로 함으로써, 제1 층으로서, 1원자층 미만의 두께의 대략 균일한 두께의 Si 함유층을 형성하는 것이 가능하게 된다. 처리 온도를 750℃ 이하로 함으로써, 상술한 효과가 확실하게 얻어지게 된다.
웨이퍼(200) 상에 제1 층을 형성한 후, 밸브(243a)를 닫아, 처리실(201) 내에의 SiCl4 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 또한, 이때, 밸브(243d, 243e)는 개방한 채로 두어, 불활성 가스로서의 N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
제1 원료 가스로서는, SiCl4 가스 외에, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스 등의 할로실란 원료 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 스텝 b, c에서도 마찬가지이다.
[스텝 b]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1 층에 대하여 Si2Cl6 가스를 공급한다. 구체적으로는, 밸브(243c)를 개방하여, 가스 공급관(232a) 내에 Si2Cl6 가스를 흘린다. Si2Cl6 가스는, MFC(241c)에 의해 유량 제어되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 Si2Cl6 가스가 공급된다.
본 스텝의 처리 조건으로서는,
Si2Cl6 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 100 내지 1000sccm
Si2Cl6 가스 공급 시간: 0.5 내지 60초, 바람직하게는 1 내지 30초
처리 온도(제2 온도보다도 높은 온도, 바람직하게는 제2 온도보다도 높고 제1 온도보다도 낮은 온도): 500 내지 1000℃, 바람직하게는 600 내지 800℃, 보다 바람직하게는 650 내지 750℃
가 예시된다. 다른 처리 조건은, 스텝 a에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서는, Si2Cl6 가스의 분자 구조의 대부분을 열분해시켜, 이에 의해 미 결합손을 갖게 된 Si를, 스텝 a에서 제1 층이 형성되지 않고 잔존한 웨이퍼(200) 표면 상의 흡착 사이트와 반응시켜서, 웨이퍼(200)의 표면에 흡착시킬 수 있다. 한편, 제1 층이 형성된 부분에는 흡착 사이트가 존재하지 않기 때문에, 제1 층 상에 대한 Si의 흡착은 억제된다. 그 결과, 본 스텝에서는, 대략 균일한 두께로 형성된 제1 층을 기초로 하여, 제2 층으로서의 Si 함유층이 대략 균일한 두께로 형성된다. 또한, Si2Cl6의 열분해에 의해 미 결합손을 갖게 된 Si끼리는 결합하여, Si-Si 결합을 형성한다. 이들 Si-Si 결합을 웨이퍼(200)의 표면 상에 잔존한 흡착 사이트 등과 반응시킴으로써, 제2 층에 Si-Si 결합을 포함시켜, Si가 다중으로 퇴적된 층으로 하는 것이 가능하게 된다. 즉, 본 스텝에 의해, 제2 층에 포함시키는 Si-Si 결합의 양(함유 비율)을 제1 층에 포함시키는 Si-Si 결합의 양(함유 비율)보다도 크게 한다. Si로부터 분리된 Cl은, HCl이나 Cl2 등의 가스 상태 물질을 구성해서 배기관(231)으로부터 배기된다.
또한, 본 스텝에 의해 제2 층에 포함시키는 Si-Si 결합의 양을 제1 층에 포함시키는 Si-Si 결합의 양보다도 크게 하기 위해서는, 상술한 바와 같이, 제2 원료 가스의 열분해 온도가 제1 원료 가스의 열분해 온도보다도 낮은 것이 적합하다. 환언하면, 제2 원료 가스는 제1 원료 가스보다도, 동일 조건 하에서 Si-Si 결합을 형성하기 쉬운 가스인 것이 바람직하다. 예를 들어, 제2 원료 가스의 분자 중에 Si-Si 결합이 포함되어 있는 것이나, 제2 원료 가스의 분자 중에서의 Cl 등의 할로겐 원소에 대한 Si의 조성비가, 제1 원료 가스의 것보다도 큰 것 등이 적합하다. 이와 같이, 본 스텝에서는, 스텝 a보다도, 웨이퍼 표면 상에 잔존한 흡착 사이트 등에 반응하는 Si-Si 결합이 형성되기 쉽도록, 각 스텝의 처리 온도 등의 처리 조건의 선택이나, 제1 원료 가스 및 제2 원료 가스의 선택이 행하여진다.
이 결과, 본 스텝에서는, 제2 층으로서, 제1 층의 두께를 초과하는 대략 균일한 두께의 Si 함유층이 형성된다. 성막 레이트의 향상 등의 관점에서, 본 실시 형태에서는 특히, 제2 층으로서, 1원자층을 초과하는 대략 균일한 두께의 Si 함유층을 형성한다. 도 7의 (b)에, 제2 층이 형성된 웨이퍼(200)의 표면의 부분 확대도를 나타낸다. 또한, 본 명세서에서, 제2 층이란, 스텝 a 및 b가 1회씩 실시됨으로써 형성된 웨이퍼(200) 상의 Si 함유층을 의미하고 있다.
또한, 처리 온도가 500℃ 미만이 되면, Si2Cl6 가스가 열분해하기 어려워져, 제2 층의 형성이 곤란해지는 경우가 있다. 처리 온도를 500℃ 이상으로 함으로써, 제1 층 상에 제2 층을 형성하는 것이 가능하게 된다. 처리 온도를 600℃ 이상으로 함으로써, 상술한 효과가 확실하게 얻어지게 된다. 처리 온도를 650℃ 이상으로 함으로써, 상술한 효과를 보다 확실하게 얻을 수 있게 된다.
처리 온도가 1000℃를 초과하면, Si2Cl6 가스의 열분해가 과잉으로 되어, 자기 포화하지 않는 Si의 퇴적이 급속하게 진행되기 쉬워지기 때문에, 제2 층을 대략 균일하게 형성하는 것이 곤란해지는 경우가 있다. 처리 온도를 1000℃ 이하로 함으로써, Si2Cl6 가스의 과잉의 열분해를 억제하여, 자기 포화하지 않는 Si의 퇴적을 제어함으로써, 제2 층을 대략 균일하게 형성하는 것이 가능하게 된다. 처리 온도를 800℃ 이하로 함으로써, 상술한 효과가 확실하게 얻어지게 된다. 처리 온도를 750℃ 이하로 함으로써, 상술한 효과를 보다 확실하게 얻을 수 있게 된다.
또한, 스텝 a, b에서의 온도 조건은, 실질적으로 동일한 조건으로 하는 것이 바람직하다. 이에 의해, 스텝 a, b의 사이에서, 웨이퍼(200)의 온도 변경, 즉, 처리실(201) 내의 온도 변경(히터(207)의 설정 온도의 변경)을 행하는 것이 불필요하게 되므로, 스텝간에서 웨이퍼(200)의 온도를 안정시킬 때까지의 대기 시간이 불필요하게 되어, 기판 처리의 스루풋을 향상시킬 수 있다. 따라서, 스텝 a, b에서는 모두, 웨이퍼(200)의 온도를, 예를 들어 500 내지 800℃, 바람직하게는 600 내지 800℃, 보다 바람직하게는 650 내지 750℃의 범위 내의 소정의 온도로 하는 것이 좋다. 본 실시 형태에서는, 스텝 a, b에서의 온도 조건이 실질적으로 동일한 경우, 스텝 a에서는 제1 원료 가스의 열분해가 실질적으로 일어나지 않고(즉, 억제되고), 스텝 b에서는 제2 원료 가스의 열분해가 일어나도록(즉, 촉진되도록), 당해 온도 조건과, 제1 원료 가스 및 제2 원료 가스가 선택된다.
웨이퍼(200) 상에 제2 층을 형성한 후, 밸브(243c)를 닫아, 처리실(201) 내에의 Si2Cl6 가스의 공급을 정지한다. 그리고, 상술한 스텝 a의 잔류 가스 제거의 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
제2 원료 가스로서는, Si2Cl6 가스 외에, 모노실란(SiH4, 약칭: MS) 가스 등의 수소화규소계 원료 가스, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스, 비스디에틸아미노실란(SiH2[N(C2H5)2]2, 약칭: BDEAS) 가스 등의 아미노실란계 원료 가스를 사용할 수 있다. 제2 원료 가스로서, 논 할로겐 가스를 사용함으로써, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막에의 할로겐의 혼입을 피하는 것이 가능하게 된다.
[스텝 c]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1 층과 제2 층이 적층하여 이루어지는 층에 대하여 NH3 가스를 공급한다. 구체적으로는, 밸브(243b)를 개방하여, 가스 공급관(232b) 내에 NH3 가스를 흘린다. NH3 가스는, MFC(241b)에 의해 유량 제어되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
NH3 가스 공급 유량: 100 내지 10000sccm, 바람직하게는 1000 내지 5000sccm
NH3 가스 공급 시간: 1 내지 120초, 바람직하게는 10 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 10 내지 1000Pa
이 예시된다. 다른 처리 조건은, 스텝 a에서의 처리 조건과 마찬가지로 한다. 단, 스텝 c에서의 온도 조건은, 성막 처리의 생산성을 향상시킨다는 관점에서는, 스텝 a, b와 동일한 조건으로 하는 것이 바람직하지만, 이들 조건과 다르게 해도 된다.
상술한 조건 하에서는, 제2 층의 적어도 일부를 질화할 수 있다. 제2 층에 포함되어 있던 Cl은, HCl, Cl2 등의 가스 상태 물질을 구성해서 배기관(231)으로부터 배기된다.
이 결과, 웨이퍼(200) 상에는, 제3 층으로서, Si와 N을 포함하는 SiN층이 형성된다. 도 7의 (c)에, 제3 층이 형성된 웨이퍼(200)의 표면의 부분 확대도를 나타낸다.
웨이퍼(200) 상에 제3 층을 형성한 후, 밸브(243b)를 닫아, 처리실(201) 내에의 NH3 가스의 공급을 정지한다. 그리고, 상술한 스텝 a의 잔류 가스 제거의 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
반응 가스로서는, NH3 가스 외에, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다.
[소정 횟수 실시]
상술한 스텝 a 내지 c를 1사이클로 하여, 이 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에 소정 조성비 및 소정 막 두께의 SiN막을 성막할 수 있다. 또한, 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 형성하는 SiN층의 두께를 원하는 막 두께보다도 작게 하여, 상술한 사이클을 원하는 막 두께가 될 때까지 복수회 반복하는 것이 바람직하다.
(애프터 퍼지 및 대기압 복귀)
상술한 성막 처리가 종료된 후, 가스 공급관(232d, 232e) 각각으로부터 불활성 가스로서의 N2 가스를 처리실(201) 내에 공급하여, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 반응관(203)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 그 후, 처리가 끝난 웨이퍼(200)는 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 양태에 의한 효과
본 양태에 의하면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 본 양태에서는, 1사이클에 있어서, SiCl4 가스를 공급하는 스텝 a와, Si2Cl6 가스를 공급하는 스텝 b의 양쪽 스텝을 행하므로, 웨이퍼(200) 상에 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 향상시키는 효과와, 이 막의 성막 레이트를 높이는 효과를 양립하는 것이 가능하게 된다.
그도 그럴 것이, 상술한 처리 조건에서 웨이퍼(200)에 대하여, Si2Cl6 가스보다도 열분해 온도가 높아, 열분해하기 어려운 SiCl4 가스를 공급하면, 웨이퍼(200) 상에는 1원자층 미만의 두께의 대략 균일한 두께의 Si 함유층(제1 층)이 형성되게 되기 때문이다. 가령, 스텝 b를 행하지 않고, SiCl4 가스를 공급하는 스텝 a와, NH3 가스를 공급하는 스텝 c를 이 순서대로 행하는 사이클을 소정 횟수 행하는 것으로 한 경우, 1사이클당 형성되는 Si 함유층의 두께가 웨이퍼 면 내에 걸쳐 균일하므로, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 양호하게 하는 것이 가능하게 된다. 한편, 1사이클당 형성되는 Si 함유층의 두께가 얇으므로, 웨이퍼(200) 상에 형성되는 SiN막의 성막 레이트를 높이는 것이 곤란해지는 경우가 있다.
한편, 상술한 처리 조건에서 웨이퍼(200)에 대하여, SiCl4 가스보다도 열분해 온도가 낮아, 열분해하기 쉬운 Si2Cl6 가스를 공급하면, 웨이퍼(200) 상에는 Si-Si 결합을 갖는, 1원자층을 초과하는 두께의 Si 함유층(제2 층)이 형성되게 된다. 가령, 스텝 a를 행하지 않고, Si2Cl6 가스를 공급하는 스텝 b와, NH3 가스를 공급하는 스텝 c를 이 순서대로 행하는 사이클을 소정 횟수 행하는 것으로 한 경우, 1사이클당 형성되는 Si 함유층의 두께가 두꺼우므로, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 성막 레이트를 양호하게 하는 것이 가능하게 된다. 한편, 1사이클당 형성되는 Si 함유층의 두께가 웨이퍼 면 내에서 불균일해지기 쉬우므로, 웨이퍼(200) 상에 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 향상시키는 것이 곤란해지는 경우가 있다.
본 양태에서는, 스텝 a 및 스텝 b의 양쪽 스텝을 행하므로, 각 스텝으로부터 얻어지는 각각의 효과를 양립시키는 것이 가능하게 된다. 예를 들어, Si의 흡착 반응이 포화하기 전에 스텝 a를 종료하고, 성막 레이트가 비교적 큰 스텝 b로 이행함으로써, 스텝 a만을 동일한 시간 실행하는 경우에 비하여, 성막 레이트를 향상시킬 수 있다. 또한, 스텝 a에서 비교적 두께의 균일성이 우수한 제1 층을 형성한 후, 스텝 b에서 제1 층을 베이스로 해서 제2 층을 형성함으로써, 스텝 b만을 실행하는 경우에 비하여, 웨이퍼(200) 상에 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 향상시킬 수 있다.
(b) 본 양태에서는, 각 사이클에 있어서, 스텝 b보다도 앞서 스텝 a를 행하고, 그 후에 스텝 b를 행함으로써, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 충분히 발휘하면서, 그 성막 레이트를 높이는 것이 가능하게 된다.
가령, 각 사이클에 있어서, 스텝 a보다도 앞서 스텝 b를 행하고, 그 후에 스텝 a를 행하는 것으로 한 경우, 스텝 b에서는, 열분해에 의해 발생한 Si-Si 결합을 포함하는 Si가 웨이퍼(200)의 표면에 불규칙하게 흡착되기 쉬워지기 때문에, 스텝 a에서 형성하려고 하는 Si 함유막의 하지로서, 웨이퍼 면 내에서 두께가 불균일해지기 쉬운 층이 형성되어버리는 경우가 있다. 그 때문에, 성막 처리 도중에 대략 균일한 두께의 Si 함유층을 형성한다는 스텝 a의 기술적 의의가 상실되기 쉬워진다.
이에 반해, 본 양태에서는, 각 사이클에 있어서, 스텝 b보다도 앞서 스텝 a를 행하고, 그 후에 스텝 b를 행하므로, 스텝 b에서 형성하려고 하는 Si 함유막의 하지로서, 대략 균일한 두께의 Si 함유층을 형성하는 것이 가능하게 된다. 그 때문에, 성막 처리 도중에 대략 균일한 두께의 Si 함유층을 형성한다는 스텝 a의 기술적 의의를 충분히 발휘하는 것이 가능하게 된다.
(c) 본 양태에서는, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 Si와 N의 조성비를 넓게 제어하는 것이 가능하게 된다.
그도 그럴 것이, 1사이클당 SiCl4 가스의 기판에 대한 공급량(A)에 대한 1사이클당 Si2Cl6 가스의 기판에 대한 공급량(B)의 비율(B/A)을 작게 함으로써, 제2 층에 포함되는 Si-Si 결합의 비율을 작게 하여, 제2 층의 두께를 얇게 하는 방향으로 제어할 수 있기 때문이다. 제2 층, 즉, 스텝 c에서 질화 대상이 되는 층을 얇게 함으로써, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 조성비를, Si의 조성비가 작아지는 방향으로 제어할 수 있다. 예를 들어, 비율(B/A)을 작게 함으로써, 제2 층의 두께가 1원자층을 초과하는 두께의 범위에서 얇게 한다. 이에 의해, SiN막의 화학량론 조성에서의 조성비(즉, Si:N=3:4)에 대하여, Si의 조성비를 작게 하는 방향으로 접근시키도록 제어할 수 있다.
또한, B/A를 크게 함으로써, 제2 층에 포함되는 Si-Si 결합의 비율을 크게 하여, 제2 층의 두께를 두껍게 하는 방향으로 제어할 수 있다. 제2 층, 즉, 스텝 c에서 질화 대상이 되는 층을 두껍게 함으로써, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 조성비를, Si의 조성비가 커지는 방향으로 제어할 수 있다. 예를 들어, 비율 B/A를 크게 함으로써, 제2 층의 두께가 1원자층을 초과하는 두께의 범위에서 두껍게 한다. 이에 의해, SiN막의 화학량론 조성에서의 조성비에 대하여, Si의 조성비를 보다 크게 하는 방향으로(즉, Si 리치로 하도록) 제어할 수 있다.
또한, 상술한 B/A는, 예를 들어 1사이클당 SiCl4 가스의 공급 시간(TA)에 대한 1사이클당 Si2Cl6 가스의 공급 시간(TB)의 비율(TB/TA)의 크기를 조정하는 것, 즉, 1사이클당 SiCl4 가스와 Si2Cl6 가스의 공급 시간을 조정함으로써 제어할 수 있다. 또한, 상술한 B/A는, SiCl4 가스의 공급 유량(FA)에 대한 Si2Cl6 가스의 공급 유량(FB)의 비율(FB/FA)의 크기를 조정함으로써도 제어할 수 있다.
또한, 스텝 b에서의 처리실(201) 내의 압력(PB)의 크기를 조정하여, Si2Cl6 가스의 열분해 속도를 제어함으로써도, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막에서의 Si의 함유량과 N의 함유량의 비율인 조성비를 제어할 수 있다.
예를 들어, 압력(PB)을 작게 함으로써, 제2 층의 두께를 얇게 하는 방향으로 제어할 수 있다. 제2 층, 즉, 스텝 c에서 질화 대상이 되는 층을 얇게 함으로써, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 조성비를, Si의 조성비가 작아지는 방향으로 제어할 수 있다.
또한, 압력(PB)을, 스텝 a에서의 처리실(201) 내의 압력(PA)보다 크게 함으로써, 제2 층의 두께를 두껍게 하는 방향으로 제어할 수 있다. 제2 층, 즉, 스텝 c에서 질화 대상이 되는 층을 두껍게 함으로써, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 조성비를, Si의 조성비가 커지는 방향으로 제어할 수 있다.
(d) 본 양태에서는, 스텝 a의 처리 온도를 SiCl4 가스의 열분해 온도(제1 온도)보다도 낮게 하고, 스텝 b의 처리 온도를 Si2Cl6 가스의 열분해 온도(제2 온도)보다도 높게 하고 있으므로, 상술한 효과를 확실하게 얻을 수 있다.
그도 그럴 것이, 스텝 a에서는, 처리 온도를 제1 온도보다도 낮은 온도로 하고 있으므로, SiCl4 가스의 열분해를 억제할 수 있어, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 향상시키는 것이 가능하게 된다. 또한, SiN막의 조성비를 Si3N4에 접근시키는 방향으로 제어하는 것이 가능하게 되기 때문이다.
또한, 스텝 b에서는, 처리 온도를 제2 온도보다 높은 온도로 하고 있으므로, Si2Cl6 가스의 적절한 열분해를 유지할 수 있어, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 성막 레이트를 향상시키는 것이 가능하게 된다. 또한, SiN막의 조성비를 Si 리치의 방향으로 제어하는 것이 가능하게 된다.
(e) 또한, 상술한 효과는, SiCl4 가스 이외의 제1 원료 가스를 사용하는 경우나, Si2Cl6 가스 이외의 제2 원료 가스를 사용하는 경우나, NH3 가스 이외의 반응 가스를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
<다른 양태>
이상, 본 개시의 양태를 구체적으로 설명하였다. 그러나, 본 개시는 상술한 양태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
상술한 양태에서는, 제2 원소로서 N을 예로 들고, 제2 원소를 포함하는 반응 가스로서 NH3 가스를 예로 들어 설명했지만, 본 개시는 이것에 한정되지 않는다. 예를 들어, 제2 원소로서 산소(O)를 사용하고, 제2 원소를 포함하는 반응 가스로서, O2 가스 외에, 오존(O3) 가스, 수증기(H2O 가스), O2+H2 가스, 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 이산화질소(NO2) 가스 등을 사용해도 된다. 또한, 반응 가스로서, 이들 O 함유 가스와 상술한 NH3 가스의 양쪽을 사용해도 된다.
예를 들어, 이하에 나타내는 성막 시퀀스에 의해, 웨이퍼(200) 상에 실리콘 산화막(SiO막)을 형성하도록 해도 된다.
(SiCl4→Si2Cl6→O2)×n ⇒ SiO
(SiCl4→Si2Cl6→O3)×n ⇒ SiO
(SiCl4→Si2Cl6→H2O)×n ⇒ SiO
(SiCl4→Si2Cl6→O2+H2)×n ⇒ SiO
또한, 예를 들어 이하에 나타내는 성막 시퀀스에 의해, 웨이퍼(200) 상에 실리콘 산질화막(SiON막)을 형성하도록 해도 된다.
(SiCl4→Si2Cl6→NH3→O2)×n ⇒ SiON
(SiCl4→Si2Cl6→O2→NH3)×n ⇒ SiON
이들 성막 시퀀스의 각 스텝에서의 처리 수순, 처리 조건은, 예를 들어 상술한 양태와 마찬가지의 처리 수순, 처리 조건으로 할 수 있다. 이들 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다.
상술한 양태에서는, 스텝 a의 실시 기간(a)과 스텝 b의 실시 기간(b)을 중복시키지 않는 예, 예를 들어 스텝 a에서 SiCl4 가스의 공급을 중지하고, 그 후 실시 기간(a)이 종료된 후에 스텝 b를 개시하는 예를 설명했다(도 5 참조). 본 개시는 이것에 한정되지 않고, 예를 들어 스텝 a에서 SiCl4 가스의 공급을 계속한 상태에서 스텝 b를 개시하여 Si2Cl6 가스를 공급하는 식으로 스텝 a의 실시 기간(a)과 스텝 b의 실시 기간(b)의 적어도 일부를 중복시켜도 된다(도 6 참조). 이렇게 함으로써, 상술한 효과 외에, 사이클 타임을 단축시켜서 기판 처리의 스루풋을 향상시킬 수 있다.
또한, 상술한 양태 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
샘플 1 내지 5로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 웨이퍼 상에 대하여 SiN막을 형성하였다.
샘플 1은, 스텝 b를 행하지 않고, 스텝 a와 스텝 c를 이 순서대로 행하는 사이클을 n회 행함으로써 제작하였다. 샘플 2 내지 5는, 스텝 a 내지 c를 이 순서대로 행하는 사이클을 n회 행함으로써 제작하였다.
샘플 1 내지 5에서는, 스텝 a에서의 SiCl4 가스의 공급 시간을 각각 60초간으로 하였다. 또한, 샘플 2 내지 5에서는, 스텝 b에서의 Si2Cl6 가스의 공급 시간을, 각각 1.5초간, 4.5초간, 9초간, 18초간으로 하였다. 그 밖의 처리 조건은, 사이클의 실시 횟수나 가스의 공급량을 포함하여, 각각, 상술한 양태에서의 처리 조건 범위 내의 공통의 조건으로 하였다.
그리고, 샘플 1 내지 5에서의, SiN막의 웨이퍼 면내 평균 막 두께(Å)와, 파장 633nm의 광에 대한 굴절률(RI)을 각각 측정하였다. 도 8에 그것들의 결과를 나타낸다.
도 8에 의하면, 샘플 2 내지 5에서의 SiN막의 웨이퍼 면내 평균 막 두께는, 샘플 1에서의 SiN막의 웨이퍼 면내 평균 막 두께보다도 두꺼운 것을 알 수 있다. 즉, 원료 가스로서 SiCl4 가스와 Si2Cl6 가스의 양쪽 가스를 공급하는 경우쪽이, 원료 가스로서 Si2Cl6 가스를 공급하지 않고 SiCl4 가스만을 공급하는 경우보다도, 1사이클당 SiN막의 성막량이 증가하는 것, 즉, 성막 레이트가 향상되는 것을 알 수 있다.
또한, 도 8에 의하면, 샘플 2 내지 5에서의 SiN막의 웨이퍼 면내 평균 막 두께는, Si2Cl6 가스의 공급 시간을 길게 할수록 두꺼워지는 것을 알 수 있다. 이에 의해, Si2Cl6 가스의 공급 시간을 길게 할수록 1사이클당 SiN막의 성막량이 증가하는 것, 즉, 웨이퍼(200) 상에 형성되는 SiN막의 성막 레이트가 향상되는 것을 알 수 있다.
또한, 도 8에 의하면, 샘플 2 내지 5에서의 SiN막의 굴절률은, 샘플 1에서의 SiN막의 굴절률보다도 큰 것을 알 수 있다. 즉, 원료 가스로서 SiCl4 가스와 Si2Cl6 가스의 양쪽 가스를 공급하는 경우쪽이, 원료 가스로서 Si2Cl6 가스를 공급하지 않고 SiCl4 가스만을 공급하는 경우보다도, SiN막의 굴절률이 커지는 것을 알 수 있다. 파장 633nm의 광에 대한 Si의 굴절률이 3.882인 것을 고려하면, 원료 가스로서 SiCl4 가스와 Si2Cl6 가스의 양쪽 가스를 공급하는 경우쪽이, Si2Cl6 가스를 공급하지 않고 SiCl4 가스만을 공급하는 경우보다도, 웨이퍼(200) 상에 형성되는 SiN막의 Si 조성비가 큰 것을 알 수 있다.
또한, 샘플 2 내지 5에서의 SiN막의 굴절률은, Si2Cl6 가스의 공급 시간을 길게 할수록 커지는 것을 알 수 있다. 즉, Si2Cl6 가스의 공급 시간을 길게 할수록 웨이퍼(200) 상에 형성되는 SiN막의 Si 조성비는 커지는 것을 알 수 있다.
또한, 샘플 6, 7로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 웨이퍼 상에 대하여 SiN막을 형성하였다.
샘플 6, 7은, 홈 폭 약 50nm, 홈 깊이 약 10㎛, 애스펙트비 약 200의 트렌치 구조체를 표면에 갖는 웨이퍼에 대하여 이하의 처리를 행함으로써 제작하였다.
샘플 6은, 스텝 a를 행하지 않고, 스텝 b와 스텝 c를 이 순서대로 행하는 사이클을 n회 행함으로써 제작하였다. 샘플 7은, 스텝 a 내지 c를 이 순서대로 행하는 사이클을 n회 행함으로써 제작하였다.
구체적으로는, 샘플 7에서는, 스텝 a에서의 SiCl4 가스의 공급 시간을 60초로 하였다. 샘플 6, 7에서는, 스텝 b에서의 Si2Cl6 가스의 공급 시간을 각각 9초간으로 하였다. 그 밖의 처리 조건은, 사이클의 실시 횟수나 가스의 공급량을 포함하여, 각각, 상술한 양태에서의 처리 조건 범위 내의 공통의 조건으로 하였다.
그리고, 샘플 6, 7의 SiN막에서의 Top/Bottom비(％)와, Range(％)를 각각 측정하였다. 도 9에 그것들의 결과를 나타낸다. 「Top/Bottom비(％)」는, 트렌치 구조체의 홈의 하부에 형성된 막 두께에 대한, 트렌치 구조체의 홈의 상부에 형성된 막 두께의 비율을 백분율로 나타낸 것이다. Top/Bottom비(％)는, 트렌치 구조체의 홈의 상부와 하부에 형성된 막 두께를 각각 C, D라 한 경우에, C/D×100의 식으로 산출된다. 「Range(％)」란, 트렌치 구조체의 홈의 상부와 홈의 하부에 형성된 막 두께 값의 평균값에 대한, 홈의 상부에 형성된 막 두께 값과 홈의 하부에 형성된 막 두께 값의 차를 백분율로 나타낸 것이다. 트렌치 구조체의 홈의 상부와 하부에 형성된 막 두께를 각각 C, D라 한 경우에, Range(％)는 |C-D|/{(C+D)/2}×100의 식으로 산출된다.
도 9에 의하면, 샘플 7에서의 Top/Bottom비는, 샘플 6에서의 Top/Bottom비보다도 큰 것을 알 수 있다. 또한, 샘플 7에서의 Range는, 샘플 6에서의 Range보다도 작은 것을 알 수 있다. 즉, SiCl4 가스와 Si2Cl6 가스의 양쪽 가스를 공급하는 경우쪽이, SiCl4 가스를 공급하지 않고 Si2Cl6 가스만을 공급하는 경우보다도 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성이 우수한 것을 알 수 있다.
200: 웨이퍼
202: 처리로
217: 보트
115: 보트 엘리베이터
121: 컨트롤러
201: 처리실
249a, 249b: 노즐
250a, 250b: 가스 공급 구멍
232a 내지 232d: 가스 공급관

Claims (20)

  1. (a) 기판에 대하여, 제1 원소를 포함하고, 상기 제1 원소의 원자들 간의 결합을 포함하지 않는 제1 원료 가스를 공급함으로써, 상기 기판 상에 상기 제1 원소를 포함하는 제1 층을 형성하는 공정과,
    (b) 상기 제1 층이 형성된 상기 기판에 대하여, 상기 제1 원소를 포함하고, 상기 제1 원소의 원자들 간의 결합을 포함하는 제2 원료 가스를 공급함으로써, 상기 기판 상에 상기 제1 원소를 포함하는 제2 층을 형성하는 공정과,
    (c) 상기 제2 층이 형성된 상기 기판에 대하여 반응 가스를 공급하는 공정
    을 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 상기 제1 원소를 포함하는 막을 형성하는 공정을 갖는, 기판 처리 방법.
  2. 제1항에 있어서, 상기 제1 층은, 상기 제1 층 상에 상기 제1 원소가 흡착하는 것을 저해하는 층이며,
    (b)에서는, 상기 기판 상에 잔존한 흡착 사이트에 상기 제1 원소를 흡착시켜, 상기 기판 상에 상기 제2 층을 형성하는, 기판 처리 방법.
  3. 제1항에 있어서, 상기 제1 층은 상기 제1 원소가 흡착하는 흡착 사이트를 갖지 않는, 기판 처리 방법.
  4. 제1항에 있어서, 상기 제1 원료 가스는 할로겐 원소를 포함하고,
    상기 제1 층을 구성하는 상기 제1 원소의 원자의 복수의 결합손 중, 상기 기판 표면에 흡착된 결합손 이외의 다른 결합손은 상기 할로겐 원소의 원자에 의해 종단되어 있는, 기판 처리 방법.
  5. 제1항에 있어서,
    상기 제1 원료 가스 및 상기 제2 원료 가스로서 각각 서로 다른 할로실란계 가스를 사용하는, 기판 처리 방법.
  6. 제1항에 있어서,
    상기 제1 원료 가스는, 1분자 중에 포함되는 상기 제1 원소의 원자의 수가 1개인, 기판 처리 방법.
  7. 제1항에 있어서, 상기 반응 가스로서, 질화 가스 또는 산화 가스 중 적어도 어느 것을 포함하는 가스를 사용하는, 기판 처리 방법.
  8. 제1항에 있어서, 상기 제2 층의 두께는 상기 제1 층의 두께보다 두꺼운, 기판 처리 방법.
  9. 제1항에 있어서, 상기 제2 층은 상기 제1 원소의 원자들 간의 결합을 포함하는 층인, 기판 처리 방법.
  10. 제9항에 있어서, 상기 제2 층에 포함되는 상기 제1 원소의 원자들 간의 결합은, 상기 제2 원료 가스의 분해에 의해 생긴 미결합 손을 갖는 상기 제1 원소들 간 결합함으로써 형성되는, 기판 처리 방법.
  11. 제1항에 있어서, 상기 기판은 표면에 오목 형상 구조를 가지며, 상기 제1 원소를 포함하는 막은 상기 오목 형상 구조 내에 형성되는, 기판 처리 방법.
  12. 제1항에 있어서, 상기 사이클당 상기 제1 원료 가스의 공급량에 대한 상기 사이클당 상기 제2 원료 가스의 공급량의 비율을 변경함으로써, 상기 제1 원소를 포함하는 막에 포함되는 상기 제1 원소의 비율을 제어하는, 기판 처리 방법.
  13. (a) 기판에 대하여, 제1 원소를 포함하고, 상기 제1 원소의 원자들 간의 결합을 포함하지 않는 제1 원료 가스를 공급함으로써, 상기 기판 상에 상기 제1 원소를 포함하는 제1 층을 형성하는 공정과,
    (b) 상기 제1 층이 형성된 상기 기판에 대하여, 상기 제1 원소를 포함하고, 상기 제1 원소의 원자들 간의 결합을 포함하는 제2 원료 가스를 공급함으로써, 상기 기판 상에 상기 제1 원소를 포함하는 제2 층을 형성하는 공정과,
    (c) 상기 제2 층이 형성된 상기 기판에 대하여 반응 가스를 공급하는 공정
    을 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 상기 제1 원소를 포함하는 막을 형성하는 공정을 갖는, 반도체 장치의 제조 방법.
  14. 제13항에 있어서, 상기 제1 층은, 상기 제1 층 상에 상기 제1 원소가 흡착하는 것을 저해하는 층이며,
    (b)에서는, 상기 기판 상에 잔존한 흡착 사이트에 상기 제1 원소를 흡착시켜, 상기 기판 상에 상기 제2 층을 형성하는, 반도체 장치의 제조 방법.
  15. (a) 기판에 대하여, 제1 원소를 포함하고, 상기 제1 원소의 원자들 간의 결합을 포함하지 않는 제1 원료 가스를 공급함으로써, 상기 기판 상에 상기 제1 원소를 포함하는 제1 층을 형성하는 수순과,
    (b) 상기 제1 층이 형성된 상기 기판에 대하여, 상기 제1 원소를 포함하고, 상기 제1 원소의 원자들 간의 결합을 포함하는 제2 원료 가스를 공급함으로써, 상기 기판 상에 상기 제1 원소를 포함하는 제2 층을 형성하는 수순과,
    (c) 상기 제2 층이 형성된 상기 기판에 대하여 반응 가스를 공급하는 수순
    을 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 상기 제1 원소를 포함하는 막을 형성하는 수순을 컴퓨터에 의해 기판 처리 장치에 실행시키는, 기록 매체에 기록된 프로그램.
  16. 제15항에 있어서,
    상기 제1 층은, 그 위에 상기 제1 원소가 흡착하는 것을 저해하는 층이며,
    (b)에서는, 상기 기판 상에 잔존한 흡착 사이트에 상기 제1 원소를 흡착시켜, 상기 기판 상에 상기 제2 층을 형성하는, 기록 매체에 기록된 프로그램.
  17. 제15항에 있어서, 상기 제2 층은 상기 제1 원소의 원자들 간의 결합을 포함하는 층인, 기록 매체에 기록된 프로그램.
  18. 기판을 수용하는 처리실과,
    제1 원소를 포함하는 제1 원료 가스를 상기 처리실 내에 공급하는 제1 원료 가스 공급계와,
    상기 제1 원소를 포함하는 제2 원료 가스를 상기 처리실 내에 공급하는 제2 원료 가스 공급계와,
    반응 가스를 상기 처리실 내에 공급하는 반응 가스 공급계와,
    상기 처리실 내에서, (a) 상기 기판에 대하여, 상기 제1 원소를 포함하고, 상기 제1 원소의 원자들 간의 결합을 포함하지 않는 상기 제1 원료 가스를 공급함으로써, 상기 기판 상에 상기 제1 원소를 포함하는 제1 층을 형성하는 처리와, (b) 상기 제1 층이 형성된 상기 기판에 대하여, 상기 제1 원소를 포함하고, 상기 제1 원소의 원자들 간의 결합을 포함하는 상기 제2 원료 가스를 공급함으로써, 상기 기판 상에 상기 제1 원소를 포함하는 제2 층을 형성하는 처리와, (c) 상기 제2 층이 형성된 상기 기판에 대하여 반응 가스를 공급하는 처리를 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 상기 제1 원소를 포함하는 막을 형성하는 처리를 행하게 하도록, 상기 제1 원료 가스 공급계, 상기 제2 원료 가스 공급계 및 상기 반응 가스 공급계를 제어하는 것이 가능하게 구성되는 제어부
    를 갖는, 기판 처리 장치.
  19. 제18항에 있어서,
    상기 제1 층은, 그 위에 상기 제1 원소가 흡착하는 것을 저해하는 층이며,
    (b)에서는, 상기 기판 상에 잔존한 흡착 사이트에 상기 제1 원소를 흡착시켜, 상기 기판 상에 상기 제2 층을 형성하는, 기판 처리 장치.
  20. 제18항에 있어서,
    상기 제2 층은 상기 제1 원소의 원자들 간의 결합을 포함하는 층인, 기판 처리 장치.
KR1020227041917A 2019-09-18 2019-09-18 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102671300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247017876A KR20240091155A (ko) 2019-09-18 2019-09-18 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/036572 WO2021053756A1 (ja) 2019-09-18 2019-09-18 半導体装置の製造方法、基板処理装置およびプログラム
KR1020207026142A KR102473548B1 (ko) 2019-09-18 2019-09-18 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207026142A Division KR102473548B1 (ko) 2019-09-18 2019-09-18 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247017876A Division KR20240091155A (ko) 2019-09-18 2019-09-18 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Publications (2)

Publication Number Publication Date
KR20220165815A true KR20220165815A (ko) 2022-12-15
KR102671300B1 KR102671300B1 (ko) 2024-06-03

Family

ID=74869829

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020207026142A KR102473548B1 (ko) 2019-09-18 2019-09-18 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR1020227041917A KR102671300B1 (ko) 2019-09-18 2019-09-18 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR1020247017876A KR20240091155A (ko) 2019-09-18 2019-09-18 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207026142A KR102473548B1 (ko) 2019-09-18 2019-09-18 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020247017876A KR20240091155A (ko) 2019-09-18 2019-09-18 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (7)

Country Link
US (2) US11476113B2 (ko)
JP (4) JP7035196B2 (ko)
KR (3) KR102473548B1 (ko)
CN (2) CN118248531A (ko)
SG (1) SG11202008980YA (ko)
TW (1) TWI768375B (ko)
WO (1) WO2021053756A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7194216B2 (ja) * 2021-03-17 2022-12-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JP7436438B2 (ja) 2021-09-29 2024-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN118830053A (zh) * 2022-01-07 2024-10-22 朗姆研究公司 硅氮化物沉积

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2008053605A (ja) * 2006-08-28 2008-03-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び層生成制御方法
KR20110035935A (ko) * 2009-09-30 2011-04-06 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
JP2016025262A (ja) 2014-07-23 2016-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2017097017A (ja) 2015-11-18 2017-06-01 コニカミノルタ株式会社 摺動部材、定着装置用摺動部材、定着装置、画像形成装置および摺動部材の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183069A (ja) * 2009-01-07 2010-08-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5797790B2 (ja) * 2009-09-30 2015-10-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR101628211B1 (ko) 2011-10-14 2016-06-08 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022272B2 (ja) * 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20140124788A1 (en) * 2012-11-06 2014-05-08 Intermolecular, Inc. Chemical Vapor Deposition System
JP6199570B2 (ja) 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6254848B2 (ja) * 2014-01-10 2017-12-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6306386B2 (ja) * 2014-03-20 2018-04-04 株式会社日立国際電気 基板処理方法、基板処理装置およびプログラム
JP6347544B2 (ja) * 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6456185B2 (ja) * 2015-02-26 2019-01-23 東京エレクトロン株式会社 シリコン含有膜の成膜方法
JP6545093B2 (ja) * 2015-12-14 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR102297200B1 (ko) 2016-03-29 2021-09-03 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6613213B2 (ja) * 2016-07-26 2019-11-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6832808B2 (ja) 2017-08-09 2021-02-24 東京エレクトロン株式会社 シリコン窒化膜の成膜方法及び成膜装置
US20200071819A1 (en) * 2018-08-29 2020-03-05 Versum Materials Us, Llc Methods For Making Silicon Containing Films That Have High Carbon Content

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2008053605A (ja) * 2006-08-28 2008-03-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び層生成制御方法
KR20110035935A (ko) * 2009-09-30 2011-04-06 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
JP2011097017A (ja) * 2009-09-30 2011-05-12 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2016025262A (ja) 2014-07-23 2016-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2017097017A (ja) 2015-11-18 2017-06-01 コニカミノルタ株式会社 摺動部材、定着装置用摺動部材、定着装置、画像形成装置および摺動部材の製造方法

Also Published As

Publication number Publication date
US11476113B2 (en) 2022-10-18
JP7524442B2 (ja) 2024-07-29
WO2021053756A1 (ja) 2021-03-25
JP2023033533A (ja) 2023-03-10
JP2022002332A (ja) 2022-01-06
TW202234516A (zh) 2022-09-01
US20210082685A1 (en) 2021-03-18
CN112823410A (zh) 2021-05-18
CN118248531A (zh) 2024-06-25
KR102671300B1 (ko) 2024-06-03
JP7214812B2 (ja) 2023-01-30
KR20210035075A (ko) 2021-03-31
US20220375745A1 (en) 2022-11-24
JPWO2021053756A1 (ja) 2021-09-30
KR20240091155A (ko) 2024-06-21
TW202125637A (zh) 2021-07-01
TWI768375B (zh) 2022-06-21
SG11202008980YA (en) 2021-04-29
JP7035196B2 (ja) 2022-03-14
CN112823410B (zh) 2024-04-02
KR102473548B1 (ko) 2022-12-05
JP7371281B2 (ja) 2023-10-30
JP2023181258A (ja) 2023-12-21

Similar Documents

Publication Publication Date Title
KR102513888B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101920702B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101983437B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US9425075B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7524442B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
US10604842B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102023834B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102133905B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018163931A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US20220301851A1 (en) Method of manufacturing semiconductor device, substrate processing method, recording medium, and substrate processing apparatus
JP7087035B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR102154114B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI858335B (zh) 基板處理方法、半導體裝置的製造方法、基板處理裝置及程式
JP7458432B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant