JP7159180B2 - 原子層エッチングにおける方向性の制御 - Google Patents

原子層エッチングにおける方向性の制御 Download PDF

Info

Publication number
JP7159180B2
JP7159180B2 JP2019545328A JP2019545328A JP7159180B2 JP 7159180 B2 JP7159180 B2 JP 7159180B2 JP 2019545328 A JP2019545328 A JP 2019545328A JP 2019545328 A JP2019545328 A JP 2019545328A JP 7159180 B2 JP7159180 B2 JP 7159180B2
Authority
JP
Japan
Prior art keywords
plasma
substrate surface
substrate
fluorine
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019545328A
Other languages
English (en)
Other versions
JP2020508579A (ja
Inventor
フィッシャー・アンドレアス
リル・トルステン
ジャネク・リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2020508579A publication Critical patent/JP2020508579A/ja
Priority to JP2022163834A priority Critical patent/JP7423723B2/ja
Application granted granted Critical
Publication of JP7159180B2 publication Critical patent/JP7159180B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示の実施形態は、原子層エッチング（ＡＬＥ）に関し、特に、原子層エッチングにおける方向性の制御に関する。
均一性およびエッチング速度に対して微調整された制御による、半導体基板上の材料をエッチングする従来の技術は、限定的である。例えば、従来、半導体処理の間に半導体基板上の材料をエッチングするためには反応性イオンエッチングが用いられ、反応性イオンエッチングを用いてエッチングされた材料のエッチング速度は、高周波プラズマ電力および化学的選択を調節することによって制御される。通常、ウエハプラズマシースは、基板の上面に形成するため、プラズマからのイオンは、通常、基板をエッチングするためにウエハ面上に加速される。しかし、テクノロジノードが原子スケールデバイスに進むにつれて、原子スケールの忠実性を伴うエッチングプロセスの制御が求められるだろう。
いくつかの実施形態による、基板上で原子層エッチング（ＡＬＥ）を実施する方法が提供される。この方法は、基板面上で表面改質動作を実施する動作であって、表面改質動作は、基板表面の少なくとも１つの単層を改質層に変質するように構成され、表面改質動作の間に、表面改質動作によって変質された基板表面の深さを制御するように構成されたバイアス電圧が印加される動作と、基板表面上で除去動作を実施する動作であって、除去動作は、基板表面から改質層の少なくとも一部を除去するように構成され、改質層の一部を除去することは、改質層の一部を揮発するように構成された配位子交換反応によって行われる動作と、を含む。
いくつかの実施形態では、表面改質動作は、バイアス電圧によって制御された深さにまでイオンを基板表面に拡散するように構成されている。
いくつかの実施形態では、バイアス電圧は、表面改質動作中に、表面改質動作によって変質される基板表面の深さを実現する大きさおよび期間を有するように構成されている。
いくつかの実施形態では、その深さは、基板の１つ以上の単層によって規定される。
いくつかの実施形態では、バイアス電圧は、その大きさに応じて、表面改質動作を主に等方性から主に異方性に転じさせるように構成されている。
いくつかの実施形態では、バイアス電圧は、表面改質動作の一部の期間に印加され、その期間に、バイアス電圧は、ＡＬＥの異方性を増加させる垂直方向に深さ量を増加させるために印加され、一部の期間には、ＡＬＥの等方性を増加させる非垂直方向に深さを増加させるために印加されない。
いくつかの実施形態では、この方法は、さらに、除去動作に続いて、基板表面上でプラズマ処理を実施することを含み、プラズマ処理は、除去動作および／または表面改質動作によって発生した残留物を基板表面から除去するように構成され、残留物は、プラズマ処理によって揮発される。
いくつかの実施形態では、除去動作は、改質層の全体より少ない部分を基板表面から除去するように構成されている。この方法は、さらに、改質層の全体が基板表面から除去されるまで、除去動作およびプラズマ処理を繰り返すことを含む。
いくつかの実施形態では、この方法は、さらに、既定の厚さが基板表面からエッチングされるまで、表面改質動作と、除去動作と、プラズマ処理と、を繰り返すことを含む。
いくつかの実施形態では、バイアス電圧は、約２０Ｖから１００Ｖの範囲内である。
いくつかの実施形態では、基板改質動作を実施することは、基板表面をフッ素含有プラズマに曝露することを含み、フッ素含有プラズマへの曝露は、基板表面の少なくとも１つの単層をフッ化物種に変質するように構成されている。
いくつかの実施形態では、基板表面は、金属、金属酸化物、金属窒化物、金属リン化物、金属硫化物、金属砒化物、または金属化合物を含み、フッ素含有プラズマへの曝露は、金属フッ化物を形成する。
いくつかの実施形態では、基板表面をフッ素含有プラズマに曝露することは、フッ素含有ガスを基板が配置されているチャンバに導入することと、プラズマを点火することとを含む。
いくつかの実施形態では、フッ素含有プラズマへの曝露は、約１５秒より短い期間に、約１０ｍＴｏｒｒから５００ｍＴｏｒｒのチャンバ圧で実施される。
いくつかの実施形態では、除去動作を実施することは、基板表面をアセチルアセトナートスズ（ＩＩ）（Ｓｎ（ａｃａｃ）2）蒸気に曝露することを含み、Ｓｎ（ａｃａｃ）2蒸気への曝露は、アセチルアセトナート（ａｃａｃ）配位子を改質層のフッ素原子と交換するように構成されている。
いくつかの実施形態では、基板表面をＳｎ（ａｃａｃ）2に曝露することは、Ｓｎ（ａｃａｃ）2を蒸気として基板が配置されているチャンバに導入することを含む。
いくつかの実施形態では、Ｓｎ（ａｃａｃ）2への曝露は、約１秒から３０秒の期間で実施される。
いくつかの実施形態では、プラズマ処理を実施することは、基板表面を水素プラズマに曝露することを含み、水素プラズマへの曝露は、基板表面上のスズ、フッ化スズ、または酸化スズの残留物を揮発するように構成されている。
いくつかの実施形態では、基板表面を水素プラズマに曝露することは、水素ガスを基板が配置されているチャンバに導入することと、プラズマを点火することとを含む。
いくつかの実施形態では、水素プラズマへの曝露は、約１秒から３０秒の期間で実施される。
いくつかの実施形態では、表面改質動作は、第１のチャンバで実施され、除去動作は、第２のチャンバで実施される。
いくつかの実施形態では、基板上で原子層エッチング（ＡＬＥ）を実施するための方法が提供されている。この方法は、表面改質動作を基板上で実施することであって、表面改質動作は、基板表面の少なくとも１つの単層を改質層に変質する第１のプラズマに基板表面を曝露することを含み、バイアス電圧は、表面改質動作中に印加され、表面改質動作によって変質された基板表面の深さを制御するように構成され、実質的に基板表面をエッチングすることなくイオンを第１のプラズマから基板表面に向かって加速させるように構成されていることと、除去動作を基板表面上で実施することであって、除去動作は、改質層の少なくとも一部を基板表面から除去することを含み、改質層の一部を除去することは、改質層の一部を揮発するように構成された配位子交換反応によって行われることと、基板上で洗浄動作を実施することであって、洗浄動作は、基板表面からの除去動作によって発生した残留物を除去することを含み、さらに、基板表面を第２のプラズマに曝露することを含み、残留物は、第２のプラズマへの曝露によって揮発されることと、を含む。
本開示の実施形態によるＡＬＥの様々な分類を表す図。
本開示の実施形態による、Ａｌ2Ｏ3をエッチングするためのＡＬＥプロセスの化学反応を表す図。
本開示の実施形態による、Ａｌ2Ｏ3をエッチングするためのＡＬＥプロセスを表す図。
本開示の実施形態による、プラズマ処理チャンバおよび蒸気処理チャンバにおけるＡＬＥプロセス動作の実施状況を表す図。 本開示の実施形態による、プラズマ処理チャンバおよび蒸気処理チャンバにおけるＡＬＥプロセス動作の実施状況を表す図。 本開示の実施形態による、プラズマ処理チャンバおよび蒸気処理チャンバにおけるＡＬＥプロセス動作の実施状況を表す図。
本開示の実施形態により実施された方法のプロセスフロー図。
本開示の実施形態による、１回のフッ素化に続いてＡＲＸＰＳ特性評価を用いる様々な条件下でのＡｌ酸化物の厚さおよびＡｌ酸化フッ化物の厚さを示すグラフ。
本開示の実施形態による、ゼロバイアスプラズマを用いる表面フッ素化の深さを表す図。
本開示の実施形態によるフッ素化膜の断面のＳＴＥＭ像。 本開示の実施形態によるフッ素化膜の断面のＳＴＥＭ像。 本開示の実施形態によるフッ素化膜の断面のＳＴＥＭ像。 本開示の実施形態によるフッ素化膜の断面のＳＴＥＭ像。 本開示の実施形態によるフッ素化膜の断面のＳＴＥＭ像。
本開示の実施形態による、３０秒間のフッ素プラズマ曝露に続く膜減りを表す図。 本開示の実施形態による、３００秒間のフッ素プラズマ曝露に続く膜減りを表す図。
本開示の実施形態による、フッ素化およびＳｎ（ａｃａｃ）2曝露の自己制御的性質を証明する膜減りのＳＥ特性評価を表すグラフ。
本開示の実施形態による、フッ素イオンエネルギの関数として算出されたフッ素化の深さを表すグラフ。
本開示の実施形態による、１回の表面改質動作ごとに複数の配位子交換動作およびプラズマ洗浄動作を用いるＡＬＥを実施するための方法を表す図。
本開示の実施形態による、基板表面フィーチャの断面およびそこで実施される異方性ＡＬＥプロセスの実施状況を概念的に表す図。
本開示の実施形態による、基板表面フィーチャの断面およびそこで実施される等方性ＡＬＥプロセスの実施状況を概念的に表す図。
本開示の実施形態による、パッシベーション層の堆積により増加した異方性を提供するためのプロセスを表す図。 本開示の実施形態による、パッシベーション層の堆積により増加した異方性を提供するためのプロセスを表す図。 本開示の実施形態による、パッシベーション層の堆積により増加した異方性を提供するためのプロセスを表す図。 本開示の実施形態による、パッシベーション層の堆積により増加した異方性を提供するためのプロセスを表す図。
本開示の実施形態によるクラスタツール１５００を表す図。
本開示の実施形態によるエッチングチャンバまたはエッチング装置の例を表す図。
本開示の実施形態による、上記のシステムを制御するためのコントロールモジュールを示す図。
以下の説明では、本実施形態の十分な理解を提供するために多くの特定の詳細が記載される。本開示の実施形態は、これらの特定の詳細の一部または全てなしに実施されてよい。他の例では、本開示の実施形態を不必要に曖昧にしないように、周知のプロセス動作は詳細には説明されていない。本開示の実施形態は、特定の実施形態と併せて説明されるが、それが本開示の実施形態を限定する意図はないことが理解されるだろう。
本明細書で提供されるのは、フッ素含有プラズマおよびスズ含有エッチング剤を含む配位子交換機構によって金属酸化物（酸化アルミニウム（Ａｌ2Ｏ3）など）の原子層エッチング（ＡＬＥ）の方向性を制御する方法である。本明細書に記載の方法は、フッ素含有プラズマを用いてエッチングされる材料の表面を改質することと、自己制御的に材料を除去するために改質表面をアセチルアセトナートスズ（ＩＩ）（Ｓｎ（ａｃａｃ）2）蒸気に曝露することとを含む。配位子交換反応は、プラズマなしで蒸着チャンバ内にＳｎ（ａｃａｃ）2蒸気と共に維持される。
原子層エッチング（ＡＬＥ）は、エッチング挙動の原子スケールでの制御のための１つのアプローチである。ＡＬＥは、循環プロセスの一種である。ＡＬＥは、連続的な自己制御反応を用いて材料の薄層を除去する技術である。一般に、ＡＬＥは、任意の適した技術を用いて実施されてよい。原子層エッチング技術の例は、２０１４年１１月１１日発行の米国特許第８，８８３，０２８号、および、２０１４年８月１９日発行の米国特許第８，８０８，５６１号に記載されており、それらは、原子層エッチングおよびエッチング技術の例を説明するために参照として本明細書に援用される。様々な実施形態では、ＡＬＥは、プラズマを用いて、または、熱的に実施されてよい。
ＡＬＥのプロセスシーケンスは、本開示の実施形態により以下のように説明されうる。最初は、基板表面の一部は、未改質状態である。基板表面の分子／原子の最外層（または、表面層）は、ＡＬＥプロセスのために曝露される。表面変質／改質動作は、基板の表面層を官能化状態に変質するように実施される。例えば、表面層は、表面上に吸着または化学吸着しうる表面変質反応剤への曝露によって改質される。表面変質反応剤は、様々な実施形態では、表面層の原子と反応して表面変質動作に影響を与える分子または低エネルギラジカルを含みうる。結果として生じた表面層は、ＡＬＥステップを可能にする官能化した分子の最外層を含む。いくつかの実施形態では、動作は自己制御的で、基板表面の最外層のみ（実質的に最外層のみ）が変質を施されるだろう。いくつかの実施形態では、以下にさらに詳細に説明されるように、変質の特定の深さは、同様に変質の方向性に影響を与えるバイアス電圧の印加に少なくとも部分的によって制御される。いくつかの実施形態では、この表面変質は、表面種のハロゲン化合物への変質を必然的に伴う。いくつかの実施形態では、（自己制御的な）表面変質に続いて、チャンバは、反応副生成物または余剰の表面変質反応剤を除去するためにパージされる。
表面変質動作に続いて、次に配位子交換反応／動作が実施される。基板の改質表面層は、配位子交換反応に影響を与える配位子含有反応剤に曝露される。配位子交換反応では、配位子含有反応剤は、基板表面に吸着し、その配位子を以前の表面変質／改質動作中に形成された変質表面種に変換する。配位子は、分子／原子の改質表面層と結合し、放出されうる配位子置換表面種を含む反応生成物を形成する。
脱着は、表面種（配位子交換動作に続く反応生成物）の最外層の基板表面からの除去を行わせる。いくつかの実施形態では、放出は、配位子含有反応剤への曝露と同時に、または、別のステップ（例えば、チャック／チャンバの加熱、ランプ加熱）において付与されうる熱エネルギの付与によって実現されうる。
「ＡＬＥサイクル」の概念は、本明細書の様々な実施形態の考察に関連する。一般に、ＡＬＥサイクルは、基板の単層または既定の厚さの外層のエッチングなど、１回のエッチングプロセスを実施するのに用いられる動作の最小セットである。１サイクルの結果は、基板表面上の膜層の少なくとも一部がエッチングされることである。通常、ＡＬＥサイクルは、反応層を形成する改質動作を含み、次に、この反応層（全体または一部）だけを除去またはエッチングする除去動作が続く。改質は、化学吸着機構、堆積機構、上層変質機構、または抽出機構を用いることによって実施されてよい。このサイクルは、反応剤または副生成物のいずれかのスイープなど、特定の付随動作を含んでよい。一般に、１サイクルは、１つの独自の動作シーケンスを含む。
一例として、ＡＬＥサイクルの方法は、（ｉ）反応ガスの供給、（ｉｉ）チャンバからの反応ガスの追加パージ、（ｉｉｉ）除去ガスおよび追加プラズマの供給、（ｉｖ）チャンバの追加パージの動作を含んでよい。ＡＬＥのさらなる説明および例は、２０１５年４月２４日出願の「ＩＮＴＥＧＲＡＴＩＮＧ ＡＴＯＭＩＣ ＳＣＡＬＥ ＰＲＯＣＥＳＳＥＳ：ＡＬＤ（ＡＴＯＭＩＣ ＬＡＹＥＲ ＤＥＰＯＳＩＴＩＯＮ） ＡＮＤ ＡＬＥ（ＡＴＯＭＩＣ ＬＡＹＥＲ ＥＴＣＨ）」と題した米国特許出願第１４／６９６，２５４号に記載されており、原子層エッチングプロセスを説明するために参照として本明細書に援用される。
開示の実施形態は、高い均一性を有する、高度に制御されたエッチング方法をもたらす。開示の実施形態は、様々な材料の等方性エッチングを実施するのに用いられてよく、約５０Ｖbといった約２０Ｖbから約８０Ｖbの間のバイアス電圧でバイアスを印加することによって異方性エッチングを実施するために改質されてもよい。
ＡＬＥは、表面改質動作（例えば、基板表面上での反応性化学物質による化学吸着）によって行われてよく、除去動作がそれに続く。そのような動作は、特定数のサイクルで繰り返されてよい。ＡＬＥの間は、反応性化学物質および除去用化学物質は、別々に基板に供給される。
Ａｌ2Ｏ3の等方性原子層エッチング（ＡＬＥ）は、表面改質ステップ用にフッ素プラズマを、非プラズマ除去ステップ用にアセチルアセトナートスズ（ＩＩ）（Ｓｎ（ａｃａｃ）2）蒸気を用いる配位子交換方法によって実証されてきた。イオンバイアスによって提供されるなど、ウエハへの指向性エネルギがない状態でステップが実施される実施形態では、全てのエッチングプロセスは等方的である。しかし、本開示の実施形態により、異方性は、制御されたバイアス電圧の印加によって、制御された方法で等方性基本プロセスに導入されうる。
様々な実施形態では、プロセスは、適した処理装置／チャンバ（例えば、共にラムリサーチコーポレーションによって製造される、フッ素化用のＫｉｙｏ、蒸着処理用のＩＣＳ）で実施される。
連続するプラズマフッ素化、および、アセチルアセトナートスズ（ＩＩ）（Ｓｎ（ａｃａｃ）2）による自己制御熱反応を用いるＡｌ2Ｏ3の原子層エッチングが実証されてきた。Ａｌ2Ｏ3のＡＬＥを実施するための１つのアプローチは、ウエハ（Ａｌ2Ｏ3表層を有する）が真空を破壊することなくプラズマ処理チャンバ（フッ素化の実施用）と蒸着チャンバ（Ｓｎ（ａｃａｃ）2蒸気によるＡｌＦ3除去の実施用）との間で循環される、空間的ＡＬＥプロセスを実施することである。ＡＬＥを実施するための他のアプローチは、ウエハが異なるチャンバ間を移動する必要がないように、１つのチャンバでプラズマ処理および蒸着処理の両方を実施することである。
図１は、本開示の実施形態によるＡＬＥの様々な分類を表す。概して、一般的なＡＬＥプロセスでは、改質動作が実施され、その次に除去動作が続く。改質動作の目的は、実際に表面層をエッチングすることなしに表面層を薄くすることである。表面を改質する１つの技術は、ラングミュア動力学による自己制御的な化学吸着である。ＡＬＥのために表面を改質する別の方法は、成膜である。この場合は、成膜は、ＡＬＤでない限り、必ずしも自己制御的ではない。そうだとしても、除去ステップは、反応剤の有効性によって限定されうる。表面改質を実施するための第３の方法は、変換反応である。変換の一例は、表層のハロゲン化である。これは、拡散律速プロセスであり、プラズマ、浸浴、または他の方法によって実施されうる。
除去ステップ、例えばイオンアシストまたは配位子交換の詳細に応じて、方向性または等方性のＡＬＥを得ることが可能である。
ＡＬＥの１つのユースケースは、「４色問題」として知られる問題に対処することである。概して、４色問題は、Ｒ面取りなしで、各色が異なる材料を表す４色のうち特定の１色を除去する問題を提起する。
例として、等方性ＡＬＥは、トランスメタル化を含む配位子交換によって、１つの「色」のエッチングを可能にする。
不安定な反応副生成物または存在しない配位子交換機構は、他の３つの「色」のエッチングを防ぎ、それによってエッチングされた色に対する選択性を提供する。
下の表Ｉは、Ｃｈｅｍ．Ｍａｔｅｒ．、２０１６年、２８（２１）、７６５７～７６６５ページのＹ．Ｌｅｅ、Ｃ．Ｈｕｆｆｍａｎ、Ｓ．Ｍ．Ｇｅｏｒｇｅによる「Ｓｅｌｅｃｔｉｖｉｔｙ ｉｎ Ｔｈｅｒｍａｌ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｅｔｃｈｉｎｇ Ｕｓｉｎｇ Ｓｅｑｕｅｎｔｉａｌ， Ｓｅｌｆ－Ｌｉｍｉｔｉｎｇ Ｆｌｕｏｒｉｎａｔｉｏｎ ａｎｄ Ｌｉｇａｎｄ－Ｅｘｃｈａｎｇｅ Ｒｅａｃｔｉｏｎｓ」に関して実証された、Ｓｎ（ａｃａｃ）2、Ａｌ（ＣＨ3）3、ＡｌＣｌ（ＣＨ3）2、ＳｉＣｌ4を含む配位子交換前駆体、および、サイクルごとに除去される材料の量の例を提供する。表のように、用いられた特定の前駆体に応じて、エッチング選択性も同様に実現可能である。
Figure 0007159180000001
図２は、本開示の実施形態による、Ａｌ2Ｏ3をエッチングするためのＡＬＥプロセスの除去ステップの化学反応を表す。上述のように、Ａｌ2Ｏ3の表面部分は、まず、表面改質／変質ステップを実施することによってＡｌＦ3に変換される。次に、図のように、フッ化アルミニウム（ＩＩＩ）（固体）と反応させるためにアセチルアセトナートスズ（ＩＩ）（蒸気）が提供されて、共に選択されたプロセス温度で揮発するフルオロアセチルアセトナートスズ（ＩＩ）およびアルミニウム（ＩＩＩ）アセチルアセトナートが生成される。反応生成物は、揮発すると、表面から除去され、チャンバから排出されうる。
図３は、本開示の実施形態による、Ａｌ2Ｏ3をエッチングするためのＡＬＥプロセスを表す。最初に、Ａｌ2Ｏ3表面を有する基板がプラズマ処理チャンバ内に配置される。次に、Ａｌ2Ｏ3表面は、例えば、０バイアスＩＣＰプラズマ（すなわち、ウエハ台座に印加されるＲＦ電力がない）を用いてフッ素化される。完了後に、基板は、真空を破壊することなく、フッ素化表面とのＳｎ（ａｃａｃ）2系配位子交換反応が起こる蒸着チャンバに移動される。最後のチャンバのポンプアウトステップで第１のＡＬＥサイクルは完了し、その後に、ウエハは、次のＡＬＥサイクルのためにプラズマ処理チャンバに折り返しうる。あるいは、全てのサイクルは、１つのチャンバで実施されうる。
図４Ａ～図４Ｃは、本開示の実施形態による、プラズマ処理チャンバ４００および蒸着チャンバ４１０におけるＡＬＥプロセス動作の実施状況を表す。図４Ａを参照すると、基板４０２は、プラズマ処理チャンバ４００の基板ホルダ４０４の上に示されている。供給ガスシャワーヘッド４０８を通るプロセスガス流および暖機運転の開始に続いて、電力をＩＣＰコイル４０６に印加することによって誘導結合プラズマ（ＩＣＰ）が生成される。様々な実施形態では、フッ素化にはフッ素プラズマタイプ１もしくはタイプ２、または他のタイプが用いられうる。フッ素プラズマは、ＣＦ4、ＮＦ3、ＳＦ6、ＣＨＦ3、Ｃ2Ｈ2Ｆ4、Ｆ2、ＳｉＦ4などの様々なフッ素含有前駆体から生成されうることが理解されるだろう。いくつかの実施形態では、基板ホルダ４０４は、約１００℃の温度まで加熱される。いくつかの実施形態では、フッ素化動作は、約２０ｍＴｏｒｒの圧力で実施される。プラズマ曝露に続いて、プロセスガスをチャンバから除去するためにポンプアウトが実施される。
図４Ｂを参照すると、プラズマ処理チャンバ４００におけるフッ素化動作の完了後に、基板４０２は、真空を破壊することなく、配位子交換動作の実施のために蒸着チャンバ４１０に移動される。暖機運転に続いて、基板ホルダ４１２の上に配置された基板上に蒸気を流すことによって蒸着処理が施される。例えば、Ｓｎ（ａｃａｃ）2蒸気は、気化器４１４によって生成され、加熱された蒸気ライン４１６を通って流され、蒸気ノズルプレート４１８を介して基板の上に分配されうる。蒸着処理は、プラズマの生成を伴わない。いくつかの実施形態では、配位子交換のためにＳｎ（ａｃａｃ）2蒸気が付与される。いくつかの実施形態では、基板ホルダ４１２は、約２００℃の温度まで加熱される。いくつかの実施形態では、チャンバ圧は、約２０ｍＴｏｒｒから１２０ｍＴｏｒｒに維持される。いくつかの実施形態では、蒸着処理は、約１秒から約１５秒の間付与される。蒸着処理の付与に続いて、蒸着チャンバ４１０からプロセスガスを除去するためにポンプアウトが実施される。
図４Ｃを参照すると、配位子交換動作の完了後に、基板４０２は、真空を破壊することなくプラズマ処理チャンバに移動され、それは、フッ素化動作に用いたものと同じプラズマ処理チャンバ４００、または、異なるプラズマ処理チャンバであってよい。水素プラズマ処理は、基板表面から残留スズを除去するために実施される。Ｈ2ガスは、供給ガスシャワーヘッド４０８を通じて流され、電力は、Ｈ2プラズマを生成するためにＩＣＰコイル４０６に印加される。いくつかの実施形態では、５００ＷのＩＣＰ電力が印加される。いくつかの実施形態では、基板ホルダ４０４は、約１００℃の温度まで加熱される。いくつかの実施形態では、水素プラズマ処理は、約２０ｍＴｏｒｒのチャンバ圧で実施される。いくつかの実施形態では、いくつかの実施形態では、水素プラズマ処理は、約５秒から４５秒の期間に実施される。プラズマ曝露に続いて、プラズマ処理チャンバからプロセスガスを除去するためにポンプアウトが実施される。
図の実施形態では、プラズマ処理用と蒸着用とは別々のチャンバが示されているが、他の実施形態では、１つのチャンバがプラズマ処理および蒸着処理に用いられうることが当業者に理解されるだろう。そのようなシステムは、異なるプロセスガスの間で切り替えを可能にする適切なバルブ（例えば、各プロセスガスのチャンバへの導入を制御する個々のバルブ）を有しうる。パージ動作またはポンプアウト動作は、フッ素化、蒸着処理、および水素プラズマ処理の各々に続いて実施されうる。
図５には、本開示の実施形態によって実施される方法のプロセスフロー図が提供されている。動作５０１～動作５０７の間に、アルゴンなどの不活性ガスは、キャリアガスとして裏面に継続的に流されてよい。
動作５０１では、エッチングされる材料を含む基板は、基板の表面を改質するためにフッ素含有プラズマに曝露される。
フッ素含有プラズマは、フッ素含有ガスを導入し、プラズマを点火することによって生成されてよい。例えば、いくつかの実施形態では、フッ素含有ガスは、四フッ化炭素（ＣＦ4）、三フッ化窒素（ＮＦ3）、六フッ化硫黄（ＳＦ6）、フッ素（Ｆ2）、または任意のフッ素含有ガスであってよい。様々な実施形態では、基板をエッチングするために、ＣＦ4は、Ｏ2と共に導入されてプラズマにおいて多くのフッ素イオンを生成してよい。いくつかの実施形態では、フッ素含有プラズマを生成するためのチャンバへの全ガス流の約３５％は、Ｏ2ガスである。炭素を含む他のフッ素含有ガスは、炭化物の形成を抑制するために別のガスと共に導入されるいくつかの実施形態において用いられてよい。例えば、他のフッ素含有ガスは、式ＣxＨyＦzを有してよい（ｘは１以上の整数、ｙは０以上の整数、ｚは１以上の整数）。例は、フルオロホルム（ＣＨＦ3）およびジフルオロメタン（ＣＨ2Ｆ2）を含む。いくつかの実施形態では、フッ素含有ガスは、フッ素含有液を蒸発させることによって生成されてよい。
いくつかの実施形態では、基板はパターン化されていない。他の実施形態では、基板はパターン化されてよい。基板は、酸化物ブロックまたはエッチング停止層などの追加のゲート層を含みうるトランジスタ構造を備えてよい。例えば、基板は、ＦｉｎＦＥＴトランジスタのフィンの上に酸化アルミニウム層を備えてよい。いくつかの実施形態では、基板は、金属酸化物エッチング停止層がエッチングされる材料になるように、構造内に形成されたトレンチの底に金属酸化物エッチング停止層を有する３Ｄ ＮＡＮＤ構造を備えてよい。様々な実施形態では、基板上のフィーチャは、約１．５：１から約５：１の間のアスペクト比を有してよい。いくつかの実施形態では、フィーチャは、最大約１０：１のアスペクト比を有してよい。
動作５０１におけるプラズマは、ｉｎ ｓｉｔｕで生成されてよい、または、リモートプラズマであってよい。多くの実施形態では、プラズマは、誘導結合プラズマを生成するためにｉｎ ｓｉｔｕで生成される。
しかし、他の実施形態では、容量結合プラズマ（ＣＣＰ）が用いられうる。そのような実施形態では、ＣＣＰリアクタは、低バイアスモードで等方性ＡＬＥを提供できるように構成されうる。例えば、そのようなＣＣＰリアクタは、リアクタの上部にＲＦ電極、および、フローティング接地されるように構成された基板ホルダを用いて、比較的高いＲＦ周波数設定、例えば６０ＭＨｚで動作してよい。
様々な実施形態では、基板は、エッチングされるべき、金属酸化物、金属窒化物、金属リン化物、金属硫化物、金属砒化物、純金属、または他の金属化合物層を含む。例は、酸化アルミニウム（Ａｌ2Ｏ3）および酸化ハフニウムを含む。多くの実施形態では、ケイ素含有材料（例えば、酸化ケイ素、窒化ケイ素、炭化ケイ素、ケイ素）は、特にＦｉｎＦＥＴトランジスタ構造のフィンの上の犠牲ゲート酸化物層などの材料をエッチングするときのエッチング選択性の実現に寄与する本開示の実施形態を用いてエッチングされなくてよいことに留意されたい。本開示の実施形態は、様々な材料をエッチングするのに用いられてよいことが理解されるが、図５は、酸化アルミニウムのエッチングに関して説明される。
いくつかの実施形態では、動作５０１は、基板表面の等方性改質を可能にするためにＲＦバイアスの印加なしに実施されてよい。いくつかの開示の実施形態は、等方性エッチングを実施するのに用いられてよいが、他の実施形態では、動作５０１の間にバイアスを印加することによって異方性エッチングプロセスが実施されてもよい。そのため、図５に関する本明細書に記載の方法は、酸化アルミニウムを等方的にまたは異方的にエッチングするように構成されうる。
特定の理論に縛られることなく、動作５０１の間に、酸化アルミニウム表面などの金属酸化物表面は、フッ化アルミニウム（例えば、ＡｌＦ3）を形成するために、酸化アルミニウムの表面を改質するようにフッ素含有プラズマによって等方的または異方的にフッ素化されてよい。酸化アルミニウム表面の１つまたは複数の単層は、フッ化アルミニウムを形成するように改質されてよい。改質動作は、フッ素イオンの拡散／浸透の深さによって限定されてよい。バイアスの影響下では、フッ素イオンの浸透／拡散の深さは、より深くなり（バイアス軸に沿って）、より異方的にもなる。基板は、約１５秒より短いが０秒より長い期間に、例えば約２０ｍＴｏｒｒといった約１０ｍＴｏｒｒから約１００ｍＴｏｒｒの間のチャンバ圧でフッ素含有プラズマに曝露されてよい。
別の実施形態では、上記のプラズマ主導のプロセスに対して、熱フッ素化動作が実施される。すなわち、基板は、プラズマを生成する必要なく表面のフッ素化を誘導するのに十分な温度でフッ素含有ガス（例えば、ＮＦ3）に曝露される。
いくつかの実施形態では、動作５０１を実施した後に、基板を収容するチャンバは、パージされなくてよいことに留意されたい。いくつかの実施形態では、基板はパージされてよい。
動作５０３では、基板は、アセチルアセトナートスズ（ＩＩ）（Ｓｎ（ａｃａｃ）2）蒸気に曝露される。様々な実施形態では、Ｓｎ（ａｃａｃ）2は、基板への蒸気供給前に、外部気化器で気化されてよい。
特定の理論に縛られることなく、改質されたＡｌＦ3表面がＳｎ（ａｃａｃ）2蒸気に曝露されたときは、配位子交換反応は、Ｓｎ（ａｃａｃ）2の１つのａｃａｃ配位子がＡｌＦ3分子の１つのフッ素原子を置き換えてＡｌＦ2（ａｃａｃ）を形成するように起こるとされる。追加のＳｎ（ａｃａｃ）2および／またはＳｎ（ａｃａｃ）は、次に、第２のフッ素原子および第３のフッ素原子を（ａｃａｃ）と置換してＡｌ（ａｃａｃ）3を生成するために、再びＡｌＦ2（ａｃａｃ）と２回反応してよい。ａｃａｃ配位子がフッ素原子に置き換えられると、Ａｌ（ａｃａｃ）x種は、ますます揮発性になり、基板からエッチングされるようになるとされる。この反応は自己制御的であり、いくつかのスズ、フッ化スズ、酸化スズ、およびＳｎ（ａｃａｃ）2は、エッチングされる材料の表面上に堆積し始めるため、ＡｌＦ3の改質された下層のさらなるエッチングを阻止してよいとされる。
いくつかの実施形態では、動作５０１および動作５０３は、同じチャンバで実施されてよい。そのような実施形態では、配位子交換反応が約１９０℃より高い必要があるのに対して、Ｈ2プラズマによるＡｌ2Ｏ3のエッチングが起こるためＨ2プラズマフラッシュは約１５０℃より低くなければならないため、配位子交換ステップとＨ2プラズマフラッシュとの間には急速な温度変化がもたらされる。動作５０３では、プラズマはオフされ、フッ素含有ガス流は、蒸気流のオン前にオフされてよい。いくつかの実施形態では、チャンバは、動作５０３の前にパージされない。
いくつかの実施形態では、動作５０１および動作５０３は、同じ装置の異なるチャンバで実施されてよい。ＡＬＥ動作を実施するための複数のチャンバを有する装置は、本開示の実施形態に従って提供されうる。様々な実施形態では、基板は、動作５０１においてフッ素含有プラズマに曝露するための第１のチャンバと、動作５０３においてＳｎ（ａｃａｃ）2蒸気に曝露するための第２のチャンバとの間を往復または移動されてよい。いくつかの実施形態では、第２のチャンバは、蒸着チャンバである。いくつかの実施形態では、第２のチャンバは、プラズマ源を備えない改質チャンバである。チャンバ間の基板の移動または往復は、真空を破壊することなく実施されてよいことに留意されたい。
別の実施形態では、基板は、金属フッ化物に対して選択的だが金属酸化物とは反応しない気相の別の化学物質に曝露されてよい。その化学物質は、金属フッ化物と反応したときに、配位子（例えば、Ｓｎ（ａｃａｃ）2）に結合した金属を含む揮発性化合物を生成する１つ以上の配位子を含んでよい。
いくつかの実施形態では、動作５０３は、約２００℃の温度に設定された、ウエハを保持するウエハホルダまたは台座の温度で、約１秒間実施されてよい。様々な実施形態では、Ｓｎ（ａｃａｃ）2蒸気への曝露終期のチャンバ圧は、約２０ｍＴｏｒｒであってよい。
動作５０５では、基板は、プラズマ処理（例えば、水素プラズマ）に曝露されてよい。特定の論理に縛られることなく、動作５０５は、動作５０３の実施で堆積しうる、基板の表面上に堆積したスズ、フッ化スズ、または酸化スズを揮発させるために実施されるとされる。基板の水素への曝露は、選択された基板温度で揮発性のあるスズ水和物を形成してよく、スズ水和物は、次に処理チャンバから排出されてよい。基板は、０秒より長く５秒未満の期間にプラズマ処理に曝露されてよい。プラズマ曝露の期間は、基板上のスズの量に依存してよい。例えば、いくつかの実施形態では、スズの量は、発光スペクトルのスズ線を評価することによって決定されてよい。いくつかの実施形態では、プラズマは、発光スペクトルのスズ線が消えたときにオフされてよい。いくつかの実施形態では、基板は、約５秒間プラズマに曝露される。いくつかの実施形態では、基板は、約５秒より長い期間プラズマに曝露される。様々な実施形態では、プラズマ処理は、水素ガスを導入することと、プラズマを点火することとを含んでよい。動作５０５は、動作５０１および／または動作５０３と同じチャンバで実施されてよい。動作５０５は、基板を水素プラズマに曝露することによって実施されてよいが、いくつかの実施形態では、エッチングされる材料の表面上に堆積したスズまたは酸化スズを除去するために異なる化学物質が用いられてよい。例えば、いくつかの実施形態では、アンモニア（ＨＮ3）プラズマが用いられてよい。
いくつかの実施形態では、動作５０５は、別のチャンバで実施されてよい。例えば、いくつかの実施形態では、基板は、動作５０１が実施された第１のステーション／チャンバに移動もしくは往復されてよい、または、動作５０５を実施するために第３のステーション／チャンバに移動もしくは往復されてよい。チャンバ間における基板の移動または往復は、真空を破壊することなく実施されてよいことに留意されたい。
動作５０７では、エッチングされた量が所望のエッチング量を実現するのに十分であるかどうかが決定される。所望の残りの厚さが未だ実現されていない場合は、動作５０１～動作５０５が任意で繰り返されてよい。いくつかの実施形態では、動作５０５は、動作５０１および動作５０３を実施するｎサイクルごとのみに実施されてよい（ｎは、１以上の整数）。ｎが１の場合は、動作５０５は、各サイクルで実施される。様々な実施形態では、動作５０５は、各サイクルで実施される。別の例では、動作５０５は、（１）フッ素含有プラズマへの曝露、（２）Ｓｎ（ａｃａｃ）2蒸気への曝露、（３）フッ素含有プラズマへの曝露、（４）Ｓｎ（ａｃａｃ）2蒸気への曝露、（５）水素プラズマへの曝露、および（６）（１）～（５）の繰り返し、の動作が基板をエッチングするために実施されるように、動作５０１および動作５０３を実施する２サイクルごとに実施されてよい（ｎが２の場合）。
本開示のいくつかの実施形態により、等方性原子層エッチングは、改質ステップ中に低バイアスプラズマを用いる。Ａｌ2Ｏ3などの金属酸化物をエッチングするときは、等方性原子層エッチングは、酸化膜の表面でフッ化アルミニウムを形成するために、ゼロバイアスフッ素プラズマを含む。このステップは、下記のデータが示すように、いくつかの単層に対して自己制御的である。
次の蒸気除去ステップの間に、Ｓｎ（ａｃａｃ）2は、配位子交換機構によって膜のフッ素化された上面と反応し、フッ素化層をエッチングする。蒸着処理は、プラズマシースからウエハへの指向性エネルギ、例えばイオンエネルギをもたらさないため、蒸着ステップは、等方的に金属フッ化物をエッチングする。反応の全体的な流れは、次のように要約される：（１）低バイアスフッ素プラズマにおいて１．５ｎｍ以下のフッ素化された浅い表面層を形成する、（２）フッ素とａｃａｃ配位子の間で配位子交換反応を実施するために基板が高温（例えば、２００℃）に加熱される間に、プラズマなしでＳｎ（ａｃａｃ）2蒸気を付与する、（３）揮発性反応副生成物を排出する、（４）基板表面から不揮発性スズ副生成物を除去するために、基板表面にわずかな水素プラズマフラッシュを行う、（５）ステップ（１）に戻り繰り返す。
異方性は、プラズマフッ素化ステップ中に制御された方法でプラズマバイアスをオンすることによって、制御された方法でエッチングプロセスに導入されうる。データは、フッ素化の深さがバイアスエネルギで制御されうることを示すことによって得られる。フッ素イオンは、プラズマシースにおける加速の間に得た初期のイオンエネルギが大きい場合は、停止される前に金属酸化膜により深く進むだろう。
フッ素化をよりよく理解するために、Ａｌ2Ｏ3膜は、様々なフッ素化条件に曝され、その後に、膜への変化を理解するために一組の特性評価技術が用いられた。フッ素化の深さおよび全体の材料ロスを測定するために、角度分解Ｘ線光電子分光法（ＡＲＸＰＳ）が用いられた。
図６は、本開示の実施形態による、１回のフッ素化に続いて表面のＡＲＸＰＳ特性評価を用いる様々な条件下での酸化アルミニウムの厚さおよび酸化フッ化アルミニウムの厚さを示すグラフを表す。図のように、フッ素化の深さは、プラズマの密度およびイオンエネルギに依存することが示された。しかし、カソードバイアス（イオンエネルギに影響を与える）は、プラズマの密度よりも著しく大きい範囲でフッ素化の深さに最も大きい影響を示した。
図７は、本開示の実施形態による、ゼロバイアスプラズマを用いる表面フッ素化の深さを表す。プラズマ処理後のフッ素化の深さは、深さ分解ＸＰＳによって調べられた。図６に示す結果と一致して、フッ素化の深さは、約１．５ｎｍまで限定されることがわかった。具体的には、シリコン基板上の二酸化ケイ素（熱酸化物）層（１０００オングストロームの厚さ）の上に１００オングストロームの表面厚のＡｌ2Ｏ3を有するサンプルがプロファイルされた。図のグラフでは、スパッタ時間（秒）の関数として、アルミニウム、酸素、およびフッ素の元素の測定された原子パーセントが示されている。測定値は、ゼロバイアス条件下でのフッ素化プラズマの印加前および印加後の両方が示されている。
フッ素化プラズマの印加前の、酸素の原子パーセントは曲線７００によって示され、アルミニウムの原子パーセントは曲線７０２によって示され、フッ素の原子パーセントは曲線７０４によって示される。図のように、アルミニウムの原子パーセントは、１００オングストローム（１０ｎｍ）の厚さの酸化アルミニウム層の完全なスパッタリングに相当する２００秒付近で降下する。そのため、約１ｎｍの厚さが２０秒ごとにスパッタリングされる。曲線７００で示される酸素の原子パーセントは、スパッタリングが二酸化ケイ素層に達するため、約２００秒後に上昇する。曲線７０４で示されるフッ素の原子パーセントは、フッ素化プラズマが印加されていないため、全体を通してゼロである。
フッ素化プラズマの印加後の、酸素の原子パーセントは曲線７０６によって示され、アルミニウムの原子パーセントは曲線７０８によって示され、フッ素の原子パーセントは曲線７１０によって示される。図のように、フッ素の原子パーセントは、約１５オングストローム（１．５ナノメートル）の深さに相当する、約３０秒のスパッタリング時間の間にゼロ近くまで下降する。そのため、フッ素化プラズマは、ゼロバイアスで約１５オングストロームのフッ素拡散深さを実現した。
図８Ａ～図８Ｅは、本開示の実施形態によるフッ素化膜の断面のＳＴＥＭ像である。図８Ａは、熱二酸化ケイ素層の上に約１１ナノメートル（ｎｍ）の厚さを有する酸化アルミニウムの表面層を含む、フッ素化前の断面を示す。図８Ｂは、バイアスなしのフッ素化の結果を示す。図８Ｄは、この結果の一部の近接図を示す。
図８Ｃは、１００Ｖバイアスによるフッ素化の結果を示す。図８Ｅは、この結果の一部の近接図を示す。
これらの画像に示されるように、改質深さ（濃いグレーで示す）は、バイアスなしで５．７ｎｍであり、１００Ｖのバイアスで６．７ｎｍであった。フッ素化の深さ（薄いグレーで上端に示す）は、バイアスなしで１．４ｎｍであり、１００Ｖのバイアスで２．５ｎｍであった。Ａｌ2Ｏ3の「ｃ」格子定数は、１．３ｎｍ以下である。画像からわかるように、フッ素化の深さは、１００Ｖのバイアスの印加の結果、増加している。
図９Ａおよび図９Ｂは、それぞれ、本開示の実施形態による、３０秒のフッ素プラズマ曝露および３００秒のフッ素プラズマ曝露に続く膜減りを表す。図のように、３００秒のフッ素プラズマ曝露は、３０秒のフッ素プラズマ曝露以上には著しい追加の膜減りを引き起こさなかった。
図１０は、本開示の実施形態による、フッ素化およびＳｎ（ａｃａｃ）2曝露の自己制御的な性質を示す、膜減りの分光エリプソメトリ（ＳＥ）特性評価を表すグラフである。
図のように、ゼロバイアスフッ素化プロセスは、自己制御的である。５Ａまでの減りは、フッ素化中の屈折率変化によるものであろう。
また、この結果は、１回のＡＬＥサイクルで除去された材料が、Ｓｎ（ａｃａｃ）2の付与時間にわずかに依存してよいことを示す。しかし、表面上には、フッ素化の全深さ（１５Ａまで）までエッチングする能力を制限する材料が多少残る。
記載のように、フッ素化の深さは、バイアスの印加によって増加する。従って、Ｓｎ（ａｃａｃ）2蒸気ステップの間に、ゼロバイアスの場合よりも多くの金属フッ化物がフッ素化ステップ中に印加されたバイアス（例えば、１００Ｖ）を有する膜から除去されるだろう。フッ素化の深さは、プラズマシースエッジに垂直ではなく平行な表面の上でのみ増加するため、次の除去ステップにおいて異方性が実現されうる。つまり、垂直面からよりも多くの材料が水平面から除去されるだろう。
図１１は、本開示の実施形態による、フッ素イオンエネルギの関数として算出されたフッ素化の深さを表すグラフである。図のように、イオンエネルギの増加は、フッ素化の深さの増加をもたらす。例えば、１ｎｍより大きいフッ素化の深さを実現することは、１００ｅＶより大きいイオンエネルギを必要とするだろう。そのため、ＡＬＥプロセスの異方性量は、フッ素化ステップの間に増加するイオンエネルギによって増加する。
上記のように、配位子交換動作は、残留物の堆積により自己制御的であり、残留物を除去するために水素プラズマが印加されうるため、１回の動作で基板のフッ素化部分を完全に消費できない。そのため、いくつかの実施形態では、配位子交換動作および水素プラズマ動作は、フッ素化動作ごとに複数回繰り返されうる。
図１２は、本開示の実施形態により、１回の表面改質動作ごとに複数回の配位子交換動作およびプラズマ洗浄動作を用いてＡＬＥを実施するための方法を表す。図の方法は、表面改質のためのフッ素含有プラズマ、配位子交換のためのＳｎ（ａｃａｃ）2、および残留物除去のための水素プラズマに関して説明されている。しかし、様々な実施形態では、この方法は、表面改質、配位子交換、および残留物除去のための他の組の特定の化学物質に適用されうる。
方法動作１２０１では、フッ素プラズマを用いて、フッ素プラズマ曝露中にバイアス電圧の大きさによって制御された深さを有するフッ素化表面層が形成される。いくつかの実施形態では、プラズマは、ＣＦ4またはＮＦ3を用いて生成されてよい。フッ素化の深さは、方向性のある（基板／ウエハ面に垂直な）バイアスの印加によって増加するため、バイアス電圧の印加は、フッ素化の深さを増加させるだけでなく、エッチングプロセス全体の異方性も増加させるだろうことが理解されるだろう。
方法動作１２０３では、フッ素配位子とａｃａｃ配位子との間の配位子交換反応を実施するために基板が高温（例えば、２００℃）に加熱される間に、プラズマなしでＳｎ（ａｃａｃ）2蒸気が付与される。１回のＳｎ（ａｃａｃ）2蒸気の付与は、フッ素化膜の上層とのみ配位子を交換するため、フッ素化膜全体を完全に消費しない可能性があることに留意されたい。これは、フッ素化の深さが（ゼロバイアスフッ素化プラズマと比べて）バイアス電圧の印加によって増加された場合に特に当てはまる。Ｓｎ（ａｃａｃ）2蒸気の付与に続いて、揮発反応の副生成物が排出される。しかし、記載のように、表面上に残った（不揮発性）スズ含有残留物の堆積がある可能性があるため、それがＳｎ（ａｃａｃ）2蒸気付与の間にさらなる配位子交換反応（および、続く材料の除去）が起こるのを防ぐ。
そのため、方法動作１２０５では、不揮発性スズ副生成物を基板表面から除去するために、わずかな水素プラズマフラッシュを基板表面に付与する。
記載のように、方法動作１２０３で行った蒸気付与は、フッ素化表面層全体を消費していない可能性がある。よって、方法動作１２０７では、フッ素化層が配位子交換によって消費されたかどうかが決定される。消費されていない場合は、この方法は、動作１２０３に戻り、フッ素化層が消費されるまでＳｎ（ａｃａｃ）2曝露および水素プラズマ曝露を繰り返す。フッ素化層を完全に消費するのに必要な方法動作１２０３および方法動作１２０５のサイクル数は、実験的に既定されてよいことが理解されるだろう。従って、フッ素化層が消費されたかどうかを方法動作１２０７において決定することは、既定のサイクル数が実施されたかどうかを決定することによって定義されてよい。
フッ素化層全体が消費されたとき、または、フッ素化層を完全に消費するのに必要な既定のサイクル数が実施された場合は、動作１２０９において、膜が所望の厚さにエッチングされたかどうかが決定される。膜が所望の厚さにエッチングされていない場合は、この方法は動作１２０１に戻り、表面フッ素化が実施される。
プロセス（方法動作１２０１、方法動作１２０３、方法動作１２０５、および方法動作１２０７）は、膜が所望の厚さにエッチングされるまで、または、所望の厚さを実現するために、既定のサイクル数が完了するまで繰り返される。
前述のプロセスは、Ｓｎ（ａｃａｃ）2曝露および水素プラズマ曝露の各段階を伴うフッ素化動作の実施に対して、複数サイクルのＳｎ（ａｃａｃ）2曝露および水素プラズマ曝露について１回のフッ素化動作を実施するため、従来のＡＬＥプロセスよりも速いことが理解されるだろう。これは、ＡＬＥプロセスのスループットを向上させうる。さらに、フッ素化動作の数を減らすことで、基板表面上に存在し、複数のフッ素化動作による劣化の影響を受けやすいマスク（例えば、酸化シリコンマスク）への選択性を保つことできる。一方で、配位子交換は、選択的であり、マスクに影響を与えない。
図１３Ａは、本開示の実施形態により、基板表面のフィーチャ１３００の断面、および、そこで実施される異方性ＡＬＥプロセスの実施状況を概念的に表す。基板の上面は、基板の他の部分がエッチングされるのを防ぐためにマスク１３０２を備えてよい。図の実施形態では、ゼロバイアスで表面改質機構を用いてＡＬＥを実施することによって、等方性ＡＬＥプロセスが実施される。表面改質をゼロバイアスで実施することによって、表面改質の効果は等方的になり、利用可能な表面種の全方向にほぼ均一な深さへの変換を提供するだろう。上記のように、表面改質は、表面改質の深さを形成するために制限された拡散であってよい。
表面改質が等方的に実施されたため、改質された部分は、次の除去動作（例えば、配位子交換機構による）によって除去が可能である。この結果は、表面改質動作中に印加されるバイアス不足のため等方的であるＡＬＥプロセスである。上記のように、いくつかの実施形態では、１回の表面改質は、１回の除去動作で除去が可能なものより大きな深さに達するため、いくつかの実施形態では、１回の表面改質動作によって改質された部分全体を完全に除去するために、複数の除去動作およびプラズマ洗浄動作が連続して実施される。
フィーチャ１３００の初期表面１３０４が示されており、連続したサイクルのゼロバイアスエッチングプロセスが、フィーチャ１３００の表面１３０４を等方的に深める。連続的なエッチングサイクルに続いて結果として生じたフィーチャ１３００の表面は、それぞれ、表面１３０６、表面１３０８、表面１３１０、および表面１３１２で示されている。例えば、１回のエッチングサイクルに続いて、フィーチャ１３００は、表面１３０６を有するように等方的にエッチングされ、２回目のエッチングサイクルに続いて、フィーチャ１３００は、表面１３０８を有するように等方的にエッチングされる。
図１３Ｂは、本開示の実施形態による、基板表面のフィーチャの断面、および、そこで実施される等方性ＡＬＥプロセスの実施状況を概念的に表す。図１３Ｂの実施形態は、表面改質動作中にバイアス電圧が印加され、それにより表面改質動作に方向性度が導入されること以外は、図１３Ａの実施形態に類似する。バイアス電力の増加によって、イオンは、水平方向より深く垂直方向（基板表面に直角）下向きに移動するだろう。この結果は、ゼロバイアス表面改質と比べて、水平方向の深さを減少させるために表面改質が垂直方向下向きのより大きな深さに対して生じるだろうということである。表面改質動作によって変質された材料の量として、どれが除去動作による除去に利用可能かを決定し、その結果は、ゼロバイアスの場合と比べて、下向き垂直方向に沿うより速いエッチング速度、および、水平方向に沿う減少したエッチング速度を示す異方性ＡＬＥであるだろう。
引き続き図１３Ｂを参照すると、フィーチャ１３００の初期表面１３０４が再び示されている。しかし、ゼロバイアスエッチングと比べて、連続的なサイクルのバイアスエッチングプロセスは、フィーチャ１３００の表面１３０４を異方的に深める。連続的な異方性エッチングサイクルに続いて結果として生じたフィーチャ１３００の表面は、それぞれ、表面１３１４、表面１３１６、表面１３１８、および表面１３２０で示されている。例えば、１回のエッチングサイクルに続いて、フィーチャ１３００は、表面１３１４を有するように異方的にエッチングされ、２回目のエッチングサイクルに続いて、フィーチャ１３００は、表面１３１６を有するように異方的にエッチングされる。また、いくつかの実施形態では、垂直面は、ひとまとめにＡＬＥサイクルから除外されるように、保護ポリマで皮膜されうる。このように、垂直面を完全にエッチングすることを回避できる。
要するに、ＡＬＥプロセスの改質ステップ中は、（バイアス磁束の方向に沿った、または、一般に基板面に直角な）改質層の深さは、そのステップ中に印加されるバイアス電圧によって制御されうる。深さの変更は、一般に、プラズマシースエッジに平行な表面に限られる。このため、異方性は、プラズマフッ素化中に印加されるバイアスの量を制御することによって制御された方法で導入されうる。つまり、水平方向（基板面に平行）に対する垂直方向（基板面に直角）の相対エッチング速度は、バイアス電力の増加によって増加する水平に対する垂直のエッチング速度によって調節されうる。
バイアス電力は、特定の用途およびＡＬＥ化学物質向けに調節されてよく、バイアス電力に関するトレードオフがあってよいことが理解されるだろう。例えば、バイアス電力が増加すると（例えば、バイアス電圧を制御することによって）、イオン注入がより大きな深さで起こり、より大きな表面改質の深さを形成し、異方性が増加してよい。しかし、バイアス電力が増加すると、より多くのエネルギがイオンに付与され、反応性イオンのエッチングおよび／またはスパッタリングによる膜減りも引き起こしうる。そのため、いくつかの実施形態では、バイアス電力は、膜減りを実質的に回避しながら、または、所定のＡＬＥ用途について許容レベルの膜減りを許容しながら、表面改質の所望の深さを提供するように調節される。バイアスは、エッチングされている材料のスパッタリング閾値より低いレベルに制御されうる。それにより、早期の膜減りは最小限になりうる。
いくつかの実施形態では、異方性の程度は、エッチングされる構造内にポリマライナを堆積させるために、フッ素化前の重合プラズマステップによって増加しうる。このライナは、底面上のみでフッ素化ステップの初期以前またはその最中に開口されうるが（例えば、フォトレジスト、フォトリソグラフィ、およびイオンエッチングによって）、側壁を残すことでそれらを保護している。
図１４Ａ～図１４Ｄは、本開示の実施形態による、パッシベーション層の堆積によって異方性の増加を提供するためのプロセスを表す。図１４Ａは、基板表面フィーチャ１４００の断面を概念的に表す。図１４Ｂに示すように、パッシベーション層１４０２は、フィーチャ内に堆積する。パッシベーション層は、下地面が次のＡＬＥプロセス中にエッチングされないようにする保護ライナである。様々な実施形態では、パッシベーション層は、ポリマ材、無機材、またはフィーチャ面が次のＡＬＥプロセス中にエッチングされないようにできる他の材料からなってよい。さらに、パッシベーション層は、制限なしに、ＣＶＤ、ＡＬＤなどを含む、任意の適した技術によって堆積されうる。
図１４Ｃでは、パッシベーション層１４０２の底部は開口されて、エッチング用の下地基板材が露出する。図１４Ｄでは、異方性ＡＬＥプロセスが実行される（表面改質ステップ中にバイアス電圧を用いて）。図のように、フィーチャの底部はエッチングされるが、フィーチャの側壁１４０１は、パッシベーション層によって保護される。いくつかの実施形態では、パッシベーション層１４０２は、ＡＬＥプロセスによってエッチングされない。一方、他の実施形態では、パッシベーション層１４０２は、ＡＬＥプロセスによって部分的にまたは完全にエッチングされるように構成されている。そのような実施形態では、パッシベーション層１４０２は、フィーチャの側壁１４０１のエッチングの開始を阻止するまたは遅延させるように機能し、全てのプロセスについて異方性の増加を提供する。
本明細書に記載の様々な実施形態は、カリフォルニア州フレモントのラムリサーチコーポレーションから入手可能なＫｉｙｏなどのプラズマエッチングチャンバで実施されてよい。様々な実施形態では、基板は、真空を破壊することなく、エッチングチャンバと蒸着チャンバとの間で往復されてよい。
本開示の実施形態は、共にカリフォルニア州フレモントのラムリサーチコーポレーションから入手可能な、Ｋｉｙｏ（商標登録）またはＦｌｅｘなどの適したチャンバまたは装置で実施されてよい。いくつかの実施形態では、開示の実施形態は、１つ以上のステーションを備えるクラスタツールで実施されてよい。図１５は、本開示の実施形態によるクラスタツール１５００を表す。様々な実施形態では、１つのステーション１５０１は、エッチングのためのモジュールを備えてよいが、別のステーション１５０３は、蒸気に曝露するためのモジュール（例えば、蒸着チャンバ）を備える。いくつかの実施形態では、３つ目のステーション１５０５は、プラズマに曝露するためのモジュールを備える。
いくつかの実施形態では、誘導結合プラズマ（ＩＣＰ）リアクタが用いられてよい。そのようなＩＣＰリアクタも、２０１３年１２月１０日出願の「ＩＭＡＧＥ ＲＥＶＥＲＳＡＬ ＷＩＴＨ ＡＨＭ ＧＡＰ ＦＩＬＬ ＦＯＲ ＭＵＬＴＩＰＬＥ ＰＡＴＴＥＲＮＩＮＧ」と題した米国特許出願公開第２０１４／０１７０８５３号に記載されており、本明細書に記載の技術の実施形態に適したＩＣＰリアクタを説明する目的で、参照として本明細書に援用される。本明細書ではＩＣＰリアクタについて説明されるが、いくつかの実施形態では、容量結合プラズマリアクタが用いられてもよいことを理解されたい。図１６を参照すると、エッチングチャンバまたはエッチング装置の例は、チャンバ１６０１を含んでよく、チャンバ１６０１は、フッ素含有ガス（１６０５）、水素ガス（１６０７）、Ｓｎ（ａｃａｃ）2蒸気（１６０９）、または他の化学物質をチャンバ１６０１に分配するためのシャワーヘッドまたはノズル１６０３と、チャンバ壁１６１１と、ウエハをチャックおよびデチャックするための静電電極を含みうる、処理される基板またはウエハ１６１５を保持するためのチャック１６１３とを備える。チャック１６１３は、基板１６１５の加熱を可能にする熱制御のために加熱される。チャック１６１３は、本開示の実施形態によるバイアス電圧（例えば、約２０Ｖから２００Ｖの範囲の１３．５６Ｍｈｚの電圧）を供給するために、ＲＦ電源１６１７を用いて充電されてよい。ＲＦ電源１６１９は、プラズマを生成するために電力（例えば、約１００Ｗから３ｋＷの範囲の１３．５６Ｍｈｚ）を本明細書に記載のコイル１６２１に、ガスを注入するためのガス流注入口に供給するように構成されている。ＩＣＰチャンバが示されているが、他の実施形態では、ＣＣＰチャンバが用いられうる。様々な実施形態では、チャンバ壁１６１１は、耐フッ素性であってよい。例えば、チャンバ壁１６１１は、フッ素含有ガスおよび／またはプラズマがチャンバ壁１６１１をエッチングしないように、ケイ素含有材（ケイ素、酸化ケイ素など）、炭素含有材（ダイヤモンドなど）、またはその組み合わせによって皮膜されてよい。化学吸着のための改質化学ガス（フッ素含有プラズマを生成するためのフッ素含有ガスなど）および／または蒸気曝露（Ｓｎ（ａｃａｃ）2など）は、チャンバ１６０１に流されてよい。いくつかの実施形態では、水素ガス１６０７がチャンバに流されて、スズ、フッ化スズ、または酸化スズの残留物を除去するための水素プラズマが生成されてよい。いくつかの実施形態では、チャンバ壁は、水素プラズマによる壁洗浄の効率性を支持するために加熱される。いくつかの実施形態では、装置は、１つ以上のチャンバを備えてよく、その各チャンバは、基板をエッチング、成膜、または処理するのに用いられてよい。チャンバまたは装置は、チャンバ圧、不活性ガス流、プラズマ電力、プラズマ周波数、反応性ガス流（例えば、フッ素含有ガス、Ｓｎ（ａｃａｃ）2蒸気）、バイアス電力、温度、真空設定、および他のプロセス条件の調節など、チャンバまたは装置の一部または全ての動作を制御するためのシステムコントローラ１６２３を備えてよい。
図１７は、本開示の実施形態による、上述のシステムを制御するためのコントロールモジュール１７００を示す。例えば、コントロールモジュール１７００は、プロセッサ、メモリ、および１つ以上のインタフェースを備えてよい。コントロールモジュール１７００は、検出値に一部基づいてシステムの制御デバイスに用いられてよい。例えのみでは、コントロールモジュール１７００は、検出値および他の制御パラメータに基づいて、バルブ１７０２、フィルタヒータ１７０４、ポンプ１７０６、および他のデバイス１７０８の１つ以上を制御してよい。コントロールモジュール１７００は、検出値を、例えのみでは、圧力計１７１０、流量計１７１２、温度センサ１７１４、および／または、他のセンサ１７１６から受信する。コントロールモジュール１７００は、反応剤の供給中およびプラズマ処理中にプロセス条件を制御するために用いられてもよい。コントロールモジュール１７００は、通常、１つ以上のメモリデバイスおよび１つ以上のプロセッサを備えるだろう。
コントロールモジュール１７００は、反応剤供給システムおよびプラズマ処理装置の動作を制御してよい。コントロールモジュール１７００は、プロセスのタイミング、供給システムの温度、フィルタ全体の圧力差、バルブ位置、ガス混合物、チャンバ圧、チャンバ温度、ウエハ温度、ＲＦ電力レベル、ウエハＥＳＣまたは台座位置、および特定のプロセスの他のパラメータを制御するための命令のセットを含むコンピュータプログラムを実行する。コントロールモジュール１７００は、圧力差を監視し、蒸気反応剤の供給を１つ以上の経路から１つ以上の他の経路に自動的に切り替えてもよい。コントロールモジュール１７００に関連付けられたメモリデバイスに格納された他のコンピュータプログラムは、いくつかの実施形態で用いられてよい。
通常、コントロールモジュール１７００に関連付けられたユーザインタフェースがあるだろう。ユーザインタフェースは、表示画面１７１８（例えば、装置および／またはプロセス条件の表示画面および／またはグラフィックソフトウェア画面）、ならびに、ユーザ入力デバイス１７２０（例えば、ポインティングデバイス、キーボード、タッチ画面、マイク）を含んでよい。
反応剤の供給、プラズマ処理、および、工程順序における他のプロセスを制御するためのコンピュータプログラムは、任意の従来のコンピュータ可読プログラミング言語、例えば、アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートラン、他で書き込まれうる。コンパイルされたオブジェクトコードまたはスクリプトは、プログラムに識別されたタスクを実行するためにプロセッサによって実行される。
コントロールモジュールパラメータは、例えば、フィルタ圧力差、プロセスガスの組成および流量、温度、圧力、ＲＦ電力レベルや低周波ＲＦ周波数などのプラズマ条件、冷却ガス圧、およびチャンバ壁温度などのプロセス条件に関する。
システムソフトウェハは、多くの異なる方法で設計または構成されてよい。例えば、様々なチャンバ構成要素サブルーチンまたは制御オブジェクトは、進歩性のある堆積プロセスを実行するのに必要なチャンバ構成要素の動作を制御するように書き込まれてよい。この目的のためのプログラム例またはプログラムセクションは、基板位置コード、プロセスガス制御コード、圧力制御コード、ヒータ制御コード、およびプラズマ制御コードを含む。
前述の実施形態は、明確な理解のためにある程度詳細に説明されてきたが、特定の変更および修正が本開示の実施形態の範囲内で行われてよいことは明らかであろう。本実施形態のプロセス、システム、および装置を実行する多くの他の方法があることに留意されたい。従って、本実施形態は、例示的であって制限的とみなされるべきでなく、本明細書に記載の詳細に限定されない。本開示は、以下の形態により実現されてもよい。
［形態１］
基板上で原子層エッチング（ＡＬＥ）を実施するための方法であって、
基板表面上で表面改質動作を実施することであって、前記表面改質動作は、前記基板表面の少なくとも１つの単層を改質層に変質するように構成され、バイアス電圧は、前記表面改質動作中に印加され、前記バイアス電圧は、前記表面改質動作によって変質された前記基板表面の深さを制御するように構成されていることと、
前記基板表面上で除去動作を実施することであって、前記除去動作は、前記改質層の少なくとも一部を前記基板表面から除去するように構成され、前記改質層の前記一部を除去することは、前記改質層の前記一部を揮発するように構成された配位子交換反応によって行われることと、
を含む、方法。
［形態２］
形態１に記載の方法であって、
前記表面改質動作は、イオンを前記バイアス電圧によって制御される前記深さまで前記基板表面に拡散するように構成されている、方法。
［形態３］
形態１に記載の方法であって、
前記バイアス電圧は、前記表面改質動作中に、前記表面改質動作によって変質される前記基板表面の前記深さを実現する大きさおよび期間を有するように構成されている、方法。
［形態４］
形態１に記載の方法であって、
前記深さは、前記基板の１つ以上の単層によって規定される、方法。
［形態５］
形態１に記載の方法であって、
前記バイアス電圧は、前記バイアス電圧の大きさに応じて、前記表面改質動作を主に等方的から主に異方的に転じさせるように構成されている、方法。
［形態６］
形態１に記載の方法であって、
前記バイアス電圧は、前記表面改質動作の一部の期間に印加され、その期間に、前記バイアス電圧は、前記ＡＬＥの異方性を増加させる垂直方向の深さ量を増加させるために印加され、一部の期間には、前記バイアス電圧は、前記ＡＬＥの等方性を増加させる非垂直方向の深さを増加させるためには印加されない、方法。
［形態７］
形態１に記載の方法であって、さらに、
前記除去動作に続いて、前記基板上でプラズマ処理を実施することであって、前記プラズマ処理は、前記除去動作および／または前記表面改質動作によって発生した残留物を前記基板表面から除去するように構成され、前記残留物は、前記プラズマ処理によって揮発される、方法。
［形態８］
形態７に記載の方法であって、
前記除去動作は、前記改質層の全体未満を前記基板表面から除去するように構成され、
前記方法は、さらに、前記改質層の前記全体が前記基板表面から除去されるまで、前記除去動作および前記プラズマ処理を繰り返すことを含む、方法。
［形態９］
形態８に記載の方法であって、さらに、
既定の厚さが前記基板表面からエッチングされるまで、前記表面改質動作と、前記除去動作と、前記プラズマ処理と、を繰り返すことを含む、方法。
［形態１０］
形態１に記載の方法であって、
前記バイアス電圧は、約２０Ｖから１００Ｖの範囲である、方法。
［形態１１］
形態１に記載の方法であって、
前記表面改質動作を実施することは、前記基板表面をフッ素含有プラズマに曝露することを含み、前記フッ素含有プラズマへの前記曝露は、前記基板表面の前記少なくとも１つの単層をフッ素種に変換するように構成されている、方法。
［形態１２］
形態１１に記載の方法であって、
前記基板表面は、金属、金属酸化物、金属窒化物、金属リン化物、金属硫化物、金属砒化物、または金属化合物を含み、
前記フッ素含有プラズマへの前記曝露は、金属フッ化物を形成する、方法。
［形態１３］
形態１１に記載の方法であって、
前記基板表面を前記フッ素含有プラズマに曝露することは、フッ素含有ガスを前記基板が配置されているチャンバに導入することと、プラズマを点火することとを含む方法。
［形態１４］
形態１３に記載の方法であって、
前記フッ素含有プラズマへの前記曝露は、約１５秒よりも短い期間に、約１０ｍＴｏｒｒから５００ｍＴｏｒｒのチャンバ圧で実施される、方法。
［形態１５］
形態１１に記載の方法であって、
前記除去動作を実施することは、前記基板表面をアセチルアセトナートスズ（ＩＩ）（Ｓｎ（ａｃａｃ） 2 ）蒸気に曝露することを含み、前記Ｓｎ（ａｃａｃ） 2 蒸気への前記曝露は、前記改質層においてアセチルアセトナート（ａｃａｃ）配位子をフッ素原子と交換するように構成されている、方法。
［形態１６］
形態１５に記載の方法であって、
前記基板表面を前記Ｓｎ（ａｃａｃ） 2 に曝露することは、前記Ｓｎ（ａｃａｃ） 2 を蒸気として前記基板が配置されているチャンバに導入することを含む、方法。
［形態１７］
形態１６に記載の方法であって、
前記Ｓｎ（ａｃａｃ） 2 への前記曝露は、約１秒から３０秒の期間に実施される、方法。
［形態１８］
形態７に記載の方法であって、
前記プラズマ処理を実施することは、前記基板表面を水素プラズマに曝露することを含み、前記水素プラズマへの前記曝露は、前記基板表面上のスズ、フッ化スズ、または酸化スズの残留物を揮発するように構成されている、方法。
［形態１９］
形態１８に記載の方法であって、
前記基板表面を前記水素プラズマに曝露することは、水素ガスを前記基板が配置されているチャンバに導入することと、プラズマを点火することとを含む、方法。
［形態２０］
形態１９に記載の方法であって、
前記水素プラズマへの前記曝露は、約１秒から３０秒の期間に実施される、方法。
［形態２１］
形態１に記載の方法であって、
前記表面改質動作は、第１のチャンバで実施され、
前記除去動作は、第２のチャンバで実施される、方法。
［形態２２］
基板上で原子層エッチング（ＡＬＥ）を実施するための方法であって、
基板表面上で表面改質動作を実施することであって、前記表面改質動作は、前記基板表面の少なくとも１つの単層を改質層に変質する第１のプラズマに前記基板表面を曝露することを含み、バイアス電圧は、前記表面改質動作中に印加され、前記バイアス電圧は、前記表面改質動作によって変質された前記基板表面の深さを制御するように構成され、前記バイアス電圧は、前記基板表面を実質的にエッチングすることなく、イオンを前記第１プラズマから前記基板表面に向かって加速させるように構成されていることと、
前記基板表面上で除去動作を実施することであって、前記除去動作は、前記改質層の少なくとも一部を前記基板表面から除去することを含み、前記改質層の前記一部を除去することは、前記改質層の前記一部を揮発するように構成された配位子交換反応によって行われることと、
前記基板表面上で洗浄動作を実施することであって、前記洗浄動作は、前記除去動作によって発生した残留物を前記基板表面から除去することを含み、前記洗浄動作は、さらに、前記基板表面を第２のプラズマに曝露することを含み、前記残留物は、前記第２のプラズマへの前記曝露によって揮発されることと、
を含む、方法。

Claims (20)

  1. 基板上で原子層エッチング（ＡＬＥ）を実施するための方法であって、
    基板表面上で表面改質動作を実施することであって、前記表面改質動作は、前記基板表面の少なくとも１つの単層を改質層に変質するように構成され、バイアス電圧は、前記表面改質動作中に印加され、前記バイアス電圧は、前記表面改質動作によって変質された前記基板表面の深さを制御するように構成されていることと、
    前記基板表面上で除去動作を実施することであって、前記除去動作は、前記改質層の少なくとも一部を前記基板表面から除去するように構成され、前記改質層の前記一部を除去することは、前記改質層の前記一部を揮発するように構成された配位子交換反応によって行われることと、
    を含み、
    前記除去動作に続いて、前記基板上でプラズマ処理を実施することであって、前記プラズマ処理は、前記除去動作および／または前記表面改質動作によって発生した残留物を前記基板表面から除去するように構成され、前記残留物は、前記プラズマ処理によって揮発され、
    前記除去動作は、前記改質層の全体未満を前記基板表面から除去するように構成され、
    前記方法は、さらに、前記改質層の前記全体が前記基板表面から除去されるまで、前記除去動作および前記プラズマ処理を繰り返すことを含む、方法。
  2. 請求項１に記載の方法であって、
    前記表面改質動作は、イオンを前記バイアス電圧によって制御される前記深さまで前記基板表面に拡散するように構成されている、方法。
  3. 請求項１に記載の方法であって、
    前記バイアス電圧は、前記表面改質動作中に、前記表面改質動作によって変質される前記基板表面の前記深さを実現する大きさおよび期間を有するように構成されている、方法。
  4. 請求項１に記載の方法であって、
    前記深さは、前記基板の１つ以上の単層によって規定される、方法。
  5. 請求項１に記載の方法であって、
    前記バイアス電圧は、前記バイアス電圧の大きさに応じて、前記表面改質動作を主に等方的から主に異方的に転じさせるように構成されている、方法。
  6. 請求項１に記載の方法であって、
    前記バイアス電圧は、前記表面改質動作の一部の期間に印加され、その期間に、前記バイアス電圧は、前記ＡＬＥの異方性を増加させる垂直方向の深さ量を増加させるために印加され、一部の期間には、前記バイアス電圧は、前記ＡＬＥの等方性を増加させる非垂直方向の深さを増加させるためには印加されない、方法。
  7. 請求項１に記載の方法であって、さらに、
    既定の厚さが前記基板表面からエッチングされるまで、前記表面改質動作と、前記除去動作と、前記プラズマ処理と、を繰り返すことを含む、方法。
  8. 請求項１に記載の方法であって、
    前記バイアス電圧は、約２０Ｖから１００Ｖの範囲である、方法。
  9. 請求項１に記載の方法であって、
    前記表面改質動作を実施することは、前記基板表面をフッ素含有プラズマに曝露することを含み、前記フッ素含有プラズマへの前記曝露は、前記基板表面の前記少なくとも１つの単層をフッ素種に変換するように構成されている、方法。
  10. 請求項９に記載の方法であって、
    前記基板表面は、金属、金属酸化物、金属窒化物、金属リン化物、金属硫化物、金属砒化物、または金属化合物を含み、
    前記フッ素含有プラズマへの前記曝露は、金属フッ化物を形成する、方法。
  11. 請求項９に記載の方法であって、
    前記基板表面を前記フッ素含有プラズマに曝露することは、フッ素含有ガスを前記基板が配置されているチャンバに導入することと、プラズマを点火することとを含む方法。
  12. 請求項１１に記載の方法であって、
    前記フッ素含有プラズマへの前記曝露は、約１５秒よりも短い期間に、約１０ｍＴｏｒｒから５００ｍＴｏｒｒのチャンバ圧で実施される、方法。
  13. 請求項９に記載の方法であって、
    前記除去動作を実施することは、前記基板表面をアセチルアセトナートスズ（ＩＩ）（Ｓｎ（ａｃａｃ）2）蒸気に曝露することを含み、前記Ｓｎ（ａｃａｃ）2蒸気への前記曝露は、前記改質層においてアセチルアセトナート（ａｃａｃ）配位子をフッ素原子と交換するように構成されている、方法。
  14. 請求項１３に記載の方法であって、
    前記基板表面を前記Ｓｎ（ａｃａｃ）2に曝露することは、前記Ｓｎ（ａｃａｃ）2を蒸気として前記基板が配置されているチャンバに導入することを含む、方法。
  15. 請求項１４に記載の方法であって、
    前記Ｓｎ（ａｃａｃ）2への前記曝露は、約１秒から３０秒の期間に実施される、方法。
  16. 請求項７に記載の方法であって、
    前記プラズマ処理を実施することは、前記基板表面を水素プラズマに曝露することを含み、前記水素プラズマへの前記曝露は、前記基板表面上のスズ、フッ化スズ、または酸化スズの残留物を揮発するように構成されている、方法。
  17. 請求項１６に記載の方法であって、
    前記基板表面を前記水素プラズマに曝露することは、水素ガスを前記基板が配置されているチャンバに導入することと、プラズマを点火することとを含む、方法。
  18. 請求項１７に記載の方法であって、
    前記水素プラズマへの前記曝露は、約１秒から３０秒の期間に実施される、方法。
  19. 請求項１に記載の方法であって、
    前記表面改質動作は、第１のチャンバで実施され、
    前記除去動作は、第２のチャンバで実施される、方法。
  20. 基板上で原子層エッチング（ＡＬＥ）を実施するための方法であって、
    基板表面上で表面改質動作を実施することであって、前記表面改質動作は、前記基板表面の少なくとも１つの単層を改質層に変質する第１のプラズマに前記基板表面を曝露することを含み、バイアス電圧は、前記表面改質動作中に印加され、前記バイアス電圧は、前記表面改質動作によって変質された前記基板表面の深さを制御するように構成され、前記バイアス電圧は、前記基板表面を実質的にエッチングすることなく、イオンを前記第１のプラズマから前記基板表面に向かって加速させるように構成されていることと、
    前記基板表面上で除去動作を実施することであって、前記除去動作は、前記改質層の少なくとも一部を前記基板表面から除去することを含み、前記改質層の前記一部を除去することは、前記改質層の前記一部を揮発するように構成された配位子交換反応によって行われることと、
    前記基板表面上で洗浄動作を実施することであって、前記洗浄動作は、前記除去動作によって発生した残留物を前記基板表面から除去することを含み、前記洗浄動作は、さらに、前記基板表面を第２のプラズマに曝露することを含み、前記残留物は、前記第２のプラズマへの前記曝露によって揮発されることと、
    を含み、
    前記除去動作は、前記改質層の全体未満を前記基板表面から除去するように構成され、
    前記方法は、さらに、前記改質層の前記全体が前記基板表面から除去されるまで、前記除去動作および前記基板表面を第２のプラズマに曝露することを繰り返すことを含む、方法。
JP2019545328A 2017-02-27 2018-02-26 原子層エッチングにおける方向性の制御 Active JP7159180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022163834A JP7423723B2 (ja) 2017-02-27 2022-10-12 原子層エッチングにおける方向性の制御

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762464360P 2017-02-27 2017-02-27
US62/464,360 2017-02-27
US15/615,691 US10229837B2 (en) 2016-02-04 2017-06-06 Control of directionality in atomic layer etching
US15/615,691 2017-06-06
PCT/US2018/019784 WO2018157090A1 (en) 2017-02-27 2018-02-26 Control of directionality in atomic layer etching

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022163834A Division JP7423723B2 (ja) 2017-02-27 2022-10-12 原子層エッチングにおける方向性の制御

Publications (2)

Publication Number Publication Date
JP2020508579A JP2020508579A (ja) 2020-03-19
JP7159180B2 true JP7159180B2 (ja) 2022-10-24

Family

ID=63246986

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019545328A Active JP7159180B2 (ja) 2017-02-27 2018-02-26 原子層エッチングにおける方向性の制御
JP2022163834A Active JP7423723B2 (ja) 2017-02-27 2022-10-12 原子層エッチングにおける方向性の制御

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022163834A Active JP7423723B2 (ja) 2017-02-27 2022-10-12 原子層エッチングにおける方向性の制御

Country Status (8)

Country Link
US (2) US10229837B2 (ja)
EP (1) EP3586357A4 (ja)
JP (2) JP7159180B2 (ja)
KR (1) KR20190115099A (ja)
CN (2) CN118571754A (ja)
SG (1) SG11201907625UA (ja)
TW (2) TWI800279B (ja)
WO (1) WO2018157090A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022185118A (ja) * 2017-02-27 2022-12-13 ラム リサーチ コーポレーション 原子層エッチングにおける方向性の制御

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102440504B1 (ko) * 2017-10-27 2022-09-06 현대자동차주식회사 이종 재질 접합을 위한 알루미늄 표면 처리 방법
US20190385828A1 (en) * 2018-06-19 2019-12-19 Lam Research Corporation Temperature control systems and methods for removing metal oxide films
US10847375B2 (en) * 2018-06-26 2020-11-24 Lam Research Corporation Selective atomic layer etching
CN112673456A (zh) * 2018-09-10 2021-04-16 朗姆研究公司 使用亚稳的活化自由基物质的原子层处理工艺
WO2020106649A1 (en) 2018-11-19 2020-05-28 Lam Research Corporation Molybdenum templates for tungsten
KR20210105439A (ko) 2019-01-15 2021-08-26 램 리써치 코포레이션 금속-프리 리간드들을 사용하는 금속 원자 층 에칭 및 증착 장치들과 프로세스들
WO2020159882A1 (en) 2019-01-28 2020-08-06 Lam Research Corporation Deposition of metal films
KR20210141762A (ko) 2019-04-11 2021-11-23 램 리써치 코포레이션 고 단차 커버리지 (step coverage) 텅스텐 증착
KR20240031441A (ko) 2019-06-27 2024-03-07 램 리써치 코포레이션 교번하는 에칭 및 패시베이션 프로세스
JP2022544931A (ja) 2019-08-12 2022-10-24 ラム リサーチ コーポレーション タングステン堆積
TWI712122B (zh) * 2019-12-10 2020-12-01 樂盟科技有限公司 晶圓表面處理裝置及晶圓表面處理方法
KR20210079649A (ko) * 2019-12-20 2021-06-30 주식회사 원익아이피에스 원자층 식각 방법
KR102428642B1 (ko) * 2020-06-01 2022-08-02 인하대학교 산학협력단 구리 박막의 건식 식각방법
US11282711B2 (en) * 2020-07-31 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma-assisted etching of metal oxides
US11915941B2 (en) * 2021-02-11 2024-02-27 Tokyo Electron Limited Dynamically adjusted purge timing in wet atomic layer etching
WO2023282191A1 (ja) * 2021-07-05 2023-01-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
TW202313212A (zh) * 2021-07-05 2023-04-01 日商東京威力科創股份有限公司 腔室或零件之清潔方法及基板處理裝置
US20230015080A1 (en) * 2021-07-15 2023-01-19 Applied Materials, Inc. Metal oxide directional removal
KR20240115323A (ko) * 2021-12-08 2024-07-25 램 리써치 코포레이션 열적 원자 층 에칭을 통한 고 종횡비 홀들에서 에칭 프로파일들의 제어
WO2023196437A1 (en) * 2022-04-06 2023-10-12 Lam Research Corporation Deposition of metal-containing films and chamber clean
KR20240006268A (ko) * 2022-07-06 2024-01-15 에스케이스페셜티 주식회사 금속 산화막의 원자층 식각 방법
WO2024211411A1 (en) * 2023-04-06 2024-10-10 Lam Research Corporation Performing atomic layer etching using a silane-based chemistry

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517192A (ja) 1999-02-17 2003-05-20 アプライド マテリアルズ インコーポレイテッド 誘電体の腐食防止方法
US20150270140A1 (en) 2014-06-09 2015-09-24 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
JP2017022368A (ja) 2015-06-05 2017-01-26 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ＧａＮ及びその他のＩＩＩ−Ｖ材料の原子層エッチング
US20170053810A1 (en) 2015-08-19 2017-02-23 Lam Research Corporation Atomic layer etching of tungsten and other metals

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061769B2 (ja) 1983-08-10 1994-01-05 株式会社日立製作所 アルミナ膜のパターニング方法
US4756794A (en) 1987-08-31 1988-07-12 The United States Of America As Represented By The Secretary Of The Navy Atomic layer etching
JPH06151382A (ja) 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US6022806A (en) 1994-03-15 2000-02-08 Kabushiki Kaisha Toshiba Method of forming a film in recess by vapor phase growth
DE19681602T1 (de) 1995-10-19 1998-11-26 Massachusetts Inst Technology Verfahren zum Entfernen von Metall
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6177353B1 (en) 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
US8696875B2 (en) 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6458694B2 (en) 2000-01-24 2002-10-01 Ebara Corporation High energy sputtering method for forming interconnects
JP3662472B2 (ja) 2000-05-09 2005-06-22 エム・エフエスアイ株式会社 基板表面の処理方法
US6527855B2 (en) 2000-10-10 2003-03-04 Rensselaer Polytechnic Institute Atomic layer deposition of cobalt from cobalt metallorganic compounds
US20020058409A1 (en) 2000-11-16 2002-05-16 Ching-Te Lin Elimination of overhang in liner/barrier/seed layers using post-deposition sputter etch
US6448192B1 (en) 2001-04-16 2002-09-10 Motorola, Inc. Method for forming a high dielectric constant material
US6755945B2 (en) 2001-05-04 2004-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
WO2003098662A2 (en) 2002-05-14 2003-11-27 Tokyo Electron Limited PLASMA ETCHING OF Cu-CONTAINING LAYERS
US6884730B2 (en) 2002-07-02 2005-04-26 Headway Technologies, Inc. Method of etching a film of magnetic material and method of manufacturing a thin-film magnetic head
US6933239B2 (en) 2003-01-13 2005-08-23 Applied Materials, Inc. Method for removing conductive residue
US6841484B2 (en) 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
JP2004332045A (ja) 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
US7371688B2 (en) 2003-09-30 2008-05-13 Air Products And Chemicals, Inc. Removal of transition metal ternary and/or quaternary barrier materials from a substrate
US7341946B2 (en) 2003-11-10 2008-03-11 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7115522B2 (en) 2004-07-09 2006-10-03 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US7196955B2 (en) 2005-01-12 2007-03-27 Hewlett-Packard Development Company, L.P. Hardmasks for providing thermally assisted switching of magnetic memory elements
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
JP4860219B2 (ja) 2005-02-14 2012-01-25 東京エレクトロン株式会社 基板の処理方法、電子デバイスの製造方法及びプログラム
US7214626B2 (en) 2005-08-24 2007-05-08 United Microelectronics Corp. Etching process for decreasing mask defect
US20070238301A1 (en) 2006-03-28 2007-10-11 Cabral Stephen H Batch processing system and method for performing chemical oxide removal
US7795148B2 (en) 2006-03-28 2010-09-14 Tokyo Electron Limited Method for removing damaged dielectric material
US7368393B2 (en) 2006-04-20 2008-05-06 International Business Machines Corporation Chemical oxide removal of plasma damaged SiCOH low k dielectrics
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
US9245739B2 (en) * 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
EP2011898B1 (en) * 2007-07-03 2021-04-07 Beneq Oy Method in depositing metal oxide materials
KR101330707B1 (ko) 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
US8481423B2 (en) 2007-09-19 2013-07-09 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
US8247030B2 (en) 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
US7943527B2 (en) 2008-05-30 2011-05-17 The Board Of Trustees Of The University Of Illinois Surface preparation for thin film growth by enhanced nucleation
US8058179B1 (en) * 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US20110139748A1 (en) 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US8227344B2 (en) 2010-02-26 2012-07-24 Tokyo Electron Limited Hybrid in-situ dry cleaning of oxidized surface layers
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
JP5416280B2 (ja) 2010-08-19 2014-02-12 株式会社アルバック ドライエッチング方法及び半導体装置の製造方法
US8546263B2 (en) 2011-04-27 2013-10-01 Applied Materials, Inc. Method of patterning of magnetic tunnel junctions
US9666414B2 (en) 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
US8808561B2 (en) 2011-11-15 2014-08-19 Lam Research Coporation Inert-dominant pulsing in plasma processing systems
US20130129922A1 (en) 2011-11-21 2013-05-23 Qualcomm Mems Technologies, Inc. Batch processing for electromechanical systems and equipment for same
US8633115B2 (en) 2011-11-30 2014-01-21 Applied Materials, Inc. Methods for atomic layer etching
US8883028B2 (en) 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
JP2014049466A (ja) 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
US9177780B2 (en) 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
JP6035117B2 (ja) 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5918108B2 (ja) 2012-11-16 2016-05-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
FR3000600B1 (fr) * 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
TWI625424B (zh) * 2013-03-13 2018-06-01 應用材料股份有限公司 蝕刻包含過渡金屬的膜之方法
US20140349469A1 (en) 2013-05-22 2014-11-27 Qualcomm Mems Technologies, Inc. Processing for electromechanical systems and equipment for same
US9362163B2 (en) * 2013-07-30 2016-06-07 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
US20150111374A1 (en) 2013-10-18 2015-04-23 International Business Machines Corporation Surface treatment in a dep-etch-dep process
FR3017241B1 (fr) * 2014-01-31 2017-08-25 Commissariat Energie Atomique Procede de gravure plasma
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9257638B2 (en) 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
FR3023971B1 (fr) 2014-07-18 2016-08-05 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
US9349637B2 (en) 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US9362131B2 (en) 2014-08-29 2016-06-07 Applied Materials, Inc. Fast atomic layer etch process using an electron beam
US9627608B2 (en) 2014-09-11 2017-04-18 Lam Research Corporation Dielectric repair for emerging memory devices
US9240315B1 (en) 2014-10-10 2016-01-19 Applied Materials, Inc. CVD oxide surface pre-conditioning by inductively coupled O2 plasma
WO2016100873A1 (en) 2014-12-18 2016-06-23 The Regents Of The University Of Colorado, A Body Corporate Novel methods of atomic layer etching (ale) using sequential, self-limiting thermal reactions
US9633867B2 (en) * 2015-01-05 2017-04-25 Lam Research Corporation Method and apparatus for anisotropic tungsten etching
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
US9425041B2 (en) * 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9892935B2 (en) 2015-05-28 2018-02-13 International Business Machines Corporation Limiting electronic package warpage with semiconductor chip lid and lid-ring
US9449843B1 (en) 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9620376B2 (en) 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
KR20170050056A (ko) 2015-10-29 2017-05-11 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US9735024B2 (en) * 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US10727073B2 (en) * 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10229837B2 (en) 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US10256108B2 (en) 2016-03-01 2019-04-09 Lam Research Corporation Atomic layer etching of AL2O3 using a combination of plasma and vapor treatments
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
US10692724B2 (en) * 2016-12-23 2020-06-23 Lam Research Corporation Atomic layer etching methods and apparatus
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517192A (ja) 1999-02-17 2003-05-20 アプライド マテリアルズ インコーポレイテッド 誘電体の腐食防止方法
US20150270140A1 (en) 2014-06-09 2015-09-24 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
JP2017022368A (ja) 2015-06-05 2017-01-26 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ＧａＮ及びその他のＩＩＩ−Ｖ材料の原子層エッチング
US20170053810A1 (en) 2015-08-19 2017-02-23 Lam Research Corporation Atomic layer etching of tungsten and other metals
JP2017063186A (ja) 2015-08-19 2017-03-30 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ タングステンおよび他の金属の原子層エッチング

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Younghee Lee et al.，Selectivity in Thermal Atomic Layer Etching Using Sequential, Self-Limiting Fluorination and Ligand-Exchange Reactions，Chemistry of Materials，米国，American Chemical Society，2016年，vol. 28，p. 7657-7665

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022185118A (ja) * 2017-02-27 2022-12-13 ラム リサーチ コーポレーション 原子層エッチングにおける方向性の制御
JP7423723B2 (ja) 2017-02-27 2024-01-29 ラム リサーチ コーポレーション 原子層エッチングにおける方向性の制御

Also Published As

Publication number Publication date
EP3586357A4 (en) 2021-01-06
US20180247832A1 (en) 2018-08-30
US20190157105A1 (en) 2019-05-23
US10229837B2 (en) 2019-03-12
JP7423723B2 (ja) 2024-01-29
TW202226369A (zh) 2022-07-01
SG11201907625UA (en) 2019-09-27
JP2020508579A (ja) 2020-03-19
TWI800279B (zh) 2023-04-21
CN110337709A (zh) 2019-10-15
WO2018157090A1 (en) 2018-08-30
US20180366343A9 (en) 2018-12-20
TWI760446B (zh) 2022-04-11
EP3586357A1 (en) 2020-01-01
CN118571754A (zh) 2024-08-30
CN110337709B (zh) 2024-05-28
US10559475B2 (en) 2020-02-11
JP2022185118A (ja) 2022-12-13
KR20190115099A (ko) 2019-10-10
TW201842575A (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
JP7159180B2 (ja) 原子層エッチングにおける方向性の制御
US10784118B2 (en) Atomic layer etching using a combination of plasma and vapor treatments
US10096487B2 (en) Atomic layer etching of tungsten and other metals
TWI453814B (zh) 用於電漿蝕刻性能增強的方法
CN110739211B (zh) 使用等离子体改性的介电材料的选择性循环干式蚀刻工艺
TWI788584B (zh) 循環蝕刻製程
TW201937575A (zh) 半導體製程中之間隔物限定的直接圖案化方法
JP6735408B2 (ja) 酸ハロゲン化物を用いた原子層エッチング
TWI766866B (zh) 蝕刻方法
TW201818465A (zh) 被處理體之處理方法
Lin et al. Selective atomic layer etching of HfO2 over silicon by precursor and substrate-dependent selective deposition
Darnon et al. Patterning of narrow porous SiOCH trenches using a TiN hard mask
TWI831850B (zh) 將半導體元件上的矽化鎳層圖案化之方法
TW202331839A (zh) 透過熱原子層蝕刻的高深寬比孔洞中之蝕刻輪廓的控制
Lin et al. Selective atomic layer etching of HfO
WO2024211411A1 (en) Performing atomic layer etching using a silane-based chemistry
CN115198246A (zh) 用于形成包括氮化硅的图案化结构的方法和系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221012

R150 Certificate of patent or registration of utility model

Ref document number: 7159180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150