KR20240006268A - 금속 산화막의 원자층 식각 방법 - Google Patents

금속 산화막의 원자층 식각 방법 Download PDF

Info

Publication number
KR20240006268A
KR20240006268A KR1020220083113A KR20220083113A KR20240006268A KR 20240006268 A KR20240006268 A KR 20240006268A KR 1020220083113 A KR1020220083113 A KR 1020220083113A KR 20220083113 A KR20220083113 A KR 20220083113A KR 20240006268 A KR20240006268 A KR 20240006268A
Authority
KR
South Korea
Prior art keywords
gas
oxide film
metal oxide
film
fluorine
Prior art date
Application number
KR1020220083113A
Other languages
English (en)
Inventor
정성웅
곽정훈
권병향
조용준
Original Assignee
에스케이스페셜티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이스페셜티 주식회사 filed Critical 에스케이스페셜티 주식회사
Priority to KR1020220083113A priority Critical patent/KR20240006268A/ko
Priority to PCT/KR2023/009514 priority patent/WO2024010368A1/ko
Priority to TW112125266A priority patent/TW202403837A/zh
Publication of KR20240006268A publication Critical patent/KR20240006268A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

소정의 하부막 상에 형성되어 있는 금속 산화막을 원자층 식각하는 방법이 개시된다. 일 실시예에 따른 원자층 식각 방법은, 불소 함유 가스를 공급하여 상기 금속 산화막의 표면과 반응하도록 하여 불소화 표면층을 형성하는 불소화 단계 및 상기 기판으로 화학적 식각 가스를 공급하여 상기 불소화 표면층을 제거하는 화학적 식각 단계를 포함하고, 상기 불소화 단계 및 상기 화학적 식각 단계를 포함하는 사이클을 소정 횟수 반복하여 수행하여, 상기 금속 산화막의 일부를 제거하고, 상기 불소 함유 가스는 상기 하부막과 반응하여 비휘발성 패시베이션막을 형성한다.

Description

금속 산화막의 원자층 식각 방법{Atomic layer etching method of metal oxide layer}
본 발명은 반도체 식각 공정에 관한 것으로, 보다 구체적으로 하부막에 대하여 높은 식각 선택비를 갖는 금속 산화막의 원자층 식각(Atomic Layer Etching, ALE) 공정에 관한 것이다.
반도체 소자들의 초고집적화 및 초미세화가 지속적으로 진행됨에 따라, 박막의 두께는 물론 패턴의 선폭(Critical Dimension, CD)도 점점 작아지고 있다. 예를 들어, 디램(DRAM) 소자를 구성하는 트랜지스터의 도전막이나 유전체막의 두께가 얇아짐과 동시에 선폭도 5nm 이하로 작아지고 있다. 이러한 초미세 초박형 패턴을 갖는 반도체 소자의 제조에 있어서는, 기존의 물리적/화학적 공정이나 플라즈마 공정으로는 원자 수준의 제어가 어려울뿐만 아니라 표면 손상 등의 이슈를 야기하므로, 증착 공정은 물론 식각 공정에서도 원자 수준의 처리 공정(atomic scale processing)에 대한 필요성이 점점 증대되고 있다.
박막 두께의 제어가 원자층 또는 분자층 단위로 제어가 가능한 반도체 소자의 제조 공정으로, 원자층 증착(Atomic Layer Deposition, ALD) 공정과 원자층 식각(ALE) 공정이 알려져 있다. 그런데, ALD 공정을 이용하여 증착한 박막의 두께가 아주 얇은 경우에는, 해당 박막으로는 요구되는 물성을 맞추기 어려워지는 문제가 생긴다. 왜냐하면, 박막이 일정 두께 이하로 얇게 증착될 경우에는, 증착된 막의 결정성이 좋지 않아 누설 전류 특성 등과 같은 물성이 나쁘기 때문이다. 이러한 물성의 열화를 방지하기 위해서는, 증착되는 박막의 두께가 일정 수준 이상이 될 필요가 있지만, 박막의 두께가 두꺼워지게 되면 요구되는 유전율이나 커패시턴스를 확보하기 어려운 현상이 초래된다.
따라서 요구되는 물성을 충족하면서도 박막 두께를 일정 수준 이하로 낮추기 위해서는, 증착 공정을 이용하여 결정성이 좋은 막을 소정의 두께 이상으로 형성한 이후에, ALE 공정을 이용하여 원자층 또는 분자층 단위로 증착된 막을 제거함으로써 더 얇게 만들 필요가 있다. 예를 들어, 한국공개특허 제2019-0136438호, “박막 형성 방법”(특허문헌 1)에서는 ALD 공정을 이용하여 지르코늄 산화막 또는 알루미늄 산화막을 형성한 다음, ALE 공정으로 식각함으로써, 결정성이 우수한 박막을 형성하는 방법이 개시되어 있다.
그런데, 전술한 ALE 공정을 이용하여 박막을 식각할 경우에, 피식각막이 식각되는 도중에 식각이 되어서는 안되는 다른 박막이 함께 식각되거나 또는 손상되는 문제가 발생할 수 있다. 만일, 식각 공정 중에 원하지 않는 다른 박막의 식각이나 표면 손상이 생기게 되면, 반도체 소자의 불량을 초래하는 원인이 될 수 있다. 특히, 반응성을 확보하기 위하여, 공정 가스를 플라즈마화시킬 경우에, 이러한 문제가 발생할 가능성은 더 높아진다.
예를 들어, 특정 반도체 소자, 예컨대 디램 소자의 커패시터 등의 제조에 있어서, 증착 공정(예컨대, ALD 공정) 및 ALE 공정을 차례대로 적용하여 결정성이 우수하면서도 동시에 얇은 두께를 갖는 고유전체 금속 산화막을 형성하는 공정이 제안되어 있다. 이 때, ALD 등의 증착 공정에서 금속 산화막은 소정의 하부막, 예컨대 티타늄 질화막(TiN) 상에 증착된다. 그리고 증착된 금속 산화막을 박형화하기 위하여 ALE 공정을 적용한다.
이러한 공정 시퀀스에서는, ALE 공정의 진행 중에 금속 산화막의 표면에 손상이 유발되거나 및/또는 하부막이 함께 식각되는 현상이 초래될 가능성이 있다. 특히, 한국공개특허 제2019-0142407호, “첨단 패턴화 적용을 위한 원위치의 선택적 증착 및 에칭”(특허문헌 2)에서는 동일한 식각 가스를 사용하는 ALE 공정에서, 지르코늄 산화막, 하프늄 산화막 등의 금속 산화막 이외에도 티타늄 질화막도 식각 대상의 하나로 개시되어 있다. 이에 의하면, 해당 식각 가스를 사용하는 ALE 공정의 경우에는 금속 산화막이 식각되는 동안에 그 하부의 티타늄 질화막도 식각되어 제거되기가 쉽다.
한국공개특허 제2019-0136438호 한국공개특허 제2019-0142407호
본 발명이 해결하고자 하는 과제는, 지르코늄 산화막, 하프늄 산화막, 하프늄 지르코늄 산화막 등의 단일 또는 복합 금속 산화막을 ALE 공정으로 식각함에 있어서, 그 하부막에 대해서는 식각을 유발하지 않고, 식각 타겟막인 금속 산화막의 표면 손상 등을 야기하지 않는 ALE 공정을 제공하는 것이다.
상기한 과제를 해결하기 위한 본 발명의 일 실시예는, 소정의 하부막 상에 형성되어 있는 금속 산화막을 원자층 식각하는 방법으로서, 불소 함유 가스를 공급하여 상기 금속 산화막의 표면과 반응하도록 하여 불소화 표면층을 형성하는 불소화 단계 및 상기 기판으로 화학적 식각 가스를 공급하여 상기 불소화 표면층을 제거하는 화학적 식각 단계를 포함하고, 상기 불소화 단계 및 상기 화학적 식각 단계를 포함하는 사이클을 소정 횟수 반복하여 수행하여, 상기 금속 산화막의 일부를 제거하고, 상기 불소 함유 가스는 상기 하부막과 반응하여 비휘발성 패시베이션막을 형성한다.
상기 실시예의 일 측면에 의하면, 상기 불소 함유 가스는 비플라즈마 상태이며, 상기 불소화 단계의 공정 온도는 200~500℃일 수 있다. 바람직하게는, 상기 불소화 단계의 공정 온도는 300~400℃일 수 있다.
상기 실시예의 다른 측면에 의하면, 상기 불소 함유 가스는 HF 가스, NF3 가스, F3NO 가스 및 FNO 가스로 이루어진 그룹에서 선택된 하나 이상의 가스를 포함하고, 상기 하부막은 티타늄 질화막일 수 있다. 이 때, 상기 HF 가스는 무수 HF 가스일 수 있다. 그리고 상기 비휘발성 패시베이션층은 2불화티타늄(TiF2)와 3불화티타늄(TiF3) 중에서 하나 이상을 포함할 수 있다. 또한, 상기 화학적 식각 가스는 TiCl4 가스 및 SiCl4 가스로 이루어진 그룹에서 선택된 하나 이상의 가스를 포함할 수 있다.
상기 실시예의 또 다른 측면에 의하면, 상기 금속 산화막은 하프늄 산화막, 지르코늄 산화막 및 하프늄 지르코늄 복합 산화막으로 이루어진 그룹에서 선택된 하나 이상의 산화막을 포함할 수 있다.
전술한 본 발명의 실시예에 의하면, ALE 공정을 이용한 금속 산화막의 식각 공정에 있어서, 불소 함유 가스로서 금속 산화막의 하부막과 반응하여 비휘발성 패시베이션층을 형성하는 가스를 사용하고 및/또는 상대적으로 분자의 크기가 큰 가스를 사용하므로, 반응성을 제어하고 또한 금속 산화막의 입자 경계 등을 통한 가스의 확산을 억제할 수 있어서, 하부막에 대하여 높은 선택비로 금속 산화막을 식각하는 것이 가능하다.
도 1a 및 도 1b는 각각 종래의 플라즈마 ALE 공정에 따른 실험 결과를 보여 주는 투과 전자 현미경 사진이다.
도 1c 및 도 1d는 각각 저온에서 종래의 플라즈마 ALE 공정에 따른 실험 결과를 보여 주는 투과 전자 현미경 사진이다.
도 1e는 종래의 열 플라즈마 ALE 공정에 따른 실험 결과를 보여 주는 투과 전자 현미경 사진이다.
도 2는 종래의 ALE 공정에 따른 식각 과정을 모식적으로 보여 주는 도면이다.
도 3은 본 발명의 실시예에 따른 ALE 식각 과정을 모식적으로 보여 주는 도면이다.
도 4는 본 발명의 일 실시 형태에 따른 금속 산화막의 원자층 식각 방법을 나타내는 흐름도이다.
도 5a 내지 도 5c는 각각 도 4에 도시되어 있는 원자층 식각 방법의 각 공정을 행하고 있을 때의 상태를 모식적으로 도시하는 단면도이다.
도 6은 본 발명의 실시예에 따른 ALE 식각 공정에 의한 실험 결과를 보여 주는 투과 전자 현미경 사진이다.
이하, 본 발명의 실시예를 첨부된 도면들을 참조하여 상세하게 설명한다. 본 명세서에서 사용되는 용어 및 단어들은 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 발명의 의도 또는 관례 등에 따라 달라질 수 있다. 따라서 후술하는 실시예에서 사용된 용어는, 본 명세서에 구체적으로 정의된 경우에는 그 정의에 따르며, 구체적인 정의가 없는 경우는 당업자들이 일반적으로 인식하는 의미로 해석되어야 할 것이다.
원자층 식각(ALE)은 순차적 자기 제한 반응을 이용하는 막 식각 기술로서, 피식각막의 표면에서만 반응하므로 원자층 단위로 식각 제어가 가능하다. 반도체 소자, 예컨대 디램의 고유전체막으로 사용되는 하프늄 산화막, 지르코늄 산화막, 하프늄 지르코늄 복합 산화막 등의 고유전체 금속 산화막을 ALE 공정을 적용하여 식각할 경우에, 원자층 단위의 식각을 위한 자기 제한 특성이 요구될 뿐만 아니라 금속 산화막의 표면 손상을 야기하거나 및/또는 그 하부막을 식각하지 않아야 한다. 즉, 금속 산화막에 대한 ALE 공정의 반응성(원자층 단위의 식각)을 제어할 수 있어야 하며 또한 하부막에 대해서는 높은 식각 선택비를 보여야 한다.
ALE 공정을 이용한 금속 산화막의 식각 공정에서는 최소한 2가지 반응 메커니즘이 알려져 있다. 첫 번째 반응 메커니즘은 금속 산화막을 염소 함유 가스와 직접 반응시키는 제거하는 직접 염소화(direct chlorination) 반응이다. 이 경우에, 염소 함유 가스는 비플라즈마 상태로 공급되거나 또는 플라즈마 상태로 공급될 수 있는데, 전자의 경우에는 공정 온도를 500℃로 높여도 반응성이 낮아서 금속 산화막이 잘 식각되지 않는다. 반면, 후자의 경우에는, 공정 온도에 비례하여 반응성이 높아 금속 산화막의 식각이 잘 이루어지지만, 플라즈마 상태의 염소 함유 가스가 지나치게 반응성이 높아서 원자층 단위로 식각을 제어하는데 어려움이 발생한다.
두 번째 반응 메커니즘은 금속 산화막을 불소 함유 가스와 반응시켜서 표면을 개질, 즉 불소화(fluorination)한 다음, 화학적 식각 가스를 이용한 리간드 교환(ligand exchange)을 통해 상대적으로 낮은 온도에서도 증발될 수 있는 물질로 변환시켜서 제거하는 것이다. 이 경우에도 불소 함유 가스는 비플라즈마 상태로 공급(이하, ‘열 ALE(thermal ALE)’라 함)되거나 또는 플라즈마 상태로 공급(이하, ‘플라즈마 ALE’라 함)될 수 있다. 다만, 후술하는 바와 같이, 플라즈마 ALE의 경우에는, 플라즈마화된 가스의 반응성이 비플라즈마 상태로 공급되는 경우보다 상대적으로 커서 금속 산화막의 표면 손상을 야기하거나 및/또는 원자층 단위의 식각 제어가 쉽지 않은 단점이 있다.
그런데, 상기 두 번째 반응 메커니즘에 의할 경우에, 한국공개특허 제2019-0142407호 (특허문헌 1)에서도 개시되어 있는 바와 같이, 사용되는 불소 함유 가스 및/또는 화학적 식각 가스의 종류에 따라서 하부막도 금속 산화막과 함께 식각되는 문제가 발생할 수 있는데, 이하 실험 결과를 토대로 이에 대하여 보다 상세하게 설명하기로 한다.
도 1a 및 도 1b는 각각 플라즈마 ALE 공정을 사용하여 지르코늄 산화막을 식각할 경우에, 그 하부의 티타늄 질화막도 식각되는 현상을 보여 주는 투과 전자 현미경(Tansmission Electron Microscopy, TEM) 사진이다. 여기서, 도 1a는 불소 함유 가스로 플라즈마 NF3 가스를 사용하고, 화학적 식각 가스로 TiCl4 가스를 사용한 경우이고, 도 1b는 불소 함유 가스로 플라즈마 CF4 가스를 사용하고, 화학적 식각 가스로 역시 TiCl4을 사용한 경우이다.
도 1a를 참조하면, 플라즈마 NF3 가스를 30초 동안 공급하고, 이후에 TiCl4 가스를 30초 동안 공급하는 ALE 공정의 사이클을 각각 5회, 10회, 15회 반복하여 수행할 경우에, 약 80Å 두께의 지르코늄 산화막이 약 65Å, 40Å, 20Å의 두께로 식각되는 동안에, 그 하부의 티타늄 산화막이 식각되어 제거되는 것을 알 수 있다. 도 1b를 참조하면, 플라즈마 CF4 가스를 30초 동안 공급하고, 이후에 TiCl4 가스를 30초 동안 공급하는 ALE 공정의 사이클을 각각 5회, 10회, 15회 반복하여 수행할 경우에, 약 80Å 두께의 지르코늄 산화막이 약 80Å, 75Å, 62Å의 두께로 식각되는 동안에, 10회의 사이클 이후에는 그 하부의 티타늄 산화막이 식각되어 제거되는 것을 알 수 있다.
그리고 도 1c 및 도 1d도 각각 플라즈마 ALE를 사용하여 지르코늄 산화막을 식각할 경우에, 그 하부의 티타늄 질화막이 식각되는 현상을 보여 주는 투과 전자 현미경(TEM) 사진으로서, 공정 온도를 약 300℃로 설정한 경우이다. 도 1c는 불소 함유 가스로 플라즈마 NF3 가스를 사용하고, 화학적 식각 가스로 DMAC 가스를 사용한 경우이고, 도 1d는 불소 함유 가스로 플라즈마 CF4 가스를 사용하고, 화학적 식각 가스로 DMAC 가스를 사용한 경우이다.
도 1c를 참조하면, 플라즈마 NF3 가스를 30초 동안 공급하고, 이후에 DMAC 가스를 30초 동안 공급하는 ALE 공정의 사이클을 5회 반복하여 수행할 경우에, 약 80Å 두께의 지르코늄 산화막이 약 59Å의 두께로 식각되는 동안에, 그 하부의 티타늄 산화막이 식각되어 제거되는 것을 알 수 있다. 그리고 도 1d를 참조하면, 플라즈마 CF4 가스를 30초 동안 공급하고, 이후에 DMAC 가스를 30초 동안 공급하는 ALE 공정의 사이클을 각각 5회, 10회, 15회 반복하여 수행할 경우에, 약 80Å 두께의 지르코늄 산화막이 각각 약 76Å, 45Å, 19Å의 두께로 식각되는 동안에, 10회의 사이클 이후에는 그 하부의 티타늄 산화막이 식각되어 제거되는 것을 알 수 있다.
그리고 도 1e는 열 ALE를 사용하여 지르코늄 산화막을 식각할 경우에, 그 하부의 티타늄 질화막이 식각되는 현상을 보여 주는 투과 전자 현미경(TEM) 사진으로서, 불소 함유 가스로는 ClF3 가스를 사용하고, 화학적 식각 가스로 TiCl4 가스를 사용한 경우이다. 도 1e를 참조하면, ClF3 가스를 10초 동안 공급하고, 이후에 TiCl4 가스를 10초 동안 공급하는 ALE 공정의 사이클을 각각 5회, 10회, 15회 반복하여 수행할 경우에, 약 10회의 사이클 이후부터 티타늄 산화막이 식각되기 시작해서 15회의 사이클 이후에는 거의 모두 제거되는 것을 알 수 있다. 다만, 도 1e의 실험예에서는 ALE 사이클을 15회까지 반복하더라도 약 80Å 두께의 지르코늄 산화막은 거의 식각되지 않는데, 이것은 300℃의 저온 공정에서는 생성된 ZrF4의 리간드 교환 반응이 원활하게 일어나지 않기 때문인 것으로 추정된다.
도 2는, 도 1a 내지 도 1e의 실험 결과와 같이, 종래의 ALE 공정을 이용하여 금속 산화막(예컨대, 지르코늄 산화막)의 식각할 경우에, 하부막이 함께 식각되는 과정을 모식적으로 보여 주는 도면이다. 도 2에서 A, B, C, D는 모두 해당 반응으로 생성되는 반응 부산물을 나타낸다. 도 2를 참조하면, 불소 함유 가스로 플라즈마 NF3 가스, 플라즈마 CF4 가스 또는 ClF3 가스를 사용할 경우에는, 지르코늄 산화막과 반응을 하여 TiF4(끓는점: 약 400℃ 이상)를 형성하며, 그 이후에 화학적 식각 가스로 TiCl4 가스 또는 DMAC 가스를 공급하면 TiF4가 상대적으로 낮은 온도에서 증발하는 TiCl4(끓는점: 약 136℃ 이상)로 리간드 치환되어서, 지르코늄 산화막과 함께 티타튬 질화막도 식각되는 것을 알 수 있다. 이와 같이, 지르코늄 산화막의 하부막인 티타늄 질화막이 식각되는 것은, 지르코늄 산화막이 불소 함유 가스와 반응하여 TiF4를 형성함으로써, 패시베이션막으로서의 기능을 하지 못하기 때문이다.
이상의 실험 결과에 기초하면, 금속 산화막과는 반응을 하지만 하부막, 예컨대 티타늄 질화막과의 반응을 차단시키거나 및/또는 반응성을 억제할 수 있는 소재(불소 함유 가스 및/또는 화학적 식각 가스)가 식각 선택비를 높일 수 있을 것으로 예측된다. 보다 구체적으로, 금속 산화막의 입자 경계(grain boundary)를 통한 가스의 확산(diffsion)을 억제하거나 또는 최소화하면, 불소 함유 가스가 그 하부막인 티타늄 질화막과 접촉하는 것을 차단 또는 억제할 수 있다. 그리고 불소 함유 가스의 반응성을 제어하여 하부막과 반응을 하더라도 패시베이션막을 형성하도록 함으로써, 화학적 식각 가스에 의하여 티타늄 질화막이 식각되는 것을 방지 또는 억제할 수 있다. 후술하는 바와 같이, 본 발명에 의하면, 불소 함유 가스로 상대적으로 입자의 크기가 큰 가스, 예컨대 HF 가스, NF3 가스, F3NO 가스, FNO 가스 등을 사용할 경우에, 금속 산화막의 입자 경계를 통한 가스의 확산이 차단되거나 또는 억제될 수 있고 또한 반응성 제어를 통해 패시베이션막을 형성할 수 있어서, 그 하부에 위치하는 막, 예컨대 티타늄 질화막의 식각을 방지하거나 또는 최소화할 수 있다. 그리고 화학적 식각 가스로는 반응 후에 충분한 증기압을 가지는 부산물을 생성하는 소재, 예컨대 TiCl4 가스, SiCl4 가스를 사용함으로써, 공정챔버 내에 잔류하는 반응 부산물에 의하여 금속 산화막의 식각율이 낮아지거나 또는 식각이 멈추는 것을 방지할 수 있다.
도 3은 HF 가스를 불소 함유 가스로 사용하는 열 ALE 공정을 이용하여 금속 산화막(예컨대, 지르코늄 산화막)을 식각할 경우에, 그 하부의 티타늄 질화막이 불소 함유 가스와 반응하지 않아서 식각되지 않는 과정을 모식적으로 보여 주는 도면이다. 도 3에서도 A, B, C, D는 모두 반응 부산물을 나타낸다. 도 3을 참조하면, 불소 함유 가스로 HF 가스를 사용할 경우에는, 지르코늄 산화막과는 반응을 하여 ZrF4를 형성하지만, 그 하부의 티타늄 질화막과는 반응을 하지 않거나 억제된다. 따라서 그 이후에 화학적 식각 가스로 TiCl4 가스를 공급할 경우에, ZrF4는 휘발성이 큰 ZrCl4로 리간드 치환되어서 제거되지만, 티타튬 질화막은 TiCl4와도 반응을 하지 않아서 식각되지 않는 것을 알 수 있다.
그리고 본 발명의 실시예에 의하면, 불소 함유 가스의 반응성을 제어할 수 있는 경우에는, 불소가 상대적으로 불충분한 분위기를 조성함으로써, 설령 불소 함유 가스가 티타늄 질화막과 반응을 하더라도 TiF4가 아닌 TiF2 및/또는 TiF3를 상대적으로 많이 생성하도록 할 수 있다. 그런데, TiF2와 TiF3는 끊는 점이 각각 2152℃, 1400℃로서 ALE 공정 온도(예컨대, 400℃ 이하)에서는 거의 휘발되지 않는다. 그 결과, 불소 함유 가스와 티타늄 질화막과의 반응 생성물인 TiF2와 TiF3는 패시베이션층으로서 작용을 하여, 후속 사이클에서 티타늄 질화막과 불소 함유 가스의 추가적인 반응을 차단하는 것이 가능하다. 따라서 본 발명의 실시예에 의하면, 티타늄 질화막에 대하여 높은 선택비로 금속 산화물을 식각하는 것이 가능하다.
도 4는 본 발명의 일 실시 형태에 따른 금속 산화막의 원자층 식각 방법을 나타내는 흐름도이고, 도 5a 내지 도 5c는 도 4에 도시되어 있는 원자층 식각 방법의 각 공정을 행하고 있을 때의 상태를 모식적으로 도시하는 단면도이다.
도 4 및 도 5a를 참조하면, 기판(10) 상의 소정의 물질막(하부막, 20) 상에 금속 산화막(30)이 형성되어 있는 피처리체(1)를 준비한다(단계 S1). 예를 들어, 본 단계에서는 ALE 공정을 수행하기 위한 공정 챔버 내부의 지지대 상에 피처리체(1)를 로딩시키는 과정일 수 있다. 또는, ALD 공정과 ALE 공정이 인-시츄로 진행되는 장치에 있어서는, 하나의 공정 챔버 내에서 ALD 공정을 이용하여 기판(10) 상의 하부막(20) 상에 금속 산화막(30)을 증착하는 공정을 완료한 후에 ALE 공정을 시작하기 위하여 준비하는 과정에 해당될 수 있다. 이러한 피처리체(1)는 반도체 소자, 예컨대 디램 제조 중에서의 구조체를 모식적으로 모방한 것으로, 금속 산화막(30)의 상면이 피처리면이 되고, 후속되는 ALE 공정을 통해 피처리면이 원자층 단위로 식각되어 제거된다.
여기서, 기판(10)은 반도체 웨이퍼로서, 예컨대 실리콘 웨이퍼일 수 있으나, 이에만 한정되는 것은 아니다. 그리고 하부막(20)은 반드시 기판(10) 상에 바로 형성되어 있을 필요가 없으며, 그 중간에 하나 이상의 물질막이 개재되어 있어도 된다. 개재되어 있는 물질막은 절연막 및/또는 도전막일 수 있으며, 그 종류나 막의 층수 등에 특별한 제한이 없다. 일례로, 하부막(20)은 디램의 커패시터 소자를 구성하는 일부로서, 하부 전극으로 사용되는 도전막의 상측에 형성되어 있는 티타늄 질화막일 수 있다.
본 실시 형태에 의하면, 금속 산화막(30)은 예컨대 HfO2, ZrO2, HfZrO2, Al2O3, Y2O3, La2O3, Ta2O5 및 이들의 조합물로 구성된 그룹으로부터 선택될 수 있다. 바람직하게는, 금속 산화막(30)은 HfO2, ZrO2, HfZrO2 및 이들의 조합물로 구성된 그룹으로부터 선택되어도 된다. 금속 산화막(30)은 적어도 고유전체 특성을 보여줄 수 있도록 결정학적으로 안정화된 막인 것이 바람직하며, 특히 후술하는 ALE 공정을 통해 금속 산화막(30)의 일정 부분이 식각되어 제거되더라도 막의 결정성은 유지되는 것이 좋다.
본 실시예에 의하면, 금속 산화막(30)을 형성하는 방법에 특별한 제한이 없다. 예를 들어, 금속 산화막(30)은 공지된 ALD 공정을 통해 형성된 막이거나 또는 ALD 공정이 아닌 다른 증착 공정, 예컨대 플라즈마강화 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 형성된 막일 수도 있다. 그리고 금속 산화막(30)의 두께는 특별한 제한이 없는데, ALE 공정을 통해 최종적으로 남기고자 하는 막의 두께(예컨대, 디램 소자의 커패시터용 고유전체 산화막인 경우에는 5nm 미만) 보다는 커야 한다. 예를 들어, 금속 산화막(30)의 두께는 5nm 초과 30nm 이하일 수 있다.
도 4 및 도 5b를 참조하면, 불소 함유 가스를 포함하는 공정 가스를 공정 챔버의 내부로 공급하여 금속 산화막(30)에 대한 불소화 과정을 수행한다(S2). 불소 함유 가스는 HF 가스, NF3 가스, F3NO 가스, FNO 가스 또는 이들의 조합일 수 있다. 본 단계에서는, 공급되는 불소 함유 가스에 의하여 금속 산화막(30a)의 표면은 불소화되어서, 불소화 표면층(31)을 형성한다. 예를 들어, 지르코늄 산화막(ZrO2)은 불소화되어 ZrF4를 형성할 수 있으며, 하프늄 산화막(HfO2)은 HfF4, 하프늄 지르코늄 복합 산화막(HfZrO2)은 HfZrF4의 불소화 표면층(31)을 형성할 수 있다.
반면, 단계 S2에서 불소 함유 가스는 하부막(20)과는 반응을 하지 않거나 또는 적어도 반응성이 억제된다. 왜냐하면, 전술한 바와 같이, 불소 함유 가스로 상대적으로 분자의 크기가 큰 가스, 예컨대 HF 가스, NF3 가스, F3NO 가스 또는 FNO 가스를 사용할 경우에는, 금속 산화막(30a)의 하부층인 티타늄 질화막(20)으로의 확산이 차단 또는 억제될 수 있기 때문이다.
본 실시예에 의하면, 불소 함유 가스는 플라즈마 상태가 아니라 기화되어 기체 상태로 공급되는 것이 바람직하다. 전술한 바와 같이, 플라즈마 상태의 불소 함유 가스는 반응성이 커서, 금속 산화막(30a)의 하부막(20)과 반응하기가 쉬우며, 이 경우에 하부막(20)의 표면은 완전히 불소화(예컨대, 티타늄 질화막의 경우에 TiF4로 불소화)되어 후속 공정(단계 S3)에서 공급되는 화학적 식각 가스에 의하여 제거될 수 있기 때문이다. 기화된 불소 함유 가스는 그 자체로 공급되거나 또는 아르곤이나 질소 가스 등과 같은 캐리어 가스와 함께 공급되어도 된다.
불소 함유 가스가 공급될 때, 금속 산화막(30)과의 반응을 유도하거나 또는 반응 속도를 높이기 위하여, 공정 챔버의 내부는 200~500℃의 온도로 설정될 수 있다. 예를 들어, 기판 지지체를 통하여 기판(10)을 포함하는 피처리체를 가열하거나 및/또는 원하는 온도의 캐리어 가스를 사용함으로써, 공정 챔버의 내부 온도가 희망하는 온도 범위가 되도록 할 수 있다. 바람직하게는, 공정 챔버의 내부 온도는 300~400℃인 것이 좋은데, 만일 공정 온도가 300℃보다 낮으면 반응성이 낮아서 공정 시간이 오래 소요될 수 있는 반면, 공정 온도가 400℃보다 높으면 불소 함유 가스가 하부막과 확실하게 반응하여 휘발성이 상대적으로 높은 불소화물(예컨대, TiF4)을 생성할 가능성이 높아진다.
본 실시예의 일 측면에 의하면, 불소 함유 가스 중에서 HF 가스는 무수불산으로부터 기체화된 것이 바람직하다.
본 실시예의 일 측면에 의하면, 저온 공정(예컨대, 400℃ 이하)을 통해 불소 함유 가스의 반응성을 제어하는 경우에는, 불소 함유 가스가 하부막(20), 예컨대 티타늄 질화막과 반응을 하게 되더라도, 반응의 결과로 형성되는 불소화물은 TiF2나 TiF3 등과 같은 화합물로서, TiF4에 비하여 끊는점이 높은 화합물이 된다. 왜냐하면, 단계 S2에서는 불소 함유 가스의 반응성이 억제될 경우에는, 충분한 양의 불소 함유 가스가 티타늄 질화막과의 반응에 공급되지 않기 공급되지 않기 때문이다. 따라서 단계 S2에서 불소 함유 가스가 하부막(20), 예컨대 티타늄 질화막과 반응하게 될 경우에는, 상대적으로 끊는점이 높은 TiF2 및/또는 TiF3에 의하여 비휘발성 패시베이션층이 형성된다. 그리고 생성된 비휘발성 패시베이션층은 티타늄 질화막의 노출된 표면에 부착되므로, 후속 공정에서 HF 가스가 티타늄 질화막과 접촉하여 반응하는 것을 차단할 수 있다.
그리고 도면에 도시되어 있지 않지만, 공정 챔버로 불소 함유 가스를 공급한 이후에는, 반응하지 않은 여분의 불소 함유 가스, 반응 부산물 및 캐리어 가스를 배출하기 위한 퍼지 가스를 공정 챔버로 공급하는 퍼지 과정을 추가로 수행해도 된다. 퍼지 가스로는 질소 가스나 아르곤 가스 등과 같은 불활성 가스를 사용할 수 있다. 만일, 단계 S2에서의 캐리어 가스와, 퍼지 단계에서의 퍼지 가스가 동일한 불활성 가스인 경우에는, 퍼지 가스만을 공급하기 위한 수단을 추가할 필요없이, 캐리어 가스를 진공 챔버로 공급하고 있는 상태에서 실리콘 전구체의 공급을 중단하기만 해도 퍼지 과정이 수행될 수 있다.
도 4 및 도 5c를 참조하면, 공정 챔버로 화학적 식각 가스를 공급하여, 불소화 표면층(31)의 불소를 다른 원소, 예컨대 염소로 치환시켜서 제거한다(S3). 이 때, 불소화 표면층(31)의 화합물, 예컨대 ZrF4, HfF4 및/또는 HfZrF4 등의 화합물은 리간드가 치환되어 ZrCl4, HfCl4 및/또는 HfZrCl4 등이 될 수 있다. 이러한 단계 S3에서의 반응 생성물인 ZrCl4, HfCl4 및/또는 HfZrCl4 등은, 반응물인 ZrF4, HfF4 및/또는 HfZrF4 등보다 끊는점이 낮아서 휘발성이 상대적으로 높다. 이에 따라, 염소로 치환된 불소화 표면층(31)은 식각되어 제거될 수 있다.
본 실시예의 일 측면에 의하면, 화학적 식각 가스의 종류에는 특별한 제한이 없다. 예를 들어, 화학적 식각 가스는 DMAC, TiCl4 등이 될 수 있다. 이들 화학적 식각 가스는 다른 가스들에 비하여 충분한 증기압을 가지는 부산물을 생성하기 때문에, 생성된 부산물이 불소화 표면층(31)에 잔류하는 것이 최소화될 수 있어서, 부산물의 의하여 불소화 표면층(31)이 식각되지 않는 것을 방지할 수 있다. 바람직하게는, 화학적 식각 가스는 TiCl4인 것이 좋다.
계속해서, 도면에 도시되어 있지 않지만, 공정 챔버의 내부로 퍼지 가스를 공급하여, 남아 있는 화학적 식각 가스, 반응 부산물, 캐리어 가스 등을 공정 챔버의 외부로 배기시킨다. 이에 따라, 금속 산화막(30)의 식각을 위한 원자층 식각(ALE) 공정의 1회 사이클이 완료되며, 두께가 감소한 금속 산화막(32)이 남게 된다.
계속해서 금속 산화막(32)이 원하는 두께로 식각될 때까지, 전술한 단계 S2 및 S3를 포함하는 ALE 공정 사이클을 소정 횟수 반복한다. 이 때, 사이클의 반복 횟수가 증가함에 따라서, 식각되어 제거되는 금속 산화막(32)의 양은 증가하며, 최종적으로 원하는 두께의 금속 산화막이 남는다.
도 6은 본 발명의 일 실시예에 따라 열 ALE 공정을 사용하여 지르코늄 산화막을 식각할 경우에, 그 하부의 티타늄 질화막이 식각되는 현상을 보여 주는 투과 전자 현미경(TEM) 사진으로서, 불소 함유 가스로는 HF 가스를 사용하고, 화학적 식각 가스로 TiCl4 가스를 사용한 경우이다. 공정 챔버의 온도는 각각 300℃와 400℃로 설정하였다. 도 6을 참조하면, HF 가스를 1초 동안 공급하고, 이후에 TiCl4 가스를 2초 동안 공급하는 ALE 공정의 사이클을 20회 반복하여 수행할 경우에, 지르코늄 산화막은 식각되지만 티타늄 질화막은 거의 식각되지 않는 것을 알 수 있다. 다만, 공정 챔버의 온도가 300℃인 경우보다 400℃인 경우에, 지르코늄 산화막의 식각율이 더 높게 나타난다.
이상에서 상세하게 설명드린 바와 같이, 본 발명의 실시예에서는 하프늄 산화막, 지르코늄 산화막 및/또는 하프늄 지르코늄 복합 산화막 등과 같은 금속 산화막을 식각함에 있어서, 금속 산화막의 식각 속도 제어 및 그 하부에 있는 물질막, 예컨대 티타늄 질화막의 식각 방지를 위하여, 열 ALE 공정을 적용한다. 특히, 열 ALE 공정에서는, 불소 함유 가스를 이용하여 표면을 개질한 후에, 화학적 식각 가스를 이용하여 개질된 표면층을 제거한다. 불소 함유 가스로 HF 가스, NF3 가스, F3NO 가스, FNO 가스를 사용하며, 화학적 식각 가스로 TiCl4, SiCl4를 사용한다. 전술한 실험 결과를 통해 알 수 있는 바와 같이, 열 ALE 공정에서 사용된 상기 불소 함유 가스는, 다른 소재와는 달리, 금속 산화막의 입자 경계를 통한 하부막으로의 확산이 억제될 수 있을 뿐만 아니라 반응성의 제어를 통해 패시베이션막이 형성되도록 할 수 있다. 따라서 이러한 본 발명의 실시예에 의하면, 하부막에 대하여 높은 선택비로 금속 산화막을 식각할 수 있어서, 하부막이 식각되는 것을 방지하거나 억제하는 것이 가능하다.
이상 바람직한 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 전술한 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims (8)

  1. 소정의 하부막 상에 형성되어 있는 금속 산화막을 원자층 식각하는 방법에 있어서,
    불소 함유 가스를 공급하여 상기 금속 산화막의 표면과 반응하도록 하여 불소화 표면층을 형성하는 불소화 단계; 및
    상기 기판으로 화학적 식각 가스를 공급하여 상기 불소화 표면층을 제거하는 화학적 식각 단계를 포함하고,
    상기 불소화 단계 및 상기 화학적 식각 단계를 포함하는 사이클을 소정 횟수 반복하여 수행하여, 상기 금속 산화막의 일부를 제거하고,
    상기 불소 함유 가스는 상기 하부막과 반응하여 비휘발성 패시베이션막을 형성하는 것을 특징으로 하는 금속 산화막의 원자층 식각 방법.
  2. 제1항에 있어서,
    상기 불소 함유 가스는 비플라즈마 상태이며, 상기 불소화 단계의 공정 온도는 200~500℃인 것을 특징으로 하는 금속 산화막의 원자층 식각 방법.
  3. 제2항에 있어서,
    상기 불소화 단계의 공정 온도는 300~400℃인 것을 특징으로 하는 금속 산화막의 원자층 식각 방법.
  4. 제1항에 있어서,
    상기 불소 함유 가스는 HF 가스, NF3 가스, F3NO 가스 및 FNO 가스로 이루어진 그룹에서 선택된 하나 이상의 가스를 포함하고,
    상기 하부막은 티타늄 질화막인 것을 특징으로 하는 금속 산화막의 원자층 식각 방법.
  5. 제4항에 있어서,
    상기 HF 가스는 무수 HF 가스인 것을 특징으로 하는 금속 산화막의 원자층 식각 방법.
  6. 제4항에 있어서,
    상기 비휘발성 패시베이션층은 2불화티타늄(TiF2)와 3불화티타늄(TiF3) 중에서 하나 이상을 포함하는 것을 특징으로 하는 금속 산화막의 원자층 식각 방법.
  7. 제4항에 있어서,
    상기 화학적 식각 가스는 TiCl4 가스 및 SiCl4 가스로 이루어진 그룹에서 선택된 하나 이상의 가스를 포함하는 것을 특징으로 하는 금속 산화막의 원자층 식각 방법.
  8. 제1항에 있어서,
    상기 금속 산화막은 하프늄 산화막, 지르코늄 산화막 및 하프늄 지르코늄 복합 산화막으로 이루어진 그룹에서 선택된 하나 이상의 산화막을 포함하는 것을 특징으로 하는 금속 산화막의 원자층 식각 방법.
KR1020220083113A 2022-07-06 2022-07-06 금속 산화막의 원자층 식각 방법 KR20240006268A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220083113A KR20240006268A (ko) 2022-07-06 2022-07-06 금속 산화막의 원자층 식각 방법
PCT/KR2023/009514 WO2024010368A1 (ko) 2022-07-06 2023-07-05 금속 산화막의 원자층 식각 방법
TW112125266A TW202403837A (zh) 2022-07-06 2023-07-06 金屬氧化物膜的原子層蝕刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220083113A KR20240006268A (ko) 2022-07-06 2022-07-06 금속 산화막의 원자층 식각 방법

Publications (1)

Publication Number Publication Date
KR20240006268A true KR20240006268A (ko) 2024-01-15

Family

ID=89453751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220083113A KR20240006268A (ko) 2022-07-06 2022-07-06 금속 산화막의 원자층 식각 방법

Country Status (3)

Country Link
KR (1) KR20240006268A (ko)
TW (1) TW202403837A (ko)
WO (1) WO2024010368A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136438A (ko) 2018-05-30 2019-12-10 주식회사 원익아이피에스 박막 형성 방법
KR20190142407A (ko) 2017-05-15 2019-12-26 도쿄엘렉트론가부시키가이샤 첨단 패턴화 적용을 위한 원위치의 선택적 증착 및 에칭

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707983B1 (ko) * 2005-11-28 2007-04-16 주식회사 에이이티 산화막의 원자층 에칭방법
US10229837B2 (en) * 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US10283319B2 (en) * 2016-12-22 2019-05-07 Asm Ip Holding B.V. Atomic layer etching processes
US10208383B2 (en) * 2017-02-09 2019-02-19 The Regents Of The University Of Colorado, A Body Corporate Atomic layer etching processes using sequential, self-limiting thermal reactions comprising oxidation and fluorination
CN111937122A (zh) * 2018-03-30 2020-11-13 朗姆研究公司 难熔金属和其他高表面结合能材料的原子层蚀刻和平滑化

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190142407A (ko) 2017-05-15 2019-12-26 도쿄엘렉트론가부시키가이샤 첨단 패턴화 적용을 위한 원위치의 선택적 증착 및 에칭
KR20190136438A (ko) 2018-05-30 2019-12-10 주식회사 원익아이피에스 박막 형성 방법

Also Published As

Publication number Publication date
TW202403837A (zh) 2024-01-16
WO2024010368A1 (ko) 2024-01-11

Similar Documents

Publication Publication Date Title
TWI518202B (zh) 使介電膜鈍化的製程
JP4055941B2 (ja) 原子層堆積法を用いて基板上に高誘電率材料を堆積する方法
JP6086892B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP3761419B2 (ja) Ｍｏｓｆｅｔトランジスタおよびその製造方法
US8563444B2 (en) ALD of metal silicate films
US8143660B2 (en) Method for manufacturing oxide film having high dielectric constant, capacitor having dielectric film formed using the method, and method for manufacturing the same
US6627503B2 (en) Method of forming a multilayer dielectric stack
JP2005536063A (ja) Ｈｉｇｈ−ｋ金属酸化物の原子層堆積
CN109811329B (zh) 一种氧化物薄膜的低温原子层沉积方法
US8649154B2 (en) Method for producing a metal-insulator-metal capacitor for use in semiconductor devices
KR100611072B1 (ko) 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
US7132346B2 (en) Atomic layer deposition of titanium using batch type chamber and method for fabricating capacitor by using the same
US20040175905A1 (en) Method of forming thin film using atomic layer deposition
KR20240006268A (ko) 금속 산화막의 원자층 식각 방법
US7547621B2 (en) LPCVD gate hard mask
TWI329340B (en) Method for manufacturing semiconductor device
US6461910B1 (en) Method of forming a capacitor in a semiconductor device
KR20050057967A (ko) 반도체 소자 제조 장비의 세정 방법
KR20020034710A (ko) 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법
TWI777179B (zh) 閘極介電層的製作方法
KR100604672B1 (ko) 하프늄질화막을 구비한 캐패시터 및 그 제조 방법
KR100766007B1 (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법
KR100702113B1 (ko) 커패시터의 티타늄질화막 형성방법
US20080283973A1 (en) Integrated circuit including a dielectric layer and method
KR20240044993A (ko) 반도체 소자의 전극의 제조 방법 및 구조