KR20190136438A - 박막 형성 방법 - Google Patents

박막 형성 방법 Download PDF

Info

Publication number
KR20190136438A
KR20190136438A KR1020180062143A KR20180062143A KR20190136438A KR 20190136438 A KR20190136438 A KR 20190136438A KR 1020180062143 A KR1020180062143 A KR 1020180062143A KR 20180062143 A KR20180062143 A KR 20180062143A KR 20190136438 A KR20190136438 A KR 20190136438A
Authority
KR
South Korea
Prior art keywords
thin film
gas
substrate
atomic layer
etching
Prior art date
Application number
KR1020180062143A
Other languages
English (en)
Other versions
KR102475843B1 (ko
Inventor
박상준
전태호
이상진
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020180062143A priority Critical patent/KR102475843B1/ko
Priority to CN201910376104.5A priority patent/CN110473769A/zh
Priority to JP2019088091A priority patent/JP7210864B2/ja
Priority to US16/409,542 priority patent/US10699900B2/en
Publication of KR20190136438A publication Critical patent/KR20190136438A/ko
Application granted granted Critical
Publication of KR102475843B1 publication Critical patent/KR102475843B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 일 관점에 의한 박막 형성방법은, 원자층 증착 공정을 통해서 기판 상에 제 1 결정성을 갖는 제 1 두께의 제 1 박막을 형성하는 단계와, 상기 제 1 박막에 대해서 원자층 에칭 공정을 통해서 상기 제 1 박막을 소정 두께 식각하여 상기 제 1 두께보다 낮은 제 2 두께의 제 2 박막을 형성하는 단계를 포함한다.

Description

박막 형성 방법{Method of forming thin film}
본 발명은 반도체 공정에 관한 것으로, 보다 구체적으로는 원자층 증착(atomic layer deposition; ALD) 공정 및 원자층 에칭(atomic layer etching; ALE) 공정을 이용한 박막 형성 방법에 관한 것이다.
최근 반도체 소자의 고집적화로 인해서, 반도체 소자에서 사용되는 박막의 두께가 얇아지고 있다. 특히, 원자층 증착(ALD) 공정이 적용되면, 박막의 두께 제어가 원자 또는 분자층 단위로 제어가 가능해지고 있다. 하지만, 박막이 얇아지면 요구되는 물성을 맞추기가 어려워진다. 예를 들어, 박막이 일정 두께 이하로 얇아지면 결정성이 나빠져 누설전류 특성이 나빠진다. 하지만, 누설전류 특성을 개선하기 위해서 박막의 두께를 높이면 요구되는 유전율이나 커패시턴스를 확보하기 어려워진다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 얇은 두께의 박막으로 요구되는 박막 특성을 확보하기 위한 박막 형성 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 의한 박막 형성방법은, 원자층 증착 공정을 통해서 기판 상에 제 1 결정성을 갖는 제 1 두께의 제 1 박막을 형성하는 단계와, 상기 제 1 박막에 대해서 원자층 에칭 공정을 통해서 상기 제 1 박막을 소정 두께 식각하여 상기 제 1 두께보다 낮은 제 2 두께의 제 2 박막을 형성하는 단계를 포함한다. 상기 제 2 박막의 결정성은 상기 원자층 증착 공정과 동일한 조건에서 상기 기판 상에 상기 제 2 두께로 형성된 제 3 박막이 갖는 결정성보다 높은 결정도를 가질 수 있다.
상기 박막 형성방법에 있어서, 상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은 상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정과 동일한 챔버에서 상기 원자층 증착 공정에 이어서 인-시츄로 수행할 수 있다.
상기 박막 형성방법에 있어서, 상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정과 상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은 하나의 챔버 내에서 기판을 회전시키면서 가스 공급부 내 분리된 가스 공급홀들을 통해서 증착용 가스와 에칭용 가스를 교차 공급하여 수행할 수 있다.
상기 박막 형성방법에 있어서, 상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정은, 상기 기판 상에 소스 가스를 공급하는 단계와, 상기 기판 상에 제 1 퍼지 가스를 공급하는 단계와, 상기 기판 상에 반응 가스를 공급하는 단계와, 상기 기판 상에 제 2 퍼지 가스를 공급하는 단계를 포함하는 단위 사이클을 반복하여 수행할 수 있다.
상기 박막 형성방법에 있어서, 상기 제 1 박막 및 상기 제 2 박막은 지르코늄 산화물을 포함하고, 상기 소스 가스는 지르코늄 소스 가스를 포함하고, 상기 반응 가스는 상기 지르코늄 소스 가스와 반응하여 지르코늄 산화물을 형성하는 산소계 반응 가스를 포함할 수 있다.
상기 박막 형성방법에 있어서, 상기 제 1 박막 및 상기 제 2 박막은 알루미늄 산화물을 포함하고, 상기 소스 가스는 알루미늄 소스 가스를 포함하고, 상기 반응 가스는 상기 알루미늄 소스 가스와 반응하여 알루미늄 산화물을 형성하는 산소계 반응 가스를 포함할 수 있다.
상기 박막 형성방법에 있어서, 상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은, 상기 기판 상에 표면처리 가스를 공급하는 단계와, 상기 기판 상에 제 1 퍼지 가스를 공급하는 단계와, 상기 기판 상에 에칭 가스를 공급하는 단계와, 상기 기판 상에 제 2 퍼지 가스를 공급하는 단계를 포함하는 단위 사이클을 반복하여 수행할 수 있다.
상기 박막 형성방법에 있어서, 상기 제 1 박막 및 상기 제 2 박막은 지르코늄 산화물을 포함하고, 상기 표면처리 가스는 상기 지르코늄 산화물을 지르코늄 불화물로 표면처리하기 위한 불소계 표면처리 가스를 포함하고, 상기 에칭 가스는 상기 지르코늄 불화물을 휘발성 지르코늄 화합물로 반응시키기 위한 유기 반응 가스를 포함할 수 있다.
상기 박막 형성방법에 있어서, 상기 제 1 박막 및 상기 제 2 박막은 알루미늄 산화물을 포함하고, 상기 표면처리 가스는 상기 알루미늄 산화물을 알루미늄 불화물로 표면처리하기 위한 불소계 표면처리 가스를 포함하고, 상기 에칭 가스는 상기 알루미늄 불화물을 휘발성 알루미늄 화합물로 반응시키기 위한 유기 반응 가스를 포함할 수 있다.
상기 박막 형성 방법에 있어서, 상기 불소계 표면처리 가스는 HF, NF3 및 F2 가스의 군에서 선택된 하나 또는 그 조합을 포함하고, 상기 유기 반응 가스는 트리메틸아민(TMA), 다이메틸아세트아마이드(DMAC), 사염화실리콘(SiCl4) 및 Sn(acac)2 가스의 군에서 선택된 하나 또는 그 조합을 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 실시예들에 따르면, 원자층 증착 공정과 원자층 에칭 공정 이용하면 기판 상에 얇은 박막 두께에 대해서도 상충되는 물성을 확보할 수 있게 된다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 원자층 증착 공정을 이용한 제 1 박막 형성을 보여주는 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 원자층 에칭 공정을 이용한 제 2 박막 형성을 보여주는 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 형성방법을 구현하기 위한 기판 처리 장치를 보여주는 개략적인 단면도이다.
도 4는 도 3의 기판 처리 장치의 가스 공급부의 일예를 보여주는 개략적인 평면도이다.
도 5는 본 발명의 실시예들에 따른 원자층 증착 공정의 개략적인 기판으로의 가스 공급을 보여주는 개략도이다.
도 6은 본 발명의 실시예들에 따른 원자층 에칭 공정의 개략적인 기판으로의 가스 공급을 보여주는 개략도이다.
도 7은 도 3의 기판 처리 장치의 가스 공급부의 다른 예를 보여주는 개략적인 평면도이다.
도 8은 본 발명의 실험예와 비교예에 따라 형성한 박막의 결정성을 보여주는 엑스선회절(XRD) 분석 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
도 1은 본 발명의 일 실시예에 따른 원자층 증착 공정을 이용한 제 1 박막 형성을 보여주는 개략적인 단면도이고, 도 2는 본 발명의 일 실시예에 따른 원자층 에칭 공정을 이용한 제 2 박막 형성을 보여주는 개략적인 단면도이다.
도 1을 참조하면, 원자층 증착 공정을 통해서 기판(50) 상에 제 1 결정성을 갖는 제 1 두께(H1)의 제 1 박막(60)을 형성할 수 있다.
원자층 증착(atomic layer deposition, ALD) 공정이란 기판(50) 상에 소스 가스를 흡착시키고 잔류한 소스 가스를 퍼지한 후, 기판(50) 상에 반응 가스를 공급하여 흡착된 소스 가스와 반응 가스를 반응시킨 후 잔류 반응 가스를 퍼지하여 기판 상에 단위 박막을 형성하는 사이클 반응을 반복하여 박막을 형성하는 방법을 지칭할 수 있다.
이러한 원자층 증착 공정은 소스 가스, 반응 가스 및 퍼지 가스의 공급을 시간 단위로 조절하는 시분할 방식 또는 가스 공급부와 기판의 상대적인 이동을 통해서 소스 가스, 반응 가스 및 퍼지 가스의 기판으로 공급을 조절하는 공간분할 방식을 모두 포함할 수 있다.
도 2를 참조하면, 제 1 박막(도 1의 60)에 대해서 원자층 에칭 공정을 통해서 제 1 박막(60)을 소정 두께 식각하여 제 1 두께(H1)보다 낮은 제 2 두께(H2)의 제 2 박막(60a)을 형성할 수 있다.
원자층 에칭(atomic layer etching) 공정이란, 기판(50) 상에 표면처리 가스를 공급하여 기판(50) 상의 박막의 표면을 처리하고 잔류한 표면처리 가스를 퍼지한 후, 기판(50) 상에 에칭 가스를 공급하여 박막의 표면처리된 부분을 에칭 가스와 반응시켜 제거하고 잔류한 에칭 가스를 퍼지하여 단위 박막을 제거하는 사이클 반응을 반복하여 박막을 식각하는 방법을 지칭할 수 있다.
이러한 원자층 에칭 공정은 표면처리 가스, 에칭 가스 및 퍼지 가스의 공급을 시간 단위로 조절하는 시분할 방식 또는 가스 공급부와 기판의 상대적인 이동을 통해서 표면처리 가스, 에칭 가스 및 퍼지 가스의 기판으로 공급을 조절하는 공간분할 방식을 모두 포함할 수 있다.
본 발명의 실시예들에서, 원자층 증착 공정 및 원자층 에칭 공정은 동일한 기판 처리 장치 내 동일한 챔버에서 수행되거나 또는 동일한 기판 처리 장치 내 서로 다른 챔버에서 수행될 수도 있다. 예를 들어, 제 2 박막(60a)을 형성하는 단계에서 원자층 에칭 공정은 제 1 박막(60)을 형성하는 단계에서 원자층 증착 공정과 동일한 챔버에서 원자층 증착 공정에 이어서 인-시츄(in-situ)로 수행될 수 있다.
이하에서는 예시적으로 하나의 기판 처리 장치를 이용한 본 발명에 따른 박막 형성 방법을 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 따른 박막 형성방법을 구현하기 위한 기판 처리 장치(100)를 보여주는 개략적인 단면도이다. 도 3의 기판 처리 장치(100)는 공간분할 방식의 원자층 증착 공정 및 원자층 에칭 공정을 하나의 챔버에서 인-시츄로 구현하기 위한 장치를 예시적으로 도시하고 있다.
도 3을 참조하면, 기판 처리 장치(100)는 챔버(110), 기판 지지부(105), 가스 공급부(120) 및 제어부(150)를 포함할 수 있다.
챔버(110)는 내부에 기판 처리 공간(112)을 제공할 수 있다. 예를 들어, 챔버(110)의 기판 처리 공간(112)은 진공 환경을 제공하기 위하여 펌핑부(미도시)에 연결될 수 있다.
기판 지지부(105)는 챔버(110)에 회전 가능하도록 설치되며, 상부에 복수의 기판들(50)이 회전 방향을 따라서 방사상으로 안착될 수 있다. 예를 들어, 기판 지지부(105)는 챔버(110)의 외부로부터 내부로 밀봉 가능하게 결합되며 회전 동력을 받아서 회전되는 샤프트부와 이러한 샤프트부에 결합되는 상부의 상판부를 포함할 수 있다. 이러한 상판부에는 기판들(50)이 안착될 수 있는 안착홈들이 방사상으로 배치될 수 있다. 기판들(50)이 웨이퍼들인 경우, 안착홈은 원형일 수 있다.
가스 공급부(120)는 기판 지지부(105) 상으로 복수의 가스들을 공급하도록 기판 지지부(105)에 대향되게 챔버(110)에 설치될 수 있다. 예를 들어, 가스 공급부(120)는 샤워 헤드 형태의 몸체(122)를 포함할 수 있으며, 이러한 몸체(122)는 챔버(110)의 상부에 결합될 수 있다.
제어부(150)는 기판 처리 장치(100)의 전체적인 제어를 담당할 수 있다. 예를 들어, 제어부(150)는 기판 지지부(105)의 동작 및 가스 공급부(120)의 가스 공급을 제어할 수 있다.
전술한 기판 처리 장치(100)를 이용하면, 제 1 박막(60)을 형성하는 단계에서 원자층 증착 공정과 제 1 박막(60)을 소정 두께 식각하여 제 2 박막(60a)을 형성하는 단계에서 원자층 에칭 공정이 하나의 챔버 내에서 기판(50)을 회전시키면서 가스 공급부(120) 내 분리된 가스 공급홀들을 통해서 증착용 가스와 에칭용 가스를 교차 공급하여 수행할 수 있다.
도 4는 도 3의 기판 처리 장치의 가스 공급부의 일예를 보여주는 개략적인 평면도이다.
도 3과 도 4를 같이 참조하면, 가스 공급부(120)는 방사상으로 분리된 제 1 증착 가스 공급부(132), 제 1 에칭 가스 공급부(134), 제 1 퍼지부(137), 제 2 증착 가스 공급부(133), 제 2 에칭 가스 공급부(135) 및 제 2 퍼지부(136)를 포함할 수 있다. 선택적으로, 가스 공급부(120)는 중심부에 커튼 가스 공급부(131)를 더 포함할 수 있다.
제 1 증착 가스 공급부(132)에는 다수의 제 1 증착 가스 공급홀들(132a)이 형성되고, 제 2 증착 가스 공급부(133)에는 다수의 제 2 증착 가스 공급홀들(133a)이 형성되고, 제 1 에칭 가스 공급부(134)에는 다수의 제 1 에칭 가스 공급홀들(134a)이 형성되고, 제 2 에칭 가스 공급부(135)에는 다수의 제 2 에칭 가스 공급홀들(135a)이 형성되고, 제 1 퍼지부(137)에는 다수의 제 1 퍼지홀들(137a)이 형성되고, 제 2 퍼지부(136)에는 다수의 제 2 퍼지홀들(136a)이 형성될 수 있다.
예를 들어, 가스 공급부(120)는 대략적으로 원형이고, 제 1 증착 가스 공급부(132), 제 1 에칭 가스 공급부(134), 제 1 퍼지부(137), 제 2 증착 가스 공급부(133), 제 2 에칭 가스 공급부(135) 및 제 2 퍼지부(136)는 원형의 가스 공급부(120)를 원호 형태로 분할한 형상을 가질 수 있다. 즉, 이러한 가스 공급부(120)는 회전하는 기판 지지부(105) 상의 기판들(50)에 공간적으로 분할하여 대응될 수 있게 된다. 이러한 의미에서, 기판 처리 장치(100)는 공간 분할식 설비로 불릴 수 있다.
이러한 기판 처리 장치(100)는 원자층 증착 공정과 원자층 에칭 공정을 선택적으로 수행하기 위해서 제공될 수 있다.
이에 따라, 원자층 증착 공정 시에는 제 1 증착 가스 공급부(132) 및 제 2 증착 가스 공급부(133)가 선택적으로 동작하고, 원자층 에칭 공정 시에는 제 1 에칭 가스 공급부(134) 및 제 2 에칭 가스 공급부(135)가 선택적으로 동작할 수 있다. 따라서, 원자층 증착 공정 시에 제 1 에칭 가스 공급부(134) 및 제 2 에칭 가스 공급부(135)는 동작되지 않도록 가스 공급이 차단되고, 원자층 에칭 공정 시에 제 1 증착 가스 공급부(132) 및 제 2 증착 가스 공급부(133)는 동작되지 않도록 가스 공급이 차단될 수 있다.
예를 들어, 제어부(150)는 기판들(50) 상에 박막을 형성하기 위한 원자층 증착 시에는 상기 기판 지지부(105)를 회전시키면서 제 1 증착 가스 공급부(132), 제 1 퍼지부(137), 제 2 증착 가스 공급부(133) 및 제 2 퍼지부(136)를 선택적으로 동작시켜 기판들(50) 상에 증착용 가스들이 교번해서 노출되도록 가스 공급부(120)를 제어할 수 있다. 나아가, 제어부(150)는 원자층 에칭 공정 시에는 기판 지지부(105)를 회전시키면서 제 1 에칭 가스 공급부(134), 제 1 퍼지부(137), 제 2 에칭 가스 공급부(135) 및 제 2 퍼지부(136)를 선택적으로 동작시켜 기판들(50) 상에 에칭용 가스들이 교번해서 노출되도록 가스 공급부(120)를 제어할 수 있다.
보다 구체적으로 보면, 원자층 증착 공정을 위하여, 제 1 증착 가스 공급부(132)는 제 1 증착 가스 공급홀들(132a)을 통해서 소스 가스(S1)를 공급하고, 제 2 증착 가스 공급부(133)는 제 2 증착 가스 공급홀들(133a)을 통해서 소스 가스(S1)와 반응하여 박막을 형성할 수 있는 반응 가스(S2)를 공급할 수 있다. 원자층 증착 공정에 의해 형성되는 박막이 플라즈마 손상을 피하고자 하는 경우, 소스 가스(S1)와 반응 가스(S2)는 비-플라즈마 상태로 공급될 수 있다.
제 1 퍼지부(137) 및 제 2 퍼지부(136)는 소스 가스(S1) 또는 반응 가스(S2)를 퍼지 또는 펌핑하여 제거하기 위하여 이들 사이에 배치될 수 있다. 예를 들어, 제 1 퍼지부(137) 및 제 2 퍼지부(136) 중 하나는 방사상 순서를 따라서 제 1 증착 가스 공급부(132)와 제 2 증착 가스 공급부(133) 사이에 배치되고, 다른 하나는 제 2 증착 가스 공급부(133)과 제 1 증착 가스 공급부(132) 사이에 배치될 수 있다.
도 4에는, 예시적으로 제 1 퍼지부(137)가 제 1 증착 가스 공급부(132)와 제 2 증착 가스 공급부(133) 사이에 배치되고, 제 2 퍼지부(136)가 제 2 증착 가스 공급부(133)와 제 1 증착 가스 공급부(132) 사이에 배치되도록 되었으나, 그 반대의 경우도 가능하다.
예를 들어, 원자층 에칭 공정을 위하여, 제 2 에칭 가스 공급부(135)는 제 2 에칭 가스 공급홀들(135a)을 통해서 박막을 표면처리하기 위한 표면처리 가스(E2)를 공급하고, 제 1 에칭 가스 공급부(134)는 제 1 에칭 가스 공급홀들(134a)을 통해서 박막의 표면처리된 부분과 반응하여 휘발성 화합물 생성하기 위한 에칭 가스(E1)를 공급할 수 있다. 원자층 에칭 공정에 의해 식각되는 박막이 플라즈마 손상을 피하고자 하는 경우, 표면처리 가스(E2)와 에칭 가스(E1)은 비-플라즈마 상태로 공급될 수 있다. 일부 실시예에서, 제 2 에칭 가스 공급부(135)는 표면처리 효율 향상을 위하여 표면처리 가스(E2)를 라디칼화 하기 위한 전자빔(E-Beam) 공급부를 더 포함할 수도 있다.
제 1 퍼지부(137) 및 제 2 퍼지부(136)는 표면처리 가스(E2) 또는 에칭 가스(E1)를 퍼지하여 제거하기 위하여 이들 사이에 배치될 수 있다. 예를 들어, 제 1 퍼지부(137) 및 제 2 퍼지부(136) 중 하나는 방사상 순서를 따라서 제 1 에칭 가스 공급부(134)와 제 2 에칭 가스 공급부(135) 사이에 배치되고, 다른 하나는 제 2 에칭 가스 공급부(135)와 제 1 에칭 가스 공급부(134) 사이에 배치될 수 있다.
도 3에는, 예시적으로 제 1 퍼지부(137)가 제 1 에칭 가스 공급부(134)와 제 2 에칭 가스 공급부(135) 사이에 배치되고, 제 2 퍼지부(136)가 제 2 에칭 가스 공급부(135)와 제 1 에칭 가스 공급부(134) 사이에 배치되도록 되었으나, 그 반대의 경우도 가능하다. 또한, 도 3에는 제 1 증착 가스 공급부(132)와 제 1 에칭 가스 공급부(134)가 서로 인접하고, 제 2 증착 가스 공급부(133)와 제 2 에칭 가스 공급부(135)가 서로 인접하게 배치되었으나, 전술한 규정에 따르는 한 그 위치는 변경될 수 있다.
선택적으로, 커트 가스 공급부(131)에는 다수의 커튼 가스 공급홀들(131)이 형성되어, 중심부에서 인접한 가스들이 섞이는 것을 방지하기 위하여 커튼 가스(C1)를 공급할 수 있다. 이러한 커튼 가스는 불활성 가스를 포함할 수 있다.
한편, 전술한 가스 공급부(120)에는 이격부들(미도시)이 제 1 및 제 2 증착 가스 공급부들(132, 134) 사이에 더 부가될 수도 있다. 예를 들어, 제 1 이격부는 제 1 증착 가스 공급부(132)와 제 1 에칭 가스 공급부(134) 사이에 부가되어 이 둘 사이를 이격시키고, 제 2 이격부는 제 2 증착 가스 공급부(133)와 제 2 에칭 가스 공급부(135) 사이에 부가되어 이 둘 사이를 이격시킬 수도 있다.
도 5는 본 발명의 실시예들에 따른 원자층 증착 공정의 개략적인 기판으로의 가스 공급을 보여주는 개략도이다.
도 5를 참조하면, 원자층 증착 공정은 기판(50) 상에 소스 가스(S1)를 공급하는 단계, 이어서 기판(50) 상에 제 1 퍼지 가스(P1)를 공급하는 단계, 이어서 기판(50) 상에 반응 가스(S2)를 공급하는 단계, 이어서 기판(50) 상에 제 2 퍼지 가스(P2)를 공급하는 단계를 포함하는 단위 사이클을 반복할 수 있다. 즉, 단위 사이클 동안 소스 가스(S1) 기판(50) 상에 공급되어 흡착되고, 제 1 퍼지 가스(P1)에 의해서 흡착되지 않은 소스 가스(S1)가 퍼지되어 제거되고, 반응 가스(S2)가 공급되어 흡착된 소스 가스(S1)와 반응하고 잔류된 반응 가스(S2)가 제 2 퍼지 가스(P2)에 퍼지되어 단위 박막을 형성하게 된다. 이러한 단위 사이클이 반복됨에 따라서 소정 두께의 박막을 형성할 수 있다.
예를 들어, 원자층 증착 공정이 시분할 방식으로 진행되는 경우, 전술한 소스 가스(S1), 제 1 퍼지 가스(P1), 반응 가스(S2), 제 2 퍼지 가스(P2)는 펄스 타입으로 시간에 따라서 기판(50) 상에 제공될 수 있다.
다른 예로, 원자층 증착 공정이 공간분할 방식으로 진행되는 경우, 도 3 내지 도 5를 참조하면, 원자층 증착 공정 시 가스 공급부(120)에서 제 1 증착 가스 공급부(132)는 소스 가스(S1)를 지속적으로 분사하고, 제 2 증착 가스 공급부(133)는 반응 가스(S2)를 지속적으로 분사하고, 제 1 퍼지부(137)는 제 1 퍼지 가스(P1)를 지속적으로 분사하고, 제 2 퍼지부(136)는 제 2 퍼지 가스(P2)를 지속적으로 공급할 수 있다. 하지만, 공간분할 방식의 특성상, 기판 지지부(105)가 회전하고 있기 때문에, 하나의 기판(50)은 이러한 가스들을 지속적으로 받는 것이 아니라 순차적으로 공급받게 된다.
예를 들어, 제 1 박막(60) 및 제 2 박막(60a)으로, 반도체 메모리 소자에서 고유전율 유전막으로 사용되거나 또는 낸드 플래시 메모리에서 블로킹 절연막으로 사용되는 지르코늄 산화막을 형성하고자 하는 경우, 제 1 증착 가스 공급부(132)는 소스 가스로 지르코늄 소스 가스를 포함하여 공급하고, 제 2 증착 가스 공급부(133)는 반응 가스로 지르코늄 소스 가스와 반응하여 지르코늄 산화물을 형성하는 산소계 반응 가스를 포함하여 공급할 수 있다. 일 예로, 지르코늄 소스 가스는 Cp Zr을 포함하고, 산소계 반응 가스는 오존(ozone) 가스를 포함할 수 있다.
다른 예로, 제 1 박막(60) 및 제 2 박막(60a)으로, 반도체 메모리 소자에서 고유전율 유전막으로 사용되거나 또는 낸드 플래시 메모리에서 블로킹 절연막으로 사용되는 알루미늄 산화막을 형성하고자 하는 경우, 제 1 증착 가스 공급부(132)는 소스 가스로 알루미늄 소스 가스를 포함하여 공급하고, 제 2 증착 가스 공급부(133)는 반응 가스로 알루미늄 소스 가스와 반응하여 알루미늄 산화물을 형성하는 산소계 반응 가스를 포함하여 공급할 수 있다. 일 예로, 알루미늄 소스 가스는 트리메틸아민(TMA) 가스를 포함하고, 산소계 반응 가스는 오존(ozone) 가스를 포함할 수 있다.
도 6은 본 발명의 실시예들에 따른 원자층 에칭 공정의 개략적인 기판으로의 가스 공급을 보여주는 개략도이다.
도 6을 참조하면, 원자층 에칭 공정은 기판(50) 상에 표면처리 가스(E2)를 공급하는 단계, 이어서 기판(50) 상에 제 1 퍼지 가스(P1)를 공급하는 단계, 이어서 기판(50) 상에 에칭 가스(E1)를 공급하는 단계, 이어서 기판(50) 상에 제 2 퍼지 가스(P2)를 공급하는 단계를 포함하는 단위 사이클을 반복하여 수행할 수 있다. 즉, 단위 사이클 동안 표면처리 가스(E2)가 기판(50) 상에 공급되어 박막 상에 흡착되어 박막의 표면을 표면처리시키고, 제 1 퍼지 가스(P1)에 의해서 흡착되지 않은 표면처리 가스(E2)가 퍼지되어 제거되고, 에칭 가스(E1)가 공급되어 박막의 표면처리된 부분과 반응하고, 제 2 퍼지 가스(P2)에 의해서 잔류된 에칭 가스(E1)가 제거되어 단위 박막을 식각하게 된다. 이러한 단위 사이클이 반복됨에 따라서 소정 두께의 박막을 식각할 수 있다.
예를 들어, 원자층 에칭 공정이 시분할 방식으로 진행되는 경우, 전술한 표면처리 가스(E2), 제 1 퍼지 가스(P1), 에칭 가스(E1), 제 2 퍼지 가스(P2)는 펄스 타입으로 시간에 따라서 기판(50) 상에 제공될 수 있다.
다른 예로, 원자층 에칭 공정이 공간분할 방식으로 진행되는 경우, 도 3, 도 4 및 도 6을 참조하면, 원자층 에칭 공정 시, 가스 공급부(120)에서 제 2 에칭 가스 공급부(135)는 표면처리 가스(E2)를 지속적으로 분사하고, 제 1 에칭 가스 공급부(134)는 에칭 가스(E1)을 지속적으로 분사할 수 있다. 하지만, 공간분할 방식의 특성상, 기판 지지부(105)가 회전하고 있기 때문에, 하나의 기판(50)은 이러한 가스들을 지속적으로 받는 것이 아니라 순차적으로 공급받게 된다.
예를 들어, 제 1 박막(60) 및 제 2 박막(60a)이 지르코늄 산화물을 포함하는 경우, 제 2 에칭 가스 공급부(135)는 표면처리 가스로 지르코늄 산화물을 지르코늄 불화물로 표면처리하기 위한 불소를 포함하는 불소계 표면처리 가스를 포함하여 공급하고, 제 1 에칭 가스 공급부(134)는 에칭 가스로 지르코늄 불화물을 휘발성 지르코늄 화합물로 반응시키기 위한 유기 반응 가스를 포함하여 공급할 수 있다. 일 예로, 불소계 표면처리 가스는 HF, NF3 및 F2 가스의 군에서 선택된 하나 또는 그 조합을 포함할 수 있다. 유기 반응 가스는 메틸(methyl), 클로라이드(chloride) 또는 acac 리간드(ligand)를 포함하며 안정한 상태에서 휘발되면서 리간드(ligand)간 교환 반응이 가능한 가스, 예컨대 트리메틸아민(TMA), 디메틸아세테이드아미드(Dimetylacetamide, DMAC), 사염화실리콘(SiCl4) 및 Sn(acac)2 가스의 군에서 선택된 하나 또는 그 조합을 포함할 수 있다.
다른 예로, 제 1 박막(60) 및 제 2 박막(60a)이 알루미늄 산화물을 포함하는 경우, 제 2 에칭 가스 공급부(135)는 표면처리 가스로 알루미늄 산화물을 알루미늄 불화물로 표면처리하기 위한 불소계 표면처리 가스를 포함하여 공급하고, 제 1 에칭 가스 공급부(134)는 에칭 가스로 알루미늄 불화물을 휘발성 알루미늄 화합물로 반응시키기 위한 유기 반응 가스를 포함하여 공급할 수 있다. 일 예로, 불소계 표면처리 가스는 HF, NF3 및 F2 가스의 군에서 선택된 하나 또는 그 조합을 포함할 수 있다. 유기 반응 가스는 메틸(methyl), 클로라이드(chloride) 또는 acac 리간드(ligand)를 포함하며 안정한 상태에서 휘발되면서 리간드(ligand)간 교환 반응이 가능한 가스, 예컨대 트리메틸아민(TMA), 디메틸아세테이드아미드(Dimetylacetamide, DMAC), 사염화실리콘(SiCl4) 및 Sn(acac)2 가스의 군에서 선택된 하나 또는 그 조합을 포함할 수 있다.
일부 실시예에서, 불소계 표면처리 가스는 HF/NF3 가스를 포함하고, 유기 반응 가스는 트리메틸아민(TMA) 가스를 포함할 수 있다. 이 경우, 제 1 증착 가스 공급부(132)에서 공급되는 알루미늄 소스 가스와 제 1 에칭 가스 공급부(134)에서 공급되는 유기 반응 가스가 트리메틸아민으로 동일하기 때문에, 제 1 증착 가스 공급부(132)와 제 1 에칭 가스 공급부(134)가 도 7에 도시된 바와 같이 하나의 가스 공급부(132)로 통합되는 것도 가능하다.
전술한 실시예에 따르면, 하나의 챔버 내에서 원자층 증착 공정과 원자층 에칭 공정이 수행될 수 있어서 경제적이다. 나아가, 원자층 증착 공정과 원자층 에칭 공정의 공정 온도가 거의 동일하거나 유사한 경우, 온도 변화 없이 바로 공정이 이어질 수 있어서 효율적인 공정 진행이 가능해진다.
도 8은 본 발명의 실험예와 비교예에 따라 형성한 박막의 결정성을 보여주는 엑스선회절(XRD) 분석 그래프이다. 도 8에서, 그래프(G1)는 원자층 증착 공정으로 제 2 두께(H2)로 지르코늄 산화막을 형성하는 경우를 나타내고, 그래프(G2)는 원자층 증착 공정으로 제 1 두께(H1)로 지르코늄 산화막을 형성하는 경우를 나타내고, 그래프(G3)는 원자층 증착 공정으로 제 1 두께(H1) 형성 후 원자층 에칭 공정으로 식각하여 제 2 두께(H2)로 낮춘 경우를 나타낸다.
도 8을 같이 참조하면, 원자층 증착 공정으로 제 1 두께(H1)로 박막을 형성하는 경우(G2)가 그 보다 낮은 제 2 두께(H2)로 박막을 형성하는 경우(G1)보다 결정성이 더 높은 것을 알 수 있다. 나아가, 원자층 증착 공정으로 제 1 두께(H1) 형성 후 원자층 에칭 공정으로 식각하여 제 2 두께(H2)로 낮춘 경우(G3)가 원래 결정성을 유지하여 처음부터 제 2 두께(H1)로 형성한 경우보다 더 결정성이 높은 것을 알 수 있다.
이러한 결과는 고유전막에서 두께를 낮춰 커패시턴스를 유지하면서도 결정성을 높여서 누설전류를 낮추고자 하는 경우 유용하다. 즉, 처음부터 낮은 두께로 고유전막을 형성하면 박막의 결정성이 나빠서 누설전류 특성을 맞추기가 어렵기 때문에, 소정 두께로 형성하여 결정성을 높인 상태에서 식각하여 두께를 맞추면 결정성을 유지하면서 커패시턴스를 유지할 수 있다.
예를 들어, 제 1 박막(60)은 누설전류 특성을 확보하도록 제 1 결정성을 가지며, 제 2 박막(60a)은 정전용량 특성을 확보하도록 제 2 두께를 가짐으로써, 제 2 박막(60a)은 누설전류 특성과 정전용량 특성을 동시에 확보할 수 있다. 예컨대, 지르코늄 산화물 등의 제 2 박막(60a)은 메모리 소자의 고유전율 박막으로 이용될 수 있다. 따라서, 전술한 실시예에 따른 기판 처리 장치(100)를 이용하면 고집적 소자에서 요구되는 낮은 두께의 박막에서도 상충되는 특성을 만족시킬 수 있는 박막을 형성할 수 있게 된다.
다른 예로, 제 2 박막(60a)은 메모리 소자의 블로킹 산화막으로 사용될 수 있다. 전하 트랩 메모리 소자의 경우, 소거 동작 시 제어 게이트 전극으로부터 전하 트랩층으로 역터널링이 발생하는 것을 억제할 필요가 있고 이를 위해서 전하 트랩층와 제어 게이트 전극 사이에 블로킹 절연층으로 고유전율막이 사용되고 있다. 이러한 고유전율막의 경우 두께가 얇으면서도 역터널링을 억제할 수 있는 막품질을 요구하고 있기 때문에, 알루미늄 산화물 등의 제 2 박막(60a)이 이러한 블로킹 절연막으로 사용될 수 있다.
나아가, 제 2 박막(60a)은 임계 두께 이상에서 입계(grain)가 성장하여 결정성이 높아지는 박막, 예컨대 지르코늄 산화물, 알루미늄 산화물 등의 박막에 적용될 수 있다. 나아가, 제 2 박막(60a)는 두께가 증가하면서 입계가 커지는 막, 예컨대 폴리실리콘, 지르코늄 산화물, 알루미늄 산화물의 박막을 포함할 수 있다. 더 나아가, 제 2 박막(60a)은 임계 두께 이상에서 저항율이 낮아지는 박막, 예컨대 폴리실리콘, 텅스텐, 티타늄 질화물(TiN)의 박막 등에도 적용될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
50: 기판
60: 제 1 박막
60a: 제 2 박막
100: 기판 처리 장치
105: 기판 지지부
110: 챔버
120 : 가스 공급부

Claims (11)

  1. 원자층 증착 공정을 통해서 기판 상에 제 1 결정성을 갖는 제 1 두께의 제 1 박막을 형성하는 단계; 및
    상기 제 1 박막에 대해서 원자층 에칭 공정을 통해서 상기 제 1 박막을 소정 두께 식각하여 상기 제 1 두께보다 낮은 제 2 두께의 제 2 박막을 형성하는 단계를 포함하고,
    상기 제 2 박막의 결정성은 상기 원자층 증착 공정과 동일한 조건에서 상기 기판 상에 상기 제 2 두께로 형성된 제 3 박막이 갖는 결정성보다 높은 결정도를 갖는,
    박막 형성방법.
  2. 제 1 항에 있어서,
    상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은 상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정과 동일한 챔버에서 상기 원자층 증착 공정에 이어서 인-시츄로 수행하는,
    박막 형성방법.
  3. 제 2 항에 있어서,
    상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정과 상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은 하나의 챔버 내에서 기판을 회전시키면서 가스 공급부 내 분리된 가스 공급홀들을 통해서 증착용 가스와 에칭용 가스를 교차 공급하여 수행하는,
    박막 형성방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 박막을 형성하는 단계에서 상기 원자층 증착 공정은,
    상기 기판 상에 소스 가스를 공급하는 단계;
    상기 기판 상에 제 1 퍼지 가스를 공급하는 단계;
    상기 기판 상에 반응 가스를 공급하는 단계; 및
    상기 기판 상에 제 2 퍼지 가스를 공급하는 단계를 포함하는 단위 사이클을 반복하여 수행하는,
    박막 형성방법.
  5. 제 4 항에 있어서,
    상기 제 1 박막 및 상기 제 2 박막은 지르코늄 산화물을 포함하고,
    상기 소스 가스는 지르코늄 소스 가스를 포함하고, 상기 반응 가스는 상기 지르코늄 소스 가스와 반응하여 지르코늄 산화물을 형성하는 산소계 반응 가스를 포함하는,
    박막 형성방법.
  6. 제 5 항에 있어서,
    상기 제 1 박막 및 상기 제 2 박막은 알루미늄 산화물을 포함하고,
    상기 소스 가스는 알루미늄 소스 가스를 포함하고, 상기 반응 가스는 상기 알루미늄 소스 가스와 반응하여 알루미늄 산화물을 형성하는 산소계 반응 가스를 포함하는,
    박막 형성방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 박막을 형성하는 단계에서 상기 원자층 에칭 공정은,
    상기 기판 상에 표면처리 가스를 공급하는 단계;
    상기 기판 상에 제 1 퍼지 가스를 공급하는 단계;
    상기 기판 상에 에칭 가스를 공급하는 단계; 및
    상기 기판 상에 제 2 퍼지 가스를 공급하는 단계를 포함하는 단위 사이클을 반복하여 수행하는,
    박막 형성방법.
  8. 제 7 항에 있어서,
    상기 제 1 박막 및 상기 제 2 박막은 지르코늄 산화물을 포함하고,
    상기 표면처리 가스는 상기 지르코늄 산화물을 지르코늄 불화물로 표면처리하기 위한 불소계 표면처리 가스를 포함하고,
    상기 에칭 가스는 상기 지르코늄 불화물을 휘발성 지르코늄 화합물로 반응시키기 위한 유기 반응 가스를 포함하는,
    박막 형성방법.
  9. 제 8 항에 있어서,
    상기 불소계 표면처리 가스는 HF, NF3 및 F2 가스의 군에서 선택된 하나 또는 그 조합을 포함하고,
    상기 유기 반응 가스는 트리메틸아민(TMA), 디메틸아세테이드아미드(DMAC), 사염화실리콘(SiCl4) 및 Sn(acac)2 가스의 군에서 선택된 하나 또는 그 조합을 포함하는,
    박막 형성방법.
  10. 제 7 항에 있어서,
    상기 제 1 박막 및 상기 제 2 박막은 알루미늄 산화물을 포함하고,
    상기 표면처리 가스는 상기 알루미늄 산화물을 알루미늄 불화물로 표면처리하기 위한 불소계 표면처리 가스를 포함하고,
    상기 에칭 가스는 상기 알루미늄 불화물을 휘발성 알루미늄 화합물로 반응시키기 위한 유기 반응 가스를 포함하는,
    박막 형성방법.
  11. 제 10 항에 있어서,
    상기 불소계 표면처리 가스는 HF, NF3 및 F2 가스의 군에서 선택된 하나 또는 그 조합을 포함하고,
    상기 유기 반응 가스는 트리메틸아민(TMA), 다이메틸아세트아마이드(DMAC), 사염화실리콘(SiCl4) 및 Sn(acac)2 가스의 군에서 선택된 하나 또는 그 조합을 포함하는,
    박막 형성방법.
KR1020180062143A 2018-05-11 2018-05-30 박막 형성 방법 KR102475843B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180062143A KR102475843B1 (ko) 2018-05-30 2018-05-30 박막 형성 방법
CN201910376104.5A CN110473769A (zh) 2018-05-11 2019-05-07 薄膜形成方法
JP2019088091A JP7210864B2 (ja) 2018-05-11 2019-05-08 薄膜形成方法
US16/409,542 US10699900B2 (en) 2018-05-11 2019-05-10 Method for forming thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180062143A KR102475843B1 (ko) 2018-05-30 2018-05-30 박막 형성 방법

Publications (2)

Publication Number Publication Date
KR20190136438A true KR20190136438A (ko) 2019-12-10
KR102475843B1 KR102475843B1 (ko) 2022-12-09

Family

ID=69002717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180062143A KR102475843B1 (ko) 2018-05-11 2018-05-30 박막 형성 방법

Country Status (1)

Country Link
KR (1) KR102475843B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240006268A (ko) 2022-07-06 2024-01-15 에스케이스페셜티 주식회사 금속 산화막의 원자층 식각 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132262B1 (ko) * 2007-08-29 2012-04-02 주식회사 원익아이피에스 가스 분사 조립체 및 이를 이용한 박막증착장치
KR20160087348A (ko) * 2015-01-12 2016-07-21 램 리써치 코포레이션 원자 스케일 프로세스들: ald (atomic layer deposition) 및 ale (atomic layer etch) 의 통합
KR20160118968A (ko) * 2015-04-03 2016-10-12 램 리써치 코포레이션 Ald 및 ale에 의해 컨포멀한 막들의 증착
JP2018500767A (ja) * 2014-12-18 2018-01-11 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド,ア ボディー コーポレイトTHE REGENTS OF THE UNIVERSITY OF COLORADO,a body corporate 逐次的な自己制御熱反応を使用する原子層エッチング(ale)の新規の方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132262B1 (ko) * 2007-08-29 2012-04-02 주식회사 원익아이피에스 가스 분사 조립체 및 이를 이용한 박막증착장치
JP2018500767A (ja) * 2014-12-18 2018-01-11 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド,ア ボディー コーポレイトTHE REGENTS OF THE UNIVERSITY OF COLORADO,a body corporate 逐次的な自己制御熱反応を使用する原子層エッチング(ale)の新規の方法
KR20160087348A (ko) * 2015-01-12 2016-07-21 램 리써치 코포레이션 원자 스케일 프로세스들: ald (atomic layer deposition) 및 ale (atomic layer etch) 의 통합
KR20160118968A (ko) * 2015-04-03 2016-10-12 램 리써치 코포레이션 Ald 및 ale에 의해 컨포멀한 막들의 증착

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240006268A (ko) 2022-07-06 2024-01-15 에스케이스페셜티 주식회사 금속 산화막의 원자층 식각 방법

Also Published As

Publication number Publication date
KR102475843B1 (ko) 2022-12-09

Similar Documents

Publication Publication Date Title
US10784086B2 (en) Cobalt etch back
US10096487B2 (en) Atomic layer etching of tungsten and other metals
KR102653066B1 (ko) 반도체 제조시 금속 도핑된 탄소계 하드마스크 제거
US10431458B2 (en) Mask shrink layer for high aspect ratio dielectric etch
JP7210864B2 (ja) 薄膜形成方法
US11742212B2 (en) Directional deposition in etch chamber
US20150184294A1 (en) Film deposition apparatus, film deposition method, and computer-readable storage medium
KR20170031041A (ko) 반도체 산업계 안팎에서 ale 평활도
TW201833991A (zh) 自對準圖案化之方法
US11450513B2 (en) Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials
KR101775203B1 (ko) 성막 방법
WO2020041213A1 (en) Metal-containing passivation for high aspect ratio etch
US20220359211A1 (en) Molybdenum templates for tungsten
CN109906498B (zh) 集成的直接电介质和金属沉积
US20220165554A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP2023542898A (ja) プラズマエッチングのためのパッシベーション化学物質
KR102475843B1 (ko) 박막 형성 방법
KR102466724B1 (ko) 박막 형성 방법
KR102620219B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR102475844B1 (ko) 기판 처리 장치
KR102413572B1 (ko) 기판 처리 장치
KR20240025688A (ko) 웨이퍼 에지 성능을 개선하기 위한 섀도우 링 리프트
KR20230149711A (ko) 고 종횡비 플라즈마 에칭을 위한 금속 기반 라이너 보호
US20220181141A1 (en) Etch stop layer
US20230083577A1 (en) Recessed metal etching methods

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant