TW202403837A - 金屬氧化物膜的原子層蝕刻方法 - Google Patents

金屬氧化物膜的原子層蝕刻方法 Download PDF

Info

Publication number
TW202403837A
TW202403837A TW112125266A TW112125266A TW202403837A TW 202403837 A TW202403837 A TW 202403837A TW 112125266 A TW112125266 A TW 112125266A TW 112125266 A TW112125266 A TW 112125266A TW 202403837 A TW202403837 A TW 202403837A
Authority
TW
Taiwan
Prior art keywords
gas
film
oxide film
metal oxide
fluorine
Prior art date
Application number
TW112125266A
Other languages
English (en)
Inventor
鄭星雄
郭正勳
權柄香
曺榕浚
Original Assignee
南韓商愛思開新材料有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開新材料有限公司 filed Critical 南韓商愛思開新材料有限公司
Publication of TW202403837A publication Critical patent/TW202403837A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

公開一種形成在基板上的预定的下部膜上的金屬氧化物膜的原子層蝕刻的方法。根據一實施例的原子層蝕刻方法包括通過供應含氟氣體以與所述金屬氧化物膜的表面反應，從而形成氟化表面層的氟化步驟、以及向所述基板供應化學蝕刻氣體以去除所述氟化表面層的化學蝕刻步驟，其中，通過重覆進行包括所述括氟化步驟和所述化學蝕刻步驟的循環預定次數，從而去除所述金屬氧化物膜的一部分，且所述含氟氣體與所述下部膜反應來形成非揮發性鈍化膜。

Description

金屬氧化物膜的原子層蝕刻方法
本發明涉及半導體蝕刻工藝，更具體地，涉及具有對下部膜的高蝕刻選擇性的金屬氧化物膜的原子層蝕刻（Atomic Layer Etching，ALE）工藝。
隨著持續進行半導體器件的超高集成化和微型化，薄膜的厚度以及圖案的線寬（Critical Dimension，CD）也逐漸减少。例如，構成動態隨機存取內部儲存（DRAM）器件的晶體管的導電膜或電介質膜的厚度變薄，同時線寬也减少至5 nm或更小。在具有這種微型超薄圖案的半導體器件的製造中，通過現有的物理/化學工藝或等離子體工藝難以控制原子水平，並且引起表面損傷等問題，因此，在沉積工藝且蝕刻工藝中，對於原子水平的處理工藝（atomic scale processing）的需求逐漸增加。
作為其中薄膜厚度的控制能夠以原子層或分子層為單位進行的半導體器件的製造工藝，已知具有原子層沉積（Atomic Layer Deposition，ALD）工藝和原子層蝕刻（ALE）工藝。然而，在利用ALD工藝沉積的薄膜的厚度很薄的情況下，產生以該薄膜難以匹配所需物質的性質的問題。這是因為，在薄膜沉積得很薄至一定厚度或更少的情況下，所沉積的膜的結晶性不好，導致諸如漏電流特性等的物質的性質差。為了防止這種物質的性質的劣化，沉積的薄膜的厚度需要達到一定水平或更高，但當薄膜的厚度變厚時，引起難以確保所需的介電常數或電容的現象。
因此，為了在滿足所需的物質的性質的同時將薄膜的厚度降低到一定水平或更小，在利用沉積工藝將具有良好結晶性的膜形成至預定厚度或更大之後，需要通過利用ALE工藝以原子層或分子層作為單位去除沉積的膜以將薄膜的厚度制得更薄。例如，在韓國公開專利第2019-0136438號“薄膜形成方法”（專利文獻1）中，公開了一種通過在利用ALD工藝形成氧化鋯膜或氧化铝膜後使用ALE工藝進行蝕刻，從而形成具有優異結晶性的薄膜的方法。
然而，在利用上述的ALE工藝來蝕刻薄膜的情況下，可能發生在待蝕刻膜被蝕刻的同時其他不應被蝕刻的薄膜會一起被蝕刻或損傷的問題。如果，在蝕刻工藝中發生其他不需要的薄膜的蝕刻或表面損傷的情況時，可能成為導致半導體器件的缺陷的原因。特别地，在為了確保反應性而將工藝氣體等離子體化的情況下，將發生這樣的問題的可能性增加。
例如，在特定的半導體器件，例如DRAM器件的電容器等的製造中，提出一種工藝，其通過依次應用沉積工藝（例如，ALD工藝）和ALE工藝來形成在具有優異的結晶性的同時具有薄厚度的高介電金屬氧化物膜的工藝。此時，在ALD等的沉積工藝中，金屬氧化物膜沉積在預定的下部膜上，例如在氮化鈦膜（TiN）上。並且，應用ALE工藝以使沉積的金屬氧化物膜薄型化。
在這種工藝順序中，可能在進行ALE工藝的過程中引起誘發在金屬氧化物膜的表面的損傷和/或下部膜被一起蝕刻的現象。特别地，在韓國公開專利第2019-0142407號“用於應用先進圖案化的原位選擇性沉積和蝕刻”（專利文獻2）中，公開了在使用相同蝕刻氣體的ALE工藝中，除了氧化鋯膜和氧化鉿膜等的金屬氧化物膜之外，氮化鈦膜也成為蝕刻對象之一。據此，在使用該蝕刻氣體的ALE工藝的情況下，在蝕刻金屬氧化物膜的期間，其下部的氮化鈦膜也容易被蝕刻而被去除。 先前技術文獻[專利文獻]
（專利文獻1）韓國公開專利第2019-0136438號
（專利文獻2）韓國公開專利第2019-0142407號
技術問題
本發明要解決的問題提供一種ALE工藝，其中，在使用ALE工藝蝕刻氧化鋯膜、氧化鉿膜或氧化鉿鋯膜等單一或複合金屬氧化物膜中，不會誘發對其下部膜的蝕刻，並且不會引起作為蝕刻目標膜的金屬氧化物層的表面損傷等。 解決問題的方案
用於解決上述問題的本發明一實施例為一種形成在基板上的預定的下部膜上的金屬氧化物膜的原子層蝕刻的方法，其包括通過供應含氟氣體以與所述金屬氧化物膜的表面反應，從而形成氟化表面層的氟化步驟、以及向所述基板供應化學蝕刻氣體以去除所述氟化表面層的化學蝕刻步驟，其中，通過重覆進行包括所述括氟化步驟和所述化學蝕刻步驟的循環預定次數，從而去除所述金屬氧化物膜的一部分，且所述含氟氣體與所述下部膜反應來形成非揮發性鈍化膜。
根據上述實施例的一方面，所述含氟氣體可以為非等離子體狀態，並且所述氟化步驟的工藝温度可以為200 ℃至500 ℃。優選地，所述氟化步驟的工藝温度可以為300 ℃至400 ℃。
根據上述實施例的另一方面，所述含氟氣體可以包括選自由HF氣體、NF3氣體、F3NO氣體和FNO氣體組成的組中的一種或多種，且所述下部膜可以為氮化鈦膜。此時，所述HF氣體可以為無水HF氣體。並且，所述非揮發性鈍化膜可以包括二氟化鈦（TiF2）和三氟化鈦（TiF3）中的一種或多種。另外，所述化學蝕刻氣體可以包括選自由TiCl4氣體和SiCl4氣體組成的組中的一種或多種的氣體。
根據上述實施例的另一方面，所述金屬氧化物膜可以包括選自由氧化鉿膜、氧化鋯膜和氧化鉿鋯複合膜組成的組中的一種或多種的氧化物膜。 有益效果
根據上述的本發明實施例，在利用ALE工藝蝕刻金屬氧化物膜的工藝中，使用與金屬氧化物膜的下部膜反應以形成非揮發性鈍化層的氣體作為含氟氣體和/或使用其分子大小相對大的氣體，因此，可以控制反應性並抑制氣體通過金屬氧化物膜的晶界的擴散，從而可以以對下部膜的高選擇性蝕刻金屬氧化物膜。
在下文中，參照附圖詳細描述本發明的實施例。在本说明書中所使用的術语或詞語為通過考慮實施例中的功能而選擇的術语，該術语的意義可以根據發明的意圖或慣例等而不同。因此，在稍後將描述的實施例中所使用的術语在本说明書中被具體定義的情況下跟隨該定義，並在没有具體定義的情況時，應解釋為本領域技術人員一般認識的意義。
原子層蝕刻(ALE)為一種使用順序自限反應的膜蝕刻技術，其僅在蝕刻角膜的表面上反應，因此可以以原子層為單位控制蝕刻。當應用用作半導體器件如DRAM的高介電膜的氧化鉿膜、氧化鋯膜和氧化鉿鋯複合膜等的高介電金屬氧化物膜於ALE工藝中，不僅要求用於原子層單位的刻蝕的自限特性，並且不應引起金屬氧化物膜的表面損傷和/或其下部膜的刻蝕。换言之，需要可以控制對於金屬氧化物膜的ALE工藝的反應性（以原子層為單位的蝕刻），並且對下部膜顯示出高蝕刻選擇性。
在利用ALE工藝的蝕刻金屬氧化物的工藝中，已知至少两種反應機制。第一種反應機制是通過將金屬氧化物膜與含氯氣體直接反應來去除金屬氧化物膜的直接氯化（direct chlorination）反應。在這個情況下，含氯氣體可以以非等離子體狀態來供應或以等離子體狀態來供應，並在前者的情況下，即使將工藝温度提升至500 ℃，反應性也低，因此金屬氧化物膜不易被蝕刻。相反，在後者的情況下，反應性與工藝温度成比例地高而進行良好的金屬氧化物膜的蝕刻，但等離子體狀態的含氯氣體的反應性過高，因此難以以原子層為單位來控制蝕刻。
第二種反應機制為在使金屬氧化物膜與含氟氣體反應來對表面進行改性即氟化（fluorination）後，通過利用化學蝕刻氣體的配體交换（ligand exchange）來將其變换為在相對較低的温度下也可以蒸發的物質，從而將其去除。即使在這種情況下，含氟氣體也可以以非等離子體狀態來供應（以下，称為‘熱ALE（thermal ALE）’）或等離子體狀態來供應（以下，称為‘等離子體ALE’ ）。然而，如將稍後所述，在等離子體ALE的情況下，等離子體化的氣體的反應性相比於以非等離子體狀態供應的氣體的反應性相對地大，因此存在引起金屬氧化物膜的表面損傷和/或不易以原子層為單位來控制刻蝕的缺點。
然而，在上述第二種反應機制的情況下，如在韓國公開專利第2019-0142407號（專利文獻1）中所述，根據所使用的含氟氣體和/或化學蝕刻氣體的類型，可能發生下部膜也與金屬氧化物膜一起被蝕刻的問題，並在下文中，基於試驗結果來進行更詳細的描述。
圖1A和圖1B分别為示出在使用等離子體ALE工藝蝕刻氧化鋯膜的情況下，其下部的氮化鈦膜也被蝕刻的現象的透射電子顯微鏡（Tansmission Electron Microscopy，TEM）照片。在此，圖1A為使用等離子體NF3氣體作為含氟氣體且使用TiCl4氣體作為化學蝕刻氣體的情況，圖1B為使用CF4氣體作為含氟氣體且使用TiCl4作為化學蝕刻氣體的情況。
參照圖1A，可以得知，當將供應NF3氣體30秒且之後供應TiCl4氣體30秒的ALE工藝的循環分别重覆進行5次、10次和15次時，在將具有80 Å厚度的氧化鋯膜蝕刻到約65 Å、40Å、和20Å的期間，其下部的氧化鈦膜被一起蝕刻而去除。參照圖1B,可以得知，當將供應等離子體CF4氣體30秒且之後供應TiCl4氣體30秒的ALE工藝的循環分别重覆進行5次、10次和15次時，在將具有約80 Å厚度的氧化鋯膜蝕刻到約80 Å、75 Å、和62 Å厚度的期間，在10次循環後，其下部的氧化鈦膜被蝕刻而去除。
並且，圖1C和圖1D也是分别示出在使用ALE工藝來蝕刻氧化鋯膜時，其下部的氮化鈦膜被蝕刻的現象的透射電子顯微鏡（TEM）照片，並將工藝温度設置為約300℃的情況。圖1C為使用等離子體NF3氣體作為含氟氣體且使用DMAC氣體作為化學蝕刻氣體的情況，圖1D為使用CF4氣體作為含氟氣體且使用DMAC作為化學蝕刻氣體的情況。
參照圖1C，可以得知，當將供應等離子體NF3氣體30秒且之後供應DMAC氣體30秒的ALE工藝的循環分别重覆進行5次時，在將具有約80 Å厚度的氧化鋯膜蝕刻到約59 Å厚度的期間，其下部的氧化鈦膜被一起蝕刻而去除。並且，參照圖1D，可以得知，當將供應等離子體CF4氣體30秒且之後供應DMAC氣體30秒的ALE工藝的循環分别重覆進行5次、10次和15次時，在將具有約80 Å厚度的氧化鋯膜蝕刻到約76 Å、45 Å、和19 Å厚度的期間，在10次循環後，其下部的氧化鈦膜被蝕刻而去除。
另外，圖1E為示出在使用熱ALE蝕刻氧化鋯膜的情況下，其下部的氮化鈦膜被蝕刻的現象的透射電子顯微鏡（TEM）照片，其是使用ClF3氣體作為含氟氣體和使用TiCl4氣體作為化學蝕刻氣體的情況。參照圖1E，可以得知，當將供應ClF3氣體10秒且之後供應TiCl4氣體10秒的ALE工藝的循環分别重覆進行5次、10次和15次時，在約10次的循環後，氧化鈦膜開始被蝕刻，並在15次的循環後，氧化鈦膜幾乎全部被去除。然而，在圖1E的試驗例中，即使重覆ALE循環至15次，具有約80Å厚度的氧化鋯膜也幾乎没有被蝕刻，這被推測是因為在300 ℃的低温工藝中，所產生的ZrF4的配體交换反應不順利地進行。
與圖1A至圖1E的試驗結果一樣，圖2為示意性地示出在利用現有的ALE工藝蝕刻金屬氧化物膜（例如，氧化鋯膜）的情況下，下部膜被一起蝕刻的過程的圖。在圖2中，A、B、C、D均表示由相應反應產生的反應副產物。參照圖2，可以得知，在使用等離子體NF3氣體、等離子體CF4氣體或ClF3氣體作為含氟氣體的情況下，其與氧化鋯膜反應來產生TiF4（沸點：約400 ℃或更高），之後供應TiCl4氣體或DMAC氣體作為化學蝕刻氣體時，TiF4被配體取代為在相對較低的温度下蒸發的TiCl4（沸點：約136℃或更高），因此氮化鈦膜也與氧化鋯膜一起被蝕刻。如上所述，作為氧化鋯膜的下部膜的氮化鈦膜被蝕刻的原因是氧化鋯膜與含氟氣體反應來形成TiF4，從而不能起到鈍化膜的功能。
基於上述試驗結果，預期一種材料（含氟氣體和/或化學蝕刻氣體）可以增加蝕刻選擇性，其虽然與金屬氧化物膜反應，但阻斷下部膜如氮化鈦膜的反應和/或可以抑制反應性。更具體地，當抑制或最小化氣體通過金屬氧化物膜晶界（grain boundary）的擴散（diffsion）時，可以阻斷或抑制含氟氣體與作為下部膜的氮化鈦膜的接觸。並且，通過控制含氟氣體的反應性，使得即使與下部膜反應也能形成鈍化膜，可以防止或抑制由化學蝕刻氣體造成氮化鈦膜的蝕刻。如稍後所述，根據本發明，在使用具有相對大的顆粒尺寸的氣體如HF氣體、NF3氣體、F3NO氣體、FNO氣體等作為含氟氣體的情況下，可以阻斷或抑制氣體通過金屬氧化物膜的晶界的擴散，並且，可以通過反應性控制來形成鈍化膜，因此，可以防止或最小化位於其下部的膜如氮化鈦膜的蝕刻。並且，通過使用在反應後產生具有足夠蒸氣壓的副產物的材料如TiCl4氣體和SiCl4氣體作為化學蝕刻氣體，可以防止由残留在工藝室中的反應副產物引起的金屬氧化物膜的蝕刻率降低或者蝕刻停止。
圖3示意性地示出在利用使用HF氣體作為含氟氣體的熱ALE工藝蝕刻金屬氧化物膜（例如，氧化鋯膜）時，其下部的氮化鈦膜不與含氟氣體反應而不被蝕刻的過程的圖。在圖3中，A、B、C、和均表示反應副產物。參照圖3，在使用HF氣體作為含氟氣體的情況下，其與氧化鋯膜反應來產生ZrF4，但其不與下部的氮化鈦膜反應或該反應被抑制。因此，之後在供應TiCl4氣體作為化學蝕刻氣體的情況下，ZrF4通過被配體取代為具有高揮發性的ZrCl4而被去除，但可以得知，氮化鈦膜不與TiCl4反應而不被蝕刻。
並且，根據本發明實施例，在控制含氟氣體的反應性的情況下，通過製造氟相對不足的氣氛，即使含氟氣體與氮化鈦膜反應，也可以產生相對多的TiF2和/或TiF3而不是TiF4。然而，TiF2和TiF3的沸點分别為2152 ℃和1400 ℃，其在ALE工藝温度（例如，400 ℃或更低）下幾乎不揮發。結果，作為含氟氣體與氮化鈦膜的反應產物的TiF2和TiF3應用為鈍化層，從而可以阻斷在後續循環中氮化鈦膜與含氟氣體的進一步反應。因此，根據本發明實施例，可以以對氮化鈦膜的高選擇性蝕刻金屬氧化物。
圖4為示出根據本發明一實施例的金屬氧化物膜的原子層蝕刻方法的流程圖，且圖5A至圖5C分别為示意性地示出在進行圖4中示出的原子層蝕刻方法的各工藝時的狀態的截面圖。
參照圖4和圖5A，準備被處理體1，其在基板10上的預定物質膜（下部膜20）上形成有金屬氧化物膜30（步驟S1）。例如，本步驟可以為將被處理體1裝載到用於進行ALE工藝的工藝室内的支撑架上的過程。或者，在原位進行ALD工藝和ALE工藝的装置中，本步驟可以相應於在完成通過在一個工藝室中使用ALD工藝在基板10上的下部膜20上沉積金屬氧化物膜30的工藝之後，準備用於開始ALE工藝的過程。這樣的被處理體1是示意性地模拟半導體器件如DRAM製造中的結構體，金屬氧化物膜30的上表面成為被處理的表面，且通過後續的ALE工藝，被處理的表面以原子層為單位被蝕刻而去除。
在此，基板10可以是半導體晶圓，例如矽晶圓，但不限於此。此外，下部膜20不需直接形成在基板10上，並且其中間可以有一個或多個的物質膜。其中的物質膜可以是絕緣膜和/或導電膜，且其種類或膜的層數等没有特别限制。例如，下部膜20是構成DRAM的電容器元件的一部分，其可以是形成在用作下部電極的導電膜上側的氮化鈦膜。
根據本實施例，金屬氧化物膜30可以選自由例如HfO2、ZrO2、HfZrO2、Al2O3、Y2O3、La2O3、Ta2O5、和其組合物組成的組。優選地，金屬氧化物膜30可以選自由HfO2、ZrO2、HfZrO2、和其組合物組成的組。金屬氧化物膜30優選為結晶穩定化以至少顯示出高介電特性的膜，特别地，即使通過稍後將描述的ALE工藝，金屬氧化物膜30的一定部分被蝕刻而去除，優選保持膜的結晶性。
根據本實施例，形成金屬氧化物膜30的方法没有特别限制。例如，金屬氧化物膜30可以是通過已知的ALD工藝形成的膜，或者可以是通過利用其他沉積工藝例如等離子體增強化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition，PECVD）而不是ALD工藝形成的膜。並且，金屬氧化物膜30的厚度没有特别限制，但必須大於通過ALE工藝而期望最終留下的膜厚度（例如，用於DRAM的電容器的高介電氧化物膜為小於5 mm）。例如，氧化物膜30的厚度可以大於5 nm且小於或等於30 nm。
參照圖4和圖5B，通過供應包括含氟氣體的工藝氣體到工藝室中來對金屬氧化物膜30進行氟化過程（S2）。含氟氣體可以為HF氣體、NF3氣體、F3NO氣體、FNO氣體或其組合。在本步驟中，通過所供應的含氟氣體使金屬氧化物膜30a的表面氟化，從而形成氟化表面層31。例如，氧化鋯膜（ZrO2）可以被氟化來形成ZrF4，氧化鉿膜（HfO2）可以形成HfF4，且氧化鉿鋯複合膜（HfZrO2）可以形成HfZrF4的氟化表面層31。
相反，在步驟S2中，含氟氣體不與下部膜20反應或其反應性至少被抑制。因為如上所述，在使用具有相對大的分子尺寸的氣體如HF氣體、NF3氣體、F3NO氣體或FNO氣體作為含氟氣體的情況下，可以阻斷或抑制含氟氣體擴散至作為金屬氧化物膜30a的下部膜的氮化鈦膜20。
根據本實施例，含氟氣體優選以氣化且氣體狀態來供應，而不是等離子體狀態。如上所述，等離子體狀態的含氟氣體反應性高，因此容易與金屬氧化物膜30a的下部膜20反應，在這個情況下，因為下部膜20的表面被完全氟化（例如，在氮化鈦膜的情況下用TiF4氟化），並由在後續工藝（步驟S3）中供應的化學蝕刻氣體去除。氣化的含氟氣體可以以本身的狀態來供應，或者可以與諸如氩氣、氮氣等的載氣一起供應。
在供應含氟氣體時，為了誘導其與金屬氧化物膜30的反應或提高反應速度，可以將工藝室的内部温度設定在200 ℃至500 ℃的温度。例如，通過基板支撑件加熱包括基板10的被處理體和/或使用在期望温度下的載氣，從而可以使工藝室的内部温度達到期望的温度範圍。優選地，工藝室的内部温度為300 ℃至400 ℃的情況為佳，但如果工藝温度低於300 ℃，反應性低而工藝時間可以需時很长，相反，當工藝温度高於400 ℃時，含氟氣體確實與下部膜反應，從而產生具有相對高揮發性的氟化物（例如，TiF4）的可能性提高。
根據本實施例的一方面，在含氟氣體中，HF氣體優選地由無水氫氟酸氣體化。
根據本實施例的一方面，在通過低温工藝（例如，400 ℃或更低）控制含氟氣體的反應性的情況下，即使含氟氣體與下部膜20例如氮化鈦膜進行反應，作為反應的結果而形成的氟化物為諸如TiF2或TiF3等的化合物，其為沸點高於TiF4的化合物。這是因為，在步驟S2中，在抑制含氟氣體的反應性時，不供應足夠量的含氟氣體與氮化鈦膜反應。因此，在步驟S2中，在含氟氣體與下部膜20例如氮化鈦膜進行反應的情況下，通過具有相對高沸點的TiF2和/或TiF3使非揮發性鈍化層得以形成。並且，由於產生的非揮發性鈍化層附著在氮化鈦膜的外露表面上，因此可以阻斷在後續工藝中HF氣體與氮化鈦膜接觸且反應。
並且，虽然未圖示，但在供應含氟氣體至工藝室之後，額外進行供應用於排放過量含氟氣體、反應副產物和載氣的吹掃氣體至工藝室的吹掃過程。作為吹掃氣體，可以使用氮氣或氩氣等惰性氣體。如果在步驟S2中的載氣與吹掃步驟中的吹掃氣體為相同的惰性氣體的情況，即使在載氣被供應到真空室的狀態下停止供應矽前驅體，也可以進行吹掃過程，而無需添加用於僅供應吹掃氣體的手段。
參照圖4和圖5C，通過供應化學蝕刻氣體至工藝室，氟化表面層31中的氟被另一元素例如氯取代而被去除（S3）。此時，氟化表面層31的化合物例如ZrF4、HfF4和/或HfZrF4等的化合物被配體取代，從而可以成為ZrCl4、HfCl4和/或HfZrCl4等。作為在這個步驟S3的反應產物的ZrCl4、HfCl4和/或HfZrCl4等具有低於作為反應物的ZrF4、HfF4和/或HfZrF4等的沸點，因此其揮發性相對高。因此，由氯取代的氟化表面層31可以被蝕刻並去除。
根據本實施例的一方面，化學蝕刻氣體的類型没有特别限制。例如，化學蝕刻氣體可以為DMAC、TiCl4等。相比於其他氣體，這些化學蝕刻氣體產生具有足夠蒸氣壓的副產品，因此所產生的副產物残留在氟化表面層31上的情況被最小化，因此可以防止氟化表面層31被副產物蝕刻。優選地，化學蝕刻氣體為TiCl4。
隨後，虽然未在附圖中示出，但是通過供應吹掃氣體至工藝室的内部來使剩余的化學蝕刻氣體、反應副產物、載氣等排放到供應室的外部。因此，用於蝕刻金屬氧化物膜30的原子層蝕刻（ALE）工藝的一次循環完成，並且留下具有减小的厚度的金屬氧化物膜32。
隨後，重覆包括上述步驟S2和S3的ALE工藝循環預定次數直至金屬氧化物膜32被蝕刻到期望的厚度。此時，隨著循環的重覆次數增加，被蝕刻來去除的金屬氧化物膜32的量增加，並且留下具有期望的最終厚度的金屬氧化物膜。
圖6為根據本發明一實施例示出在使用熱ALE工藝來蝕刻氧化鋯膜的情況下，其下部的氮化鈦膜被蝕刻的現象的透射電子顯微鏡（TEM）照片 ，並使用HF氣體作為含氟氣體，且使用TiCl4氣體作為化學蝕刻氣體。工藝室的温度分别設定為300 ℃和400 ℃。參照圖6，在重覆其中供應HF氣體1秒之後供應TiCl4氣體2秒的ALE工藝的循環20次的情況下，可以得知，氧化鋯膜被蝕刻，但氮化鈦膜幾乎没有被蝕刻。但是，相比於工藝室的温度為300 ℃的情況，在工藝室的温度為400的情況下，示出氧化鋯膜的蝕刻率更高。
如上所述，在本發明的實施例中，在蝕刻氧化鉿膜、氧化鋯膜、和/或氧化鉿鋯複合膜等金屬氧化物膜時，應用熱ALE工藝以控制金屬氧化物膜的蝕刻速度並防止蝕刻其下部的物質膜如氮化鈦膜。特别地，在熱ALE工藝中，在利用含氟氣體對表面進行改性之後，利用化學蝕刻氣體去除改性的表面層。使用HF氣體、NF3氣體、F3NO氣體和FNO氣體作為含氟氣體，並使用TiCl4和SiCl4作為化學蝕刻氣體。如通過上述的試驗結果所看出，與其他材料不同，在熱ALE工藝中使用的含氟氣體可以被抑制通過金屬氧化物膜的晶界向下部膜擴散，並且可以通過控制反應性使得鈍化膜得以形成。因此，根據本發明的實施例，可以以對下部膜的高選擇比蝕刻金屬氧化物膜，因此可以防止或抑制下部膜被蝕刻。
盡管已經提出優選實施例來詳細描述了本發明，但是本發明不限於上述實施例，並且在本發明的技術思想範圍中，本領域技術人員可以進行各種修改。
S1,S2,S3:步驟 1:被處理體 10:基板 20:下部膜 30:金屬氧化物膜 31:氟化表面層 32:金屬氧化物膜
［圖1A和圖1B］分别為示出根據現有的等離子體ALE工藝的試驗結果的透射電子顯微照片。 ［圖1C和圖1D］分别為示出在低温下的根據現有的等離子體ALE工藝的試驗結果的透射電子顯微照片。 ［圖1E］為示出根據現有的熱等離子體ALE工藝的試驗結果的透射電子顯微照片。 ［圖2］為示意性地示出根據現有的ALE工藝的蝕刻工藝的圖。 ［圖3］為示意性地示出根據本發明實施例的ALE蝕刻工藝過程的圖。 ［圖4］為示出根據本發明一實施例的金屬氧化物膜的原子層蝕刻方法的流程圖。 ［圖5A至圖5C］分别為示意性地示出在進行圖4中示出的原子層蝕刻方法的各工藝時的狀態的截面圖。 ［圖6］為示出根據通過本發明實施例的ALE蝕刻工藝的試驗結果的透射電子顯微鏡照片。
S1,S2,S3:步驟

Claims (8)

  1. 一種形成在基板上的预定的下部膜上的金屬氧化物膜的原子層蝕刻的方法，包括： 通過供應含氟氣體以與所述金屬氧化物膜的表面反應，從而形成氟化表面層的氟化步驟；以及 向所述基板供應化學蝕刻氣體以去除所述氟化表面層的化學蝕刻步驟， 其中，通過重覆進行包括所述括氟化步驟和所述化學蝕刻步驟的循環預定次數，從而去除所述金屬氧化物膜的一部分， 所述含氟氣體與所述下部膜反應來形成非揮發性鈍化膜。
  2. 根據請求項1所述的方法，其中，所述含氟氣體為非等離子體狀態，並且所述氟化步驟的工藝温度為200 ℃至500 ℃。
  3. 根據請求項2所述的方法，其中，所述氟化步驟的工藝温度為300 ℃至400 ℃。
  4. 根據請求項1所述的方法，其中，所述含氟氣體包括選自由HF氣體、NF3氣體、F3NO氣體和FNO氣體組成的組中的一種或多種， 所述下部膜為氮化鈦膜。
  5. 根據請求項4所述的方法，其中，所述HF氣體為無水HF氣體。
  6. 根據請求項4所述的方法，其中，所述非揮發性鈍化膜包括二氟化鈦（TiF2）和三氟化鈦（TiF3）中的一種或多種。
  7. 根據請求項4所述的方法，其中，所述化學蝕刻氣體包括選自由TiCl4氣體和SiCl4氣體組成的組中的一種或多種的氣體。
  8. 根據請求項1所述的方法，其中，所述金屬氧化物膜包括選自由氧化鉿膜、氧化鋯膜和氧化鉿鋯複合膜組成的組中的一種或多種的氧化物膜。
TW112125266A 2022-07-06 2023-07-06 金屬氧化物膜的原子層蝕刻方法 TW202403837A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220083113A KR20240006268A (ko) 2022-07-06 2022-07-06 금속 산화막의 원자층 식각 방법
KR10-2022-0083113 2022-07-06

Publications (1)

Publication Number Publication Date
TW202403837A true TW202403837A (zh) 2024-01-16

Family

ID=89453751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112125266A TW202403837A (zh) 2022-07-06 2023-07-06 金屬氧化物膜的原子層蝕刻方法

Country Status (3)

Country Link
KR (1) KR20240006268A (zh)
TW (1) TW202403837A (zh)
WO (1) WO2024010368A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707983B1 (ko) * 2005-11-28 2007-04-16 주식회사 에이이티 산화막의 원자층 에칭방법
US10229837B2 (en) * 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US10283319B2 (en) * 2016-12-22 2019-05-07 Asm Ip Holding B.V. Atomic layer etching processes
US10208383B2 (en) * 2017-02-09 2019-02-19 The Regents Of The University Of Colorado, A Body Corporate Atomic layer etching processes using sequential, self-limiting thermal reactions comprising oxidation and fluorination
KR102631150B1 (ko) 2017-05-15 2024-01-29 도쿄엘렉트론가부시키가이샤 첨단 패턴화 적용을 위한 원위치의 선택적 증착 및에칭
CN111937122A (zh) * 2018-03-30 2020-11-13 朗姆研究公司 难熔金属和其他高表面结合能材料的原子层蚀刻和平滑化
KR102475843B1 (ko) 2018-05-30 2022-12-09 주식회사 원익아이피에스 박막 형성 방법

Also Published As

Publication number Publication date
KR20240006268A (ko) 2024-01-15
WO2024010368A1 (ko) 2024-01-11

Similar Documents

Publication Publication Date Title
US6420279B1 (en) Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
KR100819318B1 (ko) 반도체 장치의 제조방법
US6627503B2 (en) Method of forming a multilayer dielectric stack
JP3761419B2 (ja) Ｍｏｓｆｅｔトランジスタおよびその製造方法
JP4505494B2 (ja) 半導体装置の製造方法及び基板処理装置
US20040238872A1 (en) Method for manufacturing oxide film having high dielectric constant, capacitor having dielectric film formed using the method, and method for manufacturing the same
US20030100162A1 (en) Method for forming capacitor of semiconductor device
JP4009550B2 (ja) 金属酸化膜の形成方法
US20060040461A1 (en) Method of forming a capacitor
CN109811329B (zh) 一种氧化物薄膜的低温原子层沉积方法
US7538046B2 (en) Method of cleaning semiconductor device fabrication apparatus
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
JP2001036045A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US20040175905A1 (en) Method of forming thin film using atomic layer deposition
TW202403837A (zh) 金屬氧化物膜的原子層蝕刻方法
KR20010004751A (ko) 반도체 소자의 캐패시터 제조 방법
US6835658B2 (en) Method of fabricating capacitor with hafnium
TWI329340B (en) Method for manufacturing semiconductor device
US6461910B1 (en) Method of forming a capacitor in a semiconductor device
US7045445B2 (en) Method for fabricating semiconductor device by using PECYCLE-CVD process
KR20220155124A (ko) 기판 처리 방법
JP2024085010A (ja) クリーニングを行う方法、及び基板の処理を行う装置
KR20040039982A (ko) 반도체 소자의 캐패시터 제조방법
KR20050044115A (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법
KR20040042445A (ko) 반도체 소자의 캐패시터 제조방법