TWI831850B - 將半導體元件上的矽化鎳層圖案化之方法 - Google Patents

將半導體元件上的矽化鎳層圖案化之方法 Download PDF

Info

Publication number
TWI831850B
TWI831850B TW108138235A TW108138235A TWI831850B TW I831850 B TWI831850 B TW I831850B TW 108138235 A TW108138235 A TW 108138235A TW 108138235 A TW108138235 A TW 108138235A TW I831850 B TWI831850 B TW I831850B
Authority
TW
Taiwan
Prior art keywords
nickel silicide
nickel
substrate
volatile
gas
Prior art date
Application number
TW108138235A
Other languages
English (en)
Other versions
TW202025301A (zh
Inventor
鍾文 金
正操 殷
河 任
史林尼法斯Ｄ 奈馬尼
怡利 葉
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202025301A publication Critical patent/TW202025301A/zh
Application granted granted Critical
Publication of TWI831850B publication Critical patent/TWI831850B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本文提供了用於處理基板及蝕刻矽化鎳層的方法及設備。在一些實施例中，一種在半導體元件中蝕刻矽化鎳膜的方法包括：使處理腔室中的基板上設置的矽化鎳膜與足以形成一或更多種可溶或揮發性產物的蝕刻氣體接觸，以便減少或消除在矽化鎳膜之上再次沉積由矽化鎳膜形成的產物。

Description

將半導體元件上的矽化鎳層圖案化之方法
本揭示案的實施例一般係關於處理半導體基板。更特定而言，本揭示案的實施例係關於使用化學輔助的蝕刻技術在半導體基板上電漿蝕刻矽化鎳層。
矽化鎳係作為半導體元件內的導電層的所需靶材。然而，由於取決於反應條件，蝕刻矽化鎳可產生非揮發性反應副產物，因此用矽化鎳進行加工係困難的。非揮發性反應副產物的存在可導致成問題的金屬再次沉積及/或不利於在半導體元件內設置的特徵的輪廓、功能、或圖案化。
一種在連續按比例縮小特徵時可用的製程係在電漿處理基板期間的原子層蝕刻。習知地，使用依賴於切換氣體混合物的處理方案執行原子層蝕刻以獲得用於鈍化(功能化、吸附、沉積)的適當電漿化學組成物及用於後續蝕刻製程的適當電漿化學組成物。
一般而言，首先將基板暴露於最低限度的蝕刻電漿以鈍化上層。在鈍化製程期間，電漿的離子能可小於用於蝕刻鈍化的頂層的臨限值。接下來，將鈍化層暴露於蝕刻電漿以移除鈍化的頂層。然而，發明者已經觀察到， 特別是在待蝕刻的層為矽化鎳的情況下，此種方案經歷形成包括非揮發性副產物及/或不可溶副產物(包括金屬及金屬化合物)的成問題的電漿產生顆粒副產物。在電漿蝕刻矽化鎳層的情況下，金屬及金屬化合物成問題地在工件上再次沉積，從而例如導致電短路及其他缺陷，如圖案化缺陷。一些缺陷包括再次沉積例如在特徵側壁上設置的金屬及金屬化合物，該特徵設置於工件之上，此可不利於特徵側壁輪廓，從而導致對下游處理而言成問題的非直線特徵輪廓。
由此，發明者已經開發了改進的處理基板及蝕刻矽化鎳層的方法。
本文提供了用於處理基板及蝕刻矽化鎳層的方法及設備。在一些實施例中，一種在半導體元件中蝕刻矽化鎳膜的方法包括：使處理腔室中的基板上設置的矽化鎳膜與足以形成一或更多種可溶或揮發性產物的蝕刻氣體接觸，以便減少或消除在矽化鎳膜之上再次沉積由矽化鎳膜形成的產物。
在一些實施例中，一種在基板處理腔室的處理容積內處理基板的方法包括：(a)在處理容積內提供包含蝕刻氣體的處理氣體；及(b)施加第一功率以由處理氣體形成電漿，其中電漿具有第一離子能以蝕刻在基板層頂上的矽化鎳層，其中蝕刻氣體包括預選擇以形成一或更多種可溶或揮發性產物的成分。
在一些實施例中，一種在半導體元件中蝕刻矽化鎳膜的方法包括：使包括氣體混合物的蝕刻氣體流入其中設置有基板的處理腔室中，基板包括其上設置有圖案化的膜堆疊的矽化鎳層，圖案化的膜堆疊覆蓋矽化鎳層的第一部分並且暴露矽化鎳層的第二部分；使矽化鎳層與蝕刻氣體接觸以移除第二部分，同時形成到膜堆疊的一或更多個矽化鎳邊緣，其中一或更多個矽化鎳邊緣具有大於80度的輪廓。
在一些實施例中，一種在半導體元件中蝕刻矽化鎳膜的方法包括：使處理腔室中的基板上設置的矽化鎳膜與足以形成具有大於80度的邊緣輪廓的第一矽化鎳部分及第二矽化鎳部分的蝕刻氣體接觸，其中蝕刻氣體包含氣體混合物，該氣體混合物經預選擇以與第二矽化鎳部分反應以從第二矽化鎳部分提取矽及鎳、與鎳反應以形成揮發性羰基鎳、與矽反應以形成一或更多種揮發性副產物、及在第一矽化鎳部分之上形成鈍化層。
在一些實施例中，一種半導體膜堆疊包括：在複數個層內設置的矽化鎳層，其中矽化鎳層具有大於80度的側面輪廓，並且其中矽化鎳層適於作為膜堆疊內的金屬線。
下文描述了本揭示案的其他及進一步實施例。
100:方法
102:方塊
104:方塊
200:基板
202:矽化鎳層
204:第三層
206:第四層
208:第五層
210:電漿
300:設備
302:處理腔室
304:處理容積
305:內部容積
308:基板支撐基座
310:基板
312:開口
314:噴淋頭
316:氣體供應器
317:質量流動控制器
318:狹縫閥
319:閥
320:排氣系統
322:排氣埠
324:泵送充氣部
326:泵送埠
328:真空泵
330:閥
332:排氣出口
334:升降機構
336:第一偏壓波長調節器
338:RF電源
340:RF偏壓電極
342:頂板
346:第一源波形調節器
348:RF電源
350:控制器
352:CPU
354:支援電路
356:記憶體
358:軟體常式
400:方法
402:方塊
404:方塊
501:基板
502:矽化鎳層
503:基板平面
506:層
509:層
510:圖案化的膜堆疊
515:第一部分
520:第二部分
530:矽化鎳邊緣
530’:矽化鎳邊緣
530”:矽化鎳邊緣
530''':矽化鎳邊緣
540:可溶鈍化層
600:方法
602:方塊
上文所簡要概述並且在下文更詳細論述的本揭示案的實施例可藉由參考在附圖中繪示的本揭示案的 說明性實施例來理解。然而，附圖僅示出本揭示案的常見實施例，並且由此不被認為限制範疇，因為本揭示案可允許其他等同有效的實施例。
第1圖繪示了根據本揭示案的一些實施例的用於處理基板的方法的流程圖。
第2A圖至第2B圖繪示了根據本揭示案的一些實施例的處理基板的各個階段。
第3圖繪示了根據本揭示案的一些實施例的基板處理系統的示意圖。
第4圖繪示了根據本揭示案的一些實施例的用於處理基板的方法的流程圖。
第5A圖至第5D圖繪示了根據本揭示案的一些實施例的處理基板的各個階段。
第6圖繪示了根據本揭示案的一些實施例的用於處理基板的方法的流程圖。
為了便於理解，相同元件符號在可能的情況下已經用於標識圖中共有的相同元件。諸圖並非按比例繪製，並且為了清楚起見可簡化。一個實施例的元件及特徵可有利地併入其他實施例中，而無需進一步敘述。
本文提供了用於處理基板的方法。本發明的方法有利地促進蝕刻矽化鎳材料以促進使用矽化鎳作為用於互連應用的導體材料。本發明方法的實施例可有利地提供鈍化及蝕刻，同時利用來自單一氣體混合物的預定的電 漿化學組成物。因此，在本揭示案中描述的方法藉由減少或消除金屬副產物及其側壁再次沉積(此成問題地產生漸縮輪廓(如約50至60度的垂直輪廓)及低遮罩選擇性)來允許在不需要引入多種氣體混合物的情況下蝕刻，並且允許膜堆疊中的矽化鎳垂直輪廓為80度或以上。另外，蝕刻氣體的預選擇成分促進形成包括揮發性副產物及/或可溶副產物的電漿產生顆粒副產物，該等副產物易於從處理腔室移除而不在任何剩餘的圖案化的矽化鎳材料上再次沉積。在本揭示案中提供的方法允許控制產物形成，其中來自電漿的離子能用於蝕刻矽化鎳層。在本揭示案中提供的方法提供了化學輔助的反應性離子蝕刻，以允許用一或更多個實質上直線形的側邊緣(如具有與基板平面夾角大於80度的側輪廓的一或更多個邊緣)圖案化在膜堆疊內定位的矽化鎳，用於促進額外下游處理並且消除其中的缺陷產生。
第1圖繪示了根據本揭示案的一些實施例的用於處理基板的方法100的流程圖。本文針對在第2A圖至第2B圖中繪示的結構來描述方法100。本揭示案的方法100可在能夠執行蝕刻及沉積二者的單一處理腔室中執行。此種適宜處理腔室可係獨立式處理腔室、或群集工具中的一部分。或者，本文揭示的方法可在單獨的腔室中執行，該等腔室亦可係獨立式腔室或群集工具中的部分。
下文描述的第3圖繪示了根據本揭示案的一些實施例的適用於處理基板的設備300。設備300可包含 控制器350及具有排氣系統320的處理腔室302，該排氣系統用於從處理腔室302的內部移除過量的處理氣體、處理副產物、或類似者。示例性處理腔室可包括可購自美國加州聖克拉拉市的應用材料公司的DPS®、ENABLER®、ADVANTEDGETM、AVATARTM、或其他處理腔室。可類似地使用其他適宜處理腔室。
處理腔室302具有內部容積305，該內部容積可包括處理容積304。處理容積304可例如界定在處理期間用於支撐基板310的處理腔室302內設置的基板支撐基座308與一或更多個進氣口(如噴淋頭314及/或在預定位置處提供的噴嘴)之間。在一些實施例中，基板支撐基座308可包括在基板支撐基座308的表面上固定或支撐基板310的機構，該基板支撐基座如靜電夾盤、真空夾盤、基板固定夾、或類似者(未圖示)。在一些實施例中，基板支撐基座308可包括用於控制基板溫度(如加熱及/或冷卻元件，未圖示)及/或用於控制靠近基板表面的物種通量及/或離子能的機構。在實施例中，可將基板溫度維持在約攝氏30度至攝氏250度之間的溫度下。在實施例中，處理腔室302適用於提供約100瓦至約3000瓦的源功率(Ws)、及約30瓦至約500瓦的偏壓功率(Wb)。在實施例中，處理腔室302適用於提供約1500瓦的源功率(Ws)、及約100瓦的偏壓功率(Wb)。在一些實施例中，將處理容積304維持在3mTorr至約100mTorr的 壓力下。在實施例中，本文所描述的處理腔室條件適用於使本揭示案的處理氣體與如本文所描述的矽化鎳反應。
在一些實施例中，基板支撐基座308可包括RF偏壓電極340。在實施例中，RF偏壓電極340可經由一或更多個相應波形調節器(所圖示的第一偏壓波長調節器336)耦合到一或更多個RF偏壓電源(第3圖所示的RF電源338)，該等波形調節器能夠調節供應到電氣設備的各種電壓波形。
在一些實施例中，設備300可利用電容耦合RF功率來用於電漿處理，但該設備亦可或替代地使用電感耦合RF功率來用於電漿處理。例如，處理腔室302可具有由介電材料製成的頂板342及噴淋頭314，該噴淋頭係至少部分導電的，以提供RF電極，或可提供單獨的RF電極。噴淋頭314(或其他RF電極)可經由一或更多個相應波形調節器(所圖示的第一源波形調節器346)耦合到一或更多個RF電源(所圖示的RF電源348)。
返回參見第1圖，方法100開始於102：藉由使包括適用於矽化鎳(NiSi)圖案化的蝕刻氣體的處理氣體流動到基板處理腔室(例如，第3圖中所繪示的處理腔室302)的處理容積(例如，第3圖中所繪示的內部容積305)。處理氣體可藉由噴淋頭314引入處理容積中。在一些實施例中，處理容積係在第一電極(例如，第3圖中的RF偏壓電極340)與第二電極(例如，如上文所描述的噴淋頭314或單獨的RF電極)之間。處理氣體的組成 物可取決於所蝕刻的矽化鎳(NiSi)及所使用的蝕刻氣體而變化。在實施例中，諸如NiSix的金屬矽化物適用於在本文中使用，其中x係整數(如1、2或更大)。在實施例中，NiSix可藉由已知的沉積薄膜的方法(如化學氣相沉積、物理氣相沉積、或原子層沉積)在基板之上沉積到預定厚度。
在一些實施例中，蝕刻氣體包含氟碳氣體。在一些實施例中，氟碳氣體可係四氟化碳(CF4)、三氟甲烷(CHF3)、八氟環丁烷(C4F8)、六氟丁二烯(C4F6)、三氟化氮(NF3)、六氟化硫(SF6)、或類似者。在一些實施例中，將足以將矽化鎳層蝕刻到預定厚度的量的氟碳氣體供應到處理腔室。矽化鎳層的厚度可取決於氟碳氣體的濃度及氣體在處理腔室302內設置的持續時間而變化。
在一些實施例中，蝕刻氣體包含惰性氣體，如氬、氦、或類似者。在一些實施例中，處理氣體可進一步包含含氧氣體，如氧氣(O2)、或一氧化碳(CO)，以實現預定輪廓及對下層的選擇性。在一些實施例中，處理氣體可進一步包含氮氣(N2)或氫氣(H2)。在一些實施例中，蝕刻氣體包含鹵素氣體，如氯(Cl2)、三氯化硼(BCl3)、或溴化氫(HBr)。
在實施例中，蝕刻氣體包含足以與待蝕刻的矽化鎳層的鎳發生反應的量的一氧化碳(CO)，以形成四羰基鎳(Ni(CO)4)或揮發性羰基鎳。
在實施例中，蝕刻氣體包含四氟化碳(CF4)以提供足以從待蝕刻的矽化鎳層提取矽的量的氟，用於形成四氟化矽(SiF4)，其中四氟化矽(SiF4)表徵為揮發性反應副產物。
在實施例中，蝕刻氣體包含三氯化硼(BCl3)以提供足以從待蝕刻的矽化鎳層(NiSi)提取矽的量的氯(Cl-、或Cl2)，用於形成四氯化矽(SiCl4)，其中四氯化矽表徵為揮發性反應副產物。在實施例中，四氯化硼提供BCl3+作為主要轟擊離子。在實施例中，在適用於形成BClx(其中x係整數，如1、2或更大)鈍化劑的條件下提供BCl3作為水溶性組成物。
在一個實施例中，蝕刻氣體包括足以在半導體元件中與矽化鎳(NiSi)層反應並且蝕刻矽化鎳層的成分，如以下反應所示：NiSi+CF4+BCl3+CO → BClx+SiCl4+SiF4+Ni(CO)4
在實施例中，BClx(其中x係整數，如1、2或更大)係水溶性鈍化劑。在實施例中，SiCl4及SiF4係揮發性組成物、及/或反應副產物。在實施例中，Ni(CO)4係揮發性羰基鎳。在一些實施例中，由本揭示案的化學物質形成的其他可溶鈍化劑包括NiClx、NiFx、CClx、及包括BClx的其組合(其中x係整數)。
在另一實施例中，蝕刻氣體包括足以在半導體元件中與矽化鎳(NiSi)層反應及蝕刻矽化鎳層的量的反應物，如以下反應所示： NiSi+Cl2+BCl3+CO → BClx+SiCl4+Ni(CO)4
在實施例中，BClx(其中x係整數)係水溶性鈍化劑。在實施例中，SiCl4係揮發性組成物、及/或反應副產物。在實施例中，Ni(CO)4係揮發性羰基鎳。
在實施例中，預選擇包括BCl3 +的約3埃/秒的濺射/蝕刻速率以促進根據本揭示案的反應。在實施例中，源功率可以約1500 Ws的量提供。在實施例中，在足以形成與NiSi的化學反應的條件下，提供諸如約100 Wb的低偏壓功率(Wb)用於濺射BCl3 +，其中：Ni+4CO → Ni(CO)4；Si+4F → SiF4；Si+4Cl → SiCl4。
在實施例中，可藉由使工件與足以移除可溶產物的量的DI水接觸來移除可溶產物。在實施例中，揮發性產物可從工件排出或泵出。
方法100於104處包括使處理腔室中的基板上設置的矽化鎳膜與足以形成一或更多種可溶或揮發性產物的蝕刻氣體接觸，以便減少或消除在矽化鎳膜之上再次沉積由矽化鎳膜形成的產物。在實施例中，在將第一電壓波形從第一RF電源(例如，RF電源348)施加到第二電極以由處理氣體形成電漿的條件下供應蝕刻氣體。電漿在處理腔室的處理容積內形成。如第2A圖及第2B圖所繪示，電漿210具有足以蝕刻直接在基板200頂上的矽化鎳層202的第一離子能。在一些實施例中，基板200可係在 半導體製造製程中使用的任何適宜基板。例如，基板200可包含介電材料、矽(Si)、金屬、或類似者中的一或更多者。此外，基板200可包括額外材料層或可具有在基板200中或上形成的一或更多種完成或部分完成的結構。在實施例中，基板200包含介電層，如氧化矽、低介電常數材料(例如，具有介電常數小於氧化矽或小於約3.9的材料)、或類似者。在實施例中，矽化鎳層202在基板200與第三層204(如硝酸鈦(TiN)或硝酸鉭(TaN)層)之間定位。在實施例中，矽化鎳層202可包含足以形成一層的量的矽化鎳，該層具有5至20或10至13奈米的厚度。在實施例中，第三層204可係足以形成20至30奈米厚層的量的硝酸鈦(TiN)、或硝酸鉭(TaN)層，如具有25奈米的厚度的層。第三層204在矽化鎳層202與第四層206(如氧化物層)之間定位。在實施例中，第四層206係具有約20至30或約25奈米的厚度的氧化物層。亦將第五層208圖示為在第四層(如SOC層)頂上。在實施例中，圖案化的膜堆疊的第五層208可具有約75至125奈米、或約100奈米的量的厚度。在應用根據本揭示案的電漿210時，蝕刻及圖案化矽化鎳層202以使得在鄰近如第2B圖所示的膜堆疊的區域中移除NiSi。形成包括某種層的圖案化的膜堆疊，該等層如矽化鎳層202、第三層204、第四層206及第五層208。
在一些實施例中，電漿的第一離子能係約0.1eV至約100eV。在一些實施例中，第二RF電源(例如， RF電源406)施加到第一電極以形成電漿。在一些實施例中，第二RF電源向第一電極提供約30瓦至約500瓦的功率。
在本揭示案的一些實施例中，一種在基板處理腔室的處理容積內處理基板的方法包括：(a)在處理容積內提供包含蝕刻氣體的處理氣體；及(b)施加第一電源以由處理氣體形成電漿，其中電漿具有第一離子能以蝕刻在基板層頂上的矽化鎳層，其中蝕刻氣體包括預選擇以形成一或更多種可溶或揮發性產物的成分。在一些實施例中，處理氣體包含施加到處理容積達約180秒的BCl3/一氧化碳(CO)/氬(Ar)。在實施例中，吹掃處理氣體以去除由反應形成的任何副產物。在實施例中，用水沖洗基板以去除在反應中形成的任何可溶副產物。
在一個實施例中，在表徵為1500 Ws、100 Wb的條件下及約5mTorr的壓力下，將包含BCl3/一氧化碳(CO)/氬(Ar)及CF4的處理氣體施加到包括本揭示案的工件的處理容積達約180秒。
第4圖繪示了根據本揭示案的一些實施例的用於處理基板的方法400的流程圖。本文關於第5A圖至第5D圖繪示的結構描述方法400。本揭示案的方法400可在能夠執行蝕刻及沉積二者的單一處理腔室中執行。此種適宜處理腔室可係獨立式處理腔室、或群集工具中的一部分。或者，本文揭示的方法可在單獨的腔室中執行，該等腔室亦可係獨立式的或群集工具中的部分。方法400可 在上文第3圖中描述的設備300中執行，該設備適用於在上文描述的條件下處理基板。
蝕刻矽化鎳膜的方法400一般開始於402，藉由使包括氣體混合物的蝕刻氣體流入其中設置有基板501的處理腔室(例如，第3圖所繪示的處理腔室302)中，基板501包括其上設置有圖案化的膜堆疊510的矽化鎳層502，圖案化的膜堆疊510覆蓋矽化鎳層502的第一部分515(第5A圖中以虛線圖示)並且暴露矽化鎳層502的第二部分520。於404，方法400繼續使矽化鎳層502與蝕刻氣體接觸以去除第二部分520，同時形成到圖案化的膜堆疊510的一或更多個矽化鎳邊緣530(參見第5B圖)，其中一或更多個矽化鎳邊緣530具有大於80度的輪廓。在實施例中，量測一或更多個矽化鎳邊緣530相對於基板平面503的角度。
參見第5B圖及第5C圖，在實施例中，一或更多個矽化鎳邊緣530可係實質上垂直的邊緣(如530''')，使得一或更多個矽化鎳邊緣530的側輪廓平行於相鄰層(如圖案化的膜堆疊510的層506及層509)的一或更多個邊緣，並且垂直於基板501的基板平面503。在實施例中，一或更多個矽化鎳邊緣530可係成角度邊緣，使得一或更多個矽化鎳邊緣530的側輪廓以一角度接合或接觸相鄰層(如圖案化的膜堆疊510的層506及層509)的一或更多個邊緣，並且以某個角度接合或接觸基板501的基板平面503。參見第5C圖，一或更多個矽 化鎳邊緣530可係成角度邊緣，使得一或更多個矽化鎳邊緣530的側輪廓以角度(θ)接合或接觸基板，該角度與基板501的基板平面503呈80度至90度的量。在實施例中，一或更多個矽化鎳邊緣530可包括成角度邊緣，該邊緣包括在角度(θ)上接合或接觸基板501的側輪廓，該角度與至基板501的基板平面503呈85度至90度的量。在一些實施例中，一或更多個矽化鎳邊緣530具有約90度的輪廓。在實施例中，矽化鎳邊緣530'''(以虛線圖示)係在與基板平面503呈約90度的角度上。在實施例中，矽化鎳邊緣530’(以虛線圖示)係在與基板平面503呈約85度的角度上。在實施例中，矽化鎳邊緣530”(以虛線圖示)係在與基板平面503呈約80度的角度上。
在一些實施例中，使矽化鎳層與蝕刻氣體接觸在圖案化的膜堆疊510之上及/或在一或更多個矽化鎳邊緣530上形成可溶鈍化層540(第5D圖)。在一些實施例中，由於蝕刻進展並且繼續以蝕刻矽化鎳層的第二部分520，蝕刻氣體包括適用於形成可溶鈍化層540的化學物質。在完成蝕刻時，工件可用水(如去離子水)沖洗，例如與水接觸，用於移除可溶鈍化層540以暴露與基板平面呈期望角度(例如，80至90度)的矽化鎳邊緣530。在一些實施例中，方法400進一步包含沖洗膜堆疊以移除可溶鈍化層540，同時暴露一或更多個矽化鎳邊緣530。
在實施例中，蝕刻氣體包括氣體混合物。例如，預選擇氣體混合物以在與第二部分520反應時僅形成 可溶及揮發性產物。在實施例中，氣體混合物包含用於在一或更多個矽化鎳邊緣(如矽化鎳邊緣530)之上形成可溶鈍化層的三氯化硼。在一些實施例中，預選擇氣體混合物以與第二部分反應，用於從第二部分520提取矽及鎳、與鎳反應以形成揮發性羰基鎳、與矽反應以形成一或更多種揮發性副產物、及在一或更多個矽化鎳邊緣之上形成鈍化層。在實施例中，氣體混合物包含足以與鎳反應以形成羰基鎳的量的一氧化碳。在實施例中，氣體混合物包含足以從第二部分提取矽以形成揮發性四氟化矽的量的四氟化碳。在實施例中，氣體混合物包含足以從第二部分提取矽以形成揮發性四氯化矽的量的三氯化硼。在實施例中，提供三氯化硼作為轟擊離子，並且在一或更多個矽化鎳邊緣之上形成可溶BClx鈍化層，其中x係整數。在實施例中，氣體混合物包含三氯化硼、一氧化碳、適用於與第二部分反應以形成可溶BClx的量並且在適用於與第二部分反應以形成可溶BClx的條件下的四氟化碳、揮發性四氯化矽、揮發性四氟化矽、及揮發性羰基鎳，其中x係整數。
現在參見第6圖，在半導體元件中蝕刻矽化鎳膜的方法600一般於602開始，藉由使處理腔室中的基板上設置的矽化鎳膜與足以形成具有大於80度的邊緣輪廓的第一矽化鎳部分及第二矽化鎳部分的蝕刻氣體接觸，其中蝕刻氣體包含氣體混合物，該氣體混合物經預選擇以與第二矽化鎳部分反應以從第二矽化鎳部分提取矽及鎳、與鎳反應以形成揮發性羰基鎳、與矽反應以形成一或更多種 揮發性副產物、及在第一矽化鎳部分之上形成鈍化層。在一些實施例中，蝕刻氣體包含氟碳氣體。在實施例中，蝕刻氣體包含氬、氦、含氧氣體、氮氣(N2)、氫氣(H2)、鹵素氣體、氯(Cl2)、三氯化硼(BCl3)、溴化氫(HBr)、或其組合。在實施例中，蝕刻氣體包含足以與矽化鎳層的矽反應以形成四羰基鎳(Ni(CO)4)或揮發性羰基鎳的量的一氧化碳(CO)。在實施例中，處理腔室的壓力係在約3mTorr與100mTorr之間。在一個實施例中，處理腔室包含在0.5至100sccm的流動速率下提供的BCl3。
返回第3圖，基板310可經由處理腔室302的壁中的開口312進入處理腔室302。開口312可經由狹縫閥318或其他機構來選擇性密封，該機構用於選擇性提供穿過開口312到腔室內部的出入口。基板支撐基座308可耦合到升降機構334，該升降機構可控制基板支撐基座308在適用於經由開口312將基板傳遞進出腔室的下部位置(如圖所示)與適用於處理的可選擇上部位置之間的位置。可選擇處理位置來使特定製程的製程均勻性增至最大。當在高處的處理位置的至少一個中時，基板支撐基座308可在開口312之上設置以提供對稱的處理區域。
一或更多個進氣口(例如，噴淋頭314)可耦合到氣體供應器316，用於穿過質量流動控制器317將一或更多種處理氣體提供到處理腔室302的處理容積304中。此外，可提供一或更多個閥319以控制一或更多種處理氣體的流動。質量流動控制器317及一或更多個閥319 可獨立地使用、或結合使用以在預定流動速率(呈恆定流動速率或脈衝(如上文描述))下提供處理氣體。
儘管在第3圖中圖示了噴淋頭314，可提供額外或替代的進氣口，如在處理腔室302的頂板中或側壁上或適用於向處理腔室302提供氣體的其他位置(如處理腔室的底座、基板支撐基座的周邊、或類似者)處設置的噴嘴或入口。
排氣系統320通常包括泵送充氣部324及一或更多個管道，該管道將泵送充氣部324耦合到處理腔室302的內部容積305(並且通常為處理容積304)。
真空泵328可經由泵送埠326耦合到泵送充氣部324，該泵送埠用於經由一或更多個排氣埠(圖示的兩個排氣埠322)從處理腔室泵送出排放氣體。真空泵328可流體耦合到排氣出口332，用於將排氣投送到適當的排氣處置設備。閥330(如閘閥、或類似者)可在泵送充氣部324中設置以促進與真空泵328的操作結合地控制排放氣體的流動速率。儘管圖示了z運動閘閥，可利用用於控制排氣流動的任何適宜的製程相容閥。
為了促進控制如上文描述的處理腔室302，控制器350可係任何形式的通用電腦處理器，該通用電腦處理器可在工業設置中用於控制各個腔室及子處理器。CPU 352的記憶體(或電腦可讀取媒體)356可係容易獲得的記憶體的一或更多個，如隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read only memory；ROM)、軟碟、硬碟、或任何其他形式的數位儲存器(本端或遠端)。支援電路354耦合到CPU 352，用於以習知方式支援處理器。該等電路包括快取記憶體、電源供應器、時鐘電路、輸入/輸出電路及子系統、及類似者。
本文揭示的本發明的方法可通常在記憶體356中儲存為軟體常式358，當由CPU 352執行時，該軟體常式導致處理腔室302執行本揭示案的製程。軟體常式358亦可由第二CPU(未圖示)儲存及/或執行，該第二CPU位於由CPU 352控制的硬體遠端。本揭示案的一些或所有方法亦可在硬體中執行。因此，本揭示案可在軟體中實施並且在硬體中使用電腦系統執行，作為例如特殊應用積體電路或其他類型的硬體實施方式、或作為軟體及硬體的組合。軟體常式358可在基板支撐基座308上定位基板310之後執行。當由CPU 352執行時，軟體常式358將通用電腦轉換為專用電腦(控制器)350，該專用電腦控制腔室操作，使得本文揭示的方法得以執行。
在實施例中，本揭示案的方法適用於形成半導體膜堆疊，包括：在複數個層內設置的矽化鎳層，其中矽化鎳層具有大於80度的側輪廓，並且其中矽化鎳層適宜用作膜堆疊內的金屬線。
儘管上述內容涉及本揭示案的實施例，本揭示案的其他及進一步實施例可在不脫離其基本範疇的情況下設計。
100:方法
102:方塊
104:方塊

Claims (20)

  1. 一種蝕刻一矽化鎳膜的方法，包含以下步驟：使包含一氣體混合物的一蝕刻氣體流入其中設置有一基板的一處理腔室中，該基板包含其上設置有一圖案化的膜堆疊的一矽化鎳層，該圖案化的膜堆疊覆蓋該矽化鎳層的一第一部分並且暴露該矽化鎳層的一第二部分；及使該矽化鎳層與該蝕刻氣體接觸以移除該第二部分，同時形成到該圖案化的膜堆疊的一或更多個矽化鎳邊緣，其中該一或更多個矽化鎳邊緣具有大於80度的一輪廓。
  2. 如請求項1所述之方法，其中使該矽化鎳層與該蝕刻氣體接觸之步驟在該圖案化的膜堆疊及該一或更多個矽化鎳邊緣之上形成一可溶鈍化層。
  3. 如請求項1或2所述之方法，其中該一或更多個矽化鎳邊緣具有大於90度的一輪廓。
  4. 如請求項1或2所述之方法，其中預選擇該氣體混合物以在與該第二部分反應時僅形成可溶及揮發性產物。
  5. 如請求項1或2所述之方法，其中該氣體混合物包含用於在該一或更多個矽化鎳邊緣之上形成一可溶鈍化層的三氯化硼。
  6. 如請求項1或2所述之方法，進一步包含以下步驟：沖洗該膜堆疊以移除可溶鈍化層並且暴露該一或更多個矽化鎳邊緣。
  7. 如請求項1或2所述之方法，其中預選擇該氣體混合物以與該第二部分反應，用於從該第二部分提取矽及鎳、與鎳反應以形成一揮發性羰基鎳、與矽反應以形成一或更多種揮發性副產物、及在一或更多個矽化鎳邊緣之上形成一鈍化層。
  8. 如請求項1或2所述之方法，其中該氣體混合物包含足以與鎳反應以形成一羰基鎳的一量的一氧化碳。
  9. 如請求項1或2所述之方法，其中該氣體混合物包含足以從該第二部分提取矽以形成揮發性四氟化矽的一量的四氟化碳。
  10. 如請求項1或2所述之方法，其中該氣體混合物包含足以從該第二部分提取矽以形成揮發性四氯化矽的一量的三氯化硼。
  11. 如請求項1或2所述之方法，其中提供三氯化硼作為一轟擊離子並且在該一或更多個矽化鎳邊緣之上形成一可溶BClx鈍化層。
  12. 如請求項1或2所述之方法，其中該氣體混合物包含三氯化硼、一氧化碳、呈適用於與該第二 部分反應以形成可溶BClx的量並且在適用於與該第二部分反應以形成可溶BClx的條件下的四氟化碳、揮發性四氯化矽、揮發性四氟化矽、及揮發性羰基鎳，其中x係一整數。
  13. 一種在一半導體元件中蝕刻一矽化鎳膜的方法，包含以下步驟：使一處理腔室中的一基板上設置的一矽化鎳膜與足以形成具有大於80度的一邊緣輪廓的一第一矽化鎳部分及一第二矽化鎳部分的一蝕刻氣體接觸，其中該蝕刻氣體包含一氣體混合物，該氣體混合物經預選擇以與該第二矽化鎳部分反應以從該第二矽化鎳部分提取矽及鎳、與鎳反應以形成一揮發性羰基鎳、與矽反應以形成一或更多種揮發性副產物、及在該第一矽化鎳部分之上形成一鈍化層。
  14. 如請求項13所述之方法，其中該蝕刻氣體包含一氟碳氣體。
  15. 如請求項13或14所述之方法，其中該蝕刻氣體包含氬、氦、含氧氣體、氮氣(N2)、氫氣(H2)、一鹵素氣體、氯(Cl2)、三氯化硼(BCl3)、溴化氫(HBr)、或其組合。
  16. 如請求項13或14所述之方法，其中該蝕刻氣體包含呈足以與一矽化鎳層的鎳反應以形成四羰 基鎳(Ni(CO)4)或一揮發性羰基鎳的一量的一氧化碳(CO)。
  17. 如請求項13或14所述之方法，其中該處理腔室的一壓力係在約3mTorr與100mTorr之間。
  18. 如請求項13或14所述之方法，其中該處理腔室包含在0.5至100sccm的一流動速率下提供的BCl3。
  19. 如請求項13或14所述之方法，其中該處理腔室係在一第一功率係約100W至3000W並且一偏壓功率係在約30W至約500W之間的條件下。
  20. 一種半導體膜堆疊，包含：在一基板上複數個層內設置的一矽化鎳層，其中該矽化鎳層具有一角度邊緣，該角度邊緣包括在一相對於該基板的一基板平面呈80度至90度的一角度接觸該基板的一側輪廓，並且其中該矽化鎳層適於作為一膜堆疊內的一金屬線。
TW108138235A 2018-10-25 2019-10-23 將半導體元件上的矽化鎳層圖案化之方法 TWI831850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/171,053 US10692734B2 (en) 2018-10-25 2018-10-25 Methods of patterning nickel silicide layers on a semiconductor device
US16/171,053 2018-10-25

Publications (2)

Publication Number Publication Date
TW202025301A TW202025301A (zh) 2020-07-01
TWI831850B true TWI831850B (zh) 2024-02-11

Family

ID=70327572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138235A TWI831850B (zh) 2018-10-25 2019-10-23 將半導體元件上的矽化鎳層圖案化之方法

Country Status (3)

Country Link
US (1) US10692734B2 (zh)
TW (1) TWI831850B (zh)
WO (1) WO2020086582A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395203B2 (en) * 2009-11-25 2013-03-12 Renesas Electronics Corporation Semiconductor device and a manufacturing method thereof
US8698249B2 (en) * 2007-12-03 2014-04-15 Renesas Electronics Corporation CMOS semiconductor device and method for manufacturing the same
US20150056814A1 (en) * 2013-08-20 2015-02-26 Applied Materials, Inc. Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0176715B1 (ko) 1990-07-30 1999-04-15 오가 노리오 드라이에칭방법
JPH05299366A (ja) 1992-04-17 1993-11-12 Tokyo Electron Tohoku Ltd 熱処理装置
JPH05299388A (ja) * 1992-04-17 1993-11-12 Sony Corp ドライエッチング方法
TW586152B (en) 2002-12-20 2004-05-01 Promos Technologies Inc Semiconductor device and manufacturing method thereof
US6998153B2 (en) 2003-01-27 2006-02-14 Applied Materials, Inc. Suppression of NiSi2 formation in a nickel salicide process using a pre-silicide nitrogen plasma
KR20080071705A (ko) 2007-01-31 2008-08-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8173507B2 (en) 2010-06-22 2012-05-08 Micron Technology, Inc. Methods of forming integrated circuitry comprising charge storage transistors
US9613859B2 (en) 2015-01-09 2017-04-04 Applied Materials, Inc. Direct deposition of nickel silicide nanowire
US10388533B2 (en) 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698249B2 (en) * 2007-12-03 2014-04-15 Renesas Electronics Corporation CMOS semiconductor device and method for manufacturing the same
US8395203B2 (en) * 2009-11-25 2013-03-12 Renesas Electronics Corporation Semiconductor device and a manufacturing method thereof
US20150056814A1 (en) * 2013-08-20 2015-02-26 Applied Materials, Inc. Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process

Also Published As

Publication number Publication date
WO2020086582A1 (en) 2020-04-30
US10692734B2 (en) 2020-06-23
US20200135492A1 (en) 2020-04-30
TW202025301A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
TWI673791B (zh) 高深寬比結構中的接觸窗清洗
TWI726989B (zh) 蝕刻基板的材料之方法及設備
US10096487B2 (en) Atomic layer etching of tungsten and other metals
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
US9287124B2 (en) Method of etching a boron doped carbon hardmask
US20210134604A1 (en) Etching method
TW201826386A (zh) 用於高深寬比結構之移除方法
TW201822275A (zh) 氮化物間隔物之基腳移除
TW201936965A (zh) 針對臨界尺寸控制在單一電漿腔室中的原子層沉積和蝕刻
JP2018536981A (ja) 原子レベル分解能及びプラズマ処理制御のための方法
US20060154486A1 (en) Low-pressure removal of photoresist and etch residue
TWI766866B (zh) 蝕刻方法
JP2006066408A (ja) ドライエッチング方法
CN101131927A (zh) 增强等离子体蚀刻性能的方法
TWI722187B (zh) 蝕刻方法
CN115461846B (zh) 使用氟碳等离子体的工件的加工
KR20170058282A (ko) 고 쓰루풋을 갖는 초고 선택성 폴리실리콘 에칭
TW201903828A (zh) 氧化膜去除方法及去除裝置、接觸部形成方法及接觸部形成系統、以及記憶媒體
TWI831850B (zh) 將半導體元件上的矽化鎳層圖案化之方法
JP2023523677A (ja) 高アスペクト比の３ｄ ｎａｎｄエッチングのための側壁のノッチ低減
JP2006261216A (ja) 半導体装置の形成方法
TW202135293A (zh) 對於高深寬比之3d nand 蝕刻的側壁缺口縮減
TW202435280A (zh) 半導體製造中的金屬摻雜碳基硬遮罩移除