TW201903828A - 氧化膜去除方法及去除裝置、接觸部形成方法及接觸部形成系統、以及記憶媒體 - Google Patents

氧化膜去除方法及去除裝置、接觸部形成方法及接觸部形成系統、以及記憶媒體 Download PDF

Info

Publication number
TW201903828A
TW201903828A TW107107373A TW107107373A TW201903828A TW 201903828 A TW201903828 A TW 201903828A TW 107107373 A TW107107373 A TW 107107373A TW 107107373 A TW107107373 A TW 107107373A TW 201903828 A TW201903828 A TW 201903828A
Authority
TW
Taiwan
Prior art keywords
oxide film
gas
plasma
carbon
pattern
Prior art date
Application number
TW107107373A
Other languages
English (en)
Inventor
小林岳志
佐久間隆
山崎英亮
清水梨央
津田榮之輔
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201903828A publication Critical patent/TW201903828A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在去除圖案底部之矽部分所形成的含矽氧化膜時，抑制CD損失。
在具形成有既定圖案之絕緣膜，並具圖案底部之矽部分所形成的含矽氧化膜之被處理基板中，去除含矽氧化膜之氧化膜去除方法係具有：藉由碳系氣體電漿的離子性之異向性電漿蝕刻來去除圖案底部所形成之含矽氧化膜的工序；藉由化學蝕刻來去除異向性電漿蝕刻後之含矽氧化膜的殘留部分之工序；以及去除化學蝕刻後所殘留之殘渣的工序。

Description

氧化膜去除方法及去除裝置、接觸部形成方法及接觸部形成系統、以及記憶媒體
本發明係關於一種氧化膜去除方法及去除裝置、以及接觸部形成方法及接觸部形成系統。
在接觸孔或溝槽等的圖案底之矽表面形成由矽化物所構成之接觸部的情況，需要去除矽表面所形成之自然氧化膜，而作為去除圖案底部之自然氧化膜的技術，係已知一種離子性蝕刻之異向性蝕刻(例如專利文獻1)。
另一方面，例如在三維元件之鰭型通道場效電晶體(FinFET)中，係在絕緣膜(SiO2膜及SiN膜)所形成之微細溝槽底部形成有具複數Si鰭的鰭型通道，而在其源極及汲極部分成膜出作為接觸金屬之例如Ti膜，以形成接觸部。鰭型通道之源極及汲極部分係藉由讓Si或SiGe磊晶成長在Si鰭來加以形成，從使接觸部性能成為良好的觀點看來，會在成膜出接觸金屬前，便進行去除源極及汲極部分之表面所形成的自然氧化膜(SiO2膜)之工序。
作為去除此般FinFET的源極及汲極之自然氧化膜的技術，係可使用上述離子性蝕刻的異向性蝕刻。
又，由於FinFET的源極及汲極部分之構造複雜，故作為可去除離子難以到達之部分的自然氧化膜之處理亦探討有COR(Chemical Oxide Removal)處理。COR處理係使用HF氣體及NH3氣體，藉由無電漿之乾蝕刻來去除氧化膜的處理，例如記載於專利文獻2等。
【先前技術文獻】
【專利文獻】
專利文獻1：日本特開2003-324108號公報
專利文獻2：國際公開第2007/049510號刊物
另外，由於COR處理為等向性的處理，故在溝槽底部之自然氧化膜的去除使用COR處理時，溝槽側壁之絕緣膜亦會被蝕刻，而產生CD損失。近年來，元件之微細化係有所進展，且溝槽與溝槽之間的絕緣膜之寬度逐漸會被要求小於10nm，而在溝槽側壁的絕緣膜被蝕刻而產生CD損失時，便會有產生溢漏的問題。因此，需要盡力抑制CD損失。又，在元件之微細化進一步地進展時，就算在使用離子性蝕刻的異向性蝕刻的情況都會無法忽視CD損失之影響。
從而，本發明的課題在於提供一種可在去除溝槽般之圖案底部的矽部分所形成之含矽氧化膜時，抑制CD損失之技術，以及在使用此般技術來去除氧化膜後之圖案底部形成接觸部的技術。
為了解決上述課題，本發明第1觀點便提供一種氧化膜去除方法，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜之氧化膜去除方法，具有：藉由碳系氣體電漿之離子性的異向性電漿蝕刻來去除該圖案之底部所形成的該含矽氧化膜之工序；藉由化學蝕刻來去除該異向性電漿蝕刻後之該含矽氧化膜的殘留部分之工序；以及去除該化學蝕刻後所殘留的殘渣之工序。
上述第1觀點的氧化膜去除方法中，該圖案底部之該含矽氧化膜可為該圖案底部的該矽部分之表面所形成的自然氧化膜。
又，該被處理基板係用以形成鰭型FET者，且具有矽鰭及形成於該矽鰭的前端部分而由Si或SiGe所構成磊晶成長部，該磊晶成長部亦可構成該矽部分。
去除該殘渣之工序係可藉由含H2氣體之電漿的含H2電漿處理來加以進行。
可在該異向性電漿蝕刻後，進一步地具有去除該圖案之側壁所殘留的 碳系保護膜的工序，去除該殘渣之工序係去除因該化學蝕刻所產生之反應生成物。
在此情況，去除該碳系保護膜之工序係可包含含H2氣體之電漿的含H2電漿處理。在此情況，去除該碳系保護膜之工序係可在將含O2氣體供給至該被處理基板後，進行該含H2電漿處理，或是，藉由H2氣體及N2氣體之電漿的H2/N2電漿處理來加以進行，或是，係藉由H2氣體及NH3氣體之電漿的H2/NH3電漿處理來加以進行。又，去除該碳系保護膜之工序係可藉由O2氣體電漿來加以進行。
較佳地，該異向性蝕刻係藉由氟碳系氣體或氟碳氫系氣體的電漿來加以進行。較佳地，該異向性蝕刻係將壓力成為0.1Torr以下來加以進行。較佳地，該化學蝕刻係藉由使用NH3氣體及HF氣體的氣體處理來加以進行。
該絕緣膜可包含SiO2膜。又，較佳地係以10~150℃範圍內之相同溫度來進行各該工序，更佳地係以20~60℃範圍內之相同溫度來加以進行。較佳地，各該工序係在1個處理容器內連續進行。
本發明第2觀點係提供一種氧化膜去除方法，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜之氧化膜去除方法，具有：藉由碳系氣體電漿之離子性的異向性電漿蝕刻來去除該圖案之底部所形成的該含矽氧化膜之工序；以及在該異向性電漿蝕刻後，去除該圖案之側壁所殘留的碳系保護膜之工序；去除該碳系保護膜之工序會在將含O2氣體供給至該被處理基板後，進行含H2氣體之電漿的含H2電漿處理。
在上述第2觀點的氧化膜去除方法中，該含O2氣體的供給可以是流量為10~5000sccm，時間為0.1~60sec來加以進行。更佳地係流量為100~1000sccm，時間為1~10sec。又，該含H2電漿處理可以壓力為0.02~0.5Torr，H2氣體流量為10~5000sccm，RF功率為10~1000W，時間為1~120sec來加以進行。更佳地係壓力：0.05~0.3Torr，H2氣體流量：100~1000sccm，RF功率：100~500W，時間：5~90sec。又，含O2氣流+含H2電漿處理可以1次的處理來加以進行，在總計處理時間相同的情況，最好是以例如3循環來進行處理等而分割為小段落來複數次實施。
本發明第3觀點係提供一種氧化膜去除方法，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜之氧化膜去除方法，具有：藉由碳系氣體電漿之離子性的異向性電漿蝕刻來去除該圖案之底部所形成的該含矽氧化膜之工序；以及在該異向性電漿蝕刻後，去除該圖案之側壁所殘留的碳系保護膜之工序；去除該碳系保護膜之工序會藉由H2氣體及N2氣體之電漿的H2/N2電漿處理來加以進行。
在上述第3觀點的氧化膜去除方法中，該H2/N2電漿處理可以是壓力為0.02~0.5Torr，H2氣體流量為10~5000sccm，N2氣體流量為5~5000sccm，RF功率為10~1000W，時間為1~120sec來加以進行。更佳地係壓力：0.05~0.3Torr，H2氣體流量：100~1000sccm，N2氣體流量：10~1000sccm，RF功率：100~500W，時間：10~90sec。
本發明第4觀點係提供一種氧化膜去除方法，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜之氧化膜去除方法，具有：藉由碳系氣體電漿之離子性的異向性電漿蝕刻來去除該圖案之底部所形成的該含矽氧化膜之工序；以及在該異向性電漿蝕刻後，去除該圖案之側壁所殘留的碳系保護膜之工序；去除該碳系保護膜之工序會藉由H2氣體及NH3氣體之電漿的H2/NH3電漿處理來加以進行。
在上述第4觀點中，該H2/NH3電漿處理可以是壓力為0.1~1.0Torr，H2氣體流量為10~5000sccm，NH3氣體流量為1~1000sccm，RF功率為10~1000W，時間為1~150sec來加以進行。更佳地係壓力：0.3~0.7Torr，H2氣體流量：100~700sccm，NH3氣體流量：5~500sccm，RF功率：50~500W，時間：10~120sec。該H2/NH3電漿處理的NH3氣體相對於H2氣體+NH3氣體的流量比較佳地係在0.1~25%範圍。
本發明第5觀點係提供一種氧化膜去除裝置，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜的氧化膜去除裝置，具有：處理容器，係收納該被處理基板；處理氣體供給機構，係將既定之處理氣體供給至該處理容器內； 排氣機構，係將該處理容器內排氣；電漿生成機構，係在該處理容器內生成電漿；以及控制部，係控制該處理氣體供給機構、該排氣機構以及該電漿生成機構；該控制部會以進行如上述第1至4觀點中的任一者之氧化膜去除方法的方式來控制該處理氣體供給機構、該排氣機構以及該電漿生成機構。
本發明第6觀點係提供一種接觸部形成方法，係具有：在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，藉由如上述第1至4觀點中的任一者之方法來去除該含矽氧化膜之工序；在去除該含矽氧化膜後，成膜出金屬膜之工序；以及讓該矽部分與該金屬膜反應，以在該圖案之底部形成接觸部的工序。
形成該金屬膜之工序係可藉由CVD或ALD來加以進行。
本發明第7觀點係提供一種接觸部形成系統，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜，以在該矽部分形成接觸部之接觸部形成系統，具有：如上述第4觀點之氧化膜去除裝置，係去除該被處理基板之該含矽氧化膜；金屬膜成膜裝置，係在去除該含矽氧化膜後，成膜出金屬膜；真空搬送室，係連接有該氧化膜去除裝置與該金屬膜成膜裝置；以及搬送機構，係設置於該真空搬送室內。
該金屬膜成膜裝置係可使用藉由CVD或ALD來成膜出金屬膜者。
本發明第8觀點係提供一種記憶媒體，係在電腦上動作，且記憶有用以控制氧化膜去除裝置之程式的記憶媒體，該程式係在實行時，以進行如上述第1至第4觀點中任一者的氧化膜去除方法之方式來讓電腦控制該氧化膜去除裝置。
本發明第9觀點係提供一種記憶媒體，係在電腦上動作，且記憶有用以控制接觸部形成系統之程式的記憶媒體，該程式係在實行時，以進行如第6觀點的接觸部形成方法之方式來讓電腦控制該接觸部形成系統。
根據本發明，由於會在藉由碳系氣體之電漿的離子性之異向性電漿蝕刻來去除圖案底部之矽部分所形成的含矽氧化膜後，藉由化學蝕刻來去除含矽氧化膜之殘留部分，接著去除化學蝕刻後所殘留的殘渣，故可在去除 圖案底部之矽部分所形成的含矽氧化膜時抑制CD損失。
1‧‧‧矽基板
2‧‧‧絕緣膜
3‧‧‧溝槽(圖案)
4‧‧‧自然氧化膜(矽氧化膜)
5‧‧‧碳系保護膜
6‧‧‧殘渣
11‧‧‧金屬膜
12‧‧‧接觸部
21‧‧‧含碳層
22‧‧‧氧化膜
23‧‧‧反應生成物
100‧‧‧氧化膜去除裝置
101‧‧‧腔室
102‧‧‧晶座
105‧‧‧噴淋頭
110‧‧‧氣體供給部
113‧‧‧靜電夾具
115‧‧‧高頻電源
120‧‧‧排氣機構
140‧‧‧控制部
200‧‧‧金屬膜成膜裝置
300‧‧‧接觸部形成系統
301‧‧‧真空搬送室
302‧‧‧裝載互鎖室
303‧‧‧大氣搬送室
306、308‧‧‧搬送機構
W‧‧‧矽晶圓(被處理基板)
圖1係第1實施形態相關之氧化膜去除方法的流程圖。
圖2係第1實施形態相關之氧化膜去除方法的工序剖面圖。
圖3係顯示第1實施形態相關之氧化膜去除方法所適用的用以形成鰭型FET之構造體，且沿著溝槽所正交之方向的剖面圖。
圖4係顯示第1實施形態相關之氧化膜去除方法所適用的用以形成鰭型FET之構造體，且沿著溝槽之方向的剖面圖。
圖5係第1實施形態其他範例相關之氧化膜去除方法的流程圖。
圖6係顯示圖5工序的一部分之工序剖面圖。
圖7係顯示包含第1實施形態之氧化膜去除方法的接觸部形成方法一範例之流程圖。
圖8係顯示包含第1實施形態之氧化膜去除方法的接觸部形成方法一範例之工序剖面圖。
圖9係顯示氧化膜去除裝置一範例的剖面圖。
圖10係概略地顯示具備有氧化膜去除裝置之接觸部形成系統的水平剖面圖。
圖11係顯示第2實施形態相關之氧化膜去除方法的流程圖。
圖12係顯示第2實施形態相關之氧化膜去除方法的工序剖面圖。
圖13係用以說明第2實施形態相關之氧化膜去除方法的機制的圖式。
圖14係顯示就第2實施形態之實驗例中，對Si基板進行C4F8氣體之蝕刻後的情況(樣品1)，在C4F8氣體之蝕刻後進行O2灰化後之情況(樣品2)，在C4F8氣體之蝕刻後進行H2灰化後之情況(樣品3)，在C4F8氣體之蝕刻後，依照第2實施形態來進行O2流+H2電漿處理之情況(樣品4)，來測量殘留碳濃度之結果的圖式。
圖15係顯示就圖14之樣品1~4來測量殘留氧濃度的結果之圖式。
圖16係就第2實施形態之實驗例中，樣品4以及200W的H2灰化與500W 的H2灰化之情況，來顯示相對於電漿時間的殘留碳濃度變化之圖式。
圖17係顯示第2實施形態之實驗例中，在去除Si基板的自然氧化膜後，藉由電漿CVD來成膜出Ti，以形成TiSi接觸部時之接觸部的比電阻之圖式，係顯示下述3種類的情況之圖式，僅以NH3氣體及HF氣體的COR處理來進行自然氧化膜去除之參考樣品、在C4F8氣體之蝕刻後，藉由與樣品4相同條件並依照第2實施形態來進行O2流+H2電漿處理，而在之後進行COR處理者(樣品5)、在C4F8氣體的蝕刻後，進行H2灰化，而在之後進行COR處理者(樣品6)。
圖18係圖17之參考樣品、樣品5、樣品6之剖面的SEM(TEM)照片。
圖19係顯示實施SIMS測量來測量圖17之參考樣品、樣品5、樣品6的Ti膜與Si基板邊界附近之氧濃度的結果之圖式。
圖20係第2實施形態之實驗例中，Si基板上之絕緣膜所形成的溝槽底的自然氧化膜去除前之初始狀態、在藉由COR來去除Si基板上之絕緣膜所形成的溝槽底的自然氧化膜後，成膜出Ti膜以形成TiSi接觸部之情況(樣品7)以及依照第2實施形態，而在進行C4F8蝕刻-O2流-H2電漿處理後，成膜出Ti膜，以形成TiSi接觸部之情況(樣品8)的剖面之TEM照片。
圖21係顯示第3實施形態相關之氧化膜去除方法的流程圖。
圖22係顯示第3實施形態相關之氧化膜去除方法的工序剖面圖。
圖23顯示就第3實施形態之實驗例中，對Si基板進行C4F8氣體之蝕刻後的情況(第2實施形態之樣品1)，在C4F8氣體之蝕刻後進行O2流+H2電漿處理後之情況(第2實施形態之樣品4)，在C4F8氣體之蝕刻後進行H2/N2電漿處理後之情況(樣品11)，來測量殘留碳濃度之結果的圖式。
圖24係顯示就圖23之樣品1、4、11來測量殘留氧濃度的結果之圖式。
圖25係就第3實施形態之實驗例中，樣品11以及200W的H2灰化與500W的H2灰化之情況，來顯示相對於電漿時間的殘留碳濃度變化之圖式。
圖26係顯示第3實施形態之實驗例中，在去除Si基板的自然氧化膜後，藉由電漿CVD來成膜出Ti，以形成TiSi接觸部時之接觸部的比電阻之圖式，係顯示下述3種類的情況之圖式，僅以NH3氣體及HF氣體的COR處理來進行自然氧化膜去除之參考樣品、在C4F8氣體之蝕刻後，藉由與樣品11相同條件 並依照本實施形態來進行H2/N2電漿處理，而在之後進行COR處理者(樣品12)、在C4F8氣體的蝕刻後，進行H2灰化，而在之後進行COR處理者(第2實施形態之樣品6)。
圖27係圖26之參考樣品、樣品12、樣品6之剖面的SEM照片。
圖28係顯示實施SIMS測量來測量圖26之參考樣品、樣品12、樣品6的Ti膜與Si基板邊界附近之氧濃度的結果之圖式。
圖29係第3實施形態之實驗例中，Si基板上之絕緣膜所形成的溝槽底的自然氧化膜去除前之初始狀態、在藉由COR來去除Si基板上之絕緣膜所形成的溝槽底的自然氧化膜後，成膜出Ti膜以形成TiSi接觸部之情況(第2實施形態之樣品7)以及依照第3實施形態，而在進行C4F8蝕刻-H2/N2電漿處理後，成膜出Ti膜，以形成TiSi接觸部之情況(樣品13)的剖面之TEM照片。
圖30係顯示在進行含碳氣體電漿之離子性的異向性蝕刻時形成有含碳層之狀態的概略圖。
圖31係顯示H2/N2電漿處理的處理時間與碳量之關係的圖式。
圖32係顯示第4實施形態相關之氧化膜去除方法的流程圖。
圖33係顯示第4實施形態相關之氧化膜去除方法的工序剖面圖。
圖34顯示就第4實施形態之實驗例中，僅進行COR處理之情況(樣品21)，進行C4F8氣體之蝕刻後，進行H2/N2電漿處理的情況(樣品22)，在C4F8氣體之蝕刻後進行O2灰化後之情況(樣品23)，來測量殘留碳濃度之結果的圖式。
圖35係顯示第4實施形態之實驗例中O2電漿處理之處理時間與氧化膜膜厚之關係的圖式。
圖36係顯示第5實施形態相關之氧化膜去除方法的流程圖。
圖37係顯示第5實施形態相關之氧化膜去除方法的工序剖面圖。
圖38係就第5實施形態之實驗例中，樣品31(第3實施形態)、樣品32(NH3流量比「大」)、樣品33(NH3流量比「中」)、樣品34(NH3流量比「小」)，顯示灰化時間與XPS所測量之殘留碳濃度之關係的圖式。
圖39係就第5實施形態之實驗例中，樣品31(第3實施形態)、樣品32(NH3流量比「大」)、樣品33(NH3流量比「中」)、樣品34(NH3流量比「小」)， 顯示灰化時間與XPS所測量之殘留氟濃度之關係的圖式。
以下，便參照添附圖式就本發明實施形態來具體地說明。
<第1實施形態>
[氧化膜去除方法]
首先，便就第1實施形態相關之氧化膜去除方法來加以說明。
圖1係第1實施形態相關之氧化膜去除方法的流程圖，圖2係其工序剖面圖。
本實施形態中，係就在形成有溝槽來作為既定圖案之被處理體中，於溝槽底部之矽部分成膜出接觸部金屬以形成接觸部前，便去除矽部分表面所形成之自然氧化膜的情況來加以說明。
首先，準備於矽基體1形成有絕緣膜2，而於絕緣膜2形成有作為既定圖案之溝槽3的被處理基板(矽晶圓)(步驟1；圖2(a))。溝槽3底部的矽部分係形成有自然氧化膜(含矽氧化膜)4。絕緣膜2係主要以SiO2膜所構成。一部份亦可為SiN膜。
如此般之被處理基板(矽晶圓)係可舉例有例如用以形成鰭型FET者。圖3及圖4係顯示用以形成鰭型FET的被處理基板一範例之剖面圖。另外，圖3係沿著溝槽3所正交之方向的剖面圖，圖4係沿著溝槽3之方向的剖面圖。本範例中，係於溝槽3底部具有形成於Si鰭7前端部分而由Si或SiGe所構成之多角形磊晶成長部8來作為矽部分，此磊晶成長部8會構成源極及汲極。然後，於此磊晶成長部8表面形成有自然氧化膜4。本範例中，絕緣膜2係由主要部之SiO2膜9與構成底部之SiN膜10所構成。另外，圖4中雖以五角形來顯示磊晶成長部8，但亦可為四角形。
鰭型FET的溝槽係例如TopCD為8~10nm，深度為100~120nm，深寬比為12~15。
可在氧化膜去除處理之前，對被處理體(矽晶圓)進行預清潔處理等的清淨化處理。
接著，便以含碳氣體電漿之離子性的異向性蝕刻來去除溝槽底部之自然氧化膜4(去除第1氧化膜步驟)(步驟2；圖2(b))。
此工序係利用離子直進性之異向性蝕刻，含碳氣體係可適當地使用CF4或C4F8等的氟化碳系(CxFy系)氣體。又，亦可使用CH2F2等的氟化碳氫系(CxHyFz)氣體。又，除此之外，亦可含有Ar氣體等的稀有氣體以及N2氣體般之非活性氣體，或進一步地含有微量O2氣體。
由於藉由使用該等氣體，便會在異向性蝕刻時，於溝槽3側壁成膜有碳系保護膜，故可抑制側壁蝕刻進行並蝕刻自然氧化膜。藉此，便可抑制CD損失並去除大部分溝槽底部之自然氧化膜4。
在進行步驟2之異向性蝕刻時，為了確保離子的直線性，壓力較佳地係極低壓，而被設定為0.1Torr(13.3Pa)以下左右。又，由於是電漿處理，故可為低溫，又，不需要嚴密的溫度控制，但較佳地係與接著的步驟3之溫度為相同溫度。
另外，在步驟2時於側壁所形成之碳系保護膜在步驟2後去不去除均可。
雖藉由步驟2之第1氧化膜去除步驟便可去除大部分自然氧化膜4，但在圖4所示之鰭型FET的溝槽底部具有複雜形狀之磊晶成長部8表面的自然氧化膜無法僅以異向性蝕刻來加以去除。
因此，便會在步驟2之第1氧化膜去除步驟後，藉由化學蝕刻來去除溝槽3底部所存在之自然氧化膜4的殘留部分(第2氧化膜去除步驟)(步驟3；圖2(c))。
由於化學蝕刻係無電漿而利用反應性氣體的乾蝕刻，且為等向性的蝕刻，故可去除具有複雜形狀之磊晶成長部8表面的自然氧化膜4。化學蝕刻係適合使用NH3氣體與HF氣體。
在COR處理時，除了NH3氣體與HF氣體之外，還可添加作為稀釋氣體的Ar氣體或N2氣體等的非活性氣體。
由於COR處理般之化學蝕刻係等向性蝕刻，故溝槽側壁亦會有被蝕刻而產生CD損失之虞，但由於步驟3中係只是去除些許殘留於溝槽底部之自然氧化膜而已，故只要短暫時間即可，實際上幾乎不會產生CD損失。又，在不去除溝槽側壁之碳系保護膜的情況，由於碳系保護膜對NH3氣體及HF氣 體無反應，故可更抑制溝槽側壁之蝕刻。
在進行步驟3時，處理壓力較佳地係0.01~5Torr(1.33~667Pa)左右。又，溫度可為10~150℃左右的範圍，其中較佳地為更低溫度的20~60℃。藉由如此般低溫處理便可提高蝕刻面的平滑性。
在COR處理後，於未去除碳保護膜之情況，便會因與NH3氣體及HF的反應，而在絕緣膜2上面及溝槽3底部形成有主要由氟矽酸銨((NH4)2SiF6；AFS)所構成之反應生成物。此時，於側壁亦會形成有些許反應生成物。又，在未預先去除碳系保護膜的情況，反應生成物便僅會生成在絕緣膜2上面及溝槽3底部，側壁雖會殘留有碳系保護膜，但不會生成反應生成物。
如此般，由於絕緣膜2上面及溝槽3底部及溝槽側壁會僅殘留有反應生成物，或是殘留有由反應生成物與碳系保護膜所構成之殘渣6，故接下來便去除溝槽3側壁及底部所殘留的殘渣6(步驟4；圖2(d))。
另外，在步驟3之溫度高於某種程度的情況，步驟3之處理中為反應生成物的一部分AFS便會被氣化而去除。
步驟4之殘渣去除處理較佳地係以例如含H2氣體之電漿的H2電漿來加以進行。藉此，便可抑制側壁或底部的再氧化並去除殘渣6。
在步驟4使用H2電漿的情況，由於是利用電漿之去除處理，故處理壓力低於某種程度為佳，但由於亦需要去除側壁的殘渣，故較佳地使直進性較步驟2要弱。因此，步驟4之處理壓力便會較步驟2要高，而較佳地為0.5Torr(66.7Pa)以下左右。又，由於是電漿處理，故可以低溫來加以進行，較佳地係與步驟3之溫度為相同溫度。
但是，在同時去除溝槽側壁之碳系保護膜與化學蝕刻後之反應生成物的情況，便會有處理時間為長時間，又無法充分去除之虞。
因此，便如圖5所示，較佳地係在步驟2之第1氧化膜去除步驟後，進行碳系保護膜之去除處理(步驟5)，而在步驟4中僅去除為反應生成物之AFS。
具體而言，係如圖6(a)所示，由於在進行步驟2後，會於溝槽3上面及側壁殘留有碳系保護膜5，故如圖6(b)所示，可在步驟5中例如與步驟4同樣地藉由H2電漿來去除碳系保護膜5。此時之條件可與步驟4為相同程度。
如上述，由於首先會在第1氧化膜去除步驟中，藉由使用碳系氣體之異 向性蝕刻來去除溝槽3底部之自然氧化膜(SiO2膜)4，故可在溝槽側壁一邊形成碳系保護膜一邊蝕刻。因此，便可不追加碳膜形成等的追加工序，而藉由在蝕刻時所形成之碳系保護膜，來防止側壁之蝕刻所致的CD損失，並去除溝槽3底部之大部分自然氧化膜4。又，雖無法以異向性蝕刻來去除之自然氧化膜4會在第2氧化膜去除步驟中，以等向性化學蝕刻來加以去除，但由於所殘留的自然氧化膜4只有些許，且處理時間只要短時間即可，故只會有些許CD損失。因此，便可不經過複雜工序而抑制CD損失並去除溝槽3底部之自然氧化膜。
從而，便如用以形成鰭型FET的構造體般，在溝槽3底部之半導體部分的源極及汲極具有複雜形狀的情況，可於抑制CD損失的狀態下來去除自然氧化膜。
又，由於可以幾乎相同溫度來進行步驟2~4或步驟2、5、3~4，故可以短時間來進行自然氧化膜之去除處理，而可較高地維持產率。又，由於該等工序全部都是氣體處理，且可以相同溫度來進行，故可為相同腔室內之處理，而可藉此以更短時間來進行自然氧化膜之去除處理。
[接觸部形成方法]
接著，便參照圖7之流程圖及圖8之工序剖面圖，就上述氧化膜去除處理後之接觸部形成方法一範例來加以說明。
在此，藉由上述步驟1~4，或是在該等步驟1~4追加為碳系保護膜去除工序之步驟5的處理，來如圖8(a)所示，在進行溝槽3底部之自然氧化膜之去除(步驟11)後，如圖8(b)所示，藉由CVD或ALD來成膜出為接觸部金屬的金屬膜11(步驟12)。金屬膜係可使用Ti膜或Ta膜等。
然後，如圖8(c)所示，金屬膜11會在溝槽3底部與矽反應，而自整合地形成有由金屬矽酸鹽(例如TiSi)所構成之接觸部12(步驟13)。
[氧化膜去除裝置]
接著，便就上述第1實施形態之氧化膜去除方法的實施所使用之氧化膜去除裝置一範例來加以說明。圖9係顯示氧化膜去除裝置一範例的剖面圖。
氧化膜去除裝置100係具有略圓筒狀之腔室(處理容器)101。腔室101係以例如未施有表面處理之鋁，或是內壁面施有OGF(Out Gass Free)陽極氧化 處理後之鋁所構成。
腔室101內部係在藉由中央下部所設置之圓筒狀支撐構件103來被支撐的狀態下，配置有用以水平地支撐於整面形成有圖2(a)所示構造的構造體的矽晶圓(被處理基板)W之晶座102。雖未圖示，但晶座102會與支撐構件103及腔室101絕緣。腔室101之底部中央係形成有開口部，於開口部下部連接有圓筒狀突出部101b，支撐構件103會被支撐於突出部101b底部。
晶座102係例如本體部由鋁所構成，於其外周形成有絕緣環(未圖示)。晶座102內部係設置有用以進行其上的矽晶圓W之溫控的溫控機構104。溫控機構104會例如藉由讓溫度控制後之溫控媒體流通於晶座102所形成之流道，來將矽晶圓W溫控在處理所需要之例如10~150℃範圍的適當溫度。
晶座102係可相對於晶座102表面出沒地設置有用以搬送矽晶圓W的3根升降銷(未圖示)。晶座102上面係設置有用以將矽晶圓W靜電吸附的靜電夾具113。靜電夾具113係具有於氧化鋁等的介電體內部設置有電極113a的構造，藉由從高壓直流電源114來對電極113a施加高電壓，而以庫倫力等的靜電吸附力來將矽晶圓W吸附於其上面。藉由以靜電夾具113來吸附矽晶圓W，便可以高精度來進行溫控機構104之矽晶圓W的溫控。
腔室101上部係設置有噴淋頭105。噴淋頭105係具有設置於腔室101之頂壁101a的正下方，且成為圓板狀，並形成有多數氣體噴出孔107的噴淋板106。噴淋板106係可使用例如於由鋁所構成之本體表面形成有由氧化釔所構成之火焰噴塗皮膜者。噴淋板106與腔室101會藉由環狀絕緣構件106a來加以絕緣。亦可將絕緣構件106a替換為導電材，而使噴淋頭105外框、腔室101、噴淋板106、構件106a全部導通。
腔室101之頂壁101a中央係設置有氣體導入口108，頂壁101a與噴淋板106之間會成為氣體擴散空間109。
氣體導入口108係連接有氣體供給機構110之氣體配管110a。然後，從下述氣體供給機構110所供給之氣體會從氣體導入口108來導入，並在氣體擴散空間109內擴散，而從噴淋板106之氣體噴出孔107來噴出至腔室101內。
氣體供給機構110係具有：個別地供給HF氣體、NH3氣體、CxFy氣體(含碳氣體)、Ar氣體、N2氣體、H2氣體的複數氣體供給源；以及用以從該等複 數氣體供給源來供給各氣體的複數氣體供給配管(皆未圖示)。各氣體供給配管係設置有：開閉閥；以及質流控制器般的流量控制器(皆未圖示)，藉此，便可進行適當地切換上述氣體以及進行各氣體之流量控制。來自該等氣體供給配管之氣體會經由上述氣體配管110a來被供給至噴淋頭105。
另一方面，晶座102係透過匹配器116來連接有高頻電源115，從高頻電源115來將高頻電力施加至晶座102。晶座102係具有作為下部電極的機能，噴淋板106係具有作為上部電極的機能，而構成一對平行平板電極，藉由將高頻電力施加至晶座102，來在腔室101內生成電容耦合電漿。又，藉由從高頻電源115來將高頻電力施加至晶座102，來將電漿中之離子吸引至矽晶圓W。從高頻電源115所輸出之高頻電力頻率較佳地係設定在0.1~500MHz，例如使用13.56MHz。
腔室101底部係設置有排氣機構120。排氣機構120係具有：設置於腔室101底部所形成之排氣口121與122的第1排氣配管123及第2排氣配管124；第1排氣配管123所設置之第1壓力閥125及乾式泵126；以及第2排氣配管124所設置之第2壓力控制閥127及渦輪泵128。然後，在腔室101內被設定為高壓的成膜處理時，係僅以乾式泵126來加以排氣，而在腔室101內被設定為低壓的電漿處理時，則合併使用乾式泵126及渦輪泵128。腔室101內之壓力控制係藉由基於腔室101所設置之壓力感應器(未圖示)的檢出值以控制壓力控制閥125及127的開啟程度來完成。
腔室101側壁係設置有：用以在與連接有腔室101之未圖示的真空搬送室之間進行矽晶圓W的搬出入之搬出入口130；以及開閉此搬出入口130之閘閥G。矽晶圓W之搬送會藉由真空搬送室所設置之搬送機構(未圖示)來加以進行。
氧化膜去除裝置100係具有控制部140。控制部140係具有：主控制部，係具有控制氧化膜去除裝置100之各構成部(例如氣體供給機構之閥及質流控制器、高頻電源115、排氣機構120、溫控機構104、搬送機構、閘閥G等)的CPU(電腦)；輸入裝置(鍵盤、滑鼠等)；輸出裝置(印表機等)；顯示裝置(顯示器等)；以及記憶裝置(記憶媒體)。控制部140之主控制部會例如基於記憶於記憶裝置所內建之記憶媒體或記憶裝置所設之記憶媒體的處理配方，來 讓氧化膜去除裝置100實行既定動作。
接著，便就如上述構成之氧化膜去除裝置的處理動作來加以說明。下述處理動作會基於控制部140中之記憶媒體所記憶的處理配方來加以實行。
首先，會開啟閘閥G，藉由搬送機構(未圖示)而從真空搬送室(未圖示)透過搬出入口130來將整面形成有圖2(a)所示構造的構造體之矽晶圓W搬入至腔室101內，並載置於晶座102上。在此狀態下，便讓搬送機構從腔室101退離，而關閉閘閥G。
接著，藉由排氣機構120來將腔室101內之壓力調整為0.1Torr(13.3Pa)以下的低壓。此時，除了CxFy氣體之外亦可添加Ar氣體或N2氣體。為了使腔室101內之壓力成為低壓，腔室101內之排氣除了乾式泵126之外還使用渦輪泵128來加以進行。矽晶圓W之溫度會藉由溫控機構104來保持在10~150℃，較佳地為20~60℃。另外，此時之溫度會被設定為之後所進行而需要嚴密溫度控制的化學蝕刻之第2氧化膜去除步驟時的溫度。又，開啟高壓直流電源114而藉由靜電夾具113來將矽晶圓W靜電吸附。
在此狀態下，便從氣體供給機構110以既定流量透過噴淋頭105來將為含碳氣體之CxFy氣體(例如C4F8氣體)供給至腔室101內，並開啟高頻電源115來生成電漿，而藉由CxFy離子之異向性蝕刻來進行第1氧化膜去除步驟，以去除溝槽底部的大部分自然氧化膜。此時，由於會因CxFy系氣體而在溝槽側壁形成有碳系保護膜，故可抑制CD損失，並去除溝槽底部之自然氧化膜。
在第1氧化膜去除步驟後，便藉由排氣機構120來將腔室101內排氣，並以Ar氣體及N2氣體來加以沖淨。
在沖淨結束後，較佳地係進行碳系保護膜之去除。碳系保護膜之去除係將矽晶圓W持續維持相同溫度，並藉由排氣機構120來將腔室101內之壓力調整為較第1氧化膜去除步驟要高，為0.5Torr(66.7Pa)以下的既定壓力，從氣體供給機構110以既定流量透過噴淋頭105來將例如H2氣體或H2氣體及N2氣體供給至腔室101內，並開啟高頻電源115。此時之腔室101內的排氣仍是除了乾式泵126以外還使用渦輪泵128來加以進行。藉此，便會以例如H2電漿及H2/N2電漿來去除溝槽側壁之碳系保護膜。
在碳系保護膜去除處理後，藉由排氣機構120來將腔室101內排氣，並 以Ar氣體或N2氣體來加以沖淨。
在沖淨結束後，便將矽晶圓W持續維持相同溫度，藉由排氣機構120來將腔室101內之壓力調整為0.01~5Torr(1.33~667Pa)的範圍之既定壓力，從氣體供給機構110以既定流量透過噴淋頭105來將NH3氣體及HF氣體供給至腔室101內，而進行利用該等反應之第2氧化膜去除處理，以去除自然氧化膜。亦可與NH3氣體及HF氣體一同地供給作為稀釋氣體的N2氣體及Ar氣體的至少一者。此時，由於腔室101內之壓力可從較低壓使用到較高壓，故可以渦輪泵128與乾式泵126的組合或是僅以乾式泵126來加以排氣。
由於此時之蝕刻為未使用電漿之氣體處理，故為等向性，且可去除在第1氧化膜去除工序中無法去除之形狀複雜的矽區域所殘留的自然氧化膜。雖此時之蝕刻為等向性，但由於只要能去除些許殘留的自然氧化膜的話即可，故幾乎不會產生CD損失。
在此般之自然氧化膜的蝕刻處理後，便藉由排氣機構120來將腔室101內排氣並以N2氣體或Ar氣體來加以沖淨。
在沖淨結束後，便將矽晶圓W持續維持相同溫度，藉由排氣機構120的乾式泵126及渦輪泵128來將腔室101內之壓力調整為0.5Torr(667Pa)以下，從氣體供給機構110以既定流量透過噴淋頭105來將H2氣體及N2氣體供給至腔室101內，並開啟高頻電源115，來進行H2電漿或H2/N2電漿處理，以去除殘渣。此時之殘渣在預先去除碳系保護膜之情況，為在第2氧化膜去除步驟時所生成的反應生成物的AFS，而在未去除碳系保護膜之情況，則為碳系保護膜及AFS。
在此般殘渣去除處理後，便以Ar氣體或N2氣體來沖淨腔室101內，開啟閘閥G而藉由搬送機構來將晶座102上之矽晶源W搬出。
藉由上述一連串之處理，便可抑制CD損失並確實地去除溝槽底部之自然氧化膜。
又，由於可在腔室101內連續性地進行上述一連串的處理，故可以高效率來進行處理。進一步地，由於會以相同溫度來進行上述一連串之處理，故可縮短處理時間，並得到極高產率。
[接觸部形成系統]
接著，便就具備有上述氧化膜去除裝置100之接觸部形成系統來加以說明。
圖10係概略性地顯示接觸部形成系統的水平剖面圖。
接觸部形成系統300係用以進行上述氧化膜去除處理，之後形成作為接觸部金屬的例如Ti膜，以形成接觸部者。
如圖10所示，接觸部形成系統300係具有2個氧化膜去除裝置100與2個金屬膜成膜裝置200。該等會分別透過閘閥G來連接於平面形狀為七角形的真空搬送室301的4個壁部。真空搬送室301內會藉由真空泵來被加以排氣，而被保持在既定真空度。亦即，接觸部形成系統300係多腔室類型之真空處理系統，且為可維持真空來連續進行上述接觸部形成者。
氧化膜去除裝置100之構成係如上述。金屬膜成膜裝置係例如在真空氛圍之腔室內藉由CVD或ALD來在矽晶圓W成膜出金屬膜(例如Ti膜、Ta膜、Co膜、Ni膜)的裝置。
又，真空搬送室301的其他3個壁部係透過閘閥G1來連接有3個裝載互鎖室302。真空搬送室301的相反側係夾置裝載互鎖室302來設置有大氣搬送室303。3個裝載互鎖室302會透過閘閥G2來連接於大氣搬送室303。裝載互鎖室302係在大氣搬送室303與真空搬送室301之間搬送矽晶圓W時，於大氣壓與真空之間進行壓力控制者。
大氣搬送室303之裝載互鎖室302安裝壁部的相反側壁部係具有安裝收納晶圓W的載具(FOUP等)C之3個載具安裝埠305。又，大氣搬送室303側壁係設置有進行矽晶圓W的對位的對位腔室304。大氣搬送室303內係形成有清淨空氣的下降氣流。
真空搬送室301內係設置有搬送機構306。搬送機構306會相對於氧化膜去除裝置100、金屬膜成膜裝置200、裝載互鎖室302來搬送矽晶圓W。搬送機構306係具有可獨立移動的2個搬送臂307a、307b。
大氣搬送室303內係設置有搬送機構308。搬送機構308會相對於載具C、裝載互鎖室302、對位腔室304來搬送矽晶圓W。
接觸部形成系統300係具有整體控制部310。整體控制部310係具有：主控制部，係具有控制氧化膜去除裝置100及金屬膜成膜裝置200之各構成 部、真空搬送室301之排氣機構、氣體供給機構及搬送機構306、裝載互鎖室302之排氣機構及氣體供給機構、大氣搬送室303之搬送機構308、閘閥G,G1,G2的驅動系統等的CPU(電腦)；輸入裝置(鍵盤、滑鼠等)；輸出裝置(印表機等)；顯示裝置(顯示螢幕等)；以及記憶裝置(記憶媒體)。整體控制部310之主控制部會例如基於記憶於記憶裝置所內建之記憶媒體或記憶裝置所設之記憶媒體的處理配方，來讓接觸部形成系統300實行既定動作。另外，整體控制部310可為上述控制部140般之各單元控制部的上位控制部。
接著，便就如上述所構成之接觸部形成系統的動作來加以說明。下述處理動作會基於整體控制部310之記憶媒體所記憶的處理配方來加以實行。
首先，藉由搬送機構308從大氣搬送室303所連接的載具C來將矽晶圓W取出，而經過對位腔室304後，便開啟任一者裝載互鎖室302的閘閥G2，並將該矽晶圓W搬入至該裝載互鎖室302內。在關閉閘閥G2後，將裝載互鎖室302內真空排氣。
在該裝載互鎖室302成為既定真空度的時機點，便開啟閘閥G1，而藉由搬送機構306之搬送臂307a、307b的任一者來從裝載互鎖室302取出矽晶圓W。
然後，開啟任一者的氧化膜去除裝置100之閘閥G，而將搬送機構306任一者的搬送臂所保持的矽晶圓W搬入至該氧化膜去除裝置100，而讓空的搬送臂回到真空搬送室301，並關閉閘閥G，以藉由該氧化膜去除裝置100來進行氧化膜去除處理。
在氧化膜去除處理結束後，便開啟該氧化膜去除裝置100之閘閥G，而藉由搬送機構306之搬送臂307a、307b的任一者來將其中的矽晶圓W搬出。然後，開啟任一者的金屬膜成膜裝置200之閘閥G，將搬送臂所保持之矽晶圓W搬入至該金屬膜成膜裝置200，而讓空的搬送臂回到真空搬送室301並關閉閘閥G，以藉由該金屬膜成膜裝置200，並以CVD或ALD來進行為接觸部金屬之金屬膜(例如Ti膜、Ta膜、Co膜、Ni膜等)的成膜。此時，金屬膜會與溝槽底部之矽反應，而形成有由金屬矽酸鹽(例如TiSi)所構成之接觸部。
在如此般進行金屬膜成膜及接觸部形成後，開啟該金屬膜成膜裝置200之閘閥G，藉由搬送機構306之搬送臂307a、307b任一者來將其中的矽晶圓 W搬出。然後，開始任一者的裝載互鎖室302之閘閥G1，而將搬送臂上之矽晶圓W搬入至該裝載互鎖室302內。然後，讓該裝載互鎖室302內回到大氣，並開啟閘閥G2，而藉由搬送機構308來讓裝載互鎖室302內的矽晶圓W回到載具C。
就複數矽晶圓W來同時並進地進行如上述般之處理，來完成既定片數之矽晶圓W的接觸部形成處理。
如上述般，由於氧化膜去除裝置100可在1個腔室高效率地進行一連串的氧化膜去除處理，故可藉由搭載有各2個此般的氧化膜去除裝置100及金屬膜成膜裝置200而構成接觸部形成系統300，便可以高產率來實現利用氧化膜去除及金屬膜成膜的接觸部形成。又，由於可維持真空來進行該等一連串的處理，故可抑制處理過程中的氧化。
<第2實施形態>
接著，便就第2實施形態相關之氧化膜去除方法來加以說明。
圖11係顯示第2實施形態相關之氧化膜去除方法的流程圖，圖12係其工序剖面圖。
本實施形態中，係就在形成有作為既定圖案之溝槽的被處理體中，於溝槽底部之矽部分成膜出接觸部金屬，以形成接觸部之前，便去除矽部分表面所形成之自然氧化膜的情況來加以說明。
首先，準備於矽基體1形成有絕緣膜2，而於絕緣膜2形成有作為既定圖案之溝槽3的被處理基板(矽晶圓)(步驟21；圖12(a))。溝槽3底部的矽部分係形成有自然氧化膜(含矽氧化膜)4。絕緣膜2係主要以SiO2膜所構成。一部份亦可為SiN膜。
可在氧化膜去除處理之前，對被處理體(矽晶圓)進行預清潔處理等的清淨化處理。
接著，便以含碳氣體電漿之離子性的異向性蝕刻來去除溝槽底部之自然氧化膜4(步驟22；圖12(b))。
含碳氣體係與第1實施形態的步驟2相同，可適當地使用CF4或C4F8等的氟化碳系(CxFy系)氣體。又，亦可使用CH2F2等的氟化碳氫系(CxHyFz)氣體。又，除此之外，亦可含有Ar氣體等的稀有氣體以及N2氣體般之非活性 氣體，或進一步地含有微量O2氣體。
由於藉由使用該等氣體，便會在異向性蝕刻時，於溝槽3側壁形成有碳系保護膜，故可抑制側壁之蝕刻進行並蝕刻自然氧化膜。
在進行步驟22之異向性蝕刻時的壓力，係與第1實施形態的步驟2相同，為了確保離子的直線性，較佳地為極低壓，而被設定為0.1Torr(13.3Pa)以下左右。
接著，便去除溝槽側壁之碳系保護膜(步驟23)。
本實施形態般之碳系氣體會被用於電漿蝕刻，並已知會在藉由碳系氣體來形成溝槽或接觸孔等的圖案時，於側壁形成有碳系保護膜。又，亦已知去除此般碳系保護膜之技術。
例如，日本特開2003-59911號公報係記載有於圖案之側壁等形成有聚合層(碳系保護膜)之技術以及藉由使用氧氣或以氧為主成分的氣體之灰化來去除此般聚合層之技術。
然而，在如本實施形態般去除自然氧化膜4後，再適用此手法時，卻會有讓基底之矽再氧化之虞。
因此，便會在第1實施形態中，以將含H2氣體的電漿之H2電漿使用於碳系保護膜之去除的H2電灰化來在去除聚合層的同時，抑制矽的再氧化。
然而，在使用H2電漿的情況，在以不會對基底造成損傷的功率來進行去除處理時，便會需要較長時間。又，在為了以短時間來去除而提升功率時，便會對基底造成損傷。因此，便期待不會讓基底氧化，且因低功率而不會對基底造成損傷，而能以短時間來去除碳系保護膜。
於是，本實施形態中，便以含O2氣體供給(O2流)步驟(步驟23-1；圖12(c))以及含H2氣體之電漿的H2電漿處理步驟(步驟23-2；圖12(d))的2階段來進行去除碳系保護膜之步驟23。
關於此時之機制，便參照圖13來加以說明。
在如圖13(a)般，將含O2氣體供給至碳膜上時，便會如圖13(b)所示，以下述(1)式來使含O2氣體吸附於碳膜表面，而形成有C-O、C-O-O鍵結。在此狀態下，會如圖13(c)所示，藉由生成H2電漿，來如圖13(d)所示，以下述(2)式來快速地去除表面的氧吸附層或氧化層。又，亦藉由相同的反應式來去 除殘留的碳膜。因此，便可不對基底造成損傷並以短時間來去除碳膜，由於並未使用含氧電漿，故亦難以產生基底的再氧化。
C+O2→CO、CO2...(1)
CO、CO2+H2→CH4、H2O...(2)
步驟23-1之含O2氣體供給步驟時之條件可舉例壓力：0.02~0.5Torr(2.67~66.7Pa)，O2氣體流量：10~5000sccm，時間：0.1~60sec。更佳地係壓力：0.05~0.3Torr(6.67~40.0Pa)，O2氣體流量：100~1000sccm，時間：1~10sec。又，步驟23-2之含H2電漿處理步驟時之條件可舉例壓力：0.02~0.5Torr(2.67~66.7Pa)，H2氣體流量：10~5000sccm，RF功率：10~1000W，時間：1~120sec。更佳地係壓力：0.05~0.3Torr(6.67~40.0Pa)，H2氣體流量：100~1000sccm，RF功率：100~500W，時間：5~90sec。
在僅以步驟22的自然氧化膜去除步驟來去除自然氧化膜的情況，則在到步驟23為止便結束處理。又，在如用以形成上述鰭型FET的被處理基板般之溝槽3底部具有複雜形狀的情況，便會在步驟23結束後，與第1實施形態同樣地進行化學蝕刻的等向性蝕刻(第1實施形態的步驟3)以及殘渣去除，例如為反應生成物的AFS去除(第1實施形態的步驟4)。
然後，在如上述般去除自然氧化膜後，可藉由圖7、8所示之步驟12~13，來形成由矽酸鹽所構成的接觸部。
又，本實施形態的情況，亦可藉由使用於圖9之裝置附加O2氣體管線的氧化膜去除裝置，來在相同腔室內進行一連串的處理。進一步地，藉由將此般氧化膜去除裝置搭載於圖10所示之多腔室類型的接觸部形成系統，便可抑制氧化，並以高產率來形成由矽酸鹽所構成的接觸部。
[第2實施形態之實驗結果]
接著，便就第2實施形態之實驗結果來加以說明。
首先，就對Si基板(裸矽晶圓)進行C4F8氣體之蝕刻後的情況(樣品1)，在C4F8氣體之蝕刻後進行O2電漿之處理(O2灰化)後之情況(樣品2)，在C4F8氣體之蝕刻後進行H2電漿之處理(H2灰化)後之情況(樣品3)，在C4F8氣體之蝕刻後，依照本實施形態來進行O2流+H2電漿處理之情況(樣品4)，藉由XPS來測量殘留碳濃度及殘留氧濃度。
樣品4之條件會3次重複下述O2流步驟與H2電漿步驟。
‧O2流步驟
壓力：0.1Torr
O2氣體流量：500sccm
時間：5sec(調壓步驟：10sec)
‧H2電漿步驟
壓力：0.1Torr
H2氣體流量：485sccm
RF功率：200W
時間：10sec
另外，樣品3之H2灰化係與樣品4之H2電漿處理相同。又，樣品2之O2灰化會在其他裝置以0.1Torr、O2氣體流量：500sccm、RF功率：100MHz/13.56MHz=500/100W的條件來加以進行。
於圖14顯示該等殘留碳濃度，於圖15顯示該等殘留氧濃度。另外，參考樣品(ref.)係矽基板(裸矽)的數值。
如該等圖所示，在進行O2灰化後的樣品2之情況，雖殘留碳濃度會較低，但殘留氧濃度卻會較高，在進行H2灰化的樣品3之情況，雖殘留氧濃度會較低，但殘留碳濃度卻會較高。相對於此，確認到依照本實施形態來進行O2流+H2電漿處理後的樣品4係殘留氧濃度會較樣品2要低，且殘留碳濃度亦會較低。
另外，雖藉由將H2灰化時間延長至180sec，便可得到與樣品4相同程度的殘留碳濃度，但在此情況，表面粗糙度之數值(平均值)係相對於初始的0.0478ppm，而明顯地上升為24.2ppm，而產生有基底損傷。又，雖藉由將H2灰化時之功率上升至500W，便可以更短時間來使殘留碳濃度下降，但在此情況亦同樣地會使表面粗糙度惡化。相對於此，本實施形態的樣品4中，係相對於初始的表面粗糙度0.0535ppm，而為0.0522ppm，表面粗糙度會與初始為相同程度。
又，就樣品4以及200W的H2灰化與500W的H2灰化之情況來掌握住相對於電漿時間的殘留碳濃度變化。將其結果顯示於圖16。如該圖所示，在H2 灰化的情況，在RF功率為與本實施形態之樣品4相同的200W中，碳殘留量到容許值之基線以下為止會花費180sec，在500W中亦需要90sec，而本實施形態之樣品4中，電漿時間為30sec便到基線以下。
接著，便去除Si基板(裸矽晶圓)的自然氧化膜，之後，藉由電漿CVD來將Ti成膜，以形成TiSi接觸部。Ti成膜係膜厚為5nm。自然氧化膜去除係下述3種類：僅進行NH3氣體及HF氣體的COR處理(31.5℃、蝕刻量：4.5nm)之參考樣品(Ref.)、在C4F8氣體之蝕刻(蝕刻量：4.5nm)後，藉由與樣品4相同條件並依照本實施形態來進行O2流+H2電漿處理，而在之後進行COR處理(31.5℃、蝕刻量：1.5nm)者(樣品5)、在C4F8氣體的蝕刻(蝕刻量：4.5nm)後，進行H2灰化(0.1Torr、500W×90sec)，而在之後進行COR處理(31.5℃、蝕刻量：1.5nm)者(樣品6)。測量該等接觸部的比電阻。將其結果顯示於圖17。又，將此時之剖面SEM照片顯示於圖18。如該等圖所示，本實施形態之樣品5的比電阻會較參考樣品(Ref.)要低。又，表面粗糙度亦為良好。另一方面，進行H2灰化後之樣品6係表面粗糙度變差，且比電阻會較參考樣品(Ref.)要高。
接著，就該等實施SIMS測量來測量Ti膜與Si基板邊界附近的氧濃度。將其結果顯示於圖19。如此圖所示，本實施形態的樣品5的氧濃度會較參考樣品(Ref.)要低。另一方面，進行H2灰化後的樣品6卻反而觀察到氧濃度之上升。
接著，便比較僅以COR處理來去除Si基板上之絕緣膜所形成之溝槽底的自然氧化膜後，成膜出Ti膜，以形成TiSi接觸部的情況(樣品7)以及依照本實施形態，來進行C4F8蝕刻+O2流+H2電漿處理，且進一步地進行COR，而成膜出Ti膜，以形成TiSi接觸部的情況(樣品8)。圖20係處理前(初始)、樣品7、樣品8之剖面的TEM照片。如圖20所示，確認到樣品8會良好地形成有TiSi，且CD損失亦較少。
<第3實施形態>
便就第3實施形態相關之氧化膜去除方法來加以說明。
圖21係顯示第3實施形態相關之氧化膜去除方法的流程圖，圖22係其工序剖面圖。
本實施形態中，亦就在形成有作為既定圖案之溝槽的被處理體中，於溝槽底部之矽部分成膜出接觸部金屬，以形成接觸部之前，便去除矽部分表面所形成之自然氧化膜的情況來加以說明。
首先，準備於矽基體1形成有絕緣膜2，而於絕緣膜2形成有作為既定圖案之溝槽3的被處理基板(矽晶圓)(步驟31；圖22(a))。溝槽3底部的矽部分係形成有自然氧化膜(含矽氧化膜)4。絕緣膜2係主要以SiO2膜所構成。一部份亦可為SiN膜。
可在氧化膜去除處理之前，對被處理體(矽晶圓)進行預清潔處理等的清淨化處理。
接著，便以含碳氣體電漿之離子性的異向性蝕刻來去除溝槽底部之自然氧化膜4(步驟32；圖22(b))。
含碳氣體係與第1實施形態的步驟2相同，可適當地使用CF4或C4F8等的氟化碳系(CxFy系)氣體。又，亦可使用CH2F2等的氟化碳氫系(CxHyFz)氣體。又，除此之外，亦可含有Ar氣體般的稀有氣體以及N2氣體般之非活性氣體，或進一步地含有微量O2氣體。藉此，來於溝槽3側壁形成有碳系保護膜，而可抑制側壁之蝕刻進行並蝕刻自然氧化膜。在進行步驟32之異向性蝕刻時之壓力係與第1實施形態的步驟2相同地被設定為0.1Torr(13.3Pa)以下左右。
接著，便去除溝槽側壁之碳系保護膜(步驟33)。如上述，如日本特開2003-59911號公報所示，在使用氧氣或以氧為主成分的氣體的灰化於碳系保護膜之去除時，便會有讓基底之矽再氧化的可能性，又，在使用H2灰化時，在以不會對基底造成損傷的功率來進行去除處理時，便會需要較長時間。又，在為了以短時間來去除而提升功率時，則會對基底造成損傷。
於是，本實施形態中，係使用H2/N2電漿處理來作為去除碳系保護膜之步驟33(圖22(c))。藉此，便可不對基底造成損傷並以短時間來去除碳系保護膜。
H2/N2電漿係將於H2氣體添加N2氣體之氣體電漿化者，但由於因為添加N2氣體，而可使得碳去除作用增加，故不會讓基底氧化，且因低功率而不會對基底造成損傷，而可以短時間來去除碳系保護膜。
步驟33之H2/N2電漿處理步驟時之條件可舉例壓力：0.02~0.5Torr(2.67~66.7Pa)，H2氣體流量：10~5000sccm，N2氣體流量：5~5000sccm，RF功率：10~1000W，時間：1~120sec。更佳地係壓力：0.05~0.5Torr(6.67~66.7Pa)，H2氣體流量：100~1000sccm，N2氣體流量：10~1000sccm，RF功率：100~500W，時間：10~90sec。
在以到步驟33為止來去除自然氧化膜之情況，則會將處理結束在步驟33為止。又，在如用以形成上述鰭型FET的被處理基板般的溝槽3底部具有複雜形狀的情況，便會在步驟33結束後，與第1實施形態同樣地進行化學蝕刻的等向性蝕刻(第1實施形態的步驟3)以及殘渣去除，例如為反應生成物的AFS去除(第1實施形態的步驟4)。
然後，在如上述般去除自然氧化膜後，可藉由圖7、8所示之步驟12~13，來形成由矽酸鹽所構成的接觸部。
又，本實施形態的情況，亦可藉由使用圖9所示之氧化膜去除裝置，來在相同腔室內進行一連串的處理。進一步地，藉由將此般氧化膜去除裝置搭載於圖10所示之多腔室類型的接觸部形成系統，便可抑制氧化，並以高產率來形成由矽酸鹽所構成的接觸部。
[第3實施形態之實驗結果]
接著，便就第3實施形態之實驗結果來加以說明。
首先，就對Si基板(裸矽晶圓)進行C4F8氣體之蝕刻後的情況(第2實施形態之樣品1)，在C4F8氣體之蝕刻後進行O2流+H2電漿之處理後之情況(第2實施形態之樣品4)，在C4F8氣體之蝕刻後進行H2/N2電漿處理後之情況(樣品11)，藉由XPS來測量殘留碳濃度及殘留氧濃度。
樣品11之條件係如下。
壓力：0.1Torr
H2氣體流量：485sccm
N2氣體流量：50sccm
RF功率：100W
時間：60sec
於圖23顯示該等殘留碳濃度，於圖24顯示該等殘留氧濃度。另外，參 考樣品(ref.)係矽基板(裸矽)之數值。
如該等圖所示，確認到依照本實施形態來進行H2/N2電漿處理後之樣品11係與第2實施形態的樣品4為相同程度的殘留氧濃度，且殘留碳濃度亦會較低。又，樣品11的表面粗糙度會與初始為相同程度。
又，就樣品11以及200W的H2灰化與500W的H2灰化之情況來掌握住相對於電漿時間的殘留碳濃度變化。將其結果顯示於圖25。如該圖所示，在H2灰化的情況，在RF功率為200W中，碳殘留量到容許值之基線以下為止會花費180sec，在500W中亦需要90sec，而本實施形態之樣品11中，雖RF功率為100W，但電漿時間為60sec便到基線以下。
接著，便去除Si基板(裸矽晶圓)的自然氧化膜，之後，藉由電漿CVD來將Ti成膜，以形成TiSi接觸部。Ti成膜係膜厚為5nm。自然氧化膜去除係下述3種類：僅進行NH3氣體及HF氣體的COR處理(31.5℃、蝕刻量：4.5nm)之參考樣品(Ref.)、在C4F8氣體之蝕刻(蝕刻量：4.5nm)後，藉由與樣品11相同條件並依照本實施形態來進行H2/N2電漿處理後，進行COR處理(31.5℃、蝕刻量：1.5nm)者(樣品12)、在C4F8氣體的蝕刻(蝕刻量：4.5nm)後，進行H2灰化(0.1Torr、500W×90sec)後，進行COR處理(31.5℃、蝕刻量：1.5nm)者(第2實施形態之樣品6)。測量該等接觸部的比電阻。將其結果顯示於圖26。又，將此時之剖面SEM照片顯示於圖27。如該等圖所示，本實施形態之樣品12的比電阻會較參考樣品(Ref.)要低。又，表面粗糙度亦為良好。另一方面，進行H2灰化後之樣品6係表面粗糙度變差，且比電阻會較參考樣品(Ref.)要高。
接著，就該等實施SIMS測量來測量Ti膜與Si基板邊界附近的氧濃度。將其結果顯示於圖28。如此圖所示，本實施形態的樣品12的氧濃度會較參考樣品(Ref.)要低。另一方面，進行H2灰化後的樣品6卻反而觀察到氧濃度之上升。
接著，便比較僅以COR處理來去除Si基板上之絕緣膜所形成之溝槽底的自然氧化膜後，成膜出Ti膜，以形成TiSi接觸部的情況(第2實施形態之樣品7)以及依照本實施形態，來進行C4F8蝕刻-H2/N2電漿處理，而在之後成膜出Ti膜，以形成TiSi接觸部的情況(樣品13)。圖29係處理前(初始)、樣品7、 樣品13之剖面的TEM照片。如圖29所示，確認到樣品13會良好地形成有TiSi，且CD損失亦較少。
<第4實施形態>
接著，便就第4實施形態相關之氧化膜去除方法來加以說明。
本實施形態中，亦就在形成有作為既定圖案之溝槽的被處理體中，於溝槽底部之矽部分成膜出接觸部金屬，以形成接觸部之前，便去除矽部分表面所形成之自然氧化膜的情況來加以說明。
在上述第2實施形態及第3實施形態中，係顯示以含CxFy等碳之氣體電漿的離子性之異向性蝕刻來去除溝槽底部之自然氧化膜，之後，藉由O2流+H2電漿(第2實施形態)或是H2/N2電漿(第3實施形態)來抑制基底之矽的再氧化及基底損傷，並去除溝槽側壁所存在之碳系保護膜的範例。
然而，在進行含CxFy等碳之氣體電漿的離子性之異向性蝕刻時，便會如圖30所示，將碳或氟等注入基底之矽基底1表面，以形成有包含有些許該等雜質之極薄的含碳層21，這會有產生使接觸部電阻上升等的問題之情況。在O2流+H2電漿或H2/N2電漿中，雖碳系保護膜會被去除，但並無法去除到基底之矽基體1表面的含碳層21。圖31便表示此般情事，而顯示H2/N2電漿處理之處理時間與碳量的關係。如此圖所示，得知雖會在初期觀察到碳量的低落，但經過固定時間後碳量卻幾乎不會減少，而無法去除到被注入至矽基體1表面的碳。
又，即便在進行之後的COR處理，以去除溝槽底部之自然氧化膜的殘留部分之情況下，由於COR處理仍為去除氧化膜之處理，故會難以去除含碳層21。
自以往，此般雜質去除會使用有將矽晶圓大氣開放而做犧牲性氧化，並藉由溼式洗淨來去除氧化膜及污染的技術，但接觸部金屬工序中在大氣開放時會有污染的疑慮，而不現實。
於是，本實施形態中，便就可去除此般基底之矽基體1表面的含碳層21之氧化膜去除方法來加以表示。
圖32係顯示第4實施形態相關之氧化膜去除方法的流程圖，圖33係其工序剖面圖。
首先，準備於矽基體1形成有絕緣膜2，而於絕緣膜2形成有作為既定圖案之溝槽3的被處理基板(矽晶圓)(步驟41；圖33(a))。溝槽3底部的矽部分係形成有自然氧化膜(含矽氧化膜)4。絕緣膜2係主要以SiO2膜所構成。一部份亦可為SiN膜。
可在氧化膜去除處理之前，對被處理體(矽晶圓)進行預清潔處理等的清淨化處理。
接著，便以含碳氣體電漿之離子性的異向性蝕刻來去除溝槽底部之自然氧化膜4(步驟42；圖33(b))。
此時之離子性的異向性蝕刻係與上述第1~第3實施形態同樣地進行。藉此，便可在溝槽3側壁形成有碳系保護膜5，而抑制側壁之蝕刻進行並蝕刻自然氧化膜。另一方面，此時矽基體1表面會注入有CxFy等而形成有如上述般之含碳層21。
接著，便進行O2電漿處理(步驟43；圖33(c))。藉由此O2電漿處理，來去除溝槽側壁之碳系保護膜，並讓矽基體1表面對應於含碳層21的部分極薄地氧化，而形成有為納入被包含於含碳層21的碳之狀態且與自然氧化膜4之殘留部分成為一體的極薄氧化膜22。
步驟43之O2電漿處理時之條件可舉例O2氣體流量：10~5000sccm，壓力：0.1~2.0Torr(13.3~266.6Pa)，RF功率：100~500W，處理時間：10~120sec。
接著，便進行化學蝕刻(步驟44；圖33(d))。藉此，來讓化學氣體與溝槽3底部所存在的氧化膜22反應，以去除該等。此時，溝槽3底部係藉由步驟43所生成的氧化膜22與化學氣體的反應來生成有含碳等的反應生成物23。由於化學蝕刻係等向性的蝕刻，故亦可去除溝槽底部的複雜形狀部分之氧化物。另外，在絕緣膜2上面及溝槽3側壁亦會生成有反應生成物23。
化學蝕刻係與第1實施形態同樣地可適當地使用NH3氣體與HF氣體的COR處理。亦可添加作為稀釋氣體之Ar氣體或N2氣體等的非活性氣體。此時之條件係與第1實施形態相同。反應生成物23係主要由氟矽酸銨((NH4)2SiF6；AFS)所構成。
接著，便去除溝槽3側壁及底部所殘留的反應生成物23(步驟45；圖33(e))。
步驟45之反應生成物去除處理係可以例如含H2氣體之電漿的H2電漿來加以進行。藉此，便可抑制側壁及底部的再氧化並去除反應生成物23。此時之條件可與第1實施形態的步驟4相同。
如此般，本實施形態中，由於會藉由O2電漿來讓矽基體1表面所形成之含碳層21氧化，來形成氧化層22，再藉由之後的COR處理等的化學蝕刻(及反應生成物去除)來將碳等雜質與氧化層22一同去除，故可在溝槽底部讓Ti與基體Si的反應性成為良好，而可降低接觸部電阻。又，由於O2電漿亦有高碳去除能力，故可較第2實施形態及第3實施形態要縮短含碳保護膜去除處理的處理時間。進一步地，由於腔室內壁所成膜出之CF系膜的去除能力亦較高，故亦可降低起因於CF系膜剝離所致之粒子。
又，由於可在真空中進行O2電漿處理及COR處理等的化學處理，故會與以往的犧牲性氧化不同，可不大氣暴露而去除氧化層22，故可解決大氣開放時之污染問題。
另外，雖上述第2實施形態及第3實施形態中，不僅殘留碳濃度，亦會朝向使殘留氧濃度成為較低之方向，但本實施形態中，由於會在之後進行COR處理等的氧化膜去除處理，故殘留氧濃度便不會是問題。
[第4實施形態之實驗結果]
接著，便就第4實施形態之實驗結果來加以說明。
首先，就對Si基板(裸矽晶圓)僅進行COR處理之情況(樣品21)，進行C4F8氣體之蝕刻後，進行H2/N2電漿處理的情況(樣品22)，在C4F8氣體之蝕刻後進行O2電漿處理後之情況(樣品23)，藉由XPS來測量殘留碳濃度。另外，樣品22之處理條件係除了時間為180sec以外都與上述第3實施形態之樣品11相同，樣品23之處理條件係以與第2實施形態之樣品2相同條件來進行120sec。
將該等結果顯示於圖34。如此圖所示，得知在C4F8氣體之蝕刻後進行O2電漿處理後之樣品23雖殘留碳濃度會較未進行C4F8氣體之蝕刻的樣品21要高，但卻會較進行H2/N2電漿處理後之樣品22要低。
接著，便就C4F8氣體之蝕刻後的O2電漿處理之處理時間與氧化膜膜厚之關係進行實驗。圖35係顯示其結果之圖式。如此圖所示，確認到氧化膜之成長速度為0.5nm/min左右，且控制性為良好。
<第5實施形態>
接著，便就第5實施形態相關之氧化膜去除方法來加以說明。
圖36係顯示第5實施形態相關之氧化膜去除方法的流程圖，圖37係其工序剖面圖。
本實施形態中，亦就在形成有作為既定圖案之溝槽的被處理體中，於溝槽底部之矽部分成膜出接觸部金屬，以形成接觸部之前，便去除矽部分表面所形成之自然氧化膜的情況來加以說明。
首先，準備於矽基體1形成有絕緣膜2，而於絕緣膜2形成有作為既定圖案之溝槽3的被處理基板(矽晶圓)(步驟51；圖37(a))。溝槽3底部的矽部分係形成有自然氧化膜(含矽氧化膜)4。絕緣膜2係主要以SiO2膜所構成。一部份亦可為SiN膜。
可在氧化膜去除處理之前，對被處理體(矽晶圓)進行預清潔處理等的清淨化處理。
接著，便以含碳氣體電漿的離子性之異向性蝕刻來去除溝槽底部之自然氧化膜4(步驟52；圖37(b))。
含碳氣體係與第1實施形態的步驟2相同，可適當地使用CF4或C4F8等的氟化碳系(CxFy系)氣體。又，亦可使用CH2F2等的氟化碳氫系(CxHyFz)氣體。又，除此之外，亦可含有Ar氣體等的稀有氣體以及N2氣體般之非活性氣體，或進一步地含有微量O2氣體。藉此，來於溝槽3側壁形成有碳系保護膜，而可抑制側壁之蝕刻進行並蝕刻自然氧化膜。在步驟32之異向性蝕刻時之壓力係與第1實施形態的步驟2相同，被設定在0.1Torr(13.3Pa)以下左右。
接著，便去除溝槽側壁之碳系保護膜(步驟53)。如上述，如日本特開2003-59911號公報所示，使用氧氣或以氧為主成分的氣體的灰化於碳系保護膜之去除時，便會有讓基底之矽再氧化的可能性，又，在使用H2灰化時，在以不會對基底造成損傷的功率來進行去除處理時，會需要較長時間。又，在為了以短時間來去除而提升功率時，則會對基底造成損傷。
為了解決此般問題，在第3實施形態中，作為去除碳系保護膜之步驟係使用H2/N2電漿。然而，仍期望有灰化速度能較H2/N2電漿要更快，且進一步地降低殘留碳及殘留氟之濃度。
於是，本實施形態中，作為去除碳系保護膜的步驟53係使用H2/NH3電漿處理(圖37(c))。藉此，便可不對基底造成損傷而以短時間來去除碳系保護膜，而可降低碳系保護膜去除後之殘留碳及殘留氟的濃度。
H2/NH3電漿係將於H2氣體添加NH3氣體之氣體電漿化者，但由於因為添加NH3氣體，而可期待高濃度之N-H鍵結，並可使得碳去除作用增加且抑制殘留氟及殘留碳之濃度。因此，便不會讓基底氧化，且因低功率而不會對基底造成損傷，而可以短時間且殘留氟及殘留碳會更少的狀態來去除碳系保護膜。
步驟53之H2/NH3電漿處理步驟時之條件可舉例壓力：0.1~1.0Torr(13.3~133.3Pa)，H2氣體流量：10~5000sccm，NH3氣體流量：1~1000sccm，RF功率：10~1000W，時間：1~150sec。更佳地係壓力：0.3~0.7Torr(40.0~93.3Pa)，H2氣體流量：100~700sccm，NH3氣體流量：5~500sccm，RF功率：50~500W，時間：10~120sec。又，NH3氣體相對於H2氣體+NH3氣體的流量比較佳地係50%以下，更佳地係0.1~25%。
在以到步驟53為止來去除自然氧化膜之情況，則會將處理結束在步驟53為止。又，在如用以形成上述鰭型FET的被處理基板般的溝槽3底部具有複雜形狀的情況，便會在步驟53結束後，與第1實施形態同樣地進行化學蝕刻的等向性蝕刻(第1實施形態的步驟3)以及殘渣去除，例如為反應生成物的AFS去除(第1實施形態的步驟4)。
然後，在如上述般去除自然氧化膜後，可藉由圖7、8所示之步驟12~13，來形成由矽酸鹽所構成的接觸部。
又，本實施形態的情況，亦可藉由使用圖9所示之氧化膜去除裝置，來在相同腔室內進行一連串的處理。進一步地，藉由將此般氧化膜去除裝置搭載於圖10所示之多腔室類型的接觸部形成系統，便可抑制氧化，並以高產率來形成由矽酸鹽所構成的接觸部。
[第5實施形態之實驗結果]
接著，便就第5實施形態之實驗結果來加以說明。
在此，就對Si基板(裸矽晶圓)，在C4F8氣體之蝕刻後進行H2/N2電漿處理後之情況(樣品31：第3實施形態)、在C4F8氣體之蝕刻後，將H2/NH3電漿處 理之NH3氣體流量比成為較大的情況(樣品32：NH3流量比「大」)、在C4F8氣體之蝕刻後，將H2/NH3電漿處理之NH3氣體流量比成為較樣品32要小的情況(樣品33：NH3流量比「中」)、在C4F8氣體之蝕刻後，將H2/NH3電漿處理之NH3氣體流量比成為更小的情況(樣品34：NH3流量比「小」)，藉由XPS來測量、比較殘留碳濃度及殘留氟濃度。
本實驗之條件係如下。
‧樣品31(第3實施形態)
壓力：0.5Torr，H2氣體流量：400sccm，N2氣體流量：50sccm，RF功率：200W，時間：180sec
‧樣品32(NH3流量比「大」)
壓力：0.5Torr，H2氣體流量：350sccm，NH3氣體流量：100sccm，RF功率：200W，時間：180sec
‧樣品33(NH3流量比「中」)
壓力：0.5Torr，H2氣體流量：400sccm，NH3氣體流量：50sccm，RF功率：200W，時間：180sec
‧樣品34(NH3流量比「小」)
壓力：0.5Torr，H2氣體流量：430sccm，NH3氣體流量：20sccm，RF功率：200W，時間：180sec
於圖38顯示該等殘留碳濃度，於圖39顯示該等殘留氟濃度。
如該等圖所示，確認到藉由對H2氣體添加NH3氣體，便可降低殘留碳濃度及殘留氟濃度，在NH3氣體流量為20~100sccm範圍(NH3氣體流量比為4.4~22.2%範圍)中越小流量則殘留碳濃度及殘留氟濃度的降低效果會越高。
<其他適用>
以上，雖已就本發明實施形態來加以說明，但本發明並不限於上述實施形態而可進行各種改變。
例如，上述實施形態中，係就將本發明用於鰭型FET之溝槽底部的接觸部部分的自然氧化膜去除之情況來加以說明，但並不限於此，亦可適用於微細圖案底部所形成之氧化膜的去除。又，雖例示有溝槽來作為圖案之情況，但不限於溝槽，亦可為貫孔等的其他形狀。
又，第1實施形態中，雖顯示使用H2電漿來進行化學蝕刻後之殘渣去除、在氧化膜去除後所殘留的碳系保護膜之去除的範例，但並不限於此。
進一步地，本實施形態中雖就使用矽晶圓來作為被處理基板的情況來加以表示，但並不限於此，只要為於溝槽底部存在有含矽氧化膜的情況的話，亦可為化合物半導體、玻璃基板、陶瓷基板等的任何基板。

Claims (37)

  1. 一種氧化膜去除方法，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜之氧化膜去除方法，具有：藉由碳系氣體電漿之離子性的異向性電漿蝕刻來去除該圖案之底部所形成的該含矽氧化膜之工序；藉由化學蝕刻來去除該異向性電漿蝕刻後之該含矽氧化膜的殘留部分之工序；以及去除該化學蝕刻後所殘留的殘渣之工序。
  2. 如申請專利範圍第1項之氧化膜去除方法，其中該圖案之底部的該含矽氧化膜係該圖案之底部的該矽部分之表面所形成的自然氧化膜。
  3. 如申請專利範圍第2項之氧化膜去除方法，其中該被處理基板係用以形成鰭型FET者，且具有矽鰭及形成於該矽鰭的前端部分而由Si或SiGe所構成磊晶成長部，該磊晶成長部會構成該矽部分。
  4. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中去除該殘渣之工序係藉由含H 2氣體之電漿的含H 2電漿處理來加以進行。
  5. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其係在該異向性電漿蝕刻後，進一步地具有去除該圖案之側壁所殘留的碳系保護膜的工序，去除該殘渣之工序係去除因該化學蝕刻所產生之反應生成物。
  6. 如申請專利範圍第5項之氧化膜去除方法，其中去除該碳系保護膜之工序係包含含H 2氣體之電漿的含H 2電漿處理。
  7. 如申請專利範圍第6項之氧化膜去除方法，其中去除該碳系保護膜之工序係在將含O 2氣體供給至該被處理基板後，進行該含H 2電漿處理。
  8. 如申請專利範圍第6項之氧化膜去除方法，其中去除該碳系保護膜之工序係藉由H 2氣體及N 2氣體之電漿的H 2/N 2電漿處理來加以進行。
  9. 如申請專利範圍第6項之氧化膜去除方法，其中去除該碳系保護膜之工序係藉由H 2氣體及NH 3氣體之電漿的H 2/NH 3電漿處理來加以進行。
  10. 如申請專利範圍第5項之氧化膜去除方法，其中去除該碳系保護膜之工序係藉由O 2氣體電漿來加以進行。
  11. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中該異向性蝕刻係藉由氟碳系氣體或氟碳氫系氣體的電漿來加以進行。
  12. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中該異向性蝕刻係將壓力成為0.1Torr以下來加以進行。
  13. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中該化學蝕刻係藉由使用NH 3氣體及HF氣體的氣體處理來加以進行。
  14. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中該絕緣膜係包含SiO 2膜。
  15. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其係以10~150℃範圍內之相同溫度來進行各該工序。
  16. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其係以20~60℃範圍內之相同溫度來進行各該工序。
  17. 如申請專利範圍第1至3項中任一項之氧化膜去除方法，其中各該工序係在1個處理容器內連續進行。
  18. 一種氧化膜去除方法，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜之氧化膜去除方法，具有：藉由碳系氣體電漿之離子性的異向性電漿蝕刻來去除該圖案之底部所形成的該含矽氧化膜之工序；以及在該異向性電漿蝕刻後，去除該圖案之側壁所殘留的碳系保護膜之工序；去除該碳系保護膜之工序會在將含O 2氣體供給至該被處理基板後，進行含H 2氣體之電漿的含H 2電漿處理。
  19. 如申請專利範圍第18項之氧化膜去除方法，其中該含O 2氣體的供給係以流量為10~5000sccm，時間為0.1~120sec來加以進行。
  20. 如申請專利範圍第19項之氧化膜去除方法，其中該含O 2氣體的供給係以流量為100~1000sccm，時間為1~10sec來加以進行。
  21. 如申請專利範圍第18至20項中任一項之氧化膜去除方法，其中該含H 2電漿處理係以壓力為0.02~0.5Torr，H 2氣體流量為10~5000sccm，RF功率 為10~1000W，時間為1~120sec來加以進行。
  22. 如申請專利範圍第21項之氧化膜去除方法，其中該含H 2電漿處理係以壓力為0.05~0.3Torr，H 2氣體流量為100~1000sccm，RF功率為100~500W，時間為5~90sec來加以進行。
  23. 如申請專利範圍第18至20項中任一項之氧化膜去除方法，其中去除該碳系保護膜之工序係複數次進行含O 2氣體朝該被處理基板之供給以及該含H 2氣體之電漿的含H 2電漿處理。
  24. 一種氧化膜去除方法，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜之氧化膜去除方法，具有：藉由碳系氣體電漿之離子性的異向性電漿蝕刻來去除該圖案之底部所形成的該含矽氧化膜之工序；以及在該異向性電漿蝕刻後，去除該圖案之側壁所殘留的碳系保護膜之工序；去除該碳系保護膜之工序會藉由H 2氣體及N 2氣體之電漿的H 2/N 2電漿處理來加以進行。
  25. 如申請專利範圍第24項之氧化膜去除方法，其中該H 2/N 2電漿處理係以壓力為0.02~0.5Torr，H 2氣體流量為10~5000sccm，N 2氣體流量為5~5000sccm，RF功率為10~1000W，時間為1~120sec來加以進行。
  26. 如申請專利範圍第25項之氧化膜去除方法，其中該H 2/N 2電漿處理係以壓力為0.05~0.3Torr，H 2氣體流量為100~1000sccm，N 2氣體流量為10~1000sccm，RF功率為100~500W，時間為10~90sec來加以進行。
  27. 一種氧化膜去除方法，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜之氧化膜去除方法，具有：藉由碳系氣體電漿之離子性的異向性電漿蝕刻來去除該圖案之底部所形成的該含矽氧化膜之工序；以及在該異向性電漿蝕刻後，去除該圖案之側壁所殘留的碳系保護膜之工序； 去除該碳系保護膜之工序會藉由H 2氣體及NH 3氣體之電漿的H 2/NH 3電漿處理來加以進行。
  28. 如申請專利範圍第27項之氧化膜去除方法，其中該H 2/NH 3電漿處理係以壓力為0.1~1.0Torr，H 2氣體流量為10~5000sccm，NH 3氣體流量為1~1000sccm，RF功率為10~1000W，時間為1~150sec來加以進行。
  29. 如申請專利範圍第28項之氧化膜去除方法，其中該H 2/NH 3電漿處理係以壓力為0.3~0.7Torr，H 2氣體流量為100~700sccm，NH 3氣體流量為5~500sccm，RF功率為50~500W，時間為10~120sec來加以進行。
  30. 如申請專利範圍第27至29項中任一項之氧化膜去除方法，其中H 2/NH 3電漿處理的NH 3氣體相對於H 2氣體+NH 3氣體的流量比係在0.1~25%範圍。
  31. 一種氧化膜去除裝置，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜的氧化膜去除裝置，具有：處理容器，係收納該被處理基板；處理氣體供給機構，係將既定之處理氣體供給至該處理容器內；排氣機構，係將該處理容器內排氣；電漿生成機構，係在該處理容器內生成電漿；以及控制部，係控制該處理氣體供給機構、該排氣機構以及該電漿生成機構；該控制部會以進行如申請專利範圍第1至30項中任一項之氧化膜去除方法的方式來控制該處理氣體供給機構、該排氣機構以及該電漿生成機構。
  32. 一種接觸部形成方法，係具有：在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，藉由如申請專利範圍第1至30項中任一項之方法來去除該含矽氧化膜之工序；在去除該含矽氧化膜後，成膜出金屬膜之工序；以及讓該矽部分與該金屬膜反應，以在該圖案之底部形成接觸部的工序。
  33. 如申請專利範圍第32項之接觸部形成方法，其中形成該金屬膜之工 序係藉由CVD或ALD來加以進行。
  34. 一種接觸部形成系統，係在具形成有既定圖案之絕緣膜，並具該圖案的底部之矽部分所形成的含矽氧化膜之被處理基板中，去除該含矽氧化膜，以在該矽部分形成接觸部之接觸部形成系統，具有：如申請專利範圍第31項之氧化膜去除裝置，係去除該被處理基板之該含矽氧化膜；金屬膜成膜裝置，係在去除該含矽氧化膜後，成膜出金屬膜；真空搬送室，係連接有該氧化膜去除裝置與該金屬膜成膜裝置；以及搬送機構，係設置於該真空搬送室內。
  35. 如申請專利範圍第34項之接觸部形成方法，其中該金屬膜成膜裝置係藉由CVD或ALD來成膜出金屬膜。
  36. 一種記憶媒體，係在電腦上動作，且記憶有用以控制氧化膜去除裝置之程式的記憶媒體，該程式係在實行時，以進行如申請專利範圍第1項至30項中任一項的氧化膜去除方法之方式來讓電腦控制該氧化膜去除裝置。
  37. 一種記憶媒體，係在電腦上動作，且記憶有用以控制接觸部形成系統之程式的記憶媒體，該程式係在實行時，以進行如申請專利範圍第32或33項的接觸部形成方法之方式來讓電腦控制該接觸部形成系統。
TW107107373A 2017-03-08 2018-03-06 氧化膜去除方法及去除裝置、接觸部形成方法及接觸部形成系統、以及記憶媒體 TW201903828A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017043853 2017-03-08
JP2017-043853 2017-03-08
JP2017138968A JP6956551B2 (ja) 2017-03-08 2017-07-18 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP2017-138968 2017-07-18

Publications (1)

Publication Number Publication Date
TW201903828A true TW201903828A (zh) 2019-01-16

Family

ID=63588769

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107373A TW201903828A (zh) 2017-03-08 2018-03-06 氧化膜去除方法及去除裝置、接觸部形成方法及接觸部形成系統、以及記憶媒體

Country Status (3)

Country Link
JP (1) JP6956551B2 (zh)
KR (1) KR102118784B1 (zh)
TW (1) TW201903828A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635317A (zh) * 2019-09-24 2021-04-09 东京毅力科创株式会社 蚀刻方法、损伤层的去除方法和存储介质

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515167B2 (en) * 2019-02-01 2022-11-29 Hitachi High-Tech Corporation Plasma etching method and plasma processing apparatus
US11152479B2 (en) * 2019-02-08 2021-10-19 Applied Materials, Inc. Semiconductor device, method of making a semiconductor device, and processing system
CN112885707B (zh) * 2019-11-30 2022-04-26 长鑫存储技术有限公司 存储器件的制造方法
CN115642076A (zh) * 2021-07-20 2023-01-24 长鑫存储技术有限公司 半导体结构的处理方法
JP2023047993A (ja) 2021-09-27 2023-04-06 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012621B1 (ko) * 1993-08-18 1996-09-23 엘지반도체 주식회사 웨이퍼 표면 산화막 제거방법
KR100322545B1 (ko) * 1999-02-10 2002-03-18 윤종용 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
JP2001267294A (ja) * 2000-03-15 2001-09-28 Nec Corp 半導体装置の製造方法
JP4566373B2 (ja) * 2000-09-21 2010-10-20 東京エレクトロン株式会社 酸化膜エッチング方法
JP3746231B2 (ja) * 2001-12-14 2006-02-15 株式会社アルバック ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法
JP3989286B2 (ja) 2002-04-26 2007-10-10 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4860219B2 (ja) * 2005-02-14 2012-01-25 東京エレクトロン株式会社 基板の処理方法、電子デバイスの製造方法及びプログラム
WO2007049510A1 (ja) 2005-10-27 2007-05-03 Tokyo Electron Limited 処理方法及び記録媒体
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
US8642473B2 (en) * 2011-03-04 2014-02-04 Applied Materials, Inc. Methods for contact clean
DE102013223490B4 (de) * 2013-11-18 2023-07-06 Robert Bosch Gmbh Verfahren zur Herstellung einer strukturierten Oberfläche
JP6344094B2 (ja) * 2014-07-02 2018-06-20 富士通セミコンダクター株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635317A (zh) * 2019-09-24 2021-04-09 东京毅力科创株式会社 蚀刻方法、损伤层的去除方法和存储介质

Also Published As

Publication number Publication date
JP2018148193A (ja) 2018-09-20
JP6956551B2 (ja) 2021-11-02
KR102118784B1 (ko) 2020-06-03
KR20180103022A (ko) 2018-09-18

Similar Documents

Publication Publication Date Title
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
TW201903828A (zh) 氧化膜去除方法及去除裝置、接觸部形成方法及接觸部形成系統、以及記憶媒體
US10475659B2 (en) Method of processing target object
TW201826386A (zh) 用於高深寬比結構之移除方法
TWI618145B (zh) 電漿蝕刻方法及電漿蝕刻裝置
JP6656082B2 (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
TWI733651B (zh) 改質處理方法及半導體裝置之製造方法
TW201739038A (zh) 用於三維nand硬遮罩應用的奈米結晶鑽石碳膜
KR20070060963A (ko) 플라즈마에칭방법
TWI797841B (zh) 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
TWI766866B (zh) 蝕刻方法
TW201721713A (zh) 被處理體之處理方法
TWI404140B (zh) 乾蝕刻方法
TW201001535A (en) Method of semiconductor processing
CN113614891A (zh) 干蚀刻方法及半导体装置的制造方法
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
TW201903885A (zh) 含矽間隔物的選擇性形成
JPH1050660A (ja) シリコン窒化膜のエッチング方法
JP7296602B2 (ja) ＳｉＣ基板の製造方法
US10692734B2 (en) Methods of patterning nickel silicide layers on a semiconductor device
WO2023166987A1 (ja) ハードマスク、基板処理方法、およびハードマスクの除去方法
JP2024505507A (ja) プラズマエッチング技法
CN118120043A (zh) 碳间隙填充处理
TW201839905A (zh) 選擇性側壁間隔物