JP7116694B2 - 基板処理装置 - Google Patents

基板処理装置 Download PDF

Info

Publication number
JP7116694B2
JP7116694B2 JP2019029748A JP2019029748A JP7116694B2 JP 7116694 B2 JP7116694 B2 JP 7116694B2 JP 2019029748 A JP2019029748 A JP 2019029748A JP 2019029748 A JP2019029748 A JP 2019029748A JP 7116694 B2 JP7116694 B2 JP 7116694B2
Authority
JP
Japan
Prior art keywords
rod
shaped bodies
processing apparatus
substrate processing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019029748A
Other languages
English (en)
Other versions
JP2020136537A (ja
Inventor
聡 中岡
嘉教 北村
勝広 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019029748A priority Critical patent/JP7116694B2/ja
Priority to TW108123219A priority patent/TWI722468B/zh
Priority to CN201910640340.3A priority patent/CN111599711A/zh
Priority to US16/542,831 priority patent/US11469119B2/en
Publication of JP2020136537A publication Critical patent/JP2020136537A/ja
Application granted granted Critical
Publication of JP7116694B2 publication Critical patent/JP7116694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明の実施形態は、基板処理装置に関する。
基板に形成された膜を処理する工程の一つに、薬液に基板を浸漬させて膜をエッチングする工程がある。このエッチング工程で用いられる装置には、基板表面における薬液の流速を高めるために、薬液内に気泡を吐出する基板処理装置がある。
上述した基板処理装置では、気泡を吐出する配管の吐出口の上方に気泡が集まりやすい。そのため、基板面内における流速が不均一になる場合がある。
特許第4338612号公報
本発明の実施形態は、基板面内における流速の均一性を向上させることが可能な基板処理装置を提供することである。
一実施形態に係る基板処理装置は、基板を処理する薬液を貯留する処理槽と、処理槽の底部から基板に向けて気泡を吐出する吐出口を有する配管と、吐出口と基板との間に配置され、気泡を分割する棒状体と、を備える。
第1実施形態に係る基板処理装置の概略的な模式図である。 半導体基板の保持形態の一例を示す斜視図である。 配管、第1棒状体、および第2棒状体の構造を概略的に示す斜視図である。 第1実施形態に係る基板処理装置の一部を拡大した図である。 (a)はエッチング前の半導体装置の平面図であり、(b)は(a)に示す切断線A-Aに沿った断面図である。 エッチング後の半導体装置の断面図である。 第2実施形態に係る基板処理装置の概略的な構成を示す斜視図である。 第2実施形態に係る基板処理装置の一部を拡大した図である。 第2実施形態の変形例を示す拡大図である。 第3実施形態に係る基板処理装置の概略的な構成を示す斜視図である。 第3実施形態の変形例に係る基板処理装置の概略的な構成を示す斜視図である。 第4実施形態に係る基板処理装置の概略的な構成を示す斜視図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
(第1実施形態)
図1は、一実施形態に係る基板処理装置の構成を概略的に示す模式図である。図1に示す基板処理装置1は、複数の半導体基板100の各々に形成されたシリコン窒化膜(不図示)を、薬液200で一括して選択的にエッチングするバッチ式のウェットエッチング処理装置である。本実施形態に係る基板処理装置1は、処理槽11と、循環路12と、ポンプ13と、リフター14と、配管15と、第1棒状体16と、第2棒状体17と、を備える。
処理槽11は、内槽111および外槽112を有する。内槽111の上端および外槽112の上端は開口している。内槽111には、薬液200が貯留される。本実施形態では、約160℃に加熱されたリン酸溶液が内槽111に貯留される。外槽112は、内槽111からオーバーフローした薬液200を回収する。
循環路12は、外槽112の底部および内槽111の底部に連通して、内槽111と外槽112との間で薬液200を循環させる。外槽112に流出した薬液200は、循環路12を通じて内槽111に還流される。
ポンプ13は、循環路12に設けられている。ポンプ13は、外槽112から薬液200を吸引し、吸引した薬液200を加圧する。これにより、外槽112に回収された薬液200が内槽111へ戻る。
図2は、半導体基板100の保持形態の一例を示す斜視図である。内槽111では、リフター14が、Y方向(第1方向)に列状に並べられた複数の半導体基板100を保持する。また、リフター14は、保持した半導体基板100を内槽111に対してZ方向に昇降させる。Z方向は、Y方向に直交する鉛直方向である。この昇降動作によって、エッチング処理前の半導体基板100を、内槽111に貯留された薬液200に自動的に浸漬させることができるとともに、エッチング処理後の半導体基板100を、内槽111から自動的に取り出すことができる。
複数の配管15は、図1に示すように、内槽111の底部でX方向(第2方向)に沿って並べられている。X方向は、Y方向およびZ方向に直交する方向である。各配管15は、例えば石英管である。
配管15の上方には、複数の第1棒状体16が配管15と並行してX方向に配列されている。第1棒状体16の上方には、複数の第2棒状体17が、X方向に配列されている。第1棒状体16の両端および第2棒状体17の両端は、内槽111の側面に固定されている。
図3は、配管15、第1棒状体16、および第2棒状体17の構造を概略的に示す斜視図である。また、図4は、基板処理装置1の一部を拡大した図である。
図3に示すように、配管15は、Y方向に延び、その外周面には、複数の吐出口15aがY方向に沿って形成されている。配管15内には、装置外部から供給された窒素ガスが流れる。また、図4に示すように、窒素ガスから生成された気泡300が、各吐出口15aから半導体基板100に向けて吐出される。
第1棒状体16は、図3に示すように、Y方向に延び、吐出口15a上に配置される。第1棒状体16によって、図4に示すように、吐出口15aから吐出された気泡300が、複数の気泡301に分割される。本実施形態では、第1棒状体16の断面形状は、楔形である。ただし、第1棒状体16の断面形状は、吐出口15aから吐出された気泡300を分割できる形状であればよく、楔形に限定されない。
第2棒状体17は、図3に示すように、第1棒状体16と同様にY方向に延びる一方で、第1棒状体16に対してX方向にずれて配置される。第2棒状体17によって、図4に示すように、第1棒状体16で分割された気泡301が、さらに複数の気泡302に分割される。本実施形態では、第2棒状体17の断面形状は、第1棒状体16と同様に、楔形である。また、第2棒状体17のX方向の幅W2は、第1棒状体16のX方向の幅W1よりも小さい。ただし、第2棒状体17の断面形状は、第1棒状体16で分割された気泡をさらに分割できる形状であればよく、楔形に限定されない。
以下、本実施形態に係る基板処理装置1を用いた半導体装置の製造工程について説明する。具体的には、電極層が積層された3次元積層型半導体記憶装置の製造工程の一部について説明する。
図5(a)は、エッチング前の半導体装置の平面図である。図5(b)は、図5(a)に示す切断線A-Aに沿った断面図である。図5(b)に示すように、半導体基板100上には、窒化シリコン膜101と酸化シリコン膜102とが交互に積層されている。窒化シリコン膜101と酸化シリコン膜102とからなる積層体は、スリット103によって分断されている。また、この積層体には、複数の柱状のメモリ膜104が形成されている。
上記半導体基板100を、リフター14を用いて内槽111に貯留された薬液200に浸漬させると、薬液200がスリット103から積層体内に浸入する。その結果、図6に示す断面図のように、窒化シリコン膜101が酸化シリコン膜102に対して選択的にエッチングされる。窒化シリコン膜101のエッチングが終了すると、リフター14によって半導体基板100は、内槽111から搬出される。
上述した窒化シリコン膜101のこのエッチング中に、気泡300が配管15の吐出口15aから吐出される。仮に、基板処理装置1が、第1棒状体16および第2棒状体17を備えていないと、気泡300は、吐出口15aの上方に集まりやすくなり、吐出口15aの上方のみで気泡300が上昇してしまい吐出口15aがない箇所のZ方向では気泡300がないため、半導体基板100の面内において流速が不均一になりやすい。
また、気泡300の直径が大きいと、流速が高くなりすぎる。この場合、酸化シリコンに対する窒化シリコンの選択比が低くなる。すなわち、メモリ膜104の膜厚が不均一になる。これによりエッチング不良が起こり、半導体装置の電気的特性のばらつきが悪化するおそれがある。
そこで、気泡300の直径を小さくするために、配管15の吐出口15aの口径を小さくすることが考えられる。しかし、配管15が石英管の場合、口径の小さい穴を加工するのは困難である。
これに対し、本実施形態では、図4に示すように、吐出口15aから吐出された気泡300は、第1棒状体16によって複数の気泡301に分割される。さらに、気泡301は、第2棒状体17によって複数の気泡302に分割される。これにより、直径の小さな気泡302を半導体基板100に向けて放出することができる。よって、半導体基板100の面内における流速の均一性を向上させることが可能となる。
また、酸化シリコンに対する窒化シリコンの選択比を高めることができるので、メモリ膜104の膜厚が不均一になるエッチング不良を回避することができる。さらに、吐出口15aの口径を小さくする必要がないので、配管15への高度な穴加工も不要になる。
なお、本実施形態に係る基板処理装置1は、気泡を分割するために、第1棒状体16および第2棒状体17で構成される2段の棒状体を備えているが、棒状体の段数は、少なくとも1つであればよればよい。また、第1棒状体16と第2棒状体17との間で、棒状体の断面形状は、本実施形態のように同じであってもよいし、異なっていてもよい。
(第2実施形態)
図7は、第2実施形態に係る基板処理装置の概略的な構成を示す斜視図である。図7では、上述した第1実施形態と異なる要部の構成を示し、同様の構成については記載を省略している。すなわち、図7では、外槽112、循環路12、ポンプ13、リフター14、および配管15の記載を省略している。
上述した第1実施形態では、第1棒状体16および第2棒状体17は、ウェハ状の半導体基板100に対して垂直な方向、すなわちY方向に延びている。一方、本実施形態では、第1棒状体16および第2棒状体17は、図7に示すように、半導体基板100に対して平行な方向、すなわちX方向に延びている。なお、不図示の配管15は、第1実施形態と同様に、内槽111の底部で第1棒状体16に並行している。
図8は、基板処理装置2の一部を拡大した図である。図8に示すように、基板処理装置2では、複数の第1棒状体16が、吐出口15a上でY方向に配列されている。また、複数の第2棒状体17が、第1棒状体16に対してY方向にずれて配列されている。複数の半導体基板100は、複数の第2棒状体17の直上でリフター14(図8では不図示)によって、保持されている。
上記のように構成された基板処理装置2でも、第1実施形態と同様に、半導体基板100に形成された窒化シリコン膜101のエッチング中に、気泡300が各吐出口15aから吐出される。この気泡300は、第1棒状体16によって複数の気泡301に分割される。さらに、気泡301は、第2棒状体17によって複数の気泡302に分割される。これにより、直径の小さな気泡302を半導体基板100間に挿入することができる。
したがって、本実施形態によれば、配管15に高度な穴加工を施さなくても、半導体基板100の面内における流速の均一性を向上させることが可能となる。
(変形例)
図9は、第2実施形態の変形例を示す拡大図である。上述した第2実施形態では、複数の半導体基板100が、複数の第2棒状体17の直上で保持されている。一方、本変形例では、図9に示すように、複数の半導体基板100が、第2棒状体17の間で保持されている。
上記のように構成された変形例においても、配管15から放出された気泡300は、第1棒状体16によって複数の気泡301に分割され、さらに、各気泡301は、第2棒状体17によって複数の気泡302に分割される。そのため、複数の半導体基板100が、第2棒状体17の間で保持されていても、直径の小さな気泡302を半導体基板100間に挿入することができる。
したがって、本変形例においても、配管15に高度な穴加工を施さなくても、半導体基板100の面内における流速の均一性を向上させることが可能となる。
(第3実施形態)
図10は、第3実施形態に係る基板処理装置の概略的な構成を示す斜視図である。図10では、上述した第1実施形態と異なる要部の構成を示し、同様の構成については記載を省略している。すなわち、図10では、外槽112、循環路12、ポンプ13、リフター14、および配管15の記載を省略している。
本実施形態に係る基板処理装置3では、図10に示すように、複数の第1棒状体16が、格子状に配置されている。すなわち、X方向に延びる複数の第1棒状体16とY方向に延びる複数の第1棒状体16とが、直交している。X方向に延びる複数の第1棒状体16と、Y方向に延びる複数の第1棒状体16とは接触していてもよく、離れていてもよい。
本実施形態によれば、第1棒状体16の隙間が小さくなるので、配管15から放出された気泡300をより細かな気泡301に分割することができる。これにより、半導体基板100の面内における流速の均一性をより一層向上させることが可能となる。
なお、本実施形態では、図11に示すように、格子状に並べられた複数の第2棒状体17を複数の第1棒状体16上に配置してもよい。この場合、第1棒状体16によって細かく分割された気泡301を、第2棒状体17によってさらに細かく分割することができる。
(第4実施形態)
図12は、第4実施形態に係る基板処理装置の概略的な構成を示す斜視図である。図12では、上述した第1実施形態と異なる要部の構成を示し、同様の構成については記載を省略している。すなわち、図12では、外槽112、循環路12、ポンプ13、および配管15の記載を省略している。
上述した第1実施形態~第3実施形態では、第1棒状体16は、内槽111の側面に固定される。
一方、図12に示す基板処理装置4では、複数の第1棒状体16が、リフター14に固定されている。リフター14は、Y方向に延びる一対の支持棒141と、支持棒141の下でY方向に延びる一対の板状部材142と、を有する。複数の半導体基板100は、一対の支持棒141の間に保持されている。また、X方向に延びる複数の第1棒状体16の両端が、一対の板状部材142に固定されている。
上述した本実施形態においても、配管15から放出された気泡を第1棒状体16によって分割して半導体基板100の間に挿入することができる。これにより、半導体基板100の面内における流速の均一性を向上させることが可能となる。
なお、本実施形態においても、他の実施形態と同様に、第2棒状体17が第1棒状体16と半導体基板100との間に配置されてもよい。この場合、気泡をさらに細かく分割することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1~4:基板処理装置、11:処理槽、15:配管、15a:吐出口、16 第1棒状体、17:第2棒状体、100:半導体基板、200:薬液

Claims (6)

  1. 基板を処理する薬液を貯留する処理槽と、
    前記処理槽の底部から前記基板に向けて気泡を吐出する吐出口を有する配管と、
    前記吐出口と前記基板との間に配置され、前記気泡を分割する棒状体と、
    を備える基板処理装置。
  2. 第1方向に沿って並べられた複数の前記基板が、前記処理槽内で保持され、
    複数の前記棒状体が、前記第1方向に延び、かつ、前記第1方向に直交する第2方向に沿って配列されている、請求項1に記載の基板処理装置。
  3. 第1方向に沿って配列された複数の前記基板が、前記処理槽内で保持され、
    複数の前記棒状体が、前記第1方向に直交する第2方向に延び、かつ、前記第1方向に沿って配列されている、請求項1に記載の基板処理装置。
  4. 前記吐出口上で前記第1方向または前記第2方向に配列された複数の第1棒状体と、
    前記複数の第1棒状体と前記基板との間で、前記複数の第1棒状体に対して前記第1方向または前記第2方向にずれて配列された複数の第2棒状体と、
    を備える、請求項2または3に記載の基板処理装置。
  5. 前記複数の第1棒状体および前記複数の第2棒状体が、前記第1方向に沿って配列され、
    前記複数の基板が、前記複数の第2棒状体の直上で保持されている、請求項4に記載の基板処理装置。
  6. 前記複数の第1棒状体および前記複数の第2棒状体が、前記第1方向に沿って配列され、
    前記複数の基板が、前記複数の第2棒状体の間で保持されている、請求項4に記載の基板処理装置。
JP2019029748A 2019-02-21 2019-02-21 基板処理装置 Active JP7116694B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019029748A JP7116694B2 (ja) 2019-02-21 2019-02-21 基板処理装置
TW108123219A TWI722468B (zh) 2019-02-21 2019-07-02 基板處理裝置
CN201910640340.3A CN111599711A (zh) 2019-02-21 2019-07-16 基板处理装置
US16/542,831 US11469119B2 (en) 2019-02-21 2019-08-16 Substrate treatment apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019029748A JP7116694B2 (ja) 2019-02-21 2019-02-21 基板処理装置

Publications (2)

Publication Number Publication Date
JP2020136537A JP2020136537A (ja) 2020-08-31
JP7116694B2 true JP7116694B2 (ja) 2022-08-10

Family

ID=72140447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019029748A Active JP7116694B2 (ja) 2019-02-21 2019-02-21 基板処理装置

Country Status (4)

Country Link
US (1) US11469119B2 (ja)
JP (1) JP7116694B2 (ja)
CN (1) CN111599711A (ja)
TW (1) TWI722468B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7116694B2 (ja) * 2019-02-21 2022-08-10 キオクシア株式会社 基板処理装置
JP7381370B2 (ja) 2020-03-05 2023-11-15 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
JP7381421B2 (ja) 2020-08-26 2023-11-15 キオクシア株式会社 基板処理装置および半導体装置の製造方法
JP7461269B2 (ja) 2020-10-09 2024-04-03 株式会社Screenホールディングス 基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134467A (ja) 2000-10-26 2002-05-10 Daikin Ind Ltd 基板処理装置
JP2005332904A (ja) 2004-05-19 2005-12-02 Renesas Technology Corp 半導体基板洗浄装置
JP2007324567A (ja) 2006-06-05 2007-12-13 Samsung Electronics Co Ltd 基板エッチング装置
JP2011048888A (ja) 2009-08-28 2011-03-10 Asahi Glass Co Ltd ガラス基板用スペーサ分離装置及びガラス基板の製造方法
WO2014013536A1 (ja) 2012-07-17 2014-01-23 三洋電機株式会社 太陽電池の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS536067U (ja) * 1976-06-30 1978-01-19
JPS617633A (ja) * 1984-06-22 1986-01-14 Toshiba Corp 半導体ウエハ−の純水洗浄装置
JPH0371643U (ja) 1989-11-14 1991-07-19
US5082518A (en) * 1990-10-29 1992-01-21 Submicron Systems, Inc. Sparger plate for ozone gas diffusion
JPH0596258A (ja) * 1991-08-02 1993-04-20 Kokusai Denki Erutetsuku:Kk 超音波洗浄装置及びその消音具
JPH1048395A (ja) * 1996-08-05 1998-02-20 Hitachi Ltd 炉内構造材切断時の微粒子捕集方法
US6199568B1 (en) * 1997-10-20 2001-03-13 Dainippon Screen Mfg. Co., Ltd. Treating tank, and substrate treating apparatus having the treating tank
KR100272513B1 (ko) * 1998-09-08 2001-01-15 구본준 유리기판의 식각장치
JP3145080B2 (ja) 1998-11-02 2001-03-12 システム テクノロジー インコーポレイティッド 薄膜トランジスタ液晶ディスプレイ用ガラスの自動エッチング装置
US6250250B1 (en) * 1999-03-18 2001-06-26 Yuri Maishev Multiple-cell source of uniform plasma
CN1849183A (zh) * 2003-09-11 2006-10-18 Fsi国际公司 用于声场均匀性的声扩散器
US7243911B2 (en) 2004-01-27 2007-07-17 Dainippon Screen Mfg. Co., Ltd. Substrate treating apparatus
JP4338612B2 (ja) 2004-01-30 2009-10-07 大日本スクリーン製造株式会社 基板処理装置
JP2005211718A (ja) * 2004-01-27 2005-08-11 Dainippon Screen Mfg Co Ltd 基板処理装置
JP4302131B2 (ja) 2006-09-26 2009-07-22 Okiセミコンダクタ株式会社 半導体装置の製造方法及び、ウエットエッチング処理装置
JP2008147637A (ja) 2006-11-16 2008-06-26 Kurita Water Ind Ltd エッチング方法およびエッチング装置
US8020839B2 (en) * 2006-12-08 2011-09-20 Prototype Advancement Llc Modular systems and methods for fluid dispersion
US8894803B2 (en) * 2008-03-05 2014-11-25 Heateflex Corporation Apparatus and method for etching the surface of a semiconductor substrate
JP5213638B2 (ja) 2008-10-24 2013-06-19 新電元工業株式会社 ウェットエッチング方法
JP2015115456A (ja) 2013-12-11 2015-06-22 株式会社Screenホールディングス 基板処理装置
TWI578396B (zh) 2013-12-11 2017-04-11 斯克林集團公司 基板處理方法及基板處理裝置
JP6509104B2 (ja) 2015-09-30 2019-05-08 東京エレクトロン株式会社 基板液処理装置
JP6645900B2 (ja) 2016-04-22 2020-02-14 キオクシア株式会社 基板処理装置および基板処理方法
JP6609231B2 (ja) 2016-09-16 2019-11-20 キオクシア株式会社 基板処理装置および半導体装置の製造方法
US20180233383A1 (en) 2017-02-15 2018-08-16 Toshiba Memory Corporation Substrate treatment apparatus and manufacturing method of semiconductor device
JP6860447B2 (ja) 2017-02-15 2021-04-14 キオクシア株式会社 基板処理装置
JP6858036B2 (ja) * 2017-02-28 2021-04-14 株式会社Screenホールディングス 基板処理装置
JP6985957B2 (ja) * 2018-02-21 2021-12-22 キオクシア株式会社 半導体処理装置
CN208127163U (zh) * 2018-05-14 2018-11-20 深圳市和科达精密清洗设备股份有限公司 一种制绒机设备的鼓泡装置及包含该装置的制绒机设备
JP2020021822A (ja) 2018-07-31 2020-02-06 東芝メモリ株式会社 基板処理装置および半導体装置の製造方法
JP7116694B2 (ja) * 2019-02-21 2022-08-10 キオクシア株式会社 基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134467A (ja) 2000-10-26 2002-05-10 Daikin Ind Ltd 基板処理装置
JP2005332904A (ja) 2004-05-19 2005-12-02 Renesas Technology Corp 半導体基板洗浄装置
JP2007324567A (ja) 2006-06-05 2007-12-13 Samsung Electronics Co Ltd 基板エッチング装置
JP2011048888A (ja) 2009-08-28 2011-03-10 Asahi Glass Co Ltd ガラス基板用スペーサ分離装置及びガラス基板の製造方法
WO2014013536A1 (ja) 2012-07-17 2014-01-23 三洋電機株式会社 太陽電池の製造方法

Also Published As

Publication number Publication date
CN111599711A (zh) 2020-08-28
US20200273727A1 (en) 2020-08-27
TW202032655A (zh) 2020-09-01
TWI722468B (zh) 2021-03-21
US11469119B2 (en) 2022-10-11
JP2020136537A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
JP7116694B2 (ja) 基板処理装置
JP6189257B2 (ja) 基板液処理装置及び基板液処理方法
US20070163627A1 (en) Nozzle for substrate treatment apparatus
JP6024076B2 (ja) シリコンデバイスの製造方法
TWI776077B (zh) 基板處理方法及基板處理裝置
KR100625318B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101458626B1 (ko) 웨이퍼 퍼징 카세트
JP7381421B2 (ja) 基板処理装置および半導体装置の製造方法
JP2015175015A (ja) 基板処理方法及び基板処理治具
JP2020102570A (ja) 半導体ウェーハの洗浄槽および洗浄方法
KR102388646B1 (ko) 기판 처리 장치
US11152228B2 (en) Wafer cleaning apparatus and cleaning method using the same
JP5774341B2 (ja) 基板保持具および基板処理装置
KR101586955B1 (ko) 세정조에서 웨이퍼를 지지하는 콤과 이를 포함하는 웨이퍼 세정 장치
JP2009158854A (ja) プラズマ処理装置及びプラズマ処理方法
KR101078548B1 (ko) 기판 분리장치
JP2007251019A (ja) 半導体ウェーハのエッチング装置
KR20180018775A (ko) 기판 처리 장치
KR101047486B1 (ko) Soi 기판 가공방법
JP2023110399A (ja) 基板処理装置
KR100863137B1 (ko) 가이드장치 및 이를 이용한 피처리물 처리방법
KR101553361B1 (ko) 기판 처리 장치 및 방법
JP2023001574A (ja) 基板処理装置、基板処理方法および半導体装置の製造方法
JP2015081362A (ja) 液処理治具及び液処理方法
KR101282866B1 (ko) 플라즈마 세정장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220729

R151 Written notification of patent or utility model registration

Ref document number: 7116694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151