JP6951534B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6951534B2
JP6951534B2 JP2020175858A JP2020175858A JP6951534B2 JP 6951534 B2 JP6951534 B2 JP 6951534B2 JP 2020175858 A JP2020175858 A JP 2020175858A JP 2020175858 A JP2020175858 A JP 2020175858A JP 6951534 B2 JP6951534 B2 JP 6951534B2
Authority
JP
Japan
Prior art keywords
layer
film
conductive layer
transistor
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020175858A
Other languages
English (en)
Other versions
JP2021039348A (ja
Inventor
木村　肇
肇 木村
石谷　哲二
哲二 石谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021039348A publication Critical patent/JP2021039348A/ja
Priority to JP2021155387A priority Critical patent/JP7117433B2/ja
Application granted granted Critical
Publication of JP6951534B2 publication Critical patent/JP6951534B2/ja
Priority to JP2022122650A priority patent/JP7290779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Description

本発明の一態様は、表示装置に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技
術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の
技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆
動方法、または、それらの製造方法、を一例として挙げることができる。
同一基板内に表示領域（画素部）と周辺回路（駆動部）を有した表示装置が普及している
。例えば、特許文献１には、酸化物半導体を用いたトランジスタを表示領域および周辺回
路に採用した技術が開示されている。
特開２００７−１２３８６１
たとえば、液晶素子を用いた、同一基板内に表示領域（画素部）と周辺回路（駆動部）を
有した表示装置の作製において、一方の基板と他方の基板を、樹脂を用いて接着が行われ
る。樹脂は、基板に形成後、さまざまな方法で硬化がなされるが、接着させるには、樹脂
の十分な硬化が必要とされる。
本発明の一態様は、安定した樹脂の硬化が可能となる表示装置等を提供することを課題の
一つとする。
または、本発明の一態様は、安価で生産性を向上させることができる表示装置等を提供す
ることを課題の一とする。
または、本発明の一態様は、容量部の面積を大きくすることなく、容量を増大させること
ができる表示装置等を提供することを課題の一とする。
または、本発明の一態様は、高精細な表示装置を提供することを課題の一とする。
または、本発明の一態様は、軽量な表示装置を提供することを課題の一とする。
または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。
または、本発明の一態様は、消費電力を抑えることのできる表示装置を提供することを課
題の一とする。
または、本発明の一態様は、大面積の表示装置を提供することを課題の一つとする。
または、本発明の一態様は、新規の表示装置等を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、同一基板上に第１の回路と第２の回路が設けられた表示装置であって
、第１の回路は、表示を行う機能を有し、第２の回路は、第１の回路を駆動する機能を有
し、第２の回路は、トランジスタと、容量素子と、を有し、トランジスタは、第１の絶縁
体層上に設けられた酸化物半導体層を有し、容量素子は、第１の導電層と、第２の絶縁層
と、第２の導電層と、を有し、第１の導電層は、第１の絶縁体層上に設けられ、トランジ
スタのソースまたはドレインの一方は、第２の導電層と電気的に接続され、第１の導電層
は、酸化物半導体層と同一の金属元素を有することを特徴とする表示装置である。
また、上記表示装置は、第１の導電層および第２の導電層は、透光性を有することができ
る。
また、上記表示装置において、第１の導電層は、酸化物半導体層よりも水素濃度が高い領
域を有することができる。
また、上記表示装置において、第２の絶縁層は、窒化珪素膜を有することができる。
また、上記表示装置において、第１の回路は、液晶素子を有することできる。
また、上記表示装置において、第１の回路は、有機ＥＬ素子を有することができる。
本発明の一態様は、同一基板上に第１の回路と第２の回路が設けられた表示装置であって
、第１の回路は、表示を行う機能を有し、第２の回路は、第１の回路を駆動する機能を有
し、第２の回路は、トランジスタと、第１の容量素子と、第２の容量素子を有し、トラン
ジスタは、第１の絶縁体層上に設けられた酸化物半導体層を有し、第１の容量素子は、第
１の導電層と、第１の絶縁層と、第２の導電層と、を有し、第２の容量素子は、第２の導
電層と、第２の絶縁層と、第３の導電層と、を有し、第２の導電層は、第１の絶縁層上に
設けられ、トランジスタのソースまたはドレインの一方は、第２の導電層と電気的に接続
され、第１の導電層と、第３の導電層とは、電気的に接続され、第１の導電層は、酸化物
半導体層と同一の金属元素を有することを特徴とする表示装置である。
また、上記表示装置は、第１の導電層、および第２の導電層、および第３の導電層は、透
光性を有することができる。
また、本発明の別の一態様は、上記表示装置と、上記表示装置に電気的に接続されたプリ
ント基板を有することを特徴とする表示モジュールである。
なお、その他の本発明の一態様については、以下で述べる実施の形態における説明、及び
図面に記載されている。
本発明の一態様は、安定した樹脂の硬化が可能となる表示装置等を提供することができる
。
または、本発明の一態様は、安価で生産性を向上させることができる表示装置等を提供す
ることができる。
または、本発明の一態様は、容量部の面積を大きくすることなく、容量を増大させること
ができる表示装置等を提供することができる。
または、本発明の一態様は、高精細な表示装置を提供することができる。
または、本発明の一態様は、軽量な表示装置を提供することができる。
または、本発明の一態様は、信頼性の高い表示装置を提供することができる。
または、本発明の一態様は、消費電力を抑えることのできる表示装置を提供することがで
きる。
または、本発明の一態様は、大面積の表示装置を提供することができる。
または、本発明の一態様は、新規の表示装置等を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様の表示装置を説明するための回路図および上面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様のトランジスタを説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の回路の形態を説明するための上面図。 本発明の一態様の回路の形態を説明するための上面図。 本発明の一態様の表示装置を説明するための上面図および断面図。 本発明の一態様の表示装置を説明するための上面図および断面図。 本発明の一態様のトランジスタを説明するための断面図。 本発明の一態様の表示装置を説明するための上面図および断面図。 本発明の一態様の表示装置を説明するための上面図および回路図。 本発明の一態様の電子機器を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少
なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領
域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネ
ル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができ
るものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため
、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースと
して機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、
ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と
表記する場合がある。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されてい
るものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的
に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在する
とき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
（実施の形態１）
本実施の形態では、表示装置の構成例について説明する。
（図１の回路、上面図について）
図１（Ａ）に表示装置１０を示す。本明細書等において、表示装置１０とは、例えば、液
晶素子等の表示素子を有する装置のことをいう。表示装置１０は、回路２０と、回路３０
を同一基板上に有する。回路２０は、主に画素を含む表示領域を構成することができる。
回路３０は、一例としては、回路２０を駆動、制御することができる。または、回路３０
は、保護回路または検査回路としての機能を有していてもよい。回路３０は、例えば、ゲ
ートドライバ、保護回路、プリチャージ回路、または、検査回路などの少なくとも一つで
ある。回路３０は、回路２０の片側に配置されていても良いし、両側に配置されていても
よい。また、表示装置１０は、同一基板上に回路４０を有してもよい。回路４０は、回路
３０と同様に回路２０を駆動、制御することができる。回路４０は、例えば、ソースドラ
イバ、または、切り替えスイッチなどの少なくとも一つである。また、表示装置１０は、
別の基板上に配置された制御回路、電源回路、信号生成回路、光学シート、タッチセンサ
、タッチセンサ用駆動回路、光センサ、バックライト、または、フレーム等の少なくとも
一つをさらに含み、表示パネル、または、表示モジュール、とよぶこともある。表示装置
１０は、同一基板上に回路４０を有さない構成とすることもできる。
図１（Ｂ）に回路２０が有する画素回路の基本的な回路図を示す。図１（Ｂ）に示す回路
は、トランジスタ、容量素子、液晶素子を有する。図１（Ｄ）に回路２０の上面図を示す
。回路２０の上面図の一点鎖線Ａ―Ａ’間の断面図を図２（Ａ）に示す。
同様に、図１（Ｃ）に回路３０の構成の一部を説明する回路図を示す。図１（Ｅ）に回路
３０の上面図を示す。回路３０の上面図の一点鎖線Ｂ―Ｂ’間の断面図を図２（Ｂ）に示
す。なお、図１（Ｃ）に示す回路は、例えば、バッファ回路の一部として機能させること
ができ、トランジスタ１１、トランジスタ１２、トランジスタ１３、および容量素子Ｃ１
を有する。なお、図１（Ｃ）において、容量素子Ｃ１は、トランジスタ１２のゲートソー
ス間に接続されているが、本発明の一態様は、これに限定されない。容量素子Ｃ１は、他
の節点に接続されていてもよい。また、図１（Ｃ）において、ＶＤＤ、ＶＳＳ、ＣＬＫな
どの信号や電位が供給されている場合の例を示したが、本発明の一態様は、これに限定さ
れない。別の信号や電位が供給されていてもよい。
＜表示装置の断面模式図について＞
表示装置１０の断面図について図２を用いて説明する。なお、表示装置１０は、主に液晶
を用いた表示パネルを前提として説明する。ただし、表示素子は、液晶を用いた液晶素子
に限定されず、有機ＥＬ素子などの、他の表示素子を用いてもよい。
表示装置は、基板１００と基板３００との間に設けられる各部材で構成される。基板１０
０と基板３００との間には、液晶素子３３０を有する（図２（Ａ）参照）。
液晶層２００は、基板１００と基板３００の間に設けられる接着層４００で封止される。
接着層４００の少なくとも一部は、図１（Ａ）、図２（Ｂ）に示すように、回路３０の少
なくとも一部の上に、または、回路３０が有する素子の少なくとも一部の上に、設けられ
る構成とすることができる。なお、接着層４００と、回路３０の少なくとも一部とは、重
ならない領域があってもよい。接着層４００と、回路３０の少なくとも一部とは、近傍に
設けられた構成としてもよい。
《回路２０》
まず、回路２０が有する画素部の断面構造について、図２（Ａ）を用いて説明する。
基板１００上には、トランジスタ６０と、容量素子７０と、が設けられる。
《トランジスタ６０》
トランジスタ６０は、絶縁層１１０と、導電層１２０と、絶縁層１３０と、半導体層１４
０と、導電層１５０と、導電層１６０と、絶縁層１７０と、絶縁層１８０を有する。導電
層１２０は、ゲート電極としての機能を有する。絶縁層１３０は、ゲート絶縁膜としての
機能を有する。半導体層１４０は、チャネル形成領域を有する半導体層としての機能を有
する。導電層１５０は、ソース電極又はドレイン電極の一方としての機能を有する。導電
層１６０は、ソース電極又はドレイン電極の他方としての機能を有する。導電層１６０は
、導電層１９０と接続される。絶縁層１７０は、チャネル部を保護するために用いること
ができる。絶縁層１８０は、不純物が拡散することを防ぐ目的として用いることができる
。
図２（Ａ）において、半導体層１４０の上面の面積は、導電層１２０の上面の面積と同一
、あるいは小さいことが好ましい。
図２（Ａ）において、導電層１２０、絶縁層１３０、半導体層１４０、導電層１５０、又
は導電層１６０は、単層で示したが、２層以上の積層であってもよい。２層以上の積層は
、異なる材料の積層でもよいし、同じ材料の積層であってもよい。
図２（Ａ）において図示するトランジスタ６０は、ボトムゲート構造のトランジスタを図
示しているが、これに限らない。図３にトランジスタ６０の変形例を示す。図２（Ａ）で
はトランジスタ６０はチャネルエッチ型を図示しているが、図３（Ａ）の断面図に示すよ
うに絶縁層１６５を設けたチャネル保護型でも良いし、図３（Ｂ）の断面図に示すように
トップゲート構造のトランジスタにすることもできる。
表示素子（例えば、液晶素子３３０）に接続されるトランジスタ６０に、オフ状態におい
てリークする電流が極めて小さいトランジスタを用いると、画像信号を保持することがで
きる時間を長くすることができる。例えば、画像信号の書き込みを１１．６μＨｚ（１日
に１回）以上０．１Ｈｚ（１秒間に０．１回）未満の頻度、好ましくは０．２８ｍＨｚ（
１時間に１回）以上１Ｈｚ（１秒間に１回）未満の頻度としても画像を保持することがで
きる。これにより、画像信号の書き込みの頻度を低減することができる。その結果、表示
装置１０の消費電力を削減することができる。もちろん、画像信号の書き込みを１Ｈｚ以
上、好ましくは３０Ｈｚ（１秒間に３０回）以上、より好ましくは６０Ｈｚ（１秒間に６
０回）以上９６０Ｈｚ（１秒間に９６０回）未満の頻度とすることもできる。
オフ状態においてリークする電流が極めて小さいトランジスタとしては、例えば、酸化物
半導体を半導体層に用いたトランジスタを用いることができる。具体的には、少なくとも
インジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、
ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される材料を含む酸化物半
導体を、好適に半導体層に用いることができる。
酸化物半導体を半導体層に用いたトランジスタは、例えば、ソースとドレインとの間の電
圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規
格化したオフ電流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
《酸化物半導体》
上記半導体層１４０として用いる酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化
物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物
、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、
Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉ
ｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ
−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−
Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物、Ｉ
ｎ−Ｇａ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ
以外の金属元素が入っていてもよい。
上記理由により、酸化物半導体を用いたトランジスタを用いることで、消費電力を抑えた
表示装置を作製することができる。
《容量素子７０》
容量素子７０は、導電層１９０と、絶縁層１８０と、導電層２１０と、を有する。導電層
１９０は、容量素子７０の一方の電極としての機能を有する。導電層２１０は、容量素子
７０の他方の電極としての機能を有する。導電層１９０と、導電層２１０との間には、絶
縁層１８０が設けられる。導電層１９０は、トランジスタ６０と接続される。
導電層２１０は、半導体層１４０と同じく絶縁層１３０上に形成される。
また、トランジスタ６０として、酸化物半導体を半導体層１４０に用いたトランジスタと
することで、導電層２１０を絶縁層１３０上に半導体層１４０と同じ材料で形成すること
ができる。この場合、導電層２１０は、半導体層１４０と同時に形成された膜を加工して
形成される。このため、導電層２１０は、半導体層１４０と同様の元素を有する。また、
半導体層１４０と同様の結晶構造、または異なる結晶構造を有する。また、半導体層１４
０と同時に形成された膜に、不純物または酸素欠損を有せしめることで、導電性を付与す
ることが可能となり、導電層２１０となる。導電層２１０に含まれる不純物の代表例とし
ては、希ガス、水素、ホウ素、窒素、フッ素、アルミニウム、またはリンがある。希ガス
の代表例としては、ヘリウム、ネオン、アルゴン、クリプトンおよびキセノンがある。な
お、導電層２１０は、導電性を有する場合の例を示したが、本発明の一態様は、これに限
定されない。場合によっては、または、状況に応じて、導電層２１０は、必ずしも導電性
が付与されなくてもよい。つまり、導電層２１０は、半導体層１４０と同様な特性を有し
ていてもよい。
上記より、半導体層１４０及び導電層２１０は、共に絶縁層１３０上に形成されるが、不
純物濃度が異なる。具体的には、半導体層１４０と比較して、導電層２１０の不純物濃度
が高い。例えば、半導体層１４０において、二次イオン質量分析法により得られる水素濃
度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ
３以下、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１
０１７ａｔｏｍｓ／ｃｍ３以下、最も好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下で
ある。一方、導電層２１０において、二次イオン質量分析法により得られる水素濃度は、
８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上
、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、半導体層１４０と
比較して、導電層２１０に含まれる水素濃度は２倍、または１０倍以上である。
半導体層１４０の水素濃度を上記範囲とすることで、半導体層１４０におけるキャリアで
ある電子の生成を抑制することが可能である。
半導体層１４０と同時に形成された酸化物半導体膜をプラズマに曝すことにより、酸化物
半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体膜
上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化物半導体膜がプ
ラズマに曝され、酸素欠損が生成される。または、絶縁層１７０に開口部を形成するため
のエッチング処理において、酸化物半導体膜がプラズマに曝されることで、酸素欠損が生
成される。または、酸化物半導体膜が、酸素及び水素の混合ガス、水素、希ガス、アンモ
ニア等のプラズマに曝されることで、酸素欠損が生成される。また、酸化物半導体膜に不
純物を添加することで、酸素欠損を形成しつつ、当該不純物を酸化物半導体膜に添加する
ことができる。不純物の添加方法としては、イオンドーピング法、イオン注入法、プラズ
マ処理法等がある。プラズマ処理法の場合、添加する不純物を含むガス雰囲気にてプラズ
マを発生させて、プラズマ処理を行うことによって、加速させた不純物イオンを酸化物半
導体膜に衝突させ、酸化物半導体膜に酸素欠損を形成することができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体膜に不純物、一例として水素
が含まれると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この
結果、酸化物半導体膜は、導電性が高くなり、導電体化する。導電体化された酸化物半導
体膜を酸化物導電体膜ということができる。即ち、半導体層１４０は、酸化物半導体で形
成され、導電層２１０は酸化物導電体膜で形成されるといえる。また、導電層２１０は、
導電性の高い酸化物半導体膜で形成されるともいえる。また、導電層２１０は、導電性の
高い金属酸化物膜で形成されるともいえる。
なお、絶縁層１８０は、水素を含むことが好ましい。導電層２１０は、絶縁層１８０に接
しているため、絶縁層１８０が水素を含むことで、絶縁層１８０の水素を、半導体層１４
０と同時に形成された酸化物半導体膜に拡散させることができる。この結果、半導体層１
４０と同時に形成された酸化物半導体膜に不純物を添加することができる。
さらに、絶縁層１７０が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶
縁物膜で形成され、絶縁層１８０が水素を含む絶縁膜で形成されることが好ましい。絶縁
層１７０に含まれる酸素がトランジスタ６０の半導体層１４０に移動することで、半導体
層１４０の酸素欠損量を低減でき、トランジスタ６０の電気特性の変動を小さくできると
共に、絶縁層１８０に含まれる水素が導電層２１０に移動し、導電層２１０の導電性を高
めることができる。
上記方法により、導電層２１０は、半導体層１４０と同時に形成し、形成後に導電性を付
与する構成とする。該構成とすることで、製造コストの削減を図ることができる。
なお、一般に、酸化物半導体膜は、エネルギーギャップが大きいため、可視光に対して透
光性を有する。一方、酸化物導電体膜は、伝導帯近傍にドナー準位を有する酸化物半導体
膜である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物
半導体膜と同程度の透光性を有する。
上記より、導電層１９０及び導電層２１０は、透光性を有する。そのため、容量素子７０
は全体として透光性を有する容量素子とすることができる。
上記構成とすることで、表示領域においては、画素の開口率の向上を図ることができる。
開口率の向上により、バックライトの光を弱めても同じ輝度による表示が得られるため、
低消費電力化を図ることができる。
導電層１９０は、液晶層２００の画素電極としての機能を有する。導電層１９０は、可視
光に対して透光性のある導電膜を用いて形成される。可視光に対して透光性のある導電膜
としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一
種を含む材料を用いるとよい。または、導電層２１０を画素電極として用いることができ
る。導電層１９０は、可視光に対して透光性のある導電膜、または可視光に対して反射性
のある導電膜を用いて形成される。導電層１９０を、可視光に対して透光性のある導電膜
を用いて形成することで、透過型の表示装置を作製することができる。または、導電層１
９０を、可視光に対して反射性のある導電膜を用いて形成することで、反射型または半透
過型の表示装置を作製することができる。
なお、導電層１６０は、図４（Ａ）の断面図に示すように、導電層２１０と接続されても
よい。
《液晶素子》
液晶層２００は、導電層１９０と、基板３００に設けられた導電層３１０の間に挟まれて
おり、導電層１９０と、導電層３１０からの電界を受けることで、液晶素子３３０として
機能を有する。なお、導電層３１０を設けずに液晶素子３３０を形成してもよい。
表示装置の駆動方法としては、例えば、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ
（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モー
ド、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃ
ｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モ
ード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ
）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎ
ｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ
Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法
としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌ
ｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅ
ｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔ
ｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。た
だし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることがで
きる。
また、ネマティック相を示す液晶とカイラル剤とを含む液晶組成物により液晶素子３３０
を構成してもよい。この場合、コレステリック相と、または、ブルー相（Ｂｌｕｅ Ｐｈ
ａｓｅ）となる。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、また、光学
的等方性であるため、配向処理が不要であり、かつ、視野角依存性が小さい。
基板３００は、導電層３１０を有しており、導電層１９０との間に液晶層２００が挟まれ
て、液晶素子３３０とすることができる。導電層１９０と、導電層３１０からの電界によ
って液晶層２００が有する液晶分子の配向を制御することができる。
《回路３０》
次いで、表示装置の回路３０について説明する。
回路３０は、トランジスタ１０６０と、容量素子１０７０と、を有する。
《トランジスタ１０６０》
トランジスタ１０６０は、絶縁層１１１０と、導電層１１２０と、絶縁層１１３０と、半
導体層１１４０と、導電層１１５０と、導電層１１６０と、絶縁層１１７０と、絶縁層１
１８０とを有する。導電層１１２０は、ゲート電極としての機能を有する。絶縁層１１３
０は、ゲート絶縁膜としての機能を有する。半導体層１１４０は、チャネル形成領域を有
する半導体層としての機能を有する。導電層１１５０は、ソース電極又はドレイン電極の
一方としての機能を有する。導電層１１６０は、ソース電極又はドレイン電極の他方とし
ての機能を有する。導電層１１６０は、導電層１１９０と接続される。絶縁層１１７０は
、チャネル部を保護するために用いることができる。絶縁層１１８０は、不純物が拡散す
ることを防ぐ目的として用いることができる。
《容量素子１０７０》
容量素子１０７０は、導電層１１９０と、絶縁層１１８０と、導電層１２１０と、を有す
る。導電層１１９０は、容量素子１０７０の一方の電極としての機能を有する。導電層１
２１０は、容量素子１０７０の他方の電極としての機能を有する。導電層１１９０と、導
電層１２１０との間には、絶縁層１１８０が設けられる。導電層１１９０は、トランジス
タ１０６０と接続される。
なお、導電層１１６０は、図４（Ｂ）の断面図に示すように、導電層１２１０と接続さ
れてもよい。
トランジスタ１０６０は、トランジスタ６０と同じ工程で形成することができ、当該二つ
のトランジスタを構成する要素は、すべて同じ材料で構成することができる。例えば、絶
縁層１１０と絶縁層１１１０は、同一の工程で形成することができる。
容量素子１０７０は、容量素子７０と同一の工程で形成することができ、当該二つの容量
素子を構成する要素は、すべて同じ材料で構成することができる。例えば、導電層２１０
と導電層１２１０は、同一の工程で形成することのできる導電層である。または、導電層
１２１０と半導体層１１４０とを、同じ材料で形成することができる。この場合、導電層
１２１０は、半導体層１１４０と同時に形成された膜を加工して形成される。このため、
導電層１２１０は、半導体層１１４０と同様の元素を有する。しかしながら、半導体層１
１４０と同時に形成された膜に、不純物または酸素欠損を有せしめることで、導電性を付
与することが可能となり、導電層１２１０となる。なお、導電層１２１０は、導電性を有
する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、ま
たは、状況に応じて、導電層１２１０は、必ずしも導電性が付与されなくてもよい。つま
り、導電層１２１０は、半導体層１１４０と同様な特性を有していてもよい。
導電層１１９０及び導電層１２１０は、一例としては、透光性を有する。そのため、容量
素子１０７０は全体として透光性を有する容量素子とすることができる。
《接着層４００》
接着層４００は、基板１００と基板３００を貼り合わせる機能を有する。
無機材料、有機材料または無機材料と有機材料の複合材料等を接着層４００に用いること
ができる。
例えば、光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤または／および嫌気型接着
剤等の有機材料を接着層４００に用いることができる。なお、それぞれの接着剤は、単独
で用いることもできるし、または、組み合わせて用いることもできる。
光硬化型接着剤は、例えば、紫外線、電子線、可視光、赤外線等により硬化する接着剤を
いう。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミ
ド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラ
ル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂、シリカ等、を含む接着剤を接着層
４００に用いることができる。
特に、光硬化型接着剤を用いた場合、材料の硬化速度が速く、作業時間を短縮することが
可能である。また、光を照射することで硬化が開始されるため、接着剤が環境起因で意図
せずに硬化してしまうことを抑えることができる。また、低温での硬化が可能であり、作
業環境の制御が容易である。上記により、光硬化型接着剤を用いることで、工程が短縮さ
れ、安価に処理することできる。
なお、図２（Ｂ）において、接着層４００として光硬化型接着剤を用いた場合、接着層４
００と接する領域に光を吸収、あるいは、反射してしまう材料を用いると、接着層４００
に十分な光を照射することができず、接着性が不十分となってしまう可能性がある。しか
しながら、本発明の一態様では、図２（Ｂ）において、容量素子１０７０には導電層１１
９０および導電層１２１０ともに透光性を有する材料が用いられているため、容量素子１
０７０を光が透過する構造となっている。その結果、接着層４００を十分に硬化させるこ
とができ、安価に、生産性高く、表示装置を作製することができる。また、上記構造をと
ることで、狭額縁化（基板端から表示領域までの距離を短くすること）も可能となる。な
お、この場合、容量素子１０７０の少なくとも一部は、接着層４００と重なっていない構
成であってもよい。接着層４００と重なっていなくても、容量素子１０７０が接着層４０
０の近傍に配置されていれば、容量素子１０７０を介して、接着層４００に光を照射する
ことが出来る。
本実施の形態で説明したトランジスタは、酸化物半導体を有するトランジスタを用いた場
合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、
状況に応じて、本発明の一態様は、酸化物半導体とは異なる半導体材料を用いたトランジ
スタを用いてもよい。
例えば、半導体層に１４族の元素、化合物半導体または酸化物半導体などを用いるトラン
ジスタを適用できる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体、
または有機半導体、炭化シリコンを含む半導体、ゲルマニウムを含む半導体、シリコンゲ
ルマニウムを含む半導体、カーボンナノチューブなどを用いるトランジスタを適用できる
。
例えば、単結晶シリコン、ポリシリコンまたはアモルファスシリコンなどをトランジスタ
の半導体層に適用できる。
なお、本実施の形態において、導電層２１０を半導体層１４０と同じ材料で形成した場合
について述べた。ただし、本発明の一態様は、これらに限定されない。例えば、場合によ
っては、または、状況に応じて、本発明の一態様として、導電層２１０および半導体層１
４０は、互いに異なる材料を有していてもよい。なお、上記については、導電層１２１０
と、半導体層１１４０においても同様とすることができる。
なお、本実施の形態において、導電層１２１０を半導体層１１４０と同じ材料で形成した
場合について述べた。ただし、本発明の一態様は、これらに限定されない。例えば、場合
によっては、または、状況に応じて、本発明の一態様として、導電層１２１０および半導
体層１１４０は、互いに異なる材料を有していてもよい。
なお、本実施の形態において、容量素子１０７０と、容量素子７０とは、同一の工程で形
成され、二つの容量素子を構成する要素は、すべて同じ材料で構成される場合の例を示し
たが、本発明の一態様は、これに限定されない。例えば、場合によっては、または、状況
に応じて、本発明の一態様として、容量素子１０７０と、容量素子７０とは、少なくとも
一部が、互いに異なる工程で形成されていてもよい。または例えば、場合によっては、ま
たは、状況に応じて、本発明の一態様として、容量素子１０７０と、容量素子７０とは、
少なくとも一部が、互いに異なる材料を有していてもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明した表示装置の変形例について説明する。
図５および図６に回路３０の上面図を示す。
回路３０の容量素子１０７０において、電極としての機能を有する導電層１１９０は、透
光性を向上させるために、図５（Ａ）乃至図５（Ｄ）に示すような様々な形状を有しても
よい。
または、回路３０の容量素子１０７０において、電極として機能する導電層１２１０は、
透光性を向上させるために、図６（Ａ）、図６（Ｂ）に示すような様々な形状を有しても
よい。たとえば、開口部１２７０の形状を四角い形状としても良いし、丸い形状としても
良い。
または、回路３０において、透光性を向上させる上で、容量素子に限定されず、図６（Ｃ
）、図６（Ｄ）のように、導電層１１２０、導電層１１５０などの形状を変更してもよい
。例えば、導電層１１２０、導電層１１５０などに開口部１４１０を設けたり、または、
導電層１１２０、導電層１１５０などに開口部１４２０を設け、導電層１１９０で接続し
てもよい。このように、開口部１２７０、開口部１４１０、開口部１４２０を接着層４０
０と重なるように設けたり、接着層４００の近傍に設けることにより、接着層４００に光
が照射されやすくすることができる。
または、上記構成においては、回路３０の容量素子１０７０の電極として、透光性を有す
る材料を用いても良いし、金属材料を用いてもよい。
上記の形状とすることで、回路３０における光硬化性接着剤の硬化性が向上し、安価で、
生産性良く表示装置を作成することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様である表示装置１０の他の形態について、図７を用い
て説明する。
図７（Ａ）に表示装置１０の上面図、図７（Ｂ）に回路３０の上面図、図７（Ｃ）に回路
３０の上面図の一点鎖線Ｂ−Ｂ’間の断面図を示す。
なお、図７に示す表示装置１０は、図１および図２に示した表示装置１０と容量素子の構
成のみが異なり、他の構成が同じである。したがって、トランジスタ等の説明は省略する
。
《容量素子１０７０》
容量素子１０７０は、導電層１１９０と、絶縁層１１８０と、導電層１２１０と、を有す
る。導電層１１９０は、容量素子１０７０の一方の電極としての機能を有する。導電層１
２１０は、容量素子１０７０の他方の電極としての機能を有する。導電層１１９０と、導
電層１２１０との間には、絶縁層１１８０が設けられる。導電層１１９０は、トランジス
タ１０６０と接続される。
《容量素子１０８０》
容量素子１０８０は、導電層１２２０と、絶縁層１１３０と、導電層１２１０と、を有す
る。導電層１２２０は、容量素子１０８０の一方の電極としての機能を有する。導電層１
２１０は、容量素子１０８０の他方の電極としての機能を有する。導電層１２２０と、導
電層１２１０との間には、絶縁層１１３０が設けられる。
《容量素子１０７０と容量素子１０８０との関係》
容量素子１０７０と容量素子１０８０は、重ねて配置することができる。導電層１２１０
は、容量素子１０７０と、容量素子１０８０のそれぞれの電極としての機能を有する。導
電層１１９０と、導電層１２２０とは、電気的に接続されており、同電位を有することが
できる。
導電層１２１０は、半導体層１１４０と同時に形成し、形成後に導電性を付与する構成と
する。該構成とすることで、製造コストの削減を図ることができる。
また、導電層１１９０と、導電層１２１０と、導電層１２２０は、それぞれ透光性を有す
る。そのため、容量素子１０７０、及び容量素子１０８０は、それぞれ透光性を有する容
量素子とすることができる。なお、導電層１２２０は、導電層１１２０と同じ材料、同じ
工程で形成してもよい。
図７（Ｃ）において、接着層４００として光硬化型接着剤を用いた場合、接着層４００と
接する領域に光を吸収、あるいは、反射してしまう材料を用いると、接着層４００に十分
な光を照射することができず、接着性が不十分となってしまう。しかしながら、本発明の
一態様では、図７（Ｃ）において、容量素子１０７０には導電層１１９０および導電層１
２１０ともに透光性を有する材料が用いられているため、容量素子１０７０を光が透過す
る構造となっている。また、容量素子１０８０には、導電層１２１０、および導電層１２
２０、ともに透光性を有する材料が用いられているため、光が透過する構造となっている
。その結果、接着層４００を十分に硬化させることができ、安価に、生産性高く、表示装
置を作製することができる。
上記構造をとることにより、接着材の光硬化性が高まり、安価に、生産性高く、表示装置
を作製することができる。また、回路構成上、容量素子の面積を十分確保できない場合に
、容量素子の面積を大きくすることなく、容量を増やすことができる。
本実施の形態で説明したトランジスタは、酸化物半導体を有するトランジスタを用いた場
合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、
状況に応じて、本発明の一態様は、酸化物半導体とは異なる半導体材料を用いたトランジ
スタを用いてもよい。
例えば、半導体層に１４族の元素、化合物半導体または酸化物半導体などを用いるトラン
ジスタを適用できる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体、
または、有機半導体、などを用いるトランジスタを適用できる。
例えば、単結晶シリコン、ポリシリコンまたはアモルファスシリコンなどをトランジスタ
の半導体層に適用できる。
なお、容量素子の電極は、透光性を有する導電層としているが、これに限定されず、金属
材料等も有することができる。
なお、回路３０の容量素子１０７０を例示したが、回路２０の容量素子７０において、上
記構造を適用してもよい。これにより、容量素子の面積を削減することができ、画素の面
積の縮小、さらには画素密度を高め、高精細の表示装置を作製することが可能となる。ま
た、回路４０が有する容量素子に上記構造を適用してもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態４）
本実施の形態では、実施の形態１乃至３で説明した表示装置の詳細について図８を用いて
説明する。
図８（Ａ）乃至（Ｄ）は表示装置１０の上面図および断面図の一例である。なお、図８（
Ａ）では回路２０（表示領域）、回路３０（駆動回路ゲートドライバ）、回路４０（駆動
回路ソースドライバ）、およびフレキシブルプリント回路（ＦＰＣ：Ｆｌｅｘｉｂｌｅ
ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９００、それぞれを有する代表的な構成の一部を図示
している。図８（Ｂ）に回路２０が有する画素回路の上面図の一例を示す。図８（Ｃ）に
回路３０が有する一部の回路の上面図の一例を示す。
図８（Ｄ）に、図８（Ａ）の一点鎖線Ｃ−Ｃ’間の断面図、図８（Ｂ）の一点鎖線Ｂ−Ｂ
’間の断面図、図８（Ｃ）の一点鎖線Ａ−Ａ’間の断面図を示す。回路２０が設けられる
領域では、基板１００と、表示素子（例えば液晶層２００を含む液晶素子３３０）と、基
板３００が、上記順序で積層されている。また、回路３０が設けられる領域では、基板１
００と基板３００が、接着層４００によって接着されている。また、図８（Ｄ）には、基
板３００に重ねてタッチセンサ５００を設けた例を図示しているが、タッチセンサ５００
を設けない構成としてもよい。
《基板１００、３００》
基板１００、３００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えう
る程度の耐熱性を有している必要がある。透光性が高いことが望ましい。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板１００に用いること
ができる。例えば、ガラス、セラミックス、金属等の無機材料を基板１００に用いること
ができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラスまたはクリスタルガラス
等を、基板１００に用いることができる。具体的には、無機酸化物膜、無機窒化物膜また
は無機酸窒化物膜等を、基板１００に用いることができる。例えば、酸化シリコン、窒化
シリコン、酸窒化シリコン、アルミナ等を、基板１００に用いることができる。ステンレ
ス鋼またはアルミニウム等を、基板１００に用いることができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板１００に用いること
ができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリ
カーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板１００に用いる
ことができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせ
た複合材料を基板１００に用いることができる。例えば、繊維状または粒子状の金属、ガ
ラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板１００に用いること
ができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した
複合材料を、基板１００に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板１００に用いることができる
。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板
１００に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防
ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複
数の膜が積層された材料を、基板１００に適用できる。または、樹脂と樹脂を透過する不
純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層さ
れた材料を、基板１００に適用できる。
なお、上記の基板１００に適用できる基板は、基板３００にも適用することができる。
《絶縁層１１０、１１００》
なお、下地膜としての機能を有する絶縁層１１０、１１１０は、酸化シリコン、酸化窒化
シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イッ
トリウム、酸化アルミニウム、酸化窒化アルミニウム等を用いて形成される。なお、絶縁
層１１０として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸
化アルミニウム等を用いることで、基板１００から不純物、代表的にはアルカリ金属、水
、水素等の酸化物半導体層２４０への拡散を抑制することができる。絶縁層１１０は基板
１００上に形成される。また、絶縁層１１０は形成されなくてもよい。絶縁層１１１０は
、絶縁層１１０と同じ組成の膜で構成されている。
《導電層１２０、１１２０》
ゲート電極としての機能を有する導電層１２０、１１２０は、アルミニウム、クロム、銅
、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた
金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせ
た合金等を用いて形成される。また、マンガン、ジルコニウムのいずれか一または複数か
ら選択された金属元素を用いて形成されてもよい。また、導電層１２０は、単層構造でも
、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造
、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒
化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層す
る二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二
層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上
にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含
む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等があ
る。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネ
オジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜
を用いてもよい。導電層１１２０は、導電層１２０と同じ組成の膜を用いることができる
。
《絶縁層１３０、１１３０》
また、絶縁層１３０、１１３０は、ゲート絶縁膜としての機能を有する。絶縁層１３０に
は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、
窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム
、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタル
を一種以上含む絶縁膜を用いることができる。また、絶縁層１３０は上記材料の積層であ
ってもよい。なお、絶縁層１３０に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）な
どを、不純物として含んでいてもよい。絶縁層１１３０は、同時に形成され、絶縁層１３
０と同じ組成の膜を用いる。
《酸化物半導体層２４０、１２４０》
酸化物半導体層２４０、１２４０は、少なくともＩｎ若しくはＺｎを含む金属酸化物で形
成され、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍ
はＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等で形成される。なお、酸化物半導
体層１２４０は、同時に形成され、酸化物半導体層２４０と同じ組成の膜で構成されてい
る。
なお、酸化物半導体層２４０、１２４０がＩｎ−Ｍ−Ｚｎ酸化物で形成されるとき、Ｉｎ
およびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、好ましくは
Ｉｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩ
ｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体層２４０、１２４０は、エネルギーギャップが２ｅＶ以上、好ましくは２．
５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い
酸化物半導体を用いることで、トランジスタ６０のオフ電流を低減することができる。
酸化物半導体層２４０、１２４０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎ
ｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体層２４０、１２４０がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、
Ｌａ、Ｃｅ、またはＮｄ）を用いて形成される場合、Ｉｎ−Ｍ−Ｚｎ酸化物を形成するた
めに用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満
たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として
、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３
：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：１：４．１が好ましい。なお、形成される酸化物半導体
層２４０、１２４０の金属元素の原子数比はそれぞれ、誤差として上記のスパッタリング
ターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。なお、
Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲット、好ましくはＩｎ−Ｇａ−Ｚｎ酸化物を含む多
結晶ターゲットを用いることで、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅ
ｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜および微結
晶酸化物半導体膜を形成することが可能である。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸
素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従
って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性とな
りやすい。
このため、酸化物半導体層２４０、１２４０は酸素欠損と共に、水素ができる限り低減さ
れていることが好ましい。具体的には、酸化物半導体層２４０、１２４０において、二次
イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏ
ｍｅｔｒｙ）により得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好
ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、
好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍ
ｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。この結
果、トランジスタ６０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性と
もいう。）を有する。
また、酸化物半導体層２４０、１２４０において、第１４族元素の一つであるシリコンや
炭素が含まれると、酸化物半導体層２４０、１２４０において酸素欠損が増加し、ｎ型化
してしまう。このため、酸化物半導体層２４０、１２４０におけるシリコンや炭素の濃度
（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下
、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジスタ６０
は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体層２４０、１２４０において、二次イオン質量分析法により得られる
アルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、
好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類
金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ
電流が増大してしまうことがある。このため、酸化物半導体層２４０、１２４０のアルカ
リ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジス
タ６０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有
する。
また、酸化物半導体層２４０、１２４０に窒素が含まれていると、キャリアである電子が
生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、トランジスタはノーマリーオ
ン特性となりやすい。従って、酸化物半導体層２４０、１２４０において、窒素はできる
限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素
濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
酸化物半導体層２４０、１２４０の不純物を低減することで、酸化物半導体層２４０、
１２４０のキャリア密度を低減することができる。このため、酸化物半導体層２４０、１
２４０は、キャリア密度が１×１０１５個／ｃｍ３以下、好ましくは１×１０１３個／ｃ
ｍ３以下、さらに好ましくは８×１０１１個／ｃｍ３未満、より好ましくは１×１０１１
個／ｃｍ３未満、最も好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／
ｃｍ３以上とする。
なお、酸化物半導体層２４０、１２４０は、金属元素の原子数比の異なる酸化物半導体
膜が複数積層されていてもよい。例えば、図９（Ａ）に示すように、絶縁層１３０上に酸
化物半導体層２４０、２４１が順に積層されてもよい。または、図９（Ｂ）に示すように
、絶縁層１３０上に酸化物半導体層２４２、２４０、２４１が順に積層されてもよい。酸
化物半導体層２４１、２４２は、酸化物半導体層２４０と金属元素の原子数比が異なる。
また、酸化物半導体層１２４０においても同様の形態としても良い。
酸化物半導体層２４０として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体を用
いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここ
では、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性ま
たは実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導
体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。
従って、当該酸化物半導体を用いて形成された酸化物半導体層２４０にチャネル領域が形
成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性と
もいう。）になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導
体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度
真性または実質的に高純度真性である酸化物半導体を用いて酸化物半導体層２４０が形成
されたトランジスタは、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（
ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナラ
イザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従
って、当該酸化物半導体層２４０にチャネル領域が形成されるトランジスタは、電気特性
の変動が小さく、信頼性の高いトランジスタとなる場合がある。
酸化物半導体を用いたトランジスタでは、酸化物半導体層２４０をスパッタで成膜するこ
とができ、大面積の表示装置としても用いることができる。
なお、酸化物半導体層２４０の代わりに、シリコンまたはシリコンゲルマニウムで形成さ
れる半導体層を形成してもよい。シリコンまたはシリコンゲルマニウムで形成される半導
体層は、適宜非晶質構造、多結晶構造、単結晶構造とすることができる。
《導電層１５０、１６０、１１５０、１１６０、２１５０》
一対の導電層１５０、１６０は、ソース電極及びドレイン電極としての機能を有する。一
対の導電層１５０、１６０、および１１５０、１１６０、および導電層２１５０は、アル
ミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タン
グステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した
金属元素を組み合わせた合金等を用いて形成される。また、マンガン、ジルコニウムのい
ずれか一または複数から選択された金属元素を用いて形成されてもよい。また、導電層１
５０、１６０、１１５０、１１６０、２１５０は、単層構造でも、二層以上の積層構造と
してもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の
単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜
を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタ
ル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む
銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層
し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し
、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウム
に、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムか
ら選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。一対の
導電層１１５０、１１６０、及び導電層２１５０は、導電層１５０、１６０と同じ組成の
膜で構成されている。
《絶縁層１７０、１１７０、２１７０》
絶縁層１７０は、トランジスタのチャネル領域を保護する機能を有する。絶縁層１７０は
、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガ
リウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム
、酸化窒化ハフニウム等の酸化物絶縁膜、窒化シリコン、窒化アルミニウム等の窒化物絶
縁膜を用いて形成される。絶縁層１７０は、単層構造または積層構造とすることができる
。また、絶縁層１１７０と、絶縁層２１７０は、絶縁層１７０と同じ組成の膜で構成され
ている。
また、絶縁層１７０は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁
膜を用いて形成されることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を
含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よ
りも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析において、膜の表面温度が１００℃以上７００℃以下
、または１００℃以上５００℃以下の範囲における酸素原子の脱離量が１．０×１０１８
ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸
化物絶縁膜である。加熱処理により絶縁層１７０に含まれる酸素を酸化物半導体層２４０
に移動させることが可能であり、酸化物半導体層２４０の酸素欠損を低減することが可能
である。
《絶縁層１８０、１１８０、２１８０》
絶縁層１８０として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けること
で、酸化物半導体層２４０からの酸素の外部への拡散と、外部から酸化物半導体層２４０
への水素、水等の侵入を防ぐことができる。例えば、酸化アルミニウム、酸化マグネシウ
ム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム
、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジ
ム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。ま
た、絶縁層１８０は上記材料の積層であってもよい。なお、絶縁層１８０に、ランタン（
Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。また、絶
縁層１１８０、絶縁層２１８０は１８０と同じ組成の膜で構成されている。
《導電層１９０、１１９０、２１９０》
導電層１９０は、可視光に対して透光性のある導電膜を用いて形成される。可視光に対し
て透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ
）の中から選ばれた一種を含む材料を用いるとよい。また、可視光に対して透光性のある
導電膜としては、代表的には、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含
むインジウム錫酸化物などの導電性酸化物を用いることができる。また、導電層１１９０
、２１９０は、導電層１９０と同じ組成の膜で構成されている。
《導電層２５０、１２５０》
導電層２５０は、酸化物半導体層２４０と同じく絶縁層１３０上に形成される。また、導
電層１２５０は、酸化物半導体層１２４０と同じく、絶縁層１１３０上に形成される。導
電層１２５０は、導電層２５０と同時に、また同一の材料で形成することができる。
また、トランジスタ６０として、酸化物半導体層２４０を用いたトランジスタとすること
で、導電層２５０を絶縁層１３０上に酸化物半導体層２４０と同じ材料で形成することが
できる。この場合、導電層２５０は、酸化物半導体層２４０と同時に形成された膜を加工
して形成される。このため、導電層２５０は、酸化物半導体層２４０と同様の元素を有す
る。また、酸化物半導体層２４０と同様の結晶構造、または異なる結晶構造を有する。し
かしながら、酸化物半導体層２４０と同時に形成された膜に、不純物または酸素欠損を有
せしめることで、導電性を付与することが可能となり、導電層２５０となる。導電層２５
０に含まれる不純物の代表例としては、希ガス、水素、ホウ素、窒素、フッ素、アルミニ
ウム、およびリンがある。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリ
プトンおよびキセノンがある。なお、導電層２５０は、導電性を有する場合の例を示した
が、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、
導電層２５０は、必ずしも導電性が付与されなくてもよい。つまり、導電層２５０は、酸
化物半導体層２４０と同様な特性を有していてもよい。
上記より、酸化物半導体層２４０及び導電層２５０は、共に絶縁層１３０上に形成される
が、不純物濃度が異なる。具体的には、酸化物半導体層２４０と比較して、導電層２５０
の不純物濃度が高い。例えば、酸化物半導体層２４０において、二次イオン質量分析法に
より得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、よ
り好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ
／ｃｍ３以下である。一方、導電層２５０において、二次イオン質量分析法により得られ
る水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍ
ｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸
化物半導体層２４０と比較して、導電層２５０に含まれる水素濃度は２倍、または１０倍
以上である。
また、導電層２５０は、酸化物半導体層２４０より抵抗率が低い。導電層２５０の抵抗率
が、酸化物半導体層２４０の抵抗率の１×１０−８倍以上１×１０−１倍未満であること
が好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、または抵抗率が
１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
酸化物半導体層２４０と同時に形成された酸化物半導体膜をプラズマに曝すことにより、
酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半
導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化物半導体
膜がプラズマに曝され、酸素欠損が生成される。または、絶縁層１７０に開口部を形成す
るためのエッチング処理において、酸化物半導体膜がプラズマに曝されることで、酸素欠
損が生成される。または、酸化物半導体膜が、酸素及び水素の混合ガス、水素、希ガス、
アンモニア等のプラズマに曝されることで、酸素欠損が生成される。また、酸化物半導体
膜に不純物を添加することで、酸素欠損を形成しつつ、不純物を酸化物半導体膜に添加す
ることができる。不純物の添加方法としては、イオンドーピング法、イオン注入法、プラ
ズマ処理法等がある。プラズマ処理法の場合、添加する不純物を含むガス雰囲気にてプラ
ズマを発生させて、プラズマ処理を行うことによって、加速させた不純物イオンを酸化物
半導体膜に衝突させ、酸化物半導体膜に酸素欠損を形成することができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体膜に不純物、一例として水素
が含まれると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この
結果、酸化物半導体膜は、導電性が高くなり、導電体化する。導電体化された酸化物半導
体膜を酸化物導電体膜ということができる。即ち、酸化物半導体層２４０は、酸化物半導
体で形成され、導電層２５０は酸化物導電体膜で形成されるといえる。また、導電層２５
０は、導電性の高い酸化物半導体膜で形成されるともいえる。また、導電層２５０は、導
電性の高い金属酸化物膜で形成されるともいえる。
なお、絶縁層１８０は、水素を含むことが好ましい。導電層２５０は、絶縁層１７０に接
しているため、絶縁層１８０が水素を含むことで、絶縁層１８０の水素を酸化物半導体層
２４０と同時に形成された酸化物半導体膜に拡散させることができる。この結果、酸化物
半導体層２４０と同時に形成された酸化物半導体膜に不純物を添加することができる。
さらに、絶縁層１７０が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶
縁物膜で形成され、絶縁層１８０が水素を含む絶縁膜で形成されることが好ましい。絶縁
層１７０に含まれる酸素がトランジスタ６０の酸化物半導体層２４０に移動することで、
酸化物半導体層２４０の酸素欠損量を低減でき、トランジスタ６０の電気特性の変動を小
さくできると共に、絶縁層１８０に含まれる水素が導電層２５０に移動し、導電層２５０
の導電性を高めることができる。
上記方法により、導電層２５０は、酸化物半導体層２４０と同時に形成し、形成後に導電
性を付与する構成とする。該構成とすることで、製造コストの削減を図ることができる。
導電層２５０は、酸化物半導体層２４０と同時に形成し、形成後に導電性を付与する構成
とする。該構成とすることで、製造コストの削減を図ることができる。
導電層１２５０は、導電層２５０と同一の手法で導電性を付与することができる。
《絶縁層６００》
また、絶縁層６００は、平坦化膜としての機能を有する。絶縁層６００は、ポリイミド樹
脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、
エポキシ樹脂等の耐熱性を有する有機材料を用いて形成される。なお、これらの材料で形
成される絶縁膜を複数積層させることで、絶縁層６００を形成してもよい。また、絶縁層
６００を設けない構成としてもよい。
《遮光層６３０》
遮光性を有する材料を遮光層６３０に用いることができる。例えば、顔料を分散した樹脂
、染料を含む樹脂の他、黒色クロム膜等の無機膜を遮光層６３０に用いることができる。
カーボンブラック、無機酸化物、複数の無機酸化物の固溶体を含む複合酸化物等を遮光層
６３０に用いることができる。
《着色層６５０》
着色層６５０は、特定の波長帯域の光を透過する有色層である。例えば、赤色、緑色、青
色、又は黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各着
色層は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ法を用い
たエッチング方法などでそれぞれ所望の位置に形成する。また、白色の画素では、発光素
子と重ねて透明又は白色等の樹脂を配置してもよい。
《スペーサー３５０》
絶縁性の材料をスペーサー３５０に用いることができる。例えば、無機材料、有機材料ま
たは無機材料と有機材料が積層された材料などを用いることができる。具体的には、酸化
シリコンまたは窒化シリコン等を含む膜、アクリルまたはポリイミド等もしくは感光性樹
脂等を適用できる。
《ＦＰＣ９００》
ＦＰＣ９００は、異方性導電膜９１０を介して導電層２１９０と電気的に接続される。ま
た、導電層２１９０は、トランジスタ１０６０等の電極層を形成する工程で形成すること
ができる。画像信号等は、ＦＰＣ９００からトランジスタ１０６０および容量素子１０７
０等を有する回路３０（駆動回路）に供給することができる。
＜トランジスタ１０６０の変形例＞
トランジスタ１０６０の変形例を、図１０を用いて説明する。図１０に示すトランジスタ
は、デュアルゲート構造であることを特徴とする。
図１０（Ａ）乃至図１０（Ｃ）に、半導体装置が有するトランジスタ１０６０の上面図及
び断面図を示す。図１０（Ａ）はトランジスタ１０６０の上面図であり、図１０（Ｂ）は
、図１０（Ａ）の一点鎖線Ｂ−Ｂ’間の断面図であり、図１０（Ｃ）は、図１０（Ａ）の
一点鎖線Ｃ−Ｃ’間の断面図である。なお、図１０（Ａ）では、明瞭化のため、基板１０
０、絶縁層１１０、絶縁層１１３０、絶縁層１１７０、絶縁層１１８０、接着層４００な
どを省略している。
図１０（Ａ）乃至図１０（Ｃ）に示すトランジスタ１０６０は、絶縁層１１０上のゲート
電極としての機能を有する導電層１１２０と、導電層１１２０上であってゲート絶縁膜と
しての機能を有する絶縁層１１３０と、絶縁層１１３０を介して、導電層１１２０と重な
る酸化物半導体層１２４０と、酸化物半導体層１２４０に接する一対の導電層１１５０、
１１６０と、酸化物半導体層１２４０、一対の導電層１１５０、１１６０上の絶縁層１１
７０と、絶縁層１１７０上の絶縁層１１８０と、絶縁層１１８０上であって、バックゲー
ト電極としての機能を有する導電層１２３０とを有する。導電層１１２０は、絶縁層１１
３０、１１７０、１１８０の開口部１２６０において、導電層１２３０と接続する構成と
することもできる。
《導電層１２３０》
導電層１２３０は、可視光に対して透光性のある導電膜、または可視光に対して反射性の
ある導電膜を用いて形成される。可視光に対して透光性のある導電膜としては、例えば、
インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用い
るとよい。また、可視光に対して透光性のある導電膜としては、代表的には、インジウム
錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウ
ム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化
物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの導電性酸化物
を用いることができる。可視光に対して反射性のある導電膜としては、例えば、アルミニ
ウム、または銀を含む材料を用いることができる。
なお、図１０（Ｃ）に示すように、チャネル幅方向において酸化物半導体層１２４０の側
面と導電層１２３０とが対向することで、酸化物半導体層１２４０において、絶縁層１１
７０及び絶縁層１１３０と半導体層１１４０界面のみでなく、半導体層１１４０の内部に
おいてもキャリアが流れるため、トランジスタ１０６０におけるキャリアの移動量が増加
する。この結果、トランジスタ１０６０のオン電流が大きくなる共に、電界効果移動度が
高くなる。また、導電層１２３０の電界が半導体層１１４０の側面、または側面及びその
近傍を含む端部に影響するため、半導体層１１４０の側面または端部における寄生チャネ
ルの発生を抑制することができる。
図１０に示すトランジスタは、図２（Ａ）、図２（Ｂ）に示すトランジスタに比べて電界
効果移動度が高く、オン電流が大きい。このため、回路３０（ゲートドライバ）に設けら
れるトランジスタとして、図１０に示す構造のトランジスタを用いることで、高速動作が
可能な駆動回路部を作製することができる。また、回路３０の占有面積を小さくすること
が可能であり、回路２０（画素部）の面積を増大させることができる。
また、図１０に示すトランジスタは、回路２０のトランジスタ６０に使用してもよい。オ
ン電流の大きいトランジスタを回路２０（画素部）に設けることで、大型の表示装置や、
高精細な表示装置において配線数が増大しても、各配線における信号遅延を低減すること
が可能であり、表示ムラ等の表示不良を抑えることが可能である。
なお、回路（ゲートドライバなど）が有するトランジスタ１０６０は、すべて同じ構造で
あってもよく、二種以上の構造であってもよい。また、回路（画素部）が有する複数のト
ランジスタ６０は、すべて同じ構造であってもよく、二種以上の構造であってもよい。
または、本実施の形態で説明したトランジスタは、酸化物半導体を有するトランジスタを
用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、
または、状況に応じて、本発明の一態様は、酸化物半導体とは異なる半導体材料を用いた
トランジスタを用いてもよい。
例えば、半導体層に１４族の元素、化合物半導体または酸化物半導体などを用いるトラン
ジスタを適用できる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体、
または、有機半導体、などを用いるトランジスタを適用できる。
例えば、単結晶シリコン、ポリシリコンまたはアモルファスシリコンなどをトランジスタ
の半導体層に適用できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態５）
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。ま
たは、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられ
る。
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導
体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物
半導体などがある。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（
高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。
一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した
形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲ
Ｄ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面
を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ
径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を
行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を
行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、
ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−Ｏ
Ｓ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
ａ−ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ ＯＳ膜は、
ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
なお、ａ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能Ｔ
ＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、
Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子
は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の
格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍ
と求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔
が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧ
ａＺｎＯ４の結晶のａ−ｂ面に対応する。
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導
体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、
その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ−
ｌｉｋｅ ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶
の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１０
０％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、
成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４
の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ ＯＳ膜の密度は５．０ｇ
／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−
ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ ＯＳ膜、微結
晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態６）
本実施の形態では、本発明の一態様の表示装置の構成例について図１１を用いて説明する
。
［構成例］
図１１（Ａ）は、本発明の一態様の表示装置の上面図であり、図１１（Ｂ）は、本発明の
一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明
するための回路図である。また、図１１（Ｃ）は、本発明の一態様の表示装置の画素に有
機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である
。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また
、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネ
ル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一
基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタ
を用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置の上面図の一例を図１１（Ａ）に示す。表示装置の基板
７００上には、画素部７０１、走査線駆動回路７０２、走査線駆動回路７０３、信号線駆
動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延
伸して配置され、複数の走査線が走査線駆動回路７０２、および走査線駆動回路７０３か
ら延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有
する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ等の接
続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されてい
る。
図１１（Ａ）では、走査線駆動回路７０２、走査線駆動回路７０３、信号線駆動回路７０
４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆動回路
等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外部に駆
動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板
７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向
上、または歩留まりの向上を図ることができる。
〔液晶表示装置〕
また、画素の回路構成の一例を図１１（Ｂ）に示す。ここでは、一例としてＶＡ型液晶表
示装置の画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの
画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動
できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素
電極層に印加する信号を、独立して制御できる。
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には
、異なるゲート信号を与えることができるように分離されている。一方、データ線７１４
は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７
１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることが
できる。これにより、信頼性の高い液晶表示装置を提供することができる。
また、トランジスタ７１６には、第１の画素電極層が電気的に接続され、トランジスタ７
１７には、第２の画素電極層が電気的に接続される。第１の画素電極層と第２の画素電極
層とは、分離されている。なお、第１の画素電極層及び第２の画素電極層の形状としては
、特に限定は無い。例えば、第１の画素電極層は、Ｖ字状とすればよい。
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７の
ゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３
に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミング
を異ならせ、液晶の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層また
は第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える
。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され
、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成され
る。
なお、図１１（Ｂ）に示す画素回路は、これに限定されない。例えば、図１１（Ｂ）に示
す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路
などを追加してもよい。
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図１１（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示
装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、
他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、そ
の励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光
素子は、電流励起型の発光素子と呼ばれる。
図１１（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は
、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画
素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素
子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲ
ート電極層が走査線７２６に接続され、第１電極（ソース電極層およびドレイン電極層の
一方）が信号線７２５に接続され、第２電極（ソース電極層およびドレイン電極層の他方
）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７
２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電
源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されて
いる。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一
基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２には他の実施の形態
で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ
表示装置を提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低
電源電位とは、電源線７２７に供給される高電源電位より低い電位であり、例えばＧＮＤ
、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい
値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４
に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２
４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しき
い値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省
略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲー
ト電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方
式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態とな
るようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジス
タ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用ト
ランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動
用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２
４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をか
ける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し
、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させ
るために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする
。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し
、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図１１（Ｃ）に示す画素構成に限定されない。例えば、図１１
（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論
理回路などを追加してもよい。
図１１で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位
側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気
的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し
、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位な
ど、上記で例示した電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例え
ば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機
ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤ
など）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子
、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディス
プレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた
表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・
シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュ
レーション）素子、シャッターボタン方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表
示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチ
ューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的ま
たは磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を
有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどが
ある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプ
レイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎ
ｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液
晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、
半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型
液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、または電気泳動
素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶デ
ィスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全
部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、また
は、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反
射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに
、消費電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物
半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイト
は、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを
設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層
などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体
層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、
結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有
するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けること
により、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態７）
本実施の形態では、本発明の一態様である表示装置を適用することのできる電子機器の一
例について、図１２を用いて説明する。
表示装置を適用した電子機器として、例えば、テレビジョン装置（テレビ、又はテレビジ
ョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオ
カメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携
帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げ
られる。これらの電子機器の具体例を図１２に示す。
図１２（Ａ）は携帯型ゲーム機であり、筐体７１０１、筐体７１０２、表示部７１０３、
表示部７１０４、マイク７１０５、スピーカー７１０６、操作キー７１０７、スタイラス
７１０８等を有する。本発明の一態様に係る表示装置は、表示部７１０３または表示部７
１０４に用いることができる。表示部７１０３または表示部７１０４に本発明の一態様に
係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯
型ゲーム機を提供することができる。なお、図１２（Ａ）に示した携帯型ゲーム機は、２
つの表示部７１０３と表示部７１０４とを有しているが、携帯型ゲーム機が有する表示部
の数は、これに限定されない。
図１２（Ｂ）は、スマートウオッチであり、筐体７３０２、表示部７３０４、操作ボタン
７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する
。本発明の一態様に係る表示装置は、表示部７３０４に用いることができる。
図１２（Ｃ）は、携帯情報端末であり、筐体７５０１に組み込まれた表示部７５０２の他
、操作ボタン７５０３、外部接続ポート７５０４、スピーカー７５０５、マイク７５０６
などを備えている。本発明の一態様に係る表示装置は、表示部７５０２に用いることがで
きる。
図１２（Ｄ）はビデオカメラであり、第１筐体７７０１、第２筐体７７０２、表示部７７
０３、操作キー７７０４、レンズ７７０５、接続部７７０６等を有する。操作キー７７０
４およびレンズ７７０５は第１筐体７７０１に設けられており、表示部７７０３は第２筐
体７７０２に設けられている。そして、第１筐体７７０１と第２筐体７７０２とは、接続
部７７０６により接続されており、第１筐体７７０１と第２筐体７７０２の間の角度は、
接続部７７０６により変更が可能である。表示部７７０３における映像を、接続部７７０
６における第１筐体７７０１と第２筐体７７０２との間の角度に従って切り替える構成と
しても良い。本発明の一態様に係る表示装置は、表示部７７０３に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
Ｃ１ 容量素子
１０ 表示装置
１１ トランジスタ
１２ トランジスタ
１３ トランジスタ
２０ 回路
３０ 回路
４０ 回路
６０ トランジスタ
７０ 容量素子
１００ 基板
１１０ 絶縁層
１２０ 導電層
１３０ 絶縁層
１４０ 半導体層
１５０ 導電層
１６０ 導電層
１６５ 絶縁層
１７０ 絶縁層
１８０ 絶縁層
１９０ 導電層
２００ 液晶層
２１０ 導電層
２４０ 酸化物半導体層
２４１ 酸化物半導体層
２４２ 酸化物半導体層
２５０ 導電層
３００ 基板
３１０ 導電層
３３０ 液晶素子
３５０ スペーサー
４００ 接着層
５００ タッチセンサ
６００ 絶縁層
６３０ 遮光層
６５０ 着色層
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ データ線
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
９００ ＦＰＣ
９１０ 異方性導電膜
１０６０ トランジスタ
１０７０ 容量素子
１０８０ 容量素子
１１００ 絶縁層
１１１０ 絶縁層
１１２０ 導電層
１１３０ 絶縁層
１１４０ 半導体層
１１５０ 導電層
１１６０ 導電層
１１７０ 絶縁層
１１８０ 絶縁層
１１９０ 導電層
１２１０ 導電層
１２２０ 導電層
１２３０ 導電層
１２４０ 酸化物半導体層
１２５０ 導電層
１２６０ 開口部
１２７０ 開口部
１４１０ 開口部
１４２０ 開口部
２１５０ 導電層
２１７０ 絶縁層
２１８０ 絶縁層
２１９０ 導電層
７１０１ 筐体
７１０２ 筐体
７１０３ 表示部
７１０４ 表示部
７１０５ マイク
７１０６ スピーカー
７１０７ 操作キー
７１０８ スタイラス
７３０２ 筐体
７３０４ 表示部
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金
７５０１ 筐体
７５０２ 表示部
７５０３ 操作ボタン
７５０４ 外部接続ポート
７５０５ スピーカー
７５０６ マイク
７７０１ 筐体
７７０２ 筐体
７７０３ 表示部
７７０４ 操作キー
７７０５ レンズ
７７０６ 接続部

Claims (4)

  1. 画素と、ゲートドライバと、を有する表示装置であって、
    前記ゲートドライバは、酸化物半導体層を有するトランジスタと、第１の容量素子と、第２の容量素子と、接着層と、を有し、
    前記第１の容量素子は、前記酸化物半導体層と同一の金属元素を有する第１の導電層と、第１の絶縁層と、前記接着層と接する領域を有する第２の導電層と、を有し、
    前記第２の容量素子は、前記第１の導電層と、前記トランジスタのゲート絶縁膜として機能する領域を有する第２の絶縁層と、前記トランジスタのゲート電極と同一層上に設けられ、且つ前記第２の導電層と電気的に接続された第３の導電層と、を有する表示装置。
  2. 請求項１において、
    前記第１乃至３の導電層は、透光性を有している表示装置。
  3. 請求項１または２において、
    前記第１の導電層は、前記酸化物半導体層よりも水素濃度が高い領域を有する表示装置。
  4. 請求項１乃至３のいずれか一項において、
    前記第１の絶縁層は、窒化珪素膜である表示装置。
JP2020175858A 2014-09-05 2020-10-20 表示装置 Active JP6951534B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021155387A JP7117433B2 (ja) 2014-09-05 2021-09-24 表示装置
JP2022122650A JP7290779B2 (ja) 2014-09-05 2022-08-01 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014181552 2014-09-05
JP2014181552 2014-09-05
JP2019162819A JP6782824B2 (ja) 2014-09-05 2019-09-06 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019162819A Division JP6782824B2 (ja) 2014-09-05 2019-09-06 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021155387A Division JP7117433B2 (ja) 2014-09-05 2021-09-24 表示装置

Publications (2)

Publication Number Publication Date
JP2021039348A JP2021039348A (ja) 2021-03-11
JP6951534B2 true JP6951534B2 (ja) 2021-10-20

Family

ID=55437383

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2015174048A Active JP6585971B2 (ja) 2014-09-05 2015-09-03 表示装置
JP2019162819A Active JP6782824B2 (ja) 2014-09-05 2019-09-06 表示装置
JP2020175858A Active JP6951534B2 (ja) 2014-09-05 2020-10-20 表示装置
JP2021155387A Active JP7117433B2 (ja) 2014-09-05 2021-09-24 表示装置
JP2022122650A Active JP7290779B2 (ja) 2014-09-05 2022-08-01 表示装置
JP2023090749A Active JP7458536B2 (ja) 2014-09-05 2023-06-01 表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2015174048A Active JP6585971B2 (ja) 2014-09-05 2015-09-03 表示装置
JP2019162819A Active JP6782824B2 (ja) 2014-09-05 2019-09-06 表示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021155387A Active JP7117433B2 (ja) 2014-09-05 2021-09-24 表示装置
JP2022122650A Active JP7290779B2 (ja) 2014-09-05 2022-08-01 表示装置
JP2023090749A Active JP7458536B2 (ja) 2014-09-05 2023-06-01 表示装置

Country Status (2)

Country Link
US (4) US9766517B2 (ja)
JP (6) JP6585971B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161011B (zh) * 2015-08-11 2018-12-04 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置和智能穿戴设备
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
CN108700786B (zh) 2016-02-10 2021-01-08 夏普株式会社 有源矩阵基板及显示面板
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
KR102608263B1 (ko) * 2016-08-10 2023-12-04 삼성디스플레이 주식회사 윈도우 기판 및 이를 포함하는 표시 장치
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20200139701A (ko) 2018-03-30 2020-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN113348501A (zh) 2019-02-05 2021-09-03 株式会社半导体能源研究所 显示装置及电子设备
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4827313B2 (ja) * 2000-04-25 2011-11-30 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
JP3638922B2 (ja) * 2001-07-17 2005-04-13 株式会社半導体エネルギー研究所 発光装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
TWI261716B (en) * 2004-05-13 2006-09-11 Quanta Display Inc Liquid crystal display apparatus and fabrication thereof
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR20060114757A (ko) * 2005-05-02 2006-11-08 삼성전자주식회사 박막 트랜지스터 기판
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20070049742A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7781768B2 (en) * 2006-06-29 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device having the same
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI612509B (zh) * 2006-09-29 2018-01-21 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4934599B2 (ja) * 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
KR20080077538A (ko) * 2007-02-20 2008-08-25 삼성전자주식회사 박막트랜지스터 기판과 액정표시장치
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101592012B1 (ko) * 2008-12-01 2016-02-05 삼성디스플레이 주식회사 유기 발광표시 장치 및 그 제조 방법
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
JP5771365B2 (ja) * 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5594630B2 (ja) * 2010-11-01 2014-09-24 Ｎｌｔテクノロジー株式会社 表示装置
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
CN103163699B (zh) * 2011-12-08 2016-05-04 上海中航光电子有限公司 用于非晶硅栅极驱动电路的电容器及液晶显示器
CN102651208B (zh) * 2012-03-14 2014-12-03 京东方科技集团股份有限公司 一种栅极驱动电路及显示器
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102141977B1 (ko) * 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
DE112013003841T5 (de) 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI611511B (zh) 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
WO2014042102A1 (en) * 2012-09-13 2014-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102305310B1 (ko) 2012-12-28 2021-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI679772B (zh) * 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US9583516B2 (en) 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI504972B (zh) * 2013-11-20 2015-10-21 Au Optronics Corp 顯示面板
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104157678B (zh) * 2014-09-02 2017-10-13 深圳市华星光电技术有限公司 具有高开口率的像素结构及电路

Also Published As

Publication number Publication date
US20160070131A1 (en) 2016-03-10
JP2023118703A (ja) 2023-08-25
US9766517B2 (en) 2017-09-19
JP7458536B2 (ja) 2024-03-29
US20240142832A1 (en) 2024-05-02
JP2021039348A (ja) 2021-03-11
JP6782824B2 (ja) 2020-11-11
JP6585971B2 (ja) 2019-10-02
JP2016058729A (ja) 2016-04-21
JP2022008528A (ja) 2022-01-13
JP2022161927A (ja) 2022-10-21
US20180081227A1 (en) 2018-03-22
JP7117433B2 (ja) 2022-08-12
US20210318568A1 (en) 2021-10-14
JP7290779B2 (ja) 2023-06-13
JP2020042268A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
JP6951534B2 (ja) 表示装置
JP7225362B2 (ja) タッチパネル
TWI803287B (zh) 觸控面板
JP6899471B2 (ja) 半導体装置
TWI684052B (zh) 顯示裝置、顯示裝置的製造方法及電子裝置
JP2022028702A (ja) 表示装置
TWI703723B (zh) 顯示裝置
JP7297984B2 (ja) 表示装置、表示モジュールおよび電子機器
JP2020194561A (ja) 表示装置
JP2020057797A (ja) 半導体装置の作製方法
TW201426147A (zh) 顯示裝置及電子裝置
JP2022070860A (ja) 半導体装置
CN107359202B (zh) 半导体装置及包括该半导体装置的显示装置
JP6532660B2 (ja) 試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210924

R150 Certificate of patent or registration of utility model

Ref document number: 6951534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150