JP6852252B2 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP6852252B2
JP6852252B2 JP2016173875A JP2016173875A JP6852252B2 JP 6852252 B2 JP6852252 B2 JP 6852252B2 JP 2016173875 A JP2016173875 A JP 2016173875A JP 2016173875 A JP2016173875 A JP 2016173875A JP 6852252 B2 JP6852252 B2 JP 6852252B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
electronic component
via hole
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016173875A
Other languages
English (en)
Other versions
JP2017123452A (ja
Inventor
ジョーン リー、ハイ
ジョーン リー、ハイ
真 小崎
真 小崎
ヒュン パク、ジ
ヒュン パク、ジ
ボン リム、ジョン
ボン リム、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017123452A publication Critical patent/JP2017123452A/ja
Application granted granted Critical
Publication of JP6852252B2 publication Critical patent/JP6852252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/146—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the resistive element surrounding the terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、電子部品及びその製造方法に関する。
キャパシター、インダクター、圧電体素子、バリスター、またはサーミスターなどの小型電子部品は、通常、誘電体からなる本体と、上記本体の内部に配置された内部電極と、上記内部電極と接続されるように本体の表面に配置された外部電極と、を備える。これら電子部品の中でも、キャパシターは、小型でありながらも高容量が保障され、実装が容易であるという利点を有するため、コンピューター、ＰＤＡ、携帯電話などの移動通信装置の電子部品として広く用いられている。
近年、小型電子部品を回路ボードの制限された空間に表面実装する技術（ＳＭＴ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）や、回路ボード内に埋め込む（Ｅｍｂｅｄｄｅｄ）技術が活発に開発されており、そのために、既存の性能は維持しながらも、電子部品のサイズ及び厚さを著しく減少させる技術が要求されている。
本発明の様々な目的の一つは、既存の性能は維持しながらも、サイズ及び厚さを著しく減少させることができる、新しい構造の電子部品及びそれを効率的に製造することができる方法を提供することにある。
本発明により提案する様々な解決手段の一つは、誘電体層と、上記誘電体層を挟んで配置された第１金属層及び第２金属層と、を含む本体部と、上記本体部内に配置され、上記本体部を貫通し、且つ上記第１及び第２金属層とそれぞれ選択的に連結された第１ビア及び第２ビアを含むビア部と、を含み、上記第１及び第２金属層は互いに異なる金属物質を含み、上記本体部は、上記第１金属層と上記第２ビアとの間に配置された第１絶縁膜と、上記第２金属層と上記第１ビアとの間に配置された第２絶縁膜と、上記本体部の最外側に配置された絶縁層とをさらに含み、上記第１絶縁膜および上記第２絶縁膜の材質は熱硬化性樹脂であり、上記絶縁層は感光性絶縁物質を含むフォトレジスト層である、電子部品を提供することである。
本発明により提案する様々な解決手段のもう一つは、基板上に、第１金属層、誘電体層、及び第２金属層を順に形成する段階と、上記第１金属層、上記誘電体層、及び上記第２金属層のうち最外側に形成された層上に絶縁層を形成する段階と、上記第１金属層、上記誘電体層、及び上記第２金属層を貫通する第２ビアホールを形成する段階と、上記第２ビアホールの内壁のうち、上記第１金属層の一部のみを第１エッチング液で選択的にエッチングして第１溝部を形成する段階と、上記第１金属層、上記誘電体層、及び上記第２金属層を貫通する第１ビアホールを形成する段階と、上記第１ビアホールの内壁のうち、上記第２金属層の一部のみを第２エッチング液で選択的にエッチングして第２溝部を形成する段階と、上記第１溝部及び上記第２溝部にそれぞれ絶縁物質を満たして第１絶縁膜及び第２絶縁膜を形成する段階であって、上記第１絶縁膜及び上記第２絶縁膜は、上記第１ビアホール、上記第２ビアホール、上記第１溝部、及び上記第２溝部に満たされた上記絶縁層の材料を除去し、上記第１ビアホール、上記第２ビアホール、上記第１溝部、及び上記第２溝部を上記絶縁物質でコーティングした後、上記第１ビアホール及び上記第２ビアホールに満たされた上記絶縁物質を除去してから、上記第１溝部及び上記第２溝部に満たされた上記絶縁物質を硬化することにより形成される、段階と、上記第１ビアホール及び上記第２ビアホールを導電性物質で満たして第１ビア及び第２ビアを形成する段階と、を含む電子部品の製造方法を提供することである。
本発明により提案する様々な解決手段のさらにもう一つは、基板上に、互いに異なる物質を含む第１金属層及び第２金属層をその間に配置される誘電体層とともに順に形成する段階と、上記第１金属層、上記誘電体層、及び上記第２金属層のうち最外側に形成された層上に絶縁層を形成する段階と、上記第１金属層、第２金属層、及び誘電体層を貫通する第１ビアホールを形成する段階と、上記第１金属層と上記第１ビアホールとの間に第１絶縁膜を形成する段階と、上記第１ビアホールを導電性物質で満たして上記第１金属層、第２金属層、及び誘電体層を貫通し、且つ上記第２金属層と電気的に連結され、上記第１絶縁膜によって上記第１金属層と絶縁される第１ビアを形成する段階と、を含み、上記第１金属層と上記第１ビアホールとの間に第１絶縁膜を形成する段階は、第１エッチング液を用いて、上記第１ビアホールの内壁のうち上記第１金属層の一部をエッチングして第１溝部を形成する段階と、上記第１溝部を絶縁物質で満たして上記第１絶縁膜を形成する段階であって、上記第１絶縁膜は、上記第１ビアホール及び上記第１溝部に満たされた上記絶縁層の材料を除去し、上記第１ビアホール及び上記第１溝部を上記絶縁物質でコーティングした後、上記第１ビアホールに満たされた上記絶縁物質を除去してから、上記第１溝部に満たされた上記絶縁物質を硬化することにより形成される、段階と、を含む、電子部品の製造方法を提供することである。
本発明の様々な効果の一効果は、既存の性能は維持しながらも、サイズ及び厚さを著しく減少させることができる、新しい構造の電子部品及びそれを効率的に製造することができる方法を提供することができる。
この際、本発明で提供する新しい構造の電子部品は、別のパターニング工程を行うことなく、金属層と誘電体層を一括形成した後、ビアを形成することで、金属層と外部電極とを電気的に連結することができる。
また、本発明で提供する新しい構造の電子部品は、内部電極を形成するために、その度に大気中に取り出してフォトリソグラフィまたはシャドウマスクを用いてそれぞれの内部電極を形成する必要がない。
また、本発明で提供する新しい構造の電子部品は、異種材料の金属層のそれぞれを一つのビアにより連結することができるため、内部電極として用いられる金属層を最小のビアにより外部電極と連結することができる。
また、本発明で提供する新しい構造の電子部品は、内部電極として用いられる金属層が本体の内部に形成されたビアにより外部電極と連結されるため、外部電極に印加される応力（Ｓｔｒｅｓｓ）が一方向に集中されることなく分散されることができる。
また、本発明で提供する新しい構造の電子部品は、別の側面加工が不要であるため、チップ（ｃｈｉｐ）単位でなくウェーハー（ｗａｆｅｒ）単位の工程が可能である。
一例による電子部品を概略的に示した斜視図である。 図１の電子部品の概略的なＩ−Ｉ'面の切断断面図である。 図２の電子部品のＡ１領域及びＢ１領域の概略的な拡大断面図である。 図１の電子部品の概略的な一製造例を示す。 図１の電子部品の概略的な一製造例を示す。 図１の電子部品の概略的な一製造例を示す。 図１の電子部品の概略的な一製造例を示す。 他の一例による電子部品を概略的に示した斜視図である。 図８の電子部品の概略的なＩＩ−ＩＩ'面の切断断面図である。 図９の電子部品のＡ２領域及びＢ２領域の概略的な拡大断面図である。 他の一例による電子部品を概略的に示した斜視図である。 図１１の電子部品の概略的なＩＩＩ−ＩＩＩ'面の切断断面図である。 図１１の電子部品の概略的なＩＶ−ＩＶ'面の切断断面図である。 他の一例による電子部品を概略的に示した斜視図である。 図１４の電子部品の概略的なＶ−Ｖ'面の切断断面図である。 電子部品が実装された回路ボードの一例を概略的に示した断面図である。 電子部品が埋め込まれた回路ボードの一例を概略的に示した断面図である。 電子部品が実装された半導体パッケージの一例を概略的に示した断面図である。 電子部品が実装された半導体パッケージの他の一例を概略的に示した断面図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
一方、説明の便宜のために、薄膜キャパシターの構造に基づいて電子部品を説明するが、本発明が必ずしもこれに限定されるものではなく、回路ボードなどに実装または埋め込み可能な他の種類のキャパシター、インダクター、圧電体素子、バリスター、またはサーミスターなどの小型電子部品にも本発明の内容が適用できることは勿論である。
図１は一例による電子部品を概略的に示した斜視図である。
図２は図１の電子部品の概略的なＩ−Ｉ'面の切断断面図である。
図３は図２の電子部品のＡ１領域及びＢ１領域の概略的な拡大断面図である。
図面を参照すると、一例による電子部品１０Ａは、誘電体層２３０と、誘電体層２３０を挟んで配置された第１金属層２１０及び第２金属層２２０と、を含む本体部２００と、本体部２００内に配置され、本体部２００を貫通し、且つ第１及び第２金属層２１０、２２０とそれぞれ選択的に連結された第１ビア２５１及び第２ビア２５２を含むビア部２５０と、本体部２００上に配置され、第１及び第２ビア２５１、２５２とそれぞれ連結された第１外部電極３０１及び第２外部電極３０２を含む電極部３００と、を含む。この際、第１金属層２１０及び第２金属層２２０は互いに異なる金属物質を含む。
一般に、電子部品、例えば、キャパシター、インダクター、圧電体素子、バリスター、またはサーミスターなどの小型電子部品は、上述のように、誘電体からなる本体と、本体の内部に配置された内部電極と、上記内部電極と接続されるように本体の表面に配置された外部電極と、を備える。この際、内部電極は、通常、誘電体を挟んで本体の任意の互いに異なる二つ以上の面を介して交互に引き出されており、この本体の外面には、交互に引き出された内部電極とそれぞれ連結されるように外部電極がそれぞれ配置される。
ところが、このような構造の小型電子部品は、内部電極と誘電体層を一括積層する前に、それぞれの内部電極を誘電体層にパターニングする工程が必要である。この際、それぞれの内部電極は、その度に大気中に取り出してフォトリソグラフィまたはシャドウマスクを用いて形成しなければならない。すなわち、工程が複雑であり、工程コストがやや過度になる恐れがある。
また、このような構造の小型電子部品において、内部電極は、通常、誘電体を挟んで本体の任意の互いに異なる二つ以上の面を介して交互に引き出されており、この本体の外面には、交互に引き出された内部電極とそれぞれ連結されるように外部電極がそれぞれ配置されるため、外部電極に印加される応力（Ｓｔｒｅｓｓ）が一方向に集中される恐れがある。これにより、内部電極と外部電極との間で界面剥離が発生し得る。
これに対し、一例による電子部品、例えば、薄膜キャパシターは、別のパターニング工程を行うことなく、金属層と誘電体層を一括形成した後、ビアを形成することで、金属層と外部電極とを電気的に連結することができる。また、内部電極を形成するために、その度に大気中に取り出してフォトリソグラフィまたはシャドウマスクを用いてそれぞれの内部電極を形成する必要がない。さらに、別の本体側面加工が不要であるため、チップ（ｃｈｉｐ）単位でなくウェーハー（ｗａｆｅｒ）単位の工程が可能である。したがって、工程がより簡単であり、工程コストの低減が可能である。
また、一例による電子部品、例えば、薄膜キャパシターは、異種材料の金属層のそれぞれを一つのビアにより連結することができるため、内部電極として用いられる金属層を最小のビアにより外部電極と連結することができる。必要に応じて、後述するようにビアのサイズや数を調節することができ、これにより直流抵抗（ＥＳＲ）を調節することができるなど、本体内部の設計自由度が非常に高い。
また、一例による電子部品、例えば、薄膜キャパシターは、内部電極として用いられる金属層が本体の内部に形成されたビアにより外部電極と連結されるため、外部電極に印加される応力（Ｓｔｒｅｓｓ）が一方向に集中されることなく分散されることができる。したがって、金属層と電極との界面剥離を防止することができる。
以下、図面を参照して、一例による電子部品を構成するそれぞれの構成についてより詳細に説明する。
本体部２００は電子部品１００の基本形状を提供する。本体部２００の形状は特に制限されるものではなく、例えば、図示するように略六面体形状からなることができる。例えば、本体部２００は、第１方向に対向する第１面及び第２面、第２方向に対向し、上記第１面と第２面を連結する第３面及び第４面、第３方向に対向し、第１面と第２面を連結する第５面及び第６面を有することができる。焼成過程中における本体部２００の物質の焼成収縮により、本体部２００が完全な直線からなる六面体形状を有しないこともあり、必要に応じて角部を研磨する工程を行うため、本体部２００の角部分が丸みを帯びることもあるが、実質的に六面体形状を有することができる。
本体部２００は、基本的に、複数の金属層２１０、２２０と、複数の金属層２１０、２２０の間に配置される複数の誘電体層２３０と、を含む。複数の金属層２１０、２２０は、互いに異なる金属物質を含む第１金属層２１０及び第２金属層２２０を含み、第１金属層２１０と第２金属層２２０は誘電体層２３０を挟んで交互に積層される。複数の誘電体層２３０は、基本的に第１金属層２１０と第２金属層２２０との間に配置されるが、これに限定されるものではなく、第１金属層２１０の下部または第２金属層２２０の上部にも配置されることができる。複数の金属層２１０、２２０及び複数の誘電体層２３０の数は特に限定されず、設計事項によって変わることができ、その厚さも設計事項によって変わることができる。
本体部２００を構成する複数の金属層２１０、２２０は、電子部品の内部電極の役割を担う。複数の金属層２１０、２２０は、互いに異なる金属物質を含む第１金属層２１０及び第２金属層２２０を含む。第１金属層２１０及び第２金属層２２０は互いに重なって容量を形成する。第１金属層２１０及び第２金属層２２０には、それぞれ第１外部電極３０１及び第２外部電極３０２を介して反対極性の電圧が印加される。第１金属層２１０及び第２金属層２２０の金属物質が異なる際にのみ、後述する工程で選択的エッチングが可能である。第１金属層２１０及び第２金属層２２０の金属物質の組み合わせは、選択的エッチングが可能な組み合わせであれば何れも可能である。
第１金属層２１０及び第２金属層２２０に用いられることができる金属物質の組み合わせの様々な例を下記表１に示した。このような組み合わせを用いる場合、ビアホールの内部で金属層が選択的に容易にエッチングされる。但し、これは例示に過ぎず、選択的エッチングが可能な組み合わせであれば、この他にも、他の金属層の組み合わせが用いられることができることは勿論である。また、第１金属層２１０及び第２金属層２２０が、下記組み合わせで用いられた金属物質以外に、他の金属物質をさらに含んでもよいことは勿論である。
Figure 0006852252
本体部２００を構成する複数の誘電体層２３０は、高い誘電率を有するセラミック粉末を含むことができる。この際、セラミック粉末としては、例えば、チタン酸バリウム（ＢＴ）系粉末、チタン酸バリウムストロンチウム（ＢＳＴ）系粉末などを用いることができるが、これに限定されるものではなく、他の公知のセラミック粉末を用いてもよいことは勿論である。
本体部２００の最外側、すなわち、最上側には、必要に応じて絶縁層２４０が配置されることができる。絶縁層２４０は、金属層２１０、２２０を外部から保護する役割を担うとともに、外部電極３０１、３０２を形成するためのパターンを提供する役割を担う。絶縁層２４０としては、絶縁物質を含むものであれば如何なる材料も用いられることができるが、フォトリソグラフィ法を用いるためには、感光性絶縁（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ：ＰＩＤ）物質を含むことが好ましい。
本体部２００の内部には、本体部２００を貫通し、且つ第１金属層２１０及び第２金属層２２０とそれぞれ選択的に連結される第１ビア２５１及び第２ビア２５２を含むビア部２５０が配置される。第１ビア２５１及び第２ビア２５２はそれぞれ、第１及び第２外部電極３０１、３０２と連結される。その結果、第１金属層２１０、第１ビア２５１、及び第１外部電極３０１が電気的に連結される。また、第２金属層２２０、第２ビア２５２、及び第２外部電極３０２が電気的に連結される。第１ビア２５１は第２金属層２２０とは電気的に絶縁される。第２ビア２５２は第１金属層２１０とは電気的に絶縁される。その結果、第１金属層２１０、第２ビア２５２、及び第２外部電極３０２が電気的に絶縁される。また、第２金属層２２０、第１ビア２５１、及び第１外部電極３０１が電気的に絶縁される。第１ビア２５１及び第２ビア２５２の水平断面形状は、特に限定されず、例えば、略互いに同一または異なる直径Ｄ１、Ｄ２を有する円形状であることができるが、これに限定されるものではなく、楕円形状、四角形状などの何れも適用可能である。第１ビア２５１及び第２ビア２５２は、導電性物質、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、またはこれらの合金などを含むことができる。
本体部２００を構成する複数の金属層２１０、２２０は、複数の絶縁膜２１５、２２５により複数のビア２５１、２５２と選択的に絶縁される。例えば、第１金属層２１０は、第１金属層２１０と第２ビア２５２との間に配置された第１絶縁膜２１５により第２ビア２５２とは電気的に絶縁される。また、第２金属層２２０は、第２金属層２２０と第１ビア２５１との間に配置された第２絶縁膜２２５により第１ビア２５１とは電気的に絶縁される。第１絶縁膜２１５は、第１金属層２１０と同一層に配置され、該当層で第２ビア２５２を囲む。第２絶縁膜２２５は、第２金属層２２０と同一層に配置され、該当層で第１ビア２５１を囲む。第１絶縁膜２１５の第１金属層２１０と接する面はラウンド状を有し、例えば、その角部が略半径Ｒ１を有するラウンド状を有することができる。第２絶縁膜２２５の第２金属層２２０と接する面もラウンド状を有し、例えば、その角部が略半径Ｒ２を有するラウンド状を有することができる。第１絶縁膜２１５及び第２絶縁膜２２５の材質は、特に限定されず、絶縁が可能なものであれば如何なる材質も適用できる。例えば、公知の熱硬化性樹脂、例えば、エポキシ樹脂、ポリイミド樹脂などが用いられることができるが、これに限定されるものではない。
本体部２００の外部には、第１ビア２５１及び第２ビア２５２により第１金属層２１０及び第２金属層２２０とそれぞれ連結される第１外部電極３０１及び第２外部電極３０２を含む電極部３００が配置される。第１外部電極３０１及び第２外部電極３０２は、本体部２００の最上側に配置された絶縁層２４０上に互いに離隔して配置されることができるが、これに限定されるものではない。第１外部電極３０１及び第２外部電極３０２は、導電性物質、例えば、第１ビア２５１及び第２ビア２５２と同様に、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、またはこれらの合金などを含むことができ、形成方法によっては、全部または一部が第１ビア２５１及び第２ビア２５２と一体化されることもできる。第１外部電極３０１及び第２外部電極３０２は、多重層で構成されることもでき、例えば、銅（Ｃｕ）層及びニッケル（Ｎｉ）／スズ（Ｓｎ）層で構成されてもよく、銅（Ｃｕ）層、導電性エポキシ（ｅｐｏｘｙ）樹脂層、及びニッケル（Ｎｉ）／スズ（Ｓｎ）層で構成されてもよいが、これに限定されるものではない。一方、電子部品１０Ａの電子機器への適用形態によっては、電極部３００が省略された形態や、また他の形態、例えば、本体部２００の側面を覆う形態で配置されてもよい。
本体部２００の外部には、必要に応じて、本体部２００を支持する支持部１００が配置されることができる。支持部１００としては通常の基板１００が用いられることができ、基板１００は本体部２００の最下側に配置されることができる。通常、本体部２００は薄膜に形成されるため、電子部品１０Ａの剛性を維持するために、このような基板１００が用いられることができる。基板１００の材質は特に制限されず、金属材質であってもよく、セラミック材質であってもよく、ガラス材質であってもよい。大量生産するための目的で、基板１００はシリコン（Ｓｉ）ウェーハー（ｗａｆｅｒ）であってもよい。
図４から図７は図１の電子部品の概略的な一製造例を示す。
図面を参照すると、一例による電子部品１０Ａの製造方法は、基板１００上に第１金属層２１０、誘電体層２３０、及び第２金属層２２０を順に形成する段階と、第１金属層２１０、誘電体層２３０、及び第２金属層２２０を貫通する第２ビアホール２５２Ｈを形成する段階と、第２ビアホール２５２Ｈの内壁のうち、第１金属層２１０の一部のみを第１エッチング液で選択的にエッチングして第１溝部２１５Ｈを形成する段階と、第１金属層２１０、誘電体層２３０、及び第２金属層２２０を貫通する第１ビアホール２５１Ｈを形成する段階と、第１ビアホール２５１Ｈの内壁のうち、上記第１金属層２１０の一部のみを第２エッチング液で選択的にエッチングして第２溝部２２５Ｈを形成する段階と、第１溝部２１５Ｈ及び第２溝部２２５Ｈにそれぞれ絶縁物質を満たして第１絶縁膜２１５及び第２絶縁膜２２５を形成する段階と、第１ビアホール２５１Ｈ及び上記第２ビアホール２５２Ｈを導電性物質で満たして第１ビア２５１及び第２ビア２５２を形成する段階と、第１ビア２５１及び第２ビア２５２とそれぞれ連結される第１外部電極３０１及び第２外部電極３０２を形成する段階と、を含む。
以下、図面を参照して一例による電子部品の製造方法を構成する工程についてより詳細に説明するが、上述の内容と重複される内容は省略する。
工程１００１を参照すると、先ず、基板１００を準備する。基板１００は大容量サイズのものであることができ、これを用いて、複数の本体部２００を同時に形成し、これを個別チップに切断することで、一回の工程により複数の電子部品１０Ａを製造することもできる。
工程１００２を参照すると、基板１００上に第１金属層２１０を形成する。第１金属層２１０は公知の蒸着工程により形成することができる。例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などにより形成することができるが、これに限定されるものではない。
工程１００３を参照すると、第１金属層２１０上に誘電体層２３０を形成する。誘電体層２３０は、セラミック粉末を含むスラリーを第１金属層２１０上に塗布及び乾燥することで形成することができる。または、第１金属層２１０の形成と同様に、公知の蒸着工程により形成することができる。例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などにより形成することができるが、これに限定されるものではない。必要に応じて、セラミック粉末を含むスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥することで複数個の別のセラミックグリーンシートを製造した後、これらをそれぞれ必要に応じて積層する方法により形成することもできる。
工程１００４を参照すると、誘電体層２３０上に第２金属層２２０を形成する。第２金属層２２０も公知の蒸着工程により形成することができる。例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などにより形成することができるが、これに限定されるものではない。
工程１００５を参照すると、設計事項に応じて、工程１００２〜１００４を適宜繰り返して、第１金属層２１０、誘電体層２３０、及び第２金属層２２０をさらに形成する。図面に図示したものよりも多く形成してもよく、場合によっては、工程１００５なしに工程１００２〜１００４のみにより本体を形成してもよい。
工程１００６を参照すると、形成された第１金属層２１０、誘電体層２３０、及び第２金属層２２０のうち最上側に配置された層上に絶縁層２４０を形成する。絶縁層２４０はフォトレジスト層であることができ、必要に応じて、公知のフォトリソグラフィ法により、絶縁層２４０に第２ビア２５２を形成するための第２予備ホールパターン２４２Ｈを形成することができる。
工程１００７を参照すると、絶縁層２４０に形成した第２予備ホールパターン２４２Ｈを用いて、第１金属層２１０、誘電体層２３０、及び第２金属層２２０を貫通する第２ビアホール２５２Ｈを形成する。第２ビアホール２５２Ｈは、レーザー及び／または機械的ドリル加工などにより形成することができる。または、第１金属層２１０、誘電体層２３０、及び第２金属層２２０を全てエッチングすることができる公知のエッチング液を用いて形成してもよい。その他にも、他の公知の方法により形成することができる。
工程１００８を参照すると、第１金属層２１０のみを選択的にエッチングする第１エッチング液を用いて、第２ビアホール２５２Ｈの内壁のうち第１金属層２１０の一部をエッチングして第１溝部２１５Ｈを形成する。第１溝部２１５Ｈは、第１金属層２１０が除去されて形成されたものであり、第１金属層２１０と接する面は、上述のようにラウンド状であることができる。第１金属層２１０と異なる金属物質を含む第２金属層２２０及び誘電体層２３０は実質的にエッチングされない。すなわち、第１エッチング液としては、第１金属層２１０のみを選択的にエッチングすることができるエッチング液を用いる。選択的エッチングは、金属の性質に応じて決まる。したがって、第１エッチング液としては、上述の第１金属層２１０と第２金属層２２０の組み合わせに応じて、市販されている適切なエッチング液を用いることができる。上記第１エッチング液は、上記第２金属層及び上記誘電体層をエッチングする速度よりも遥かに速い速度、例えば、１０倍以上の速度で上記第１金属層をエッチングするものであってもよい。
工程１００９を参照すると、第２予備ホールパターン２４２Ｈ、第２ビアホール２５２Ｈ、及び第１溝部２１５Ｈを絶縁層２４０材料で満たす。第２絶縁層２４０には、必要に応じて、公知のフォトリソグラフィ法により、第１ビア２５１を形成するための第１予備ホールパターン２４１Ｈを形成することができる。
工程１０１０を参照すると、絶縁層２４０に形成した第１予備ホールパターン２４１Ｈを用いて、第１金属層２１０、誘電体層２３０、及び第２金属層２２０を貫通する第１ビアホール２５１Ｈを形成する。第１ビアホール２５１Ｈは、レーザー及び／または機械的ドリル加工などにより形成することができる。または、第１金属層２１０、誘電体層２３０、及び第２金属層２２０を全てエッチングすることができる公知のエッチング液を用いて形成してもよい。その他にも、他の公知の方法により形成することができる。
工程１０１１を参照すると、第２金属層２２０のみを選択的にエッチングする第２エッチング液を用いて、第１ビアホール２５１Ｈの内壁のうち第２金属層２２０の一部をエッチングして第２溝部２２５Ｈを形成する。第２溝部２２５Ｈは、第２金属層２２０が除去されて形成されたものであり、第２金属層２２０と接する面は、上述のようにラウンド状であることができる。第２金属層２２０と異なる金属物質を含む第１金属層２１０及び誘電体層２３０は実質的にエッチングされない。すなわち、第２エッチング液としては、第２金属層２２０のみを選択的にエッチングすることができるエッチング液を用いる。選択的エッチングは、金属の性質に応じて決まる。したがって、第２エッチング液としては、上述の第１金属層２１０と第２金属層２２０の組み合わせに応じて、市販されている適切なエッチング液を用いることができる。上記第２エッチング液は、上記第１金属層及び上記誘電体層をエッチングする速度よりも遥かに速い速度、例えば、１０倍以上の速度で上記第２金属層をエッチングするものであってもよい。
工程１０１２を参照すると、第１予備ホールパターン２４１Ｈ、第１ビアホール２５１Ｈ、及び第２溝部２２５Ｈを絶縁層２４０材料で満たす。但し、これは選択的な工程であり、必要に応じて省略することができる。
工程１０１３を参照すると、第１予備ホールパターン２４１Ｈ、第２予備ホールパターン２４２Ｈ、第１ビアホール２５１Ｈ、第２ビアホール２５２Ｈ、第１溝部２１５Ｈ、及び第２溝部２２５Ｈに満たされた絶縁層２４０材料を除去する。これは、絶縁層２４０のみを除去することができる公知のエッチング液を用いて行うことができる。
工程１０１４を参照すると、第１予備ホールパターン２４１Ｈ、第２予備ホールパターン２４２Ｈ、第１ビアホール２５１Ｈ、第２ビアホール２５２Ｈ、第１溝部２１５Ｈ、及び第２溝部２２５Ｈを絶縁物質でコーティングした後、第１予備ホールパターン２４１Ｈ、第２予備ホールパターン２４２Ｈ、第１ビアホール２５１Ｈ、及び第２ビアホール２５２Ｈに満たされた絶縁物質を除去してから、硬化する方法により、第１溝部２１５Ｈ及び第２溝部２２５Ｈを満たす第１絶縁膜２１５及び第２絶縁膜２２５を形成する。但し、その他の方法により第１溝部２１５Ｈ及び第２溝部２２５Ｈを満たして第１絶縁膜２１５及び第２絶縁膜２２５を形成してもよい。
工程１０１５を参照すると、第１予備ホールパターン２４１Ｈ、第２予備ホールパターン２４２Ｈ、第１ビアホール２５１Ｈ、及び第２ビアホール２５２Ｈを導電性物質で満たして第１ビア２５１及び第２ビア２５２を形成する。第１予備ホールパターン２４１Ｈ、第２予備ホールパターン２４２Ｈ、第１ビアホール２５１Ｈ、及び第２ビアホール２５２Ｈを導電性物質で満たす方法としては、特に限定されず、公知の金属ペースト印刷を用いてもよく、公知の金属メッキ工程を用いてもよい。
工程１０１６を参照すると、第１ビア２５１及び第２ビア２５２とそれぞれ連結される第１外部電極３０１及び第２外部電極３０２を形成する。第１外部電極３０１及び第２外部電極３０２も、公知の金属ペースト印刷、または公知の金属メッキ工程により形成することができる。場合によっては、第１ビア２５１及び第２ビア２５２と同時に形成してもよいが、これに限定されるものではない。
図８は他の一例による電子部品を概略的に示した斜視図である。
図９は図８の電子部品の概略的なＩＩ−ＩＩ'面の切断断面図である。
図１０は図９の電子部品のＡ２領域及びＢ２領域の概略的な拡大断面図である。
図面を参照すると、他の一例による電子部品１０Ｂも、誘電体層２３０と、誘電体層２３０を挟んで配置された第１金属層２１０及び第２金属層２２０と、を含む本体部２００と、本体部２００内に配置され、本体部２００を貫通し、且つ第１及び第２金属層２１０、２２０とそれぞれ選択的に連結された第１ビア２５１及び第２ビア２５２を含むビア部２５０と、本体部２００上に配置され、第１及び第２ビア２５１、２５２とそれぞれ連結された第１外部電極３０１及び第２外部電極３０２を含む電極部３００と、を含む。この際、第１金属層２１０及び第２金属層２２０は互いに異なる金属物質を含む。
以下、図面を参照して他の一例による電子部品を構成するそれぞれの構成についてより詳細に説明するが、重複される内容は省略する。
電子部品１０Ａ、１０Ｂは、第１ビア２５１及び第２ビア２５２のサイズによって、その直流抵抗（ＥＳＲ）特性が変わることができる。例えば、他の一例による電子部品１０Ｂは、第１ビア２５１及び第２ビア２５２がそれぞれ、一例による電子部品１０Ａの第１ビア２５１及び第２ビア２５２の直径Ｄ１、Ｄ２より大きい直径Ｄ３、Ｄ４を有し、これにより、一例による電子部品１０Ａの場合に比べて直流抵抗（ＥＳＲ）が小さくなることができる。これは、直流抵抗（ＥＳＲ）が内部電極と外部電極との接触面の面積に反比例する傾向を有するためである。すなわち、接触面の面積が増加すると、直流抵抗（ＥＳＲ）は減少する傾向を有する。本発明では、金属層２１０、２２０とビア２５１、２５２との接触面の面積が、結局は内部電極と外部電極との接触面であるとみなすことができるため、ビア２５１、２５２のサイズに応じて直流抵抗（ＥＳＲ）を調節することができる。
一方、ビア２５１、２５２が占める面積が大きくなるほど、第１金属層２１０及び第２金属層２２０が重なる面積が小さくなり得る。この点を考慮して、ビアのサイズを適切に制御して本体部２００の内部を設計することができる。すなわち、本発明による電子部品は、内部電極の役割を担う金属層２１０、２２０と外部電極３０１、３０２とをビア２５１、２５２により選択的に連結するため、金属層２１０、２２０の層数に応じてビア２５１、２５２を独立して設計することができる。したがって、所望の設計数値に応じて、直流抵抗（ＥＳＲ）を容易に調節することができる。
その他の構成についての説明は上述のとおりである。例えば、他の一例による電子部品１０Ｂの場合も、第１絶縁膜２１５及び第２絶縁膜２２５の第１金属層２１０及び第２金属層２２０と接する面がラウンド状を有し、例えば、そのそれぞれの角部が略半径Ｒ３、Ｒ４を有するラウンド状を有することができる。
他の一例による電子部品１０Ｂの製造方法は、上述の一例による電子部品１０Ａの製造方法において、ビア２５１、２５２のサイズを調節すること以外は同一であるため、詳細な説明は省略する。
図１１は他の一例による電子部品を概略的に示した斜視図である。
図１２は図１１の電子部品の概略的なＩＩＩ−ＩＩＩ'面の切断断面図である。
図１３は図１１の電子部品の概略的なＩＶ−ＩＶ'面の切断断面図である。
図面を参照すると、他の一例による電子部品１０Ｃも、誘電体層２３０と、誘電体層２３０を挟んで配置された第１金属層２１０及び第２金属層２２０と、を含む本体部２００と、本体部２００内に配置され、本体部２００を貫通し、且つ第１及び第２金属層２１０、２２０とそれぞれ選択的に連結された第１ビア２５１及び第２ビア２５２を含むビア部２５０と、本体部２００上に配置され、第１及び第２ビア２５１、２５２とそれぞれ連結された第１外部電極３０１及び第２外部電極３０２を含む電極部３００と、を含む。この際、第１金属層２１０及び第２金属層２２０は互いに異なる金属物質を含む。
以下、図面を参照して他の一例による電子部品を構成するそれぞれの構成についてより詳細に説明するが、重複される内容は省略する。
電子部品１０Ａ、１０Ｃは、第１ビア２５１及び第２ビア２５２の数によっても直流抵抗（ＥＳＲ）特性が変わることができる。例えば、他の一例による電子部品１０Ｃは、第１ビア２５１及び第２ビア２５２がそれぞれ、一例による電子部品１０Ａの第１ビア２５１及び第２ビア２５２より多数で構成されることができ、これにより、一例による電子部品１０Ａの場合に比べて直流抵抗（ＥＳＲ）が小さくなることができる。これは、上述のように、直流抵抗（ＥＳＲ）が内部電極と外部電極との接触面の面積に反比例する傾向を有するためである。すなわち、接触面の面積が増加すると、直流抵抗（ＥＳＲ）は減少する傾向を有する。本発明では、金属層２１０、２２０とビア２５１、２５２との接触面の面積が、結局は内部電極と外部電極との接触面であるとみなすことができるため、ビア２５１、２５２の数に応じて直流抵抗（ＥＳＲ）を調節することができる。
一方、ビア２５１、２５２の数が多くなるほど、第１金属層２１０及び第２金属層２２０が重なる面積が小さくなり得る。この点を考慮して、ビアの数を適切に制御して本体部２００の内部を設計することができる。すなわち、上述のように、本発明による電子部品は、内部電極の役割を担う金属層２１０、２２０と外部電極３０１、３０２とをビア２５１、２５２により選択的に連結するため、金属層２１０、２２０の層数に応じてビア２５１、２５２を独立して設計することができる。したがって、所望の設計数値に応じて、直流抵抗（ＥＳＲ）を容易に調節することができる。
一方、第１ビア２５１を構成する複数のビアの全てが第１金属層２１０と選択的に連結される。すなわち、第１ビア２５１を構成する複数のビアの全てが、それらと第２金属層２２０との間に第２絶縁膜２２５が配置されることにより、第２金属層２２０とは電気的に絶縁される。第２ビア２５２を構成する複数のビアの全てが第２金属層２２０と選択的に連結される。すなわち、第２ビア２５２を構成する複数のビアの全てが、それらと第１金属層２１０との間に第１絶縁膜２１５が配置されることにより、第１金属層２１０とは電気的に絶縁される。第１ビア２５１を構成する複数のビアの全てが第１外部電極３０１と連結される。その結果、第１金属層２１０が様々なルートを介して第１外部電極３０１と電気的に連結される。第２ビア２５２を構成する複数のビアの全てが第２外部電極３０２と連結される。その結果、第２金属層２２０が様々なルートを介して第２外部電極３０２と電気的に連結される。
その他の構成についての説明は上述のとおりである。例えば、他の一例による電子部品１０Ｃの場合も、第１絶縁膜２１５及び第２絶縁膜２２５の第１金属層２１０及び第２金属層２２０と接する面がラウンド状を有することができる。
他の一例による電子部品１０Ｃの製造方法は、上述の一例による電子部品１０Ａの製造方法において、ビア２５１、２５２の数を調節すること以外は同一であるため、詳細な説明は省略する。
図１４は他の一例による電子部品を概略的に示した斜視図である。
図１５は図１４の電子部品の概略的なＶ−Ｖ'面の切断断面図である。
図面を参照すると、他の一例による電子部品１０Ｄも、誘電体層２３０と、誘電体層２３０を挟んで配置された第１金属層２１０及び第２金属層２２０と、を含む本体部２００と、本体部２００内に配置され、本体部２００を貫通し、且つ第１及び第２金属層２１０、２２０とそれぞれ選択的に連結された第１ビア２５１及び第２ビア２５２を含むビア部２５０と、本体部２００上に配置され、第１及び第２ビア２５１、２５２とそれぞれ連結された第１外部電極３０１及び第２外部電極３０２を含む電極部３００と、を含む。この際、第１金属層２１０及び第２金属層２２０は互いに異なる金属物質を含む。
以下、図面を参照して他の一例による電子部品を構成するそれぞれの構成についてより詳細に説明するが、重複される内容は省略する。
電子部品１０Ａ〜１０Ｄは、第１外部電極３０１及び第２外部電極３０２の配置形態が特に制限されない。例えば、電子部品１０Ａ〜１０Ｃのように、第１外部電極３０１及び第２外部電極３０２が第１方向を基準として互いに離隔するように配置されてもよく、また、電子部品１０Ｄのように、第１外部電極３０１及び第２外部電極３０２が第２方向を基準として互いに離隔するように配置されてもよい。内部設計に応じて、または適用される電子機器の種類に応じて、または電子機器に適用される形態に応じて、このように外部電極３０１、３０２の配置形態を変えることができるという利点がある。
その他の構成についての説明は上述のとおりである。例えば、他の一例による電子部品１０Ｄの場合も、第１絶縁膜２１５及び第２絶縁膜２２５の第１金属層２１０及び第２金属層２２０と接する面がラウンド状を有することができる。また、ビア２５１、２５２のサイズや数を調節することもできる。
他の一例による電子部品１０Ｄの製造方法は上述の一例による電子部品１０Ａの製造方法において、外部電極３０１、３０２の配置形態を調節すること以外は同一であるため、詳細な説明は省略する。
図１６は電子部品が実装された回路ボードの一例を概略的に示した断面図である。
一例による電子部品が実装された回路ボードは、回路ボード３０と、回路ボード３０上に実装された集積回路素子（ＩＣ）２０と、回路ボード３０上に実装された電子部品１０と、を含む。回路ボード３０には、回路パターン３１、３２が形成されており、これらにより集積回路素子２０と電子部品１０とが電気的に連結される。
以下、図面を参照して一例による電子部品が実装された回路ボードを構成するそれぞれの構成についてより詳細に説明するが、重複される内容は省略する。
回路ボード３０は公知のプリント回路ボード（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）であることができる。例えば、電子機器のメインボード、パッケージのインターポーザー基板などであることができるが、これに限定されるものではない。第１回路パターン３１はグランドパターン（ＧＮＤ）であり、第２回路パターン３２はパワー（Ｐｏｗｅｒ）パターンであることができる。電子部品１０は、例えば、キャパシターであって、集積回路素子２０のグランド及びパワーネットワークのノイズ（Ｎｏｉｓｅ）を除去することができるが、これに限定されるものではない。上述の電子部品が実装された回路ボードは様々な例示の一例に過ぎず、本発明の電子部品１０が、これと類似した他の形態で回路ボード３０上に実装されて多様に用いられることができることは勿論である。
図１７は電子部品が埋め込まれた回路ボードの一例を概略的に示した断面図である。
一例による電子部品が埋め込まれた回路ボードは、回路ボード３０と、回路ボード３０上に実装された集積回路素子（ＩＣ）２０と、回路ボード３０内に埋め込まれた電子部品１０と、を含む。回路ボード３０には回路パターン３１、３２が形成されており、これらにより集積回路素子２０と電子部品１０とが電気的に連結される。
以下、図面を参照して一例による電子部品が埋め込まれた回路ボードを構成するそれぞれの構成についてより詳細に説明するが、重複される内容は省略する。
回路ボード３０は同様に公知のプリント回路ボード（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）であることができる。例えば、電子機器のメインボード、パッケージのインターポーザー基板などであることができるが、これに限定されるものではない。第１回路パターン３１はグランドパターン（ＧＮＤ）であり、第２回路パターン３２はパワー（Ｐｏｗｅｒ）パターンであることができる。電子部品１０は、上記のように回路ボード３０内に埋め込まれており、例えば、キャパシターであって、集積回路素子２０のグランド及びパワーネットワークのノイズ（Ｎｏｉｓｅ）を除去することができるが、これに限定されるものではない。上述の電子部品が埋め込まれた回路ボードは様々な例示の一例に過ぎず、本発明の電子部品１０が、これと類似した他の形態で回路ボード３０に埋め込まれて多様に用いられることができることは勿論である。
図１８は電子部品が実装された半導体パッケージの一例を概略的に示した断面図である。
一例による電子部品が実装された半導体パッケージは、半導体パッケージ５０と、半導体パッケージ上に表面実装（ＳＭＴ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）された電子部品１０と、を含む。半導体パッケージ５０は基本的に半導体チップ５１を含み、電子部品１０は半導体パッケージ５０上に実装されてその半導体チップ５１と電気的に連結される。電子部品１０は、公知のモールディング材料、例えば、エポキシモールディング物質（ＥＭＣ：Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）などにより封止されて保護されることができる。
以下、図面を参照して一例による電子部品が実装された半導体パッケージを構成するそれぞれの構成についてより詳細に説明するが、重複される内容は省略する。
半導体パッケージ５０は、半導体チップ５１の電極パッドを再分配して電子機器の回路ボードに実装または埋め込むためのものであって、半導体チップ５１は、図面のようにフェイスダウン（ｆａｃｅ−ｄｏｗｎ）の形態でパッケージされてもよく、図面と異なってフェイスアップ（ｆａｃｅ−ｕｐ）の形態でパッケージされてもよい。電子部品１０は、半導体パッケージ５０の再配線層と連結されて半導体チップ５１と電気的に連結されており、例えば、キャパシターであって、半導体チップ５１のグランド及びパワーネットワークのノイズ（Ｎｏｉｓｅ）を除去することができるが、これに限定されるものではない。上述の電子部品が実装された半導体パッケージは様々な例示の一例に過ぎず、本発明の電子部品１０が、これと類似した他の形態で半導体パッケージ５０に実装されて多様に用いられることができることは勿論である。
図１９は電子部品が実装された半導体パッケージの他の一例を概略的に示した断面図である。
他の電子部品が実装された半導体パッケージは、第１半導体パッケージ５０と、第１半導体パッケージ５０上に積層された第２半導体パッケージ６０と、第１半導体パッケージ５０の下面に表面実装（ＳＭＴ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）された電子部品１０と、を含む。第１半導体パッケージ５０及び第２半導体パッケージ６０は基本的に第１半導体チップ５１及び第２半導体チップ６１を含み、電子部品１０は、第１半導体パッケージ５０の下面に実装され、その第１半導体チップ５１及び／または第２半導体チップ６１と電気的に連結される。
以下、図面を参照して他の一例による電子部品が実装された半導体パッケージを構成するそれぞれの構成についてより詳細に説明するが、重複される内容は省略する。
第１半導体パッケージ５０及び第２半導体パッケージ６０はそれぞれ、第１半導体チップ５１及び第２半導体チップ６１の電極パッドを再分配して電子機器の回路ボードに実装または埋め込むためのものであって、第１半導体チップ５１及び第２半導体チップ６１は、フェイスダウン（ｆａｃｅ−ｄｏｗｎ）の形態でパッケージされてもよく、フェイスアップ（ｆａｃｅ−ｕｐ）の形態でパッケージされてもよい。電子部品１０は、第１半導体パッケージ５０の再配線層と連結されて第１半導体チップ５１及び／または第２半導体チップ６１と電気的に連結されており、例えば、キャパシターで、半導体チップ５１のグランド及びパワーネットワークのノイズ（Ｎｏｉｓｅ）を除去することができるが、これに限定されるものではない。
第１半導体チップ５１は、セントラルプロセッサー（例えば、ＣＰＵ）、グラフィックプロセッサー（例えば、ＧＰＵ）、デジタル信号プロセッサー、暗号化プロセッサー、マイクロプロセッサー、マイクロコントローラーなどのアプリケーションプロセッサーチップなどであることができ、第２半導体チップ６１は、揮発性メモリー（例えば、ＤＲＡＭ）、不揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップであることができるが、これに限定されるものではない。
上述の電子部品が実装された半導体パッケージは様々な例示の一例に過ぎず、本発明の電子部品１０が、これと類似した他の形態で半導体パッケージ５０に実装されて多様に用いられることができることは勿論である。
本発明で用いられた上部、上面、上側などは、便宜のために、第３方向において支持部の基板から離れる方向を基準として用い、下部、下面、下側などは、便宜のために、第３方向において支持部の基板に向く方向を基準として用いた。また、側部、側面などは、便宜のために、第１方向または第２方向の任意の方向を基準として用いた。但し、これは説明の便宜のために方向を定義したものであって、特許請求の範囲がこの方向についての記載により特に限定されるものではないことは勿論である。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
本願によれば、以下の各項目もまた開示される。
［項目１］
誘電体層と、上記誘電体層を挟んで配置された第１金属層及び第２金属層と、を含む本体部と、
上記本体部内に配置され、上記本体部を貫通し、且つ上記第１及び第２金属層とそれぞれ選択的に連結された第１ビア及び第２ビアを含むビア部と、を含み、
上記第１及び第２金属層は互いに異なる金属物質を含む、電子部品。
［項目２］
上記本体部は、
上記第１金属層と上記第２ビアとの間に配置された第１絶縁膜と、
上記第２金属層と上記第１ビアとの間に配置された第２絶縁膜と、をさらに含む、項目１に記載の電子部品。
［項目３］
上記第１ビアは、上記第２絶縁膜により上記第２金属層と電気的に絶縁され、
上記第２ビアは、上記第１絶縁膜により上記第１金属層と電気的に絶縁される、項目２に記載の電子部品。
［項目４］
上記第１絶縁膜は、上記第１金属層と同一層に配置され、上記第２ビアを囲み、
上記第２絶縁膜は、上記第２金属層と同一層に配置され、上記第１ビアを囲む、項目２または３に記載の電子部品。
［項目５］
上記第１絶縁膜の上記第１金属層と接する面の角部、及び上記第２絶縁膜の上記第２金属層と接する面の角部はラウンド状を有する、項目２〜４のいずれか一項に記載の電子部品。
［項目６］
上記第１及び第２金属層はそれぞれ、
アルミニウム（Ａｌ）及び銅（Ｃｕ）、クロム（Ｃｒ）及び銅（Ｃｕ）、クロム（Ｃｒ）及び金（Ａｕ）、銅（Ｃｕ）及びアルミニウム（Ａｌ）、銅（Ｃｕ）及びクロム（Ｃｒ）、銅（Ｃｕ）及びニッケル（Ｎｉ）、銅（Ｃｕ）及びチタン（Ｔｉ）、銅（Ｃｕ）及びタングステン（Ｗ）、金（Ａｕ）及びクロム（Ｃｒ）、金（Ａｕ）及びチタン（Ｔｉ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）、ニッケル（Ｎｉ）及びチタン（Ｔｉ）、チタン（Ｔｉ）及び銅（Ｃｕ）、チタン（Ｔｉ）及び金（Ａｕ）、チタン（Ｔｉ）及びニッケル（Ｎｉ）、チタン（Ｔｉ）及びタングステン（Ｗ）、タングステン（Ｗ）及び銅（Ｃｕ）、タングステン（Ｗ）及びチタン（Ｔｉ）、またはチタン（Ｔｉ）及びニッケル（Ｎｉ）を含む、項目１〜５のいずれか一項に記載の電子部品。
［項目７］
上記誘電体層は、
チタン酸バリウム（ＢＴ）系セラミック粉末及びチタン酸バリウムストロンチウム（ＢＳＴ）系セラミック粉末の少なくとも一つを含む、項目１〜６のいずれか一項に記載の電子部品。
［項目８］
上記本体部上に配置され、上記第１及び第２ビアとそれぞれ連結された第１外部電極及び第２外部電極を含む電極部をさらに含む、項目１〜７のいずれか一項に記載の電子部品。
［項目９］
上記本体部は、
上記本体部の最外側に配置された絶縁層をさらに含み、
上記第１及び第２外部電極は上記絶縁層上に互いに離隔して配置される、項目８に記載の電子部品。
［項目１０］
上記本体部の一側に配置され、上記本体部を支持する基板を含む支持部をさらに含む、項目１〜９のいずれか一項に記載の電子部品。
［項目１１］
上記電子部品は薄膜キャパシターであり、
上記第１及び第２金属層はそれぞれ第１内部電極及び第２内部電極である、項目１〜１０のいずれか一項に記載の電子部品。
［項目１２］
上記本体部を貫通する第１及び第２ビアは互いに異なるサイズを有する、項目１〜１１のいずれか一項に記載の電子部品。
［項目１３］
上記第１ビアは、上記第１及び第２金属層と上記誘電体層とを貫通し、且つ上記第１金属層と電気的に連結された複数のビアを含み、
上記第２ビアは上記第１及び第２金属層と上記誘電体層とを貫通し、且つ上記第２金属層と電気的に連結された複数のビアを含む、項目１〜１２のいずれか一項に記載の電子部品。
［項目１４］
基板上に、第１金属層、誘電体層、及び第２金属層を順に形成する段階と、
上記第１金属層、上記誘電体層、及び上記第２金属層を貫通する第２ビアホールを形成する段階と、
上記第２ビアホールの内壁のうち、上記第１金属層の一部のみを第１エッチング液で選択的にエッチングして第１溝部を形成する段階と、
上記第１金属層、上記誘電体層、及び上記第２金属層を貫通する第１ビアホールを形成する段階と、
上記第１ビアホールの内壁のうち、上記第２金属層の一部のみを第２エッチング液で選択的にエッチングして第２溝部を形成する段階と、
上記第１溝部及び上記第２溝部にそれぞれ絶縁物質を満たして第１絶縁膜及び第２絶縁膜を形成する段階と、
上記第１ビアホール及び上記第２ビアホールを導電性物質で満たして第１ビア及び第２ビアを形成する段階と、を含む、電子部品の製造方法。
［項目１５］
上記第１金属層、上記誘電体層、及び上記第２金属層のうち最外側に形成された層上に絶縁層を形成する段階をさらに含み、
上記第１ビアホール及び上記第２ビアホールを形成する前に、上記絶縁層に上記第１ビアホール及び上記第２ビアホールを形成するためのパターニングを行う、項目１４に記載の電子部品の製造方法。
［項目１６］
上記絶縁層上に、上記第１ビア及び上記第２ビアとそれぞれ連結される第１外部電極及び第２外部電極を形成する段階をさらに含む、項目１５に記載の電子部品の製造方法。
［項目１７］
上記第１及び第２金属層はそれぞれ、
アルミニウム（Ａｌ）及び銅（Ｃｕ）、クロム（Ｃｒ）及び銅（Ｃｕ）、クロム（Ｃｒ）及び金（Ａｕ）、銅（Ｃｕ）及びアルミニウム（Ａｌ）、銅（Ｃｕ）及びクロム（Ｃｒ）、銅（Ｃｕ）及びニッケル（Ｎｉ）、銅（Ｃｕ）及びチタン（Ｔｉ）、銅（Ｃｕ）及びタングステン（Ｗ）、金（Ａｕ）及びクロム（Ｃｒ）、金（Ａｕ）及びチタン（Ｔｉ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）、ニッケル（Ｎｉ）及びチタン（Ｔｉ）、チタン（Ｔｉ）及び銅（Ｃｕ）、チタン（Ｔｉ）及び金（Ａｕ）、チタン（Ｔｉ）及びニッケル（Ｎｉ）、チタン（Ｔｉ）及びタングステン（Ｗ）、タングステン（Ｗ）及び銅（Ｃｕ）、タングステン（Ｗ）及びチタン（Ｔｉ）、またはチタン（Ｔｉ）及びニッケル（Ｎｉ）を含む、項目１４〜１６のいずれか一項に記載の電子部品の製造方法。
［項目１８］
基板上に、互いに異なる物質を含む第１金属層及び第２金属層をその間に配置される誘電体層とともに順に形成する段階と、
上記第１金属層、第２金属層、及び誘電体層を貫通する第１ビアホールを形成する段階と、
上記第１金属層と上記第１ビアホールとの間に第１絶縁膜を形成する段階と、
上記第１ビアホールを導電性物質で満たして上記第１金属層、第２金属層、及び誘電体層を貫通し、且つ上記第２金属層と電気的に連結され、上記第１絶縁膜によって上記第１金属層と絶縁される第１ビアを形成する段階と、を含む、電子部品の製造方法。
［項目１９］
上記第１金属層と上記第１ビアホールとの間に第１絶縁膜を形成する段階は、
第１エッチング液を用いて、上記第１ビアホールの内壁のうち上記第１金属層の一部をエッチングして第１溝部を形成する段階と、
上記第１溝部を絶縁物質で満たして上記第１絶縁膜を形成する段階と、を含む、項目１８に記載の電子部品の製造方法。
［項目２０］
上記第１エッチング液は、上記第１金属層、第２金属層、及び上記誘電体層のうち上記第１金属層のみを選択的にエッチングする、項目１９に記載の電子部品の製造方法。
［項目２１］
上記第１エッチング液は、上記第２金属層及び上記誘電体層をエッチングする速度よりも１０倍以上の速度で上記第１金属層をエッチングする、項目１９に記載の電子部品の製造方法。
［項目２２］
上記第１金属層、第２金属層、及び誘電体層を貫通する第２ビアホールを形成する段階と、
第２エッチング液を用いて、上記第２ビアホールの内壁のうち上記第２金属層の一部をエッチングして第２溝部を形成する段階と、
上記第２溝部を絶縁物質で満たして第２絶縁膜を形成する段階と、
上記第２ビアホールを導電性物質で満たして上記第１金属層、第２金属層、及び誘電体層を貫通し、且つ上記第１金属層と電気的に連結され、上記第２絶縁膜によって上記第２金属層と絶縁される第２ビアを形成する段階と、をさらに含む、項目１９〜２１のいずれか一項に記載の電子部品の製造方法。
１０、１０Ａ、１０Ｂ、１０Ｃ 電子部品
１００ 支持部
２００ 本体部
２１０ 第１金属層
２１５ 第１絶縁膜
２２０ 第２金属層
２２５ 第２絶縁膜
２３０ 誘電体層
２４０ 絶縁層
２５０ ビア部
２５１ 第１ビア
２５２ 第２ビア
３００ 電極部
３０１ 第１外部電極
３０２ 第２外部電極

Claims (20)

  1. 誘電体層と、前記誘電体層を挟んで配置された第１金属層及び第２金属層と、を含む本体部と、
    前記本体部内に配置され、前記本体部を貫通し、且つ前記第１及び第２金属層とそれぞれ選択的に連結された第１ビア及び第２ビアを含むビア部と、を含み、
    前記第１及び第２金属層は互いに異なる金属物質を含み、
    前記本体部は、
    前記第１金属層と前記第２ビアとの間に配置された第１絶縁膜と、
    前記第２金属層と前記第１ビアとの間に配置された第２絶縁膜と、
    前記本体部の最外側に配置された絶縁層とをさらに含み、
    前記第１絶縁膜および前記第２絶縁膜の材質は熱硬化性樹脂であり、
    前記絶縁層は感光性絶縁物質を含むフォトレジスト層である、電子部品。
  2. 前記第１ビアは、前記第２絶縁膜により前記第２金属層と電気的に絶縁され、
    前記第２ビアは、前記第１絶縁膜により前記第１金属層と電気的に絶縁される、請求項１に記載の電子部品。
  3. 前記第１絶縁膜は、前記第１金属層と同一層に配置され、前記第２ビアを囲み、
    前記第２絶縁膜は、前記第２金属層と同一層に配置され、前記第１ビアを囲む、請求項１または２に記載の電子部品。
  4. 前記第１絶縁膜の前記第１金属層と接する面の角部、及び前記第２絶縁膜の前記第２金属層と接する面の角部はラウンド状を有する、請求項１〜３のいずれか一項に記載の電子部品。
  5. 前記第１及び第２金属層はそれぞれ、
    アルミニウム（Ａｌ）及び銅（Ｃｕ）、クロム（Ｃｒ）及び銅（Ｃｕ）、クロム（Ｃｒ）及び金（Ａｕ）、銅（Ｃｕ）及びアルミニウム（Ａｌ）、銅（Ｃｕ）及びクロム（Ｃｒ）、銅（Ｃｕ）及びニッケル（Ｎｉ）、銅（Ｃｕ）及びチタン（Ｔｉ）、銅（Ｃｕ）及びタングステン（Ｗ）、金（Ａｕ）及びクロム（Ｃｒ）、金（Ａｕ）及びチタン（Ｔｉ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）、ニッケル（Ｎｉ）及びチタン（Ｔｉ）、チタン（Ｔｉ）及び銅（Ｃｕ）、チタン（Ｔｉ）及び金（Ａｕ）、チタン（Ｔｉ）及びニッケル（Ｎｉ）、チタン（Ｔｉ）及びタングステン（Ｗ）、タングステン（Ｗ）及び銅（Ｃｕ）、タングステン（Ｗ）及びチタン（Ｔｉ）、またはチタン（Ｔｉ）及びニッケル（Ｎｉ）を含む、請求項１〜４のいずれか一項に記載の電子部品。
  6. 前記誘電体層は、
    チタン酸バリウム（ＢＴ）系セラミック粉末及びチタン酸バリウムストロンチウム（ＢＳＴ）系セラミック粉末の少なくとも一つを含む、請求項１〜５のいずれか一項に記載の電子部品。
  7. 前記本体部上に配置され、前記第１及び第２ビアとそれぞれ連結された第１外部電極及び第２外部電極を含む電極部をさらに含む、請求項１〜６のいずれか一項に記載の電子部品。
  8. 前記第１及び第２外部電極は前記絶縁層上に互いに離隔して配置される、請求項７に記載の電子部品。
  9. 前記本体部の一側に配置され、前記本体部を支持する基板を含む支持部をさらに含む、請求項１〜８のいずれか一項に記載の電子部品。
  10. 前記電子部品は薄膜キャパシターであり、
    前記第１及び第２金属層はそれぞれ第１内部電極及び第２内部電極である、請求項１〜９のいずれか一項に記載の電子部品。
  11. 前記本体部を貫通する第１及び第２ビアは互いに異なるサイズを有する、請求項１〜１０のいずれか一項に記載の電子部品。
  12. 前記第１ビアは、前記第１及び第２金属層と前記誘電体層とを貫通し、且つ前記第１金属層と電気的に連結された複数のビアを含み、
    前記第２ビアは前記第１及び第２金属層と前記誘電体層とを貫通し、且つ前記第２金属層と電気的に連結された複数のビアを含む、請求項１〜１１のいずれか一項に記載の電子部品。
  13. 基板上に、第１金属層、誘電体層、及び第２金属層を順に形成する段階と、
    前記第１金属層、前記誘電体層、及び前記第２金属層のうち最外側に形成された層上に絶縁層を形成する段階と、
    前記第１金属層、前記誘電体層、及び前記第２金属層を貫通する第２ビアホールを形成する段階と、
    前記第２ビアホールの内壁のうち、前記第１金属層の一部のみを第１エッチング液で選択的にエッチングして第１溝部を形成する段階と、
    前記第１金属層、前記誘電体層、及び前記第２金属層を貫通する第１ビアホールを形成する段階と、
    前記第１ビアホールの内壁のうち、前記第２金属層の一部のみを第２エッチング液で選択的にエッチングして第２溝部を形成する段階と、
    前記第１溝部及び前記第２溝部にそれぞれ絶縁物質を満たして第１絶縁膜及び第２絶縁膜を形成する段階であって、前記第１絶縁膜及び前記第２絶縁膜は、前記第１ビアホール、前記第２ビアホール、前記第１溝部、及び前記第２溝部に満たされた前記絶縁層の材料を除去し、前記第１ビアホール、前記第２ビアホール、前記第１溝部、及び前記第２溝部を前記絶縁物質でコーティングした後、前記第１ビアホール及び前記第２ビアホールに満たされた前記絶縁物質を除去してから、前記第１溝部及び前記第２溝部に満たされた前記絶縁物質を硬化することにより形成される、段階と、
    前記第１ビアホール及び前記第２ビアホールを導電性物質で満たして第１ビア及び第２ビアを形成する段階と、を含む、電子部品の製造方法。
  14. 前記第１ビアホール及び前記第２ビアホールを形成する前に、前記絶縁層に前記第１ビアホール及び前記第２ビアホールを形成するためのパターニングを行う、請求項１３に記載の電子部品の製造方法。
  15. 前記絶縁層上に、前記第１ビア及び前記第２ビアとそれぞれ連結される第１外部電極及び第２外部電極を形成する段階をさらに含む、請求項１４に記載の電子部品の製造方法。
  16. 前記第１及び第２金属層はそれぞれ、
    アルミニウム（Ａｌ）及び銅（Ｃｕ）、クロム（Ｃｒ）及び銅（Ｃｕ）、クロム（Ｃｒ）及び金（Ａｕ）、銅（Ｃｕ）及びアルミニウム（Ａｌ）、銅（Ｃｕ）及びクロム（Ｃｒ）、銅（Ｃｕ）及びニッケル（Ｎｉ）、銅（Ｃｕ）及びチタン（Ｔｉ）、銅（Ｃｕ）及びタングステン（Ｗ）、金（Ａｕ）及びクロム（Ｃｒ）、金（Ａｕ）及びチタン（Ｔｉ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）、ニッケル（Ｎｉ）及びチタン（Ｔｉ）、チタン（Ｔｉ）及び銅（Ｃｕ）、チタン（Ｔｉ）及び金（Ａｕ）、チタン（Ｔｉ）及びニッケル（Ｎｉ）、チタン（Ｔｉ）及びタングステン（Ｗ）、タングステン（Ｗ）及び銅（Ｃｕ）、タングステン（Ｗ）及びチタン（Ｔｉ）、またはチタン（Ｔｉ）及びニッケル（Ｎｉ）を含む、請求項１３〜１５のいずれか一項に記載の電子部品の製造方法。
  17. 基板上に、互いに異なる物質を含む第１金属層及び第２金属層をその間に配置される誘電体層とともに順に形成する段階と、
    前記第１金属層、前記誘電体層、及び前記第２金属層のうち最外側に形成された層上に絶縁層を形成する段階と、
    前記第１金属層、第２金属層、及び誘電体層を貫通する第１ビアホールを形成する段階と、
    前記第１金属層と前記第１ビアホールとの間に第１絶縁膜を形成する段階と、
    前記第１ビアホールを導電性物質で満たして前記第１金属層、第２金属層、及び誘電体層を貫通し、且つ前記第２金属層と電気的に連結され、前記第１絶縁膜によって前記第１金属層と絶縁される第１ビアを形成する段階と、を含み、
    前記第１金属層と前記第１ビアホールとの間に第１絶縁膜を形成する段階は、
    第１エッチング液を用いて、前記第１ビアホールの内壁のうち前記第１金属層の一部をエッチングして第１溝部を形成する段階と、
    前記第１溝部を絶縁物質で満たして前記第１絶縁膜を形成する段階であって、前記第１絶縁膜は、前記第１ビアホール及び前記第１溝部に満たされた前記絶縁層の材料を除去し、前記第１ビアホール及び前記第１溝部を前記絶縁物質でコーティングした後、前記第１ビアホールに満たされた前記絶縁物質を除去してから、前記第１溝部に満たされた前記絶縁物質を硬化することにより形成される、段階と、を含む、電子部品の製造方法。
  18. 前記第１エッチング液は、前記第１金属層、第２金属層、及び前記誘電体層のうち前記第１金属層のみを選択的にエッチングする、請求項１７に記載の電子部品の製造方法。
  19. 前記第１エッチング液は、前記第２金属層及び前記誘電体層をエッチングする速度よりも１０倍以上の速度で前記第１金属層をエッチングする、請求項１７に記載の電子部品の製造方法。
  20. 前記第１金属層、第２金属層、及び誘電体層を貫通する第２ビアホールを形成する段階と、
    第２エッチング液を用いて、前記第２ビアホールの内壁のうち前記第２金属層の一部をエッチングして第２溝部を形成する段階と、
    前記第２溝部を絶縁物質で満たして第２絶縁膜を形成する段階と、
    前記第２ビアホールを導電性物質で満たして前記第１金属層、第２金属層、及び誘電体層を貫通し、且つ前記第１金属層と電気的に連結され、前記第２絶縁膜によって前記第２金属層と絶縁される第２ビアを形成する段階と、をさらに含む、請求項１７〜１９のいずれか一項に記載の電子部品の製造方法。
JP2016173875A 2016-01-04 2016-09-06 電子部品及びその製造方法 Active JP6852252B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160000340A KR101792381B1 (ko) 2016-01-04 2016-01-04 전자부품 및 그 제조방법
KR10-2016-0000340 2016-01-04

Publications (2)

Publication Number Publication Date
JP2017123452A JP2017123452A (ja) 2017-07-13
JP6852252B2 true JP6852252B2 (ja) 2021-03-31

Family

ID=59226830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016173875A Active JP6852252B2 (ja) 2016-01-04 2016-09-06 電子部品及びその製造方法

Country Status (3)

Country Link
US (1) US9929231B2 (ja)
JP (1) JP6852252B2 (ja)
KR (1) KR101792381B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10537016B2 (en) * 2016-04-20 2020-01-14 Schweitzer Engineering Laboratories, Inc. High-current PCB traces
US10460877B2 (en) * 2016-05-27 2019-10-29 Tdk Corporation Thin-film capacitor including groove portions
KR101942729B1 (ko) * 2016-11-24 2019-01-28 삼성전기 주식회사 박막 커패시터
US10892105B2 (en) * 2017-01-31 2021-01-12 International Business Machines Corporation Multi-layer capacitor package
KR20180131118A (ko) 2017-05-31 2018-12-10 에스케이하이닉스 주식회사 강유전층을 구비하는 반도체 장치 및 그 제조 방법
KR102393213B1 (ko) * 2017-09-07 2022-05-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
US11373809B2 (en) * 2019-02-13 2022-06-28 KYOCERA AVX Components Corporation Multilayer ceramic capacitor including conductive vias
KR20190116124A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116123A (ko) * 2019-07-04 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20210075669A (ko) * 2019-12-13 2021-06-23 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20210095503A (ko) * 2020-01-23 2021-08-02 삼성전기주식회사 적층형 전자 부품
CN112312282B (zh) * 2020-10-28 2022-04-22 业泓科技(成都)有限公司 薄膜喇叭组件、电子设备及薄膜喇叭组件的制备方法
CN115483197A (zh) * 2021-05-31 2022-12-16 联华电子股份有限公司 电容器结构以及其制作方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120602B2 (ja) * 1989-10-16 1995-12-20 株式会社村田製作所 積層コンデンサの製造方法
JP3124624B2 (ja) 1992-06-18 2001-01-15 進工業株式会社 積層コンデンサおよびその製造方法
DE4300808C1 (de) * 1993-01-14 1994-03-17 Siemens Ag Verfahren zur Herstellung eines Vielschichtkondensators
JPH09139529A (ja) * 1995-11-14 1997-05-27 Sony Corp 積層型誘電体素子及びその製造方法
JP3148191B2 (ja) * 1998-12-09 2001-03-19 日本電気株式会社 半導体積層コンデンサとその製造方法
JP2001126946A (ja) * 1999-10-28 2001-05-11 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2005117004A (ja) * 2003-10-08 2005-04-28 Ngk Spark Plug Co Ltd 積層セラミックコンデンサ、積層コンデンサ、および積層コンデンサの製造方法
KR20070048330A (ko) * 2005-11-04 2007-05-09 삼성전자주식회사 칩형 전기 소자 및 이를 포함하는 표시 장치
US7564674B2 (en) * 2005-12-12 2009-07-21 Greatbatch Ltd. Feedthrough filter capacitor assemblies having low cost terminal pins
DE102006007331A1 (de) * 2006-02-16 2007-08-23 Infineon Technologies Ag Mehrlagen-Kapazitäts-Anordnung und Verfahren zum Herstellen derselben
JP2008118078A (ja) * 2006-11-08 2008-05-22 Murata Mfg Co Ltd ３端子コンデンサ
TW200924965A (en) * 2007-09-11 2009-06-16 Ajinomoto Kk Film for metal film transfer and adhesive film with metal film
JP2010087499A (ja) 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
JP5455352B2 (ja) 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
JP4752901B2 (ja) * 2008-11-27 2011-08-17 株式会社村田製作所 電子部品及び電子部品内蔵基板
JP5407775B2 (ja) * 2009-03-31 2014-02-05 Ｔｄｋ株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
JPWO2010125778A1 (ja) * 2009-04-28 2012-10-25 三洋電機株式会社 コンデンサ用電極体、コンデンサ用電極体の製造方法、コンデンサ、およびコンデンサの製造方法
JP5482062B2 (ja) 2009-09-29 2014-04-23 Ｔｄｋ株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
JP5665020B2 (ja) * 2009-12-22 2015-02-04 国立大学法人九州工業大学 配線用電子部品の製造方法
JP5429019B2 (ja) * 2010-04-16 2014-02-26 富士通株式会社 キャパシタ及びその製造方法
JP2011228462A (ja) * 2010-04-19 2011-11-10 Taiyo Yuden Co Ltd 薄膜キャパシタ
JP5777302B2 (ja) * 2010-07-21 2015-09-09 株式会社村田製作所 セラミック電子部品の製造方法、セラミック電子部品及び配線基板
DE102011056515B4 (de) * 2011-12-16 2023-12-07 Tdk Electronics Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
US8644936B2 (en) * 2012-01-09 2014-02-04 Medtronic, Inc. Feedthrough assembly including electrical ground through feedthrough substrate
KR20140011765A (ko) 2012-07-19 2014-01-29 삼성전기주식회사 초박막 커패시터 및 그 제조방법
CN104955642A (zh) * 2012-11-02 2015-09-30 佳能株式会社 压电材料、压电元件和电子设备
TW201434789A (zh) * 2013-01-29 2014-09-16 Canon Kk 壓電材料、壓電元件及電子裝備
JP6129643B2 (ja) * 2013-05-22 2017-05-17 日立オートモティブシステムズ株式会社 制御装置、コネクタ、及びコネクタ用積層コンデンサ
KR101532149B1 (ko) 2013-12-03 2015-06-26 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판

Also Published As

Publication number Publication date
US9929231B2 (en) 2018-03-27
KR101792381B1 (ko) 2017-11-01
US20170194419A1 (en) 2017-07-06
JP2017123452A (ja) 2017-07-13
KR20170081381A (ko) 2017-07-12

Similar Documents

Publication Publication Date Title
JP6852252B2 (ja) 電子部品及びその製造方法
JP6504722B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法及び積層セラミックキャパシタの実装基板
US20220028602A1 (en) Inductor component
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2022082766A (ja) 積層型キャパシタ及びその実装基板並びにその製造方法
JP2015065394A (ja) 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板
JP2015050452A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US9673383B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US20150294791A1 (en) Ceramic interposer capacitor
TWI651741B (zh) 附電容器之半導體裝置
JP2023086091A (ja) セラミック電子部品
US9343235B2 (en) Multilayer ceramic capacitor and assembly board having the same
KR102089696B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP6897139B2 (ja) 電子部品内蔵基板及び基板実装構造体
KR102449360B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP5791411B2 (ja) コンデンサおよび回路基板
JP2023079986A (ja) セラミック電子部品
US10355074B2 (en) Monolayer thin film capacitor and method for manufacturing the same
TWI575683B (zh) 晶片封裝結構與其製作方法
US11721484B2 (en) Multilayer ceramic capacitor and substrate including the same
US10950386B2 (en) Multilayer ceramic electronic component
US20230343519A1 (en) Capacitor component and capacitor-embedded substrate
JP6926983B2 (ja) 電子部品内蔵構造体及び電子部品内蔵構造体の製造方法
JPH038571B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210219

R150 Certificate of patent or registration of utility model

Ref document number: 6852252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250