JP6842354B2

JP6842354B2 - 画像形成装置

Info

Publication number: JP6842354B2
Application number: JP2017088343A
Authority: JP
Inventors: 智行小島
Original assignee: 株式会社沖データ
Priority date: 2017-04-27
Filing date: 2017-04-27
Publication date: 2021-03-17
Anticipated expiration: 2037-04-27
Also published as: CN108803285A; US10281856B2; JP2018185462A; US20180314196A1; CN108803285B

Description

本発明は、記録媒体に画像を形成する画像形成装置に関する。

画像形成装置では、例えば、トナー像が形成され、そのトナー像が記録媒体に転写され、転写されたトナー像が記録媒体に定着される。この定着動作において用いられるヒータは、例えばトライアックがオンオフすることにより通電される（例えば、特許文献１）。

特開２００３−１３１５１６号公報

ところで、トライアックは、誤動作によりオン状態になるおそれがある。よって、画像形成装置では、このような誤動作が生じた場合でも、誤動作による影響を抑えることが期待されている。

トライアックの誤動作による影響を抑えることができる画像形成装置を提供することが望ましい。

本発明の一実施の形態における画像形成装置は、画像形成部と、第１の電源端子および第２の電源端子と、定着部と、第１のスイッチ部と、第１の検出部と、第２のスイッチ部と、第３のスイッチ部と、第２の検出部と、制御部とを備えている。画像形成部は、現像剤像を形成するものである。第１の電源端子および第２の電源端子は、電源に接続されるものである。定着部は、第１の電源端子および第２の電源端子とを結ぶ電源経路に配置されたヒータを有し、現像剤像を記録媒体に定着させるものである。第１のスイッチ部は、電源経路に配置され、トライアックを含み、第１の制御信号に基づいてオンオフするものである。第１の検出部は、第１のスイッチ部のオンオフに応じた第１の検出信号を生成するものである。第２のスイッチ部は、電源経路に配置され、リレーを含み、第２の制御信号に基づいてオンオフするものである。第３のスイッチ部は、電源経路に配置され、リレーを含み、第３の制御信号に基づいてオンオフするものである。第２の検出部は、第２のスイッチ部および前記第３のスイッチ部のうちの一方または双方のオンオフに応じた信号を生成して第２の検出信号として出力するとともに、前記第２のスイッチ部および前記第３のスイッチ部がともにオン状態である場合には、前記電源から供給される電源信号に同期した同期信号を生成して前記第２の検出信号として出力するものである。制御部は、第１の制御信号を生成するとともに、第１の検出信号に基づいて第２の制御信号および第３の制御信号を生成するものである。第３のスイッチ部、前記第１のスイッチ部、前記ヒータ、および前記第２のスイッチ部は、前記電源経路においてこの順に配置される。第３のスイッチ部は、前記第１の電源端子に接続され、前記第２のスイッチ部は、前記第２の電源端子に接続される。第３の検出部は、前記第１の電源端子、前記第２の電源端子、前記電源経路における前記第３のスイッチ部および前記第１のスイッチ部の間の経路、および前記電源経路における前記ヒータおよび前記第２のスイッチ部の間の経路に接続される。

本発明の一実施の形態における画像形成装置によれば、第１のスイッチ部のオンオフに応じた第１の検出信号を生成する第１の検出部を設けるようにしたので、トライアックの誤動作による影響を抑えることができる。

一実施の形態に係る画像形成装置の一構成例を表す構成図である。図１に示した画像形成装置の制御部の一構成例を表すブロック図である。第１の実施の形態に係る電源部の一構成例を表すブロック図である。図３に示した電源部の一構成例を表す回路図である。図４に示した電源部の一動作例を表すタイミング波形図である。図４に示した電源部の他の動作例を表すタイミング波形図である。第１の実施の形態に係る画像形成装置の一動作例を表すフローチャートである。第１の実施の形態の変形例に係る電源部の一構成例を表す回路図である。第１の実施の形態の他の変形例に係る電源部の一構成例を表すブロック図である。図９に示した電源部の一構成例を表す回路図である。第１の実施の形態の他の変形例に係る電源部の一構成例を表すブロック図である。図１１に示した電源部の一構成例を表す回路図である。第２の実施の形態に係る電源部の一構成例を表すブロック図である。図１３に示した電源部の一構成例を表す回路図である。図１４に示した電源部の一動作例を表すタイミング波形図である。図１４に示した電源部の他の動作例を表すタイミング波形図である。第２の実施の形態に係る画像形成装置の一動作例を表すフローチャートである。第２の実施の形態の変形例に係る電源部の一構成例を表す回路図である。第３の実施の形態に係る電源部の一構成例を表すブロック図である。図１９に示した電源部の一構成例を表す回路図である。第３の実施の形態に係る画像形成装置の一動作例を表すフローチャートである。第３の実施の形態に係る画像形成装置の一動作例を表す他のフローチャートである。第４の実施の形態に係る電源部の一構成例を表すブロック図である。図２２に示した電源部の一構成例を表す回路図である。第４の実施の形態に係る画像形成装置の一動作例を表すフローチャートである。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態

＜１．第１の実施の形態＞
［構成例］
図１は、本発明の第１の実施の形態に係る画像形成装置（画像形成装置１）の一構成例を表すものである。画像形成装置１は、例えば普通用紙等からなる記録媒体に対して、電子写真方式を用いて画像を形成するプリンタとして機能するものである。

画像形成装置１は、ピックアップローラ１１と、搬送ローラ１２と、レジストローラ１３と、４つの画像形成部２０（２０Ｋ，２０Ｙ，２０Ｍ，２０Ｃ）と、４つのトナー収容部２８（２８Ｋ，２８Ｙ，２８Ｍ，２８Ｃ）と、４つの露光部２９（２９Ｋ，２９Ｙ，２９Ｍ，２９Ｃ）と、転写部３０と、定着部４０と、排出ローラ１９を備えている。これらの部材は、記録媒体９を搬送する搬送路８に沿って配置されている。

ピックアップローラ１１は、媒体収納部７に収納されている記録媒体９をその最上部から１枚ずつ取り出し、取り出した記録媒体９を搬送路８に送り出す部材である。

搬送ローラ１２は、搬送路８を挟む１対のローラにより構成される部材であり、ピックアップローラ１１により取り出された記録媒体９を搬送路８に沿って搬送するものである。

レジストローラ１３は、搬送路８を挟む１対のローラにより構成される部材であり、記録媒体９の斜行を矯正するとともに、搬送路８に沿って記録媒体９を４つの画像形成部２０に導くものである。

４つの画像形成部２０は、トナー像をそれぞれ形成するものである。具体的には、画像形成部２０Ｋは黒色のトナー像を形成するものであり、画像形成部２０Ｙは黄色のトナー像を形成するものであり、画像形成部２０Ｍはマゼンタ色のトナー像を形成するものであり、画像形成部２０Ｃはシアン色のトナー像を形成するものである。画像形成部２０Ｋ，２０Ｙ，２０Ｍ，２０Ｃは、記録媒体９の搬送方向Ｆにおいて、この順で配置されている。

４つの画像形成部２０のそれぞれは、感光体２１と、帯電ローラ２２と、現像ローラ２３と、供給ローラ２４とを有している。

感光体２１は、表面（表層部分）に静電潜像を担持する部材である。感光体２１は、感光体モータ（図示せず）から伝達された動力により、この例では時計回りで回転する。感光体２１は、帯電ローラ２２により帯電し、露光部２９により露光される。これにより、感光体２１の表面には、静電潜像が形成される。そして、現像ローラ２３によりトナーが供給されることにより、感光体２１には、静電潜像に応じたトナー像が形成（現像）されるようになっている。

帯電ローラ２２は、感光体２１の表面（表層部分）を帯電させる部材である。帯電ローラ２２は、感光体２１の表面（周面）に接するように配置されており、所定の押し付け量で感光体２１に押し付けられように配置されている。帯電ローラ２２は、感光体２１の回転に応じて、この例では反時計回りで回転する。帯電ローラ２２には、高圧電源部５８（後述）により所定の帯電電圧が印加されるようになっている。

現像ローラ２３は、帯電したトナーを表面に担持する部材である。現像ローラ２３は、感光体２１の表面（周面）に接するように配置されるとともに、所定の押し付け量で感光体２１に押し付けられように配置されている。現像ローラ２３は、感光体モータ（図示せず）から伝達された動力により、この例では反時計回りで回転する。現像ローラ２３には、高圧電源部５８（後述）により所定の現像電圧が印加されるようになっている。

供給ローラ２４は、トナー収容部２８内に貯蔵されたトナーを、現像ローラ２３に対して供給する部材である。供給ローラ２４は、現像ローラ２３の表面（周面）に接するように配置されるとともに、所定の押し付け量で現像ローラ２３に押し付けられように配置されている。供給ローラ２４は、感光体モータ（図示せず）から伝達された動力により、この例では反時計回りで回転する。これにより、供給ローラ２４の表面と現像ローラ２３の表面との間には摩擦が生じ、トナーが、いわゆる摩擦帯電により帯電する。供給ローラ２４には、高圧電源部５８（後述）により所定の供給電圧が印加されるようになっている。

４つのトナー収容部２８は、トナーを貯蔵するものである。具体的には、トナー収容部２８Ｋは黒色のトナーを貯蔵し、トナー収容部２８Ｙは黄色のトナーを貯蔵し、トナー収容部２８Ｍはマゼンタ色のトナーを貯蔵し、トナー収容部２８Ｃはシアン色のトナーを貯蔵するようになっている。４つのトナー収容部２８は、この例では、対応する画像形成部２０と、それぞれ分離可能に構成されている。

４つの露光部２９は、４つの画像形成部２０の感光体２１に対して光をそれぞれ照射する部材であり、例えばＬＥＤ（Light Emitting Diode）ヘッドを用いて構成されるものである。露光部２９Ｋは、画像形成部２０Ｋの感光体２１に対して光を照射し、露光部２９Ｙは、画像形成部２０Ｙの感光体２１に対して光を照射し、露光部２９Ｍは、画像形成部２０Ｍの感光体２１に対して光を照射し、露光部２９Ｃは、画像形成部２０Ｃの感光体２１に対して光を照射する。これにより、これらの感光体２１は、各露光部２９によりそれぞれ露光される。その結果、各感光体２１の表面には、静電潜像が形成されるようになっている。

転写部３０は、４つの画像形成部２０Ｋ，２０Ｙ，２０Ｍ，２０Ｃにより形成されたトナー像を、記録媒体９の被転写面上に転写するものである。転写部３０は、転写ベルト３１と、４つの転写ローラ３２（３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃ）とを有している。転写ベルト３１は、搬送路８に沿って記録媒体９を搬送方向Ｆに向かって搬送するものである。転写ローラ３２Ｋは、搬送路８および転写ベルト３１を介して画像形成部２０Ｋの感光体２１に対向配置されており、転写ローラ３２Ｙは、搬送路８および転写ベルト３１を介して画像形成部２０Ｙの感光体２１に対向配置されており、転写ローラ３２Ｍは、搬送路８および転写ベルト３１を介して画像形成部２０Ｍの感光体２１に対向配置されており、転写ローラ３２Ｃは、搬送路８および転写ベルト３１を介して画像形成部２０Ｃの感光体２１に対向配置されている。転写ローラ３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃのそれぞれには、高圧電源部５８（後述）により所定の転写電圧が印加される。これにより、画像形成装置１では、各画像形成部２０により形成されたトナー像が、記録媒体９の被転写面上に転写されるようになっている。

定着部４０は、記録媒体９に対し熱および圧力を付与することにより、記録媒体９上に転写されたトナー像を記録媒体９に定着させる部材である。定着部４０は、ヒートローラ４１と、加圧ローラ４３と、温度センサ４４とを有している。ヒートローラ４１は、記録媒体９上のトナーに対して熱を付与する部材である。ヒートローラ４１は、２つのヒータ４２Ａ，４２Ｂを有している。ヒータ４２Ａ，４２Ｂは、例えば、ハロゲンヒータやセラミックヒータ等を用いて構成され、例えば記録媒体９の媒体サイズや厚さなどに応じて選択的に使用される。加圧ローラ４３は、ヒートローラ４１との間に圧接部が形成されるように配置され、記録媒体９上のトナーに対して圧力を付与する部材である。温度センサ４４は、ヒートローラ４１の表面温度を検出する部材であり、例えばサーミスタを用いて構成されるものである。これにより、定着部４０では、記録媒体９上のトナーが、加熱され、融解し、加圧される。その結果、トナー像が記録媒体９上に定着するようになっている。

排出ローラ１９は、搬送路８を挟む１対のローラにより構成される部材であり、記録媒体９を画像形成装置１の外に排出するものである。

図２，３は、画像形成装置１における制御機構の一例を表すものである。画像形成装置１は、制御部５０と、電源部１００とを備えている。なお、図３には、定着部４０をも描いている。定着部４０は、ヒータ４２Ａ，４２Ｂを保護するためのサーモスタット４５を有している。

制御部５０は、通信部５１と、操作部５２と、表示部５３と、ＲＯＭ（Read Only Memory）５４と、ＲＡＭ（Random Access Memory）５５と、センサ制御部５６と、ヒータ制御部５７と、高圧電源部５８と、露光制御部５９と、アクチュエータ駆動部４８と、ＣＰＵ（Central Processing Unit）４９を有している。

通信部５１は、例えばＵＳＢ（Universal Serial Bus）やＬＡＮ（Local Area Network）を用いて通信を行うものであり、例えば、ホストコンピュータ（図示せず）から送信された、印刷データＤＰを受信するものである。操作部５２は、ユーザの操作を受け付けるものであり、例えば各種ボタンやタッチパネルなどを用いて構成されるものである。表示部５３は、画像形成装置１の動作状態などを表示するものであり、例えば、液晶ディスプレイや各種インジケータを用いて構成されるものである。ＲＯＭ５４は、不揮発性のメモリであり、ＣＰＵ４９で実行される各種プログラムを記憶するものである。ＲＡＭ５５は、揮発性のメモリであり、一時記憶領域として機能するものである。センサ制御部５６は、画像形成装置１に設けられた各種センサの動作を制御するものである。すなわち、画像形成装置１には、図示していないが、例えば、搬送路８における記録媒体９の位置を検出するセンサや、画像の濃度を検出するセンサ、色ずれを補正するためのセンサなどの様々なセンサが設けられており、センサ制御部５６は、これらのセンサの動作を制御するようになっている。

ヒータ制御部５７は、定着部４０のヒータ４２Ａ，４２Ｂの動作を制御するものである。具体的には、ヒータ制御部５７は、図３に示したように、ゼロクロス信号ＳＺ、検出信号ＤＥＴ１Ａ，ＤＥＴ１Ｂ、および定着部４０の温度センサ４４から供給された温度検出信号ＴＥＭＰに基づいて、トライアック制御信号ＣＴＲＬ１Ａ，ＣＴＲＬ１Ｂおよびリレー制御信号ＣＴＲＬ２を生成することにより、ヒータ４２Ａ，４２Ｂの動作を制御するようになっている。

高圧電源部５８は、帯電電圧、現像電圧、供給電圧、転写電圧など、画像形成装置１で使用される様々な高圧電圧を生成するものである。露光制御部５９は、４つの露光部２９の動作を制御するものである。アクチュエータ駆動部４８は、画像形成装置１に設けられた各種モータ、クラッチ、ソレノイド、空冷用ファンなどのアクチュエータを駆動するものである。

ＣＰＵ４９は、各種プログラムを実行し、その実行結果に基づいて画像形成装置１内の各ブロックの動作を制御することにより、画像形成装置１の全体動作を制御するものである。

電源部１００（図３）は、保護回路１０１と、フィルタ１０２と、直流信号生成部１０３と、トライアック回路１１０Ａ，１１０Ｂと、誤動作検出回路１２０Ａ，１２０Ｂと、リレー回路１３０と、ゼロクロス検出回路１４０とを有している。電源部１００は、電源端子ＴＬ，ＴＮを有しており、これらの電源端子ＴＬ，ＴＮを介して商用電源９９に接続されている。電源端子ＴＬは、いわゆるライン端子であり、電源端子ＴＮは、いわゆるニュートラル端子である。これにより、電源部１００は、商用電源９９から交流の電源信号Ｓacが供給されるようになっている。

保護回路１０１は、例えば、過電流対策用のヒューズや、雷サージ対策用のバリスタなどを用いて構成されるものである。フィルタ１０２は、例えば、コモンモードチョークコイルまたはチョークコイルと、コンデンサとを用いて構成されるものである。保護回路１０１およびフィルタ１０２は、電源端子ＴＬ，ＴＮからノードＮＬ，ＮＮへの経路において、この順に配置されている。ここで、ノードＮＬは電源端子ＴＬ（ライン端子）に対応し、ノードＮＮは電源端子ＴＮ（ニュートラル端子）に対応する。これにより、ノードＮＬ，ＮＮには、電源信号Ｓacが現れるようになっている。

直流信号生成部１０３は、ノードＮＬ，ＮＮに接続され、電源信号Ｓacに基づいて、２４Ｖの直流信号Ｓdc24および５Ｖの直流信号Ｓdc5を生成するものである。直流信号生成部１０３は、例えば、整流回路、平滑回路、およびＤＣ−ＤＣ変換回路を用いて構成される。整流回路は、例えば複数のダイオードを用いて構成される。整流回路は、例えば、いわゆるブリッジダイオードを用いることができる。平滑回路は、例えば、電解コンデンサを用いて構成される。また、直流信号生成部１０３には、例えば、電源オン時の突入電流を抑制するための回路をさらに設けてもよい。２４Ｖの直流信号Ｓdc24は、この例では、画像形成装置１に設けられた各種モータ、クラッチ、ソレノイド、空冷用ファンなどのアクチュエータに供給される。また、５Ｖの直流信号Ｓdc5は、この例では、制御部５０に電源電圧として供給される。

なお、これに限定されるものではなく、例えば、直流信号生成部１０３は、５Ｖより低い電圧（例えば３．３Ｖ）の直流信号を生成し、生成した直流信号を制御部５０に電源電圧として供給してもよい。また、制御部５０が、５Ｖの直流信号Ｓdc5や２４Ｖの直流信号Ｓdc24に基づいて、より低い電圧（例えば３．３Ｖ）の直流信号を生成し、生成した直流信号を電源電圧として用いてもよい。

トライアック回路１１０Ａは、トライアックを含んで構成され、トライアック制御信号ＣＴＲＬ１Ａに基づいてオンオフするものである。トライアック回路１１０Ａは、ノードＮＮとノードＮ１Ａとの間に挿設されている。このノードＮ１Ａは、定着部４０のヒータ４２Ａの一端に接続されている。

トライアック回路１１０Ｂは、トライアックを含んで構成され、トライアック制御信号ＣＴＲＬ１Ｂに基づいてオンオフするものである。トライアック回路１１０Ｂは、ノードＮＮとノードＮ１Ｂとの間に挿設されている。このノードＮ１Ｂは、定着部４０のヒータ４２Ｂの一端に接続されている。

誤動作検出回路１２０Ａは、トライアック回路１１０Ａにおけるトライアック１１５（後述）のオンオフに応じた信号（検出信号ＤＥＴ１Ａ）を出力するものである。誤動作検出回路１２０Ａは、ノードＮ１ＡとノードＮＬとの間に挿設されている。

誤動作検出回路１２０Ｂは、トライアック回路１１０Ｂにおけるトライアック１１５（後述）のオンオフに応じた信号（検出信号ＤＥＴ１Ｂ）を出力するものである。誤動作検出回路１２０Ｂは、ノードＮ１ＢとノードＮＬとの間に挿設されている。

リレー回路１３０は、リレーを含んで構成され、リレー制御信号ＣＴＲＬ２に基づいてオンオフするものである。リレー回路１３０は、ノードＮ２とノードＮＬとの間に挿設されている。このノードＮ２は、サーモスタット４５を介して、ヒータ４２Ａ，４２Ｂの他端に接続されている。

ゼロクロス検出回路１４０は、電源信号Ｓacに基づいて、いわゆるゼロクロスタイミング付近でパルスを生成することにより、ゼロクロス信号ＳＺを生成するものである。ゼロクロス検出回路１４０は、ノードＮＮとノードＮ２との間に挿設されている。

この例では、ゼロクロス検出回路１４０をノードＮ２に接続したので、リレー回路１３０がオフ状態である場合にはゼロクロス検出回路１４０が動作しないので、消費電力を低減させることができる。なお、これに限定されるものではなく、ゼロクロス検出回路１４０をノードＮＮとノードＮＬとの間に挿設しておよい。この場合には、ゼロクロス検出回路１４０は、リレー回路１３０がオフ状態である場合にも動作することができるので、例えば、電源信号Ｓacが供給されているかどうかを検出することができる。

この構成により、画像形成装置１では、トライアック回路１１０Ａおよびリレー回路１３０がともにオン状態になることによりヒータ４２Ａが加熱され、同様に、トライアック回路１１０Ｂおよびリレー回路１３０がともにオン状態になることによりヒータ４２Ｂが加熱されるようになっている。

図４は、電源部１００の要部の一構成例を表すものである。この図４は、トライアック回路１１０Ａ，１１０Ｂ、誤動作検出回路１２０Ａ，１２０Ｂ、リレー回路１３０、およびゼロクロス検出回路１４０を示している。また、定着部４０のヒータ４２Ａ，４２Ｂおよびサーモスタット４５をも図示している。

トライアック回路１１０Ａは、フォトトライアックカプラ１１１と、抵抗素子１１２，１１３と、容量素子１１４と、トライアック１１５とを有している。フォトトライアックカプラ１１１の発光ダイオードのアノードにはトライアック制御信号ＣＴＲＬ１Ａが供給され、カソードは接地されている。なお、これに限定されるものではなく、フォトトライアックカプラ１１１の発光ダイオードのカソードにも制御信号を供給してもよい。フォトトライアックカプラ１１１のフォトトライアックの一端は抵抗素子１１２の他端に接続され、他端は抵抗素子１１３の一端、容量素子１１４の一端、およびトライアック１１５の制御端子に接続されている。抵抗素子１１２の一端はノードＮＮに接続され、他端はフォトトライアックカプラ１１１のフォトトライアックの一端に接続されている。抵抗素子１１３の一端はフォトトライアックカプラ１１１のフォトトライアックの他端、容量素子１１４の一端、およびトライアック１１５の制御端子に接続され、他端はノードＮ１Ａに接続されている。容量素子１１４の一端は、フォトトライアックカプラ１１１のフォトトライアックの他端、抵抗素子１１３の一端、およびトライアック１１５の制御端子に接続され、他端はノードＮ１Ａに接続されている。トライアック１１５の制御端子はフォトトライアックカプラ１１１のフォトトライアックの他端、抵抗素子１１３の一端、および容量素子１１４の一端に接続され、一端はノードＮＮに接続され、他端はノードＮ１Ａに接続されている。

トライアック回路１１０Ｂは、トライアック回路１１０Ａと同様の構成を有するものであり、フォトトライアックカプラ１１１と、抵抗素子１１２，１１３と、容量素子１１４と、トライアック１１５とを有している。フォトトライアックカプラ１１１の発光ダイオードのアノードにはトライアック制御信号ＣＴＲＬ１Ｂが供給されている。抵抗素子１１２の一端およびトライアック１１５の一端はノードＮＮに接続されている。抵抗素子１１３の他端、容量素子１１４の他端、およびトライアック１１５の他端は、ノードＮ１Ｂに接続されている。

誤動作検出回路１２０Ａは、ダイオード１２１と、フォトカプラ１２２と、ダイオード１２３とを有している。ダイオード１２１のアノードはノードＮ１Ａに接続され、カソードはフォトカプラ１２２の発光ダイオードのアノードに接続されている。フォトカプラ１２２の発光ダイオードのアノードは、ダイオード１２１のカソードに接続され、カソードはダイオード１２３のアノードに接続されている。フォトカプラ１２２のフォトトランジスタのコレクタは検出信号ＤＥＴ１Ａを出力し、エミッタは接地されている。ヒータ制御部５７において、検出信号ＤＥＴ１Ａの入力端子にはプルアップ抵抗が設けられている。ダイオード１２３のアノードはフォトカプラ１２２の発光ダイオードのカソードに接続され、カソードは抵抗素子１２９を介してノードＮＬに接続されている。なお、この誤動作検出回路１２０Ａでは、２つのダイオード１２１，１２３を設けたが、これに限定されるものではなく、どちらか一方を省いてもよい。

この構成により、誤動作検出回路１２０Ａでは、トライアック回路１１０Ａのトライアック１１５がオン状態である場合において、ノードＮ１Ａ（ノードＮＮ）における電圧がノードＮＬにおける電圧よりも高いときに、ノードＮ１Ａから、ダイオード１２１、フォトカプラ１２２、およびダイオード１２３を介してノードＮＬに向かって電流が流れ、検出信号ＤＥＴ１Ａは低レベルになる。また、ノードＮ１Ａ（ノードＮＮ）における電圧がノードＮＬにおける電圧よりも低いときは、誤動作検出回路１２０Ａに電流が流れないので、検出信号ＤＥＴ１Ａは高レベルなる。このように、誤動作検出回路１２０Ａは、トライアック回路１１０Ａのトライアック１１５がオン状態である場合に、交流の電源信号Ｓacの半周期に対応する期間において、検出信号ＤＥＴ１Ａを低レベルにするようになっている。

誤動作検出回路１２０Ｂは、誤動作検出回路１２０Ａと同様の構成を有するものであり、ダイオード１２１と、フォトカプラ１２２と、ダイオード１２３とを有している。ダイオード１２１のアノードはノードＮ１Ｂに接続されている。フォトカプラ１２２のフォトトランジスタのコレクタは検出信号ＤＥＴ１Ｂを出力する。ヒータ制御部５７において、検出信号ＤＥＴ１Ｂの入力端子にはプルアップ抵抗が設けられている。ダイオード１２３のカソードは抵抗素子１２９を介してノードＮＬに接続されている。

この構成により、誤動作検出回路１２０Ｂは、トライアック回路１１０Ｂのトライアック１１５がオン状態である場合に、交流の電源信号Ｓacの半周期に対応する期間において、検出信号ＤＥＴ１Ｂを高レベルにするようになっている。

リレー回路１３０は、リレー１３１と、ダイオード１３２を有している。リレー１３１のコイルの一端にはリレー制御信号ＣＴＲＬ２が供給され、他端は接地されている。なお、これに限定されるものではなく、リレー１３１のコイルの他端にも制御信号を供給してもよい。リレー１３１のスイッチの一端はノードＮ２に接続され、他端はノードＮＬに接続されている。ダイオード１３２のアノードはリレー１３１のコイルの他端に接続され、カソードはリレー１３１のコイルの一端に接続されている。このダイオード１３２は、リレー１３１のコイルによる逆起電力からヒータ制御部５７などの回路を保護するためのものである。

ゼロクロス検出回路１４０は、整流ダイオード回路１４１と、フォトカプラ１４６と、抵抗素子１４７とを有している。整流ダイオード回路１４１は、４つのダイオード１４２〜１４５を有している。ダイオード１４２のアノードはダイオード１４５のカソードおよび抵抗素子１４７の一端に接続され、カソードはダイオード１４３のカソードおよびフォトカプラ１４６の発光ダイオードのアノードに接続されている。ダイオード１４３のアノードはノードＮＮに接続され、カソードはダイオード１４２のカソードおよびフォトカプラ１４６の発光ダイオードのアノードに接続されている。ダイオード１４４のアノードはダイオード１４５のアノードおよびフォトカプラ１４６の発光ダイオードのカソードに接続され、カソードはノードＮＮに接続されている。ダイオード１４５のアノードはダイオード１４４のアノードおよびフォトカプラ１４６の発光ダイオードのカソードに接続され、カソードはダイオード１４２のアノードおよび抵抗素子１４７の一端に接続されている。フォトカプラ１４６の発光ダイオードのアノードは整流ダイオード回路１４１のダイオード１４２，１４３のカソードに接続され、カソードは整流ダイオード回路１４１のダイオード１４４，１４５のアノードに接続されている。フォトカプラ１４６のフォトトランジスタのコレクタはゼロクロス信号ＳＺを出力し、カソードは接地されている。ヒータ制御部５７において、ゼロクロス信号ＳＺの入力端子にはプルアップ抵抗が設けられている。抵抗素子１４７の一端は整流ダイオード回路１４１のダイオード１４２のアノードおよびダイオード１４５のカソードに接続され、他端はノードＮ２に接続されている。

この構成により、ゼロクロス検出回路１４０は、交流の電源信号Ｓacを整流する。具体的には、ゼロクロス検出回路１４０では、リレー回路１３０のリレー１３１がオン状態である場合において、ノードＮ２（ノードＮＬ）における電圧がノードＮＮにおける電圧よりも高いときに、ノードＮ２から、抵抗素子１４７、ダイオード１４２、フォトカプラ１４６、およびダイオード１４４を介してノードＮＮに向かって電流が流れ、ゼロクロス信号ＳＺが低レベルになる。また、ノードＮ２（ノードＮＬ）における電圧がノードＮＮにおける電圧よりも低いときに、ノードＮＮから、ダイオード１４３、フォトカプラ１４６、ダイオード１４５、および抵抗素子１４７を介してノードＮ２に向かって電流が流れ、ゼロクロス信号ＳＺが低レベルになる。また、ノードＮ２（ノードＮＬ）における電圧がノードＮＮにおける電圧とほぼ等しいときは、ゼロクロス検出回路１４０に電流が流れないので、ゼロクロス信号ＳＺは高レベルになる。このように、ゼロクロス検出回路１４０は、電源信号Ｓacのいわゆるゼロクロスタイミング付近において、ゼロクロス信号ＳＺを高レベルにするようになっている。

［動作および作用］
続いて、本実施の形態の画像形成装置１の動作および作用について説明する。

（全体動作概要）
まず、図１，２を参照して、画像形成装置１の全体動作概要を説明する。画像形成装置１では、通信部５１がホストコンピュータから印刷データＤＰを受け取ると、ヒータ制御部５７が、ＣＰＵ４９からの指示に基づいて、定着部４０のヒータ４２Ａ，４２Ｂに電力を供給させる。温度センサ４４が検出したヒートローラ４１の表面温度が、定着動作に適した温度に到達すると、ＣＰＵ４９は、画像形成動作を開始させる。

画像形成動作では、まず、アクチュエータ駆動部４８が、ＣＰＵ４９からの指示に基づいて、ピックアップローラ１１を動作させるとともに、搬送ローラ１２およびレジストローラ１３を動作させる。これにより、記録媒体９は搬送路８に沿って搬送される。

そして、アクチュエータ駆動部４８は、図示しない感光体モータを制御することにより、４つの画像形成部２０内の感光体２１、現像ローラ２３、および供給ローラ２４をそれぞれ回転させる。また、アクチュエータ駆動部４８は、転写ベルト３１を循環搬送させる。高圧電源部５８は、帯電電圧、現像電圧、供給電圧、転写電圧など、画像形成装置１で使用される様々な高圧電圧を生成する。露光制御部５９は、４つの露光部２９の動作を制御する。これにより、各画像形成部２０の感光体２１の表面には、まず、静電潜像が形成され、その後に、その静電潜像に応じてトナー像が形成される。そして、各画像形成部２０の感光体２１のトナー像は、記録媒体９の被転写面に転写される。

そして、アクチュエータ駆動部４８は、ヒートローラ４１および加圧ローラ４３を回転させる。これにより、定着部４０では、記録媒体９上のトナーが、加熱され、融解し、加圧される。その結果、トナー像が記録媒体９上に定着する。そして、アクチュエータ駆動部４８は、排出ローラ１９を回転させる。これにより、トナーが定着した記録媒体９が排出される。

（詳細動作）
次に、電源投入後のウォームアップ動作について詳細に説明する。まず、正常な動作について説明し、その後に、誤動作が生じた場合の動作について説明する。

図５は、電源部１００の一動作例を表すものであり、（Ａ）は電源信号Ｓacの波形を示し、（Ｂ）は直流信号Ｓdc24の波形を示し、（Ｃ）は直流信号Ｓdc5の波形を示し、（Ｄ）はゼロクロス信号ＳＺの波形を示し、（Ｅ）は検出信号ＤＥＴ１Ａの波形を示し、（Ｆ）はリレー制御信号ＣＴＲＬ２の波形を示し、（Ｇ）はトライアック制御信号ＣＴＲＬ１Ａの波形を示し、（Ｈ）はヒータ４２Ａに流れる電流（ヒータ電流Ｉ４２Ａ）の波形を示す。ここで、図５（Ａ）に示した電源信号Ｓacの波形は、ノードＮＬ（ライン）における電圧からノードＮＮ（ニュートラル）における電圧を引いた電圧の波形を示す。この例では、ヒータ４２Ａについての動作のみを示しているが、ヒータ４２Ｂについても同様である。

まず、タイミングｔ１において、画像形成装置１に電源が投入されることにより、電源部１００に、商用電源９９から電源信号Ｓacが供給される（図５（Ａ））。直流信号生成部１０３は、この電源信号Ｓacに基づいて、直流信号Ｓdc24，Ｓdc5を生成する。直流信号Ｓdc24，Ｓdc5の電圧は、それぞれ２４Ｖ、５Ｖに向かって徐々に増加する（図５（Ｂ），（Ｃ））。そして、直流信号Ｓdc24の電圧は約２４Ｖに到達し、直流信号Ｓdc5の電圧は約５Ｖに到達する。

次に、ヒータ制御部５７は、タイミングｔ２において、リレー制御信号ＣＴＲＬ２を低レベルから高レベルに変化させる（図５（Ｆ））。これにより、リレー回路１３０のリレー１３１はオン状態になり、ゼロクロス検出回路１４０に電源信号Ｓacが供給される。そして、ゼロクロス検出回路１４０は、このタイミングｔ２以降において、ゼロクロス信号ＳＺを生成し始める（図５（Ｄ））。ゼロクロス信号ＳＺのパルス幅は、例えば、１msec.〜２msec.程度である。

ヒータ制御部５７は、このゼロクロス信号ＳＺに基づいて、トライアック制御信号ＣＴＲＬ１Ａを生成する（図５（Ｇ））。具体的には、ヒータ制御部５７は、ゼロクロス信号ＳＺに含まれる２つ以上（図５では２つ）の立ち上がりエッジを用いて、電源信号Ｓacの位相を把握する。なお、これに限定されるものではなく、ゼロクロス信号ＳＺに含まれる２つ以上の立ち下がりエッジを用いてもよい。そして、ヒータ制御部５７は、電源信号Ｓacにおける、位相が９０度〜１８０度の範囲内のあるタイミング（例えばタイミングｔ５，ｔ９）、および位相が２７０度〜３６０度の範囲内のあるタイミング（例えばタイミングｔ３，ｔ７）でトライアック制御信号ＣＴＲＬ１Ａを低レベルから高レベルに変化させる（図５（Ｇ））。これにより、トライアック回路１１０Ａのトライアック１１５は、例えばタイミングｔ３〜ｔ４の期間、タイミングｔ５〜ｔ６の期間、タイミングｔ７〜ｔ８の期間、タイミングｔ９〜ｔ１０の期間においてオン状態になる。その結果、ヒータ制御部５７は、これらの期間においてヒータ４２Ａに通電を行う（図５（Ｈ））。

このようにして、ヒータ制御部５７は、いわゆる位相制御を行うことによりヒータ４２Ａに通電を行う。これにより、突入電流を抑制することができる。すなわち、例えば、ヒータ４２Ａがハロゲンヒータである場合には、ヒータ４２Ａが冷えた状態であるときにヒータ４２Ａに対して通電を開始すると、ヒータ４２Ａの抵抗値が低いため、突入電流が大きくなってしまう。そこで、ヒータ制御部５７は、ヒータ４２Ａが冷えた状態であるときは、位相制御を行うことにより、ヒータ４２Ａへの電力供給量を低くする。そして、ヒータ制御部５７は、ヒータ４２Ａが温まり電流が下がってきたら、電力供給量を増やす。このように、ヒータ制御部５７は、位相制御をおこなうことにより、突入電流を抑制することができる。また、ウォームアップ動作後の印刷動作においても、このような位相制御をおこなってもよい。

なお、ヒータ４２Ａがセラミックヒータである場合には、突入電流が低いので、位相制御を行わなくてもよい。

誤動作検出回路１２０Ａは、トライアック回路１１０Ａのトライアック１１５のオンオフに応じた検出信号ＤＥＴ１Ａを生成する（図５（Ｅ））。具体的には、タイミングｔ３においてトライアック１１５がオン状態になると、電源信号Ｓacが負であるので、誤動作検出回路１２０Ａ（図４）において、ノードＮ１ＡからノードＮＬに向かって電流が流れる。これにより、誤動作検出回路１２０Ａは、検出信号ＤＥＴ１Ａを低レベルにする。タイミングｔ７についても同様である。一方、タイミングｔ５，ｔ９などでは、電源信号Ｓacが正であるので、誤動作検出回路１２０Ａ（図４）には電流は流れず、誤動作検出回路１２０Ａは、検出信号ＤＥＴ１Ａを高レベルに維持する。ヒータ制御部５７は、このような検出信号ＤＥＴ１Ａに基づいて、トライアック回路１１０Ａが正常に動作していると判定する。

このようにして、ヒータ４２Ａに電力が供給され、ウォームアップ動作が行われる。

図６は、誤動作が生じた場合における、電源部１００の一動作例を表すものである。この例では、図示していないが、例えば、電源信号Ｓacがノイズを含み、あるいは電源信号Ｓacの波形が矩形波に近い波形になっている。

まず、タイミングｔ１１において、ユーザが画像形成装置１の電源スイッチをオンすることにより、電源部１００に、商用電源９９から電源信号Ｓacが供給される（図６（Ａ））。

次に、ヒータ制御部５７は、タイミングｔ１２において、リレー制御信号ＣＴＲＬ２を低レベルから高レベルに変化させる（図６（Ｆ））。これにより、ゼロクロス検出回路１４０は、ゼロクロス信号ＳＺを生成し始める（図６（Ｄ））。

タイミングｔ１２〜ｔ１３の期間において、ヒータ制御部５７は、トライアック制御信号ＣＴＲＬ１Ａを低レベルに維持している（図６（Ｇ））。すなわち、ヒータ制御部５７は、トライアック回路１１０Ａのトライアック１１５をオフ状態に維持しようとしている。しかしながら、この例では、トライアック１１５が、電源信号Ｓacのノイズや電源信号Ｓacの波形のひずみに起因して、誤動作してオン状態になり、ヒータ４２Ａが通電している（図６（Ｈ））。誤動作検出回路１２０Ａは、トライアック１１５がオン状態になっているため、電源信号Ｓacに応じて、検出信号ＤＥＴ１Ａを低レベルと高レベルとの間で変化させる（図６（Ｅ））。具体的には、誤動作検出回路１２０Ａ（図４）では、電源信号Ｓacが負である期間に対応する期間において、ノードＮ１ＡからノードＮＬに向かって電流が流れる。その結果、検出信号ＤＥＴ１Ａは、電源信号Ｓacが負である期間に対応する期間において低レベルになり、それ以外の期間において高レベルになる。

ヒータ制御部５７は、この検出信号ＤＥＴ１Ａに基づいて、トライアック回路１１０Ａのトライアック１１５が誤動作によりオン状態になっていると判定する。具体的には、ヒータ制御部５７は、例えば、検出信号ＤＥＴ１Ａのエッジ、パルス幅、周期などを用いて、トライアック１１５が誤動作によりオン状態になっていると判定する。特に、この例では、ヒータ制御部５７は、トライアック制御信号ＣＴＲＬ１Ａを低レベルに維持しているにもかかわらず、トライアック１１５がオン状態になっているので、トライアック１１５が誤動作していると判定する。その際、ヒータ制御部５７は、誤判定を防止するため、電源信号Ｓacの複数の周期に対応する期間にわたって、複数回判定を行う。そして、制御部５０は、フェールセーフを実現するための処理を行う。具体的には、ヒータ制御部５７は、タイミングｔ１３において、リレー制御信号ＣＴＲＬ２を高レベルから低レベルに変化させる（図６（Ｆ））。これにより、画像形成装置１では、ヒータ４２Ａへの通電を停止する。また、ゼロクロス検出回路１４０は、これ以降、ゼロクロス信号ＳＺを低レベルに維持する。そして、例えば、表示部５３は、エラーを表示する。

このように、画像形成装置１では、誤動作検出回路１２０Ａ，１２０Ｂを設け、トライアック回路１１０Ａ，１１０Ｂにおけるトライアック１１５の誤動作を検出するようにした。すなわち、トライアック１１５は、例えば、電源信号Ｓacがノイズを含む場合や、あるいは電源信号Ｓacの波形が矩形波に近い波形である場合に、誤動作してオン状態になってしまうおそれがある。また、トライアック１１５は、例えば、いわゆる熱暴走により、誤動作してオン状態になることもあり得る。画像形成装置１では、誤動作検出回路１２０Ａ，１２０Ｂを設けるようにしたので、このようなトライアック１１５の誤動作を検出することができる。これにより、リレー回路１３０をオフ状態にすることにより、ヒータ４２Ａ，４２Ｂへの通電を停止することができる。

図７は、電源投入後の画像形成装置１の一動作例を表すものである。

電源が投入されると、まず、ヒータ制御部５７は、リレー制御信号ＣＴＲＬ２を高レベルにすることにより、リレー回路１３０のリレー１３１をオン状態にする（ステップＳ１０１）。

次に、ヒータ制御部５７は、検出信号ＤＥＴ１Ａ，ＤＥＴ１Ｂに基づいて、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作しているかどうかを確認する（ステップＳ１０２）。

ステップＳ１０２において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作している場合（ステップＳ１０２において“Ｙ”）には、ヒータ制御部５７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１をオフ状態にする（ステップＳ１０３）。そして、制御部５０は、画像形成装置１の装置動作を停止し（ステップＳ１０４）、表示部５３は、エラーが生じたことを表示する（ステップＳ１０５）。そして、このフローは終了する。

ステップＳ１０２において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５が両方とも誤動作していない場合（ステップＳ１０２において“Ｎ”）には、ヒータ制御部５７は、図５に示した位相制御により、トライアック回路１１０Ａ，１１０Ｂのトライアック１１５をオン状態にし（ステップＳ１１１）、ウォームアップ動作を行う（ステップＳ１１２）。

次に、制御部５０は、所定の長さの期間において、通信部５１が印刷データＤＰを受信したかどうかを確認する（ステップＳ１１３）。印刷データＤＰを受信した場合（ステップＳ１１３において“Ｙ”）には、画像形成装置１は、その印刷データＤＰに基づいて画像形成動作を行う（ステップＳ１１４）。そして、ステップＳ１２１に進む。

ステップＳ１１３において、所定の長さの期間において印刷データＤＰを受信しなかった場合（ステップＳ１１３において“Ｎ”）には、待機モードに移行する（ステップＳ１２１）。そして、ヒータ制御部５７は、トライアック制御信号ＣＴＲＬ１Ａ，ＣＴＲＬ１Ｂを低レベルにすることにより、トライアック回路１１０Ａ，１１０Ｂのトライアック１１５をともにオフ状態にする（ステップＳ１２２）。

次に、ヒータ制御部５７は、検出信号ＤＥＴ１Ａ，ＤＥＴ１Ｂに基づいて、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作しているかどうかを確認する（ステップＳ１２３）。

ステップＳ１２３において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作している場合（ステップＳ１２３において“Ｙ”）には、ヒータ制御部５７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１をオフ状態にする（ステップＳ１２４）。そして、ステップＳ１０４に進む。

ステップＳ１２３において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５が両方とも誤動作していない場合（ステップＳ１２３において“Ｎ”）には、ヒータ制御部５７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１をオフ状態にする（ステップＳ１２５）。

以上で、このフローは終了する。その後、通信部５１が印刷データＤＰを受信した場合には、再度、ステップＳ１０１から動作を再開する。

このように、画像形成装置１では、電源投入時や、画像形成動作の開始前、および画像形成動作の終了後に、トライアック１１５の誤動作を検出するようにしたので、トライアック１１５に誤動作が生じても、すぐに検出することができる。その結果、画像形成装置１では、トライアック１１５に誤動作が生じてからすぐに、リレー回路１３０のリレー１３１をオフ状態にし、あるいはエラー表示を行うことができるため、トライアック１１５の誤動作の影響を抑えることができる。

［効果］
以上のように本実施の形態では、誤動作検出回路を設けるようにしたので、トライアックの誤動作の影響を抑えることができる。

［変形例１−１］
上記実施の形態では、電源投入時や、画像形成動作の開始前、および画像形成動作の終了後に、トライアック回路１１０Ａ，１１０Ｂのトライアック１１５の誤動作を検出したが、これに限定されるものではない。例えば、長時間にわたり連続印刷を行う場合には、トライアック回路１１０Ａ，１１０Ｂのトライアック１１５はオンオフを繰り返すので、トライアック１１５がオフ状態になった期間を利用して、トライアック１１５の誤動作を検出してもよい。

［変形例１−２］
上記実施の形態では、誤動作検出回路１２０Ａ，１２０Ｂを、図４に示したような回路構成で実現したが、この構成に限定されるものではない。例えば、図８に示す電源部１００Ｂのように、ダイオードの向きを変更してもよい。この電源部１００Ｂは、誤動作検出回路１６０Ａ，１６０Ｂを有している。誤動作検出回路１６０Ａは、ダイオード１６１と、フォトカプラ１６２と、ダイオード１６３とを有している。ダイオード１６１のアノードは抵抗素子１２９を介してノードＮＬに接続され、カソードはフォトカプラ１６２の発光ダイオードのアノードに接続されている。フォトカプラ１６２の発光ダイオードのアノードは、ダイオード１６１のカソードに接続され、カソードはダイオード１６３のアノードに接続されている。フォトカプラ１６２のフォトトランジスタのコレクタは検出信号ＤＥＴ１Ａを出力し、エミッタは接地されている。ダイオード１６３のアノードはフォトカプラ１６２の発光ダイオードのカソードに接続され、カソードはノードＮ１Ａに接続されている。

この構成により、誤動作検出回路１６０Ａでは、トライアック回路１１０Ａのトライアック１１５がオン状態である場合において、ノードＮＬにおける電圧がノードＮ１Ａ（ノードＮＮ）における電圧よりも高いときに、ノードＮＬから、ダイオード１６１、フォトカプラ１６２、およびダイオード１６３を介してノードＮ１Ａに向かって電流が流れ、検出信号ＤＥＴ１Ａは低レベルになる。また、ノードＮＬにおける電圧がノードＮ１Ａ（ノードＮＮ）における電圧よりも低いときは、誤動作検出回路１６０Ａに電流が流れないので、検出信号ＤＥＴ１Ａは高レベルなる。このように、誤動作検出回路１６０Ａは、電源信号Ｓacが正である期間においてトライアック回路１１０Ａのトライアック１１５がオン状態になることにより、検出信号ＤＥＴ１Ａを低レベルにする。誤動作検出回路１６０Ｂについても同様である。

また、例えば、誤動作検出回路１２０Ａを、ゼロクロス検出回路１４０と同様の構成にし、トライアック回路１１０Ａのトライアック１１５がオン状態である場合に、電源信号Ｓacのいわゆるゼロクロスタイミング付近において、検出信号ＤＥＴ１Ａを高レベルにしてもよい。この場合、検出信号ＤＥＴ１Ａのパルス幅は、上記実施の形態の場合に比べて狭くなる。特に、電源信号Ｓacの波形が矩形波に近い波形である場合に、検出信号ＤＥＴ１Ａのパルス幅は、さらに狭くなる。よって、ヒータ制御部５７が、このようなパルス幅の狭い検出信号ＤＥＴ１Ａに基づいて正しく動作できる場合には、このような回路を誤動作検出回路１２０Ａとして用いることができる。誤動作検出回路１２０Ｂについても同様である。

［変形例１−３］
上記実施の形態では、図３，４に示したように、トライアック回路１１０Ａ，１１０ＢをノードＮＮ（ニュートラル）に接続し、リレー回路１３０をノードＮＬ（ライン）に接続したが、これに限定されるものではない。これに変えて、例えば、図９，１０に示す電源部１００Ｃのように、トライアック回路１１０Ａ，１１０ＢをノードＮＬ（ライン）に接続し、リレー回路１３０をノードＮＮ（ニュートラル）に接続してもよい。この電源部１００Ｃでは、誤動作検出回路１２０Ａは、ノードＮＮ（ニュートラル）に接続される。

［変形例１−４］
上記実施の形態では、図３，４に示したように、２つの誤動作検出回路１２０Ａ，１２０Ｂを設け、トライアック回路１１０Ａのトライアック１１５の誤動作およびトライアック回路１１０Ｂのトライアック１１５の誤動作を個別に検出したが、これに限定されるものではない。これに変えて、例えば、図１１，１２に示す電源部１００Ｄのように、１つの誤動作検出回路１５０を設け、トライアック回路１１０Ａのトライアック１１５の誤動作およびトライアック回路１１０Ｂのトライアック１１５の誤動作をまとめて検出してもよい。

この誤動作検出回路１５０は、ダイオード１５１，１５２と、フォトカプラ１５３と、ダイオード１５４，１５５とを有している。ダイオード１５１のアノードはノードＮ１Ａに接続され、カソードはダイオード１５２のカソードおよびフォトカプラ１５３の発光ダイオードのアノードに接続されている。ダイオード１５２のアノードはノードＮ１Ｂに接続され、カソードはダイオード１５１のカソードおよびフォトカプラ１５３の発光ダイオードのアノードに接続されている。フォトカプラ１５３の発光ダイオードのアノードは、ダイオード１５１，１５２のカソードに接続され、カソードはダイオード１５４，１５５のアノードに接続されている。フォトカプラ１５３のフォトトランジスタのコレクタは検出信号ＤＥＴ１を出力し、エミッタは接地されている。本変形例に係る制御部５０Ｄのヒータ制御部５７Ｄにおいて、検出信号ＤＥＴ１の入力端子にはプルアップ抵抗が設けられている。ダイオード１５４のアノードはダイオード１５５のアノードおよびフォトカプラ１５３の発光ダイオードのカソードに接続され、カソードは抵抗素子１２９を介してノードＮＬに接続されている。ダイオード１５５のアノードはダイオード１５４のアノードおよびフォトカプラ１５３の発光ダイオードのカソードに接続され、カソードは抵抗素子１２９を介してノードＮＬに接続されている。

本変形例に係る制御部５０Ｄのヒータ制御部５７Ｄは、ゼロクロス信号ＳＺ、検出信号ＤＥＴ１、および温度検出信号ＴＥＭＰに基づいて、トライアック制御信号ＣＴＲＬ１Ａ，ＣＴＲＬ１Ｂおよびリレー制御信号ＣＴＲＬ２を生成することにより、ヒータ４２Ａ，４２Ｂの動作を制御する。

この構成により、誤動作検出回路１５０は、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方がオン状態である場合に、交流の電源信号Ｓacの半周期に対応する期間において、検出信号ＤＥＴ１を低レベルにする。

［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る画像形成装置２について説明する。本実施の形態は、リレー回路１３０におけるリレー１３１のショートを検出するショート検出回路をさらに備えたものである。なお、上記第１の実施の形態に係る画像形成装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１３は、画像形成装置２の一構成例を表すものである。画像形成装置２は、制御部６０と、電源部２００とを備えている。

制御部６０は、ヒータ制御部６７を有している。ヒータ制御部６７は、ゼロクロス信号ＳＺ、検出信号ＤＥＴ１Ａ，ＤＥＴ１Ｂ，ＤＥＴ２、および温度検出信号ＴＥＭＰに基づいて、トライアック制御信号ＣＴＲＬ１Ａ，ＣＴＲＬ１Ｂおよびリレー制御信号ＣＴＲＬ２を生成することにより、ヒータ４２Ａ，４２Ｂの動作を制御するものである。

電源部２００は、ショート検出回路２４０を有している。ショート検出回路２４０は、リレー回路１３０におけるリレー１３１のオンオフに応じた信号（検出信号ＤＥＴ２）を出力するものである。ショート検出回路２４０は、ノードＮＮとノードＮ２との間に挿設されている。

図１４は、電源部２００の要部の一構成例を表すものである。この図１４は、トライアック回路１１０Ａ，１１０Ｂ、誤動作検出回路１２０Ａ，１２０Ｂ、リレー回路１３０、ショート検出回路２４０、およびゼロクロス検出回路１４０を示している。

ショート検出回路２４０は、ダイオード２４１と、フォトカプラ２４２と、ダイオード２４３と、抵抗素子２４４とを有している。ダイオード２４１のアノードはノードＮ１に接続され、カソードはフォトカプラ２４２の発光ダイオードのアノードに接続されている。フォトカプラ２４２の発光ダイオードのアノードは、ダイオード２４１のカソードに接続され、カソードはダイオード２４３のアノードに接続されている。フォトカプラ２４２のフォトトランジスタのコレクタは検出信号ＤＥＴ２を出力し、エミッタは接地されている。ヒータ制御部６７において、検出信号ＤＥＴ２の入力端子にはプルアップ抵抗が設けられている。ダイオード２４３のアノードはフォトカプラ２４２の発光ダイオードのカソードに接続され、カソードは抵抗素子２４４に接続されている。抵抗素子２４４の一端はダイオード２４３のカソードに接続され、他端はノードＮＮに接続されている。

この構成により、ショート検出回路２４０では、リレー回路１３０のリレー１３１がオン状態である場合において、ノードＮ２（ノードＮＬ）における電圧がノードＮＮにおける電圧よりも高いときに、ノードＮ２から、ダイオード２４１、フォトカプラ２４２、ダイオード２４３、および抵抗素子２４４を介してノードＮＮに向かって電流が流れ、検出信号ＤＥＴ２は低レベルになる。また、ノードＮ２（ノードＮＬ）における電圧がノードＮＮにおける電圧よりも低いときは、ショート検出回路２４０に電流が流れないので、検出信号ＤＥＴ２は高レベルなる。このように、ショート検出回路２４０は、リレー回路１３０のリレー１３１がオン状態である場合に、交流の電源信号Ｓacの半周期に対応する期間において、検出信号ＤＥＴ２を低レベルにするようになっている。

図１５は、正常な動作における、電源部２００の一動作例を表すものであり、（Ａ）は電源信号Ｓacの波形を示し、（Ｂ）は直流信号Ｓdc24の波形を示し、（Ｃ）は直流信号Ｓdc5の波形を示し、（Ｄ）はゼロクロス信号ＳＺの波形を示し、（Ｅ）は検出信号ＤＥＴ１Ａの波形を示し、（Ｆ）は検出信号ＤＥＴ２の波形を示し、（Ｇ）はリレー制御信号ＣＴＲＬ２の波形を示し、（Ｈ）はトライアック制御信号ＣＴＲＬ１Ａの波形を示し、（Ｉ）はヒータ４２Ａに流れる電流（ヒータ電流Ｉ４２Ａ）の波形を示す。

まず、タイミングｔ２１において、画像形成装置２に電源が投入されることにより、電源部２００に、商用電源９９から電源信号Ｓacが供給される（図１５（Ａ））。

次に、ヒータ制御部６７は、タイミングｔ２２において、リレー制御信号ＣＴＲＬ２を低レベルから高レベルに変化させる（図１５（Ｇ））。これにより、リレー回路１３０のリレー１３１はオン状態になり、ゼロクロス検出回路１４０およびショート検出回路２４０に電源信号Ｓacが供給される。そして、ゼロクロス検出回路１４０は、ゼロクロス信号ＳＺを生成し始める（図１５（Ｄ））。

ショート検出回路２４０は、リレー回路１３０のリレー１３１のオンオフに応じた検出信号ＤＥＴ２を生成する（図１５（Ｆ））。具体的には、ショート検出回路２４０（図１４）では、電源信号Ｓacが正である期間に対応する期間において、ノードＮ２からノードＮＮに向かって電流が流れる。その結果、検出信号ＤＥＴ２は、電源信号Ｓacが正である期間に対応する期間において低レベルになり、それ以外の期間において高レベルになる。ヒータ制御部６７は、この検出信号ＤＥＴ２に基づいて、リレー回路１３０が正常に動作していると判定する。

また、ヒータ制御部６７は、ゼロクロス信号ＳＺに基づいて、トライアック制御信号ＣＴＲＬ１Ａを生成する（図１５（Ｈ））。これにより、トライアック回路１１０Ａのトライアック１１５は、例えばタイミングｔ２３〜ｔ２４の期間、タイミングｔ２５〜ｔ２６の期間、タイミングｔ２７〜ｔ２８の期間、タイミングｔ２９〜ｔ３０の期間においてオン状態になる。その結果、ヒータ制御部６７は、これらの期間においてヒータ４２Ａに通電を行う（図１５（Ｉ））。

誤動作検出回路１２０Ａは、トライアック回路１１０Ａのトライアック１１５のオンオフに応じた検出信号ＤＥＴ１Ａを生成する（図１５（Ｅ））。ヒータ制御部６７は、この検出信号ＤＥＴ１Ａに基づいて、トライアック回路１１０Ａが正常に動作していると判定する。

図１６は、誤動作が生じた場合における、電源部２００の一動作例を表すものである。この例では、例えば、長い期間使用したことにより、リレー１３１の接点が溶着し、両端間がショートしている。

まず、タイミングｔ３１において、ユーザが画像形成装置２の電源スイッチをオンすることにより、電源部２００に、商用電源９９から電源信号Ｓacが供給される（図１６（Ａ））。その後、ゼロクロス検出回路１４０は、ゼロクロス信号ＳＺを生成し始め（図１６（Ｄ））、ショート検出回路２４０は、電源信号Ｓacに応じて変化する検出信号ＤＥＴ２を生成し始める（図１６（Ｆ））。すなわち、この例では、ヒータ制御部６７は、リレー制御信号ＣＴＲＬ２を低レベルに維持し（図１６（Ｇ））、リレー回路１３０のリレー１３１をオフ状態に維持しようとしている。しかしながら、この例では、リレー１３１における接点の溶着により、リレー１３１がショートしている。これにより、ゼロクロス検出回路１４０およびショート検出回路２４０に電源信号Ｓacが供給され、ゼロクロス検出回路１４０は、ゼロクロス信号ＳＺを生成し、ショート検出回路２４０は、検出信号ＤＥＴ２を生成する。

ヒータ制御部６７は、この検出信号ＤＥＴ２に基づいて、リレー回路１３０のリレー１３１がショートしていると判定する。具体的には、ヒータ制御部６７は、例えば、検出信号ＤＥＴ２のエッジ、パルス幅、周期などを用いて、リレー１３１がショートしていると判定する。特に、この例では、ヒータ制御部６７は、リレー制御信号ＣＴＲＬ２を低レベルに維持しているにもかかわらず、リレー１３１がオン状態になっているので、リレー１３１がショートしていると判定する。そして、制御部６０は、フェールセーフを実現するための処理を行う。具体的には、制御部６０は、画像形成装置２の動作を停止させる。そして、例えば、表示部５３は、エラーを表示する。

このように、画像形成装置２では、ショート検出回路２４０を設け、リレー回路１３０におけるリレー１３１のショートを検出するようにした。これにより、リレー１３１がショートした場合に、画像形成装置２の動作を停止させることにより、ヒータ４２Ａ，４２Ｂへの通電を停止することができる。

図１７は、電源投入後の画像形成装置２の一動作例を表すものである。

電源が投入されると、まず、ヒータ制御部６７は、検出信号ＤＥＴ２に基づいて、リレー回路１３０のリレー１３１がショートしているかどうかを確認する（ステップＳ２０１）。

ステップＳ２０１において、リレー回路１３０のリレー１３１がショートしている場合（ステップＳ２０１において“Ｙ”）には、制御部６０は、画像形成装置２の装置動作を停止し（ステップＳ２０２）、表示部５３は、エラーが生じたことを表示する（ステップＳ２０３）。そして、このフローは終了する。

ステップＳ２０１において、リレー回路１３０のリレー１３１がショートしていない場合（ステップＳ２０１において“Ｎ”）には、ヒータ制御部６７は、リレー制御信号ＣＴＲＬ２を高レベルにすることにより、リレー回路１３０のリレー１３１をオン状態にする（ステップＳ２１１）。

次に、ヒータ制御部６７は、検出信号ＤＥＴ１Ａ，ＤＥＴ１Ｂに基づいて、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作しているかどうかを確認する（ステップＳ２１２）。

ステップＳ２１２において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作している場合（ステップＳ２１２において“Ｙ”）には、ヒータ制御部６７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１をオフ状態にする（ステップＳ２１３）。そして、ステップＳ２０２に進む。

ステップＳ２１２において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５が両方とも誤動作していない場合（ステップＳ２１２において“Ｎ”）には、ヒータ制御部６７は、位相制御により、トライアック回路１１０Ａ，１１０Ｂのトライアック１１５をオン状態にし（ステップＳ２２１）、ウォームアップ動作を行う（ステップＳ２２２）。

次に、制御部６０は、所定の長さの期間において、通信部５１が印刷データＤＰを受信したかどうかを確認する（ステップＳ２２３）。印刷データＤＰを受信した場合（ステップＳ２２３において“Ｙ”）には、画像形成装置２は、その印刷データＤＰに基づいて画像形成動作を行う（ステップＳ２２４）。そして、ステップＳ２３１に進む。

ステップＳ２２３において、所定の長さの期間において印刷データＤＰを受信しなかった場合（ステップＳ２２３において“Ｎ”）には、待機モードに移行する（ステップＳ２３１）。そして、ヒータ制御部６７は、トライアック制御信号ＣＴＲＬ１Ａ，ＣＴＲＬ１Ｂを低レベルにすることにより、トライアック回路１１０Ａ，１１０Ｂのトライアック１１５をともにオフ状態にする（ステップＳ２３２）。

次に、ヒータ制御部６７は、検出信号ＤＥＴ１Ａ，ＤＥＴ１Ｂに基づいて、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作しているかどうかを確認する（ステップＳ２３３）。

ステップＳ２３３において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作している場合（ステップＳ２３３において“Ｙ”）には、ヒータ制御部６７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１をオフ状態にする（ステップＳ２３４）。そして、ステップＳ２０２に進む。

ステップＳ２３３において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５が両方とも誤動作していない場合（ステップＳ２３３において“Ｎ”）には、ヒータ制御部６７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１をオフ状態にする（ステップＳ２４１）。

次に、ヒータ制御部６７は、検出信号ＤＥＴ２に基づいて、リレー回路１３０のリレー１３１がショートしているかどうかを確認する（ステップＳ２４２）。リレー回路１３０のリレー１３１がショートしている場合（ステップＳ２４２において“Ｙ”）には、ステップＳ２０２に進む。

ステップＳ２４２において、リレー回路１３０のリレー１３１がショートしていない場合（ステップＳ２４２において“Ｎ”）には、このフローは終了する。その後、通信部５１が印刷データＤＰを受信した場合には、再度、ステップＳ２０１から動作を再開する。

このように、画像形成装置２では、電源投入時や、画像形成動作の開始前、および画像形成動作の終了後に、リレー１３１のショートを検出するようにしたので、リレー１３１のショートが生じても、すぐに検出することができる。その結果、画像形成装置２では、リレー１３１のショートが生じてからすぐに、装置動作を停止し、あるいはエラー表示を行うことができるため、リレー１３１のショートの影響を抑えることができる。

以上のように本実施の形態では、ショート検出回路を設けるようにしたので、リレーのショートの影響を抑えることができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２−１］
上記実施の形態では、電源投入時や、画像形成動作の開始前、および画像形成動作の終了後に、リレー回路１３０のリレー１３１のショートを検出したが、これに限定されるものではない。例えば、長時間にわたり連続印刷を行う場合には、例えば、画像形成に影響を与えないタイミングでリレー回路１３０のリレー１３１を短期間だけオフ状態にし、その期間においてリレー１３１のショートを検出してもよい。

［変形例２−２］
上記実施の形態では、ショート検出回路２４０を、図１４に示したような回路構成で実現したが、この構成に限定されるものではない。例えば、図１８に示す電源部２００Ｂのように、ダイオードの向きを変更してもよい。この電源部２００Ｂは、ショート検出回路２５０を有している。ショート検出回路２５０は、抵抗素子２５１と、ダイオード２５２と、フォトカプラ２５３と、ダイオード２５４とを有している。抵抗素子２５１の一端はノードＮＮに接続され、他端はダイオード２５２のアノードに接続されている。ダイオード２５２のアノードは抵抗素子２５１の他端に接続され、カソードはフォトカプラ２５３の発光ダイオードのアノードに接続されている。フォトカプラ２５３の発光ダイオードのアノードは、ダイオード２５２のカソードに接続され、カソードはダイオード２５４のアノードに接続されている。フォトカプラ２５３のフォトトランジスタのコレクタは検出信号ＤＥＴ２を出力し、エミッタは接地されている。ダイオード２５４のアノードはフォトカプラ２５３の発光ダイオードのカソードに接続され、カソードはノードＮ２に接続されている。

この構成により、ショート検出回路２５０では、リレー回路１３０のリレー１３１がオン状態である場合において、ノードＮＮにおける電圧がノードＮ２（ノードＮＬ）における電圧よりも高いときに、ノードＮＮから、抵抗素子２５１、ダイオード２５２、フォトカプラ２５３、およびダイオード２５４を介してノードＮ２に向かって電流が流れ、検出信号ＤＥＴ２は低レベルになる。また、ノードＮＮにおける電圧がノードＮ２（ノードＮＬ）における電圧よりも低いときは、ショート検出回路２５０に電流が流れないので、検出信号ＤＥＴ２は高レベルなる。このように、ショート検出回路２５０は、リレー回路１３０のリレー１３１がオン状態である場合に、交流の電源信号Ｓacの半周期に対応する期間において、検出信号ＤＥＴ２を低レベルにするようになっている。

また、例えば、ショート検出回路２４０を、ゼロクロス検出回路１４０と同様の構成にし、リレー回路１３０のリレー１３１がオン状態である場合に、電源信号Ｓacのいわゆるゼロクロスタイミング付近において、検出信号ＤＥＴ２を高レベルにしてもよい。この場合、検出信号ＤＥＴ２のパルス幅は、上記実施の形態の場合に比べて狭くなる。特に、電源信号Ｓacの波形が矩形波に近い波形である場合に、検出信号ＤＥＴ２のパルス幅は、さらに狭くなる。よって、ヒータ制御部６７が、このようなパルス幅の狭い検出信号ＤＥＴ２に基づいて正しく動作できる場合には、このような回路をショート検出回路２４０として用いることができる。

［その他の変形例］
上記実施の形態に係る画像形成装置２に、上記第１の実施の形態の変形例を適用してもよい。また、これらの変形例のうちの２以上を組み合わせてもよい。

＜３．第３の実施の形態＞
次に、第３の実施の形態に係る画像形成装置３について説明する。本実施の形態は、リレー回路１３０とは別のリレー回路をさらに備えたものである。なお、上記実施の形態に係る画像形成装置１，２と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１９は、画像形成装置３の一構成例を表すものである。画像形成装置３は、制御部７０と、電源部３００とを備えている。

制御部７０は、ヒータ制御部７７を有している。ヒータ制御部７７は、ゼロクロス信号ＳＺ、検出信号ＤＥＴ１，ＤＥＴ２、および温度検出信号ＴＥＭＰに基づいて、トライアック制御信号ＣＴＲＬ１Ａ，ＣＴＲＬ１Ｂおよびリレー制御信号ＣＴＲＬ２，ＣＴＲＬ３を生成することにより、ヒータ４２Ａ，４２Ｂの動作を制御するものである。

電源部３００は、誤動作検出回路１５０と、リレー回路３３０とを有している。リレー回路３３０は、リレーを含んで構成され、リレー制御信号ＣＴＲＬ３に基づいてオンオフするものである。リレー回路３３０は、ノードＮＮとノードＮ３との間に挿設されている。このノードＮ３は、トライアック回路１１０Ａ，１１０Ｂ、ゼロクロス検出回路１４０、およびショート検出回路２４０に接続されている。

図２０は、電源部３００の要部の一構成例を表すものである。この図２０は、トライアック回路１１０Ａ，１１０Ｂ、誤動作検出回路１５０、リレー回路１３０，３３０、ショート検出回路２４０、およびゼロクロス検出回路１４０を示している。

リレー回路３３０は、リレー回路１３０と同様の構成を有するものであり、リレー３３１と、ダイオード３３２を有している。リレー３３１のコイルの一端にはリレー制御信号ＣＴＲＬ３が供給され、他端は接地されている。リレー３３１のスイッチの一端はノードＮＮに接続され、他端はノードＮ３に接続されている。ダイオード３３２のアノードはリレー３３１のコイルの他端に接続され、カソードはリレー３３１のコイルの一端に接続されている。

この構成により、電源部３００では、ショート検出回路２４０が、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１のうちの一方または双方のオンオフに応じた信号（検出信号ＤＥＴ２）を出力するようになっている。

図２１Ａ，２１Ｂは、電源投入後の画像形成装置３の一動作例を表すものである。

電源が投入されると、まず、ヒータ制御部７７は、検出信号ＤＥＴ２に基づいて、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１が両方ともショートしているかどうかを確認する（ステップＳ３０１）。

ステップＳ３０１において、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１が両方ともショートしている場合（ステップＳ３０１において“Ｙ”）には、制御部７０は、画像形成装置３の装置動作を停止し（ステップＳ３０２）、表示部５３は、エラーが生じたことを表示する（ステップＳ３０３）。そして、このフローは終了する。

ステップＳ３０１において、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１が両方ともショートしているのではない場合（ステップＳ３０１において“Ｎ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ２を高レベルにすることにより、リレー回路１３０のリレー１３１をオン状態にする（ステップＳ３１１）。

次に、ヒータ制御部７７は、検出信号ＤＥＴ２に基づいて、リレー回路３３０のリレー３３１がショートしているかどうかを確認する（ステップＳ３１２）。すなわち、リレー回路１３０のリレー１３１はオン状態であり、リレー回路３３０のリレー３３１はオフ状態であるので、ヒータ制御部７７は、検出信号ＤＥＴ２に基づいて、リレー回路３３０のリレー３３１がショートしているかどうかを確認する。

ステップＳ３１２において、リレー回路３３０のリレー３３１がショートしている場合（ステップＳ３１２において“Ｙ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１をオフ状態にし（ステップＳ３１３）、ステップＳ３０２に進む。

ステップＳ３１２において、リレー回路３３０のリレー３３１がショートしていない場合（ステップＳ３１２において“Ｎ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１をオフ状態にし（ステップＳ３２１）、リレー制御信号ＣＴＲＬ３を高レベルにすることにより、リレー回路３３０のリレー３３１をオン状態にする（ステップＳ３２２）。

次に、ヒータ制御部７７は、検出信号ＤＥＴ２に基づいて、リレー回路１３０のリレー１３１がショートしているかどうかを確認する（ステップＳ３２３）。すなわち、リレー回路１３０のリレー１３１はオフ状態であり、リレー回路３３０のリレー３３１はオン状態であるので、ヒータ制御部７７は、検出信号ＤＥＴ２に基づいて、リレー回路１３０のリレー１３１がショートしているかどうかを確認する。

ステップＳ３２３において、リレー回路１３０のリレー１３１がショートしている場合（ステップＳ３２３において“Ｙ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ３を低レベルにすることにより、リレー回路３３０のリレー３３１をオフ状態にし（ステップＳ３２４）、ステップＳ３０２に進む。

ステップＳ３２３において、リレー回路１３０のリレー１３１がショートしていない場合（ステップＳ３２３において“Ｎ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ２を高レベルにすることにより、リレー回路１３０のリレー１３１をオン状態にする（ステップＳ３３１）。これにより、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１は、ともにオン状態になる。

次に、ヒータ制御部７７は、検出信号ＤＥＴ１に基づいて、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作しているかどうかを確認する（ステップＳ３３２）。

ステップＳ３３２において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作している場合（ステップＳ３３２において“Ｙ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ２，ＣＴＲＬ３を低レベルにすることにより、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１をオフ状態にする（ステップＳ３３３）。そして、ステップＳ３０２に進む。

ステップＳ３３２において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５が両方とも誤動作していない場合（ステップＳ３３２において“Ｎ”）には、ヒータ制御部７７は、位相制御により、トライアック回路１１０Ａ，１１０Ｂのトライアック１１５をオン状態にし（ステップＳ３４１）、ウォームアップ動作を行う（ステップＳ３４２）。

次に、制御部７０は、所定の長さの期間において、通信部５１が印刷データＤＰを受信したかどうかを確認する（ステップＳ３４３）。印刷データＤＰを受信した場合（ステップＳ３４３において“Ｙ”）には、画像形成装置３は、その印刷データＤＰに基づいて画像形成動作を行う（ステップＳ３４４）。そして、ステップＳ３５１に進む。

ステップＳ３４３において、所定の長さの期間において印刷データＤＰを受信しなかった場合（ステップＳ３４３において“Ｎ”）には、待機モードに移行する（ステップＳ３５１）。そして、ヒータ制御部７７は、トライアック制御信号ＣＴＲＬ１Ａ，ＣＴＲＬ１Ｂを低レベルにすることにより、トライアック回路１１０Ａ，１１０Ｂのトライアック１１５をともにオフ状態にする（ステップＳ３５２）。

次に、ヒータ制御部７７は、検出信号ＤＥＴ１に基づいて、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作しているかどうかを確認する（ステップＳ３５３）。

ステップＳ３５３において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作している場合（ステップＳ３５３において“Ｙ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ２，ＣＴＲＬ３を低レベルにすることにより、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１をともにオフ状態にする（ステップＳ３５４）。そして、ステップＳ３０２に進む。

ステップＳ３５３において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５が両方とも誤動作していない場合（ステップＳ３５３において“Ｎ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ３を低レベルにすることにより、リレー回路３３０のリレー３３１をオフ状態にする（ステップＳ３６１）。

次に、ヒータ制御部７７は、検出信号ＤＥＴ２に基づいて、リレー回路３３０のリレー３３１がショートしているかどうかを確認する（ステップＳ３６２）。すなわち、リレー回路１３０のリレー１３１はオン状態であり、リレー回路３３０のリレー３３１はオフ状態であるので、ヒータ制御部７７は、検出信号ＤＥＴ２に基づいて、リレー回路３３０のリレー３３１がショートしているかどうかを確認する。

ステップＳ３６２において、リレー回路３３０のリレー３３１がショートしている場合（ステップＳ３６２において“Ｙ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１をオフ状態にする（ステップＳ３６３）。そして、ステップＳ３０２に進む。

ステップＳ３６２において、リレー回路３３０のリレー３３１がショートしていない場合（ステップＳ３６２において“Ｎ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ３を高レベルにすることにより、リレー回路３３０のリレー３３１をオン状態にし（ステップＳ３７１）、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１をオフ状態にする（ステップＳ３７２）。

次に、ヒータ制御部７７は、検出信号ＤＥＴ２に基づいて、リレー回路１３０のリレー１３１がショートしているかどうかを確認する（ステップＳ３７３）。すなわち、リレー回路１３０のリレー１３１はオフ状態であり、リレー回路３３０のリレー３３１はオン状態であるので、ヒータ制御部７７は、検出信号ＤＥＴ２に基づいて、リレー回路１３０のリレー１３１がショートしているかどうかを確認する。

ステップＳ３７３において、リレー回路１３０のリレー１３１がショートしている場合（ステップＳ３７３において“Ｙ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ３を低レベルにすることにより、リレー回路３３０のリレー３３１をオフ状態にする（ステップＳ３７４）。そして、ステップＳ３０２に進む。

ステップＳ３７３において、リレー回路１３０のリレー１３１がショートしていない場合（ステップＳ３７３において“Ｎ”）には、ヒータ制御部７７は、リレー制御信号ＣＴＲＬ３を低レベルにすることにより、リレー回路３３０のリレー３３１をオフ状態にする（ステップＳ３７５）。

以上でこのフローは終了する。その後、通信部５１が印刷データＤＰを受信した場合には、再度、ステップＳ３０１から動作を再開する。

以上のように本実施の形態では、２つのリレー回路を設けた場合でも、上記第１および第２の実施の形態の場合と同様に、リレーのショートを検出することができる。その他の効果は、上記第１および第２の実施の形態の場合と同様である。

［その他の変形例］
上記実施の形態に係る画像形成装置３に、上記第１の実施の形態および第２の実施の形態の変形例を適用してもよい。また、これらの変形例のうちの２以上を組み合わせてもよい。

＜４．第４の実施の形態＞
次に、第４の実施の形態に係る画像形成装置４について説明する。本実施の形態は、ゼロクロス信号ＳＺを生成可能なショート検出回路を備えたものである。なお、上記実施の形態に係る画像形成装置１〜３と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２２は、画像形成装置４の一構成例を表すものである。画像形成装置４は、制御部８０と、電源部４００とを備えている。

制御部８０は、ヒータ制御部８７を有している。ヒータ制御部８７は、検出信号ＤＥＴ１，ＤＥＴ２、および温度検出信号ＴＥＭＰに基づいて、トライアック制御信号ＣＴＲＬ１Ａ，ＣＴＲＬ１Ｂおよびリレー制御信号ＣＴＲＬ２を生成することにより、ヒータ４２Ａ，４２Ｂの動作を制御するものである。

電源部４００は、誤動作検出回路１５０と、ショート検出回路４４０とを有している。ショート検出回路４４０は、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１のうちの一方または双方のオンオフに応じた信号（検出信号ＤＥＴ２）を出力するものである。また、ショート検出回路４４０は、電源信号Ｓacに基づいてゼロクロス信号ＳＺを生成し、このゼロクロス信号ＳＺを検出信号ＤＥＴ２として出力する機能をも有している。このショート検出回路４４０は、ノードＮＬ，ＮＮ，Ｎ２，Ｎ３に接続されている。

また、この電源部４００では、リレー回路１３０，３３０は、１つのリレー制御信号ＣＴＲＬ２に基づいてオンオフするようになっている。

図２３は、電源部４００の要部の一構成例を表すものである。この図２３は、トライアック回路１１０Ａ，１１０Ｂ、誤動作検出回路１５０、リレー回路１３０，３３０、およびショート検出回路４４０を示している。

ショート検出回路４４０は、ダイオード４４１，４４２と、フォトカプラ４４３と、ダイオード４４４，４４５と、抵抗素子４４６，４４７を有している。ダイオード４４１のアノードはノードＮＮに接続され、カソードはダイオード４４２のカソードおよびフォトカプラ４４３の発光ダイオードのアノードに接続されている。ダイオード４４２のアノードはノードＮＬに接続され、カソードはダイオード４４１のカソードおよびフォトカプラ４４３の発光ダイオードのアノードに接続されている。フォトカプラ４４３の発光ダイオードのアノードは、ダイオード４４１，４４２のカソードに接続され、カソードはダイオード４４４，４４５のアノードに接続されている。フォトカプラ４４３のフォトトランジスタのコレクタは検出信号ＤＥＴ２を出力し、エミッタは接地されている。ダイオード４４４のアノードはダイオード４４５のアノードおよびフォトカプラ４４３の発光ダイオードのカソードに接続され、カソードは抵抗素子４４６の一端に接続されている。ダイオード４４５のアノードはダイオード４４４のアノードおよびフォトカプラ４４３の発光ダイオードのカソードに接続され、カソードは抵抗素子４４７の一端に接続されている。抵抗素子４４６の一端はダイオード４４４のカソードに接続され、他端はノードＮ３に接続されている。抵抗素子４４７の一端はダイオード４４５のカソードに接続され、他端はノードＮ２に接続されている。

この構成により、ショート検出回路４４０は、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１のうちの一方または双方のオンオフに応じた検出信号ＤＥＴ２を出力する。具体的には、ショート検出回路４４０では、リレー回路１３０のリレー１３１がオン状態であり、リレー回路３３０のリレー３３１がオフ状態である場合において、ノードＮＮにおける電圧がノードＮ２（ノードＮＬ）における電圧よりも高いときに、ノードＮＮから、ダイオード４４１、フォトカプラ４４３、ダイオード４４５、および抵抗素子４４７を介してノードＮ２に向かって電流が流れ、検出信号ＤＥＴ２は低レベルになる。また、リレー回路１３０のリレー１３１がオフ状態であり、リレー回路３３０のリレー３３１がオン状態である場合において、ノードＮＬにおける電圧がノードＮ３（ノードＮＮ）における電圧よりも高いときに、ノードＮＬから、ダイオード４４２、フォトカプラ４４３、ダイオード４４４、および抵抗素子４４６を介してノードＮ３に向かって電流が流れ、検出信号ＤＥＴ２は低レベルになる。よって、ショート検出回路４４０は、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１のうちの一方または双方のオンオフに応じた検出信号ＤＥＴ２を出力する。

また、ショート検出回路４４０は、電源信号Ｓacに基づいてゼロクロス信号ＳＺを生成し、このゼロクロス信号ＳＺを検出信号ＤＥＴ２として出力する。具体的には、ショート検出回路４４０では、例えばリレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１がともにオン状態である場合において、ノードＮＮにおける電圧がノードＮ２（ノードＮＬ）における電圧よりも高いときに、ノードＮＮから、ダイオード４４１、フォトカプラ４４３、ダイオード４４５、および抵抗素子４４７を介してノードＮ２に向かって電流が流れ、検出信号ＤＥＴ２は低レベルになる。また、ノードＮＬにおける電圧がノードＮ３（ノードＮＮ）における電圧よりも高いときに、ノードＮＬから、ダイオード４４２、フォトカプラ４４３、ダイオード４４４、および抵抗素子４４６を介してノードＮ３に向かって電流が流れ、検出信号ＤＥＴ２は低レベルになる。また、ノードＮＬにおける電圧がノードＮＮにおける電圧とほぼ等しいときは、ショート検出回路４４０に電流が流れないので、検出信号ＤＥＴ２は高レベルになる。このように、ショート検出回路４４０は、電源信号Ｓacのいわゆるゼロクロスタイミング付近において、検出信号ＤＥＴ２を高レベルにするようになっている。

なお、ショート検出回路４４０の構成は、この構成に限定されるものではなく、ノードＮＬ，ＮＮ，Ｎ２，Ｎ３に接続される様々な回路を用いることができる。

ここで、電源端子ＴＮまたはノードＮＮは、本発明における「第１の電源端子」の一具体例に対応する。電源端子ＴＬまたはノードＮＬは、本発明における「第２の電源端子」の一具体例に対応する。例えば、トライアック回路１１０Ａは、本発明における「第１のスイッチ部」の一具体例に対応する。例えば、トライアック制御信号ＣＴＲＬ１Ａは、本発明における「第１の制御信号」の一具体例に対応する。誤動作検出回路１５０は、本発明における「第１の検出部」の一具体例に対応する。検出信号ＤＥＴ１は、本発明における「第１の検出信号」の一具体例に対応する。リレー回路１３０は、本発明における「第２のスイッチ部」の一具体例に対応する。リレー制御信号ＣＴＲＬ２は、本発明における「第２の制御信号」の一具体例に対応する。リレー回路３３０は、本発明における「第３のスイッチ部」の一具体例に対応する。リレー制御信号ＣＴＲＬ３は、本発明における「第３の制御信号」の一具体例に対応する。ショート検出回路４４０は、本発明における「第２の検出部」の一具体例に対応する。検出信号ＤＥＴ２は、本発明における「第２の検出信号」の一具体例に対応する。

図２４は、電源投入後の画像形成装置４の一動作例を表すものである。

電源が投入されると、まず、ヒータ制御部８７は、検出信号ＤＥＴ２に基づいて、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１のうちの一方または双方がショートしているかどうかを確認する（ステップＳ４０１）。

ステップＳ４０１において、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１のうちの一方または双方がショートしている場合（ステップＳ４０１において“Ｙ”）には、制御部８０は、画像形成装置４の装置動作を停止し（ステップＳ４０２）、表示部５３は、エラーが生じたことを表示する（ステップＳ４０３）。そして、このフローは終了する。

ステップＳ４０１において、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１が両方ともショートしていない場合（ステップＳ４０１において“Ｎ”）には、ヒータ制御部８７は、リレー制御信号ＣＴＲＬ２を高レベルにすることにより、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１をともにオン状態にする（ステップＳ４１１）。

次に、ヒータ制御部８７は、検出信号ＤＥＴ１に基づいて、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作しているかどうかを確認する（ステップＳ４１２）。

ステップＳ４１２において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作している場合（ステップＳ４１２において“Ｙ”）には、ヒータ制御部８７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１をともにオフ状態にする（ステップＳ４１３）。そして、ステップＳ４０２に進む。

ステップＳ４１２において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５が両方とも誤動作していない場合（ステップＳ４１２において“Ｎ”）には、ヒータ制御部８７は、位相制御により、トライアック回路１１０Ａ，１１０Ｂのトライアック１１５をオン状態にし（ステップＳ４２１）、ウォームアップ動作を行う（ステップＳ４２２）。

次に、制御部８０は、所定の長さの期間において、通信部５１が印刷データＤＰを受信したかどうかを確認する（ステップＳ４２３）。印刷データＤＰを受信した場合（ステップＳ４２３において“Ｙ”）には、画像形成装置４は、その印刷データＤＰに基づいて画像形成動作を行う（ステップＳ４２４）。そして、ステップＳ４３１に進む。

ステップＳ４２３において、所定の長さの期間において印刷データＤＰを受信しなかった場合（ステップＳ４２３において“Ｎ”）には、待機モードに移行する（ステップＳ４３１）。そして、ヒータ制御部８７は、トライアック制御信号ＣＴＲＬ１Ａ，ＣＴＲＬ１Ｂを低レベルにすることにより、トライアック回路１１０Ａ，１１０Ｂのトライアック１１５をともにオフ状態にする（ステップＳ４３２）。

次に、ヒータ制御部８７は、検出信号ＤＥＴ１に基づいて、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作しているかどうかを確認する（ステップＳ４３３）。

ステップＳ４３３において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５のうちの一方または双方が誤動作している場合（ステップＳ４３３において“Ｙ”）には、ヒータ制御部８７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１をともにオフ状態にする（ステップＳ４３４）。そして、ステップＳ４０２に進む。

ステップＳ４３３において、トライアック回路１１０Ａのトライアック１１５およびトライアック回路１１０Ｂのトライアック１１５が両方とも誤動作していない場合（ステップＳ４３３において“Ｎ”）には、ヒータ制御部８７は、リレー制御信号ＣＴＲＬ２を低レベルにすることにより、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１をともにオフ状態にする（ステップＳ４４１）。

次に、ヒータ制御部８７は、検出信号ＤＥＴ２に基づいて、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１のうちの一方または双方がショートしているかどうかを確認する（ステップＳ４４２）。リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１のうちの一方または双方がショートしている場合（ステップＳ４４２において“Ｙ”）には、ステップＳ４０２に進む。

ステップＳ４４２において、リレー回路１３０のリレー１３１およびリレー回路３３０のリレー３３１が両方ともショートしていない場合（ステップＳ４４２において“Ｎ”）には、このフローは終了する。その後、通信部５１が印刷データＤＰを受信した場合には、再度、ステップＳ４０１から動作を再開する。

以上のように本実施の形態では、ショート検出回路が、電源信号に基づいてゼロクロス信号を生成するようにしたので、回路構成をシンプルにすることができる。その他の効果は、上記第１〜第３の実施の形態の場合と同様である。

［その他の変形例］
上記実施の形態に係る画像形成装置４に、上記第１〜第３の実施の形態の変形例を適用してもよい。また、これらの変形例のうちの２以上を組み合わせてもよい。

以上、いくつかの実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態等では、定着部４０に２つのヒータ４２Ａ，４２Ｂを設けたが、これに限定されるものではなく、これに変えて、例えば、１つのヒータを設けてもよいし、３つ以上のヒータを設けてもよい。

また、例えば、上記の各実施の形態等では、記録媒体９にカラー画像を形成したが、これに限定されるものではなく、モノクロ画像を形成してもよい。

１〜４…画像形成装置、７…媒体収納部、８…搬送路、１１…ピックアップローラ、１２…搬送ローラ、１３…レジストローラ、１９…排出ローラ、２０，２０Ｋ，２０Ｙ，２０Ｍ，２０Ｃ…画像形成部、２１…感光体、２２…帯電ローラ、２３…現像ローラ、２４…供給ローラ、２８，２８Ｋ，２８Ｙ，２８Ｍ，２８Ｃ…トナー収容部、２９，２９Ｋ，２９Ｙ，２９Ｍ，２９Ｃ…露光部、３０…転写部、３１…転写ベルト、３２，３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃ…転写ローラ、４０…定着部、４１…ヒートローラ、４２Ａ，４２Ｂ…ヒータ、４３…加圧ローラ、４４…温度センサ、４５…サーモスタット、５０，５０Ｄ，６０，７０，８０…制御部、５１…通信部、５２…操作部、５３…表示部、５４…ＲＯＭ、５５…ＲＡＭ、５６…センサ制御部、５７，５７Ｄ，６７，７７，８７…ヒータ制御部、５８…高圧電源部、５９…露光制御部、４８…アクチュエータ駆動部、４９…ＣＰＵ、１００，１００Ｂ，１００Ｃ，１００Ｄ，２００，２００Ｂ，３００，４００…電源部、１０１…保護回路、１０２…フィルタ、１１０Ａ，１１０Ｂ…トライアック回路、１１１…フォトトライアックカプラ、１１２，１１３…抵抗素子、１１４…容量素子、１１５…トライアック、１２０Ａ，１２０Ｂ，１５０，１６０Ａ，１６０Ｂ…誤動作検出回路、１２１…ダイオード、１２２…フォトカプラ、１２３…ダイオード、１２９…抵抗素子、１３０，３３０…リレー回路、１３１，３３１…リレー、１３２，３３２…ダイオード、１４０…ゼロクロス検出回路、１４１…整流ダイオード回路、１４２〜１４５…ダイオード、１４６…フォトカプラ、１４７…抵抗素子、１５１，１５２…ダイオード、１５３…フォトカプラ、１５４，１５５…ダイオード、１６１…ダイオード、１６２…フォトカプラ、１６３…ダイオード、２４０，２５０…ショート検出回路、２４１…ダイオード、２４２…フォトカプラ、２４３…ダイオード、２４４…抵抗素子、２５１…抵抗素子、２５２…ダイオード、２５３…フォトカプラ、２５４…ダイオード、４４０…ショート検出回路、４４１，４４２…ダイオード、４４３…フォトカプラ、４４４，４４５…ダイオード、４４６…抵抗素子、ＣＴＲＬ１Ａ，ＣＴＲＬ１Ｂ…トライアック制御信号、ＣＴＲＬ２，ＣＴＲＬ３…リレー制御信号、ＤＥＴ１，ＤＥＴ１Ａ，ＤＥＴ１Ｂ，ＤＥＴ２…検出信号、ＤＰ…印刷データ、ＮＬ，ＮＮ，Ｎ１Ａ，Ｎ１Ｂ，Ｎ２，Ｎ３…ノード、Ｓac…電源信号、Ｓdc24，Ｓdc5…直流信号、ＳＺ…ゼロクロス信号、ＴＥＭＰ…温度検出信号、ＴＬ，ＴＮ…電源端子。

Claims

現像剤像を形成する画像形成部と、
電源に接続される第１の電源端子および第２の電源端子と、
前記第１の電源端子および前記第２の電源端子とを結ぶ電源経路に配置されたヒータを有し、前記現像剤像を記録媒体に定着させる定着部と、
前記電源経路に配置され、トライアックを含み、第１の制御信号に基づいてオンオフする第１のスイッチ部と、
前記第１のスイッチ部のオンオフに応じた第１の検出信号を生成する第１の検出部と、
前記電源経路に配置され、リレーを含み、第２の制御信号に基づいてオンオフする第２のスイッチ部と、
前記電源経路に配置され、リレーを含み、第３の制御信号に基づいてオンオフする第３のスイッチ部と、
前記第２のスイッチ部および前記第３のスイッチ部のうちの一方または双方のオンオフに応じた信号を生成して第２の検出信号として出力するとともに、前記第２のスイッチ部および前記第３のスイッチ部がともにオン状態である場合には、前記電源から供給される電源信号に同期した同期信号を生成して前記第２の検出信号として出力する第２の検出部と、
前記第１の制御信号を生成するとともに、前記第１の検出信号に基づいて前記第２の制御信号および第３の制御信号を生成する制御部と
を備え、
前記第３のスイッチ部、前記第１のスイッチ部、前記ヒータ、および前記第２のスイッチ部は、前記電源経路においてこの順に配置され、
前記第３のスイッチ部は、前記第１の電源端子に接続され、
前記第２のスイッチ部は、前記第２の電源端子に接続され、
前記第２の検出部は、前記第１の電源端子、前記第２の電源端子、前記電源経路における前記第３のスイッチ部および前記第１のスイッチ部の間の経路、および前記電源経路における前記ヒータおよび前記第２のスイッチ部の間の経路に接続された
画像形成装置。
前記制御部は、前記第２のスイッチ部および前記第３のスイッチ部がオン状態になるとともに前記第１のスイッチ部がオフ状態になるように制御している場合において、前記第１の検出信号に基づいて、前記第２の制御信号を用いて前記第２のスイッチ部をオフ状態にするとともに前記第３の制御信号を用いて前記第３のスイッチ部をオフ状態にする
請求項１に記載の画像形成装置。
前記第１の検出部は、前記電源経路における前記第１のスイッチ部および前記ヒータの間の経路と、前記第２の電源端子との間に挿設された
請求項１または請求項２に記載の画像形成装置。
前記第１の検出信号は、前記第１のスイッチ部がオン状態である場合には、前記電源から供給される電源信号の半波に対応する時間幅のパルスを含む
請求項１から請求項３のいずれか一項に記載の画像形成装置。