JP6708875B2 - グラフェン前駆体付きＳｉＣ基板の製造方法及びＳｉＣ基板の表面処理方法 - Google Patents

グラフェン前駆体付きＳｉＣ基板の製造方法及びＳｉＣ基板の表面処理方法 Download PDF

Info

Publication number
JP6708875B2
JP6708875B2 JP2018514704A JP2018514704A JP6708875B2 JP 6708875 B2 JP6708875 B2 JP 6708875B2 JP 2018514704 A JP2018514704 A JP 2018514704A JP 2018514704 A JP2018514704 A JP 2018514704A JP 6708875 B2 JP6708875 B2 JP 6708875B2
Authority
JP
Japan
Prior art keywords
sic substrate
graphene precursor
graphene
atoms
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018514704A
Other languages
English (en)
Other versions
JPWO2017188382A1 (ja
Inventor
忠昭 金子
忠昭 金子
保徳 久津間
保徳 久津間
大地 堂島
大地 堂島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kwansei Gakuin Educational Foundation
Original Assignee
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kwansei Gakuin Educational Foundation filed Critical Kwansei Gakuin Educational Foundation
Publication of JPWO2017188382A1 publication Critical patent/JPWO2017188382A1/ja
Application granted granted Critical
Publication of JP6708875B2 publication Critical patent/JP6708875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/188—Preparation by epitaxial growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/02—Single layer graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、主として、ＳｉＣ基板上にグラフェン前駆体を形成する方法に関する。
近年では、高い電子移動度を有する材料の１つとして、グラフェンが注目されている。グラフェンは、六員環を有し、厚みが原子１個分のＣ原子の結晶である。グラフェンは厚みが原子１個分であるため作製が困難であり、従来から様々な作製方法が提案されている。特許文献１及び２は、ＳｉＣ基板上にグラフェンを形成する方法を開示する。
特許文献１には、ＳｉＣ基板を真空中で加熱することでＳｉＣ基板のＳｉ原子が昇華し、残ったＣ原子がグラフェン化することが記載されている。特許文献１では、１又は複数のグラフェンシートが形成されることが記載されている。なお、特許文献１では、ＳｉＣ基板とグラフェンシートの間の構造については記載されていない。
特許文献２は、ＳｉＣ基板に注入したイオンを活性化させる（即ち加熱する）際にＳｉ原子が昇華しないように、ＳｉＣ基板をグラフェンで覆う構成である。特許文献２においても、ＳｉＣ基板を真空中で加熱することで、ＳｉＣ基板の表面をグラフェン化することが記載されている。特許文献２では、ＳｉＣ基板上に界面層（グラフェン前駆体）が形成され、当該界面層上に複数のグラフェン層が形成されることが記載されている。特許文献２では、イオンを活性化させた後にグラフェン層を除去する。
特開２００９−６２２４７号公報 特開２０１１−２３３７８０号公報
ここで、特許文献２では、ＳｉＣ基板上に界面層が形成され、当該界面層上にグラフェンが形成される。特許文献１でも特別な処理は開示されていないので、界面層上にグラフェンが形成していると考えられる。ここで、界面層はＣ原子から構成されているため、グラフェンはこの界面層から電気的な影響を受ける。言い換えると、界面層上に形成されたグラフェンは、グラファイトに類似する構造となるため、グラフェンの特徴である高い電子移動度が低下してしまう。
しかし、特許文献１及び２では、界面層を介さずにＳｉＣ基板上にグラフェンを形成する方法については、記載されていない。特に、特許文献２では、グラフェンが形成され易いＳｉＣ基板の構造について記載されていない。
本発明は以上の事情に鑑みてされたものであり、その主要な目的は、Ｃ原子による界面層を介さずにＳｉＣ基板上にグラフェンを形成する方法を提供することにある。
 課題を解決するための手段及び効果
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
本発明の第１の観点によれば、以下のグラフェン前駆体付きＳｉＣ基板の製造方法が提供される。即ち、この製造方法は、ＳｉＣ基板を加熱することで当該ＳｉＣ基板の表面のＳｉ面のＳｉ原子を昇華させてグラフェン前駆体を形成するとともに、当該グラフェン前駆体がグラフェンに覆われる前に加熱を停止するグラフェン前駆体形成工程を含む。前記グラフェン前駆体形成工程で処理されるＳｉＣ基板には、複数段の分子層からなるステップが形成されている。前記ステップには、Ｃ原子の未結合手が１本の分子層よりも前記表面側に、Ｃ原子の未結合手が２本の分子層が位置するステップ構造が形成されている。
これにより、上記のステップ構造を有するＳｉＣ基板を用いることで、ＳｉＣ基板のＳｉ面に均一にグラフェン前駆体を形成できる。従って、ＳｉＣ基板のＳｉ面の略全体にグラフェン前駆体が形成されつつ、かつ、グラフェン前駆体がグラフェンに覆われていない構造が実現できる。また、例えばＳｉＣ基板とグラフェン前駆体との間に他の元素を挿入することで、ＳｉＣ基板上に直接グラフェンを位置させることができる。この場合、ＳｉＣ基板とグラフェン前駆体との間に挿入する元素を異ならせることでグラフェンの電子状態を異ならせることができる。
前記のグラフェン前駆体付きＳｉＣ基板の製造方法においては、前記ＳｉＣ基板は、＜１−１００＞方向に対して傾斜するようにオフ角が形成されていることが好ましい。
これにより、この方向のオフ角を有することで、上述したステップ構造を容易に実現できる。
前記のグラフェン前駆体付きＳｉＣ基板の製造方法においては、前記グラフェン前駆体形成工程で処理される前記ＳｉＣ基板が４Ｈ−ＳｉＣの場合は、４段の分子層からなるステップが形成されており、ステップ高さが高い方の２つの分子層ではＣ原子の未結合手が２本であり、ステップ高さが低い方の２つの分子層ではＣ原子の未結合手が１本であることが好ましい。
これにより、処理条件を調整することで、上記のステップ構造が略全面に形成されたＳｉＣ基板を得ることができるので、グラフェン前駆体付きＳｉＣ基板を効率的に製造できる。
前記のグラフェン前駆体付きＳｉＣ基板の製造方法においては、前記グラフェン前駆体形成工程の前に、前記ＳｉＣ基板をＳｉ蒸気圧下で加熱することで当該ＳｉＣ基板をエッチングするエッチング工程を行うことが好ましい。
これにより、この方法でＳｉＣ基板をエッチングすることで、上述したステップ構造を容易に実現できる。
前記のグラフェン前駆体付きＳｉＣ基板の製造方法においては、前記エッチング工程は、少なくとも加熱温度とエッチング速度を含んで決定される所定の処理条件の下で行われることが好ましい。
これにより、上記の処理条件を考慮してエッチングを行うことで、上述したステップ構造を容易に実現できる。
前記のグラフェン前駆体付きＳｉＣ基板の製造方法においては、前記エッチング工程は、エッチング速度が１μｍ／ｍｉｎ以上で行われることが好ましい。
これにより、上述したステップ構造を容易に実現できる。
前記のグラフェン前駆体付きＳｉＣ基板の製造方法においては、前記グラフェン前駆体形成工程は、１４００℃以上２０００℃以下で行われることが好ましく、１５５０℃以上１６５０℃以下で行われることが更に好ましい。
即ち、加熱温度が高過ぎるとグラフェン前駆体が形成される速度が速くなり過ぎるので、グラフェン前駆体が所望の範囲に形成されたタイミングで処理を止めることが困難となったり、ＳｉＣ基板の表面が荒れる可能性がある。一方、加熱温度が低過ぎる場合はグラフェン前駆体が適切に形成されない。以上を考慮して、上記の温度範囲でグラフェン前駆体形成工程を行うことで、グラフェン前駆体が形成される範囲を精度良く制御できる。
前記のグラフェン前駆体付きＳｉＣ基板の製造方法においては、前記グラフェン前駆体形成工程は、少なくとも内面が熱分解炭素で構成された処理容器に前記ＳｉＣ基板を収容した状態で行われることが好ましい。
これにより、熱分解炭素は昇華したＳｉ原子との反応が生じにくいため、処理容器の内部の環境（存在する蒸気の種類及び圧力等）の再現性が高くなる。従って、グラフェン前駆体が形成される範囲を精度良く制御できる。
前記のグラフェン前駆体付きＳｉＣ基板の製造方法においては、前記グラフェン前駆体形成工程では、前記ＳｉＣ基板の前記ステップの基端側から先端側に向かって均一に前記グラフェン前駆体が形成されていくことが好ましい。
これにより、例えば一定の間隔で略同じ幅のグラフェン前駆体が形成された構造を実現できるので、所望のバンドギャップを有するグラフェンを製造できる。
前記のグラフェン前駆体においては、前記ＳｉＣ基板のＳｉ面において隣接する４つのＳｉ原子で構成される菱形の１辺を６√３倍し、Ｓｉ面に垂直な方向を回転軸として３０°回転させた形状を最小パターンとして、Ｓｉ面のＳｉ原子と前記グラフェン前駆体のＣ原子の配列パターンが重なっていることが好ましい。
これにより、Ｓｉ面のＳｉ原子とグラフェン前駆体のＣ原子の配列パターンが重なっているため、グラフェン前駆体とＳｉＣ基板とを比較的強固に接続できる。
本発明の第２の観点によれば、前記の製造方法で製造された前記グラフェン前駆体付きＳｉＣ基板に対して、前記グラフェン前駆体と、前記ＳｉＣ基板と、の間に元素を挿入することで、前記グラフェン前駆体と前記ＳｉＣ基板の結合を切断して、前記ＳｉＣ基板上に前記グラフェン前駆体を介さずに、グラフェンを形成するグラフェン付きＳｉＣ基板の製造方法が提供される。
これにより、挿入する元素を異ならせるだけで、同じグラフェン前駆体付きＳｉＣ基板を用いて、異なる電子状態を有するグラフェン付きＳｉＣ基板を製造できる。
本発明の第３の観点によれば、前記のグラフェン前駆体形成工程の処理条件の判定方法において、前記グラフェン前駆体形成工程で用いられる前記ＳｉＣ基板について、当該ＳｉＣ基板の前記ステップの高さ方向に対して傾斜した方向から走査型電子顕微鏡の電子線を照射して得られるＳＥＭ像の明暗に基づいて、前記ＳｉＣ基板が前記ステップ構造を有しているか否かを判定する方法が提供される。
これにより、ＳＥＭ像の明暗に基づいてステップ構造を判定できるので、当該ステップ構造を有するために必要な処理条件を容易に特定できる。
前記のグラフェン前駆体形成工程の処理条件の判定方法においては、以下のようにすることが好ましい。即ち、前記グラフェン前駆体形成工程は、処理容器に前記ＳｉＣ基板を収容した状態で行われる。容積が異なる複数の前記処理容器で前記グラフェン前駆体形成工程を行い、前記ＳｉＣ基板の前記ステップの基端側から先端側に向かって均一に前記グラフェン前駆体が形成されていくか、前記ＳｉＣ基板に不均一に前記グラフェン前駆体が形成されていくかを観察することで、前記処理容器に必要な容積を判定する。
これにより、グラフェン前駆体を均一に形成するために必要な収容容器の容積を容易に特定できる。
本発明の第４の観点によれば、以下のＳｉＣ基板の表面処理方法が提供される。即ち、この方法は、ＳｉＣ基板をＳｉ蒸気圧下で加熱してエッチングすることで、当該ＳｉＣ基板の表面に複数段の分子層からなるステップを形成する。そして、少なくともエッチング速度及び加熱温度を調整することで、前記ＳｉＣ基板に形成されるステップの分子層の段数及びそれぞれの段における未結合手の本数で規定される複数種類のステップ構造のうちの何れかのステップ構造を選択的に形成する。
これにより、目的に応じたステップ構造が形成されたＳｉＣ基板を選択的に得ることができる。ＳｉＣ基板のステップ構造は、例えばグラフェン前駆体又はエピタキシャル層等を形成する場合に影響があるため、所定のステップ構造を選択的に得ることで、これらを形成する工程を好適に行うことができる。
前記のＳｉＣ基板の表面処理方法においては、以下のようにすることが好ましい。即ち、前記ＳｉＣ基板は４Ｈ−ＳｉＣで構成されている。ステップ構造には、ステップ構造Ａと、ステップ構造Ｂと、ステップ構造Ｃと、が含まれており、ステップ構造Ａ、ステップ構造Ｂ、及びステップ構造Ｃのうち何れかのステップ構造を選択的に形成する。前記ステップ構造Ａは、４段の分子層からなるステップが形成されており、ステップ高さが高い方の２つの分子層ではＣ原子の未結合手が２本であり、ステップ高さが低い方の２つの分子層ではＣ原子の未結合手が１本である。前記ステップ構造Ｂは、２段の分子層からなるステップが形成されており、Ｃ原子の未結合手が両方の分子層で１本のステップと、Ｃ原子の未結合手が両方の分子層で２本のステップと、が交互に繰り返される。前記ステップ構造Ｃは、４段の分子層からなるステップが形成されており、ステップ高さが高い方の２つの分子層ではＣ原子の未結合手が１本であり、ステップ高さが低い方の２つの分子層ではＣ原子の未結合手が２本である。
これにより、４Ｈ−ＳｉＣのＳｉＣ基板において、ステップ構造ＡからＣの何れかを選択的に得ることができる。
前記のＳｉＣ基板の表面処理方法においては、前記ＳｉＣ基板にステップ構造を形成した後において、当該ＳｉＣ基板の前記ステップの高さ方向に対して傾斜した方向から走査型電子顕微鏡の電子線を照射して得られるＳＥＭ像の明暗に基づいて、前記ＳｉＣ基板が前記ステップ構造を有しているか否かを判定する処理を行うことが好ましい。
これにより、ＳＥＭ像の明暗に基づいてステップ構造を判定できるので、所定のステップ構造が形成されたか否かを確認することができる。
本発明の加熱処理で用いられる高温真空炉の概略図。 インゴットからグラフェン付きＳｉＣ基板を製造する工程を示す図。 グラフェン前駆体形成工程とインターカレーションが行われる際の分子配列を示す図。 ＳｉＣ基板のＳｉ面に形成されたグラフェン前駆体と、Ｓｉ面のＳｉ原子と、の関係を示す図。 従来例における、グラフェンが形成される際の分子配列を示す図。 ４Ｈ−ＳｉＣ及び６Ｈ−ＳｉＣの分子配列と周期を示す模式図。 ４Ｈ−ＳｉＣの２通りのオフ角と、それぞれのオフ角における４Ｈ−ＳｉＣの断面模式図。 ４Ｈ−ＳｉＣの＜１−１００＞方向に対するオフ角を説明する図。 Ｓｉ蒸気圧エッチングを行うことで得られる３種類のステップ構造を示す図。 加熱温度とエッチング速度とを示すグラフにおいて、それぞれのステップ構造が発生する領域を示す図。 ＳｉＣ基板のステップに徐々にグラフェン前駆体が形成されていく様子を示す模式図及びＳＥＭ像。 ＳｉＣ基板のステップに形成されていくグラフェン前駆体の幅と加熱時間との関係を示すグラフ及び表。 ＳｉＣ基板のコントラストを計測する際に用いる走査型電子顕微鏡を示す模式断面図。 ４Ｈ−ＳｉＣと６Ｈ−ＳｉＣの表面を観察したときのＳＥＭ像及び模式断面図。 収容容器の容積と、グラフェン前駆体の形成モードと、の関係を示す図。
次に、図面を参照して本発明の実施形態を説明する。初めに、図１を参照して、本実施形態の加熱処理で用いる高温真空炉２０について説明する。
図１に示すように、高温真空炉（加熱装置）２０は、本加熱室２１と、予備加熱室２２と、を備えている。本加熱室２１は、少なくとも表面が単結晶ＳｉＣで構成されるＳｉＣ基板４１（単結晶ＳｉＣ基板）を１０００℃以上２３００℃以下の温度に加熱することができる。予備加熱室２２は、ＳｉＣ基板４１を本加熱室２１で加熱する前に予備加熱を行うための空間である。
本加熱室２１には、真空形成用バルブ２３と、不活性ガス注入用バルブ２４と、真空計２５と、が接続されている。真空形成用バルブ２３は、本加熱室２１の真空度を調整することができる。不活性ガス注入用バルブ２４は、本加熱室２１内の不活性ガス（例えばＡｒガス）の圧力を調整することができる。真空計２５は、本加熱室２１内の真空度を測定することができる。
本加熱室２１の内部には、ヒータ２６が備えられている。また、本加熱室２１の側壁や天井には図略の熱反射金属板が固定されており、この熱反射金属板は、ヒータ２６の熱を本加熱室２１の中央部に向けて反射させるように構成されている。これにより、ＳｉＣ基板４１を強力かつ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。なお、ヒータ２６としては、例えば、抵抗加熱式のヒータや高周波誘導加熱式のヒータを用いることができる。
また、ＳｉＣ基板４１は、坩堝（収容容器）３０に収容された状態で加熱される。坩堝３０は、適宜の支持台等に載せられており、この支持台が動くことで、少なくとも予備加熱室から本加熱室まで移動可能に構成されている。坩堝３０は、互いに嵌合可能な上容器３１と下容器３２とを備えている。
坩堝３０は、加熱処理の温度に耐えられるのであれば、素材は任意である。また、工程に応じて用いる坩堝３０を異ならせても良い。例えば、後述のＳｉ蒸気圧エッチング時は少なくとも内面がタンタルカーバイドの坩堝３０を用い、グラフェン前駆体形成工程時は少なくとも内面が熱分解炭素製の坩堝３０を用いても良い。
ＳｉＣ基板４１を加熱処理する際には、初めに、図１の鎖線で示すように坩堝３０を高温真空炉２０の予備加熱室２２に配置して、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ坩堝３０を移動させる。その後、圧力等を調整しつつＳｉＣ基板４１を加熱する。なお、予備加熱を省略しても良い。
次に、図２を参照して、グラフェン付きＳｉＣ基板を製造する工程の流れについて簡単に説明する。
初めにダイヤモンドワイヤ等の切断手段によってインゴット４０を所定の間隔で切断することで、インゴット４０から複数のＳｉＣ基板４１を切り出す。特に、インゴット４０をＳｉＣの分子層に対して斜めに切り出すことにより、オフ角を有するＳｉＣ基板４１を得ることができる。切り出したＳｉＣ基板４１は、機械研磨又は化学機械研磨等によって切断面が研磨される。
次に、ＳｉＣ基板４１にＳｉ蒸気圧エッチングを行う。具体的には、ＳｉＣ基板４１を坩堝３０に収容し、高純度のＳｉ蒸気圧下で１５００℃以上２２００℃以下、好ましくは１８００℃以上２０００℃以下の温度範囲で高温真空炉２０を用いて加熱を行う。この条件でＳｉＣ基板４１が加熱されることで、表面がエッチングされるとともに当該表面が平坦化されていく。このＳｉ蒸気圧エッチングの際には、以下に示す反応が行われる。簡単に説明すると、ＳｉＣ基板４１がＳｉ蒸気圧下で加熱されることで、ＳｉＣ基板４１のＳｉＣが熱分解ならびにＳｉとの化学反応によってＳｉ2Ｃ又はＳｉＣ2等になって昇華する。また、Ｓｉ雰囲気下のＳｉがＳｉＣ基板４１の表面でＣと結合して自己組織化が起こることで、ＳｉＣ基板４１の表面が平坦化される。
（１） ＳｉＣ（ｓ） → Ｓｉ（ｖ） ＋ Ｃ（ｓ）
（２） ２ＳｉＣ（ｓ） → Ｓｉ（ｖ） ＋ ＳｉＣ2（ｖ）
（３） ＳｉＣ（ｓ） ＋ Ｓｉ（ｖ） → Ｓｉ2Ｃ（ｖ）
なお、坩堝３０内を高純度のＳｉとするためのＳｉ供給源は任意であり、例えば固体のＳｉを坩堝３０内に配置しても良いし、坩堝３０の壁面をタンタルシリサイドにしても良い。
次に、ＳｉＣ基板４１にグラフェン前駆体形成工程を行う。具体的には、高真空下又は不活性ガス雰囲気で１５００℃以上２２００℃以下、又は、１４００℃以上２０００℃以下、好ましくは１５５０℃以上１６５０℃以下で加熱を行う。また、不活性ガスの圧力は、１０-5Ｐａ以上１００ｋＰａ以下であることが好ましく、１０ｋＰａ程度であることが更に好ましい。また、Ｓｉの圧力は、１０-5Ｐａ以上１Ｐａ以下であることが好ましい。これにより、図３に示すように、ＳｉＣ基板４１のＳｉ面のＳｉ原子が昇華し、残ったＣ原子によってグラフェン前駆体４２が形成される。このようにして、グラフェン前駆体付きＳｉＣ基板４５が製造される。
図３に示すように、グラフェン前駆体４２は、Ｃ原子から構成されている。グラフェン前駆体４２の厚みは、Ｃ原子１個分の厚みと同じである。また、グラフェン前駆体４２は、ＳｉＣ基板４１のＳｉ面のＳｉ原子と接続されている。詳細には、グラフェン前駆体４２のＣ原子は、３個に１個の割合で、ＳｉＣ基板４１のＳｉ面のＳｉ原子と接続されている。この接続により、グラフェン前駆体４２の電子移動度は、グラフェン４３よりも低くなっている。なお、この接続を切断することで、グラフェン前駆体４２はグラフェン４３となる。
また、図４に示すように、グラフェン前駆体４２は、厚み方向から見たときに、六員環構造を有している。ここで、グラフェン前駆体４２の配列パターンと、ＳｉＣ基板４１のＳｉ面のＳｉ原子の配列パターンと、の関係性を説明する。ＳｉＣ基板４１のＳｉ面には、隣接する４つのＳｉ原子から構成される配列パターンが存在する。このＳｉ原子の配列パターンは、図４に示すように、内角が６０°と１２０°からなる菱型である。このＳｉ原子の配列パターンを反時計回りに３０°回転させ、各辺の長さを６√３倍した形状（図４の太線で記載した菱型）を最小パターンとして、ＳｉＣ基板４１のＳｉ原子と、グラフェン前駆体４２のＣ原子と、の配列パターンが重なっている。この構造により、ＳｉＣ基板４１上にグラフェン前駆体４２を安定的に形成することができる。
次に、図２及び図３に示すように、グラフェン前駆体付きＳｉＣ基板４５に対してインターカレーションを行う。インターカレーションとは、ＳｉＣ基板４１とグラフェン前駆体４２の間に別の元素を挿入する処理である。これにより、グラフェン前駆体４２とＳｉＣ基板４１の接続が切断されることで、グラフェン前駆体４２がグラフェン４３となる。また、ＳｉＣ基板４１とグラフェン４３の間には、挿入した元素の層であるインターカラント層４４が形成される。これにより、グラフェン付きＳｉＣ基板４６を製造することができる。
しかし、グラフェン前駆体付きＳｉＣ基板４５の製造は容易ではない。以下、その理由を説明する。グラフェン前駆体４２の形成後に加熱処理が進行すると、図５に示すように、グラフェン前駆体４２がグラフェン４３化するとともに、その内側にグラフェン前駆体４２が形成される。この構成では、グラフェン４３は、グラフェン前駆体４２から電気的な影響を受けることにより、電子移動度が低下する。従って、グラフェンの特徴である電子移動度の高さを発揮させるためには、ＳｉＣ基板４１に初めにグラフェン前駆体４２が形成されたタイミング（一層だけ炭化が生じたタイミング）で処理を停止する必要がある。しかし、従来の方法では、グラフェン前駆体４２がＳｉＣ基板４１上に不均一に形成されたり、グラフェン前駆体４２が形成される速度を厳密に把握できなかったので、タイミングよく処理を停止することは困難であった。
以上を考慮して、本実施形態では、最適な構造のＳｉＣ基板４１を特定するとともに、当該構造のＳｉＣ基板４１を優先的に生成する方法を用いている。
初めに、図６を参照して、ＳｉＣの分子配列について説明する。図６に示すように、六方晶系ＳｉＣ単結晶は、積層配向（Ｓｉ−Ｃからなる分子層が積み重なる方向）が半周期毎に＜１−１００＞方向又はその反対方向へ近づくように折り返す構成である。４Ｈ−ＳｉＣの場合、Ｓｉ−Ｃ対同士の間隔をＬとすると、Ｓｉ原子の積層配向は２Ｌ毎に反転する（図６（ａ）の太線を参照）。なお、太線は示していないが、Ｃ原子も、同様に２Ｌ毎に積層配向が反転する。
一方、６Ｈ−ＳｉＣの場合、原子同士の間隔をＬとするとＳｉ原子は３Ｌ毎に積層配向が反転する（図６（ｂ）の太線を参照）。なお、太線は示していないが、Ｃ原子も、同様に３Ｌ毎に積層配向が反転する。従って、単結晶ＳｉＣは、切断する位置によってＳｉＣの積層方向が異なり、それによって性質も異なる。
また、図７に示すように、オフ角を形成する方向によっても、ＳｉＣ基板４１の分子配列が異なり、性質が異なる。図７（ａ）には、＜１１−２０＞方向に対して傾斜するオフ角を形成した構造と、＜１−１００＞方向に対して傾斜するオフ角を形成した構造と、を模式的に示す斜視図である。図７（ｂ）は、＜１１−２０＞方向に対して傾斜するオフ角を形成した構造を模式的に示す断面図である。図７（ｃ）は、＜１−１００＞方向に対して傾斜するオフ角を形成した構造を模式的に示す断面図である。
なお、例えば＜１−１００＞方向に対して傾斜するオフ角を形成するためには、図８（ａ）に示すように、＜１−１００＞方向に進むに連れて［０００−１］方向に進むような切断面でインゴット４０を切断する必要がある。また、図８（ｂ）に示すように、オフ角θの値に応じて、ステップ高さとテラス幅の比率が変化するため、電子デバイスに要求される仕様に応じてオフ角θの値を定めることが好ましい。オフ角θの値は任意であるが、例えば、４°以下、１°以下、又は０．１°以下であって、０°又は０．０１°より大きいことが好ましい。
図７（ａ）及び図７（ｂ）に示すように、＜１１−２０＞方向に対して傾斜するオフ角を形成した場合は、ステップ端部（ステップ先端部、ステップ高さ方向に平行な面を構成する端部）のＣ原子は常に１本の未結合手（ダングリングボンド）を有する。これに対し、図７（ａ）及び図７（ｃ）＜１−１００＞方向に対して傾斜するオフ角を形成した場合は、ステップ端部のＣ原子は、１本の未結合手を有する場合と、２本の未結合手を有する場合と、がある。図７（ｃ）に示すように、Ｃ原子が有する未結合手の本数は、分子の積層方向に応じて決まる。未結合手が２本の分子層は、未結合手が１本の分子層と比較して、Ｃ原子の反応性が高いため、グラフェン前駆体化が生じ易い。従って、グラフェン前駆体付きＳｉＣ基板４５を製造するためには、＜１−１００＞方向に対して傾斜するオフ角を有するＳｉＣ基板４１を用いることが好ましい。
＜１−１００＞方向に対して傾斜するオフ角を有するＳｉＣ基板４１を用いて、上述のＳｉ蒸気圧エッチングを行った場合、図９に示すステップ構造Ａ〜Ｃの３種類のステップ構造の何れかが形成される。ここで、ステップ構造とは、ステップの分子層の段数及び当該分子層のＣ原子の未結合手の本数で決定される構造である。図９においてステップ表面と平行に引いた複数の線は、ＳｉＣの分子層の区切りを示している。即ち、図６に示す単分子層毎に（即ち０．２５ｎｍ毎に）に線が引かれることとなる。また、各ステップ端部に記載した細線は、未結合手である。また、各ステップに引いたジグザグ状の太線は、ＳｉＣの積層方向を示している。
図９（ａ）に示すように、ステップ構造Ａは、４つの分子層が１つのステップを構成している。従って、ステップ高さは１ｎｍとなっている。また、４つの分子層のうち、高い方の２つ（表面に近い２つ）の分子層は、ステップ端部（具体的には＜１−１００＞方向の端部）の未結合手が２本であり、低い方の２つ（表面から遠い２つ）の分子層は、ステップ端部の未結合手が１本である。このように、ステップ構造Ａは、未結合手が２本の分子層が、未結合手が１本の分子層よりも高い位置に配置された構造である。
図９（ｂ）に示すように、ステップ構造Ｂは、２つの分子層が１つのステップを構成している。従って、ステップ高さは０．５ｎｍとなっている。一方のステップは、ステップ端部の未結合手が２本の分子層のみから構成されており、他方のステップは、ステップ端部の未結合手が１本の分子層のみから構成されている。そして、これらのステップが交互に繰り返されている。
図９（ｃ）に示すように、ステップ構造Ｃは、４つの分子層が１つのステップを構成している。従って、ステップ高さは１ｎｍとなっている。また、４つの分子層のうち、高い方の２つ（表面に近い２つ）の分子層は、ステップ端部の未結合手が１本であり、低い方の２つ（表面から遠い２つ）の分子層は、ステップ端部の未結合手が２本である。
上述したように、ステップ端部の未結合手が２本の分子層が表面に位置することで、グラフェン前駆体化が生じ易いため、ステップ構造Ａを有するＳｉＣ基板４１を用いることで、グラフェン前駆体４２を適切に形成できる。
ここで、Ｓｉ蒸気圧エッチングを行った後に、どのステップ構造が形成されるかは、処理条件によって異なる。この処理条件は、例えば、加熱温度、エッチング速度、不活性ガス圧、及びＳｉ雰囲気等によると考えられる。図１０は、このうち加熱温度とエッチング速度を変化させたときに、どのようなステップ構造が形成されるかを示している。図１０に示すように、エッチング速度が速くなるにつれて、ステップ構造Ａが形成され易くなる。従って、Ｓｉ蒸気圧エッチングのエッチング速度は、例えば１μｍ／ｍｉｎ以上であることが好ましい。また、ステップ構造Ａは、エッチング速度が低い場合でも加熱温度が低ければ形成される。従って、エッチング速度は、１μｍ／ｍｉｎより遅くても良い。
このように、加熱温度とエッチング速度を調整することで、４Ｈ−ＳｉＣにおいては、ステップ構造Ａからステップ構造Ｃを選択的に形成できる。上述のように、グラフェン前駆体を適切に形成する観点では、ステップ構造Ａが好ましい。ただし、グラフェン前駆体を形成する以外の観点では、別のステップ構造が好適となる可能性もある。また、ＳｉＣ基板４１にエピタキシャル層を形成する場合、ステップ構造に応じてエピタキシャル層の性質又は形状が異なることがある。従って、所定のステップ構造を選択的に形成する技術は、グラフェン前駆体を形成しない場合においても有用である。また、ステップ構造Ａ以外を選択的に形成するためにも、この技術を用いることができる。
なお、図１０のグラフは一例であり、他の処理条件によっても形成されるステップ構造が変化する可能性があるため、当該他の処理条件を変化させてステップ構造を制御することもできる。
以上のようにして得られたステップ構造ＡのＳｉＣ基板４１に対して、グラフェン前駆体形成工程を行うことで、図１１に示すように、加熱時間に応じてＳｉＣ基板４１のステップに均一にグラフェン前駆体４２が形成されていく。従来では、グラフェン前駆体４２の形成に成功した場合であっても、グラフェン前駆体４２の端部が湾曲していたり、グラフェン前駆体４２が不均一に形成されていた。しかし、本実施形態では、図１１のＳＥＭ像に示すように、グラフェン前駆体４２の端部はステップに略平行であり、ステップ毎のグラフェン前駆体４２の形成速度も殆ど同じである。詳細には、図１２の表に示すように、グラフェン前駆体４２の幅の標準誤差は、非常に低い値となっている。
このように均一にグラフェン前駆体４２が形成されることで、ＳｉＣ基板４１のステップに所望の幅のグラフェン前駆体４２を形成できる。グラフェン前駆体４２は、ＳｉＣ基板４１のステップの全面に形成しても良いし、ステップの一部のみに形成しても良い。
ここで、ステップの全面にグラフェン４３が形成された基板だけでなく、ステップの一部にグラフェン４３が形成された基板も電子デバイスの材料として有用である。なぜなら、グラフェン４３の幅に応じてバンドギャップが異なることが理論的及び実験により示されているため、所望のバンドギャップを有するグラフェンを用いて電子デバイスを製造できるからである。もちろん、従来のように不均一にグラフェン４３が形成されている場合は、バンドギャップにバラツキが生じるため、電子デバイスの製造には適さない。本実施形態のように、グラフェン４３が各ステップに均一に形成されることで、グラフェンを用いた電子デバイスが実現できる。
次に、ＳｉＣ基板４１が有するステップ構造を判定する方法について、図１３及び図１４を参照して説明する。初めに、図１３を参照して、走査型電子顕微鏡の構成について簡単に説明する。図１３に示すように、走査型電子顕微鏡５０は、ビームブースター５１と、電磁レンズ５２と、静電レンズ５３と、スキャンコイル５４と、を備える。
走査型電子顕微鏡５０の略図の電子放出部から放出された電子線は、ビームブースター５１によって加速され、電磁レンズ５２及び静電レンズ５３によって収束されてＳｉＣ基板４１へ照射される。また、スキャンコイル５４は、発生させた磁界によって電子線の向きを変更できる。これにより、電子線でＳｉＣ基板４１の表面を走査することができる。
また、走査型電子顕微鏡５０は、ＳＥ２検出部５５と、インレンズ検出部５６と、反射電子検出部５７と、コレクタグリッド５８と、フィルタリンググリッド５９と、を備えている。
ＳＥ２検出部５５及びインレンズ検出部５６は、反射電子と二次電子の両方を検出する。反射電子とは、走査型電子顕微鏡５０が照射した電子線（一次電子）が被検体表面で跳ね返った又はＳｉＣ基板４１と相互作用した後に放出された電子である。二次電子とは、一次電子をＳｉＣ基板４１に照射した際の相互作用の過程で生じた電子である。コレクタグリッド５８は、反射電子及び二次電子を集める。フィルタリンググリッド５９は、反射電子及び二次電子が通過可能となるエネルギーの下限を決定する。反射電子検出部５７は、フィルタリンググリッド５９を通過した反射電子を検出する。
ＳＥ２検出部５５、インレンズ検出部５６、及び反射電子検出部５７の検出結果は、処理装置６１へ出力される。処理装置６１は、ＳｉＣ基板４１の位置と、当該位置で検出した電子と、に基づいてＳＥＭ像（走査型電子顕微鏡写真）を作成する。処理装置６１は、作成したＳＥＭ像を表示装置６２へ出力する。表示装置６２は、入力されたＳＥＭ像を表示する。
次に、走査型電子顕微鏡５０によって得られるＳｉＣ基板４１のＳＥＭ像について説明する。以下では、ＳｉＣ基板４１のＳｉ面の垂線に対して傾斜した角度（入射電子角度θ）で電子線をＳｉＣ基板４１に照射したときに得られるＳＥＭ像について説明する。なお、入射電子角度θは、＜１−１００＞方向又はその反対方向への傾斜角度と表現することもできる。
図１４に示すように、このようにして得られるＳＥＭ像には、明るい領域と暗い領域からなる２つの領域が現れる。これらの２つの領域の境界は、図１４（ａ）及び図１４（ｃ）に示すようにステップの位置と一致している。従って、ＳＥＭ像に現れた明暗のコントラストはＳｉＣ基板４１の表面における表面直下の積層配向の反転を反映している。おおよその傾向としては、図１４（ｃ）に示すように、入射電子線と、ステップ表面直下の積層配向と、の角度差が小さい場合は、反射電子線及び二次電子線が強くなることが分かる。一方で、入射電子線と、テラスの表面直下の積層配向と、の角度差が大きい場合は、反射電子線及び二次電子線が弱くなることが分かる。図１４（ｂ）及び（ｄ）に示すように、６Ｈ−ＳｉＣの場合も同様である。
ここで、図７（ｃ）に示すように、ステップ端部の未結合手が１本の場合と２本の場合とで、ステップ表面直下の積層方向が異なる。従って、上記のようにＳＥＭ像に基づいて、ステップ端部の未結合手の本数を特定できる。これにより、ＳｉＣ基板４１のステップ構造Ａ〜Ｃを特定できる。従って、グラフェン前駆体を好適に形成するためのステップ構造Ａが形成されているか否かを確認できる。また、別のステップ構造を選択的に形成した場合であっても、そのステップ構造が本当に形成されているか否かを確認できる。
次に、図１５を参照して、グラフェン前駆体形成工程を行う際の坩堝３０について説明する。上述したように、グラフェン前駆体形成工程を行う場合は、Ｓｉとの反応性が低い熱分解炭素製の坩堝３０を用いることが好ましい。これにより、グラフェン前駆体形成工程を複数回行う場合であっても、ＳｉＣ基板４１の周囲の雰囲気を毎回同じにすることができるので、安定してグラフェン前駆体付きＳｉＣ基板４５を製造できる。
ここで、坩堝３０の容積が小さい場合、坩堝３０の内部のＳｉの圧力がすぐに高くなってしまうため、Ｓｉ原子の昇華が進みにくくなり、グラフェン前駆体４２の形成速度が遅くなる。一方、坩堝３０の容積が大きい場合、坩堝３０の内部のＳｉの圧力が高くなるまで時間があるため、Ｓｉ原子の昇華が進み易いので、グラフェン前駆体４２の形成速度が速くなる。
また、出願人らの実験によれば、坩堝３０の容積に応じて、グラフェン前駆体４２が均一に形成されるか、不均一に形成されるかが決まることが確かめられた。図１５は、その実験結果を示している。図１５は、坩堝３０の容積のみを異ならせ、他の処理条件を同じにしてグラフェン前駆体形成工程を行った結果を示している。
図１５の坩堝３０の横に付された数字は、坩堝３０の高さを示している（坩堝３０の底面積は等しいので高さの比が容積の比になる）。その下には、ＳｉＣ基板４１のＳｉ面を観察したＳＥＭ像が示されており、更に下にはＳＥＭ像の一部拡大図が示されている。ＳＥＭ像の下には、グラフェン前駆体４２が形成されている様子が模式的に示されている。
図１５に示すように、坩堝３０の高さが高くなるほど（容積が大きくなるほど）、グラフェン前駆体４２の形成速度が速いことが確かめられた。また、坩堝３０の容積が大きくなるほど、グラフェン前駆体４２が均一に形成され易いことが確かめられた。
従って、容積の異なる複数の坩堝３０を用意し、それぞれにグラフェン前駆体形成工程を行うことで、グラフェン前駆体４２が均一に形成されるために必要な坩堝３０の容積を推定することができる。言い換えれば、グラフェン前駆体４２を均一に形成するために必要な坩堝３０の容積を判定できる。
以上に説明したように、本実施形態のグラフェン前駆体付きＳｉＣ基板４５の製造方法では、ＳｉＣ基板４１を加熱することで当該ＳｉＣ基板４１の表面のＳｉ面のＳｉ原子を昇華させてグラフェン前駆体４２を形成するとともに、当該グラフェン前駆体４２がグラフェン４３に覆われる前に加熱を停止するグラフェン駆体形成工程を含む。グラフェン前駆体形成工程で処理されるＳｉＣ基板４１には、複数段の分子層からなるステップが形成されている。ステップには、Ｃ原子の未結合手が１本の分子層よりも表面側に、Ｃ原子の未結合手が２本の分子層が位置するステップ構造Ａが形成されている。
これにより、ステップ構造Ａを有するＳｉＣ基板４１を用いることで、ＳｉＣ基板４１のＳｉ面に均一にグラフェン前駆体４２を形成できる。従って、ＳｉＣ基板４１のＳｉ面の略全体にグラフェン前駆体４２が形成されつつ、かつ、グラフェン前駆体４２がグラフェン４３に覆われていない構造が実現できる。なお、グラフェン前駆体４２がグラフェン４３に全く覆われていないが、微小な範囲のグラフェン前駆体４２がグラフェン４３に覆われていても良い。また、例えばＳｉＣ基板４１とグラフェン前駆体４２との間に他の元素を挿入することで、ＳｉＣ基板４１上に直接グラフェン４３を位置させることができる。この場合、ＳｉＣ基板４１とグラフェン前駆体４２との間に挿入する元素を異ならせることでグラフェン４３の電子状態を異ならせることができる。
また、本実施形態の製造方法においては、ＳｉＣ基板４１は、＜１−１００＞方向に対して傾斜するようにオフ角が形成されている。
これにより、この方向のオフ角を有することで、上述したステップ構造を容易に実現できる。
また、本実施形態の製造方法においては、グラフェン前駆体形成工程で処理されるＳｉＣ基板４１が４Ｈ−ＳｉＣの場合は、４段の分子層からなるステップが形成されており、ステップ高さが高い方の２つの分子層ではＣ原子の未結合手が２本であり、ステップ高さが低い方の２つの分子層ではＣ原子の未結合手が１本である。
これにより、処理条件を調整することで、上記のステップ構造Ａが略全面に形成されたＳｉＣ基板４１を得ることができるので、グラフェン前駆体付きＳｉＣ基板４５を効率的に製造できる。
また、本実施形態の製造方法においては、グラフェン前駆体形成工程の前に、ＳｉＣ基板４１をＳｉ蒸気圧下で加熱することで当該ＳｉＣ基板４１をエッチングするエッチング工程を行う。
これにより、この方法でＳｉＣ基板４１をエッチングすることで、上述したステップ構造Ａを容易に実現できる。
また、本実施形態の製造方法においては、エッチング工程は、少なくとも加熱温度とエッチング速度を含んで決定される所定の処理条件の下で行われる。
これにより、上記の処理条件を考慮してエッチングを行うことで、上述したステップ構造を容易に実現できる。
また、本実施形態の製造方法においては、エッチング工程は、エッチング速度が１μｍ／ｍｉｎ以上で行われる。
これにより、上述したステップ構造を容易に実現できる。
また、本実施形態の製造方法においては、グラフェン前駆体形成工程は、１４００℃以上２０００℃以下、好ましくは１５５０℃以上１６５０℃以下で行われる。
即ち、加熱温度が高過ぎるとグラフェン前駆体４２が形成される速度が速くなり過ぎるので、グラフェン前駆体４２が所望の範囲に形成されたタイミングで処理を止めることが困難となったり、ＳｉＣ基板４１の表面が荒れる可能性がある。一方、加熱温度が低過ぎる場合はグラフェン前駆体４２が適切に形成されない。以上を考慮して、上記の温度範囲でグラフェン前駆体形成工程を行うことで、グラフェン前駆体４２が形成される範囲を精度良く制御できる。
また、本実施形態の製造方法においては、グラフェン前駆体形成工程は、少なくとも内面が熱分解炭素で構成された坩堝３０にＳｉＣ基板４１を収容した状態で行われる。
これにより、熱分解炭素は昇華したＳｉ原子との反応が生じにくいため、処理容器の内部の環境（存在する蒸気の種類及び圧力等）の再現性が高くなる。従って、グラフェン前駆体が形成される範囲を精度良く制御できる。なお、坩堝３０の内面が熱分解炭素製であれば、全体が熱分解炭素製であっても良いし、一部が熱分解炭素製であっても良い。
また、本実施形態の製造方法においては、グラフェン前駆体形成工程では、ＳｉＣ基板４１のステップの基端側から先端側に向かって均一にグラフェン前駆体４２が形成されていく。
これにより、例えば一定の間隔で略同じ幅のグラフェン前駆体４２が形成された構造を実現できるので、所望のバンドギャップを有するグラフェン４３を製造できる。
また、本実施形態の製造方法においては、ＳｉＣ基板４１のＳｉ面において隣接する４つのＳｉ原子で構成される菱形の１辺を６√３倍し、Ｓｉ面に垂直な方向を回転軸として３０°回転させた形状を最小パターンとして、Ｓｉ面のＳｉ原子とグラフェン前駆体４２のＣ原子の配列パターンが重なっている。
これにより、Ｓｉ面のＳｉ原子とグラフェン前駆体４２のＣ原子の配列パターンが重なっているため、グラフェン前駆体４２とＳｉＣ基板４１とを比較的強固に接続できる。
また、本実施形態では、グラフェン前駆体４２と、ＳｉＣ基板４１と、の間に元素を挿入することで、グラフェン前駆体４２とＳｉＣ基板４１の結合を切断して、ＳｉＣ基板４１上にグラフェン前駆体４２を介さずに、グラフェン４３を形成するグラフェン付きＳｉＣ基板４６が製造される。
これにより、挿入する元素を異ならせるだけで、同じグラフェン前駆体付きＳｉＣ基板４５を用いて、異なる電子状態を有するグラフェン付きＳｉＣ基板４６を製造できる。
また、本実施形態では、グラフェン駆体形成工程で用いられるＳｉＣ基板４１について、当該ＳｉＣ基板４１のステップの高さ方向に対して傾斜した方向から走査型電子顕微鏡５０の電子線を照射して得られるＳＥＭ像の明暗に基づいて、ＳｉＣ基板４１がステップ構造Ａを有しているか否かが判定される。
これにより、ＳＥＭ像の明暗に基づいてステップ構造Ａを有するか否かを判定できるので、当該ステップ構造Ａを有するために必要な処理条件を容易に特定できる。
また、本実施形態では、容積が異なる複数の坩堝３０でグラフェン前駆体形成工程を行い、ＳｉＣ基板４１のステップの基端側から先端側に向かって均一にグラフェン前駆体が形成されていくか、ＳｉＣ基板４１に不均一にグラフェン前駆体が形成されていくかを観察することで、坩堝３０に必要な容積が判定される。
これにより、グラフェン前駆体４２を均一に成長させるために必要な坩堝３０の容積を容易に特定できる。
以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。
上記実施形態では、単結晶４Ｈ−ＳｉＣのＳｉＣ基板４１を用いたが、他の組成（例えば単結晶６Ｈ−ＳｉＣ）であっても良い。ここで、４Ｈ−ＳｉＣでは、図６（ａ）に示すように、２段でハーフユニットを構成し、４段でフルユニットを構成するため、形成されるステップ構造は、分子層が２段又は４段であり、分子層の２段毎にＣ原子の未結合手の本数が切り替わる可能性が高い。６Ｈ−ＳｉＣでは、図６（ｂ）に示すように、３段でハーフユニットを構成し、６段でフルユニットを構成するため、形成されるステップ構造は、分子層が３段又は６段であり、分子層の３段毎にＣ原子の未結合手の本数が切り替わる可能性が高い。従って、４Ｈ−ＳｉＣのステップ構造Ａに相当する、６Ｈ−ＳｉＣのステップ構造は、６段の分子層からなるステップが形成されており、ステップ高さが高い方の３つの分子層ではＣ原子の未結合手が２本であり、ステップ高さが低い方の３つの分子層ではＣ原子の未結合手が１本の構造を有すると考えられる。また、このステップ構造では、４Ｈ−ＳｉＣと同様に、グラフェン前駆体が適切に形成され易くなると考えられる。このように、４Ｈ−ＳｉＣ以外の結晶多形では、ステップ構造Ａと異なるステップであっても、グラフェン前駆体４２が均一に形成できる可能性がある。
上記実施形態で説明した処理条件（温度、圧力、エッチング速度等）は一例であり、適宜変更可能である。
２０ 高温真空炉
３０ 坩堝（収容容器）
４０ インゴット
４１ ＳｉＣ基板
４２ グラフェン前駆体
４３ グラフェン
４４ インターカラント層
４５ グラフェン前駆体付きＳｉＣ基板
４６ グラフェン付きＳｉＣ基板
５０ 走査型電子顕微鏡

Claims (17)

  1. ＳｉＣ基板を加熱することで当該ＳｉＣ基板の表面のＳｉ面のＳｉ原子を昇華させてグラフェン前駆体を形成するとともに、当該グラフェン前駆体がグラフェンに覆われる前に加熱を停止するグラフェン前駆体形成工程を含み、
    前記グラフェン前駆体形成工程で処理されるＳｉＣ基板には、複数段の分子層からなるステップが形成されており、
    前記ステップには、Ｃ原子の未結合手が１本の分子層よりも前記表面側に、Ｃ原子の未結合手が２本の分子層が位置するステップ構造が形成されていることを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  2. 請求項１に記載のグラフェン前駆体付きＳｉＣ基板の製造方法であって、
    前記ＳｉＣ基板は、＜１−１００＞方向に対して傾斜するようにオフ角が形成されていることを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  3. 請求項１に記載のグラフェン前駆体付きＳｉＣ基板の製造方法であって、
    前記グラフェン前駆体形成工程で処理される前記ＳｉＣ基板が４Ｈ−ＳｉＣの場合は、４段の分子層からなるステップが形成されており、ステップ高さが高い方の２つの分子層ではＣ原子の未結合手が２本であり、ステップ高さが低い方の２つの分子層ではＣ原子の未結合手が１本であることを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  4. 請求項１に記載のグラフェン前駆体付きＳｉＣ基板の製造方法であって、
    前記グラフェン前駆体形成工程の前に、前記ＳｉＣ基板をＳｉ蒸気圧下で加熱することで当該ＳｉＣ基板をエッチングするエッチング工程を行うことを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  5. 請求項４に記載のグラフェン前駆体付きＳｉＣ基板の製造方法であって、
    前記エッチング工程は、少なくとも加熱温度とエッチング速度を含んで決定される所定の処理条件の下で行われることを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  6. 請求項４に記載のグラフェン前駆体付きＳｉＣ基板の製造方法であって、
    前記エッチング工程は、エッチング速度が１μｍ／ｍｉｎ以上で行われることを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  7. 請求項１に記載のグラフェン前駆体付きＳｉＣ基板の製造方法であって、
    前記グラフェン前駆体形成工程は、１４００℃以上２０００℃以下で行われることを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  8. 請求項１に記載のグラフェン前駆体付きＳｉＣ基板の製造方法であって、
    前記グラフェン前駆体形成工程は、１５５０℃以上１６５０℃以下で行われることを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  9. 請求項１に記載のグラフェン前駆体付きＳｉＣ基板の製造方法であって、
    前記グラフェン前駆体形成工程は、少なくとも内面が熱分解炭素で構成された処理容器に前記ＳｉＣ基板を収容した状態で行われることを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  10. 請求項１に記載のグラフェン前駆体付きＳｉＣ基板の製造方法であって、
    前記グラフェン前駆体形成工程では、前記ＳｉＣ基板の前記ステップの基端側から先端側に向かって均一に前記グラフェン前駆体が形成されていくことを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  11. 請求項１に記載のグラフェン前駆体付きＳｉＣ基板の製造方法であって、
    前記ＳｉＣ基板のＳｉ面において隣接する４つのＳｉ原子で構成される菱形の１辺を６√３倍し、Ｓｉ面に垂直な方向を回転軸として３０°回転させた形状を最小パターンとして、Ｓｉ面のＳｉ原子と前記グラフェン前駆体のＣ原子の配列パターンが重なっていることを特徴とするグラフェン前駆体付きＳｉＣ基板の製造方法。
  12. 請求項１に記載の製造方法で製造された前記グラフェン前駆体付きＳｉＣ基板に対して、前記グラフェン前駆体と、前記ＳｉＣ基板と、の間に元素を挿入することで、前記グラフェン前駆体と前記ＳｉＣ基板の結合を切断して、前記ＳｉＣ基板上に前記グラフェン前駆体を介さずに、グラフェンを形成することを特徴とするグラフェン付きＳｉＣ基板の製造方法。
  13. グラフェン前駆体形成工程の処理条件の判定方法において、
    前記グラフェン前駆体形成工程は、ＳｉＣ基板を加熱することで当該ＳｉＣ基板の表面のＳｉ面のＳｉ原子を昇華させてグラフェン前駆体を形成するとともに、当該グラフェン前駆体がグラフェンに覆われる前に加熱を停止する工程であり、
    前記グラフェン前駆体形成工程で処理されるＳｉＣ基板には、複数段の分子層からなるステップが形成されており、当該ステップには、Ｃ原子の未結合手が１本の分子層よりも前記表面側に、Ｃ原子の未結合手が２本の分子層が位置するステップ構造が形成されており、
    前記グラフェン前駆体形成工程で用いられる前記ＳｉＣ基板について、当該ＳｉＣ基板の前記ステップの高さ方向に対して傾斜した方向から走査型電子顕微鏡の電子線を照射して得られるＳＥＭ像の明暗に基づいて、前記ＳｉＣ基板が前記ステップ構造を有しているか否かを判定することを特徴とするグラフェン前駆体形成工程の処理条件の判定方法。
  14. グラフェン前駆体形成工程の処理条件の判定方法において、
    前記グラフェン前駆体形成工程は、ＳｉＣ基板を加熱することで当該ＳｉＣ基板の表面のＳｉ面のＳｉ原子を昇華させてグラフェン前駆体を形成するとともに、当該グラフェン前駆体がグラフェンに覆われる前に加熱を停止する工程であり、
    前記グラフェン前駆体形成工程で処理されるＳｉＣ基板には、複数段の分子層からなるステップが形成されており、当該ステップには、Ｃ原子の未結合手が１本の分子層よりも前記表面側に、Ｃ原子の未結合手が２本の分子層が位置するステップ構造が形成されており、
    前記グラフェン前駆体形成工程は、処理容器に前記ＳｉＣ基板を収容した状態で行われ、
    容積が異なる複数の前記処理容器で前記グラフェン前駆体形成工程を行い、前記ＳｉＣ基板の前記ステップの基端側から先端側に向かって均一に前記グラフェン前駆体が形成されていくか、前記ＳｉＣ基板に不均一に前記グラフェン前駆体が形成されていくかを観察することで、前記処理容器に必要な容積を判定することを特徴とするグラフェン前駆体形成工程の処理条件の判定方法。
  15. ＳｉＣ基板をＳｉ蒸気圧下で加熱してエッチングすることで、当該ＳｉＣ基板の表面に複数段の分子層からなるステップを形成する表面処理方法において、
    少なくともエッチング速度及び加熱温度を調整することで、前記ＳｉＣ基板に形成されるステップの分子層の段数及びそれぞれの段における未結合手の本数で規定される複数種類のステップ構造のうちの何れかのステップ構造を選択的に形成することを特徴とするＳｉＣ基板の表面処理方法。
  16. ＳｉＣ基板をＳｉ蒸気圧下で加熱してエッチングすることで、当該ＳｉＣ基板の表面に複数段の分子層からなるステップを形成する表面処理方法において、
    少なくともエッチング速度及び加熱温度を調整することで、複数種類のステップ構造のうちの何れかのステップ構造を選択的に形成し、
    前記ＳｉＣ基板は４Ｈ−ＳｉＣであり、
    ステップ構造には、
    ４段の分子層からなるステップが形成されており、ステップ高さが高い方の２つの分子層ではＣ原子の未結合手が２本であり、ステップ高さが低い方の２つの分子層ではＣ原子の未結合手が１本であるステップ構造Ａと、
    ２段の分子層からなるステップが形成されており、Ｃ原子の未結合手が両方の分子層で１本のステップと、Ｃ原子の未結合手が両方の分子層で２本のステップと、が交互に繰り返されるステップ構造Ｂと、
    ４段の分子層からなるステップが形成されており、ステップ高さが高い方の２つの分子層ではＣ原子の未結合手が１本であり、ステップ高さが低い方の２つの分子層ではＣ原子の未結合手が２本であるステップ構造Ｃと、
    が含まれており、ステップ構造Ａ、ステップ構造Ｂ、及びステップ構造Ｃのうち何れかのステップ構造を選択的に形成することを特徴とするＳｉＣ基板の表面処理方法。
  17. 表面処理方法で処理されたＳｉＣ基板のステップ構造を判定するステップ構造の判定方法において、
    前記表面処理方法は、ＳｉＣ基板をＳｉ蒸気圧下で加熱してエッチングすることで、当該ＳｉＣ基板の表面に複数段の分子層からなるステップを形成する方法であり、
    当該表面処理方法では、少なくともエッチング速度及び加熱温度を調整することで、前記ＳｉＣ基板に形成されるステップの分子層の段数及び当該分子層のＣ原子の未結合手の本数の少なくとも何れかが異なる複数種類のステップ構造のうちの何れかのステップ構造を選択的に形成し、
    前記ＳｉＣ基板にステップ構造を形成した後において、当該ＳｉＣ基板の前記ステップの高さ方向に対して傾斜した方向から走査型電子顕微鏡の電子線を照射して得られるＳＥＭ像の明暗に基づいて、前記ＳｉＣ基板が前記ステップ構造を有しているか否かを判定する処理を行うことを特徴とするＳｉＣ基板のステップ構造の判定方法。
JP2018514704A 2016-04-27 2017-04-27 グラフェン前駆体付きＳｉＣ基板の製造方法及びＳｉＣ基板の表面処理方法 Active JP6708875B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016089089 2016-04-27
JP2016089089 2016-04-27
PCT/JP2017/016739 WO2017188382A1 (ja) 2016-04-27 2017-04-27 グラフェン前駆体付きＳｉＣ基板の製造方法及びＳｉＣ基板の表面処理方法

Publications (2)

Publication Number Publication Date
JPWO2017188382A1 JPWO2017188382A1 (ja) 2019-03-07
JP6708875B2 true JP6708875B2 (ja) 2020-06-10

Family

ID=60159699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018514704A Active JP6708875B2 (ja) 2016-04-27 2017-04-27 グラフェン前駆体付きＳｉＣ基板の製造方法及びＳｉＣ基板の表面処理方法

Country Status (5)

Country Link
US (1) US11365491B2 (ja)
EP (1) EP3450394A4 (ja)
JP (1) JP6708875B2 (ja)
CN (1) CN109071231B (ja)
WO (1) WO2017188382A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6988710B2 (ja) * 2018-06-18 2022-01-05 日本電信電話株式会社 ２次元材料デバイスの作製方法
JP7300247B2 (ja) * 2018-07-25 2023-06-29 株式会社デンソー ＳｉＣウェハの製造方法
JP7217100B2 (ja) * 2018-07-25 2023-02-02 株式会社デンソー ＳｉＣウェハの製造方法
JP7406914B2 (ja) * 2018-07-25 2023-12-28 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
CN112513348B (zh) * 2018-07-25 2023-11-14 株式会社电装 SiC晶片和SiC晶片的制造方法
JP7311953B2 (ja) * 2018-07-25 2023-07-20 株式会社デンソー ＳｉＣウェハの製造方法
JP7228348B2 (ja) * 2018-07-25 2023-02-24 株式会社デンソー ＳｉＣウェハの製造方法
EP3879010A4 (en) * 2018-11-05 2022-07-13 Kwansei Gakuin Educational Foundation SIC SEMICONDUCTOR SUBSTRATE AND METHOD FOR PRODUCTION THEREOF AND DEVICE FOR PRODUCTION THEREOF
CN114207195A (zh) * 2019-03-05 2022-03-18 学校法人关西学院 SiC衬底的制造方法及其制造装置和减少SiC衬底的宏观台阶聚束的方法
US11881394B2 (en) 2019-07-05 2024-01-23 Sumitomo Electric Industries, Ltd. Stack, electronic device, and method for manufacturing stack
JPWO2022092166A1 (ja) * 2020-10-28 2022-05-05
CN114874020B (zh) * 2022-05-13 2022-12-06 厦门大学 一种碳纤维增强碳化硅陶瓷基多孔复合材料及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW565630B (en) 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP4245983B2 (ja) * 2003-05-28 2009-04-02 助川電気工業株式会社 黒鉛真空容器
US7300519B2 (en) 2004-11-17 2007-11-27 Cree, Inc. Reduction of subsurface damage in the production of bulk SiC crystals
JP5152887B2 (ja) 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5137066B2 (ja) 2007-09-10 2013-02-06 国立大学法人福井大学 グラフェンシートの製造方法
JP5109648B2 (ja) * 2007-12-27 2012-12-26 富士通株式会社 層状炭素構造体の製造方法および半導体装置の製造方法
JP2010052997A (ja) 2008-08-29 2010-03-11 Bridgestone Corp 炭化ケイ素単結晶成長用種結晶の製造方法及び炭化ケイ素単結晶の製造方法
US20110156058A1 (en) 2009-02-04 2011-06-30 Hitachi Metals, Ltd. Silicon carbide monocrystal substrate and manufacturing method therefor
JP5464544B2 (ja) * 2009-05-12 2014-04-09 学校法人関西学院 エピタキシャル成長層付き単結晶ＳｉＣ基板、炭素供給フィード基板、及び炭素ナノ材料付きＳｉＣ基板
JP5564682B2 (ja) 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法
JP5678721B2 (ja) 2011-02-28 2015-03-04 新日鐵住金株式会社 炭化珪素単結晶育成用種結晶及び炭化珪素単結晶の製造方法
JP2012193055A (ja) 2011-03-15 2012-10-11 Toyota Motor Corp ＳｉＣ単結晶製造方法およびそれに用いる装置
JP2015110485A (ja) * 2012-02-24 2015-06-18 国立大学法人徳島大学 グラフェンおよびその製造方法
KR101984697B1 (ko) * 2012-12-21 2019-05-31 삼성전자주식회사 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
JP5882928B2 (ja) * 2013-02-26 2016-03-09 日本電信電話株式会社 グラフェンの作製方法
JP6080075B2 (ja) * 2013-06-13 2017-02-15 学校法人関西学院 ＳｉＣ基板の表面処理方法
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法
JP5990145B2 (ja) * 2013-08-30 2016-09-07 日本電信電話株式会社 グラフェン製造方法

Also Published As

Publication number Publication date
EP3450394A4 (en) 2020-05-06
WO2017188382A1 (ja) 2017-11-02
US20190136411A1 (en) 2019-05-09
JPWO2017188382A1 (ja) 2019-03-07
CN109071231B (zh) 2022-07-26
EP3450394A1 (en) 2019-03-06
US11365491B2 (en) 2022-06-21
CN109071231A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
JP6708875B2 (ja) グラフェン前駆体付きＳｉＣ基板の製造方法及びＳｉＣ基板の表面処理方法
Srivastava et al. Graphene formed on SiC under various environments: comparison of Si-face and C-face
US8142754B2 (en) Method for synthesis of high quality graphene
US9978597B2 (en) Method for treating the surface of a silicon-carbide substrate including a removal step in which a modified layer produced by polishing is removed by heating under Si vapor pressure
JP6751875B2 (ja) ＳｉＣ基板の表面処理方法
JP2017105697A (ja) 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
JP6291478B2 (ja) リアクタ装置内においてウェハを支持するためのサセプタアセンブリ
JP5794648B2 (ja) ナノメーター標準原器及びナノメーター標準原器の製造方法
WO2015046294A1 (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
Celebi et al. The effect of a SiC cap on the growth of epitaxial graphene on SiC in ultra high vacuum
Tang et al. Coalescence overgrowth of GaN nanocolumns on sapphire with patterned metal organic vapor phase epitaxy
WO2020179795A1 (ja) ＳｉＣ基板の製造方法及びその製造装置
US20190136410A1 (en) Diamond substrate
WO2021060368A1 (ja) ＳｉＣ単結晶の製造方法、ＳｉＣ単結晶の製造装置及びＳｉＣ単結晶ウェハ
JP3061755B2 (ja) Ｃｖｄ装置用サセプタ及び高周波誘導加熱装置を有するｃｖｄ装置
JP3659564B2 (ja) 半導体結晶の製造方法およびこれを利用する製造装置
JP5137095B2 (ja) シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料
CN109957839B (zh) SiC单晶的加工方法及SiC锭的制造方法
JP6622912B2 (ja) ＣＶＤ−ＳｉＣ膜および複合材
JP2020026376A (ja) ＳｉＣ単結晶、ＳｉＣインゴットの製造方法及びＳｉＣウェハの製造方法
JP2020026373A (ja) ＳｉＣ単結晶の加工方法、ＳｉＣインゴットの製造方法及びＳｉＣ単結晶
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP2017160088A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP2017160089A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP5943345B2 (ja) ＺｎＯ膜の製造装置及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200415

R150 Certificate of patent or registration of utility model

Ref document number: 6708875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250