JP6657333B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6657333B2
JP6657333B2 JP2018142349A JP2018142349A JP6657333B2 JP 6657333 B2 JP6657333 B2 JP 6657333B2 JP 2018142349 A JP2018142349 A JP 2018142349A JP 2018142349 A JP2018142349 A JP 2018142349A JP 6657333 B2 JP6657333 B2 JP 6657333B2
Authority
JP
Japan
Prior art keywords
film
layer
semiconductor device
semiconductor
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2018142349A
Other languages
English (en)
Other versions
JP2018195843A (ja
Inventor
山崎 舜平
舜平 山崎
後藤 裕吾
裕吾 後藤
努 村川
努 村川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018195843A publication Critical patent/JP2018195843A/ja
Priority to JP2020017741A priority Critical patent/JP6968214B2/ja
Application granted granted Critical
Publication of JP6657333B2 publication Critical patent/JP6657333B2/ja
Priority to JP2021174349A priority patent/JP7250882B2/ja
Priority to JP2023045405A priority patent/JP7471488B2/ja
Priority to JP2024062730A priority patent/JP2024091705A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体装置に関し、特に外力が加わった場合であっても半導体装置に設けられ
たトランジスタ等の素子の損傷を抑制する半導体装置に関する。
近年、プラスチック等の可撓性を有する基板上にトランジスタ等で構成される集積回路を
設ける技術が注目されている。可撓性を有する基板上に集積回路を設けることによって形
成された半導体装置は、半導体基板やガラス基板等の基板を用いる場合に比べ、軽量化や
コストダウン等を達成することが可能となる。可撓性を有する半導体装置は折り曲げ等が
可能となるため、様々な分野、場所への転用がされている。
特許第4015002号 特開2006−232449号公報 特開2007−150179号公報
しかしながら、可撓性を有する基板上にトランジスタ等の素子が設けられた集積回路を具
備する半導体装置に、曲げ等の外力を加えた場合、半導体装置に生じる応力によって、当
該半導体装置に含まれるトランジスタ等の素子が損傷し、トランジスタ等の素子の特性に
影響を及ぼすおそれがある。また、半導体装置の製造工程時において、トランジスタ等の
素子に応力が生じることにより当該素子が損傷し、製品の歩留まりが低下するおそれがあ
る。
本発明は上記問題を鑑み、半導体装置に曲げ等の外力が加わった場合であっても、トラン
ジスタ等の素子の損傷を低減する半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体装置の製造工程時や完成後の使用時において、当該半
導体装置に曲げ等の外力が加わった場合であっても、トランジスタ等の素子に生じる応力
を抑制するために補強膜が設けられる。補強膜は、半導体装置の厚み方向において、曲げ
などの変形に対して引張応力や圧縮応力などの応力歪みが発生しない中立面(延び縮みし
ない面)の位置を半導体装置にとって好適な位置にするために設ける。
補強膜は、トランジスタ等の素子を構成する半導体膜の上下方向の領域に設けることを特
徴としている。補強膜は半導体膜と接するように設けてもよいし、絶縁膜を介して半導体
膜とは接しないように設けてもよい。以下に、半導体装置の具体的な構成を説明する。
可撓性を有する基板上に設けられた第1の島状の補強膜と、第1の島状の補強膜上に、チ
ャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート
絶縁膜を介して設けられた第1の導電膜と、第1の導電膜及び前記ゲート絶縁膜を覆って
設けられた第2の島状の補強膜と、第2の島状の補強膜及びゲート絶縁膜を覆って設けら
れた層間絶縁膜と、層間絶縁膜上に、開口部を介して不純物領域と電気的に接続するよう
に設けられた第2の導電膜とを有し、チャネル形成領域の全域が第1の島状の補強膜と第
2の島状の補強膜との間に設けられていることを特徴とする。
また、第1の島状の補強膜及び第2の島状の補強膜は、半導体装置を構成する半導体膜の
ヤング率よりも高い材料で形成されていることを特徴とする。具体的には、窒化珪素、窒
化酸化珪素、金属酸化物、金属窒化物等の材料を用いることができる。第1の島状の補強
膜及び第2の島状の補強膜を、半導体膜のヤング率よりも高い材料で形成することによっ
て、半導体膜の性質を変えることなく、半導体膜の機械的強度を向上させることができ、
半導体膜の損傷を低減することができる。
第1の島状の補強膜の膜厚は50nm以上200nm以下、かつ第2の島状の補強膜の膜
厚は100nm以上400nm以下であることを特徴とする。
半導体装置を構成するトランジスタ等の素子に補強膜を設けることにより、製造工程時や
完成後の使用時において当該半導体装置に曲げ等の外力が加わった場合であっても、トラ
ンジスタ等の素子に生じる応力を抑制することができる。したがって、トランジスタ等の
素子の損傷を低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作成方法の一例を示す図。 半導体装置の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置に適用できるアンテナを説明する図。 半導体装置のブロック図の一例及び使用形態の一例を示す図。 半導体装置の使用形態の一例を示す図。 半導体装置の使用形態の一例を示す図。 シミュレーションに用いたモデルを説明するための図。 シミュレーションにより求めた半導体装置の応力分布図。 シミュレーションにより求めた半導体装置の応力分布図。 シミュレーションにより求めたチャネル形成領域の応力分布図。 シミュレーションにより求めたチャネル形成領域の応力分布図。 半導体装置の使用形態の一例を示す図。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
(実施の形態1)
本実施の形態では、半導体装置の一例に関して図面を参照して説明する。
本実施の形態では、曲げ等の外力が加えられた場合であっても、トランジスタ等の素子に
生じる応力を抑制するために補強膜を設ける。本実施の形態では、その構造の一例として
、トランジスタを構成する半導体膜の上方及び下方に半導体膜のヤング率よりもヤング率
の高い材料で形成された補強膜を設けた場合について説明する。
本実施の形態で示す半導体装置の一例を図1に示す。なお、図1において、図1(A)は
上面図を示しており、図1(B)は図1(A)におけるA−B間の断面図を示している。
図1(B)に示す半導体装置は、半導体膜106、ゲート絶縁膜107、ゲート電極とし
て機能する第1の導電膜108、半導体膜106を補強するための補強膜103(第1の
島状の補強膜とも記す)、補強膜109(第2の島状の補強膜とも記す)を少なくとも具
備する薄膜トランジスタ100a、100bを有している。図1(B)において、半導体
膜106の少なくとも一部が補強膜103と補強膜109との間に挟まれて設けられてい
る。また、図1(A)において、補強膜109は、半導体膜106を覆うように設けられ
ている。
絶縁膜110は、ゲート絶縁膜107及び補強膜109を覆うように設けられている。さ
らに、絶縁膜110上に薄膜トランジスタ100a、100bのソース電極又はドレイン
電極として機能しうる第2の導電膜111が設けられている。なお、ここでは、薄膜トラ
ンジスタ100a、100bは、可撓性を有する基板101上に絶縁膜102を介して設
けられた例を示している。
半導体膜106は、チャネル形成領域106a、ソース領域又はドレイン領域として機能
しうる不純物領域106bを具備している。また、不純物領域106bは、チャネル形成
領域106aを介して挟んで離間して設けられている。不純物領域106bは絶縁膜11
0に設けられた開口部124を介して、絶縁膜110上に設けられた第2の導電膜111
と電気的に接続されている。
補強膜103は、薄膜トランジスタ100a、100bを構成する半導体膜106と絶縁
膜104を介して重なるように設けられている。また、当該半導体膜106より面積が大
きくなるように設けられている。
また、補強膜109は、第1の導電膜108及びゲート絶縁膜107を覆うように設けら
れている。また、補強膜109は、半導体膜106全域を覆うように設けられていること
が好ましい。また、補強膜109の面積は、補強膜103の面積よりも大きいことが好ま
しい。このように、チャネル形成領域の全域が補強膜103と補強膜109との間に設け
られていることが好ましい。
半導体装置の製造工程時や完成後の使用時において、当該半導体装置に曲げ等の外力が加
わることによって、半導体膜106に応力が生じる。これは、半導体装置の厚み方向にお
いて、曲げ等の変形に対して引っ張り応力や圧縮応力等の歪みが発生しない中立面(延び
縮みしない面)の位置が、半導体膜に応力が生じる位置にあるからである。半導体膜10
6に応力が生じることによって半導体膜106が損傷し、半導体装置が破壊される。そこ
で、半導体装置に曲げ等の外力が加わることによって半導体膜に応力が生じることを抑制
するために、半導体装置の厚み方向における中立面(延び縮みしない面)の位置を、半導
体膜に応力が生じることを抑制できる位置にする。
補強膜103、補強膜109として用いる材料は、半導体膜106よりもヤング率の高い
材料を用いることが好ましい。具体的には、窒化珪素、窒化酸化珪素、金属酸化物、金属
窒化物等の材料を用いることができる。また、補強膜103と補強膜109は、同じ材料
で形成されていることが好ましい。このように、補強膜103及び補強膜109を半導体
膜よりもヤング率の高い材料で形成することにより、半導体膜の性質を変えることなく、
半導体膜の機械的強度を向上させることができ、半導体膜の損傷を低減することができる
補強膜103の膜厚は、50nm以上200nm以下、かつ補強膜109の膜厚は100
nm以上400nm以下であることが好ましい。また、補強膜103の膜厚よりも補強膜
109の膜厚の方が厚いことが好ましい。さらに、補強膜103の膜厚と補強膜109の
膜厚の比率(補強膜103の膜厚/補強膜109膜厚)は、1/2以下であることが好ま
しい。なお、補強膜103の膜厚と補強膜109の膜厚が同じであってもよい。
このように、半導体膜106を補強膜103と補強膜109とで挟むように設けることに
より、半導体装置の厚み方向において、曲げなどの変形に対して引っ張り応力や圧縮応力
などの歪みが発生しない中立面の位置を、半導体膜106に応力が生じることを抑制でき
る位置にすることができる。よって、半導体装置に曲げ等の外力が加わった場合であって
も、半導体膜106に応力が生じることを抑制することができる。また、半導体膜106
よりもヤング率の高い材料で形成された補強膜を半導体膜106の上下近傍に設けること
により、半導体膜の性質を変えることなく、半導体装置の機械的強度を向上させることが
できる。したがって、半導体膜106の損傷を低減することができ、薄膜トランジスタ1
00a、100bの損傷や破壊を低減することができる。
なお、図1(B)に示した半導体装置は、補強膜109を半導体膜106の端部及び補強
膜103の端部を覆って設けた例を示したが、本実施の形態で示す半導体装置はこの構成
に限定されず、補強膜109は、損傷しやすいチャネル形成領域106aと重なるように
設ければよい。
例えば、第1の導電膜108を覆うようにチャネル形成領域106aの上方に補強膜10
9を設ける構成としてもよい(図1(C)参照)。また、補強膜109の面積は、補強膜
103の面積よりも小さくてもよい。チャネル形成領域106aを補強膜103及び補強
膜109で挟むように設けることにより、半導体装置の厚み方向において中立面の位置を
、チャネル形成領域106aに応力が生じることを抑制できる位置にすることができる。
よって、半導体装置に曲げ等の外力が加わった場合であっても、チャネル形成領域106
aに応力が生じることを抑制することができる。したがって、薄膜トランジスタ100a
、100bの損傷や破壊を低減することができる。また、半導体膜106よりもヤング率
の高い材料で形成された補強膜を半導体膜106の上下近傍に設けることにより、半導体
膜の性質を変えることなく、半導体膜の機械的強度を向上させることができる。また、絶
縁膜110に開口部124を形成する際に補強膜109を除去する必要がないため、開口
部124を形成する際のエッチングを容易に行うことができる。
また、補強膜103上に補強膜114を積層する構成としてもよい(図2参照)。この場
合、補強膜114は、補強膜103及び絶縁膜102を覆うように形成する。このように
、補強膜114を設けることによって、半導体膜106の下側が不純物や水分にさらされ
るのを防ぐことができる。また、半導体膜106の下方の機械的強度を向上させることが
できる。なお、絶縁膜102の上に補強膜114を設ける構造としてもよい。なお、補強
膜103及び補強膜114を積層する場合には、補強膜103の膜厚と補強膜114の膜
厚を合わせて50nm以上200nm以下にすることが好ましい。また、補強膜109の
面積は、補強膜103の面積よりも大きいことが好ましい。
図1では、一つの島状の補強膜103上に一つの半導体膜106を設けた例を示したが、
これに限定されない。図3に示すように、一つの補強膜103に複数の島状の半導体膜1
06を設けた構成としてもよい。一つの補強膜103上に複数の島状の半導体膜を設けた
場合、補強膜103の端部における段差を低減することができるため、マスクずれ等によ
る半導体膜106の段切れを防止することができる。
複数の島状の半導体膜106の各々の具備するチャネル形成領域の上方にゲート絶縁膜1
07を介して第1の導電膜が設けられている。また、補強膜109がゲート絶縁膜107
及び第1の導電膜108を覆って設けられており、絶縁膜110がゲート絶縁膜107及
び第1の導電膜108を覆って設けられている。また、絶縁膜110に設けられた開口部
124を介して、不純物領域106bと絶縁膜110上に設けられた第2の導電膜111
とが電気的に接続されている。
なお、本実施の形態では、薄膜トランジスタを例に挙げて説明したが、薄膜トランジスタ
に代えて有機トランジスタを設けてもよい。
このように、半導体膜の上下近傍に半導体膜のヤング率よりも高い材料で形成された補強
膜を設けることによって、半導体装置の厚み方向において、曲げなどの変形に対して引っ
張り応力や圧縮応力の歪みが発生しない中立面の位置を、半導体膜に応力が生じることを
抑制できる位置にすることができる。つまり、半導体装置の中立面の位置を半導体装置に
とって好適な位置にすることができる。よって、半導体装置の製造工程時や完成後の使用
時において、当該半導体装置に曲げ等の外力が加わった場合であっても、トランジスタ等
の素子に生じる応力を抑制することができる。したがって、トランジスタ等の素子の損傷
を低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
本実施の形態で示した半導体装置の構成は、他の実施の形態で示す半導体装置の構成と組
み合わせて実施することができる。
(実施の形態2)
本実施の形態では、上記実施の形態1で示した半導体装置の作製方法の一例に関して図面
を参照して説明する。なお、本実施の形態では、薄膜トランジスタ等の素子を支持基板上
に形成した後に、当該支持基板から素子を剥離して他の基板に転置する工程に関して説明
する。なお、本明細書において、転置とは基板に形成された素子を他の基板へ移しかえる
ことを意味する。
まず、基板120の一表面に剥離層121を形成し、続けてバッファ層として機能する絶
縁膜102、補強膜を形成する。なお、剥離層121、絶縁膜102、補強膜は、連続し
て形成することもできる。続いて、補強膜にフォトリソグラフィ法により形成したレジス
トからなるマスクを用いて選択的にエッチングを行い、島状の補強膜103を形成する(
図4(A)参照)。
基板120は、ガラス基板、石英基板、金属基板やステンレス基板等を用いることができ
る。このような基板であれば、その面積や形状に大きな制限はないため、基板120とし
て、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に
向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較す
ると、大きな優位点である。なお、本工程では、剥離層121は、基板120の全面に設
けているが、必要に応じて、基板120の全面に剥離層を設けた後に、フォトリソグラフ
ィ法により選択的に設けてもよい。また、基板120に接するように剥離層121を形成
しているが、必要に応じて、基板120に接するように下地となる絶縁膜を形成し、当該
絶縁膜に接するように剥離層121を形成してもよい。
剥離層121は、金属膜や金属膜と金属酸化膜の積層構造を用いることができる。金属膜
としては、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta
)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜
鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム
(Os)、イリジウム(Ir)から選択された元素又は前記元素を主成分とする合金材料
若しくは化合物材料からなる膜を、単層又は積層して形成する。また、これらの材料は、
スパッタ法やプラズマCVD法等の各種CVD法等を用いて形成する。金属膜と金属酸化
膜の積層構造としては、上述した金属膜を形成した後に、酸化雰囲気下又はNOの雰囲
気下におけるプラズマ処理、酸素雰囲気下又はNO雰囲気下における加熱処理を行うこ
とによって、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けた場合、タングステ
ン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物から
なる金属酸化物を形成することができる。
絶縁膜102はバッファ層として機能する。絶縁膜102は、後の剥離工程において、剥
離層121及びバッファ層として機能する絶縁膜102の界面での剥離が容易となるよう
に、又は後の剥離工程において半導体素子や配線に亀裂やダメージが入るのを防ぐために
設ける。バッファ層として機能する絶縁膜102としては、スパッタリング法やプラズマ
CVD法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成する。無機
化合物の代表例としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素
(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等がある。バッ
ファ層として機能する絶縁膜102の厚さは10nm乃至1000nm、さらには100
nm乃至700nmが好ましい。ここでは、厚さ500nm乃至700nmの酸化窒化珪
素膜をプラズマCVD法により形成する。
次いで、剥離層121上に補強膜をスパッタリング法やプラズマCVD法、塗布法、印刷
法等を用いて形成する。補強膜としては、窒化珪素、窒化酸化珪素、アルミナ等のセラミ
ックス、金属酸化物、金属窒化物を用いて形成することができる。窒化珪素や窒化酸化珪
素等を用いることにより、外部から、後に形成される素子形成層134へ水分や、酸素等
の気体の侵入や、半導体膜の下側が不純物にさらされることを防止することができる。ま
た、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、ア
ルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)、ニッケル(Ni)
、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジ
ウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)等の金属
の酸化物又は窒化物を用いて補強膜を形成しても良い。補強膜の膜厚は、50nm乃至2
00nmが好ましい。ここでは、膜厚50nm乃至200nmの窒化珪素をプラズマCV
D方により形成した後、フォトリソグラフィ法により形成したレジストからなるマスクを
用いて選択的にエッチングを行い、島状の補強膜103を形成する。
次いで、補強膜103及び絶縁膜102を覆うように絶縁膜104を形成した後、島状の
半導体膜106を形成する(図4(B)参照)。
絶縁膜104は、下地層として機能する。絶縁膜104は、バッファ層として機能する絶
縁膜102と同様の形成方法及び材料を適宜用いることができる。さらには、下地層とし
て機能する絶縁膜104を積層構造としてもよい。下地層として機能する絶縁膜が2層構
造の場合、例えば、1層目として窒化酸化珪素膜を形成し、2層目として酸化窒化珪素膜
を形成するとよい。下地となる絶縁膜が3層構造の場合、1層目の絶縁膜として酸化珪素
膜を形成し、2層目の絶縁膜として窒化酸化珪素膜を形成し、3層目の絶縁膜として酸化
窒化珪素膜を形成するとよい。または、1層目の絶縁膜として酸化窒化珪素膜を形成し、
2層目の絶縁膜として窒化酸化珪素膜を形成し、3層目の絶縁膜として酸化窒化珪素膜を
形成するとよい。下地となる膜は、基板120からの不純物の侵入を防止するブロッキン
グ膜として機能する。
島状の半導体膜106は、非晶質半導体膜を形成し、非晶質半導体膜に対して結晶化を行
い結晶質半導体膜にした後、フォトリソグラフィ法を用いてレジストからなるマスクを形
成し、結晶質半導体膜に選択的にエッチングを行うことにより形成される。
非晶質半導体膜は、スパッタ法、LPCVD法、プラズマCVD法等により、25nm乃
至200nm(好ましくは30nm乃至150nm)の厚さで形成する。
次いで、非晶質半導体膜にレーザ光を照射して結晶化を行う。なお、レーザ光の照射と、
RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用い
る熱結晶化法とを組み合わせた方法等により非晶質半導体膜の結晶化を行ってもよい。
島状の半導体膜106の作成工程の一例を以下に簡単に説明する。まず、プラズマCVD
法を用いて、膜厚50乃至60nmの非晶質半導体膜を形成する。次いで、結晶化を助長
する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導
体膜に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)を
行って結晶質半導体膜を形成する。その後、レーザ光を照射し、フォトリソグラフィ法を
用いてレジストからなるマスクを形成し、半導体膜に選択的にエッチングを行うことによ
って島状の半導体膜106を形成する。なお、結晶化を助長する金属元素を用いる熱結晶
化を行わずに、レーザ光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
ゲート絶縁膜107はCVD法やスパッタ法等により珪素の酸化物又は珪素の窒化物を含
む膜を単層又は積層して形成する。例えば、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素
膜のいずれか一を単層で形成する、又は酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を
組み合わせて積層して形成する。
また、ゲート絶縁膜107は、半導体膜106に対しプラズマ処理を行い、表面を酸化又
は窒化することで形成しても良い。例えば、He、Ar、Kr、Xe等の希ガスと、酸素
、酸化窒素(NO)、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理
で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度
で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジ
カル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある
)によって、半導体膜の表面を酸化又は窒化することができる。
このようなプラズマを用いた処理により、1乃至20nm、代表的には5乃至10nmの
絶縁膜が半導体膜上に形成される。この場合の反応は、固相反応であるため、当該絶縁膜
と半導体膜との界面準位密度はきわめて低くすることができる。このような、プラズマ処
理は、半導体膜(結晶性シリコン、或いは多結晶シリコン)を直接酸化(若しくは窒化)
するため、形成される絶縁膜の厚さのばらつきをきわめて小さくすることができる。加え
て、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状
態となる。すなわち、ここで示すプラズマ処理で半導体膜の表面を固相酸化することによ
り、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が
低い絶縁膜を形成することができる。
ゲート絶縁膜107は、プラズマ処理によって形成される絶縁膜のみを用いても良いし、
それにプラズマや熱反応を利用したCVD法で酸化シリコン、酸窒化シリコン、窒化シリ
コンなどの絶縁膜を堆積し、積層させてもよい。いずれにしても、プラズマで形成した絶
縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつき
を小さくすることができる。
また、半導体膜に対し、連続発振レーザ若しくは10MHz以上の周波数で発振するレー
ザ光を照射しながら一方向に走査して結晶化させて得られた半導体膜106は、そのビー
ムの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向(チャネル形
成領域が形成されたときにキャリアが流れる方向)に合わせてトランジスタを配置し、上
記のプラズマで形成したゲート絶縁膜をそのトランジスタに用いることで、特性ばらつき
が小さく、しかも電界効果移動度が高い薄膜トランジスタ(TFT)を得ることができる
次いで、ゲート絶縁膜107上にゲート電極を形成するための導電膜を形成する。ここで
は、導電膜122と導電膜123を順に積層して形成する(図4(C)参照)。導電膜1
22は、プラズマCVD法やスパッタ法により20nm乃至100nmの厚さで形成する
。導電膜123は、プラズマCVD法やスパッタ法により100nm乃至400nmの厚
さで形成する。導電膜122、導電膜123は、タンタル(Ta)、タングステン(W)
、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(
Cr)、ニオブ(Nb)等から選択された元素又はこれらの元素を主成分とする合金材料
若しくは化合物材料、又はこれらの元素とシリコン(Si)元素を含む合金材料若しくは
化合物材料で形成する。又は、リン等の不純物元素をドーピングした多結晶珪素に代表さ
れる半導体材料(例えば、シリコン(Si))により形成する。導電膜122と導電膜1
23の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン
膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや
窒化タンタルは、耐熱性が高いため、導電膜122と導電膜123を形成した後に、熱活
性化を目的とした加熱処理を行うことができる。また、2層構造ではなく、3層構造の場
合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用すると良い。
次いで、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、導電膜122
、導電膜123を選択的にエッチングすることによって、第1の導電膜108を形成後、
当該第1の導電膜108をマスクとして半導体膜106に不純物元素を導入してチャネル
形成領域106aと不純物領域106bを形成する(図4(D)参照)。第1の導電膜1
08は薄膜トランジスタにおいてゲート電極(ゲート配線を含む)として機能し、不純物
領域106bは、薄膜トランジスタにおいてソース領域又はドレイン領域とし機能する。
また、導入する不純物元素としては、n型の不純物元素又はp型の不純物元素を用いる。
n型の不純物元素としては、リン(P)やヒ素(As)等を用いることができる。p型の
不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用い
ることができる。ここでは、不純物元素 として、リン(P)を用い、n型の薄膜トラン
ジスタを形成する。
次いで、第1の導電膜108、ゲート絶縁膜107を覆うように補強膜125を形成する
(図4(E)参照)。
補強膜125は、補強膜103と同様の形成方法及び材料を適宜用いることができる。ま
た、補強膜125の膜厚は、100nm以上400nm以下で形成することが好ましい。
次いで、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、補強膜125
に選択的にエッチングを行うことによって、補強膜109を形成する(図5(A)参照)
。半導体膜106のヤング率よりも高い材料で形成された補強膜109と補強膜103と
で半導体膜106を挟むように設けることにより、半導体装置の厚み方向において、曲げ
などの変形に対して引っ張り応力や圧縮応力などの歪みが発生しない中立面の位置を、半
導体膜106に応力が生じることが抑制できる位置にすることができる。よって、半導体
装置に曲げ等の外力が加わった場合であっても、半導体膜106の部分で応力が生じるこ
とを抑制することができる。
次いで、ゲート絶縁膜107、補強膜109を覆うように層間絶縁膜として機能する絶縁
膜110を形成した後、半導体膜106の不純物領域106bに達する開口部124を形
成し、半導体膜106の表面の一部を露出させる(図5(B)参照)。ここでは、ゲート
絶縁膜107、補強膜109及び絶縁膜110の一部をエッチングして、開口部124を
形成する。
絶縁膜110は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を
有する絶縁膜、DLC(ダイヤモンドライクカーボン)等の炭素を含む膜や、エポキシ、
ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有
機材料またはシロキサン樹脂等のシロキサン材料からなる単層又は積層構造で設けること
ができる。
次いで、開口部124を充填するように第2の導電膜111を選択的に形成し、当該第2
の導電膜111を覆うように絶縁膜112を形成する(図5(C)参照)。
導電膜111は、CVD法やスパッタリング法等により、アルミニウム(Al)、タング
ステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(N
i)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジ
ム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を主
成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主
成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は
、アルミニウムを主成分とし、ニッケルと、炭素と、珪素の一方又は両方とを含む合金材
料に相当する。導電膜111は、例えば、バリア膜とアルミニウムシリコン(Al−Si
)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)膜と窒化チ
タン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの
窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムや
アルミニウムシリコンは抵抗値が低く、安価であるため、導電膜111を形成する材料と
して最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウム
シリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタ
ンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとし
ても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる
。なお、第1の導電膜108と同一の材料で設けてもよい。
絶縁膜112は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素または窒素
を有する絶縁膜、DLC(ダイヤモンドライクカーボン)等の炭素を含む膜や、エポキシ
、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の
有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設ける
ことができる。
次いで、薄膜トランジスタ100a、100b等を含む素子形成層134を基板120か
ら剥離する。ここでは、レーザ光(例えばUV光)を照射することによって素子形成層1
34に開口部を形成後、素子形成層134の一方の面(絶縁膜112が露出した面)を第
1のシート126に貼り合わせて物理的な力を用いて基板120から素子形成層134を
剥離する(図6(A)参照)。
また、基板120から素子形成層134を剥離する前に、素子形成層134に開口部を設
け、エッチング剤を導入して、剥離層121を除去してもよい。エッチング剤は、フッ化
ハロゲン又はハロゲン間化合物を含む気体又は液体を使用することができる。例えば、フ
ッ化ハロゲンを含む気体として三フッ化塩素(ClF)を使用することができる。
通常、基板120から素子形成層134を剥離する際に、薄膜トランジスタ100a、1
00bに応力が生じ、当該薄膜トランジスタ100a、100bが破損するおそれがある
。しかし、薄膜トランジスタの有する半導体膜106に半導体膜106よりも高いヤング
率で形成された補強膜103及び補強膜109を設けることにより、素子形成層134に
曲げ等により外力が加わった場合であっても、半導体膜106に生じる応力を抑制するこ
とができる。したがって、薄膜トランジスタ100a、100bの損傷や破壊を低減する
ことができる。特に、支持基板にトランジスタ等の素子を形成した後に、別の基板に転置
する場合には、補強膜103及び109を設けることが非常に有効となる。
なお、剥離する際に水やオゾン水等の水溶液で剥離する面を濡らしながら行うことによっ
て、薄膜トランジスタ100a、100b等の素子が静電気等によって破壊されることを
防止できる。
次いで、素子形成層134の他方の面(基板120から剥離した面)に、第2のシート1
27を設け、その後加熱処理と加圧処理の一方又は両方を行って、素子形成層134に第
2のシート127を貼り合わせる(図6(B)参照)。第1のシート126、第2のシー
ト127は、ホットメルトフィルム、粘着層が形成されたプラスチックフィルム、又は紙
を用いることができる。また、第1のシート126、第2のシート127は、耐圧を向上
させるために、薄いセラミックスを用いてもよいし、炭素繊維やガラス繊維の織物に樹脂
をしみこませたシート、いわゆるプリプレグを用いてもよい。第1のシート126と第2
のシート127の材料としてフレキシブルな材料を用いれば、物品の曲面に貼りつけるの
に適した半導体装置を提供することができる。
また、第1のシート126、第2のシート127として、静電気等を防止する帯電防止対
策を施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。帯電防止
フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可
能な材料が貼りつけられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフ
ィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防
止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設
けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように
層に貼りつけてもよいし、フィルムの外側になるように貼りつけてもよい。なお、帯電防
止可能な材料はフィルムの全面、あるいは一部に設けてあえばよい。ここでの帯電防止可
能な材料としては、金属、インジウムと錫の酸化物(ITO)、両性界面活性剤や陽イオ
ン性界面活性剤や非イオン性界面活性剤等の界面活性剤を用いることができる。また、他
にも帯電防止材料として、側鎖にカルボキシル基および4級アンモニウム塩基をもつ架橋
性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼
りつけたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる
。帯電防止フィルムで素子形成層の封止を行うことによって、商品として取り扱う際に、
外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
また、第2のシート127を設けると同時又は設けた後に、第1のシート126を剥離し
ても良い。第1のシート126を除去することによって、半導体装置をより薄く形成する
ことができる。なお、この場合、第1のシート126としては、例えば熱を加えることに
よって粘着力が弱まる熱剥離テープを用いることができる。また、第1のシート及び第2
のシートを基板と呼ぶこともあり、第2のシート127は、図1の基板101に相当する
以上の工程により、半導体装置を作製することができる。
このように、半導体膜の上下近傍に半導体膜のヤング率よりも高い材料で形成された補強
膜を設けることによって、半導体装置の厚み方向において、曲げなどの変形に対して引っ
張り応力や圧縮応力の歪みが発生しない中立面の位置を、半導体膜に応力が生じることを
抑制できる位置にすることができる。つまり、半導体装置の中立面の位置を半導体装置に
とって好適な位置にすることができる。よって、半導体装置の製造工程時や完成後の使用
時において、当該半導体装置に曲げ等の外力が加わった場合であっても、トランジスタ等
の素子に生じる応力を抑制することができる。したがって、トランジスタ等の素子の損傷
を低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
なお、本実施の形態では、薄膜トランジスタを支持基板上に形成した後に、当該支持基板
から素子を剥離して他の基板に転置する工程を示したが、本実施の形態で示した作製方法
はこれに限られない。例えば、基板101上に直接薄膜トランジスタ100a、100b
を設けてもよい。この場合、上述した工程において基板120に代えて基板101を用い
、剥離層121を設けなければよい。基板101としては、ガラス基板、石英基板、ステ
ンレス基板等の金属基板、プラスチック基板等を用いることができる。
また、本実施の形態で示した半導体装置の作製方法は、他の実施の形態で示す半導体装置
の作製方法と組み合わせて実施することができる。
(実施の形態3)
本実施の形態では、上記実施の形態1及び実施の形態2で示した半導体装置の薄膜トラン
ジスタにおいて、ゲート電極として機能する第1の導電膜の側面に接して絶縁膜を形成し
、当該絶縁膜の下方にLDD領域を形成した場合に関して図面を参照して説明する。
本実施の形態で示す半導体装置の一例を図7に示す。なお、図7において、図7(A)は
上面図を示しており、図7(B)は図7(A)におけるA−B間の断面図を示している。
本実施の形態で示す半導体装置は、薄膜トランジスタ100a、100bを有しており、
薄膜トランジスタ100a、100bに含まれるゲート電極として機能する第1の導電膜
108の側面に接して絶縁膜130が設けられている(図7参照)。絶縁膜130は、サ
イドウォールとも呼ばれ、当該絶縁膜130の下方にLDD領域を設けた構造とすること
ができる。なお、図7(B)に、図に1示した構造に絶縁膜130及びLDD領域として
機能する不純物領域106cを設けた構造を示している。
次いで、絶縁膜130の作製方法の一例に関して図8を参照して以下に説明する。
まず、上記実施の形態2の図4(C)まで同様に形成した後、フォトリソグラフィ法を用
いてレジストからなるマスクを形成し、導電膜122、導電膜123を選択的にエッチン
グすることにより第1の導電膜108を形成する。次いで、当該第1の導電膜108をマ
スクとして半導体膜106に第1の不純物元素を導入してチャネル形成領域106aと不
純物領域128を形成する(図8(A)参照)。第1の不純物元素としては、n型の不純
物元素又はp型の不純物元素を用いる。n型の不純物元素としては、リン(P)やヒ素(
As)等を用いることができる。p型の不純物元素としては、ボロン(B)やアルミニウ
ム(Al)やガリウム(Ga)等を用いることができる。ここでは、不純物元素として、
リン(P)を用い、n型の薄膜トランジスタを形成する場合について示す。
次いで、第1の導電膜108、ゲート絶縁膜107を覆うように絶縁膜129を形成する
(図8(B)参照)。絶縁膜129は、プラズマCVD法やスパッタリング法等により、
珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂等の有機材料を含
む膜を単層又は積層して形成する。
次いで、絶縁膜129を、垂直方向を主体とした異方性エッチングにより選択的にエッチ
ングすることによって、第1の導電膜108の側面に接する絶縁膜130(サイドウォー
ル)を形成する。なお、絶縁膜130の形成と同時に、ゲート絶縁膜107の一部や絶縁
膜104の一部がエッチングされて除去される場合がある(図8(C)参照)。ゲート絶
縁膜107の一部が除去されることによって、残存するゲート絶縁膜107は、第1の導
電膜108及び絶縁膜130の下方に形成される。
次いで、第1の導電膜108及び絶縁膜130をマスクとして半導体膜106に第2の不
純物元素を導入して、ソース領域又はドレイン領域として機能する不純物領域106bと
、LDD領域として機能する不純物領域106cを形成する(図8(C)参照)。第2の
不純物元素としては、n型の不純物元素又はp型の不純物元素を用いる。n型の不純物元
素としては、リン(P)やヒ素(As)等を用いることができる。p型の不純物元素とし
ては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる
。また、第2の不純物元素は上述した第1の不純物元素より濃度を高くして導入する。こ
こでは、不純物元素として、リン(P)を用いる。
次いで、半導体膜106、第1の導電膜108、絶縁膜130を覆うように、補強膜10
9を形成する(図8(D)参照)。補強膜109の形成方法は、図4(E)、図5(A)
と同様に形成する。その後、上記実施の形態2で示した図5(B)、図5(C)、図6で
示した工程を経て、図7で示した半導体装置を製造することができる。
このように、半導体膜106のヤング率よりも高い材料で形成された補強膜103及び補
強膜109で半導体膜106を挟むように設けることにより、半導体装置の厚み方向にお
いて、中立面の位置を半導体膜106に応力が生じることを抑制できる位置にすることが
できる。よって、半導体装置に曲げ等の外力が加わった場合であっても、半導体膜106
に応力が生じることを抑制することができる。また、半導体膜よりもヤング率の高い材料
で形成された補強膜を半導体膜の上下近傍に設けることにより、半導体膜の性質を変える
ことなく、半導体膜の機械的強度を高めることができる。したがって、トランジスタ等の
素子の損傷を低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
図7及び図8に置いて、島状の補強膜103上に絶縁膜104を形成し、島状の半導体膜
106を設けた例を示したが、これに限らず、図9(A)、(B)に示すように、補強膜
103上に半導体膜106を設けた構造としてもよい。
図9(A)は、島状の補強膜103上に島状の半導体膜106を設けており、ゲート絶縁
膜107に開口部を設け、該開口部において、島状の補強膜103と島状の補強膜109
とが接する構造となっている。また図9(B)は、島状の補強膜103上に島状の半導体
膜106を設けており、ゲート電極として機能する第1の導電膜108の側面に接して絶
縁膜130が設けられている。絶縁膜102、島状の補強膜103、半導体膜106、絶
縁膜130及び第1の導電膜108を覆うように補強膜109が設けられており、島状の
補強膜103と島状の補強膜109とが接する構造となっている。
このように、半導体膜106のヤング率よりも高い材料で形成された補強膜103及び補
強膜109で半導体膜106を挟むように設けることにより、半導体装置の厚み方向にお
いて、中立面の位置を半導体膜106に応力が生じることを抑制できる位置にすることが
できる。よって、半導体装置に曲げ等の外力が加わった場合であっても、半導体膜106
に応力が生じることを抑制することができる。また、半導体膜よりもヤング率の高い材料
で形成された補強膜を半導体膜の上下近傍に設けることにより、半導体膜の性質を変える
ことなく、半導体膜の機械的強度を高めることができる。さらに、補強膜103と補強膜
109とが接するように設けることにより、半導体膜106が不純物や水分にさらされる
のを防ぐことができる。したがって、トランジスタ等の素子の損傷を低減し、半導体装置
の歩留まりや信頼性の向上を達成することができる。
このように、図7乃至図9に示した構造とすることによって、半導体装置の製造工程時や
完成後の使用において、当該半導体装置に曲げ等の外力が加わった場合であっても、トラ
ンジスタ等の素子に生じる応力を抑制することができる。従って、トランジスタ等の素子
の損傷を低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
また、本実施の形態で示した半導体装置の構成又はその作製方法は、他の実施の形態で示
す半導体装置の構成又は作製方法と組み合わせて実施することができる。
(実施の形態4)
本実施の形態では、上記の実施の形態と異なる半導体装置に関して図面を参照して説明す
る。実施の形態1乃至実施の形態3において、補強膜103を半導体膜106の全面と重
なるように設けた例を示したが、本実施の形態の半導体装置はこの構造に限られず、補強
膜103と半導体膜106が少なくとも一部重なった構造であればよい。その一例につい
て図10を参照して説明する。なお、図10において、図10(A)は上面図を示してお
り、図10(B)は図10(A)におけるA−B間の断面図を示している。
図10に示す半導体装置において、補強膜103は、薄膜トランジスタ100a、100
bを構成する島状の半導体膜106の一部と絶縁膜104を介して重なるように島状に設
けられている。また、このように設ける場合、補強膜103が半導体膜106のチャネル
形成領域106aの全面と重なり、不純物領域106bの一部と重なるように設けること
が好ましい。チャネル形成領域106aの端部においてゲート電極として機能する導電膜
108が半導体膜106を乗り越えるために段差が生じており、さらに補強膜103をチ
ャネル形成領域106aの一部と重なるように設けると導電膜108と半導体膜106が
ショートするおそれがあるためである。
また、補強膜103を半導体膜106の一部と重ねるように設ける場合には、補強膜10
3と第2の導電膜111を重ねるように設けることが好ましく、図10では、補強膜10
3の端部と第2の導電膜111の端部が重なるように設けた例を示している。第2の導電
膜111と重なるように補強膜103、補強膜109を設けることによって、半導体装置
の厚み方向において、曲げなどの変形に対して引っ張り応力や圧縮応力の歪みが発生しな
い中立面の位置を、半導体膜に応力が生じることを抑制できる位置にすることができる。
よって、半導体装置の製造工程時や完成後の使用時において、当該半導体装置に曲げ等の
外力が加わった場合であっても、トランジスタ等の素子に生じる応力を抑制することがで
きる。したがって、トランジスタ等の素子の損傷を低減し、半導体装置の歩留まりや信頼
性の向上を達成することができる。
(実施の形態5)
本実施の形態では、上記実施の形態と異なる半導体装置に関して図面を参照して説明する
。具体的には、トランジスタ等の素子の補強膜となる膜を当該薄膜トランジスタの上方に
設けた半導体装置に関して説明する。
本実施の形態で示す半導体装置の一例について図11を参照して説明する。
図11に示す半導体装置は、薄膜トランジスタ100a、100bの上方に絶縁膜(ここ
では絶縁膜110)を介して補強膜133が設けられている。補強膜133は、薄膜トラ
ンジスタ100a、100bを構成する島状の半導体膜106と絶縁膜等を介して重なる
ように島状に設けられており、当該半導体膜106より面積が大きくなるように設けられ
ている。もちろん、補強膜133は、半導体膜106の全面と重なった構造である必要は
なく、少なくとも補強膜133が半導体膜106の一部と重なるように設けてもよい。
このように、半導体膜106のヤング率よりも高い材料で形成された補強膜103及び補
強膜109で半導体膜106を挟むように設けることにより、半導体装置の厚み方向にお
いて、中立面の位置を半導体膜106に応力が生じることを抑制できる位置にすることが
できる。よって、半導体装置に曲げ等の外力が加わった場合であっても、半導体膜106
に応力が生じることを抑制することができる。また、半導体膜よりもヤング率の高い材料
で形成された補強膜を半導体膜の上下近傍に設けることにより、半導体膜の性質を変える
ことなく、半導体膜の機械的強度を高めることができる。したがって、トランジスタ等の
素子の損傷を低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
なお、本実施の形態で示した半導体装置の構成は、他の実施の形態で示す半導体装置の構
成と組み合わせて実施することができる。
(実施の形態6)
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明す
る。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して図面
を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形
態によっては、RFIDタグ、IDタグ、ICタグ、ICチップ、RFタグ、無線タグ、
電子タグまたは無線チップともよばれる。
本実施の形態で示す半導体装置の上面構造の一例について、図12(A)を参照して説明
する。図12(A)に示す半導体装置140は、メモリ部やロジック部を構成する複数の
薄膜トランジスタ等の素子が設けられた集積回路141(素子形成層とも記す)と、アン
テナとして機能する導電層142を含んでいる。アンテナとして機能する導電層142は
、集積回路141に電気的に接続されている。集積回路141には、上記実施の形態1乃
至5に係るトランジスタ等の素子を適用することができる。
また、図12(B)、(C)に図12(A)の断面の模式図を示す。アンテナとして機能
する導電層142は、メモリ部及びロジック部を構成する素子の上方に設ければよく、例
えば、上記実施の形態3で示した構造の上方に、絶縁膜143を介してアンテナとして機
能する導電層142を設けることができる(図12(B)参照)。絶縁膜143は、実施
形態1で示した絶縁膜112と同様の材料で形成することができる。他にも、アンテナと
して機能する導電層142を基板144に別に設けた後、当該基板144及び集積回路1
41を、導電層142が間に位置するように貼り合わせて設けることができる(図12(
C)参照)。ここでは、絶縁膜143上に設けられた導電層147とアンテナとして機能
する導電層142とが、接着性を有する樹脂146中に含まれる導電体粒子145を介し
て電気的に接続されている。
なお、本実施の形態では、アンテナとして機能する導電層142をコイル状に設け、電磁
誘導方式または電磁結合方式を適用する例を示すが、本実施の形態の半導体装置はこれに
限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる
電磁波の波長によりアンテナとして機能する導電層142の形状を適宜決めればよい。
例えば、半導体装置140における信号の伝送方式として、マイクロ波方式(例えば、U
HF帯(860MHz帯乃至960MHz帯)、2.45GHz帯等)を適用する場合に
は、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等
の形状を適宜設定すればよい。例えば、アンテナとして機能する導電層を線状(例えば、
ダイポールアンテナ(図13(A)参照)、平坦な形状(例えば、パッチアンテナ(図1
3(B)参照)またはリボン型の形状(図13(C)、(D)参照)等に形成することが
できる。また、アンテナとして機能する導電層142の形状は線状に限られず、電磁波の
波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
アンテナとして機能する導電層142は、CVD法、スパッタ法、スクリーン印刷やグラ
ビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料に
より形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅
(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タンタル
(Ta)、モリブデン(Mo)等の金属元素、又は当該金属元素を含む合金材料若しくは
化合物材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層142を形成する場合
には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性
のペーストを選択的に印刷することによって設けることができる。導電体粒子145とし
ては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジ
ウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれ
か一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることがで
きる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散
剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができ
る。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層
の形成の際は、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導
電性のペーストの材料として、銀を主成分とする微粒子(例えば粒径1nm以上100n
m以下の微粒子)を用いる場合、150℃乃至300℃の温度範囲で焼成することにより
硬化させて導電層を形成することができる。また、はんだや鉛フリーのはんだを主成分と
する微粒子を用いてもよく、この場合は粒径20μm以下の微粒子を用いることが好まし
い。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
このように、非接触でデータの入出力が可能である半導体装置に本発明を適用することで
、低消費電力化を図ることができるため、特に小型の半導体装置に用いる場合は効果的で
ある。
次いで、本実施の形態に係る半導体装置の動作例について説明する。
半導体装置80は、非接触でデータを交信する機能を有し、高周波回路81、電源回路8
2、リセット回路83、クロック発生回路84、データ復調回路85、データ変調回路8
6、他の回路の制御を行う制御回路87、記憶回路88およびアンテナ89を有している
(図14(A)参照)。高周波回路81はアンテナ89より信号を受信して、データ変調
回路86より受信した信号をアンテナ89から出力する回路である。電源回路82は受信
信号から電源電位を生成する回路である。リセット回路83はリセット信号を生成する回
路である。クロック発生回路84はアンテナ89から入力された受信信号を基に各種クロ
ック信号を生成する回路である。データ復調回路85は受信信号を復調して制御回路87
に出力する回路である。データ変調回路86は制御回路87から受信した信号を変調する
回路である。また、制御回路87としては、例えばコード抽出回路91、コード判定回路
92、CRC判定回路93および出力ユニット回路94が設けられている。なお、コード
抽出回路91は制御回路87に送られてきた命令に含まれる複数のコードをそれぞれ抽出
する回路であり、コード判定回路92は抽出されたコードとリファレンスに相当するコー
ドとを比較して命令の内容を判定する回路であり、CRC判定回路93は判定されたコー
ドに基づいて送信エラー等の有無を検出する回路である。図14(A)では、制御回路8
7の他に、アナログ回路である高周波回路81、電源回路82を含んでいる。
次いで、上述した半導体装置の動作の一例について説明する。まず、アンテナ89により
無線信号が受信される。無線信号は高周波回路81を介して電源回路82に送られ、高電
源電位(以下、VDDと記す)が生成される。VDDは半導体装置80が有する各回路に
供給される。また、高周波回路81を介してデータ復調回路85に送られた信号は復調さ
れる(以下、復調信号という)。さらに、高周波回路81を介してリセット回路83を通
った信号およびクロック発生回路84を通った復調信号は制御回路87に送られる。制御
回路87に送られた信号は、コード抽出回路91、コード判定回路92およびCRC判定
回路93等によって解析される。そして、解析された信号にしたがって、記憶回路88内
に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユ
ニット回路94を通って符号化される。さらに、符号化された半導体装置80の情報はデ
ータ変調回路86を通って、アンテナ89により無線信号に載せて送信される。なお、半
導体装置80を構成する複数の回路においては、低電源電位(以下、VSSという)は共
通であり、VSSはGNDとすることができる。
このように、リーダ/ライタから半導体装置80に信号を送り、当該半導体装置80から
送られてきた信号をリーダ/ライタで受信することによって、半導体装置のデータを読み
取ることが可能となる。
また、半導体装置80は、各回路への電源電圧の供給を電源(バッテリー)を搭載せず電
磁波により行うタイプとしてもよいし、電源(バッテリー)を搭載して電磁波と電源(バ
ッテリー)により各回路に電源電圧を供給するタイプとしてもよい。
次いで、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する
。表示部3210を含む携帯端末の側面には、リーダ/ライタ3200が設けられ、品物
3220の側面には半導体装置3230が設けられる(図14(B)参照)。品物322
0が含む半導体装置3230にリーダ/ライタ3200をかざすと、表示部3210に品
物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の
商品に関する情報が表示される。また、商品3260をベルトコンベアにより搬送する際
にリーダ/ライタ3240と、商品3260に設けられた半導体装置3250を用いて、
該商品3260の検品を行うことができる(図14(C)参照)。半導体装置3230、
半導体装置3250としては、上述した半導体装置80を適用することができる。このよ
うに、システムに本実施の形態に係る半導体装置を活用することで、情報の取得を簡単に
行うことができ、高機能化と高付加価値化を実現する。また、本実施の形態に係る半導体
装置は低消費電力化を実現できるため、品物に設ける半導体装置を小型化することが可能
である。
なお、上述した以外にも本実施の形態に係る半導体装置の用途は広範にわたり、非接触で
対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなもの
にも適用することができる。本実施の形態に係る半導体装置は、曲げ等の外力が加わった
場合であっても、トランジスタ等の素子の損傷を低減することができるため、物品(生き
物を含む)であればどのようなものであっても設けて使用することができる。
(実施の形態7)
本実施の形態では、上記実施の形態の半導体装置の使用形態の一例について説明する。半
導体装置は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住
民票等)、包装用容器類(包装紙やボトル等)、記録媒体(DVDソフトやビデオテープ
等)、乗物類(自転車等)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体
、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設ける、いわゆるICラ
ベル、ICタグ、ICカードとして使用することができる。
なお、本明細書において、ICカードとは、プラスチック製カードに薄片化した集積回路
(例えば、ICチップ)を埋設して情報を記録できるようにしたカードである。データを
読み書きする方式の違いによって「接触式」と「非接触式」に分けられる。非接触式カー
ドにはアンテナが内蔵されており、微弱な電波を利用して端末と交信することができるも
のである。また、ICタグとは、物体の識別に利用される微小なICチップ(特にこの用
途のICチップを「IDチップ」ともいう。)に自身の識別コードなどの情報が記録され
ており、電波を使って管理システムと情報を送受信する能力をもつものをいう。数十ミリ
メートルの大きさで、電波や電磁波で読み取り器と交信することができる。無線通信によ
りデータの交信を行う半導体装置に使うICタグの態様はさまざまであり、カード形式の
ものや、ラベル類(ICラベルという)、証書類などがある。
本実施の形態では、図15を参照して、上記実施の形態の半導体装置の応用例、及びそれ
らの半導体装置を付した商品の一例について説明する。
図15(A)は、半導体装置の完成品の状態の一例である。ラベル台紙3001(セパレ
ート紙)上に、半導体装置3002を内蔵した複数のICラベル3003が形成されてい
る。ICラベル3003は、ボックス3004内に収納されている。また、ICラベル3
003上には、その商品や役務に関する情報(商品名、ブランド、商標、商標権者、販売
者、製造者等)が記されており、一方、内蔵されている半導体装置には、その商品(又は
商品の種類)固有のIDナンバーが付されており、偽造や、商標権、特許権等の知的財産
権侵害、不正競争等の不法行為を容易に把握することができる。また、半導体装置内には
、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質
、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、
賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や
消費者は、簡易な読み取り装置によって、それらの情報にアクセスすることができる。ま
た、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換
え、消去等ができない仕組みになっている。
図15(B)は、半導体装置3012を内蔵したラベル状のICタグ3011を示してい
る。ICタグ3011を商品に備え付けることにより、商品管理が容易になる。例えば、
商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握するこ
とができる。このように、ICタグを備えることにより、所謂トレーサビリティに優れた
商品を流通させることができる。
図15(C)は、半導体装置3022を内包したICカード3021の完成品の状態の一
例である。上記ICカード3021としては、キャッシュカード、クレジットカード、プ
リペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆる
カード類が含まれる。
なお図15(C)に示したICカードにおいては、半導体装置を構成するトランジスタと
して薄膜トランジスタを用いることにより、図15(D)に示すように折り曲げた形状に
変形させたとしても使用することができる。
図15(E)は、無記名債券3031の完成品の状態を示している。無記名債券3031
には、半導体装置3032が埋め込まれており、その周囲は樹脂によって成形され、半導
体装置を保護している。ここで、該樹脂中にはフィラーが充填された構成となっている。
無記名債券3031は、ICラベル、ICタグ、ICカードと同じ要領で作成することが
できる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券
、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論こ
れらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類
等に半導体装置3032を設けることにより、認証機能を設けることができ、この認証機
能を活用すれば、偽造を防止することができる。
図22(A)に、半導体装置3300を内蔵したポスター3310と、側面にリーダ/ラ
イタ3320が設けられた携帯端末3330を示す。半導体装置3300には、商品、イ
ベント、企業などに関連した情報が記憶されている。半導体装置3300が内蔵されたポ
スター3310にリーダ/ライタ3320が設けられた携帯端末を近づけると、半導体装
置3300に記憶された情報をリーダ/ライタ3320で読み取ることができる。その後
、読みとった情報から、Webサイトにアクセスしてさらなる情報を得ることもできる。
図22(B)は、半導体装置3340を内蔵した名刺3350を示す。半導体装置334
0には、その人物の情報(会社名、住所、電話番号など)が記憶されており、携帯端末や
コンピュータなどに設けられたリーダ/ライタで読み取ることにより、その人物の情報を
携帯端末やコンピュータなどに記憶することができる。
図22(C)は、半導体装置3360を内蔵した切符3370を示す。半導体装置336
0が内蔵された切符3370は、無線を使用しているので、切符3370と改札機(リー
ダ/ライタ)が離れている場合や、切符3370が隠れている場合でも読み取りを行うこ
とができる。改札機に挿入して読み取る必要がないため、読み取り不良を低減することが
できる。また、半導体装置3360に記憶されている情報を書き換えることができるため
、再利用することができる。
また、ここでは図示しないが、書籍、包装用容器類、記録媒体、身の回り品、食品類、衣
類、生活用品類、電子機器等に半導体装置を設けることにより、検品システム等のシステ
ムの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗
難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き
物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むこと
によって、生まれた年や性別または種類等を容易に識別することが可能となる。
以上のように、上記実施の形態の半導体装置は、曲げ等の外力が加わった場合であっても
、トランジスタ等の素子の損傷を低減することができるため、物品(生き物を含む)であ
ればどのようなものであっても、設けて使用することができる。
(実施の形態8)
本実施の形態では、上記実施の形態の半導体装置の使用形態の一例について説明する。上
記実施の形態の半導体装置は、作製した基板から剥離することによって、可撓性を有する
状態とすることができる。以下に、上記実施の形態の半導体装置を有する電子機器の具体
例に関して図16を参照して説明する。電子機器とは、液晶表示装置、EL表示装置、テ
レビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電
話等を指す。
図16(A)は、ディスプレイ4101であり、支持台4102、表示部4103を含む
。表示部4103は可撓性を有する基板を用いて形成されており、軽量で薄型のディスプ
レイを実現できる。また、表示部4103を湾曲させることも可能であり、支持台410
2から取り外して湾曲した壁に沿ってディスプレイを取り付けることも可能である。上記
実施の形態で示した半導体装置を、表示部4103や周辺の駆動回路等の集積回路に用い
ることによって、半導体装置の使用形態の一つである可撓性を有するディスプレイを作製
することができる。このように、可撓性を有するディスプレイは、フラットな面はもちろ
ん湾曲した部分にも設置することが可能となるため、様々な用途に用いることができる。
図16(B)は巻き取り可能なディスプレイ4202であり、表示部4201を含む。上
記実施の形態で示した半導体装置を、表示部4201や駆動回路等の集積回路に用いるこ
とによって、半導体装置の使用形態の一つである、巻取りが可能で薄型の大型ディスプレ
イを作製することができる。巻き取り可能なディスプレイ4202は可撓性を有する基板
を用いて形成されているため、表示部4201と共に折り畳んだり、巻き取ったりして持
ち運ぶことが可能である。そのため、巻き取り可能なディスプレイ4202が大型である
場合でも折り畳んだり、巻き取ったりして鞄に入れて持ち運ぶことができる。
図16(C)は、シート型のコンピュータ4301であり、表示部4302、キーボード
4303、タッチパッド4304、外部接続ポート4305、電源プラグ4306等を含
んでいる。上記実施の形態で示した半導体装置を、表示部4302や駆動回路、情報処理
回路等の集積回路に用いることによって、半導体装置の使用形態の一つである、薄型また
はシート型のコンピュータを作製することができる。表示部4302は可撓性を有する基
板を用いて形成されており、軽量で薄型のコンピュータを実現できる。また、シート型の
コンピュータ4301の本体部分に収納スペースを設けることによって表示部4302を
本体に巻き取って収納することが可能である。また、キーボード4303も可撓性を有す
るように設けることによって、表示部4302と同様にシート型のコンピュータ4301
の収納スペースに巻き取って収納することができ、持ち運びが便利になる。また、使用し
ない場合にも折り畳むことによって場所をとらずに収納することが可能となる。
図16(D)は、20〜80インチの大型の表示部を有する表示装置4400であり、操
作部であるキーボード4402、表示部4401、スピーカー4403等を含む。また、
表示部4401は可撓性を有する基板を用いて形成されており、キーボード4402を取
り外して表示装置4400を折り畳んだり巻き取ったりして持ち運ぶことが可能である。
また、キーボード4402と表示部4401との接続は無線で行うことができ、例えば、
湾曲した壁に沿って表示装置4400を取り付けながらキーボード4402で無線によっ
て操作することができる。
図16(D)に示す例では、上記実施の形態で示した半導体装置を、表示部4401や表
示部の駆動回路、表示部とキーボードとの間の通信を制御する無線通信回路等の集積回路
に用いている。これによって半導体装置の使用形態の一つである、薄型の大型表示装置を
作製することができる。
図16(E)は電子ブック4501であり、表示部4502、操作キー4503等を含む
。またモデムが電子ブック4501に内蔵されていても良い。表示部4502は可撓性基
板を用いて形成されており、折り曲げたり巻き取ったりすることができる。そのため、電
子ブックの持ち運びも場所をとらずに行うことができる。さらに、表示部4502は文字
等の静止画像はもちろん動画も表示することが可能となっている。
図16(E)に示す例では、上記実施の形態で示した半導体装置を、表示部4502や駆
動回路、制御回路等の集積回路に用いている。これによって、半導体装置の使用形態の一
つである、薄型の電子ブックを作製することができる。
図16(F)はICカード4601であり、表示部4602、接続端子4603等を含む
。表示部4602は可撓性基板を用いて軽量、薄型のシート状になっているため、カード
の表面に張り付けて形成することができる。また、ICカードが非接触でデータの受信が
行える場合に外部から取得した情報を表示部4602に表示することが可能となっている
図16(F)に示す例では、上記実施の形態で示した半導体装置を、表示部4602や無
線通信回路等の集積回路に用いている。これによって、半導体装置の使用形態の一つであ
る、薄型のICカードを作製することができる。
このように、上述した実施の形態の半導体装置を電子機器に用いることにより、曲げるこ
とが可能な電子機器を作製することができる。電子機器に曲げ等の外力が加わった場合で
も、電子機器の厚み方向における中立面の位置を、半導体膜106に応力が生じることを
抑制できる位置にすることができる。よって、電子機器に曲げ等の外力が加わった場合で
あっても、半導体膜106に応力が生じることを抑制することができる。したがって、半
導体膜106の損傷を低減することができ、電子機器の歩留まりや信頼性を向上させるこ
とができる。
以上のように、本発明の適用範囲はきわめて広く、あらゆる分野の電子機器や情報表示手
段に用いることができる。
本実施例では、実施の形態1に係る半導体装置に曲げ等の外力が加わった場合に、半導体
膜に生じる応力分布を計算により検証(シミュレーション)した。そして、得られた応力
分布から、半導体膜に生じる応力を抑制することが可能な、第1の補強膜及び第2の補強
膜の最適な膜厚を計算により検証した結果について以下に示す。
第1の補強膜及び第2の補強膜の最適な膜厚を求めるために、第1の補強膜の膜厚と第2
の補強膜の膜厚の組み合わせを種々変更し、4点曲げ試験を模擬した有限要素法解析を行
い、半導体装置に生じる応力分布を求めた。求めた応力分布から、半導体膜(特に、チャ
ネル形成領域)に生じるミーゼスの相当応力の最大値を求めた。なお、本明細書で規定す
るミーゼスの相当応力とは、一般に用いられる計算機シミュレーションから求められる各
方向の応力をスカラー量に変換することによって求めることができる値である。
半導体装置に生じる応力分布は、応力解析ソフトなど、一般に用いられる計算機シミュレ
ーションにより求めることができる。半導体装置を構成する部品から解析モデルを作成し
、コンピュータの応力解析ソフトに、解析モデルの各構成部品の大きさ、形状、ヤング率
、ポアソン比、荷重その他のパラメータを入力し、曲げによる影響で各部品にどのような
応力分布が発生するかを解析する。ここでいう部品とは、絶縁膜、補強膜、半導体膜、ゲ
ート絶縁膜、ゲート電極といった上記のもの以外でも、半導体装置を構成するあらゆる要
素を含む。本実施例では、応力解析ソフトとして、商品名「ANSYS」(サイバネット
システム社製)を用いて行った。
図17に、計算に用いた解析モデルについて示す。
バッファ層として機能する絶縁膜202として、酸化窒化シリコン(膜厚200nm)を
仮定した。絶縁膜202上に第1の補強膜203は、窒化シリコン(膜厚0nm、50n
m、100nm、150nm、200nm、400nmで条件振り)とした。また、絶縁
膜204は、酸化窒化シリコン(膜厚100nm)とし、絶縁膜202及び補強膜203
を覆うように積層している。島状の半導体膜206はシリコン(膜厚66nm)、ゲート
絶縁膜207は酸化シリコン(膜厚20nm)、ゲート電極として機能する導電膜208
はタングステン(膜厚100nm)とした。また、第2の補強膜209は窒化シリコン(
膜厚0nm、100nm、150nm、200nm、400nmで条件振り)、層間絶縁
膜210は酸化窒化シリコン(膜厚1.5μm)、ソース電極又はドレイン電極として機
能する導電膜211は、アルミニウム(膜厚700nm)、絶縁膜212はポリイミド(
膜厚1.5μm)とした。半導体装置の外寸は50μm×3.32μmである。なお、計
算を簡略化するためシート(又は基板)を省いて計算した。
表1に、計算に用いた部品のヤング率とポアソン比を示す。
Figure 0006657333
また、図17の支点213をシミュレーションモデルの両端から8μmのところに設けて
、矢印214に示すようにシミュレーションモデルに対し荷重を0.05N加えた四点曲
げを仮定した。
図18及び図19に、解析ソフトにより有限要素法解析を行い、半導体装置に生じた応力
分布を示す。図18(A)は、第1の補強膜及び第2の補強膜を設けない場合であり、図
18(B)は、第1の補強膜及び第2の補強膜を設けた場合である。また、図19(A)
は第1の補強膜のみを設けた場合であり、図19(B)は第2の補強膜のみを設けた場合
である。また、応力分布は色の濃い箇所ほど高い応力値を示す。
有限要素法により求められる応力はモデルの構造に依存し、様々な性質の応力が含まれて
いる。そこで、本実施例では、有限要素法による計算結果の応力をミーゼスの相当応力に
より評価した。また、薄膜トランジスタに生じる応力は、損傷の起こりやすさに注目し、
チャネル形成領域206aの応力としてとらえ、チャネル形成領域206aのミーゼスの
相当応力の最大値により評価した。
表2に、チャネル形成領域206aに生じる応力をミーゼスの相当応力の最大値で示す。
Figure 0006657333
図20及び図21に、有限要素法を用いて求めたチャネル形成領域の応力分布を示す。図
20及び図21は、チャネル形成領域を拡大して示しており、応力分布は色の濃い箇所ほ
ど高い応力値を示す。なお、半導体膜206以外の応力分布は示していない。
図20(A)に、第1の補強膜203及び第2の補強膜209を設けない(第1の補強膜
の膜厚0nm、第2の補強膜の膜厚0nm)場合のチャネル形成領域に生じる応力分布を
示す。チャネル形成領域において、チャネル形成領域の下側中央に高い応力が生じている
ことがわかる。これは、半導体装置の中立面の位置がゲート電極側に存在することを示し
ている。このときのミーゼスの相当応力の最大値は、44MPaとなった。
図20(B)に、第1の補強膜及び第2の補強膜を設けた(第1の補強膜の膜厚100n
m、第2の補強膜の膜300nm)場合のチャネル形成領域に生じる応力分布を示す。第
1の補強膜及び第2の補強膜を設けた場合はチャネル形成領域において、30MPa以上
の応力が生じていないことがわかる。これは、図20(A)の場合と比較して半導体装置
の中立面の位置が第1の補強膜203側に移動したためである。このときのミーゼスの相
当応力の最大値は、27MPaであり、図20(A)と比較して約40%応力を低減する
ことができた。
また、図21(A)に、第1の補強膜のみを設けた(第1の補強膜の膜厚100nm)場
合のチャネル形成領域に生じる応力分布を示す。第1の補強膜203のみを設けた場合、
半導体装置の中立面の位置が図20(B)の場合よりも、さらに第1の補強膜203側に
移動するため、チャネル形成領域の上端部に高い応力が生じている。このときのミーゼス
の相当応力の最大値は、56MPaとなった。
また、図21(B)に、第2の補強膜のみを設けた(第2の補強膜の膜厚300nm)場
合のチャネル形成領域に生じる応力分布を示す。第2の補強膜のみを設けた場合、半導体
装置の中立面の位置が図20(A)の場合よりも、ゲート電極側に移動するため、チャネ
ル形成領域の下側中央に高い応力が生じている。このときのミーゼスの相当応力の最大値
は、49MPaとなった。
図20(A)に示す第1の補強膜及び第2の補強膜が設けられていない場合と、図20(
B)に示す第1の補強膜及び第2の補強膜が設けられている場合について、チャネル形成
領域に生じる応力分布を比較すると、ミーゼスの相当応力を40%低減することができた
。これは、半導体膜の上下に補強膜を設けることにより、半導体装置における中立面の位
置を変化させ、チャネル形成領域に生じる応力を抑制できたためである。
また、図21(A)、(B)に示した通り、第1の補強膜のみ又は第2の補強膜のみ設け
た場合は、補強膜が設けられていない場合よりもチャネル形成領域に生じる応力が増大す
ることがあり、必ずしもチャネル形成領域に生じる応力を抑制できるとは限らないことが
わかった。
解析結果から、第1の補強膜及び第2の補強膜を設けない場合に生じるミーゼスの相当応
力の最大値が44MPaであることから、第1の補強膜の膜厚50nm以上200nm以
下、かつ第2の補強膜の膜厚は100nm以上400nm以下の範囲を選定すればよいこ
とがわかった。また、第1の補強膜の膜厚よりも第2の補強膜の膜厚が厚い場合には、ミ
ーゼスの相当応力の最大値を低減できることがわかった。さらに、第1の補強膜の膜厚と
第2の補強膜の膜厚の比率(第1の補強膜の膜厚/第2の補強膜の膜厚)が1/2以下の
場合にも、ミーゼスの相当応力の最大値を低減できることがわかった。
このように、半導体膜のヤング率よりも高い材料で形成された補強膜で半導体膜を挟むよ
うに設けることにより、半導体装置の厚み方向において中立面の位置を、半導体膜に応力
を生じることを抑制できる位置に移動させることができる。つまり、半導体装置の中立面
の位置を半導体装置にとって好適な位置に移動させることができる。よって、半導体装置
に曲げ等の外力が加わった場合であっても、半導体膜に応力が生じることを抑制すること
ができる。したがって、トランジスタ等の素子の損傷を低減し、半導体装置の歩留まりや
信頼性の向上を達成することができる。
80 半導体装置
81 高周波回路
82 電源回路
83 リセット回路
84 クロック発生回路
85 データ復調回路
86 データ変調回路
87 制御回路
88 記憶回路
89 アンテナ
91 コード抽出回路
92 コード判定回路
93 CRC判定回路
94 出力ユニット回路
100a 薄膜トランジスタ
100b 薄膜トランジスタ
101 基板
102 絶縁膜
103 補強膜
104 絶縁膜
106 半導体膜
106a チャネル形成領域
106b 不純物領域
106c 不純物領域
107 ゲート絶縁膜
108 導電膜
109 補強膜
110 絶縁膜
111 導電膜
112 絶縁膜
114 補強膜
116 絶縁膜
118 導電膜
120 基板
121 剥離層
122 導電膜
123 導電膜
124 開口部
125 補強膜
126 シート
127 シート
128 不純物領域
129 絶縁膜
130 絶縁膜
131 補強膜
132 領域
133 補強膜
134 素子形成層
140 半導体装置
141 集積回路
142 導電層
143 絶縁膜
144 基板
145 導電体粒子
146 樹脂
147 導電層
150 リーダ/ライタ
151 表示部
152 品物
153 半導体装置
154 リーダ/ライタ
155 半導体装置
156 商品
202 絶縁膜
203 補強膜
204 絶縁膜
206 半導体膜
206a チャネル形成領域
207 ゲート絶縁膜
208 導電膜
209 補強膜
210 層間絶縁膜
211 導電膜
212 絶縁膜
213 支点
214 矢印
3001 ラベル台紙
3002 半導体装置
3003 ICラベル
3004 ボックス
3011 ICタグ
3012 半導体装置
3021 ICカード
3022 半導体装置
3031 無記名債券
3032 半導体装置
3200 リーダ/ライタ
3210 表示部
3220 品物
3230 半導体装置
3240 リーダ/ライタ
3250 半導体装置
3260 商品
3300 半導体装置
3310 ポスター
3320 リーダ/ライタ
3330 携帯端末
3340 半導体装置
3350 名刺
3360 半導体装置
3370 切符
4101 ディスプレイ
4102 支持台
4103 表示部
4201 表示部
4202 ディスプレイ
4301 コンピュータ
4302 表示部
4303 キーボード
4304 タッチパッド
4305 外部接続ポート
4306 電源プラグ
4400 表示装置
4401 表示部
4402 キーボード
4403 スピーカー
4501 電子ブック
4502 表示部
4503 操作キー
4601 ICカード
4602 表示部
4603 接続端子

Claims (3)

  1. 可撓性を有する基板と、
    前記基板上の、第1の層と、
    前記第1の層上の、半導体層と、
    前記半導体層上の、導電層と、
    前記導電層上の、第2の層と、
    前記第2の層上の、第3の層と、
    前記半導体層と電気的に接続された、ソース電極と、
    前記半導体層と電気的に接続された、ドレイン電極と、を有し、
    前記導電層は、トランジスタのゲート電極となることができる機能を有し、
    前記半導体層は、前記ゲート電極と重なる領域に、チャネル形成領域を有し、
    前記第2の層上からみたとき、前記第1の層は、前記半導体層の端を越えた領域を有し、
    前記第2の層上からみたとき、前記第2の層は、前記半導体層の端を越えた領域を有し、
    前記第1の層は、金属酸化物を有し、
    前記第2の層は、金属酸化物を有し、
    前記第1の層は50nm以上200nm以下、且つ、前記第2の層は100nm以上400nm以下であり、
    前記第1の層は、前記第2の層よりも薄く、
    前記第3の層は、層間絶縁膜として機能し、
    前記第2の層の第1のコンタクトホールと、前記第3の層の第2のコンタクトホールとを介して、前記ソース電極は、前記半導体層と電気的に接続され、
    前記第2の層の第3のコンタクトホールと、前記第3の層の第4のコンタクトホールとを介して、前記ドレイン電極は、前記半導体層と電気的に接続され、
    前記第1のコンタクトホールは、側面にテーパを有し、
    前記第2のコンタクトホールは、側面にテーパを有し、
    前記第3のコンタクトホールは、側面にテーパを有し、
    前記第4のコンタクトホールは、側面にテーパを有し、
    前記第2のコンタクトホールにおいて、前記ソース電極の上面は、第1の高さと、第2の高さとを有し、
    前記第2の高さは、前記第1の高さより低く、
    前記第1の高さは、前記第3の層の上面より高く、
    前記第4のコンタクトホールにおいて、前記ドレイン電極の上面は、第3の高さと、第4の高さとを有し、
    前記第4の高さは、前記第3の高さより低く、
    前記第3の高さは、前記第3の層の上面より高いことを特徴とする半導体装置。
  2. 可撓性を有する基板と、
    前記基板上の、第1の層と、
    前記第1の層上の、半導体層と、
    前記半導体層上の、導電層と、
    前記導電層上の、第2の層と、
    前記第2の層上の、第3の層と、
    前記半導体層と電気的に接続された、ソース電極と、
    前記半導体層と電気的に接続された、ドレイン電極と、を有し、
    前記導電層は、トランジスタのゲート電極となることができる機能を有し、
    前記半導体層は、前記ゲート電極と重なる領域に、チャネル形成領域を有し、
    前記第2の層上からみたとき、前記第1の層は、前記半導体層の端を越えた領域を有し、
    前記第2の層上からみたとき、前記第2の層は、前記半導体層の端を越えた領域を有し、
    前記第1の層は、金属窒化物を有し、
    前記第2の層は、金属窒化物を有し、
    前記第1の層は50nm以上200nm以下、且つ、前記第2の層は100nm以上400nm以下であり、
    前記第1の層は、前記第2の層よりも薄く、
    前記第3の層は、層間絶縁膜として機能し、
    前記第2の層の第1のコンタクトホールと、前記第3の層の第2のコンタクトホールとを介して、前記ソース電極は、前記半導体層と電気的に接続され、
    前記第2の層の第3のコンタクトホールと、前記第3の層の第4のコンタクトホールとを介して、前記ドレイン電極は、前記半導体層と電気的に接続され、
    前記第1のコンタクトホールは、側面にテーパを有し、
    前記第2のコンタクトホールは、側面にテーパを有し、
    前記第3のコンタクトホールは、側面にテーパを有し、
    前記第4のコンタクトホールは、側面にテーパを有し、
    前記第2のコンタクトホールにおいて、前記ソース電極の上面は、第1の高さと、第2の高さとを有し、
    前記第2の高さは、前記第1の高さより低く、
    前記第1の高さは、前記第3の層の上面より高く、
    前記第4のコンタクトホールにおいて、前記ドレイン電極の上面は、第3の高さと、第4の高さとを有し、
    前記第4の高さは、前記第3の高さより低く、
    前記第3の高さは、前記第3の層の上面より高いことを特徴とする半導体装置。
  3. 請求項1又は請求項において、
    前記第1の層は、前記第2の層の膜厚の1/2以下の膜厚を有することを特徴とする半導体装置。
JP2018142349A 2007-12-03 2018-07-30 半導体装置 Expired - Fee Related JP6657333B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020017741A JP6968214B2 (ja) 2007-12-03 2020-02-05 半導体装置
JP2021174349A JP7250882B2 (ja) 2007-12-03 2021-10-26 半導体装置、電子機器
JP2023045405A JP7471488B2 (ja) 2007-12-03 2023-03-22 半導体装置
JP2024062730A JP2024091705A (ja) 2007-12-03 2024-04-09 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007312163 2007-12-03
JP2007312163 2007-12-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017084231A Division JP6379250B2 (ja) 2007-12-03 2017-04-21 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020017741A Division JP6968214B2 (ja) 2007-12-03 2020-02-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2018195843A JP2018195843A (ja) 2018-12-06
JP6657333B2 true JP6657333B2 (ja) 2020-03-04

Family

ID=40427859

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2008300991A Expired - Fee Related JP5514429B2 (ja) 2007-12-03 2008-11-26 半導体装置
JP2013241842A Active JP5719910B2 (ja) 2007-12-03 2013-11-22 半導体装置
JP2015059043A Active JP5770402B2 (ja) 2007-12-03 2015-03-23 半導体装置
JP2015126684A Withdrawn JP2015201663A (ja) 2007-12-03 2015-06-24 半導体装置
JP2017084231A Expired - Fee Related JP6379250B2 (ja) 2007-12-03 2017-04-21 半導体装置
JP2018142349A Expired - Fee Related JP6657333B2 (ja) 2007-12-03 2018-07-30 半導体装置
JP2020017741A Active JP6968214B2 (ja) 2007-12-03 2020-02-05 半導体装置
JP2021174349A Active JP7250882B2 (ja) 2007-12-03 2021-10-26 半導体装置、電子機器
JP2023045405A Active JP7471488B2 (ja) 2007-12-03 2023-03-22 半導体装置
JP2024062730A Pending JP2024091705A (ja) 2007-12-03 2024-04-09 半導体装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2008300991A Expired - Fee Related JP5514429B2 (ja) 2007-12-03 2008-11-26 半導体装置
JP2013241842A Active JP5719910B2 (ja) 2007-12-03 2013-11-22 半導体装置
JP2015059043A Active JP5770402B2 (ja) 2007-12-03 2015-03-23 半導体装置
JP2015126684A Withdrawn JP2015201663A (ja) 2007-12-03 2015-06-24 半導体装置
JP2017084231A Expired - Fee Related JP6379250B2 (ja) 2007-12-03 2017-04-21 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2020017741A Active JP6968214B2 (ja) 2007-12-03 2020-02-05 半導体装置
JP2021174349A Active JP7250882B2 (ja) 2007-12-03 2021-10-26 半導体装置、電子機器
JP2023045405A Active JP7471488B2 (ja) 2007-12-03 2023-03-22 半導体装置
JP2024062730A Pending JP2024091705A (ja) 2007-12-03 2024-04-09 半導体装置

Country Status (6)

Country Link
US (2) US8047442B2 (ja)
EP (1) EP2071627B1 (ja)
JP (10) JP5514429B2 (ja)
KR (2) KR101720512B1 (ja)
CN (2) CN101452962B (ja)
TW (1) TWI459542B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325047B2 (en) * 2009-04-08 2012-12-04 Sabic Innovative Plastics Ip B.V. Encapsulated RFID tags and methods of making same
KR101884798B1 (ko) 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW202211311A (zh) * 2011-01-26 2022-03-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US9431545B2 (en) * 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6022880B2 (ja) * 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
KR20140060776A (ko) * 2012-11-12 2014-05-21 삼성디스플레이 주식회사 플렉서블 표시 장치 및 그 제조 방법
JP2014138179A (ja) * 2013-01-18 2014-07-28 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタアレイ基板及び表示装置
US9577107B2 (en) 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
WO2014189493A1 (en) 2013-05-21 2014-11-27 Halliburton Energy Services, Inc. Thermal securing set screws
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
DE112015001124T5 (de) 2014-03-06 2016-11-17 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung
WO2015147132A1 (ja) * 2014-03-28 2015-10-01 株式会社村田製作所 アンテナ装置および通信機器
JP6468686B2 (ja) 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
JP2016081051A (ja) 2014-10-10 2016-05-16 株式会社半導体エネルギー研究所 機能パネル、装置、情報処理装置
KR102367251B1 (ko) * 2015-02-02 2022-02-25 삼성디스플레이 주식회사 표시 장치
US9772268B2 (en) 2015-03-30 2017-09-26 International Business Machines Corporation Predicting semiconductor package warpage
CN111627975B (zh) 2015-07-23 2023-11-07 株式会社半导体能源研究所 显示装置、模块及电子设备
CN107134496B (zh) 2016-02-29 2019-05-31 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法、显示面板及显示装置
KR102537297B1 (ko) * 2016-07-05 2023-05-30 삼성디스플레이 주식회사 롤러블 표시 장치 및 이를 포함하는 전자 기기
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
CN110299369B (zh) * 2019-07-03 2021-11-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812353A (ja) * 1981-07-15 1983-01-24 Matsushita Electric Ind Co Ltd 半導体装置
JPS63162007A (ja) 1986-12-26 1988-07-05 Osaka Pref Gov 浄水処理に於ける薬注制御方法
JPH0415002A (ja) 1990-05-07 1992-01-20 Matsushita Electric Ind Co Ltd 毛髪乾燥機
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
US6867432B1 (en) * 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
JP4143144B2 (ja) * 1997-06-20 2008-09-03 シャープ株式会社 薄膜トランジスタの製造方法
JP2001060693A (ja) * 2000-01-01 2001-03-06 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP2001326178A (ja) * 2000-03-08 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002094078A (ja) * 2000-06-28 2002-03-29 Semiconductor Energy Lab Co Ltd 半導体装置
GB0108309D0 (en) * 2001-04-03 2001-05-23 Koninkl Philips Electronics Nv Matrix array devices with flexible substrates
JP4302357B2 (ja) * 2001-04-06 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100944886B1 (ko) 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP2003152086A (ja) * 2001-11-15 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP3881248B2 (ja) * 2002-01-17 2007-02-14 株式会社日立製作所 液晶表示装置および画像表示装置
JP4526773B2 (ja) * 2002-03-26 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4230159B2 (ja) * 2002-03-26 2009-02-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003330388A (ja) * 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4052631B2 (ja) * 2002-05-17 2008-02-27 株式会社東芝 アクティブマトリクス型表示装置
JP2004047975A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
US7605023B2 (en) * 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
JP2004151546A (ja) * 2002-10-31 2004-05-27 Sharp Corp アクティブマトリクス基板および表示装置
KR100528326B1 (ko) * 2002-12-31 2005-11-15 삼성전자주식회사 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법
TWI276017B (en) * 2003-04-23 2007-03-11 Kuo-Ping Yang Automatic and interactive system for computer teaching aid
JP4102246B2 (ja) * 2003-04-28 2008-06-18 株式会社東芝 半導体装置及びその製造方法
JP2004109988A (ja) * 2003-08-29 2004-04-08 Seiko Epson Corp 電気光学装置及び電子機器
JP3923458B2 (ja) * 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2005259865A (ja) * 2004-03-10 2005-09-22 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4963163B2 (ja) * 2004-06-16 2012-06-27 株式会社半導体エネルギー研究所 レーザ処理装置及び半導体装置の作製方法
JP4942959B2 (ja) * 2004-07-30 2012-05-30 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法
KR101102261B1 (ko) * 2004-09-15 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JPWO2006038351A1 (ja) * 2004-09-30 2008-05-15 シャープ株式会社 結晶質半導体膜およびその製造方法
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006232449A (ja) 2005-02-23 2006-09-07 Tanaka Shikan Kk Icタグ付き紙管
JP5046529B2 (ja) * 2005-02-25 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
US7619288B2 (en) * 2005-05-27 2009-11-17 Sharp Kabushiki Kaisha Thin film transistor substrate, liquid crystal display device provided with such thin film transistor substrate and method for manufacturing thin film transistor substrate
JP4316558B2 (ja) * 2005-06-28 2009-08-19 三星モバイルディスプレイ株式會社 有機発光表示装置
US7576359B2 (en) * 2005-08-12 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP5027470B2 (ja) * 2005-09-29 2012-09-19 株式会社半導体エネルギー研究所 記憶装置
EP1770610A3 (en) * 2005-09-29 2010-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007123377A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Ind Co Ltd 有機半導体素子モジュール
JP5151025B2 (ja) 2005-11-30 2013-02-27 パナソニック株式会社 フレキシブル回路基板
JP5243046B2 (ja) * 2006-01-25 2013-07-24 シャープ株式会社 半導体装置の製造方法、及び、半導体装置
JP5145672B2 (ja) * 2006-02-27 2013-02-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007258691A (ja) * 2006-02-21 2007-10-04 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法、及び半導体装置の作製方法
JP5132169B2 (ja) * 2006-03-31 2013-01-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007288078A (ja) * 2006-04-20 2007-11-01 Seiko Epson Corp フレキシブル電子デバイス及びその製造方法
JP2007312163A (ja) 2006-05-19 2007-11-29 Aruze Corp オーディオ用増幅装置
JP3958349B2 (ja) 2006-12-05 2007-08-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4918391B2 (ja) * 2007-04-16 2012-04-18 オンセミコンダクター・トレーディング・リミテッド 半導体装置

Also Published As

Publication number Publication date
TW200943540A (en) 2009-10-16
JP7471488B2 (ja) 2024-04-19
EP2071627B1 (en) 2014-06-11
JP2009158936A (ja) 2009-07-16
JP6379250B2 (ja) 2018-08-22
CN101452962A (zh) 2009-06-10
JP2015111744A (ja) 2015-06-18
JP2018195843A (ja) 2018-12-06
US8047442B2 (en) 2011-11-01
JP2023073320A (ja) 2023-05-25
JP2020074478A (ja) 2020-05-14
US20120037993A1 (en) 2012-02-16
JP2022009486A (ja) 2022-01-14
TWI459542B (zh) 2014-11-01
KR20160023740A (ko) 2016-03-03
JP2024091705A (ja) 2024-07-05
JP5719910B2 (ja) 2015-05-20
CN103985763A (zh) 2014-08-13
KR101720512B1 (ko) 2017-03-28
KR101693543B1 (ko) 2017-01-06
JP5514429B2 (ja) 2014-06-04
JP2015201663A (ja) 2015-11-12
JP2017147462A (ja) 2017-08-24
EP2071627A3 (en) 2012-11-28
US8272575B2 (en) 2012-09-25
US20090140053A1 (en) 2009-06-04
EP2071627A2 (en) 2009-06-17
KR20090057932A (ko) 2009-06-08
JP2014075594A (ja) 2014-04-24
CN101452962B (zh) 2014-06-18
JP7250882B2 (ja) 2023-04-03
JP6968214B2 (ja) 2021-11-17
CN103985763B (zh) 2018-02-06
JP5770402B2 (ja) 2015-08-26

Similar Documents

Publication Publication Date Title
JP6657333B2 (ja) 半導体装置
JP5918837B2 (ja) 半導体装置
JP5046529B2 (ja) 半導体装置
US8232556B2 (en) Semiconductor device
JP5350616B2 (ja) 半導体装置
JP5121479B2 (ja) 無線システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200205

R150 Certificate of patent or registration of utility model

Ref document number: 6657333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees