TWI459542B

TWI459542B - 半導體裝置

Info

Publication number: TWI459542B
Application number: TW097145717A
Authority: TW
Inventors: Shunpei Yamazaki; Yuugo Goto; Tsutomu Murakawa
Original assignee: Semiconductor Energy Lab
Priority date: 2007-12-03
Filing date: 2008-11-26
Publication date: 2014-11-01
Also published as: TW200943540A; JP7471488B2; EP2071627B1; JP2009158936A; JP6379250B2; CN101452962A; JP2015111744A; JP2018195843A; US8047442B2; JP2023073320A; JP2020074478A; US20120037993A1; JP2022009486A; KR20160023740A; JP2024091705A; JP5719910B2; CN103985763A; KR101720512B1; KR101693543B1; JP5514429B2

Description

半導體裝置

本發明涉及半導體裝置，而且特別涉及即使在施加外力的情況下也可降低設置於半導體裝置中的電晶體等的元件受到之損傷的半導體裝置。

近年來，在塑膠等具有撓性的基板上設置由電晶體等構成的積體電路的技術已引起關注。在具有撓性的基板上設置積體電路而形成的半導體裝置與使用諸如半導體基板或玻璃基板等的基板的情況相比可以實現輕量化、低成本等。因為具有撓性的半導體裝置可以彎曲等，所以被應用到各種領域和地方。

[專利文獻1]日本專利第4015002號

[專利文獻2]日本專利申請公開2006-232449號公報

[專利文獻3]日本專利申請公開2007-150179號公報

然而，當對具備將電晶體等元件設置於具有撓性的基板上的積體電路的半導體裝置施加諸如彎曲等的外力時，會有如下問題：因產生於半導體裝置的應力而使包括於該半導體裝置的電晶體等的元件受到損傷，而使電晶體等的元件的特性受到壞影響。另外，也會有如下問題：在半導體裝置的製造程序中，因產生於電晶體等的元件的應力而使該元件受到損傷，而降低產品的成品率。

鑒於上述問題，本發明的目的在於提供一種即使在對半導體裝置施加諸如彎曲等的外力的情況下也降低電晶體等的元件的損壞的半導體裝置。

在根據本發明的半導體裝置中設置加強膜，以便即使在半導體裝置的製造程序中或當完成之後使用此時對該半導體裝置施加諸如彎曲等的外力也抑制產生於電晶體等的元件的應力。設置加強膜是因為在半導體裝置的厚度方向上，使對諸如彎曲等的變形不產生拉伸應力或壓縮應力等的應力彎曲的中立面(沒有伸縮性的面)位於對半導體裝置較佳的區域。

加強膜的特點在於其設置在構成電晶體等的元件的半導體膜的上下方向上的區域中。加強膜既可以以與半導體膜接觸的方式設置，又可以隔著絕緣膜且以與半導體膜不接觸的方式設置。以下對半導體裝置的具體結構進行說明。

本發明的半導體裝置包括：設置在具有撓性的基板上的第一島狀加強膜；在第一島狀加強膜上具有通道形成區域和雜質區域的半導體膜；在通道形成區域的上方隔著閘極絕緣膜而設置的第一導電膜；以覆蓋第一導電膜及上述閘極絕緣膜的方式設置的第二島狀加強膜；以覆蓋第二島狀加強膜及閘極絕緣膜的方式設置的層間絕緣膜；在層間絕緣膜上藉由開口部與雜質區域電連接而設置的第二導電膜，其中通道形成區域的整個區域設置在第一島狀加強膜和第二島狀加強膜之間。

另外，第一島狀加強膜及第二島狀加強膜的特點在於其由與構成半導體裝置的半導體膜的楊氏模量相比較高的材料形成。具體而言，可以使用氮化矽、氮氧化矽、金屬氧化物、金屬氮化物等的材料。藉由使用與半導體膜的楊氏模量相比較高的材料而形成第一島狀加強膜及第二島狀加強膜，可以不改變半導體膜的性質地提高半導體膜的機械強度且降低半導體膜的損傷。

本發明的半導體裝置的特點還在於第一島狀加強膜的厚度為50nm至200nm，並且第二島狀加強膜的厚度為100nm至400nm。

藉由將加強膜設置於構成半導體裝置的電晶體等的元件，即使在半導體裝置的製造程序中或當完成之後使用此時對該半導體裝置施加諸如彎曲等的外力也可以抑制產生於電晶體等的元件的應力。從而，可以降低電晶體等的元件的損傷，並且可以實現半導體裝置的成品率或可靠性的提高。

關於本發明的實施方式，以下使用附圖說明。但是，本發明不局限於以下說明，本領域的普通技術人員容易理解，其方式和細節可以在不脫離本發明的宗旨及其範圍的條件下作各種各樣的變換。因此，本發明不應該被解釋為僅限於以下所示的實施方式的記載內容。注意，在以下所說明的本發明的結構中，在不同附圖之間會共同使用相同的附圖標記來表示相同的部分。

實施方式1

在本實施方式中，參照附圖對半導體裝置的一例進行說明。

在本實施方式中設置加強膜，以便在施加諸如彎曲等的外力的情況下也抑制產生於電晶體等的元件的應力。在本實施方式中，作為其結構的一例，對在構成電晶體的半導體膜的上方及下方設置由其楊氏模量與半導體膜的楊氏模量相比較高的材料形成的加強膜的情況進行說明。

圖1A至1C表示本實施方式所示的半導體裝置的一例。注意，在圖1A至1C中，圖1A表示俯視圖，並且圖1B表示圖1A的沿A-B線的截面圖。

圖1B所示的半導體裝置具有至少配備有半導體膜106、閘極絕緣膜107、用作閘電極的第一導電膜108、用於加強半導體膜106的加強膜103(也寫為第一島狀加強膜)、加強膜109(也寫為第二島狀加強膜)的薄膜電晶體100a、100b。在圖1B中，在加強膜103和加強膜109之間夾著半導體膜106的至少一部分。另外，在圖1A中，以覆蓋半導體膜106的方式設置有加強膜109。

以覆蓋閘極絕緣膜107以及加強膜109的方式設置有絕緣膜110。進而，在絕緣膜110上設置有可以用作薄膜電晶體100a、100b的源電極或汲電極的第二導電膜111。注意，在此表示在具有撓性的基板101上隔著絕緣膜102設置薄膜電晶體100a、100b的例子。

半導體膜106配備有通道形成區域106a、可以用作源區域或汲區域的雜質區域106b。另外，雜質區域106b中間夾著通道形成區域106a且以彼此分離的狀態而設置。雜質區域106b藉由設置於絕緣膜110的開口部124與設置於絕緣膜110上的第二導電膜111電連接。

加強膜103隔著絕緣膜104與構成薄膜電晶體100a、100b的半導體膜106重疊而設置。另外，加強膜103的面積設定得大於該半導體膜106的面積。

加強膜109以覆蓋第一導電膜108及閘極絕緣膜107的方式設置。加強膜109最好以覆蓋半導體膜106的整個區域的方式設置。進而，加強膜109的面積最好大於加強膜103的面積。如上所述，通道形成區域的整個區域最好設置在加強膜103和加強膜109之間。

藉由在半導體裝置的製造程序中或當完成之後使用此時對該半導體裝置施加諸如彎曲等的外力，在半導體膜106中產生應力。這是因為在半導體裝置的厚度方向上，對諸如彎曲等的變形不產生拉伸應力或壓縮應力等的彎曲的中立面(沒有伸縮性的面)在應力產生於半導體膜中的位置。藉由在半導體膜106中產生應力，使半導體膜106受到損傷而破壞半導體裝置。於是，為了抑制因對半導體裝置施加諸如彎曲等的外力而在半導體膜中產生應力，使在半導體裝置的厚度方向上的中立面(沒有伸縮性的面)位於可以抑制在半導體膜中產生應力的區域。

作為用於加強膜103、加強膜109的材料，最好使用其楊氏模量比半導體膜106高的材料。具體而言，可以使用氮化矽、氮氧化矽、金屬氧化物或金屬氮化物等的材料。另外，加強膜103和加強膜109最好由相同材料形成。如此，藉由使用其楊氏模量與半導體膜相比較高的材料形成加強膜103和加強膜109，可以不改變半導體膜的性質地提高半導體膜的機械強度且降低半導體膜的損傷。

加強膜103的厚度最好為50nm至200nm，並且加強膜109的厚度最好為100nm至400nm。而且，加強膜109的厚度最好與加強膜103的厚度相比厚。進而，加強膜103的厚度和加強膜109的厚度的比率(加強膜103的厚度/加強膜109的厚度)最好為1/2或更小。另外，加強膜103的厚度和加強膜109的厚度也可以相同。

如上所述，藉由以在加強膜103和加強膜109之間夾著半導體膜106的方式設置半導體膜106，可以在半導體裝置的厚度方向上，使對諸如彎曲等的變形不產生拉伸應力或壓縮應力等的彎曲的中立面位於可以抑制在半導體膜106中產生應力的區域。因此，在對半導體裝置施加諸如彎曲等的外力的情況下也可以抑制在半導體膜106中產生應力。另外，藉由在半導體膜106的上下近旁設置由其楊氏模量與半導體膜106相比較高的材料形成的加強膜，可以不改變半導體膜的性質地提高半導體裝置的機械強度。從而，可以降低半導體膜106的損傷，而可以降低薄膜電晶體100a、100b的損傷或破壞的可能性。

注意，雖然圖1B所示的半導體裝置表示以覆蓋半導體膜106的端部及加強膜103的端部的方式設置加強膜109的例子，但是本實施方式所示的半導體裝置不局限於該結構，加強膜109與容易受到損傷的通道形成區域106a重疊而設置即可。

例如，也可以採用在通道形成區域106a的上方以覆蓋第一導電膜108的方式設置加強膜109的結構(參照圖1C)。另外，加強膜109的面積也可以小於加強膜103的面積。藉由以在加強膜103及加強膜109之間夾著通道形成區域106a的方式設置通道形成區域106a，可以在半導體裝置的厚度方向上使中立面位於可以抑制在通道形成區域106a中產生應力的區域。因此，在對半導體裝置施加諸如彎曲等的外力的情況下也可以抑制在通道形成區域106a中產生應力。從而，可以降低薄膜電晶體100a、100b的損傷或破壞。另外，藉由在半導體膜106的上下近旁設置由其楊氏模量與半導體膜106相比較高的材料形成的加強膜，可以不改變半導體膜的性質地提高半導體膜的機械強度。另外，因為當在絕緣膜110中形成開口部124時不需要去掉加強膜109，所以可以容易進行當形成開口部124時的蝕刻處理。

另外，也可以採用在加強膜103上層疊加強膜114的結構(參照圖2)。在此情況下，以覆蓋加強膜103及絕緣膜102的方式形成加強膜114。如此，藉由設置加強膜114可以防止半導體膜106的下方暴露於雜質或水分。另外，也可以提高半導體膜106的下方的機械強度。另外，也可以採用在絕緣膜102上設置加強膜114的結構。在層疊加強膜103及加強膜114的情況下，最好將加強膜103和加強膜114的總計設定為50nm至200nm。加強膜109的面積最好大於加強膜103的面積。

雖然在圖1A至1C中表示在一個島狀加強膜103上設置一個半導體膜106的例子，但是不局限於此。如圖3所示，也可以採用在一個加強膜103上設置多個島狀半導體膜106的結構。當在一個加強膜103上設置多個島狀半導體膜時，因為可以減少加強膜103端部中的水準差，所以可以防止掩模的不對準等所導致的半導體膜106的破裂。

在多個島狀半導體膜106分別所具有的通道形成區域的上方隔著閘極絕緣膜107設置有第一導電膜。另外，以覆蓋閘極絕緣膜107及第一導電膜108的方式設置有加強膜109，並且以覆蓋閘極絕緣膜107及第一導電膜108的方式設置有絕緣膜110。藉由設置於絕緣膜110中的開口部124，雜質區域106b和設置於絕緣膜110上的第二導電膜111電連接。

注意，雖然在本實施方式中以薄膜電晶體為例子進行說明，但是也可以設置有機電晶體而代替薄膜電晶體。

如上所述，藉由在半導體膜的上下近旁設置由與半導體膜106的楊氏模量相比較高的材料形成的加強膜，可以在半導體裝置的厚度方向上，使對進行諸如彎曲等的變形不產生拉伸應力或壓縮應力等的彎曲的中立面(沒有伸縮性的面)位於可以抑制在半導體膜中產生應力的區域。就是說，可以使半導體裝置的中立面位於對半導體裝置最好的區域。因此，即使在半導體裝置的製造程序中或當完成之後使用此時對該半導體裝置施加諸如彎曲等的外力，也可以抑制產生於電晶體等的元件中的應力。從而，可以降低電晶體等的元件的損傷，並且可以實現半導體裝置的成品率或可靠性的提高。

本實施方式所示的半導體裝置的結構可以與其他實施方式所示的半導體裝置的結構組合來實施。

實施方式2

在本實施方式中，參照附圖對上述實施方式1所示的半導體裝置的製造方法的一例進行說明。注意，在本實施方式中，對在支撐基板上形成薄膜電晶體等的元件之後從該支撐基板剝離元件且將其轉置到其他基板的程序進行說明。注意，在本說明書中，轉置是指將形成在基板上的元件移動到其他基板。

首先，在基板120的一個表面上形成剝離層121，其次形成用作緩衝層的絕緣膜102和加強膜。注意，剝離層121、絕緣膜102和加強膜也可以連續地形成。接著，使用藉由光刻法形成的由抗蝕劑構成的掩模對加強膜選擇性地進行蝕刻，而形成島狀加強膜103(參照圖4A)。

作為基板120，可以使用玻璃基板、石英基板、金屬基板、不銹鋼基板等。因為只要是這種基板就對其面積或形狀沒有大的限制，所以若作為基板120使用諸如其一邊為一米以上且其形狀為矩形的基板，則可以格外地提高生產率。與使用圓形的矽基板的情況相比，該優點具有大的優越性。另外，雖然在本程序中在基板120的整個面上設置有剝離層121，但是也可以根據需要在基板120的整個面上設置剝離層之後使用光刻法選擇性地設置剝離層121。另外，雖然以接觸於基板120的方式形成剝離層121，但是也可以根據需要以接觸於基板120的方式形成用作基底的絕緣膜並且以接觸於該絕緣膜的方式形成剝離層121。

作為剝離層121，可以使用金屬膜或金屬膜及金屬氧化膜的疊層結構。作為金屬膜，可以採用由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、以及銥(Ir)中的元素或以上述元素為主要成分的合金材料或者化合物材料構成的膜的單層結構或疊層結構而形成。上述材料使用濺射法或諸如電漿CVD法等的各種CVD法而形成。作為金屬膜和金屬氧化膜的疊層結構，在形成上述金屬膜之後，進行在氧氣氛中或在NO₂ 氣氛中的電漿處理、在氧氣氛中或在NO₂ 氣氛中的加熱處理，以在金屬膜的表面上設置該金屬膜的氧化物或氧氮化物。在上述情況下，藉由對鎢膜進行電漿處理，可以在鎢膜的表面上形成由鎢氧化物構成的金屬氧化物。

絕緣膜102用作緩衝層。設置絕緣膜102，以便在以後進行的剝離步驟中容易進行剝離層121及用作緩衝層的絕緣膜102的介面中的剝離，或者以便在以後進行的剝離步驟中防止在半導體元件或佈線中產生龜裂或受到損壞。用作緩衝層的絕緣膜102採用濺射法、電漿CVD法、塗布法、印刷法等且使用無機化合物以單層或疊層形成。作為無機化合物的代表例子，可以舉出氧化矽(SiO_x )、氮化矽(SiN_x )、氧氮化矽(SiO_x N_y )(x>y)、氮氧化矽(SiN_x O_y )(x>y)等。用作緩衝層的絕緣膜102的厚度最好為10nm至1000nm、更最好為100nm至700nm。在此，使用電漿CVD法形成厚度為500nm至700nm的氧氮化矽膜。

接著，使用濺射法、電漿CVD法、塗布法、印刷法等在剝離層121上形成加強膜。加強膜可以使用氮化矽、氮氧化矽、礬土等的陶瓷、金屬氧化物、金屬氮化物而形成。藉由使用氮化矽或氮氧化矽等，可以防止從外部水分或氧等氣體侵入以後形成的元件形成層134，並且還可以防止半導體膜的下方暴露於雜質。另外，也可以使用鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)等的金屬的氧化物或氮化物而形成加強膜。加強膜的厚度最好為50nm至200nm。在此，在使用電漿CVD法形成厚度為50nm至200nm的氮化矽之後，使用藉由光刻法形成的由抗蝕劑構成的掩模選擇性地進行蝕刻，而形成島狀加強膜103。

接下來，在以覆蓋加強膜103及絕緣膜102的方式形成絕緣膜104之後，形成島狀半導體膜106(參照圖4B)。

絕緣膜104用作基底層。作為絕緣膜104可以適當地使用與用作緩衝層的絕緣膜102相同的形成方法及材料。進而，作為用作基底層的絕緣膜104也可以採用疊層結構。在作為用作基底層的絕緣膜採用兩層結構的情況下，例如，作為第一層形成氮氧化矽膜，並且作為第二層形成氧氮化矽膜即可。在作為用作基底層的絕緣膜採用三層結構的情況下，作為第一層的絕緣膜形成氧化矽膜，且作為第二層的絕緣膜形成氮氧化矽膜，並且作為第三層的絕緣膜形成氧氮化矽膜。或者，作為第一層的絕緣膜形成氧氮化矽膜，且作為第二層的絕緣膜形成氮氧化矽膜，並且作為第三層的絕緣膜形成氧氮化矽膜即可。成為基底的膜用作防止來自基板120的雜質的侵入的阻擋膜。

形成島狀半導體膜106的步驟為如下：在形成非晶半導體膜且對非晶半導體膜進行晶化來使其變成晶態半導體膜之後，使用光刻法形成由抗蝕劑構成的掩模，並且對晶態半導體膜選擇性地進行蝕刻。

使用濺射法、LPCVD法、電漿CVD法等且以25nm至200nm(最好為30nm至150nm)的厚度形成非晶半導體膜。

接下來，對非晶半導體膜照射雷射而進行晶化。注意，也可以使用組合雷射的照射以及利用RTA或退火爐的熱結晶法、使用促進晶化的金屬元素的熱結晶法的方法等進行非晶半導體膜的晶化。

以下對島狀半導體膜106的製造程序的一例簡單地進行說明。首先，使用電漿CVD法形成厚度為50nm至60nm的非晶半導體膜。接著，在非晶半導體膜上保持包含促進晶化的金屬元素的鎳的溶液之後，對非晶半導體膜進行脫氫處理(500℃，一個小時)和熱結晶處理(550℃，四個小時)，而形成晶態半導體膜。然後，藉由照射雷射，使用光刻法形成由抗蝕劑構成的掩模，並且對半導體膜選擇性地進行蝕刻，而形成島狀半導體膜106。注意，也可以不進行使用促進晶化的金屬元素的熱晶化而只照射雷射來進行非晶半導體膜的晶化。

閘極絕緣膜107使用CVD法或濺射法等並且由包含矽的氧化物、矽的氮化物的膜的單層或疊層形成。例如，由氧化矽膜、氧氮化矽膜、氮氧化矽膜中的任一種的單層形成，或者組合且層疊氧化矽膜、氧氮化矽膜、氮氧化矽膜而形成，用於閘極絕緣膜107。

此外，閘極絕緣膜107也可以對半導體膜106進行電漿處理而使其表面氧化或氮化來形成。例如，使用引入諸如He、Ar、Kr、Xe等稀有氣體和氧、氧化氮(NO₂ )、氨、氮或氫等的混合氣體的電漿處理形成閘極絕緣膜107。藉由利用微波的引入進行在此情況下的電漿的激發，可以產生低電子溫度且高密度的電漿。藉由使用由該高密度電漿產生的氧自由基(有時含有OH自由基)或氮自由基(有時含有NH自由基)，可以將半導體膜的表面氧化或氮化。

進行使用上述電漿的處理在半導體膜上形成厚度為1nm至20nm，典型地為5nm至10nm的絕緣膜。由於此情況下的反應為固相反應，因此可以使該絕緣膜和半導體膜之間的介面態密度極低。由於上述電漿處理將半導體膜(晶體矽或多晶矽)直接氧化(或氮化)，所以可以使所形成的絕緣膜的厚度的不均勻性變得極小。而且，由於在晶體矽的晶界中也不會進行強烈的氧化，所以成為非常最好的狀態。換言之，藉由進行在此所示的電漿處理將半導體膜的表面固相氧化，可以形成均勻性良好且介面態密度低的絕緣膜，而不會在晶界中引起異常的氧化反應。

作為閘極絕緣膜107，既可以僅使用藉由電漿處理形成的絕緣膜，又可以在其上藉由利用電漿或熱反應的CVD法堆積氧化矽、氧氮化矽或氮化矽等的絕緣膜來層疊。不管為上述哪一種情況，都可以降低如下電晶體的特性的不均勻性，該電晶體在其閘極絕緣膜的一部分或全部中包含利用電漿形成的絕緣膜而形成。

藉由一邊對半導體膜照射連續振盪雷射或以10MHz或更高的頻率振盪的雷射一邊在一個方向上進行掃描而將該半導體膜晶化，可以獲得半導體膜106。該半導體膜106具有其晶體沿該雷射光束的掃描方向成長的特性。藉由使其掃描方向與通道長度方向(當形成通道形成區域時載流子流動的方向)一致而配置電晶體並且將利用上述電漿形成的閘極絕緣膜用於該電晶體，可以獲得特性不均勻性小且電場效應遷移率高的薄膜電晶體(TFT)。

接著，在閘極絕緣膜107上形成用於形成閘電極的導電膜。在此，依次層疊而形成導電膜122和導電膜123(參照圖4C)。導電膜122使用CVD法或濺射法且以20nm至100nm的厚度形成。導電膜123使用電漿CVD法或濺射法且以100nm至400nm的厚度形成。導電膜122和導電膜123使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)和鈮(Nb)等中的元素、以這些元素為主要成分的合金材料或化合物材料、或者包含這些元素以及矽(Si)元素的合金材料或化合物材料形成。或者，使用以摻雜磷等雜質元素的多晶矽為代表的半導體材料(例如，矽(Si))形成。作為導電膜122和導電膜123的組合的例子，可以舉出氮化鉭膜和鎢膜、氮化鎢膜和鎢膜、或者氮化鉬膜和鉬膜等。由於鎢和氮化鉭具有高耐熱性，因此在形成導電膜122和導電膜123之後可以進行以熱啟動為目的的加熱處理。此外，在不採用兩層結構而採用三層結構的情況下，最好採用鉬膜、鋁膜和鉬膜的疊層結構。

接著，藉由使用光刻法形成由抗蝕劑構成的掩模，並且對導電膜122和導電膜123選擇性地進行蝕刻，而形成第一導電膜108。然後以該第一導電膜108為掩模對半導體膜106引入雜質元素形成通道形成區域106a和雜質區域106b(參照4D)。在薄膜電晶體中第一導電膜108用作閘電極(包括閘極佈線)，並且在薄膜電晶體中雜質區域106b用作源區域或汲區域。

另外，作為所引入的雜質元素，使用n型的雜質元素或p型的雜質元素。作為n型的雜質元素，可以使用磷(P)、砷(As)等。作為p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。在此，作為雜質元素使用磷(P)，而形成n型通道的薄膜電晶體。

接下來，以覆蓋第一導電膜108和閘極絕緣膜107的方式形成加強膜125(參照圖4E)。

作為加強膜125，可以適當地使用與加強膜103相同的形成方法及材料。另外，加強膜125的厚度最好為100nm至400nm。

接著，使用光刻法形成由抗蝕劑構成的掩模，並且對加強膜125選擇性地進行蝕刻，而形成加強膜109(參照圖5A)。藉由在由與半導體膜106的楊氏模量相比較高的材料形成的加強膜109和加強膜103之間夾著半導體膜106而設置半導體膜106，可以在半導體裝置的厚度方向上使對諸如彎曲等的變形不產生拉伸應力或壓縮應力等的彎曲的中立面位於可以抑制在半導體膜106中產生應力的區域。因此，在對半導體裝置施加諸如彎曲等的外力的情況下也可以抑制在半導體膜106中產生應力。

接著，在以覆蓋閘極絕緣膜107、加強膜109的方式形成用作層間絕緣膜的絕緣膜110之後，形成到達半導體膜106的雜質區域106b的開口部124，而使半導體膜106的表面的一部分露出(參照圖5B)。在此，對閘極絕緣膜107、加強膜109及絕緣膜110的一部分進行蝕刻形成開口部124。

絕緣膜110可以採用由如下材料構成的單層結構或疊層結構設置，該材料為：諸如氧化矽、氮化矽、氧氮化矽、氮氧化矽等的具有氧或氮的絕緣膜、DLC(類金剛石碳)等包含碳的膜、環氧、聚醯亞胺、聚醯胺、聚乙烯苯酚、苯並環丁烯、丙烯等的有機材料或者諸如矽氧烷樹脂等矽氧烷材料。

接著，以對開口部124填充的方式選擇性地形成第二導電膜111，並且以覆蓋該第二導電膜111的方式形成絕緣膜112(參照圖5C)。

導電膜111利用CVD法或濺射法等，且採用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)中的元素或者以這些元素為主要成分的合金材料或化合物材料的單層或疊層形成。以鋁為主要成分的合金材料例如相當於以鋁為主要成分且含有鎳的材料或者以鋁為主要成分且含有鎳以及碳或矽中的一者或兩者的合金材料。作為導電膜111，例如最好採用由阻擋膜、鋁矽(Al-Si)膜以及阻擋膜組成的疊層結構或者由阻擋膜、鋁矽(Al-Si)膜、氮化鈦膜以及阻擋膜組成的疊層結構。注意，阻擋膜相當於由鈦、鈦的氮化物、鉬或鉬的氮化物構成的薄膜。因為鋁或鋁矽的電阻低且價格低廉，所以作為形成導電膜111的材料最合適。此外，當設置上層和下層的阻擋層時，可以防止鋁或鋁矽的小丘的產生。此外，當形成由還原性高的元素的鈦構成的阻擋膜時，即使在晶態半導體膜上形成有較薄的自然氧化膜，也可以使該自然氧化膜還原，而與晶態半導體膜良好地接觸。注意，也可以使用與第一導電膜108相同材料設置。

絕緣膜112可以採用由如下材料構成的單層結構或疊層結構而設置，該材料為：諸如氧化矽、氮化矽、氧氮化矽、氮氧化矽等具有氧或氮的絕緣膜、DLC(類金剛石碳)等包含碳的膜、環氧、聚醯亞胺、聚醯胺、聚乙烯苯酚、苯並環丁烯、丙烯等的有機材料或者諸如矽氧烷樹脂等矽氧烷材料。

接著，從基板120剝離包括薄膜電晶體100a、100b等的元件形成層134。在此，在照射雷射(例如UV光)將開口部形成於元件形成層134中之後，將元件形成層134的一面(絕緣膜112露出的面)貼合到第一薄片126並且利用物理力從基板120剝離元件形成層134(參照圖6A)。

此外，也可以在從基板120剝離元件形成層134之前，將開口部設置於元件形成層134中並且引入蝕刻劑而去掉剝離層121。作為蝕刻劑，可以使用含有氟化鹵素或鹵素間化合物的氣體或液體。例如，作為含有氟化鹵素的氣體可以使用三氟化氯(ClF₃ )。

一般，當從基板120剝離元件形成層134時，在薄膜電晶體100a、100b中產生應力，而有可能使該薄膜電晶體100a、100b受到破壞。但是，藉由將由與半導體膜106相比楊氏模量高的材料形成的加強膜103及加強膜109設置於半導體膜106，在對元件形成層134施加諸如彎曲等的外力的情況下也可以抑制產生於半導體膜106的應力。從而，可以降低薄膜電晶體100a、100b的損傷或破壞。尤其當在支撐基板上形成電晶體等的元件之後將其轉置到別的基板時，設置加強膜103、109非常有效。

注意，藉由當進行剝離時使用水或臭氧水等水溶液濡濕要剝離的面，可以防止靜電等破壞薄膜電晶體100a、100b等的元件。

接下來，在元件形成層134的另一面(從基板120剝離的面)上設置第二薄片127，然後進行加熱處理和加壓處理中的一者或者兩者，而將第二薄片127貼合到元件形成層134(參照圖6B)。作為第一薄片126、第二薄片127可以使用熱熔薄膜、形成有黏合層的塑膠薄膜或紙。或者，作為第一薄片126、第二薄片127，為了提高耐壓性也可以使用薄的陶瓷、所謂預浸料，就是說使樹脂滲入到碳纖維或玻璃纖維的織物的薄片。藉由作為第一薄片126、第二薄片127的材料使用具有撓性的材料，可以提供適用於貼合到物品的曲面的半導體裝置。

作為第一薄片126、第二薄片127也可以使用進行了防止靜電等的抗靜電處理的薄膜(以下寫為抗靜電薄膜)。作為抗靜電薄膜，可以舉出在樹脂中分散抗靜電材料的薄膜以及貼合有抗靜電材料的薄膜等。設置有抗靜電材料的薄膜既可以為在單面上設置有抗靜電材料的薄膜，又可以為雙面上設置有抗靜電材料的薄膜。再者，至於在單面上設置有抗靜電材料的薄膜，既可以以使設置有抗靜電材料的面位於薄膜的內側的方式貼合到層上，又可以以使設置有抗靜電材料的面位於薄膜的外側的方式貼合到層上。注意，該抗靜電材料設置於薄膜的整個面或一部分上即可。在此，作為抗靜電材料，可以使用金屬、銦和錫的氧化物(ITO)、諸如兩性表面活性劑、陽離子表面活性劑、非離子表面活性劑等的表面活性劑。此外，作為其他抗靜電材料，還可以使用包含具有羧基和季銨鹼作為側鏈的交聯共聚物高分子的樹脂材料等。藉由將這些材料貼上、揉入或塗敷到薄膜可以形成抗靜電薄膜。藉由使用抗靜電薄膜密封元件形成層，當作為商品使用時，可以抑制來自外部的靜電等給半導體元件負面影響。

另外，也可以在設置第二薄片127的同時或之後剝離第一薄片126。藉由去掉第一薄片126可以將半導體裝置形成得更薄。注意，在此情況下，作為第一薄片126例如可以使用藉由加熱來黏合力變弱的熱剝離膠帶。第一薄片及第二薄片有時稱為基板，並且第二薄片127相當於圖1A及1B的基板101。

經過上述程序，可以製造半導體裝置。

如此，藉由在半導體膜的上下近旁設置由與半導體膜的楊氏模量相比較高的材料形成的加強膜，可以在半導體裝置的厚度方向上，使對諸如彎曲等的變形不產生拉伸應力或壓縮應力的彎曲的中立面(沒有伸縮性的面)位於可以抑制在半導體膜中產生應力的區域。就是說，可以使半導體裝置的中立面位於對半導體裝置最好的區域。因此，即使在半導體裝置的製造程序中或當完成之後使用此時對該半導體裝置施加諸如彎曲等的外力，也可以抑制產生於電晶體等的元件中的應力。從而，可以降低電晶體等的元件的損傷，並且可以實現半導體裝置的成品率或可靠性的提高。

注意，雖然在本實施方式中表示在支撐基板上形成薄膜電晶體之後從該支撐基板剝離元件且將其轉置到其他基板的程序，但是本實施方法所示的製造方法不局限於此。例如，也可以在基板101上直接設置薄膜電晶體100a、100b。在此情況下，在上述程序中使用基板101代替基板120，而不設置剝離層121即可。作為基板101，可以使用玻璃基板、石英基板、不銹鋼基板等的金屬基板或塑膠基板等。

注意，本實施方式所示的半導體裝置的製造方法可以與其他實施方式所示的半導體裝置的製造方法組合來實施。

實施方式3

在本實施方式中，參照附圖對如下情況進行說明：在上述實施方式1或實施方式2所示的半導體裝置的薄膜電晶體中，以接觸於用作閘電極的第一導電膜的側面的方式形成絕緣膜，並且在該絕緣膜的下方形成LDD區域。

圖7A及7B表示本實施方式所示的半導體裝置的一例。注意，圖7A表示俯視圖，並且圖7B表示圖7A的A-B之間的截面圖。

本實施方式所示的半導體裝置具有薄膜電晶體100a、100b，並且以與包括於薄膜電晶體100a、100b的用作閘電極的第一導電膜108的側面接觸的方式設置有絕緣膜130(參照圖7A及7B)。絕緣膜130也稱為側壁，並且也可以採用在該絕緣膜130的下方設置LDD區域的結構。圖7B表示在圖1A及1B所示的結構中設置絕緣膜130及用作LDD區域的雜質區域106c的結構。

接著，以下參照圖8A至8D對絕緣膜130的製造方法的一例進行說明。

首先，在到上述實施方式2的圖4C為止使用相同的方法形成之後，使用光刻法形成由抗蝕劑構成的掩模，並且對導電膜122、導電膜123選擇性地進行蝕刻形成第一導電膜108。其次，以該第一導電膜108為掩模將第一雜質元素引入到半導體膜106，而形成通道形成區域106a和雜質區域128(參照圖8A)。作為第一雜質元素，使用n型的雜質元素或P型的雜質元素。作為n型的雜質元素，可以使用磷(P)或砷(As)等。作為p型的雜質元素，可以使用硼(B)、鋁(Al)或鎵(Ga)等。在此，表示作為雜質元素使用磷(P)，且形成n型通道的薄膜電晶體的情況。

接下來，以覆蓋第一導電膜108、閘極絕緣膜107的方式形成絕緣膜129(參照圖8B)。絕緣膜129使用電漿CVD法或濺射法等且採用包含矽、矽的氧化物或矽的氮化物的無機材料的膜或者包含有機樹脂等的有機材料的膜的單層或疊層而形成。

接著，使用以垂直方向為主體的各向異性蝕刻對絕緣膜129選擇性地進行蝕刻，而形成與第一導電膜108的側面接觸的絕緣膜130(側壁)。注意，有時與絕緣膜130的形成同時，對閘極絕緣膜107的一部分或絕緣膜104的一部分進行蝕刻而去掉此(參照圖8C)。藉由去掉閘極絕緣膜107的一部分，殘留的閘極絕緣膜107形成於第一導電膜108及絕緣膜130的下方。

接下來，以第一導電膜108及絕緣膜130為掩模對半導體膜106引入第二雜質元素，而形成用作源區域或汲區域的雜質區域106b和用作LDD區域的雜質區域106c(參照圖8D)。作為第二雜質元素，使用n型的雜質元素或p型的雜質元素。作為n型的雜質元素，可以使用磷(P)或砷(As)等。作為p型的雜質元素，可以使用硼(B)、鋁(Al)或鎵(Ga)等。注意，將第二雜質元素的濃度設定得比上述第一雜質元素高且引入。在此，作為雜質元素使用磷(P)。

接著，以覆蓋半導體膜106、第一導電膜108及絕緣膜130的方式形成加強膜109(參照圖8D)。加強膜109的形成方法與圖4E、圖5A相同。然後，經過上述實施方式2所示並且圖5B、5C、圖6A及圖6B所示的程序，可以製造圖7A、7B所示的半導體裝置。

如上所述，藉由由其楊氏模量與半導體膜106的楊氏模量相比較高的材料形成的加強膜103和加強膜109之間夾著半導體膜106而設置半導體膜106，可以在半導體裝置的厚度方向上，使中立面位於可以抑制在半導體膜106中產生應力的區域。因此，在對半導體裝置施加諸如彎曲等的外力的情況下也可以抑制在半導體膜106中產生應力。另外，藉由在半導體膜的上下近旁設置由其楊氏模量與半導體膜106的楊氏模量相比較高的材料形成的加強膜，可以不改變半導體膜的性質地提高半導體膜的機械強度。從而，可以降低電晶體等的元件的損傷，並且可以實現半導體裝置的成品率或可靠性的提高。

雖然在圖7A、7B及圖8A至8D中表示在島狀加強膜103上形成絕緣膜104而設置島狀半導體膜106的例子，但是不局限於此。如圖9A、9B所示那樣，也可以採用在加強膜103上設置半導體膜106的結構。

在圖9A中，在島狀加強膜103上設置有島狀半導體膜106，將開口部設置於閘極絕緣膜107中，並且採用在該開口部中接觸島狀加強膜103和島狀加強膜109的結構。另外，在圖9B中，在島狀加強膜103上設置有島狀半導體膜106，並且以與用作閘電極的第一導電膜108的側面接觸的方式設置有絕緣膜130。以覆蓋絕緣膜102、島狀加強膜103、半導體膜106、絕緣膜130及第一導電膜108的方式設置有加強膜109，並且採用接觸島狀加強膜103和島狀加強膜109的結構。

如上所述，藉由由其楊氏模量與半導體膜106的楊氏模量相比較高的材料形成的加強膜103和加強膜109之間夾著半導體膜106而設置半導體膜106，可以在半導體裝置的厚度方向上，使中立面位於可以抑制在半導體膜106中產生應力的區域。因此，在對半導體裝置施加諸如彎曲等的外力的情況下也可以抑制在半導體膜106中產生應力。另外，藉由在半導體膜的上下近旁設置由其楊氏模量與半導體膜的楊氏模量相比較高的材料形成的加強膜，可以不改變半導體膜的性質地提高半導體膜的機械強度。進而，藉由以彼此接觸的方式設置加強膜103及加強膜109，可以防止使半導體膜106暴露於雜質或水分。從而，可以降低電晶體等的元件的損傷，並且可以實現半導體裝置的成品率或可靠性的提高。

如此，藉由採用圖7A至圖9B所示的結構，即使在半導體裝置的製造程序中或當完成之後使用此時對該半導體裝置施加諸如彎曲等的外力，也可以抑制產生於電晶體等的元件中的應力。從而，可以降低電晶體等的元件的損傷，並且可以實現半導體裝置的成品率或可靠性的提高。

注意，本實施方式所示的半導體裝置的結構或其製造方法可以與其他實施方式所示的半導體裝置的結構或製造方法組合而實施。

實施方式4

在本實施方式中，參照附圖對與上述實施方式不同的半導體裝置進行說明。雖然在實施方式1至實施方式3中表示以使加強膜103與半導體膜106的整個面重疊的方式設置加強膜103的例子，但是本實施方式的半導體裝置不局限於此，只要是重疊加強膜103和半導體膜106的至少一部分的結構即可。參照圖10A及10B對其一例進行說明。注意，圖10A表示俯視圖，並且圖10B表示圖10A的A-B之間的截面圖。

在圖10A及10B所示的半導體裝置中，加強膜103隔著絕緣膜104且以與構成薄膜電晶體100a、100b的島狀半導體膜106的一部分重疊的方式設置為島狀。在如此設置加強膜103的情況下，最好與半導體膜106的通道形成區域106a的整個面重疊且與雜質區域106b的一部分重疊的方式設置加強膜103。因為在通道形成區域106a的端部中用作閘電極的導電膜108越過半導體膜106所以產生水準差，因此，如果以與通道形成區域106a的一部分重疊的方式設置加強膜103，則導電膜108和半導體膜106有可能短路。

另外，在以與半導體膜106的一部分重疊的方式設置加強膜103的情況下，最好以重疊的方式設置加強膜103和第二導電膜111。圖10A及10B表示以重疊的方式設置加強膜103的端部和第二導電膜111的端部的例子。藉由以與第二導電膜111重疊的方式設置加強膜103、加強膜109，可以在半導體裝置的厚度方向上，使對諸如彎曲等的變形不產生拉伸應力或壓縮應力等的彎曲的中立面位於可以抑制在半導體膜中產生應力的區域。因此，即使在半導體裝置的製造程序中或當完成之後使用此時對該半導體裝置施加諸如彎曲等的外力，也可以抑制產生於電晶體等的元件中的應力。從而，可以降低電晶體等的元件的損傷，並且可以實現半導體裝置的成品率或可靠性的提高。

實施方式5

在本實施方式中，參照附圖對與上述實施方式不同的半導體裝置進行說明。具體而言，對在該薄膜電晶體的上方設置成為電晶體等的元件的加強膜的膜的半導體裝置進行說明。

參照圖11對本實施方式所示的半導體裝置的一例進行說明。

在圖11所示的半導體裝置中，在薄膜電晶體100a、100b的上方隔著絕緣膜(在此為絕緣膜110)設置有加強膜133。加強膜133以隔著絕緣膜等與構成薄膜電晶體100a、100b的島狀半導體膜106重疊的方式設置為島狀，並且加強膜133的面積大於該半導體膜106的面積。當然，作為加強膜133不一定需要採用與半導體膜106的整個面重疊的結構，也可以採用至少與半導體膜106的一部分重疊的結構。

如上所述，藉由以由其楊氏模量與半導體膜106的楊氏模量相比較高的材料形成的加強膜103和加強膜109之間夾著半導體膜106的方式設置半導體膜106，可以在半導體的厚度方向上，使中立面位於可以抑制在半導體膜中產生應力的區域。因此，在對半導體裝置施加諸如彎曲等的外力的情況下也可以抑制在半導體膜106中產生應力。另外，藉由在半導體膜的上下近旁設置由其楊氏模量與半導體膜的楊氏模量相比較高的材料形成的加強膜，可以不改變半導體膜的性質地提高半導體膜的機械強度。從而，可以降低電晶體等的元件的損傷，並且可以實現半導體裝置的成品率或可靠性的提高。

注意，本實施方式所示的半導體裝置的結構可以與其他實施方式所示的半導體裝置的結構組合而實施。

實施方式6

在本實施方式中，對上述實施方式所示的半導體裝置的使用方式的一個例子進行說明。具體而言，以下參照附圖對能夠無接觸地輸入/輸出資料的半導體裝置的適用例子進行說明。根據使用方式，能夠無接觸地輸入/輸出資料的半導體裝置也稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤或無線晶片。

參照圖12A對本實施方式所示的半導體裝置的俯視結構的一例進行說明。圖12A所示的半導體裝置140包括設置有構成記憶體部或邏輯部的多個薄膜電晶體等元件的積體電路141(也寫為元件形成層)和用作天線的導電層142。用作天線的導電層142電連接到積體電路141。作為積體電路141，可以使用根據上述實施方式1至5的電晶體等的元件。

另外，圖12B和12C表示圖12A的截面的模式圖。用作天線的導電層142設置在構成記憶體部及邏輯部的元件的上方即可。例如，可以在上述實施方式3所示的結構的上方中間夾著絕緣膜143設置用作天線的導電層142(參照圖12B)。絕緣膜143可以由與實施方式1所示的絕緣膜112相同材料形成。另外，在將用作天線的導電層142另行設置於基板144上之後，可以中間夾著導電層142貼合該基板144和積體電路144而設置(參照圖12C)。這裏，設置在絕緣膜143上的導電層147和用作天線的導電層142隔著包含在具有黏結性的樹脂146中的導電粒子145彼此電連接。

注意，雖然在本實施方式中表示將用作天線的導電層142設置為線圈狀並且使用電磁感應方式或電磁耦合方式的例子，但是本實施方式的半導體裝置不局限於此，也可以使用微波方式。在採用微波方式的情況下，根據所使用的電磁波的波長適當地決定用作天線的導電層142的形狀即可。

例如，在作為半導體裝置140的信號傳輸方式使用微波方式(例如，UHF帶(860MHz帶至960MHz帶)、2.45GHz帶等)的情況下，考慮到用於傳輸信號的電磁波的波長適當地設定用作天線的導電層的長度等的形狀即可。例如，可以將用作天線的導電層形成為線狀(例如，偶極天線(參照圖13A))、平坦的形狀(例如，平板天線(參照圖13B))或者蝴蝶型的形狀(參照圖13C及13D)等。另外，用作天線的導電層142的形狀不局限於線狀，還可以考慮到電磁波的波長來以曲線狀、蜿蜓形狀或者組合這些而成的形狀而設置。

用作天線的導電層142利用CVD法、濺射法、絲網印刷或凹版印刷等印刷法、液滴噴射法、分配器法、鍍敷法等且使用導電材料形成。作為導電材料使用鋁(Al)、鈦(Ti)、銀(Ag)、銅(Cu)、金(Au)、鉑(Pt)、鎳(Ni)、鈀(Pd)、鉭(Ta)、鉬(Mo)等金屬元素或包含該金屬元素的合金材料或者化合物材料，並且採用單層結構或者疊層結構來形成導電層142。

例如，在使用絲網印刷法形成用作天線的導電層142的情況下，可以藉由選擇性地印刷將其粒徑為幾nm至幾十μm的導電粒子溶解或分散在有機樹脂中的導電膏來設置。作為導電粒子145，可以使用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)以及鈦(Ti)等中的任一種以上的金屬粒子、鹵化銀的微粒子或者分散奈米粒子。另外，作為包含在導電膏中的有機樹脂，可以使用選自金屬粒子的黏合劑、溶劑、分散劑以及用作覆蓋材料的有機樹脂中的一種或多種。典型地可以舉出環氧樹脂、矽樹脂等有機樹脂。此外，當形成導電層時，最好在擠出導電膏之後進行焙燒。例如，在作為導電膏的材料使用以銀為主要成分的微粒子(例如其粒徑為1nm至100nm的微粒子)的情況下，可以藉由在150℃至300℃的溫度範圍內進行焙燒來使它固化而形成導電層。另外，也可以使用以焊料或無鉛焊料為主要成分的微粒子，在此情況下，最好使用粒徑為20μm或更小的微粒子。焊料或無鉛焊料具有諸如低成本等的優點。

如此，因為藉由將本發明用於能夠無接觸地輸入/輸出資料的半導體裝置，可以實現低耗電量化，所以尤其在將本發明用於小型半導體裝置的情況下有效。

接著，對根據本實施方式的半導體裝置的工作例子進行說明。

半導體裝置80具有無接觸地進行資料通訊的功能，並且包括高頻電路81、電源電路82、重定電路83、時鐘產生電路84、資料解調電路85、資料調變電路86、控制其他電路的控制電路87、存儲電路88、以及天線89(參照圖14A)。高頻電路81為接收來自天線89的信號並且將從資料調變電路86接收的信號從天線89輸出的電路。電源電路82為根據接收信號生成電源電位的電路。重定電路83為生成重定信號的電路。時鐘產生電路84為基於從天線89輸入的接收信號生成各種時鐘信號的電路。資料解調電路85為解調接收信號且將該信號輸出到控制電路87的電路。資料調變電路86為調變從控制電路87接收的信號的電路。另外，作為控制電路87，例如設置有碼提取電路91、碼判定電路92、CRC判定電路93、以及輸出單元電路94。此外，碼提取電路91為分別提取傳送到控制電路87的指令所包括的多個碼的電路。碼判定電路92為對被提取的碼與相當於參考值的碼進行比較而判定指令內容的電路。CRC判定電路93為基於被判定的碼檢測出是否存在發送錯誤等的電路。在圖14A中，除了控制電路87以外，還包括類比電路的高頻電路81、電源電路82。

接著，對上述半導體裝置的工作的一例進行說明。首先，天線89接收無線信號。無線信號經由高頻電路81被傳送到電源電路82，並且產生高電源電位(以下，寫為VDD)。VDD被供應給半導體裝置80所具有的各電路。另外，經由高頻電路81被傳送到資料解調電路85的信號被解調(以下，寫為解調信號)。而且，經由高頻電路81並且經過重定電路83的信號以及經過時鐘產生電路84的解調信號被傳送到控制電路87。碼提取電路91、碼判定電路92、以及CRC判定電路93等分析被傳送到控制電路87的信號。然後，根據被分析的信號輸出存儲在存儲電路88內的半導體裝置的資訊。被輸出的半導體裝置的資訊經過輸出單元電路94而被編碼化。再者，被編碼化的半導體裝置80的資訊經過資料調變電路86且從天線89作為無線信號發送。另外，在構成半導體裝置80的多種電路中低電源電位(以下，稱為VSS)為通用的，並且可以以VSS為GND。

這樣，藉由將信號從讀取/寫入器傳送到半導體裝置80並且將從該半導體裝置80傳送來的信號由讀取/寫入器接收，可以讀出半導體裝置的資料。

另外，半導體裝置80既可以為不安裝有電源(電池)而利用電磁波將電源電壓供應給各電路的類型，又可以為安裝有電源(電池)並且利用電磁波和電源(電池)將電源電壓供應給各電路的類型。

接著，對能夠無接觸地輸入/輸出資料的半導體裝置的使用方式的一例進行說明。在包括顯示部3210的可攜式終端的側面設置讀取/寫入器3200，並且在貨物3220的側面設置半導體裝置3230(參照圖14B)。當將讀取/寫入器3200接近貨物3220所包括的半導體裝置3230時，在顯示部3210上顯示有關商品的資訊諸如貨物的原材料、原產地、各生產程序的檢查結果、流通過程的歷史、以及商品說明等。另外，在將商品3260使用傳送帶搬運時，可以利用讀取/寫入器3240和設置在商品3260上的半導體裝置3250，來對該商品3260進行檢查(參照圖14C)。作為半導體裝置3230、半導體裝置3250，可以使用上述半導體裝置80。這樣，藉由將根據本實施方式的半導體裝置用於系統，可以容易獲得資訊並且實現高功能化和高附加價值化。此外，因為根據本實施方式的半導體裝置可以實現低耗電量化，所以可以實現設置於貨物的半導體裝置的小型化。

另外，除了上述以外根據本實施方式的半導體裝置的用途很廣泛，還可以用於任何東西，只要是無接觸地明確物件物的歷史等資訊而有利於生產、管理等的商品。因為根據本實施方式的半導體裝置在施加諸如彎曲等的外力的情況下也可以降低電晶體等的元件的損傷，所以可以將其設置於所有物品(包括生物)而使用。

實施方式7

在本實施方式中，對上述實施方式的半導體裝置的使用方式的一例進行說明。半導體裝置可以用作例如設置在紙幣、硬幣、有價證券類、無記名債券類、證書類(駕駛執照、居民證等)、包裝容器類(包裝紙、瓶等)、記錄媒體(DVD軟體、錄影磁帶等)、交通工具類(自行車等)、個人用品(包、眼鏡等)、食品類、植物類、動物類、人體、衣物、生活用品類、以及電子設備等的商品或行李的行李簽等的物品中的所謂IC簽條、IC標籤、IC卡。

注意，在本說明書中，IC卡是指將被薄片化的積體電路(例如，IC晶片)嵌入而設置到塑膠卡中來可以記錄資訊的卡。根據讀寫資料的方式可以分類為“接觸式”和“無接觸式”。在無接觸式卡中安裝有天線，並且可以利用微弱電波與終端通訊。此外，IC標籤是指在用於識別物體的微小IC晶片(尤其將該用途的IC晶片稱為“ID晶片”)中記錄有本身的識別碼等的資訊，並且具有藉由電波與管理系統發送/接收資訊的能力的標籤。以幾十mm的尺寸且利用電磁波可以與讀取器通訊。用於無線通訊進行資料的互相通訊的半導體裝置的IC標籤的形態具有各種各樣的方式，諸如卡方式、簽條類(稱為IC簽條)、證書類等。

在本實施方式中，參照圖15A至15E對上述實施方式的半導體裝置的應用例以及帶有這些半導體裝置的商品的一例進行說明。

圖15A表示半導體裝置的製成品的狀態的一例。在簽條襯紙3001(剝離紙)上形成有內部裝有半導體裝置3002的多個IC簽條3003。IC簽條3003收納在箱子3004內。此外，在IC簽條3003上表示與其商品或服務有關的資訊(商品名稱、品牌、商標、商標所有者、銷售者、以及製造者等)，並且安裝有的半導體裝置帶有對其商品(或商品種類)唯一的ID號碼，從而可以容易知道諸如偽造、商標權及專利權資訊等的知識產權侵犯、不公平競爭等不法行為。此外，在半導體裝置內可以輸入有諸如產地、銷售地、品質、原材料、功效、用途、數量、形狀、價格、生產方法、使用方法、生產時期、使用時期、保質期限、使用說明、以及與商品有關的知識產權等不能寫完在商品的容器或簽條上的許多資訊，並且辦理人和消費者可以使用簡單的讀取器來存取這些資訊。此外，雖然生產者可以容易重寫或刪除資訊等，但是辦理人或消費者不能重寫或刪除資訊等。

圖15B表示內部裝有半導體裝置3012的簽條形狀的IC標籤3011。藉由將IC標籤3011安裝到商品中，商品管理變得很容易。例如，在商品被盜竊的情況下，藉由追蹤商品的路徑，可以迅速查清犯人。如此，藉由具備IC標籤，可以使具有優良所謂跟蹤能力的商品流通。

圖15C表示安裝有半導體裝置3022的IC卡3021的製成品的狀態的一例。上述IC卡3021包括提款卡、信用卡、預付卡、電子車票、電子貨幣、電話卡、以及會員卡等所有的卡類。

注意，至於圖15C所示的IC卡，藉由將薄膜電晶體用作構成半導體裝置的電晶體，即使如圖15D所示那樣改變成彎曲形狀也可以使用。

圖15E表示無記名債券3031的製成品的狀態。無記名債券3031嵌入有半導體裝置3032，並且其周圍由樹脂成形而保護半導體裝置。在此，該樹脂中填充有填料。無記名債券3031可以使用與IC簽條、IC標籤以及IC卡相同方式製造。注意，雖然上述無記名債券之類包括郵票、車票、票、入場券、商品券、書券、文具券、啤酒券、米券、各種贈券、以及各種服務券等，但是，當然不局限於這些。此外，藉由將半導體裝置3032設置在紙幣、硬幣、有價證券類、無記名債券類、證書等，可以提供認證功能，並且有效地利用該認證功能可以防止偽造。

另外，雖然在此不圖示，但是藉由將半導體裝置設置到書籍、包裝容器類、記錄媒體、個人用品、食品類、衣物、生活用品類、電子設備等，可以實現檢查系統等的系統的效率化。另外，藉由將半導體裝置設置到交通工具類，可以防止對其的偽造或偷竊。另外，藉由將半導體裝置嵌入到動物等生物中，可以容易識別各個生物。例如，藉由在家畜等生物中嵌入無線標籤，可以容易識別出生年、性別或種類等。

如上所述，因為上述實施方式的半導體裝置在施加諸如彎曲等的外力的情況下也可以降低諸如電晶體等的元件的損壞，所以可以將其設置於所有物品(包括生物)而使用。

實施方式8

在本實施方式中，對上述實施方式的半導體裝置的使用方式的一例進行說明。上述實施方式的半導體裝置從所製造的基板剝離而可以成為具有撓性的狀態。以下參照圖16A至16F對具有上述實施方式的半導體裝置的電子設備的具體例子進行說明。電子設備是指液晶顯示裝置、EL顯示裝置、電視裝置(也稱為電視機、電視接收機和薄型電視接收機)、移動電話等。

圖16A表示顯示器4101，它包括支撐台4102、顯示部4103。顯示部4103使用具有撓性的基板形成，從而可以實現分量輕且薄型的顯示器。另外，可以使顯示部4103彎曲，還可以從支撐台卸下且沿彎曲的牆安裝顯示器。將上述實施方式所示的半導體裝置用於顯示部4103或其周圍的驅動電路等的積體電路，可以製造半導體裝置的使用方式之一的具有撓性的顯示器。如此，可以將具有撓性的顯示器設置於平坦的面以及彎曲的部分，所以可以用於各種用途。

圖16B表示可捲曲的顯示器4202，它包括顯示部4201。將上述實施方式所示的半導體裝置用於顯示部4201或驅動電路等的積體電路，可以製造半導體裝置的使用方式之一的可以捲曲且薄型的大型顯示器。由於可捲曲的顯示器4202使用具有可撓性的基板形成，所以可以與顯示部4202一起折疊或捲曲而攜帶其。因此，即使可捲曲的顯示器4202為大型也可以以折疊或捲曲等的方式將其放入在包裏攜帶。

圖16C表示薄片型電腦4301，它包括顯示部4302、鍵盤4303、觸控板4304、外部連接埠4305、電源插頭4306等。將上述實施方式所示的半導體裝置用於顯示部4302、驅動電路或資訊處理電路等的積體電路，可以製造半導體裝置的使用方式之一的薄型或薄片型電腦。由於顯示器4302使用具有撓性的基板形成，所以可以實現分量輕且薄型的電腦。另外，在藉由薄片型電腦4301的主體部分設置收納空間可以將顯示部4302捲曲到主體來收納。此外，藉由將鍵盤4303設置為具有撓性，可以與顯示部4302同樣將其捲曲到薄片型電腦4301的收納空間來收納，而攜帶其變得方便。另外，在不使用此的情況下也藉由折疊來可以以不太占地方的方式收納。

圖16D表示具有20英寸至80英寸的大型顯示部的顯示裝置4400，它包括操作部的鍵盤4402、顯示部4401、揚聲器4403等。由於顯示部4401使用具有撓性的基板形成，所以可以卸下鍵盤4402並且折疊或捲曲顯示裝置4400而攜帶其。另外，可以以無線方式進行鍵盤4402和顯示部4401之間的連接，例如，可以沿彎曲的牆安裝顯示裝置4400並且使用鍵盤4402以無線方式操作顯示裝置4400。

在圖16D所示的例子中，將上述實施方式所示的半導體裝置用於顯示部4401、顯示部的驅動電路或控制顯示部和鍵盤之間的通訊的無線通訊電路等的積體電路。由此，可以製造半導體裝置的使用方式之一的薄型的大型顯示裝置。

圖16E表示電子書4501，它包括顯示部4502、操作鍵4503等。此外也可以將數據機安裝到電子書4501。另外，由於顯示部4502使用撓性基板形成，所以可以折彎或捲曲顯示部4502。因此，當攜帶其時也不太占地方。另外，顯示部4502可以顯示諸如文字等的靜態圖像以及動態圖像。

在圖16E所示的例子中，將上述實施方式所示的半導體裝置用於顯示部4502、驅動電路或控制電路等的積體電路。由此，可以製造半導體裝置的使用方式之一的薄型電子書。

圖16F表示IC卡4601，它包括顯示部4602、連接端子4603等。由於利用撓性基板將顯示部4602製造為分量輕且薄型的薄片狀，因此可以將其貼合到卡表面上而形成。當IC卡可以在無接觸地接收資料的情況下，在顯示部4602上顯示從外部獲得的資訊。

在圖16F所示的例子中，將上述實施方式所示的半導體裝置用於顯示部4602或無線通訊電路等的積體電路。由此，可以製造半導體裝置的使用方式之一的薄型IC卡。

如上所述，藉由將上述實施方式的半導體裝置用於電子設備，可以製造可以將其彎曲的電子設備。在對電子設備施加諸如彎曲等的外力的情況下也可以使在電子設備的厚度方向上的中立面位於可以抑制在半導體膜106中產生應力的區域。因此，在對電子設備施加彎曲等的外力的情況下，也可以抑制在半導體膜106中產生的應力。從而，可以降低半導體膜106的損傷，並且可以實現電子設備的成品率或可靠性的提高。

如上所述，本發明的應用範圍非常廣泛，而可以將其用於所有領域的電子設備或資訊顯示單元。

實施例1

在本實施例中，進行計算來證驗(模擬)在對根據實施方式1的半導體裝置施加諸如彎曲等的外力的情況下產生於半導體膜的應力分佈。並且，以下表示根據所得到的應力分佈進行計算來證驗可以抑制產生於半導體膜的應力的第一加強膜及第二加強膜的最合適的厚度的結果。

為了求第一加強膜及第二加強膜的最合適的厚度，對第一加強膜的厚度和第二加強膜的厚度的組合作各種各樣的變換，並且進行模擬四點彎曲試驗的有限元法分析(analysis by a finite element method)求產生於半導體裝置的應力分佈。根據求出來的應力分佈求產生於半導體膜(尤其為通道形成區域)的米塞斯等效應力的最大值。注意，在本說明書中所規定的米塞斯等效應力是指藉由將根據一般使用的電腦模擬求出來的各方向的應力轉換為標量來可求出來的值。

利用諸如應力分析軟體等的一般使用的電腦模擬可以求出產生於半導體裝置的應力分佈。根據構成半導體裝置的零部件製造分析模型，並且對電腦的應力分析軟體輸入分析模型的各零部件的尺寸、形狀、楊氏模量、泊松比、負荷等的參量而分析將其彎曲等的影響使什麼樣的應力分佈產生於各個零部件。在此所述的零部件除了絕緣膜、加強膜、半導體膜、閘極絕緣膜、閘電極等的上述的零部件以外還包括構成半導體裝置的所有要素。在本實施例中，作為應力分析軟體使用商品名稱為“ANSYS”(CYBERNET SYSTEMS CO.,LTD.製造)的軟體。

圖17表示用於計算的分析模型。

作為用作緩衝層的絕緣膜202，假定氧氮化矽(厚度為200nm)。將絕緣膜202上的第一加強膜203設定為氮化矽(厚度分別設定為0nm、50nm、100nm、150nm、200nm、400nm的條件)。另外，將絕緣膜204設定為氧氮化矽(厚度100nm)，並且以覆蓋絕緣膜202及加強膜203的方式層疊此。將島狀半導體膜206設定為矽(厚度為66nm)，將閘極絕緣膜207設定為氧化矽(厚度為20nm)，並且將用作閘電極的導電膜208設定為鎢(厚度為100nm)。另外，將第二加強膜209設定為氮化矽(厚度分別設定為0nm、100nm、150nm、200nm、400nm的條件)，將層間絕緣膜210設定為氧氮化矽(厚度為1.5μm)，將用作源電極或汲電極的導電膜211設定為鋁(厚度為700nm)，並且將絕緣膜212設定為聚醯亞胺(厚度為1.5μm)。半導體裝置的外部尺寸為50μm×3.32μm。注意，為了將計算簡化，省略薄片(或基板)而進行計算。

表1表示用於計算的零部件的楊氏模量和泊松比。

另外，假定如下四點彎曲：將圖17的支點213設置在離模擬模型的兩端有8μm的地點，並且如箭頭214所示對模擬模型施加0.05N的負荷。

圖18A至19B表示使用分析軟體進行有限元法分析來產生於半導體裝置的應力分佈。圖18A表示不設置第一加強膜及第二加強膜的情況，並且圖18B表示設置第一加強膜及第二加強膜的情況。另外，圖19A表示只設置第一加強膜的情況，並且圖19B表示只設置第二加強膜的情況。注意，至於應力分佈，顏色越濃的部分表示越高的應力值。

根據有限元法求出來的應力依賴於模型的結構，並且其包括各種性質的應力。於是，在本實施例中，使用米塞斯等效應力評價根據有限元法的計算結果的應力。另外，對產生於薄膜電晶體的應力使用通道形成區域206a的米塞斯等效應力的最大值進行評價，其中考慮膜中的損傷的可能性而注目通道形成區域206a的應力。

在表2中，使用米塞斯等效應力的最大值表示產生於通道形成區域206a的應力。

圖20A至21B表示使用有限元法求出來的通道形成區域的應力分佈。在圖20A至21B中，擴大通道形成區域而表示此，並且至於應力分佈顏色越濃的部分表示越高的應力值。注意，在此沒表示除了半導體膜206以外的應力分佈。

圖20A表示在不設置第一加強膜203及第二加強膜209(第一加強膜的厚度為0nm，並且第二加強膜的厚度為0nm)的情況下產生於通道形成區域的應力分佈。可以確認到在通道形成區域的下方的中央部中產生高應力。這表示半導體裝置的中立面的位置存在於閘電極一側。此時的米塞斯等效應力的最大值為44MPa。

圖20B表示在設置第一加強膜及第二加強膜(第一加強膜的厚度為100nm，並且第二加強膜的厚度為300nm)的情況下產生於通道形成區域的應力分佈。可以確認到在設置第一加強膜及第二加強膜的情況下在通道形成區域中不產生30MPa或更高的應力。這是因為與圖20A的情況相比半導體裝置的中立面的位置移動到第一加強膜203一側。此時的米塞斯等效應力的最大值為27MPa，而與圖20A相比可以降低大約40%的應力。

圖21A表示在只設置第一加強膜(第一加強膜的厚度為100nm)的情況下產生於通道形成區域的應力分佈。因為在只設置第一加強膜203的情況下，半導體裝置的中立面的位置移動到與圖20B的情況相比更近於第一加強膜203一側，所以在通道形成區域的上端部中產生高應力。此時的米塞斯等效應力的最大值為56MPa。

圖21B表示在只設置第二加強膜(第二加強膜的厚度為300nm)的情況下產生於通道形成區域的應力分佈。因為在只設置第二加強膜的情況下，半導體裝置的中立面的位置移動到與圖20A的情況相比近於閘電極一側，所以在通道形成區域的下方的中央部中產生高應力。此時的塞斯等效應力的最大值為49MPa。

當對於圖20A所示的不設置有第一加強膜及第二加強膜的情況和圖20B所示的設置有第一加強膜及第二加強膜的情況，比較產生於通道形成區域的應力分佈時，可以降低40%的米塞斯等效應力。這是因為藉由在半導體膜的上下設置加強膜，可以使半導體裝置中的中立面的位置起變化，而抑制產生於通道形成區域的應力。

另外，確認到如下事實，即如圖21A及21B所示，在只設置第一加強膜或第二加強膜的情況下，與不設置有加強膜的情況相比，產生於通道形成區域的應力有時增大，而不一定可以抑制產生於通道形成區域的應力。

根據分析結果確認到如下事實，即因為在不設置第一加強膜及第二加強膜的情況下產生的塞斯等效應力的最大值為44MPa，所以將第一加強膜的厚度設定為50nm至200nm的範圍內，並且將第二加強膜的厚度設定為100nm至400nm的範圍內即可。另外，也確認到在第二加強膜的厚度比第一加強膜的厚度厚的情況下，可以降低米塞斯等效應力的最大值。進而，也確認到在第一加強膜的厚度和第二加強膜的厚度的比率(第一加強膜的厚度/第二加強膜的厚度)為1/2或更小的情況下也可以降低米塞斯等效應力的最大值。

如上所述，藉由中間夾著半導體膜設置由其楊氏模量與半導體膜的楊氏模量相比較高的材料形成的加強膜，可以在半導體裝置的厚度方向上使中立面位於可以抑制在半導體膜中產生應力的區域。就是說，可以使半導體裝置的中立面位於對半導體裝置最好的區域。因此，在對半導體裝置施加諸如彎曲等的外力的情況下也可以抑制在半導體膜中產生應力。從而，可以降低電晶體等的元件的損傷，並且可以實現半導體裝置的成品率或可靠性的提高。

本申請基於2007年12月3日在日本專利局申請的日本專利申請序列號2007-312163而製作，所述申請內容包括在本說明書中。

80．．．半導體裝置

81．．．高頻電路

82．．．電源電路

83．．．重定電路

84．．．時鐘產生電路

85．．．資料解調電路

86．．．資料調變電路

87．．．控制電路

88．．．存儲電路

89．．．天線

91．．．碼提取電路

92．．．碼判定電路

93．．．CRC判定電路

94．．．輸出單元電路

100a．．．薄膜電晶體

100b．．．薄膜電晶體

101．．．基板

102．．．絕緣膜

103．．．加強膜

104．．．絕緣膜

106．．．半導體膜

106a．．．通道形成區域

106b．．．雜質區域

106c．．．雜質區域

107．．．閘極絕緣膜

108．．．導電膜

109．．．加強膜

110．．．絕緣膜

111．．．導電膜

112．．．絕緣膜

114．．．加強膜

120．．．基板

121．．．剝離層

122．．．導電膜

123．．．導電膜

124．．．開口部

125．．．加強膜

126．．．薄片

127．．．薄片

128．．．雜質區域

129．．．絕緣膜

130．．．絕緣膜

133．．．加強膜

134．．．元件形成層

140．．．半導體裝置

141．．．積體電路

142．．．導電層

143．．．絕緣膜

144．．．基板

145．．．導電粒子

146．．．樹脂

147．．．導電層

202．．．絕緣膜

203．．．加強膜

204．．．絕緣膜

206．．．半導體膜

206a．．．通道形成區域

207．．．閘極絕緣膜

208．．．導電膜

209．．．加強膜

210．．．層間絕緣膜

211．．．導電膜

212．．．絕緣膜

213．．．支點

214．．．箭頭

3001．．．簽條襯紙

3002．．．半導體裝置

3003．．．IC簽條

3004．．．箱子

3011．．．IC標籤

3012．．．半導體裝置

3021．．．IC卡

3022．．．半導體裝置

3031．．．無記名債券

3032．．．半導體裝置

3200．．．讀取/寫入器

3210．．．顯示部

3220．．．貨物

3230．．．半導體裝置

3240．．．讀取/寫入器

3250．．．半導體裝置

3260．．．商品

4101．．．顯示器

4102．．．支撐台

4103．．．顯示部

4201．．．顯示部

4202．．．顯示器

4301．．．電腦

4302．．．顯示部

4303．．．鍵盤

4304．．．觸控板

4305．．．外部連接埠

4306．．．電源插頭

4400．．．顯示裝置

4401．．．顯示部

4402．．．鍵盤

4403．．．揚聲器

4501．．．電子書

4502．．．顯示部

4503．．．操作鍵

4601．．．IC卡

4602．．．顯示部

4603．．．連接端子

在附圖中：

圖1A至1C為表示半導體裝置的一例的圖；

圖2為表示半導體裝置的一例的圖；

圖3為表示半導體裝置的一例的圖；

圖4A至4E為表示半導體裝置的製造方法的一例的圖；

圖5A至5C為表示半導體裝置的製造方法的一例的圖；

圖6A及6B為表示半導體裝置的製造方法的一例的圖；

圖7A及7B為表示半導體裝置的一例的圖；

圖8A至8D為表示半導體裝置的製造方法的一例的圖；

圖9A及9B為表示半導體裝置的一例的圖；

圖10A及10B為表示半導體裝置的一例的圖；

圖11為表示半導體裝置的一例的圖；

圖12A至12C為表示半導體裝置的一例的圖；

圖13A至13D為說明可以用於半導體裝置的天線的圖；

圖14A至14C為表示半導體裝置的區塊圖的一例及使用方式的一例的圖；

圖15A至15E為表示半導體裝置的使用方式的一例的圖；

圖16A至16F為表示半導體裝置的使用方式的一例的圖；

圖17為說明用於模擬的模型的圖；

圖18A及18B為根據模擬求出來的半導體裝置的應力分佈圖；

圖19A及19B為根據模擬求出來的半導體裝置的應力分佈圖；

圖20A及20B為根據模擬求出來的通道形成區域的應力分佈圖；

圖21A及21B為根據模擬求出來的通道形成區域的應力分佈圖。