JP6513291B2 - メモリアレイ及び論理デバイスを形成する方法 - Google Patents
メモリアレイ及び論理デバイスを形成する方法 Download PDFInfo
- Publication number
- JP6513291B2 JP6513291B2 JP2018519036A JP2018519036A JP6513291B2 JP 6513291 B2 JP6513291 B2 JP 6513291B2 JP 2018519036 A JP2018519036 A JP 2018519036A JP 2018519036 A JP2018519036 A JP 2018519036A JP 6513291 B2 JP6513291 B2 JP 6513291B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming
- conductive layer
- area
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 112
- 239000000758 substrate Substances 0.000 claims description 140
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 86
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 230000000873 masking effect Effects 0.000 description 9
- 239000012212 insulator Substances 0.000 description 7
- 239000007943 implant Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
［関連出願］
本出願は、参照により本明細書に組み込まれる、２０１５年１０月１２日出願の米国仮出願第６２／２４０，３８９号の利益を主張するものである。
本出願は、参照により本明細書に組み込まれる、２０１５年１０月１２日出願の米国仮出願第６２／２４０，３８９号の利益を主張するものである。
本発明は、不揮発性フラッシュメモリデバイスに関し、より具体的には、コア及び高圧論理デバイスと同じチップの上に埋め込まれるフラッシュメモリのアレイに関する。
分割ゲート不揮発性メモリデバイスは、当技術分野において公知である。例えば、米国特許第７，９２７，９９４号は、分割ゲート不揮発性メモリセルを開示している。現在、低圧論理デバイス（コアデバイス）及びより高圧の論理デバイス（ＨＶデバイス）などの他の論理デバイスと同じチップの上に、不揮発性フラッシュメモリセルを形成することが既知である。高Ｋ金属材料からのメモリセルゲート及び／又は論理デバイスのゲート（ＨＫＭＧ−金属層の下の高Ｋ誘電体層）の作製も既知である。しかしながら、別々のマスキング及び処理工程は、典型的には、メモリセル、コアデバイス、及びＨＶデバイスを別々に形成するのに使用され、基板の１つのエリアにおいてデバイスを形成するための処理工程は、基板の他のエリアにおいて形成されるデバイスに悪影響を与え得る。
本発明は、相互の影響を最小化し、かつフラッシュメモリと論理／ＨＶデバイスとの間で適合性となるように、論理デバイスと同じチップの上に分割ゲート不揮発性メモリデバイスを形成するための技法である。
上記問題及び必要性は、メモリデバイスを形成する方法によって解決され、この方法は、メモリアレイエリア、コアデバイスエリア、及びＨＶデバイスエリアを有する半導体基板を提供することと、メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、基板の上方に、かつ基板から絶縁されている、第１の導電層を形成することと、メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、第１の導電層の上方に、かつ第１の導電層から絶縁されている、第２の導電層を形成することと、メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、第２の導電層の上方に、第１の絶縁層を形成することと、メモリアレイエリアにおいて、第１の絶縁層並びに第１及び第２の導電層の部分を通してエッチングして、スタックの対を形成することであって、スタックの各々が、第１の導電層のブロックの上方に、かつ第１の導電層のブロックから絶縁されている、第２の導電層のブロックを含む、エッチングすることと、基板においてソース領域を形成することであって、ソース領域の各々が、スタックの対のうちの１つのスタックの間に配置される、形成することと、メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、第３の導電層を形成することと、コアデバイス及びＨＶデバイスエリアから第３の導電層を除去することと、メモリアレイにおいて、第３の導電層の上方に、かつコアデバイス及びＨＶデバイスエリアにおいて、第１の導電層の上方に、第２の絶縁層を形成することと、第１及び第２の絶縁層、並びに第１及び第２の導電層を、コアデバイス及びＨＶデバイスエリアから除去することと、コアデバイス及びＨＶデバイスエリアにおいて、基板の上方に配置され、かつ基板から絶縁されている、導電ゲートを形成することと、メモリアレイエリアにおいて、第２の絶縁層を除去することと、第３の導電層の部分を除去して、スタックの対に隣接し、かつスタックの対から絶縁されている、第３の導電層のブロックを形成することと、メモリアレイエリアにおいて、第３の導電層のブロックに隣接する基板において、ドレイン領域を形成することと、コアデバイス及びＨＶデバイスエリアにおいて、導電ゲートに隣接する基板において、第２のソース及び第２のドレイン領域を形成することと、を含む。
メモリデバイスを形成する方法は、メモリアレイエリア、コアデバイスエリア、及びＨＶデバイスエリアを有する半導体基板を提供することと、メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、基板の上方に、かつ基板から絶縁されている、第１の導電層を形成することと、メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、第１の導電層の上方に、かつ第１の導電層から絶縁されている、第２の導電層を形成することと、メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、第２の導電層の上方に、第１の絶縁層を形成することと、メモリアレイエリアにおいて、第１の絶縁層並びに第１及び第２の導電層の部分を通してエッチングして、スタックの対を形成することであって、スタックの各々が、第１の導電層のブロックの上方に、かつ第１の導電層のブロックから絶縁されている、第２の導電層のブロックを含む、エッチングすることと、基板においてソース領域を形成することであって、ソース領域の各々が、スタックの対のうちの１つのスタックの間に配置される、形成することと、メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、第３の導電層を形成することと、コアデバイス及びＨＶデバイスエリアから第３の導電層を除去することと、メモリアレイにおいて、第３の導電層の上方に、かつコアデバイス及びＨＶデバイスエリアにおいて、第１の導電層の上方に、第２の絶縁層を形成することと、第１及び第２の絶縁層、並びに第１及び第２の導電層を、コアデバイス及びＨＶデバイスエリアから除去することと、コアデバイス及びＨＶデバイスエリアにおいて、基板の上方に配置され、かつ基板から絶縁されている、第４の導電層を形成することと、メモリアレイエリアにおいて、第２の絶縁層を除去することと、第３の導電層の部分を除去して、スタックの対に隣接し、かつスタックの対から絶縁されている、第３の導電層のブロックを形成することと、第４の導電層の部分を除去して、コアデバイス及びＨＶデバイスエリアにおいて、基板の上方に配置され、かつ基板から絶縁されている、導電ゲートを形成することと、メモリアレイエリアにおいて、第３の導電層のブロックに隣接する基板において、ドレイン領域を形成することと、コアデバイス及びＨＶデバイスエリアにおいて、導電ゲートに隣接する基板において、第２のソース及び第２のドレイン領域を形成することと、を含む。
本発明の他の目的及び特徴は、明細書、請求項、添付図面を精読することによって明らかになるであろう。
本発明は、同じチップの上にメモリアレイ、コア、及びＨＶデバイスを並行して形成することにおける改善されたプロセスである。このプロセスにおいて、基板のコア及びＨＶデバイス部分において、メモリデバイスを形成する際に使用される材料層のうちのいくつかを、より長く形成及び保持することによって、かつコア及びＨＶデバイスの形成の最中に絶縁でメモリアレイを被覆することによって、メモリアレイ形成処理が、より低いマスク数でコア及びＨＶデバイスを形成することとより適合性となるということが発見されている。現在、メモリ及び論理デバイスのサイズは縮小しており、かつプロセスはより複雑になっているため、サーマルバジェットを最小化すること、互いに対する影響を低下させること、及び類似のトポロジを得ることが、埋め込まれたプロセスにおいて重要になる。本発明は、より良好な適合性を有するこれらのプロセス及び結果を提示し得る。
このプロセスは、半導体基板１０（例えば、ｐ型基板）において分離領域１２（すなわち、ＳＴＩ）を形成することから始まる。分離領域１２は、図１に例解されるような３つのエリア（メモリセルが形成されることになるメモリアレイエリア１４、コア論理デバイスが形成されることになるコアデバイスエリア１６、及びＨＶ論理デバイスが形成されることになるＨＶデバイスエリア１８）に基板を分割する。図１におけるＳＴＩ分離は、当技術分野において周知であり、更に説明しない。
メモリセルを形成するプロセスは、図２Ａ〜１４Ａ（ワード線（ＷＬ）方向における基板１０ａのメモリアレイエリア１４部分の断面図を含む）、及び図２Ｂ〜１４Ｂ（ＷＬ方向と直交するビット線（ＢＬ）方向における基板１０ａのメモリアレイエリア１４部分の断面図を含む）に示される。コアデバイスを形成するプロセスは、図２Ｃ〜１４Ｃ（基板１０ｂのコアデバイスエリア１６部分の断面図を含む）に示される。ＨＶデバイスを形成するプロセスは、図２Ｄ〜１４Ｄ（基板１０ｃのＨＶデバイスエリア１８部分の断面図を含む）に示される。
酸化物層２０は、基板表面上に形成される。窒化物層２２は、酸化物層２０の上に形成される。酸化物層２４などのハードマスク絶縁体（ＨＭ）は、窒化物層２２の上に形成される。図２Ａ〜２Ｄに示されるように、これらの３つの層は、３つの基板エリア１０ａ、１０ｂ、及び１０ｃのすべてにおいて形成される。フォトリソグラフィマスキング工程を実施して、基板１０のある特定のエリアの上方にフォトレジストを選択的に形成し、異方性酸化物、窒化物、及びシリコンエッチングを使用して露出された部分をエッチングして、酸化物２４、窒化物２２、及び酸化物２０を通してシリコン基板１０内に延在する溝２６を形成する。これらの溝２６は、３つの基板エリア１０ａ〜１０ｃのすべてにおいて形成される。得られる構造は、図３Ａ〜３Ｄに示される。
酸化物のライナ層２８は、溝２６のシリコン壁に沿って形成される。酸化物は、その構造の上方に形成され、溝２６をＳＴＩ酸化物絶縁３０で充填する酸化物化学機械研磨エッチング（ＣＭＰ）をその後に行う。窒化物及び酸化物エッチングを使用して、酸化物層２４及び２０、並びに窒化物層２２を除去する。酸化物層３２（ＦＧ酸化物）は、ＳＴＩ酸化物スタック３０の間で、露出されたシリコン表面上に形成される。ポリシリコン層３４（ＦＧポリ）は、その構造の上方に堆積され、ポリインプラントをその後に行うか、又はその場でドープされるポリ、インプラントアニール、及びポリＣＭＰ（ＳＴＩ酸化物３０を研磨停止剤として使用して）をその後に行う。ＳＴＩ酸化物３０及びＦＧポリ３４は、また、自己整合されたＳＴＩプロセスを使用して形成され得、ＦＧポリは、ＳＴＩエッチングの最中に画定され、従来のリソグラフィを使用して、ＦＧポリを画定する。得られる構造は、図４Ａ〜４Ｄに示される。
次いで、ゲート絶縁体３６は、その構造の上方に形成される。好ましくは、絶縁体３６は、酸化物、窒化物、及び酸化物副層（ＯＮＯ）を有する複合絶縁体である。ポリシリコン（ＣＧポリ）３８の層は、その構造の上方に堆積される。それは、好ましくは、インプラント及びアニールに供され、又はその場でドープされたポリが使用され得る。酸化物、窒化物、又は両方の複合物などのハードマスク絶縁体（ＨＭ）４０は、ＣＧポリの上方に形成される。バッファ酸化物は、任意に追加され得る。この工程を通して、酸化物３２、ポリ３４、ＯＮＯ ３６、ポリ３８、及びＨＭ絶縁体４０の層は、３つの基板エリア１０ａ〜１０ｃすべてにおいて形成された。次いで、フォトリソグラフィマスキング工程を使用して、フォトレジストで、メモリアレイエリア１４の部分、並びにコア及びＨＶデバイスエリア１６／１８のすべてを選択的に被覆する。次いで、一連の酸化物、窒化物、及びポリエッチングを使用して、メモリアレイエリア１４において、バッファ酸化物（使用される場合）、ＨＭ絶縁体４０、ポリ３８、及びＯＮＯ ３６の露出された部分、並びにポリ３４の頂点部分を除去する。このエッチングは、メモリアレイエリア１４におけるメモリスタック構造Ｓ１及びＳ２の対（それらは、メモリセルの対を最終的に形成することになる）、並びに制御ゲート及びソースラインストラッピングのために使用され得る付加構造４１を残す。得られる構造は、図５Ａ〜５Ｄに示される（フォトレジスト除去の後）。スタック層４０／３８／３６／３４は、コア及びＨＶデバイスエリア１６／１８に留まることに留意されたい。
酸化物堆積を実施して、メモリアレイエリア１４のメモリスタックＳ１及びＳ２において、ＣＧポリ３８の露出された側壁の上に酸化物４２を形成する。窒化物堆積及びエッチングを実施して、メモリアレイエリア１４のメモリスタックＳ１及びＳ２の側に沿って、窒化物のスペーサ４４を形成する。酸化物堆積及びエッチングを実施して、メモリアレイエリア１４のメモリスタックＳ１及びＳ２の上の窒化物スペーサ４４に沿って、酸化物のスペーサ４６を形成する。代替的に、酸化物又は窒化物スペーサのみ、又は複合酸化物／窒化物スペーサが使用され得る。フォトリソグラフィマスキング工程を実施して、メモリスタックＳ１及びＳ２の内側エリアを被覆する（すなわち、スタックの間のエリアであり、本明細書では「内側スタック領域」と称される）。酸化物エッチングを実施して、メモリスタックＳ１及びＳ２の外側（すなわち、スタックＳ１及びＳ２の各対の外側部分のそれらのエリアであり、本明細書では「外側スタック領域」と称される）で、酸化物スペーサ４６を除去する。得られる構造は、図６Ａ〜６Ｄに示される（フォトレジスト除去の後）。これらの工程は、浮遊ゲート先端を形成して、セル消去動作において消去を容易にすることである。それらは任意であり、省略され得る。代替的に、浮遊ゲート先端は、消去ゲート及びワード線に面する両方の縁の上（すなわち、内側スタック領域と外側スタック領域との両方の上）に形成され得る。
異方性ポリエッチングを実施して、メモリアレイエリア１４において、内部と外側スタック領域との両方においてＦＧポリ層３４の露出された部分を除去し、制御ゲートポリブロック３８の下にポリブロック３４を残し、それらはそれぞれメモリデバイスの浮遊ゲート及び制御ゲートになる。酸化物スペーサ４８は、次いで、外側スタック領域において形成され、酸化物スペーサ４６は、内側スタック領域において増強される（例えば、高温化学気相酸化物堆積−ＨＴＯ及び酸化物エッチングによって）。得られる構造は、図７Ａ及び７Ｂに示される（コア及びＨＶエリアは、図７Ｃ及び７Ｄに示されるように、未変化のままである）。
マスキング工程を実施して、メモリアレイエリア１４の外側スタック領域の上に、かつコア及びＨＶエリア１６／１８の上に、フォトレジスト５０を形成する（メモリアレイエリア１４の内側スタック領域を露出されたままにして）。次いで、インプラント工程を実施して、図８Ａ〜８Ｄに示されるように、内側スタック領域の下に露出された基板においてソース領域５２を形成し、フォトレジスト５０は残りの構造を保護する。次いで、湿酸化物エッチングを使用して、内側スタック領域において酸化物スペーサ４６を除去する。フォトレジスト５０が除去された後、トンネル酸化物堆積を使用して、その構造の上に酸化物５４の層を形成する。マスキング工程を実施して、外側スタック領域以外のその構造の上にフォトレジスト５６を形成する。次いで、酸化物エッチングを実施して、外側スタック領域において露出された酸化物５４を除去する。得られる構造は、図９Ａ〜９Ｄに示される。
次いで、フォトレジスト５６が除去される。次いで、酸化工程を実施して、外側スタック領域において基板表面上にＷＬ酸化物５８を形成し、内側スタック領域において基板表面上にソース酸化物６０を形成する。ポリシリコン６２（ＷＬポリ）の層は、その構造の上方に堆積される。ポリＣＭＰエッチングは、エッチング停止剤としてＨＭ層を使用して実施され、更にポリエッチングを使用して、必要な場合、ＷＬポリ６２の頂点をエッチングし、コア及びＨＶデバイスエリア１６／１８からポリ層を除去して、メモリアレイエリア１４の内側及び外側スタック領域においてのみＷＬポリ６２を残す。図１０Ａ〜１０Ｄに示されるように、バッファ絶縁層６４は、その構造の上方に堆積される。この層６４は、コア及びＨＶ処理工程の最中にメモリアレイを保護するために形成される。層６４は、酸化物又は窒化物単独、又はそのような絶縁膜の組み合わせであり得る。この点まで、コア及びＨＶデバイスエリア１６／１８におけるＨＭ層４０（及びその下にあるＣＧポリ３８、ＯＮＯ層３６など）は、前述のメモリセル処理工程からそれらのエリアを保護した。バッファ層６４は、ここで、後に続く最初の論理デバイス処理工程からメモリアレイエリア１４を保護することになる。
フォトリソグラフィプロセスを使用して、フォトレジストでメモリアレイエリア１４を被覆するが、コア及びＨＶデバイスエリア１６／１８を露出されたままにする。次いで、一連の窒化物、酸化物、及びポリエッチングを実施して、コア及びＨＶデバイスエリア１６／１８からすべての窒化物、酸化物、及びポリ層を除去し、むき出しの基板表面及びＳＴＩ絶縁領域３０を残す。フォトレジスト除去の後、一連のマスキング工程及びインプラント工程を実施して、コアデバイスエリア１６における基板１０においてＰウェル６６及びＮウェル６８を形成し、ＨＶデバイスエリア１８における基板１０においてＨＰウェル７０及びＨＮウェル７２を形成する。次いで、酸化工程を使用して、コア及びＨＶデバイスエリア１６／１８において、露出されたシリコン基板表面上にＨＶ酸化物層７４を形成する。得られる構造は、図１１Ａ〜１１Ｄに例解される。
フォトリソグラフィプロセスを使用して、フォトレジストでＨＶデバイスエリア１８及びメモリアレイエリア１４を被覆するが、コアデバイスエリア１６を露出されたままにする。酸化物エッチングを使用して、コアデバイスエリア１６からＨＶ酸化物層７４を除去する。フォトレジスト除去の後、コアゲート酸化を使用して、コアデバイスエリア１６において基板の上に酸化物層７６を形成する。これは、コアデバイスエリア１６においてよりもＨＶデバイスエリア１８において厚い基板上で酸化物層をもたらす。次いで、ポリ層は、その構造の上方に形成される。フォトリソグラフィプロセスを使用して、コアデバイス及びＨＶデバイスエリア１６／１８の選択領域においてフォトレジストを形成する（メモリアレイエリア１４は露出されたままにされる）。ポリエッチングは、コア及びＨＶデバイスエリア１６／１８においてポリブロック７８を残した後に行う。得られる構造は、図１２Ａ〜１２Ｄに示される（フォトレジスト除去の後）。
酸化物エッチングを使用して、メモリアレイエリア１４において酸化物層６４を除去する。コア及びＨＶデバイスエリア１６／１８は、この工程のためにフォトレジストでマスキングされ得る。次いで、フォトリソグラフィマスキング工程を実施して、メモリアレイエリア１４の外側スタック領域の選択部分を除いてフォトレジストでその構造を被覆する。次いで、ポリエッチングを使用して、ポリシリコン６２の露出された部分を除去し、（外側スタック領域において）各スタックＳ１及びＳ２に隣接するＷＬポリブロック６２ａを残し、（内側スタック領域において）各スタックＳ１とＳ２との間にポリブロック６２ｂを残す。次いで、マスク及びインプラントプロセスを実施して、ポリブロック６２ａに隣接するメモリアレイエリア１４においてドレイン領域８０を形成し、ポリブロック７８に隣接するコア及びＨＶエリア１６／１８においてソース／ドレイン領域８２／８４を形成する。得られる構造は、図１３Ａ〜１３Ｄに例解される（フォトレジスト除去の後）。
次いで、ポストエンド処理を実施して、この処理は、露出されたポリシリコン及び基板表面上に、側面絶縁スペーサ８６、ケイ化物８８を形成することと、構造の上方に保護絶縁層９０を形成することと、絶縁９２で構造を被覆することと、絶縁９２を通してホール又は溝を形成して、メモリセルドレイン領域、並びに論理デバイスのソース、ドレイン、及びゲートを露出することと、導電材料（すなわち、任意の適切な金属）でホール又は溝を充填して、垂直方向に延在する接点９４、及び水平方向に延在する接触線９６を形成することと、を含む。最終構造は、図１４Ａ〜１４Ｄに示される。
メモリアレイエリア１４において、メモリセルの対が形成され、各メモリセルは、浮遊ゲート３４、ワード線ゲート６２ａ、制御ゲート３８、消去ゲート６２ｂ、ソース５２、及びドレイン８０を含み、チャネル領域９８は、ソース５２とドレイン８０との間で延在し、チャネル領域９８の第１の部分は、浮遊ゲート３４によって制御され、チャネル領域９８の第２の部分は、ワード線ゲート６２ａによって制御される。コア及びＨＶデバイスエリア１６／１８において、論理デバイスは、ゲート７８、ソース８２、及びドレイン８４を各々含む。ＨＶデバイスエリア１８における論理デバイスは、コアデバイスエリア１６と比較してゲート７８の下のより厚い酸化物層７４、及びより深いソース／ドレイン接合８２／８４のため、より高い電圧で動作し得る。
図１５〜１７は、図１１Ａ〜１１Ｄにおける構造から始まる代替の実施形態を例解する。図１５Ａ〜１５Ｄに示すように、コア及びＨＶデバイスエリア１６／１８においてポリ層を形成する後であるが、その選択的な除去によりゲート７８を形成する前に、コア及びＨＶデバイスエリア１６／１８は、フォトレジスト１００で被覆され、メモリアレイエリア１４を露出されたままにする。次いで、酸化物エッチングを実施して、メモリアレイエリア１４から酸化物６４を除去する。フォトレジスト１００が除去された後、別のマスキング工程を実施して、メモリアレイエリア１４においてスタックの対の間のエリア以外は、フォトレジストで構造を被覆する。次いで、ポリエッチングを使用して、メモリアレイエリアにおいてスタックの対の間でポリ層の部分を除去して、図１６Ａ〜１６Ｄに示されるように、ＷＬゲート６２ａをもたらす（フォトレジスト除去の後）。次いで、図１７Ａ〜１７Ｄに示されるように、論理ポリマスク工程を実施して、コア及びＨＶデバイスエリア１６／１８のある特定の部分以外の構造を被覆し、次いで、ポリエッチングを実施して、コア及びＨＶデバイスエリア１６／１８においてゲート７８を形成する。次いで、（コア及びＨＶデバイスエリア、並びにメモリアレイエリアにおけるドレイン領域のソース／ドレイン領域を形成するための）インプラント、並びに（電気接点を形成するための）ポストエンド処理が、上述のように実施される。この代替のプロセスは、露出を最小化し、論理ゲートとＷＬゲート形成とをスワップすることによって、ＷＬゲート形成プロセスの最中に論理ゲートを保護する。論理デバイス処理が、ＳｉＧｅを含み、並びに／又は論理ゲート及びその下にある絶縁の一部若しくはすべてとして、ＨＫＭＧ材料（すなわち、金属の下の高Ｋ絶縁材料）を含むように更に修正される場合、この代替のプロセスもまた、有益である。
本発明は、上述の、及び本明細書に例解される実施形態（複数可）に限定されないことが理解されよう。例えば、本明細書で本発明に言及することは、任意の請求項又は請求項の用語の範囲を限定することを意図されておらず、その代わり、単に、１つ以上の最終的な請求項によって網羅され得る１つ以上の特徴に言及するものである。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。例えば、論理ゲート絶縁層７４／７６の一方又は両方は、高Ｋ材料ＨＫ（すなわち、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、又は他の十分な材料などの酸化物よりも大きい誘電率Ｋを有する）で形成され得る。ポリシリコン層及び要素（論理ゲート７８、ワード線ゲート６２ａ、消去ゲート６２ｂなど）のいずれも、金属ＭＧなどのポリシリコンの代わりに、任意の適切な導電材料で形成され得る。更に、すべての方法工程が例解又は特許請求される正確な順序で行われる必要はなく、むしろ任意の順序で本明細書に記載のメモリセル及び論理デバイスの適切な形成が可能である。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
本明細書で使用される場合、「の上方に（over）」及び「の上に（on）」という用語は両方とも、「の上に直接」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「の上に間接的に」（中間材料、要素、又は空間がそれらの間に配設される）を包括的に含むことに留意するべきである。同様に、「隣接する」という用語は、「直接隣接する」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「間接的に隣接する」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「に取り付けられた」は、「に直接取り付けられた」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「に間接的に取り付けられた」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「電気的に結合された」は、「に直接電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にない）、及び「間接的に電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にある）を含む。例えば、要素を「基板の上方に」形成することは、その要素を基板の上に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、並びにその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。
Claims (20)
- メモリデバイスを形成する方法であって、
メモリアレイエリア、コアデバイスエリア、及びＨＶデバイスエリアを有する半導体基板を提供することと、
前記メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、前記基板の上方に、かつ前記基板から絶縁されている、第１の導電層を形成することと、
前記メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、前記第１の導電層の上方に、かつ前記第１の導電層から絶縁されている、第２の導電層を形成することと、
前記メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、前記第２の導電層の上方に、第１の絶縁層を形成することと、
前記メモリアレイエリアにおいて、前記第１の絶縁層並びに前記第１及び第２の導電層の部分を通してエッチングして、スタックの対を形成することであって、前記スタックの各々が、前記第１の導電層のブロックの上方に、かつ前記第１の導電層のブロックから絶縁されている、前記第２の導電層のブロックを含む、エッチングすることと、
前記基板においてソース領域を形成することであって、前記ソース領域の各々が、前記スタックの対のうちの１つの前記スタックの間に配置される、形成することと、
前記メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、第３の導電層を形成することと、
前記コアデバイス及びＨＶデバイスエリアから前記第３の導電層を除去することと、
前記メモリアレイにおいて、前記第１の絶縁層及び前記第３の導電層の上方に、かつ前記コアデバイス及びＨＶデバイスエリアにおいて、前記第１の絶縁層の上方に、第２の絶縁層を形成することと、
前記第１及び第２の絶縁層、並びに前記第１及び第２の導電層を、前記コアデバイス及びＨＶデバイスエリアから除去することと、
前記コアデバイス及びＨＶデバイスエリアにおいて、前記基板の上方に配置され、かつ前記基板から絶縁されている、導電ゲートを形成することと、
前記メモリアレイエリアにおいて、前記第２の絶縁層を除去することと、
前記第３の導電層の部分を除去して、前記スタックの対に隣接し、かつ前記スタックの対から絶縁されている、前記第３の導電層のブロックを形成することと、
前記メモリアレイエリアにおいて、前記第３の導電層の前記ブロックに隣接する前記基板において、ドレイン領域を形成することと、
前記コアデバイス及びＨＶデバイスエリアにおいて、前記導電ゲートに隣接する前記基板において、第２のソース及び第２のドレイン領域を形成することと、を含む、方法。 - 前記第１の絶縁層が、酸化物、窒化物、又は酸化物と窒化物との複合物である、請求項１に記載の方法。
- 前記第２の絶縁層が、酸化物、窒化物、又は酸化物と窒化物との複合物である、請求項１に記載の方法。
- 前記第１の導電層、第２の導電層、及び第３の導電層が、ポリシリコンである、請求項１に記載の方法。
- 前記導電ゲートが、ポリシリコンである、請求項１に記載の方法。
- 前記導電ゲートが、金属である、請求項１に記載の方法。
- 前記導電ゲートが、高Ｋ材料によって前記基板から絶縁されている、請求項６に記載の方法。
- 前記コアデバイス及びＨＶデバイスエリアから前記第３の導電層を除去することが、
前記メモリアレイエリアから前記第３の導電層の頂点部分を除去して、前記スタックの対のうちの１つの前記スタックの間に各々配置された前記第３の導電層の複数のブロックをもたらすことを更に含む、請求項１に記載の方法。 - 前記ＨＶデバイスエリアにおける前記導電ゲートと前記基板との間の絶縁が、前記コアデバイスエリアにおける前記導電ゲートと前記基板との間の絶縁よりも厚い、請求項１に記載の方法。
- 前記導電ゲートを形成することが、
前記コアデバイス及びＨＶデバイスエリアにおいて、前記基板の上に直接第３の絶縁層を形成することと、
前記コアデバイスエリアにおいて、前記第３の絶縁層を除去することと、
前記コアデバイスエリアにおいて、前記基板の上に直接第４の絶縁層を形成することと、
前記ＨＶデバイスエリアにおいて、前記第３の絶縁層の上に直接、かつ前記コアデバイスエリアにおいて、前記第４の絶縁層の上に直接、前記導電ゲートを形成することと、を更に含み、
前記第３の絶縁層が、前記第４の絶縁層よりも厚い、請求項１に記載の方法。 - メモリデバイスを形成する方法であって、
メモリアレイエリア、コアデバイスエリア、及びＨＶデバイスエリアを有する半導体基板を提供することと、
前記メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、前記基板の上方に、かつ前記基板から絶縁されている、第１の導電層を形成することと、
前記メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、前記第１の導電層の上方に、かつ前記第１の導電層から絶縁されている、第２の導電層を形成することと、
前記メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、前記第２の導電層の上方に、第１の絶縁層を形成することと、
前記メモリアレイエリアにおいて、前記第１の絶縁層並びに前記第１及び第２の導電層の部分を通してエッチングして、スタックの対を形成することであって、前記スタックの各々が、前記第１の導電層のブロックの上方に、かつ前記第１の導電層のブロックから絶縁されている、前記第２の導電層のブロックを含む、エッチングすることと、
前記基板においてソース領域を形成することであって、前記ソース領域の各々が、前記スタックの対のうちの１つの前記スタックの間に配置される、形成することと、
前記メモリアレイ、コアデバイス、及びＨＶデバイスエリアにおいて、第３の導電層を形成することと、
前記コアデバイス及びＨＶデバイスエリアから前記第３の導電層を除去することと、
前記メモリアレイにおいて、前記第１の絶縁層及び前記第３の導電層の上方に、かつ前記コアデバイス及びＨＶデバイスエリアにおいて、前記第１の絶縁層の上方に、第２の絶縁層を形成することと、
前記第１及び第２の絶縁層、並びに前記第１及び第２の導電層を、前記コアデバイス及びＨＶデバイスエリアから除去することと、
前記コアデバイス及びＨＶデバイスエリアにおいて、前記基板の上方に配置され、かつ前記基板から絶縁されている、第４の導電層を形成することと、
前記メモリアレイエリアにおいて、前記第２の絶縁層を除去することと、
前記第３の導電層の部分を除去して、前記スタックの対に隣接し、かつ前記スタックの対から絶縁されている、前記第３の導電層のブロックを形成することと、
前記第４の導電層の部分を除去して、前記コアデバイス及びＨＶデバイスエリアにおいて、前記基板の上方に配置され、かつ前記基板から絶縁されている、導電ゲートを形成することと、
前記メモリアレイエリアにおいて、前記第３の導電層の前記ブロックに隣接する前記基板において、ドレイン領域を形成することと、
前記コアデバイス及びＨＶデバイスエリアにおいて、前記導電ゲートに隣接する前記基板において、第２のソース及び第２のドレイン領域を形成することと、を含む、方法。 - 前記第１の絶縁層が、酸化物、窒化物、又は酸化物と窒化物との複合物である、請求項１１に記載の方法。
- 前記第２の絶縁層が、酸化物、窒化物、又は酸化物と窒化物との複合物である、請求項１１に記載の方法。
- 前記第１の導電層、第２の導電層、及び第３の導電層が、ポリシリコンである、請求項１１に記載の方法。
- 前記第４の導電層が、ポリシリコンである、請求項１１に記載の方法。
- 前記第４の導電層が、金属である、請求項１１に記載の方法。
- 前記第４の導電層が、高Ｋ材料によって前記基板から絶縁される、請求項１６に記載の方法。
- 前記コアデバイス及びＨＶデバイスエリアから前記第３の導電層を除去することが、
前記メモリアレイエリアから前記第３の導電層の頂点部分を除去して、前記スタックの対のうちの１つの前記スタックの間に各々配置された前記第３の導電層の複数のブロックをもたらすことを更に含む、請求項１１に記載の方法。 - 前記ＨＶデバイスエリアにおける前記導電ゲートと前記基板との間の絶縁が、前記コアデバイスエリアにおける前記導電ゲートと前記基板との間の絶縁よりも厚い、請求項１１に記載の方法。
- 前記導電ゲートを形成することが、
前記コアデバイス及びＨＶデバイスエリアにおいて、前記基板の上に直接第３の絶縁層を形成することと、
前記コアデバイスエリアにおいて、前記第３の絶縁層を除去することと、
前記コアデバイスエリアにおいて、前記基板の上に直接第４の絶縁層を形成することと、
前記ＨＶデバイスエリアにおいて、前記第３の絶縁層の上に直接、かつ前記コアデバイスエリアにおいて、前記第４の絶縁層の上に直接、前記第４の導電層を形成することと、を更に含み、
前記第３の絶縁層が、前記第４の絶縁層よりも厚い、請求項１１に記載の方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562240389P | 2015-10-12 | 2015-10-12 | |
| US62/240,389 | 2015-10-12 | ||
| US15/264,457 US9673208B2 (en) | 2015-10-12 | 2016-09-13 | Method of forming memory array and logic devices |
| US15/264,457 | 2016-09-13 | ||
| PCT/US2016/052517 WO2017065938A1 (en) | 2015-10-12 | 2016-09-19 | Method of forming memory array and logic devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018534775A JP2018534775A (ja) | 2018-11-22 |
| JP6513291B2 true JP6513291B2 (ja) | 2019-05-15 |
Family
ID=58498896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018519036A Active JP6513291B2 (ja) | 2015-10-12 | 2016-09-19 | メモリアレイ及び論理デバイスを形成する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9673208B2 (ja) |
| EP (1) | EP3363039B1 (ja) |
| JP (1) | JP6513291B2 (ja) |
| KR (1) | KR101923874B1 (ja) |
| CN (1) | CN108140554B (ja) |
| TW (1) | TWI613796B (ja) |
| WO (1) | WO2017065938A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305892B (zh) * | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| CN107425003B (zh) | 2016-05-18 | 2020-07-14 | 硅存储技术公司 | 制造分裂栅非易失性闪存单元的方法 |
| WO2017200709A1 (en) * | 2016-05-18 | 2017-11-23 | Silicon Storage Technology, Inc. | Method of making split gate non-volatile flash memory cell |
| US10608090B2 (en) * | 2017-10-04 | 2020-03-31 | Silicon Storage Technology, Inc. | Method of manufacturing a split-gate flash memory cell with erase gate |
| US10714634B2 (en) * | 2017-12-05 | 2020-07-14 | Silicon Storage Technology, Inc. | Non-volatile split gate memory cells with integrated high K metal control gates and method of making same |
| US10877673B2 (en) | 2017-12-15 | 2020-12-29 | Microchip Technology Incorporated | Transparently attached flash memory security |
| US10424589B2 (en) * | 2018-02-13 | 2019-09-24 | Microchip Technology Incorporated | Floating gate spacer for controlling a source region formation in a memory cell |
| US10790292B2 (en) * | 2018-05-14 | 2020-09-29 | Silicon Storage Technology, Inc. | Method of making embedded memory device with silicon-on-insulator substrate |
| US10998325B2 (en) * | 2018-12-03 | 2021-05-04 | Silicon Storage Technology, Inc. | Memory cell with floating gate, coupling gate and erase gate, and method of making same |
| TW202301647A (zh) * | 2021-06-21 | 2023-01-01 | 聯華電子股份有限公司 | 可複寫記憶體陣列及其形成方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5242848A (en) | 1990-01-22 | 1993-09-07 | Silicon Storage Technology, Inc. | Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device |
| US6204159B1 (en) | 1999-07-09 | 2001-03-20 | Advanced Micro Devices, Inc. | Method of forming select gate to improve reliability and performance for NAND type flash memory devices |
| JP2003168749A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US6861698B2 (en) | 2002-01-24 | 2005-03-01 | Silicon Storage Technology, Inc. | Array of floating gate memory cells having strap regions and a peripheral logic device region |
| US6747310B2 (en) | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| KR100575333B1 (ko) * | 2003-12-15 | 2006-05-02 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리소자의 제조방법 |
| JP4705771B2 (ja) * | 2004-08-30 | 2011-06-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US20060154421A1 (en) * | 2005-01-12 | 2006-07-13 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device having notched gate MOSFET |
| KR100594325B1 (ko) | 2005-02-24 | 2006-06-30 | 삼성전자주식회사 | 노치 게이트 구조의 트랜지스터를 구비하는 반도체 소자의제조 방법 |
| US7294548B2 (en) | 2005-02-22 | 2007-11-13 | United Microelectronics Corp. | Semiconductor device and fabricating method thereof |
| US8927370B2 (en) | 2006-07-24 | 2015-01-06 | Macronix International Co., Ltd. | Method for fabricating memory |
| US8138524B2 (en) | 2006-11-01 | 2012-03-20 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby |
| US20090039410A1 (en) | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
| US7749855B2 (en) * | 2007-08-14 | 2010-07-06 | Spansion Llc | Capacitor structure used for flash memory |
| JP5503843B2 (ja) | 2007-12-27 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US8008702B2 (en) | 2008-02-20 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-transistor non-volatile memory element |
| US8933492B2 (en) * | 2008-04-04 | 2015-01-13 | Sidense Corp. | Low VT antifuse device |
| US8101477B1 (en) | 2010-09-28 | 2012-01-24 | Infineon Technologies Ag | Method for making semiconductor device |
| US8652907B2 (en) * | 2011-03-24 | 2014-02-18 | Spansion Llc | Integrating transistors with different poly-silicon heights on the same die |
| US8883592B2 (en) | 2011-08-05 | 2014-11-11 | Silicon Storage Technology, Inc. | Non-volatile memory cell having a high K dielectric and metal gate |
| US8951864B2 (en) | 2012-02-13 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Split-gate device and method of fabricating the same |
| KR20130104270A (ko) * | 2012-03-13 | 2013-09-25 | 삼성전자주식회사 | 스플릿 게이트형 비휘발성 메모리 장치 및 스플릿 게이트형 비휘발성 메모리 장치가 임베디드된 반도체 장치 |
| CN103545186B (zh) * | 2012-07-13 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 一种制造金属栅半导体器件的方法 |
| US9129854B2 (en) | 2012-10-04 | 2015-09-08 | Sandisk Technologies Inc. | Full metal gate replacement process for NAND flash memory |
| JP6114534B2 (ja) | 2012-11-07 | 2017-04-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| KR102008738B1 (ko) * | 2013-03-15 | 2019-08-08 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9349742B2 (en) | 2013-06-21 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded memory and methods of forming the same |
| US8877585B1 (en) | 2013-08-16 | 2014-11-04 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration |
| US8871598B1 (en) | 2013-07-31 | 2014-10-28 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology |
| JP2015130438A (ja) * | 2014-01-08 | 2015-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9343537B2 (en) * | 2014-02-10 | 2016-05-17 | Globalfoundries Singapore Pte. Ltd. | Split gate embedded memory technology and manufacturing method thereof |
| US20150263040A1 (en) * | 2014-03-17 | 2015-09-17 | Silicon Storage Technology, Inc. | Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same |
| US9276006B1 (en) | 2015-01-05 | 2016-03-01 | Silicon Storage Technology, Inc. | Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same |
| US9379121B1 (en) | 2015-01-05 | 2016-06-28 | Silicon Storage Technology, Inc. | Split gate non-volatile flash memory cell having metal gates and method of making same |
-
2016
- 2016-09-13 US US15/264,457 patent/US9673208B2/en active Active
- 2016-09-19 CN CN201680059728.9A patent/CN108140554B/zh active Active
- 2016-09-19 EP EP16855920.1A patent/EP3363039B1/en active Active
- 2016-09-19 WO PCT/US2016/052517 patent/WO2017065938A1/en active Application Filing
- 2016-09-19 KR KR1020187013345A patent/KR101923874B1/ko active IP Right Grant
- 2016-09-19 JP JP2018519036A patent/JP6513291B2/ja active Active
- 2016-10-06 TW TW105132379A patent/TWI613796B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101923874B1 (ko) | 2018-11-29 |
| US20170103991A1 (en) | 2017-04-13 |
| US9673208B2 (en) | 2017-06-06 |
| EP3363039B1 (en) | 2020-12-23 |
| WO2017065938A1 (en) | 2017-04-20 |
| JP2018534775A (ja) | 2018-11-22 |
| TWI613796B (zh) | 2018-02-01 |
| EP3363039A1 (en) | 2018-08-22 |
| CN108140554A (zh) | 2018-06-08 |
| KR20180055913A (ko) | 2018-05-25 |
| TW201724372A (zh) | 2017-07-01 |
| EP3363039A4 (en) | 2019-10-23 |
| CN108140554B (zh) | 2019-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6513291B2 (ja) | メモリアレイ及び論理デバイスを形成する方法 | |
| JP7265550B2 (ja) | 集積された高ｋ金属制御ゲートを有する不揮発性分割ゲートメモリセル及び製造方法 | |
| JP6608550B2 (ja) | 内蔵不揮発性メモリセルでｆｉｎｆｅｔ・ｃｍｏｓデバイスを集積する方法 | |
| JP6343721B2 (ja) | 金属ゲートを備えた自己整合型分割ゲートメモリセルアレイ及び論理デバイスの形成方法 | |
| CN108243625B (zh) | 具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法 | |
| JP6407488B1 (ja) | 統合された高ｋ金属ゲートを有する不揮発性分割ゲートメモリセル及びそれを作製する方法 | |
| JP6732901B2 (ja) | 別個のワード線及び消去ゲートを有するフラッシュメモリを形成する方法 | |
| CN107851658B (zh) | 具有集成的高k金属栅逻辑设备和不含金属的擦除栅的非易失性分离栅存储器单元及其制造方法 | |
| JP6800247B2 (ja) | スプリットゲート型不揮発性フラッシュメモリセルの製造方法 | |
| US10312246B2 (en) | Split-gate flash memory cell with improved scaling using enhanced lateral control gate to floating gate coupling | |
| TW201434137A (zh) | 半導體裝置及其製造方法 | |
| JP2018509000A (ja) | スプリットゲート型フラッシュメモリアレイ及びロジックデバイスの集積化 | |
| JP7376595B2 (ja) | 浮遊ゲート、結合ゲート、及び消去ゲートを有するメモリセル、並びにその製造方法 | |
| JP2018537866A (ja) | 不揮発性メモリにおける金属浮遊ゲートの集積 | |
| TWI396251B (zh) | 用於改善半導體裝置中之平台寬度之系統及方法 | |
| JP2019525482A (ja) | 低背スプリットゲート型メモリセルを形成する方法 | |
| JP7348208B2 (ja) | シリコンオンインシュレータ基板を備えた埋め込みメモリデバイスを製造する方法 | |
| CN114256251A (zh) | 形成具有存储器单元、高压器件和逻辑器件的设备的方法 | |
| JP4599421B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190409 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6513291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |