JP2018509000A - スプリットゲート型フラッシュメモリアレイ及びロジックデバイスの集積化 - Google Patents
スプリットゲート型フラッシュメモリアレイ及びロジックデバイスの集積化 Download PDFInfo
- Publication number
- JP2018509000A JP2018509000A JP2017546127A JP2017546127A JP2018509000A JP 2018509000 A JP2018509000 A JP 2018509000A JP 2017546127 A JP2017546127 A JP 2017546127A JP 2017546127 A JP2017546127 A JP 2017546127A JP 2018509000 A JP2018509000 A JP 2018509000A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gate
- logic
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 152
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 89
- 239000000463 material Substances 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims 3
- 239000007769 metal material Substances 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 description 39
- 150000004767 nitrides Chemical class 0.000 description 27
- 238000005530 etching Methods 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 21
- 125000006850 spacer group Chemical group 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000002513 implantation Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
メモリ区域（１６）とロジックデバイス区域（１８）とを有する半導体基板を含むメモリデバイス及び方法。複数のメモリセルがメモリ区域内に形成され、それぞれ、第１のソース領域及びドレイン領域と、それらの間の第１のチャネル領域と、第１のチャネル領域の第１の部分上に配設された浮遊ゲートと、浮遊ゲート上に配設された制御ゲートと、第１のチャネル領域の第２の部分上に配設された選択ゲートと、ソース領域上に配設された消去ゲートと、を含んでいる。複数のロジックデバイスがロジックデバイス区域内に形成され、それぞれ、第２のソース領域及びドレイン領域と、それらの間の第２のチャネル領域と、第２のチャネル領域上に配設された論理ゲートと、を含んでいる。基板上面は、ロジックデバイス区域内よりもメモリ区域内でより低くくぼんでいるため、より高いメモリセルの上部高さはロジックデバイスのそれと同様である。
Description
本発明は、フラッシュメモリセルアレイに関し、より詳細には、ロジックデバイスと同じウェハ上にフラッシュメモリアレイを集積化することに関する。
［関連出願］
本出願は米国仮出願第６２／１２８，３２２号（２０１５年３月４日に出願）の利益を主張する。なおこの文献は本明細書において参照により援用されている。
本出願は米国仮出願第６２／１２８，３２２号（２０１５年３月４日に出願）の利益を主張する。なおこの文献は本明細書において参照により援用されている。
コアロジックデバイス、例えば高電圧、入出力及び／又はアナログデバイスを、不揮発性メモリデバイスと同じ基板上に形成することが知られている（すなわち、典型的に、埋め込みメモリデバイスと称される）。これは特に、スプリットゲート型不揮発性メモリデバイスに当てはまる。このデバイスでは、メモリセルアーキテクチャに、他のゲート上に部分的又は完全に積層されたゲートが含まれている。しかし、ロジックデバイスのデバイス幾何学的形状が縮小し続けるにつれて、基板表面上のフラッシュメモリセルの高さは、同じ基板上に形成されるロジックデバイスのそれよりもはるかに大きくなりつつある。基板表面上のメモリセルの高さをロジックデバイスと同じ率で縮小させることを試みると、漏れ又は他の有害な影響が生じる可能性がある。
前述の問題点は、メモリ区域とロジックデバイス区域とを有する半導体基板を有するメモリデバイスであって、メモリ区域内の基板の上面はロジックデバイス区域内の基板の上面よりも低くくぼんでおり、複数のメモリセルが基板のメモリ区域内に形成され、複数のロジックデバイスが基板のロジックデバイス区域内に形成されているメモリデバイスによって対処される。メモリセルのそれぞれは、基板内に形成された第１のソース領域と、基板内に形成された第１のドレイン領域であって、第１のチャネル領域が第１のソース領域と第１のドレイン領域との間の基板内に画定されている第１のドレイン領域と、ソース領域に隣接する第１のチャネル領域の第１の部分上に配設され、これから絶縁されている浮遊ゲートと、浮遊ゲート上に配設され、これから絶縁されている制御ゲートと、ドレイン領域に隣接する第１のチャネル領域の第２の部分上に配設され、これから絶縁されている選択ゲートと、ソース領域上に配設され、これから絶縁されている消去ゲートと、を含んでいる。ロジックデバイスのそれぞれは、基板内に形成された第２のソース領域と、基板内に形成された第２のドレイン領域であって、第２のチャネル領域が第２のソース領域と第２のドレイン領域との間の基板内に画定されている第２のドレイン領域と、第２のチャネル領域上に配設され、これから絶縁されている論理ゲートと、を含んでいる。
メモリデバイスを形成する方法は、メモリ区域とロジックデバイス区域とを有する半導体基板の表面上に１つ以上の保護層を形成することと、基板のメモリデバイス区域から１つ以上の保護層を除去し、一方で、基板のロジックデバイス区域内の１つ以上の保護層を保持することと、メモリ区域内の基板表面上に酸化物層を形成する酸化プロセスを行なうことであって、酸化プロセスは、メモリ区域内の基板表面の高さを消費して下げて、メモリ区域内の基板の表面がロジックデバイス区域内の基板の表面よりも低くくぼむようにする、行なうことと、基板のロジックデバイス区域から１つ以上の保護層を除去することと、基板のメモリ区域から酸化物層を除去することと、基板のメモリ区域内に複数のメモリセルを形成することと、基板のロジックデバイス区域内に複数のロジックデバイスを形成することと、を含んでいる。メモリセルのそれぞれは、基板内に形成された第１のソース領域と、基板内に形成された第１のドレイン領域であって、第１のチャネル領域が第１のソース領域と第１のドレイン領域との間の基板内に画定されている第１のドレイン領域と、ソース領域に隣接する第１のチャネル領域の第１の部分上に配設され、これから絶縁されている浮遊ゲートと、浮遊ゲート上に配設され、これから絶縁されている制御ゲートと、ドレイン領域に隣接する第１のチャネル領域の第２の部分上に配設され、これから絶縁されている選択ゲートと、ソース領域上に配設され、これから絶縁されている消去ゲートと、を含んでいる。ロジックデバイスのそれぞれは、基板内に形成された第２のソース領域と、基板内に形成された第２のドレイン領域であって、第２のチャネル領域が第２のソース領域と第２のドレイン領域との間の基板内に画定されている第２のドレイン領域と、第２のチャネル領域上に配設され、これから絶縁されている論理ゲートと、を含んでいる。
メモリデバイスを形成する方法は、メモリ区域とロジックデバイス区域とを有する半導体基板の表面上に１つ以上の保護層を形成することと、基板のロジックデバイス区域から１つ以上の保護層を除去し、一方で、基板のメモリ区域内の１つ以上の保護層を保持することと、ロジック領域内の基板表面上にシリコンを成長させるエピタキシャル成長プロセスを行なうことであって、エピタキシャル成長プロセスは、ロジックデバイス区域内の基板表面の高さを上げて、ロジックデバイス区域内の基板の表面がメモリ区域内の基板の表面よりも高く上げられる、行なうことと、基板のメモリ区域から１つ以上の保護層を除去することと、基板のメモリ区域内に複数のメモリセルを形成することと、基板のロジックデバイス区域内に複数のロジックデバイスを形成することと、を含んでいる。メモリセルのそれぞれは、基板内に形成された第１のソース領域と、基板内に形成された第１のドレイン領域であって、第１のチャネル領域が第１のソース領域と第１のドレイン領域との間の基板内に画定されている第１のドレイン領域と、ソース領域に隣接する第１のチャネル領域の第１の部分上に配設され、これから絶縁されている浮遊ゲートと、浮遊ゲート上に配設され、これから絶縁されている制御ゲートと、ドレイン領域に隣接する第１のチャネル領域の第２の部分上に配設され、これから絶縁されている選択ゲートと、ソース領域上に配設され、これから絶縁されている消去ゲートと、を含んでいる。ロジックデバイスのそれぞれは、基板内に形成された第２のソース領域と、基板内に形成された第２のドレイン領域であって、第２のチャネル領域が第２のソース領域と第２のドレイン領域との間の基板内に画定されている第２のドレイン領域と、第２のチャネル領域上に配設され、これから絶縁されている論理ゲートと、を含んでいる。
本発明の他の目的及び特徴は、明細書、特許請求の範囲、添付の図面を査読することにより明らかになるであろう。
本発明は、メモリセル及びロジックデバイスを同じ基板上に、メモリセルの最上部高さがロジックデバイスのそれに匹敵するように形成する技術である。
図１〜３０に示すのは、メモリセル及びロジックデバイスを同じ基板上に形成するプロセスである。プロセスは、二酸化ケイ素（酸化物）層１２をシリコン基板１０上に形成することによって始まる。図１に示すように、窒化物層１４を酸化物層１２上に形成する。フォトリソグラフィ及び窒化物エッチングプロセスを行なって、基板のメモリセル領域（ＭＣＥＬ区域）１６内の窒化物層１４を選択的に除去し、一方で、基板のロジックデバイス区域（周辺区域）１８内の窒化物層１４を維持する。図２に示すように、ＬＯＣＯＳ酸化を次に行なって、ＭＣＥＬ区域１６内に厚い酸化物層２０を形成する。この酸化によって基板の露出部分が消費されるため、ＭＣＥＬ区域１６内の基板の上面の高さが、周辺区域１８のそれに比べて低くなる。窒化物エッチングを行なって窒化物層１４を除去し、それに続いて酸化物エッチングを行なって酸化物２０を除去する。結果として得られる構造を図３に示す。この図において、ＭＣＥＬ区域１６内の基板上面は、周辺区域１８内の基板上面に比べてくぼんでいる（例えば、深さＤ（例えば７００Å）だけ）。
酸化物形成プロセスを行なって、基板上に酸化物層２２（パッド酸化膜）を形成する。窒化物層２４を次に、パッド酸化膜層２２上に形成する。フォトレジスト２６を次に構造上に形成して、フォトリソグラフィを用いて選択的に露光及びエッチングして、露光された窒化物層２４の選択部分を残す。図４に示すように、窒化物、酸化物、及びシリコンエッチングを行なって、トレンチ２８を窒化物及び酸化物層を通して基板内に形成する。酸化物堆積、それに続いて酸化物化学機械研磨（ＣＭＰ）エッチングを行なって、トレンチをＳＴＩ酸化物３０で充填する。図５に示すように、パッド窒化物を周辺区域内でＣＭＰエッチストップとして用いることによって、酸化物層３２をＭＣＥＬ区域内の窒化物層上に残す（フォトレジストの除去後）。
構造上にフォトレジストを形成して、ＭＣＥＬ区域１６から除去する。酸化物エッチングを用いて、酸化物３２を除去する（また、ＭＣＥＬ区域１６内のＳＴＩ酸化物３０の部分の上面を低くする）。フォトレジストを除去した後に、窒化物エッチングを用いて窒化物層２４を除去する。図６に示すように、この構造上にポリシリコン層３４を堆積した後に、このポリ層（最終的にメモリセルの浮遊ゲートを形成するのはこのポリシリコンであるため、ＦＧポリ層と称される）内に注入する。ポリシリコンＣＭＰエッチングを次に行なって、ＭＣＥＬ及び周辺区域内のポリシリコン３４の選択的部分を残す。ポリエッチングを行なって、ＳＴＩ酸化物３０上のポリ層３４は除去するが、ＭＣＥＬ及び周辺区域内のパッド酸化膜層２２上の薄層は残す。フォトレジスト３６を構造上に堆積し、選択的に除去して、ＭＣＥＬ区域１６を露出させることを、フォトリソグラフィプロセスを用いて行なう。酸化物エッチングを用いて、ＳＴＩ酸化物３０を低くする（エッチバック）。結果として得られる構造を図７に示す。
図８に示すように、フォトレジスト３６を除去した後に、ＯＮＯ層３８（すなわち、酸化物、窒化物、酸化物副層）を構造上に形成し、それに続いて、ＯＮＯ層３８上にポリ層４０を形成し、ポリ層４０上に窒化物層４２を形成する。構造をフォトレジストで覆う。フォトレジストを選択的に除去して、ＭＣＥＬ区域１６内の選択部分以外の窒化物層４２を露出させる。窒化物、ポリ、酸化物、窒化物、及び酸化物エッチングを行なって、構造から（フォトレジストによって保護された部分を除いて）窒化物、ポリ、及びＯＮＯ層を除去し、このような層の積層物Ｓ１及びＳ２の対をＭＣＥＬ区域１６内に残す。結果として得られる構造を図９に示す（フォトレジストの除去後）。積層物Ｓ１とＳ２との間の領域はＳＬ（ソース線）側と称され、積層物Ｓ１とＳ２との外側の領域はＷＬ（ワード線）側と称される。１対の積層物Ｓ１及びＳ２のみを示しているが、ＭＣＥＬ区域１６内にはこのような積層物対のアレイが存在する。
スペーサを次に、積層物Ｓ１及びＳ２の側壁に沿って形成する。スペーサの形成は、当該技術分野において周知であり、構造上に材料層を堆積させ、それに続いて異方性エッチングを行なって構造の水平部分から材料を除去することを伴うが、構造の垂直表面に沿って材料は無傷のままである（湾曲した上面を伴う）。積層物Ｓ１及びＳ２に沿って設けるスペーサは、酸化物層及び窒化物層を堆積させた後に、異方性の窒化物エッチングを行なって、窒化物スペーサ４４を残すことによって形成する。更なる犠牲酸化物スペーサ（ＳＡＣスペーサ）４６を、酸化物堆積及びエッチングによって、窒化物スペーサ４４に沿って形成する。結果として得られる構造を図１０に示す。
図１１に示すように、構造上にフォトレジストを形成し、フォトリソグラフィプロセスを用いて選択的に露光及びエッチング除去して、フォトレジスト４８を、周辺区域上に、またＭＣＥＬ区域内の積層物Ｓ１及びＳ２のＳＬ側上に残す。Ｖｔ注入を次に、積層物Ｓ１及びＳ２の露出したＷＬ側上で行なう。酸化物エッチングを次に行なって、積層物Ｓ１及びＳ２のＷＬ側から犠牲酸化物スペーサ４６を除去する。フォトレジストを除去した後に、ポリエッチングを用いて、ポリ層３４の露出部分を除去する（ポリ層３４（ＦＧポリ）のみを積層物Ｓ１及びＳ２の部分として残す）。結果として得られる構造を図１２に示す。
図１３に示すように、酸化物スペーサ５０を次に、酸化物形成及びエッチングによって、積層物Ｓ１及びＳ２の側壁に沿って形成する。図１４に示すように、次に構造上にフォトレジスト５２を形成し、フォトリソグラフィ露光とエッチングとを積層物Ｓ１及びＳ２のＳＬ側上にのみ行なうことによって除去する。高電圧注入及びアニールを次に行なって、積層物Ｓ１とＳ２との間の基板内にソース領域５４を形成する。酸化物エッチングを用いて、積層物Ｓ１及びＳ２のＳＬ側上の酸化物２２を除去する。酸化物堆積を次に用いて、酸化物の薄層５６（トンネリングに適している）を、基板及びポリ層３４の露出部分上に（また窒化物スペーサの側面に沿って）形成する。結果として得られる構造を図１５に示す（フォトレジストの除去後）。
構造上にフォトレジストを形成し、フォトリソグラフィプロセスを用いて選択的に露光及びエッチング除去して、フォトレジスト５８を、周辺区域上に、またＭＣＥＬ区域内の積層物Ｓ１及びＳ２のＳＬ側上に残す。図１６に示すように、酸化物エッチングを次に行なって、酸化物の露出部分を除去する（酸化物スペーサ５０を薄くすることを含む）。フォトレジスト材料５８を除去した後に、構造上に絶縁層を形成する。好ましくは、絶縁層は、薄い酸化物の第１の層６０を界面層として、また高Ｋ材料（すなわち、誘電率Ｋが酸化物のそれよりも大きい。例えばＨｆＯ２、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、又は他の適切な材料など）の第２の層６２を含んでいる。酸化物層６０の厚さを変えて、スプリットゲートフラッシュセルの選択ゲートに対する異なる閾値電圧を実現してもよい。ゲート誘電体上の水分制御を向上させるために、任意の熱処理を続けて行ってもよい。構造上にキャッピング層６４（例えば、スズ、ＴａＮ、ＴｉＳｉＮ）を堆積させて、高Ｋ材料６２を以後の処理ステップにおける損傷から保護してもよい。キャッピング層６４、高Ｋ材料層６２、及び酸化物層６０を、積層物Ｓ１及びＳ２のＳＬ側から除去することが、フォトリソグラフィエッチング（フォトレジスト６６を形成して、積層物Ｓ１及びＳ２のＳＬ側から除去した後にエッチングするが、これは任意的である）を用いて可能である。結果として得られる構造を図１７に示す。
構造上にポリシリコン６８の層を堆積し、それに続いてポリシリコン６８上にキャップ酸化物層７０を堆積する。キャップ酸化物層７０を次に、フォトリソグラフィエッチングによってＭＣＥＬ区域から除去する。更なるポリシリコンを、ＭＣＥＬ区域内のポリ層上に堆積し（ポリ６８を厚くする）、周辺区域内のキャップ酸化物層上にポリ層７２として堆積する。結果として得られる構造を図１８に示す。図１９に示すように、ポリＣＭＰエッチングを、エッチストップとしてキャップ酸化物７０を用いて行なって、キャップ酸化物７０上方のポリシリコン層７２を除去する。酸化物エッチングを用いて、キャップ酸化物７０を除去する。次に、ポリ層６８をフォトリソグラフィを用いてパターニングして、積層物Ｓ１とＳ２との間にポリシリコンのブロック（ＥＧポリ６８ａ）を、積層物Ｓ１及びＳ２の両側にポリシリコンのブロック（ＷＬポリ６８ｂ）を、周辺区域にポリシリコンのブロック６８ｃ（ロジックポリ）を残す。結果として得られる構造を図２０に示す（フォトリソグラフィレジストを除去した後）。
任意のＮ＋ポリ事前注入を行なってもよい。図２１に示すように、この後に、フォトレジストコーティング、マスク露光、及び選択的除去を行なって、周辺区域をフォトレジスト７４によって覆われた状態にし、ＭＣＥＬ区域をフォトレジストによって露出された状態にする。セルハロ及びＬＤＤ注入を、ＷＬポリブロック６８ｂに隣接する基板１０の露出部分において行なう。比較的厚いＥＧポリ６８ａによって、トンネル酸化物５６がセルハロ及びＬＤＤ注入によって損傷を受けることから保護される。フォトレジスト７４を除去し、新しいフォトレジスト７８を形成して選択的にエッチングして、積層物Ｓ１とＳ２との間の領域を露出させる。図２２に示すように、ポリエッチングを次に用いて、ＥＧポリブロック６８ａの高さを低くする。
フォトレジスト７８を除去した後に、酸化物及び窒化物堆積とエッチングとを行なって、ＷＬポリブロック６８ｂ及びロジックポリブロック６８ｃと並んで、酸化物及び窒化物の絶縁体スペーサ８０を形成する。図２３に示すように、ＬＤＤ注入を、ロジックポリブロック６８ｃ及びメモリセル積層物Ｓ１／Ｓ２に隣接する基板の露出部分に施すことができる。フォトレジストを形成してパターニングして、メモリセル積層物Ｓ１／Ｓ２及びロジックポリブロックに隣接しない基板の露出領域を覆う。次に、図２４に示すように、Ｎ＋／Ｐ＋注入及びアニールを行なって、ドレイン領域８２を基板内に、ＭＣＥＬ区域内のＷＬポリブロック６８ｂに隣接して形成し、ソース領域／ドレイン領域８４／８６を基板内に、周辺区域内のロジックポリブロック６８ｃに隣接して形成する（フォトレジスト除去後）。
図２５に示すように、メタライゼーションプロセスを行なって、基板の露出部分及びポリブロック上にシリサイド８８を形成する。構造上に窒化物層９０を形成し、それに続いて層間絶縁膜（ＩＬＤ）材料９２を形成する。図２６に示すように、ＣＭＰエッチングを次に行なって、ＷＬポリブロック６８ｂの上方の窒化物９０及びＩＬＤ９２の部分を除去して（また、これらのポリブロック上のシリサイド８８も除去して）、積層物Ｓ１及びＳ２並びにポリブロック６８ｂの高さを低くするため、それらは周辺区域内のロジックポリブロック６８ｃと同じ高さである。
図２７に示すように、ポリエッチングを次に行なってＷＬポリブロック６８ｂ及びロジックポリブロック６８ｃを除去して、開口したトレンチ９４を後に残す。構造上に、仕事関数金属ゲート材料９６（例えばＴｉＡｌＮ１−ｘ）の層を堆積する。その仕事関数は、酸素空格子点又は窒素濃度を変更することによって、更に調整することができる。ゲート閾値電圧を、仕事関数の調整を通して調節することができる。厚い金属層（例えば、アルミニウム、Ｔｉ、ＴｉＡｌＮ、ＴａＳｉＮなど）を構造上に堆積した後にＣＭＰエッチバックを行なって、金属ブロック９８に、部分的にＭＣＥＬ区域内のドレイン領域８２上にあるトレンチを充填させ、金属ブロック１００に、周辺区域内のソース領域／ドレイン領域間のトレンチ領域を充填させる。後金属熱処理を施して、メモリセル及び／又はロジックデバイスの性能を最適化してもよい。結果としての構造を図２８に示す。
構造上に絶縁層（例えば、ＩＬＤ）１０２を形成して、ＣＭＰエッチングを用いて平坦化する。コンタクト開口部をＩＬＤ層を通して下方に形成し、ＭＣＥＬ区域内のドレイン領域８２上のシリサイドを、適切なフォトレジストコーティング、マスク露光、選択的フォトレジストエッチング、及びＩＬＤエッチングを用いて露出させる。コンタクト開口部に導電性材料（例えば、タングステン）を、適切な堆積及びＣＭＰエッチングを用いて充填して、電気コンタクト１０４を形成する。図２９に示すように、金属コンタクト線（例えば、銅）１０６を次に、ＩＬＤ層１０２上に、電気コンタクト１０４と接触させて形成する。
図３０に示すように、メモリセルを、共通のソース領域５４と共通の消去ゲート６８ａとを共有する対で形成する。各メモリセルは、ソース領域及びドレイン領域５４／８２間に延びるチャネル領域１０８を含み、また浮遊ゲート３４の下に配設された第１の部分と、選択ゲート９８の下に配設された第２の部分（ワード線ゲートＷＬとも称される）とを有している。制御ゲート４０を浮遊ゲート３４上に配設する。選択ゲート９８を金属で形成して、シリサイド８８によってコンタクト１０４をドレイン領域８２と接続すると共に、選択ゲート９８の真下の絶縁層を酸化物６０と高Ｋ膜６２とで形成することによって、メモリセルの速度及び性能は、メモリセルが従来のポリシリコンゲート及び従来の酸化物（選択ゲートの下のゲート誘電体として）を伴う場合と比較して向上する。また、メモリセル対は、ロジックデバイスを含む周辺区域のそれと比較してくぼんでいる基板表面の部分上に形成されているため、それぞれの最下部は互いに揃っていない（すなわち、メモリセルの最下部はロジックデバイスのそれよりも低い）が、それぞれの最上部は基板に対してほぼ高さが等しく、その結果、メモリセルとロジックデバイスとを同じチップ上に集積化することがより良好に行なわれる。なお、１対のメモリセルと１つのロジックデバイスのみを前述では図示して説明したが、当業者ならば、このようなメモリセル対のアレイ、及び複数のこのようなロジックデバイスが同時に形成されることを理解するであろう。
図３１〜３２に例示するのは、メモリセルがロジックデバイスよりも高いことを補うために基板の階段状の上面を形成する際の代替的な実施形態である。具体的には、ＭＣＥＬ区域内の基板の上面をくぼませるためにそれをエッチングする代わりに、シリコン基板の高さを、エピタキシャル成長によって周辺区域内で上げて、同じ結果を効果的に実現することができる。図３１に示すように、これは、構造上に酸化物層１１０を、また酸化物層１１０上にフォトレジスト１１２を形成し、次にフォトレジスト１１２及び酸化物層１１０をパターニングして、基板の周辺区域１８のみを露出させた状態にすることによって行なう。次に、図３４に示すように、シリコン１１４を、周辺区域１８内の露出した基板表面上にエピタキシャル成長させて、基板表面のその領域をＭＣＥＬ区域内の基板表面よりも高い状態にする（フォトレジスト１１２及び酸化物１１０の除去後）。
本発明は、上述の、及び本明細書に例示の実施形態（複数可）に限定されないことが理解されよう。例えば、本明細書で本発明に言及することは、任意の請求項又は請求項の用語の範囲を限定することを意図されておらず、その代わり、単に、１つ以上の請求項によって網羅され得る１つ以上の特徴に言及するものである。上述の材料、プロセス、及び数値例は単に代表的なものであり、いずれの請求項も限定するものと見なされるべきではない。更に、すべての方法ステップを、例示した厳密な順序で行なう必要はない。単一の材料層は、複数のそのような又は類似の材料層として形成することができ、そして、逆もまた同様である。最後に、発明は、特定の４ゲート、スプリットゲート、メモリセル構成に関して説明されているが、それは、総高さが付随のロジックデバイスのそれよりも大きい任意のメモリセル構成に対して等しく適用される。
本明細書で使用される場合、「の上に（over）」及び「の上に（on）」という用語は両方とも、「の上に直接」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「の上に間接的に」（中間材料、要素、又は空間がそれらの間に配設される）を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「間接的に隣接した」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「に取付けられた」は、「に直接取付けられた」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「に間接的に取付けられた」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「電気的に結合された」は、「に直接電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にない）、及び「間接的に電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にある）を含む。例えば、要素を「基板の上に」形成することは、その要素を基板の上に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、並びにその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。
図１３に示すように、酸化物スペーサ５０を次に、酸化物形成及びエッチングによって、積層物Ｓ１及びＳ２の側壁に沿って形成する。図１４に示すように、次に構造上にフォトレジスト５２を形成し、フォトリソグラフィ露光を積層物Ｓ１及びＳ２のＳＬ側上に行なうことによって除去する。高電圧注入及びアニールを次に行なって、積層物Ｓ１とＳ２との間の基板内にソース領域５４を形成する。酸化物エッチングを用いて、積層物Ｓ１及びＳ２のＳＬ側上の酸化物２２を除去する。酸化物堆積を次に用いて、酸化物の薄層５６（トンネリングに適している）を、基板及びポリ層３４の露出部分上に（また窒化物スペーサの側面に沿って）形成する。結果として得られる構造を図１５に示す（フォトレジストの除去後）。
フォトレジスト７８を除去した後に、酸化物及び窒化物堆積とエッチングとを行なって、ＷＬポリブロック６８ｂ及びロジックポリブロック６８ｃと並んで、酸化物及び窒化物の絶縁体スペーサ８０を形成する。図２３に示すように、ＬＤＤ注入を、ロジックポリブロック６８ｃ及びメモリセル積層物Ｓ１／Ｓ２に隣接する基板の露出部分に施すことができる。フォトレジストを形成してパターニングして、メモリセル積層物Ｓ１／Ｓ２及びロジックポリブロックに隣接しない基板の露出領域を覆う。次に、図２４に示すように、Ｎ＋注入及びアニールを行なって、ドレイン領域８２を基板内に、ＭＣＥＬ区域内のＷＬポリブロック６８ｂに隣接して形成し、ソース領域／ドレイン領域８４／８６を基板内に、周辺区域内のロジックポリブロック６８ｃに隣接して形成する（フォトレジスト除去後）。
図３１〜３２に例示するのは、メモリセルがロジックデバイスよりも高いことを補うために基板の階段状の上面を形成する際の代替的な実施形態である。具体的には、ＭＣＥＬ区域内の基板の上面をくぼませるためにそれをエッチングする代わりに、シリコン基板の高さを、エピタキシャル成長によって周辺区域内で上げて、同じ結果を効果的に実現することができる。図３１に示すように、これは、構造上に酸化物層１１０を、また酸化物層１１０上にフォトレジスト１１２を形成し、次にフォトレジスト１１２及び酸化物層１１０をパターニングして、基板の周辺区域１８のみを露出させた状態にすることによって行なう。次に、図３２に示すように、シリコン１１４を、周辺区域１８内の露出した基板表面上にエピタキシャル成長させて、基板表面のその領域をＭＣＥＬ区域内の基板表面よりも高い状態にする（フォトレジスト１１２及び酸化物１１０の除去後）。
Claims (18)
- メモリデバイスであって、
メモリ区域とロジックデバイス区域とを有する半導体基板であって、前記メモリ区域における前記基板の上面は、前記ロジックデバイス区域における前記基板の上面よりも低くくぼんでいる、半導体基板と、
前記基板の前記メモリ区域内に形成された複数のメモリセルであって、前記メモリセルのそれぞれは、
前記基板内に形成された第１のソース領域と、
前記基板内に形成された第１のドレイン領域であって、第１のチャネル領域が前記第１のソース領域と前記第１のドレイン領域との間の前記基板内に画定されている第１のドレイン領域と、
前記ソース領域に隣接する前記第１のチャネル領域の第１の部分上に配設され、これから絶縁されている浮遊ゲートと、
前記浮遊ゲート上に配設され、これから絶縁されている制御ゲートと、
前記ドレイン領域に隣接する前記第１のチャネル領域の第２の部分上に配設され、これから絶縁されている選択ゲートと、
前記ソース領域上に配設され、これから絶縁されている消去ゲートと、を含む複数のメモリセルと、
前記基板の前記ロジックデバイス区域内に形成された複数のロジックデバイスであって、前記ロジックデバイスのそれぞれは、
前記基板内に形成された第２のソース領域と、
前記基板内に形成された第２のドレイン領域であって、第２のチャネル領域が前記第２のソース領域と前記第２のドレイン領域との間の前記基板内に画定されている第２のドレイン領域と、
前記第２のチャネル領域上に配設され、これから絶縁されている論理ゲートと、を含む複数のロジックデバイスと、を含む、メモリデバイス。 - 前記基板に対して前記選択ゲートの最上表面は前記論理ゲートの最上表面と同じ高さである、請求項１に記載のメモリデバイス。
- 前記制御ゲートのそれぞれの上に配設された絶縁材料のブロックを更に含み、前記基板に対して絶縁体の前記ブロックの最上表面は前記選択ゲートの前記最上表面及び前記論理ゲートの前記最上表面と同じ高さである、請求項２に記載のメモリデバイス。
- 前記浮遊ゲート、前記消去ゲート、及び前記制御ゲートはポリシリコンで形成され、
前記選択ゲート及び前記論理ゲートは金属材料で形成されている、請求項１に記載のメモリデバイス。 - 前記選択ゲートは少なくとも酸化物層及び高Ｋ材料層によって前記基板から絶縁されている、請求項４に記載のメモリデバイス。
- 前記消去ゲートのそれぞれの上面上のシリサイド層と、
前記第１のドレイン領域上の前記基板表面の部分上のシリサイド層と、
前記第２のソース領域及び前記第２のドレイン領域上の前記基板表面の部分上のシリサイド層と、を更に含む、請求項１に記載のメモリデバイス。 - メモリデバイスを形成する方法であって、
メモリ区域とロジックデバイス区域とを有する半導体基板の表面上に１つ以上の保護層を形成することと、
前記基板の前記メモリデバイス区域から前記１つ以上の保護層を除去し、一方で、前記基板の前記ロジックデバイス区域内の前記１つ以上の保護層を保持することと、
前記メモリ区域内の前記基板表面上に酸化物層を形成する酸化プロセスを行なうことであって、前記酸化プロセスは、前記メモリ区域内の前記基板表面の高さを消費して下げて、前記メモリ区域内の前記基板の前記表面が前記ロジックデバイス区域内の前記基板の前記表面よりも低くくぼむようにする、行なうことと、
前記基板の前記ロジックデバイス区域から前記１つ以上の保護層を除去することと、
前記基板の前記メモリ区域から前記酸化物層を除去することと、
前記基板の前記メモリ区域内に複数のメモリセルを形成することであって、前記メモリセルのそれぞれは、
前記基板内に形成された第１のソース領域と、
前記基板内に形成された第１のドレイン領域であって、第１のチャネル領域が前記第１のソース領域と前記第１のドレイン領域との間の前記基板内に画定されている第１のドレイン領域と、
前記ソース領域に隣接する前記第１のチャネル領域の第１の部分上に配設され、これから絶縁されている浮遊ゲートと、
前記浮遊ゲート上に配設され、これから絶縁されている制御ゲートと、
前記ドレイン領域に隣接する前記第１のチャネル領域の第２の部分上に配設され、これから絶縁されている選択ゲートと、
前記ソース領域上に配設され、これから絶縁されている消去ゲートと、を含む、形成することと、
前記基板の前記ロジックデバイス区域内に複数のロジックデバイスを形成することであって、前記ロジックデバイスのそれぞれは、
前記基板内に形成された第２のソース領域と、
前記基板内に形成された第２のドレイン領域であって、第２のチャネル領域が前記第２のソース領域と前記第２のドレイン領域との間の前記基板内に画定されている第２のドレイン領域と、
前記第２のチャネル領域上に配設され、これから絶縁されている論理ゲートと、を含む、形成することと、を含む、方法。 - 前記基板に対して前記選択ゲートの最上表面は前記論理ゲートの最上表面と同じ高さである、請求項７に記載の方法。
- 前記制御ゲートのそれぞれの上に絶縁材料のブロックを形成することを更に含み、前記基板に対して絶縁体の前記ブロックの最上表面は前記選択ゲートの前記最上表面及び前記論理ゲートの前記最上表面と同じ高さである、請求項８に記載の方法。
- 前記浮遊ゲート、前記消去ゲート、及び前記制御ゲートはポリシリコンで形成され、
前記選択ゲート及び前記論理ゲートは金属材料で形成されている、請求項７に記載の方法。 - 前記選択ゲートは少なくとも酸化物層及び高Ｋ材料層によって前記基板から絶縁されている、請求項１０に記載の方法。
- 前記消去ゲートのそれぞれの上面上にシリサイド層を形成することと、
前記第１のドレイン領域上の前記基板表面の部分上にシリサイド層を形成することと、
前記第２のソース領域及び前記第２のドレイン領域上の前記基板表面の部分上にシリサイド層を形成することと、を更に含む、請求項７に記載の方法。 - メモリデバイスを形成する方法であって、
メモリ区域とロジックデバイス区域とを有する半導体基板の表面上に１つ以上の保護層を形成することと、
前記基板の前記ロジックデバイス区域から前記１つ以上の保護層を除去し、一方で、前記基板の前記メモリ区域内の前記１つ以上の保護層を保持することと、
前記ロジック領域内の前記基板表面上にシリコンを成長させるエピタキシャル成長プロセスを行なうことであって、前記エピタキシャル成長プロセスは、前記ロジックデバイス区域内の前記基板表面の高さを上げて、前記ロジックデバイス区域内の前記基板の前記表面が前記メモリ区域内の前記基板の前記表面よりも高く上げられる、行なうことと、
前記基板の前記メモリ区域から前記１つ以上の保護層を除去することと、
前記基板の前記メモリ区域内に複数のメモリセルを形成することであって、前記メモリセルのそれぞれは、
前記基板内に形成された第１のソース領域と、
前記基板内に形成された第１のドレイン領域であって、第１のチャネル領域が前記第１のソース領域と前記第１のドレイン領域との間の前記基板内に画定されている第１のドレイン領域と、
前記ソース領域に隣接する前記第１のチャネル領域の第１の部分上に配設され、これから絶縁されている浮遊ゲートと、
前記浮遊ゲート上に配設され、これから絶縁されている制御ゲートと、
前記ドレイン領域に隣接する前記第１のチャネル領域の第２の部分上に配設され、これから絶縁されている選択ゲートと、
前記ソース領域上に配設され、これから絶縁されている消去ゲートと、を含む、形成することと、
前記基板の前記ロジックデバイス区域内に複数のロジックデバイスを形成することであって、前記ロジックデバイスのそれぞれは、
前記基板内に形成された第２のソース領域と、
前記基板内に形成された第２のドレイン領域であって、第２のチャネル領域が前記第２のソース領域と前記第２のドレイン領域との間の前記基板内に画定されている第２のドレイン領域と、
前記第２のチャネル領域上に配設され、これから絶縁されている論理ゲートと、を含む、形成することと、を含む、方法。 - 前記基板に対して前記選択ゲートの最上表面は前記論理ゲートの最上表面と同じ高さである、請求項１３に記載の方法。
- 前記制御ゲートのそれぞれの上に絶縁材料のブロックを形成することを更に含み、前記基板に対して絶縁体の前記ブロックの最上表面は前記選択ゲートの前記最上表面及び前記論理ゲートの前記最上表面と同じ高さである、請求項１４に記載の方法。
- 前記浮遊ゲート、前記消去ゲート、及び前記制御ゲートはポリシリコンで形成され、
前記選択ゲート及び前記論理ゲートは金属材料で形成されている、請求項１３に記載の方法。 - 前記選択ゲートは少なくとも酸化物層及び高Ｋ材料層によって前記基板から絶縁されている、請求項１６に記載の方法。
- 前記消去ゲートのそれぞれの上面上にシリサイド層を形成することと、
前記第１のドレイン領域上の前記基板表面の部分上にシリサイド層を形成することと、
前記第２のソース領域及び前記第２のドレイン領域上の前記基板表面の部分上にシリサイド層を形成することと、を更に含む、請求項１３に記載の方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562128322P | 2015-03-04 | 2015-03-04 | |
| US62/128,322 | 2015-03-04 | ||
| US15/057,590 US9793280B2 (en) | 2015-03-04 | 2016-03-01 | Integration of split gate flash memory array and logic devices |
| US15/057,590 | 2016-03-01 | ||
| PCT/US2016/020455 WO2016141060A1 (en) | 2015-03-04 | 2016-03-02 | Integration of split gate flash memory array and logic devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018509000A true JP2018509000A (ja) | 2018-03-29 |
| JP6503471B2 JP6503471B2 (ja) | 2019-04-17 |
Family
ID=55588575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017546127A Active JP6503471B2 (ja) | 2015-03-04 | 2016-03-02 | スプリットゲート型フラッシュメモリアレイ及びロジックデバイスの集積化 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9793280B2 (ja) |
| EP (1) | EP3266039B1 (ja) |
| JP (1) | JP6503471B2 (ja) |
| KR (1) | KR102004636B1 (ja) |
| CN (1) | CN107408557B (ja) |
| TW (1) | TWI618226B (ja) |
| WO (1) | WO2016141060A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021529439A (ja) * | 2018-07-05 | 2021-10-28 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 三次元ｆｉｎｆｅｔ構造体を有する分割ゲート不揮発性メモリセル、及びその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305892B (zh) * | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| US10032786B2 (en) | 2016-09-16 | 2018-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10504912B2 (en) | 2017-07-28 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal method to integrate non-volatile memory (NVM) into logic or bipolar CMOS DMOS (BCD) technology |
| DE102018107908B4 (de) | 2017-07-28 | 2023-01-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Bilden eines integrierten Schaltkreises mit einer Versiegelungsschicht zum Bilden einer Speicherzellenstruktur in Logik- oder BCD-Technologie sowie ein integrierter Schaltkreis mit einer Dummy-Struktur an einer Grenze einer Vorrichtungsregion |
| US10608090B2 (en) * | 2017-10-04 | 2020-03-31 | Silicon Storage Technology, Inc. | Method of manufacturing a split-gate flash memory cell with erase gate |
| US10714634B2 (en) | 2017-12-05 | 2020-07-14 | Silicon Storage Technology, Inc. | Non-volatile split gate memory cells with integrated high K metal control gates and method of making same |
| CN108598082A (zh) * | 2018-05-22 | 2018-09-28 | 武汉新芯集成电路制造有限公司 | 闪存制备方法 |
| US11069693B2 (en) * | 2018-08-28 | 2021-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for improving control gate uniformity during manufacture of processors with embedded flash memory |
| US10937794B2 (en) * | 2018-12-03 | 2021-03-02 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same |
| US20210193671A1 (en) | 2019-12-20 | 2021-06-24 | Silicon Storage Technology, Inc. | Method Of Forming A Device With Split Gate Non-volatile Memory Cells, HV Devices Having Planar Channel Regions And FINFET Logic Devices |
| US11588031B2 (en) * | 2019-12-30 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure for memory device and method for forming the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310725A (ja) * | 2005-03-31 | 2006-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2014522122A (ja) * | 2011-08-05 | 2014-08-28 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 高ｋ誘電体と金属ゲートとを有する不揮発性メモリセル |
| US20150041875A1 (en) * | 2013-08-08 | 2015-02-12 | Freescale Seminconductor, Inc | Nonvolatile Memory Bitcell With Inlaid High K Metal Select Gate |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029130A (en) | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
| US6952034B2 (en) | 2002-04-05 | 2005-10-04 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried source line and floating gate |
| US6747310B2 (en) | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| KR100539247B1 (ko) * | 2004-02-04 | 2005-12-27 | 삼성전자주식회사 | 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법 |
| US7315056B2 (en) | 2004-06-07 | 2008-01-01 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with program/erase and select gates |
| US8809179B2 (en) | 2006-04-13 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing topography of non-volatile memory and resulting memory cells |
| KR100849362B1 (ko) * | 2006-07-12 | 2008-07-29 | 동부일렉트로닉스 주식회사 | 플래시 메모리 및 그 제조 방법 |
| US20090039410A1 (en) | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
| KR20100072405A (ko) * | 2008-12-22 | 2010-07-01 | 주식회사 동부하이텍 | 반도체 소자, 이의 제조방법 및 플래시 메모리 소자 |
| US8518775B2 (en) | 2011-10-03 | 2013-08-27 | Globalfoundries Singapore Pte. Ltd. | Integration of eNVM, RMG, and HKMG modules |
| US9293359B2 (en) * | 2013-03-14 | 2016-03-22 | Silicon Storage Technology, Inc. | Non-volatile memory cells with enhanced channel region effective width, and method of making same |
| US9837322B2 (en) | 2013-05-28 | 2017-12-05 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement and method of forming |
| US9583591B2 (en) * | 2014-03-14 | 2017-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Si recess method in HKMG replacement gate technology |
| US9543153B2 (en) * | 2014-07-16 | 2017-01-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recess technique to embed flash memory in SOI technology |
| US9484352B2 (en) * | 2014-12-17 | 2016-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a split-gate flash memory cell device with a low power logic device |
-
2016
- 2016-03-01 US US15/057,590 patent/US9793280B2/en active Active
- 2016-03-02 WO PCT/US2016/020455 patent/WO2016141060A1/en active Application Filing
- 2016-03-02 CN CN201680013626.3A patent/CN107408557B/zh active Active
- 2016-03-02 JP JP2017546127A patent/JP6503471B2/ja active Active
- 2016-03-02 EP EP16711425.5A patent/EP3266039B1/en active Active
- 2016-03-02 KR KR1020177028015A patent/KR102004636B1/ko active IP Right Grant
- 2016-03-03 TW TW105106493A patent/TWI618226B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310725A (ja) * | 2005-03-31 | 2006-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2014522122A (ja) * | 2011-08-05 | 2014-08-28 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 高ｋ誘電体と金属ゲートとを有する不揮発性メモリセル |
| US20150041875A1 (en) * | 2013-08-08 | 2015-02-12 | Freescale Seminconductor, Inc | Nonvolatile Memory Bitcell With Inlaid High K Metal Select Gate |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021529439A (ja) * | 2018-07-05 | 2021-10-28 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 三次元ｆｉｎｆｅｔ構造体を有する分割ゲート不揮発性メモリセル、及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170121288A (ko) | 2017-11-01 |
| WO2016141060A1 (en) | 2016-09-09 |
| EP3266039A1 (en) | 2018-01-10 |
| TW201644040A (zh) | 2016-12-16 |
| KR102004636B1 (ko) | 2019-07-26 |
| EP3266039B1 (en) | 2019-10-16 |
| US20160260728A1 (en) | 2016-09-08 |
| TWI618226B (zh) | 2018-03-11 |
| CN107408557B (zh) | 2020-10-09 |
| CN107408557A (zh) | 2017-11-28 |
| JP6503471B2 (ja) | 2019-04-17 |
| US9793280B2 (en) | 2017-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6503471B2 (ja) | スプリットゲート型フラッシュメモリアレイ及びロジックデバイスの集積化 | |
| KR102364667B1 (ko) | 통합된 하이 k 금속 제어 게이트들을 갖는 비휘발성 분리형 게이트 메모리 셀들 및 제조 방법 | |
| TWI641116B (zh) | 集成鰭式場效電晶體(finfet) cmos裝置與嵌入式非揮發性記憶體單元之方法 | |
| US11107832B2 (en) | Apparatuses including memory cells and related methods | |
| JP6732901B2 (ja) | 別個のワード線及び消去ゲートを有するフラッシュメモリを形成する方法 | |
| JP6407488B1 (ja) | 統合された高ｋ金属ゲートを有する不揮発性分割ゲートメモリセル及びそれを作製する方法 | |
| KR20170086634A (ko) | 동시에 형성되는 저전압 및 고전압 로직 디바이스들을 구비한 비휘발성 메모리 어레이 | |
| US20170103991A1 (en) | Method of forming memory array and logic devices | |
| TWI794807B (zh) | 在基板上製造記憶體單元、高電壓裝置和邏輯裝置的方法 | |
| US11444091B2 (en) | Method of making memory cells, high voltage devices and logic devices on a substrate | |
| US20190348427A1 (en) | Method of Making Embedded Memory Device With Silicon-On-Insulator Substrate | |
| JP7425927B2 (ja) | 導電性ブロックにシリサイドを備える基板にメモリセル、高電圧デバイス、及び論理デバイスを作製する方法 | |
| US20230262975A1 (en) | Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate using a dummy area | |
| US20230292504A1 (en) | Method of forming memory cells, high voltage devices and logic devices on a semiconductor substrate | |
| KR20230110363A (ko) | 기판 상에 메모리 셀, 고전압 디바이스 및 논리 디바이스를갖는 반도체 디바이스를 형성하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6503471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |