JP6393167B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6393167B2
JP6393167B2 JP2014239231A JP2014239231A JP6393167B2 JP 6393167 B2 JP6393167 B2 JP 6393167B2 JP 2014239231 A JP2014239231 A JP 2014239231A JP 2014239231 A JP2014239231 A JP 2014239231A JP 6393167 B2 JP6393167 B2 JP 6393167B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
semiconductor film
transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014239231A
Other languages
English (en)
Other versions
JP2015130487A5 (ja
JP2015130487A (ja
Inventor
山崎　舜平
舜平 山崎
岡崎　健一
健一 岡崎
片山　雅博
雅博 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014239231A priority Critical patent/JP6393167B2/ja
Publication of JP2015130487A publication Critical patent/JP2015130487A/ja
Publication of JP2015130487A5 publication Critical patent/JP2015130487A5/ja
Application granted granted Critical
Publication of JP6393167B2 publication Critical patent/JP6393167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Nonlinear Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。特に、本発明の一態様は、電界効果トランジスタを有する半導体装置に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物半導体の一種である。化合物半導体とは、２種以上の原子が結合してできる半導体である。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成する元素の組み合わせによっては、半導体となることが知られている。
例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られている。
酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。
また、酸化物半導体を適用したトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、電界効果移動度が高い。そのため、当該トランジスタを用いて、表示装置などの駆動回路を構成することもできる。
表示装置としては、ＥＬ表示装置や、電子ペーパや、液晶表示装置などがあり、中でも高精細な表示が可能であるアクティブマトリクス型ＥＬ表示装置が注目を集めている。アクティブマトリクス型ＥＬ表示装置では、画素に複数のスイッチング素子（画素トランジスタとも呼ばれる）を配置し、そのうちの少なくとも一つのスイッチング素子と電気的に接続する発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
上記のようなアクティブマトリクス型表示装置の用途は拡大しており、画面サイズの大面積化、高精細化及び高開口率化の要求が高まっている。また、アクティブマトリクス型表示装置の生産方法には高い生産性及び生産コストの低減が求められる。
画素トランジスタは、スイッチング素子であるため、オフ電流値（トランジスタがオフ動作時に流れるドレイン電流）を十分低くすることが重要である。また、オフ電流値を十分低くすると低消費電力化も図ることができる。
画素トランジスタの半導体層に用いる材料としては、ポリシリコン、アモルファスシリコンなどのシリコン材料や、酸化物半導体などが用いられる。
また、表示モジュールの製造コストを低減するためには、大面積を有する絶縁表面を有する基板（ガラス基板やプラスチック基板）を用いて製造することが好ましい。
ポリシリコンは、結晶化プロセスなどにレーザ照射装置を用いるが、レーザ光源一つあたり、且つ、単位時間あたりの照射面積が限られているため、大面積を有する絶縁表面を有する基板を短時間に処理することは困難である。
一方、酸化物半導体を適用したトランジスタは、製造プロセスにレーザ照射装置を用いない。また、レーザ照射装置を用いない製造プロセスであるアモルファスシリコンを用いたトランジスタに比べ、酸化物半導体を適用したトランジスタは、電界効果移動度が高い。そのため、酸化物半導体を適用したトランジスタを用いて、表示装置などの駆動回路を構成することもできる。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
また、表示装置を作製するため、絶縁表面上に複数の異なる回路を形成する場合、例えば、画素部と駆動回路を同一基板上に形成する場合には、画素部に用いるトランジスタは、優れたスイッチング特性、例えばオンオフ比が大きいことが要求され、駆動回路に用いるトランジスタには動作速度が速いことが要求される。特に、表示装置の精細度が高精細であればあるほど、表示画像の書き込み時間が短くなるため、駆動回路に用いるトランジスタは速い動作速度とすることが好ましい。
同一基板上に複数種の回路を形成し、複数種の回路の特性にそれぞれ合わせた複数種のトランジスタを備えた表示装置を提供することを課題の一とする。
また、複雑な工程となることを防ぎ、製造コストの増大を防いで同一基板上に複数種の回路を形成し、複数種の回路の特性にそれぞれ合わせた複数種のトランジスタを備えた半導体装置を提供することも課題の一とする。
また、電気特性が良好で信頼性の高いトランジスタをスイッチング素子として用い、信頼性の高い表示装置を作製することも課題の一とする。
また、表示装置に画像を表示するには、大量の画像信号を表示装置に供給する必要がある。画像信号を供給する装置（例えば電子機器本体等）と表示装置の接続には、多数（例えばＶＧＡにおいて６４０程度）の配線が必要とされる。そして、当該配線の容積が表示装置の一部を占有し、電子機器の大きさや表示装置の配置など、設計の自由度を制限してしまう場合がある。
このような背景から表示装置の外部接続の端子数を削減することが望まれている。
また、表示装置の低消費電力化をより追求する場合にも外部接続の端子数を減らすことが望ましい。
また、表示モジュールは、高精細化されればされるほど、外部接続の端子数（ピン数とも呼ぶ）及び信号配線数が増加する。画素部と駆動回路を同一基板上に形成することで、駆動回路を同一基板上に形成しない表示モジュールに比べて、外部接続の端子数及び信号配線数を抑えることができる。
本発明の一態様は、同一基板上に、画素部と、該画素部を駆動する駆動回路とを有し、画素部は、第１の酸化物半導体膜を有する第１のトランジスタを有し、駆動回路は、第２の酸化物半導体膜を有する第２のトランジスタを有し、第１の酸化物半導体膜と第２の酸化物半導体膜は、同一絶縁表面上に形成され、第１のトランジスタのチャネル長は、第２のトランジスタのチャネル長よりも長く、第１のトランジスタのチャネル長は、２．５μｍ以上の表示装置である。
また、本発明の他の一態様は、同一基板上に、画素部と、該画素部を駆動する駆動回路とを有し、画素部は、第１の酸化物半導体膜を有する第１のトランジスタを有し、駆動回路は、第２の酸化物半導体膜及び第３の酸化物半導体膜を有する第２のトランジスタを有し、第１の酸化物半導体膜と、第１の酸化物半導体膜と組成の異なる第２の酸化物半導体膜は、同一絶縁表面上に形成され、第１のトランジスタのチャネル長は、第２のトランジスタのチャネル長よりも長く、第３の酸化物半導体膜は第２の酸化物半導体膜の側面に接する表示装置である。
上記構成において、第１の酸化物半導体膜及び第３の酸化物半導体膜は、同一工程で形成される。また、上記構成において、第１のトランジスタのチャネル長は、２．５μｍ以上である。
なお、上記各構成において、第２のトランジスタのチャネル長は、２．５μｍ未満である。また、第１のトランジスタのチャネル長は、１μｍ以上２．１μｍ以下である。
また、第２のトランジスタは、ゲート電極層と、ゲート電極層上に第２の酸化物半導体膜と、第２の酸化物半導体膜上に絶縁層と、絶縁層上に導電層とを有し、絶縁層は第２の酸化物半導体膜を覆い、かつゲート絶縁層と接して設けられ、第２のトランジスタの第２の酸化物半導体膜のチャネル幅方向において、導電層は、第２の酸化物半導体膜のチャネル形成領域と重なり、かつゲート電極層と電気的に接続して設けられる表示装置である。
なお、第２のトランジスタの電界効果移動度は、第１のトランジスタよりも高い。
また、本発明の他の一態様は、同一基板上に、画素部と、該画素部を駆動する駆動回路とを有し、画素部は、第１の酸化物半導体膜を有する第１のトランジスタを有し、駆動回路は、第２の酸化物半導体膜と、第２の酸化物半導体膜上に第３の酸化物半導体膜と、第３の酸化物半導体膜上に第４の酸化物半導体膜とを有する第２のトランジスタを有し、第１の酸化物半導体膜、及び第２の酸化物半導体膜は、同一絶縁表面上に形成され、第１のトランジスタのチャネル長は、第２のトランジスタのチャネル長よりも長く、第３の酸化物半導体膜の上面及び側面は、第４の酸化物半導体膜で覆われ、第３の酸化物半導体膜の下面は、第２の酸化物半導体膜の上面と接している表示装置である。
上記構成において、第１の酸化物半導体膜及び第４の酸化物半導体膜は、同一工程で形成され、同じターゲットを用いて成膜されている。
本発明の一態様により、外部接続の端子数が削減され、且つ高画質な表示装置を提供できる。
また、本発明の一態様の電子機器は、外部接続の端子数が削減され、且つ高画質な表示装置を含んで構成される。これにより、電子機器の大きさやそこに設ける表示装置の配置など、設計の自由度が高められ、その結果、小型化や軽量化された可搬性に優れた電子機器を提供できる。
また、外部接続の端子数が減少できれば、実装コストの低減を図ることができる。外部接続の端子が一つでも接触不良であれば、不良品となってしまう。従って、外部接続の端子数の減少により、実装時の歩留まりを高くすることができる。
または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。
液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 実施の形態に係る、表示装置の構成を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。 透過電子回折測定による構造解析の一例を示す図、および平面ＴＥＭ像。 表示モジュールを説明する図である。 実施の形態に係る、電子機器の外観図を説明する図。 液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 トランジスタの一形態を説明する上面図および断面図。 トランジスタの一形態を説明する上面図および断面図。 トランジスタの電気特性を説明する図。 トランジスタの電気特性を説明する図。 液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの電気特性を説明する図。 トランジスタの電気特性を説明する図。 トランジスタの電気特性を説明する図。 トランジスタの電気特性を説明する図。 液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 液晶表示装置の一形態を説明する断面図。 発光装置の一形態を説明する断面図。 トランジスタの電気特性を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
また、酸化物半導体膜を有するトランジスタはｎチャネル型トランジスタであるため、本明細書において、ゲート電圧が０Ｖの場合、ドレイン電流が流れていないとみなすことができるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。また、ゲート電圧が０Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタを、ノーマリーオン特性を有するトランジスタと定義する。
なお、チャネル長とは、例えば、トランジスタの上面図において、酸化物半導体膜（またはトランジスタがオン状態のときに酸化物半導体膜の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、酸化物半導体膜（またはトランジスタがオン状態のときに酸化物半導体膜の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅とよぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅とよぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、酸化物半導体膜の上面に形成されるチャネル領域の割合に対して、酸化物半導体膜の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、酸化物半導体膜の形状が既知という仮定が必要である。したがって、酸化物半導体膜の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、酸化物半導体膜とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」とよぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置、及びその作製方法について図面を参照して説明する。ここでは、半導体装置の一例として、液晶表示装置及び発光装置について、図１乃至図５を用いて説明する。本実施の形態においては、半導体装置において、第１のトランジスタと第２のトランジスタを用いており、第１のトランジスタと第２のトランジスタに含まれる酸化物半導体膜の構造が異なる。
＜表示装置の構造＞
はじめに、液晶表示装置について説明する。
図１は、液晶表示装置の断面図であり、Ａ−Ｂに駆動回路部に形成されるトランジスタを示し、Ｃ−Ｄに画素部に形成されるトランジスタを示す。
図１のＡ−Ｂに示すトランジスタ１０ｋは、基板１１上に設けられるゲート電極１３ｃと、基板１１及びゲート電極１３ｃ上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３ｃと重なる酸化物半導体膜８２と、酸化物半導体膜８２に接する一対の電極１９ｃ及び２０ｃとを有する。また、ゲート絶縁膜１５、酸化物半導体膜８２、及び一対の電極１９ｃ及び２０ｃ上には、保護膜２１が形成される。また、保護膜２１上に導電膜８７を有してもよい。導電膜８７は遮光性を有する導電膜を用いると、遮光膜としても機能する。
なお、保護膜２１は、酸化物絶縁膜２３、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２５、及び窒化物絶縁膜２７を有する。
図１のＣ−Ｄに示すトランジスタ１０ｍは、基板１１上に設けられるゲート電極１３ｄと、基板１１及びゲート電極１３ｄ上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３ｄと重なる酸化物半導体膜８４と、酸化物半導体膜８４に接する一対の電極１９ｄ、２０ｄとを有する。また、ゲート絶縁膜１５、酸化物半導体膜８４、及び一対の電極１９ｄ及び２０ｄ上には、保護膜２１が形成される。また、保護膜２１上に有機絶縁膜８８を有してもよい。
ゲート絶縁膜１５上には、導電性を有する酸化物半導体膜８５が形成される。なお、導電性を有する酸化物半導体膜８５は、酸化物半導体膜８２及び酸化物半導体膜８４と同時に形成された酸化物半導体膜が窒化物絶縁膜２７と接することで、酸素欠損及び水素濃度が上昇し、導電性が高められた膜である。
また、保護膜２１の開口部において、トランジスタ１０ｍの電極２０ｄと接続された画素電極８６が保護膜２１上に設けられる。画素電極８６は、透光性を有する導電膜を用いることができる。
導電性を有する酸化物半導体膜８５、窒化物絶縁膜２７、及び画素電極８６により容量素子８９を構成する。導電性を有する酸化物半導体膜８５及び画素電極８６はそれぞれ透光性を有するため、容量素子８９も透光性を有する。よって、画素における容量素子８９の面積を増大させることが可能である。このため、開口率が高く、且つ容量値の高い容量素子８９が設けられた画素を作製することができる。
また、保護膜２１、画素電極８６、導電膜８７、及び有機絶縁膜８８上に配向膜９２ａが設けられる。
液晶表示装置において、対向基板９０が設けられ、基板１１及び対向基板９０の間に、対向電極９１と配向膜９２ｂが対向基板９０側から順に設けられる。
また、配向膜９２ａ及び配向膜９２ｂの間に液晶層９３を有する。画素電極８６、液晶層９３、対向電極９１により、液晶素子９４を構成する。
本実施の形態に示す液晶表示装置において、駆動回路部と画素部において、トランジスタに含まれる酸化物半導体膜の構造が異なることを特徴とする。
本実施の形態に示す液晶表示装置において、駆動回路部と画素部に含まれるトランジスタのチャネル長が異なる。
代表的には、駆動回路部に含まれるトランジスタ１０ｋのチャネル長は２．５μｍ未満、好ましくは１．４５μｍ以上２．２μｍ以下である。一方、画素部に含まれるトランジスタ１０ｍのチャネル長は、２．５μｍ以上、好ましくは２．５μｍ以上２０μｍ以下である。
駆動回路部に含まれるトランジスタ１０ｋのチャネル長を、２．５μｍ未満、好ましくは１．４５μｍ以上２．２μｍ以下とすることで、電界効果移動度を高めることが可能であり、オン電流を増大させることができる。この結果、高速動作が可能な駆動回路部を作製することができる。
また、駆動回路部に設けられたトランジスタ１０ｋは、保護膜２１を介して酸化物半導体膜８２を覆う導電膜８７を有する。導電膜８７は、接地電位または任意の電位とすることが可能である。または、導電膜８７がゲート電極１３ｃと接続されることで、電界効果移動度が高く、オン電流の大きいトランジスタとなる。
酸化物半導体膜８２、及び酸化物半導体膜８４は、少なくともＩｎを含む金属酸化物で形成され、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等で形成される。
酸化物半導体膜８２及び酸化物半導体膜８４を成膜するために用いるターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝３：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：４、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
酸化物半導体膜８２、及び酸化物半導体膜８４の膜厚は、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３０ｎｍ以上５０ｎｍ以下である。
酸化物半導体膜８２、及び酸化物半導体膜８４の一部がトランジスタのチャネル領域として機能するため、酸化物半導体膜８２、及び酸化物半導体膜８４は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０ｋ、１０ｍのオフ電流を低減することができる。
酸化物半導体膜８２、及び酸化物半導体膜８４としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜８２、及び酸化物半導体膜８４は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために酸化物半導体膜８２、及び酸化物半導体膜８４のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜８２、及び酸化物半導体膜８４として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体膜８２、及び酸化物半導体膜８４は酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜８２、及び酸化物半導体膜８４において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜８２、及び酸化物半導体膜８４において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜８２、及び酸化物半導体膜８４において酸素欠損が増加し、ｎ型化してしまう。このため酸化物半導体膜８２、及び酸化物半導体膜８４におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜８２、及び酸化物半導体膜８４において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜８２、及び酸化物半導体膜８４のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜８２、及び酸化物半導体膜８４に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
次に、液晶表示装置の他の構成の詳細について説明する。
基板１１としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０ｋ、１０ｍを形成してもよい。または、基板１１とトランジスタ１０ｋ、１０ｍの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１０ｋ、１０ｍは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
なお、基板１１及びゲート電極１３ｃ、１３ｄの間に下地絶縁膜を設けてもよい。下地絶縁膜としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１１から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜８２、８４への拡散を抑制することができる。
ゲート電極１３ｃ、１３ｄは、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１３ｃ、１３ｄは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１３ｃ、１３ｄは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
ゲート絶縁膜１５は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。なお、酸化物半導体膜８２、８４との界面特性を向上させるため、ゲート絶縁膜１５において少なくとも酸化物半導体膜８２、８４と接する領域は酸化物絶縁膜で形成することが好ましい。
また、ゲート絶縁膜１５として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１５の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物絶縁膜２３、２５は、ゲート絶縁膜と同様の材料を適宜用いることができる。
また、酸化物絶縁膜２３は、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を用いてもよい。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の代表例としては、酸化窒化シリコン膜、酸化窒化アルミニウム膜等がある。なお、酸化窒化シリコン膜、酸化窒化アルミニウム膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜、窒化酸化アルミニウム膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
欠陥の少ない酸化物絶縁膜は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
酸化物絶縁膜２３が、上記のように、窒素酸化物の含有量が少ないと、酸化物絶縁膜２３と、酸化物半導体膜８２、８４との界面におけるキャリアのトラップを低減することが可能である。この結果、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、酸化物絶縁膜２３は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であることが好ましい。この結果、酸化物絶縁膜２３において、窒素酸化物が生成されにくくなり、酸化物絶縁膜２３と、酸化物半導体膜８２、８４との界面におけるキャリアのトラップを低減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、ゲート絶縁膜１５として、上記窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を用いてもよい。この結果、ゲート絶縁膜１５と、酸化物半導体膜８２、８４との界面におけるキャリアのトラップを低減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成してもよい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。窒化物絶縁膜２７は、少なくとも、水素及び酸素のブロッキング効果を有する膜を用いる。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する。窒化物絶縁膜２７を設けることで、酸化物半導体膜８２、８４からの酸素の外部への拡散と、外部から酸化物半導体膜８２、８４への水素、水等の侵入を防ぐことができる。
窒化物絶縁膜２７としては、厚さが５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、窒化物絶縁膜２７の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
また、画素部に設けられたトランジスタ１０ｍにおいて、保護膜２１上に、画素ごとに分離された有機絶縁膜８８が設けられることが好ましい。有機絶縁膜８８は、例えば、ポリイミド、アクリル、ポリアミド、エポキシ等を用いることができる。有機絶縁膜８８は、厚さが５００ｎｍ以上１０μｍ以下であることが好ましい。
有機絶縁膜８８が分離して形成されていると、外部からの水が有機絶縁膜８８を通じて半導体装置内に拡散しないため好ましい。
有機絶縁膜８８は、５００ｎｍ以上と厚さが厚いため、ゲート電極１３ｄに負の電圧が印加されることによって発生する電場が有機絶縁膜８８の表面にまで影響せず、有機絶縁膜８８の表面に正の電荷が帯電しにくい。また、空気中に含まれる正の荷電粒子が、有機絶縁膜８８の表面に吸着しても、有機絶縁膜８８は、５００ｎｍ以上と厚さが厚いため、有機絶縁膜８８の表面に吸着した正の荷電粒子の電場は、酸化物半導体膜８４及び保護膜２１の界面まで影響しにくい。この結果、酸化物半導体膜８４及び保護膜２１の界面において、実質的に正のバイアスが印加された状態とならず、トランジスタのしきい値電圧の変動が少ない。なお、トランジスタ１０ｍのチャネル長を２．５μｍ以上としてもよい。
次に、発光装置の構造について、図２を用いて説明する。
図２は、発光装置の断面図であり、Ａ−Ｂに駆動回路部に形成されるトランジスタ１０ｋを示し、Ｃ−Ｄに画素部に形成されるトランジスタ１０ｍを示す。
また、保護膜２１上に絶縁膜９５が設けられる。また、絶縁膜９５の開口部において、トランジスタ１０ｍに含まれる電極２０ｄと接続する第１の電極８６ａが設けられる。第１の電極８６ａは、透光性を有する導電膜または反射性を有する導電膜を用いて形成することができる。
導電膜８７、第１の電極８６ａ、及び絶縁膜９５上に絶縁膜９６が設けられる。絶縁膜９６は、第１の電極８６ａの一部を露出する開口部を有する。絶縁膜９６及び第１の電極８６ａ上にＥＬ層９７が設けられ、絶縁膜９６及びＥＬ層９７上に第２の電極９８が設けられる。第１の電極８６ａ、ＥＬ層９７、及び第２の電極９８により、有機ＥＬ素子９９を構成することができる。
絶縁膜９５及び絶縁膜９６は、例えば、有機樹脂又は無機絶縁材料を用いることができる。有機樹脂としては、例えば、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、又はフェノール樹脂等を用いることができる。無機絶縁材料としては、酸化シリコン、酸化窒化シリコン等を用いることができる。絶縁膜９５及び絶縁膜９６の作製が容易となるため、特に感光性の樹脂を用いることが好ましい。絶縁膜９５及び絶縁膜９６の形成方法は、特に限定されず、例えば、フォトリソグラフィ法、スパッタ法、蒸着法、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いればよい。
第１の電極８６ａとしては、例えば、可視光において反射性の高い金属膜を用いると好ましい。該金属膜としては、例えば、アルミニウム、銀、またはこれらの合金等を用いることができる。
ＥＬ層９７としては、第１の電極８６ａと第２の電極９８から注入される正孔と電子とが再結合し発光できる発光材料を用いればよい。また、該ＥＬ層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層などの機能層を必要に応じて形成してもよい。
第２の電極９８としては、例えば、可視光において透光性のある導電膜を用いると好ましい。該導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。また、第２の電極９８としては、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。とくに、第２の電極９８に酸化シリコンを添加したインジウム錫酸化物を用いると、発光装置を折り曲げる際に、第２の電極９８にクラック等が入りづらいため好適である。
＜表示装置の作製方法＞
ここで、表示装置に含まれるトランジスタの作製方法について説明する。ここでは、表示装置の一例として、図２９に示す発光装置を用い、トランジスタ１０ｋ＿４及びトランジスタ１０ｍ＿４の作製方法を、図３乃至図５を用いて説明する。
トランジスタ１０ｋ＿４、トランジスタ１０ｍ＿４を構成する膜（絶縁膜、酸化物半導体膜、金属酸化物膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、それぞれのスイッチングバルブ（高速バルブともよぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
図３（Ａ）に示すように、基板１１上に、ゲート電極１３ｃ、１３ｄ、ゲート絶縁膜１５を形成する。次に、ゲート絶縁膜１５上に、酸化物半導体膜８３及び酸化物半導体膜８１の積層膜、及び酸化物半導体膜８３ａ及び酸化物半導体膜８１ａの積層膜を形成する。
ゲート電極１３ｃ、１３ｄの形成方法を以下に示す。はじめに、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１３ｃ、１３ｄを形成する。この後、マスクを除去する。
なお、ゲート電極１３ｃ、１３ｄは、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
また、ＡＬＤを利用する成膜装置により導電膜としてタングステン膜を成膜することができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極１３ｃ、１３ｄを形成する。
ゲート絶縁膜１５は、スパッタリング法、ＣＶＤ法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等で形成する。
ゲート絶縁膜１５として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、ゲート絶縁膜１５として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
また、ゲート絶縁膜１５として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
また、ゲート絶縁膜１５として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
また、ゲート絶縁膜１５として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
ここでは、ゲート絶縁膜１５として、プラズマＣＶＤ法により酸化窒化シリコン膜を形成する。
酸化物半導体膜８３及び酸化物半導体膜８１の積層膜、及び酸化物半導体膜８３ａ及び酸化物半導体膜８１ａの積層膜の形成方法について以下に説明する。ゲート絶縁膜１５上にスパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により、のちに酸化物半導体膜８３及び酸化物半導体膜８３ａとなる酸化物半導体膜、及び後に酸化物半導体膜８１及び酸化物半導体膜８１ａとなる酸化物半導体膜をそれぞれ形成する。次に、積層された酸化物半導体膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて積層された酸化物半導体膜の一部をエッチングすることで、図３（Ｂ）に示すように、ゲート絶縁膜１５上であって、ゲート電極１３ｃの一部と重なるように素子分離された酸化物半導体膜８３及び酸化物半導体膜８１の積層膜、及びゲート絶縁膜１５上であって、ゲート電極１３ｄの一部と重なるように素子分離された酸化物半導体膜８３ａ及び酸化物半導体膜８１ａの積層膜を形成する。この後、マスクを除去する。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ膜を形成することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
酸化物半導体膜を加熱しながら成膜することで、さらには酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、水素濃度を２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
ここでは、スパッタリング法により、ターゲットの金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６である厚さ１０ｎｍの酸化物半導体膜と、ターゲットの金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２である厚さ３５ｎｍの酸化物半導体膜と、を順に形成した後、当該酸化物半導体膜上にマスクを形成し、酸化物半導体膜を選択的にエッチングする。
なお、加熱処理は、３５０℃より高く６５０℃以下、好ましくは４５０℃以上６００℃以下で行うことで、後述するＣＡＡＣ化率が、７０％以上１００％未満、好ましくは８０％以上１００％未満、好ましくは９０％以上１００％未満、より好ましくは９５％以上９８％以下である酸化物半導体膜を得ることができる。また、水素、水等の含有量が低減された酸化物半導体膜を得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を形成することができる。
次に、図３（Ｂ）に示すように、ゲート絶縁膜１５及び積層膜上に酸化物半導体膜を形成した後、所望の形状にエッチングすることで、酸化物半導体膜８３及び酸化物半導体膜８１の積層膜を覆う酸化物半導体膜８２を形成し、酸化物半導体膜８３ａ及び酸化物半導体膜８１ａの積層膜を覆う酸化物半導体膜８４を形成する。
なお、当該工程において、酸化物半導体膜８３の側面及び酸化物半導体膜８１の上面及び側面を覆うように酸化物半導体膜８２を形成することで、後の一対の電極の形成工程において、酸化物半導体膜８３及び酸化物半導体膜８１をエッチングしない。この結果、トランジスタのチャネル幅方向における酸化物半導体膜８３及び酸化物半導体膜８１の長さの変動を低減できるため好ましい。同様に、酸化物半導体膜８３ａの側面及び酸化物半導体膜８１ａの上面及び側面を覆うように酸化物半導体膜８４を形成することで、後の一対の電極の形成工程において、酸化物半導体膜８３ａ及び酸化物半導体膜８１ａをエッチングしない。この結果、トランジスタのチャネル幅方向における酸化物半導体膜８３ａ及び酸化物半導体膜８１ａの長さの変動を低減できるため好ましい。
次に、加熱処理を行い、酸化物半導体膜の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分から２４時間とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
ここでは、４５０℃の窒素及び酸素を含む混合ガス雰囲気で加熱処理を行った後、４５０℃の酸素雰囲気で加熱処理を行う。
なお、当該加熱処理の代わりに、図３（Ａ）の後に、同様の加熱処理を行ってもよい。
次に、図３（Ｃ）に示すように、酸化物半導体膜８２及び酸化物半導体膜８４上に一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄを形成する。
一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄの形成方法を以下に示す。はじめに、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄを形成する。この後、マスクを除去する。
ここでは、厚さ５０ｎｍの銅−マンガン合金膜、厚さ４００ｎｍの銅膜、及び厚さ１００ｎｍの銅−マンガン合金膜を順にスパッタリング法により積層する。次に、銅−マンガン合金膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて、銅−マンガン合金膜、銅膜、及び銅−マンガン合金膜をドライエッチングして、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄを形成する。
なお、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄを形成した後、加熱処理を行ってもよい。当該加熱処理としては酸化物半導体膜８２及び酸化物半導体膜８４を形成した後に行う加熱処理と同様の条件を用いて行うことができる。
また、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄを形成した後、エッチング残渣を除去するため、洗浄処理をすることが好ましい。この洗浄処理を行うことで、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄの短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、フッ酸、シュウ酸、リン酸などの酸性の溶液、または水を用いて行うことができる。
次に、図４（Ａ）に示すように、ゲート絶縁膜１５、酸化物半導体膜８２、酸化物半導体膜８４、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄ上に保護膜２１を形成する。
保護膜２１は、スパッタリング法、ＣＶＤ法、蒸着法等により形成することができる。
保護膜２１に含まれる酸化物絶縁膜２３として、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を形成する場合、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の一例として、酸化窒化シリコン膜をＣＶＤ法を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。
また、堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＣＶＤ法を用いることで、酸化物絶縁膜２３として、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を形成することができる。
保護膜２１に含まれる酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する場合、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜の一例として酸化窒化シリコン膜をＣＶＤ法を用いて形成することができる。
酸化物絶縁膜２５としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
窒化物絶縁膜２７は、スパッタリング法、ＣＶＤ法等を用いて形成することができる。
窒化物絶縁膜２７としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いる。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。
なお、酸化物絶縁膜２５を形成した後、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。当該加熱処理により、酸化物絶縁膜２５に含まれる酸素の一部を、酸化物半導体膜８３、酸化物半導体膜８１、酸化物半導体膜８２、酸化物半導体膜８３ａ、酸化物半導体膜８１ａ、及び酸化物半導体膜８４に移動させ、これらに含まれる酸素欠損を低減することができる。
ここでは、窒素及び酸素を含む混合ガス雰囲気で、３５０℃、１時間の加熱処理を行う。
また、窒化物絶縁膜２７を形成した後、加熱処理を行って保護膜２１から水素等を放出させることが可能である。
ここでは、窒素及び酸素を含む混合ガス雰囲気で、３５０℃、１時間の加熱処理を行う。
以上の工程により、しきい値電圧のシフトが低減されたトランジスタを作製することができる。また、電気特性の変動が低減されたトランジスタを作製することができる。
次に、図４（Ｂ）に示すように、トランジスタ１０ｋ＿４の酸化物半導体膜８２上の保護膜２１及びトランジスタ１０ｍ＿４の電極２０ｄそれぞれの一部を露出する開口部を有する絶縁膜９５を形成する。次に、保護膜２１上であって、トランジスタ１０ｋ＿４の酸化物半導体膜８２と重なる領域に導電膜８７を形成し、絶縁膜９５上にトランジスタ１０ｍ＿４の電極２０ｄと接続する第１の電極８６ａを形成する。
絶縁膜９５は、フォトリソグラフィ法、スパッタ法、蒸着法、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いて形成することができる。
ここでは、感光性のポリイミドを用いて絶縁膜９５を形成する。
第１の電極８６ａは、スパッタ法、蒸着法、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いて形成することができる。
次に、図５（Ａ）に示すように、絶縁膜９５、導電膜８７及び第１の電極８６ａ上に、絶縁膜９６を形成する。絶縁膜９６は、絶縁膜９５と同様の方法を適宜用いて形成することができる。
次に、図５（Ｂ）に示すように、絶縁膜９６及び第１の電極８６ａ上にＥＬ層９７を形成する。ＥＬ層９７は、蒸着法、液滴吐出法（インクジェット法等）、塗布法等を用いて形成することができる。
以上の工程により、高速動作が可能であり、且つ光照射の劣化が少なく、表示品質に優れた画素部を有する表示装置を作製することができる。
なお、図１に示す液晶表示装置及び図２に示す発光装置のトランジスタの変形例を以下で説明する。
＜変形例１＞
図１に示す液晶表示装置及び図２に示す発光装置は、２層の酸化物半導体膜が積層されたトランジスタを有してもよい。ここでは、図１に示す液晶表示装置の変形例を示す。具体的には、図２６に示すように、ゲート絶縁膜１５上に酸化物半導体膜８１及び酸化物半導体膜８２が積層されたトランジスタ１０ｋ＿１と、ゲート絶縁膜１５上に酸化物半導体膜８１ａ及び酸化物半導体膜８４が積層されたトランジスタ１０ｍ＿１と有する。
酸化物半導体膜８１及び酸化物半導体膜８１ａとしては、Ｉｎの原子数比が、ＺｎまたはＭ（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の原子数比以上であってもよい。酸化物半導体膜８１及び酸化物半導体膜８１ａがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜８１及び酸化物半導体膜８１ａを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３とすると、ｘ３／ｙ３は、１より大きく６以下であることが好ましい。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝３：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：４、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、等がある。
また、酸化物半導体膜８２及び酸化物半導体膜８４としては、Ｉｎの原子数比が、ＺｎまたはＭ（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の原子数比未満であってもよい。酸化物半導体膜８２及び酸化物半導体膜８４がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜８２及び酸化物半導体膜８４を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ４：ｙ４：ｚ４とすると、ｘ４／ｙ４は、１／６以上１以下であることが好ましい。また、ｚ４／ｙ４は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ４／ｙ４を１以上６以下とすることで、酸化物半導体膜８２及び酸化物半導体膜８４としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
＜変形例２＞
図１に示す液晶表示装置及び図２に示す発光装置は、３層以上の酸化物半導体膜が積層されたトランジスタを有してもよい。ここでは、図２に示す発光装置の変形例を示す。具体的には、図２７に示すように、ゲート絶縁膜１５上に形成された酸化物半導体膜８３、酸化物半導体膜８１及び酸化物半導体膜８２が積層されたトランジスタ１０ｋ＿２と、ゲート絶縁膜１５上に形成された酸化物半導体膜８３ａ、酸化物半導体膜８１ａ及び酸化物半導体膜８４が積層されたトランジスタ１０ｍ＿２と有する。
酸化物半導体膜８３及び酸化物半導体膜８３ａとしては、酸化物半導体膜８２及び酸化物半導体膜８４に示す金属元素の原子数比を有する酸化物半導体膜を適宜用いることができる。なお、酸化物半導体膜８１及び酸化物半導体膜８１ａは、トランジスタのチャネル領域として機能するため、積層された酸化物半導体膜において、最も膜厚が厚い。酸化物半導体膜８１及び酸化物半導体膜８１ａの膜厚は、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３０ｎｍ以上５０ｎｍ以下である。一方、酸化物半導体膜８３及び酸化物半導体膜８３ａは、積層された酸化物半導体膜において、最も膜厚が薄いことが好ましい。酸化物半導体膜８３及び酸化物半導体膜８３ａの膜厚は、２ｎｍ以上１００ｎｍ以下、好ましくは２ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上１５ｎｍ以下である。
＜変形例３＞
図１に示す液晶表示装置及び図２に示す発光装置は、２層の酸化物半導体膜が積層されたトランジスタを有してもよい。ここでは、図１に示す液晶表示装置の変形例を示す。具体的には、図２８に示すように、酸化物半導体膜が積層されたトランジスタを有する。具体的には、ゲート絶縁膜１５上に形成された酸化物半導体膜８１と、該酸化物半導体膜８１の側面及び上面を覆う酸化物半導体膜８２が積層されたトランジスタ１０ｋ＿３と、ゲート絶縁膜１５上に形成された酸化物半導体膜８１ａと、該酸化物半導体膜８１ａの側面及び上面を覆う酸化物半導体膜８４が積層されたトランジスタ１０ｍ＿３と有する。
酸化物半導体膜８１の側面及び上面を覆うように酸化物半導体膜８２を形成することで、後の一対の電極の形成工程において、酸化物半導体膜８１をエッチングしない。この結果、トランジスタのチャネル幅方向における酸化物半導体膜８１の長さの変動を低減できるため好ましい。また、酸化物半導体膜８１ａの側面及び上面を覆うように酸化物半導体膜８４を形成することで、後の一対の電極の形成工程において、酸化物半導体膜８１ａをエッチングしない。この結果、トランジスタのチャネル幅方向における酸化物半導体膜８１ａの長さの変動を低減できるため好ましい。
＜変形例４＞
図１に示す液晶表示装置及び図２に示す発光装置は、３層以上の酸化物半導体膜が積層されたトランジスタを有してもよい。ここでは、図２に示す発光装置の変形例を示す。具体的には、図２９に示すように、酸化物半導体膜が積層されたトランジスタを有する。具体的には、ゲート絶縁膜１５上に形成された酸化物半導体膜８３と、酸化物半導体膜８３上の酸化物半導体膜８１と、該酸化物半導体膜８３の側面及び酸化物半導体膜８１の側面及び上面を覆う酸化物半導体膜８２が積層されたトランジスタ１０ｋ＿４と、ゲート絶縁膜１５上に形成された、酸化物半導体膜８３ａと、該酸化物半導体膜８３ａ上の酸化物半導体膜８１ａと、酸化物半導体膜８３ａの側面及び酸化物半導体膜８１ａの側面及び上面を覆う酸化物半導体膜８４が積層されたトランジスタ１０ｍ＿４とを有する。
なお、図２８、及び、図２９において、導電膜８７が設けられている場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、導電膜８７を設けないことも可能である。その場合の例を、図１２、及び、図１３に示す。
なお、図１、及び、図２などにおいて、電極１９ｃ、電極２０ｃ、電極１９ｄ、電極２０ｄなどの下側に、酸化物半導体膜８２、酸化物半導体膜８４などが設けられているが、本発明の一態様は、これに限定されない。電極１９ｃ、電極２０ｃ、電極１９ｄ、電極２０ｄなどの上側に、酸化物半導体膜８２、酸化物半導体膜８４などが設けられていてもよい。それらの場合の一例を、図１４、図１５、図１６、図１７、図１８、及び、図１９に示す。図１４は単層の酸化物半導体膜８２を電極１９ｃ、及び電極２０ｃ上に設けたトランジスタ１０ｋを用いる液晶表示装置の例であり、図１５は単層の酸化物半導体膜８２を電極１９ｃ、及び電極２０ｃ上に設けたトランジスタ１０ｎを用いる発光装置の例である。図１６は２層の酸化物半導体膜を電極１９ｃ、及び電極２０ｃ上に設けたトランジスタ１０ｋを用いる液晶表示装置の例であり、図１７は、３層の酸化物半導体膜を電極１９ｃ、及び電極２０ｃ上に設けたトランジスタ１０ｎを用いる発光装置の例である。また、図１８は２層の酸化物半導体膜を電極１９ｃ、及び電極２０ｃ上に設けたトランジスタ１０ｋを用いる液晶表示装置の例であり、図１９は３層の酸化物半導体膜を電極１９ｃ、及び電極２０ｃ上に設けたトランジスタ１０ｎを用いる発光装置の例である。なお、図１８、図１９の構成においても、導電膜８７を設けないことも可能である。その場合、図１８における導電膜８７を設けない構成が図２０であり、図１９における導電膜８７を設けない構成が図２１である。
＜変形例５＞
図１に示すトランジスタはチャネルエッチ型のトランジスタであるが、適宜チャネル保護型のトランジスタを用いることができる。
＜変形例６＞
図１に示すトランジスタはボトムゲートトランジスタであるが、画素回路、もしくは駆動回路に用いるトランジスタは図２２に示すようにボトムコンタクト型のトップゲート構造を用いても良い。図２２（Ａ）にトランジスタの上面図を、図２２（Ｂ）及び図２２（Ｃ）にトランジスタの断面図を示す。図２２（Ａ）の一点鎖線Ａ−Ｂに示すチャネル長方向の断面図、および図２２（Ａ）の一点鎖線Ｃ−Ｄに示すチャネル幅方向の断面図を用いて、トランジスタの構造を説明する。基板１１の上に下地絶縁膜１２を形成し、その上に電極を形成し、パターニングして電極１９、電極２０を形成する。その上に酸化物半導体膜８０ａ、酸化物半導体膜８０を形成する。その後、酸化物半導体膜８０ａ、酸化物半導体膜８０をパターニングした後に、酸化物半導体膜８０ｂを形成する。その上にゲート絶縁膜１５を形成し、さらにゲート電極１３を形成、パターニング後に、保護膜２１を形成する。図２２（Ｂ）では酸化物半導体膜８０ａ、酸化物半導体膜８０を形成し、パターニング後に酸化物半導体膜８０ｂを形成するが、酸化物半導体膜８０ａ、酸化物半導体膜８０、酸化物半導体膜８０ｂを形成したのちにパターニングしても構わない。また、図２２（Ｂ）では半導体膜を３層積層構造としたが、これを２層の積層や、単層の半導体膜で形成しても構わない。
＜変形例７＞
図１に示すトランジスタはボトムゲートトランジスタであるが、画素回路、もしくは駆動回路に用いるトランジスタは図２３に示すようにトップコンタクト型のトップゲート構造を用いても良い。図２３（Ａ）にトランジスタの上面図を、図２３（Ｂ）、図２３（Ｃ）にトランジスタの断面図を示す。図２３（Ａ）の一点鎖線Ａ−Ｂに示すチャネル長方向の断面図を図２３（Ｂ）に示し、一点鎖線Ｃ−Ｄに示すチャネル幅方向の断面図を図２３（Ｃ）に示し、それらを用いて、トランジスタの構造を説明する。
基板１１上に下地絶縁膜１２を形成し、その上に酸化物半導体膜８０ａ、酸化物半導体膜８０を形成する。その後、酸化物半導体膜８０ａ、酸化物半導体膜８０をパターニングした後に、酸化物半導体膜８０ｂを形成する。その上に電極を形成し、パターニングして電極１９、電極２０を形成する。その上にゲート絶縁膜１５を形成し、さらにゲート電極１３を形成、パターニング後に、保護膜２１を形成する。図２３（Ｂ）では酸化物半導体膜８０ａ、酸化物半導体膜８０を形成し、パターニング後に酸化物半導体膜８０ｂを形成するが、酸化物半導体膜８０ａ、酸化物半導体膜８０、酸化物半導体膜８０ｂを形成したのちにパターニングしても構わない。また、図２３（Ｂ）では半導体膜を３層積層構造としたが、これを２層の積層や、単層の半導体膜で形成しても構わない。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の表示装置の構成例について説明する。
＜構成例＞
図６（Ａ）は、本発明の一態様の表示装置の上面図であり、図６（Ｂ）は、本発明の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図６（Ｃ）は、本発明の一態様の表示装置の画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部及び駆動回路を上記実施の形態１に示す構成とすることにより、信頼性の高い表示装置を提供することができる。また、高速動作が可能であり、且つ光照射の劣化が少なく、表示品質に優れた画素部を有する表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図６（Ａ）に示す。表示装置の基板９００上には、画素部９０１、第１の走査線駆動回路９０２、第２の走査線駆動回路９０３、信号線駆動回路９０４を有する。画素部９０１には、複数の信号線が信号線駆動回路９０４から延伸して配置され、複数の走査線が第１の走査線駆動回路９０２、及び第２の走査線駆動回路９０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板９００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図６（Ａ）では、第１の走査線駆動回路９０２、第２の走査線駆動回路９０３、信号線駆動回路９０４は、画素部９０１と同じ基板９００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板９００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板９００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
画素部及び駆動回路を上記実施の形態１に示す構成とすることにより、第１の走査線駆動回路９０２、第２の走査線駆動回路９０３、信号線駆動回路９０４を、電界効果移動度の高いトランジスタを用いて作製することが可能である。このため、信号線駆動回路９０４にデマルチプレクサ回路を形成することが可能である。デマルチプレクサ回路は、一つの入力信号を複数の出力へ分配する回路であるため、入力信号用の入力端子を削減することが可能である。例えば、一画素が、赤色用サブ画素、緑色用サブ画素、及び青色用サブ画素を有し、且つ各画素に対応するデマルチプレクサ回路を設けることで、各サブ画素に入力する入力信号をデマルチプレクサ回路で分配することが可能であるため、入力端子を１／３に削減することが可能である。
＜液晶表示装置＞
また、画素の回路構成の一例を図６（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
トランジスタ９１６のゲート配線９１２と、トランジスタ９１７のゲート配線９１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極又はドレイン電極９１４は、トランジスタ９１６とトランジスタ９１７で共通に用いられている。トランジスタ９１６とトランジスタ９１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示装置を提供することができる。
トランジスタ９１６と電気的に接続する第１の画素電極と、トランジスタ９１７と電気的に接続する第２の画素電極の形状について説明する。第１の画素電極と第２の画素電極の形状は、スリットによって分離されている。第１の画素電極はＶ字型に広がる形状を有し、第２の画素電極は第１の画素電極の外側を囲むように形成される。
トランジスタ９１６のゲート電極はゲート配線９１２と接続され、トランジスタ９１７のゲート電極はゲート配線９１３と接続されている。ゲート配線９１２とゲート配線９１３に異なるゲート信号を与えてトランジスタ９１６とトランジスタ９１７の動作タイミングを異ならせ、液晶の配向を制御できる。
また、容量配線９１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子９１８と第２の液晶素子９１９を備える。第１の液晶素子９１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子９１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
なお、図６（Ｂ）に示す画素回路は、これに限定されない。例えば、図６（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。
なお、ここでは、ＶＡ型の液晶表示装置を用いて説明したが、適宜、ＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
＜発光装置＞
画素の回路構成の他の一例を図６（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図６（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを画素に用いる例を示す。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素９２０は、スイッチング用トランジスタ９２１、駆動用トランジスタ９２２、発光素子９２４及び容量素子９２３を有している。スイッチング用トランジスタ９２１は、ゲート電極が走査線９２６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線９２５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ９２２のゲート電極に接続されている。駆動用トランジスタ９２２は、ゲート電極が容量素子９２３を介して電源線９２７に接続され、第１電極が電源線９２７に接続され、第２電極が発光素子９２４の第１電極（画素電極）に接続されている。発光素子９２４の第２電極は共通電極９２８に相当する。共通電極９２８は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ９２１および駆動用トランジスタ９２２は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。
発光素子９２４の第２電極（共通電極９２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線９２７に供給される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子９２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子９２４に印加することにより、発光素子９２４に電流を流して発光させる。なお、発光素子９２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
なお、容量素子９２３は駆動用トランジスタ９２２のゲート容量を代用することにより省略できる。駆動用トランジスタ９２２のゲート容量については、半導体膜とゲート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ９２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ９２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ９２２に入力する。なお、駆動用トランジスタ９２２を線形領域で動作させるために、電源線９２７の電圧よりも高い電圧を駆動用トランジスタ９２２のゲート電極にかける。また、信号線９２５には、電源線電圧に駆動用トランジスタ９２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ９２２のゲート電極に発光素子９２４の順方向電圧に駆動用トランジスタ９２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ９２２が飽和領域で動作するようにビデオ信号を入力し、発光素子９２４に電流を流す。また、駆動用トランジスタ９２２を飽和領域で動作させるために、電源線９２７の電位を、駆動用トランジスタ９２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子９２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図６（Ｃ）に示す画素構成に限定されない。例えば、図６（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。
図６（Ｂ），（Ｃ）で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極（及び第３のゲート電極）の電位を制御し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位を入力可能な構成とすればよい。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態１で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、ＣＡＡＣ−ＯＳ及び微結晶酸化物半導体について説明する。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図７（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図７（Ｂ）に示す。図７（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図７（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図７（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図７（Ｂ）および図７（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図７（Ｄ）参照。）。図７（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図７（Ｄ）に示す領域５１６１に相当する。
また、図３０（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３０（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３０（Ｂ）、図３０（Ｃ）および図３０（Ｄ）に示す。図３０（Ｂ）、図３０（Ｃ）および図３０（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３１（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３１（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図３１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３２（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３２（Ｂ）に示す。図３２（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３２（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図３２（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する）、ｎｃ−ＯＳ（試料Ｂと表記する）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図３３は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３３より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図３３中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図３３中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。
図８（Ｃ）に、電子銃室３１０と、電子銃室３１０の下の光学系３１２と、光学系３１２の下の試料室３１４と、試料室３１４の下の光学系３１６と、光学系３１６の下の観察室３２０と、観察室３２０に設置されたカメラ３１８と、観察室３２０の下のフィルム室３２２と、を有する透過電子回折測定装置を示す。カメラ３１８は、観察室３２０内部に向けて設置される。なお、フィルム室３２２を有さなくても構わない。
また、図８（Ｄ）に、図８（Ｃ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室３１０に設置された電子銃から放出された電子が、光学系３１２を介して試料室３１４に配置された物質３２８に照射される。物質３２８を通過した電子は、光学系３１６を介して観察室３２０内部に設置された蛍光板３３２に入射する。蛍光板３３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。
カメラ３１８は、蛍光板３３２を向いて設置されており、蛍光板３３２に現れたパターンを撮影することが可能である。カメラ３１８のレンズの中央、および蛍光板３３２の中央を通る直線と、蛍光板３３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ３１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ３１８をフィルム室３２２に設置しても構わない場合がある。例えば、カメラ３１８をフィルム室３２２に、電子３２４の入射方向と対向するように設置してもよい。この場合、蛍光板３３２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室３１４には、試料である物質３２８を固定するためのホルダが設置されている。ホルダは、物質３２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質３２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質３２８の構造によって最適な範囲を設定すればよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。
例えば、図８（Ｄ）に示すように物質におけるナノビームである電子３２４の照射位置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができる。このとき、物質３２８がＣＡＡＣ−ＯＳ膜であれば、図８（Ａ）に示したような回折パターンが観測される。または、物質３２８がｎｃ−ＯＳ膜であれば、図８（Ｂ）に示したような回折パターンが観測される。
ところで、物質３２８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜であれば、ＣＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターンが観測される領域の割合を非ＣＡＡＣ化率と表記する。
一例として、成膜直後（ａｓ−ｓｐｕｔｔｅｒｅｄと表記。）、または酸素を含む雰囲気における４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍのナノビームを用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡＣ化率の算出には、６試料における平均値を用いた。
各試料におけるＣＡＡＣ化率を図９（Ａ）に示す。成膜直後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）であった。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理においても高いＣＡＡＣ化率を有するＣＡＡＣ−ＯＳ膜が得られることがわかる。
ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することができなかった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域が、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
図９（Ｂ）および図９（Ｃ）は、成膜直後および４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜の平面ＴＥＭ像である。図９（Ｂ）と図９（Ｃ）とを比較することにより、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜は、膜質がより均質であることがわかる。即ち、高い温度における加熱処理によって、ＣＡＡＣ−ＯＳ膜の膜質が向上することがわかる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる場合がある。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、説明する。また、本発明の一態様の半導体装置が適用された電子機器の構成例について説明する。
図１０に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示装置セル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示装置セル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示装置セル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示装置セル８００６に重畳して用いることができる。また、表示装置セル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示装置セル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示装置セル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示装置セル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図１１は、本発明の一態様の半導体装置を含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図１１（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとなっており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構成してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶表示装置や有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。
図１１（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図１１（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１１（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロット１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング素子として液晶表示装置や有機発光パネルを作製して表示部１０２３に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図１１（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。
図１１（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成されている。筐体１０３１には、表示装置１０３２、スピーカー１０３３、マイクロフォン１０３４、ポインティングデバイス１０３６、カメラレンズ１０３７、外部接続端子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に内蔵されている。上記実施の形態で説明するトランジスタを表示装置１０３２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示装置１０３２はタッチパネルを備えており、図１１（Ｃ）には映像表示されている複数の操作キー１０３５を点線で示している。なお、太陽電池１０４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示装置１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示装置１０３２と同一面上にカメラレンズ１０３７を備えているため、テレビ電話が可能である。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図１１（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図１１（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵されている。上記実施の形態で説明するトランジスタを表示部１０５３およびＣＰＵに適用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表示部１０５３に映し出すことも可能である。
また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、半導体装置の一例として、液晶表示装置及び発光装置について、図３４乃至図３８を用いて説明する。本実施の形態においては、液晶表示装置または発光装置において、異なる層数の酸化物半導体膜を用いた第１のトランジスタと第２のトランジスタを用いており、第１のトランジスタと第２のトランジスタとでは、含まれる酸化物半導体膜の構造が異なる。
＜表示装置の構造＞
はじめに、液晶表示装置について説明する。
図３４は、液晶表示装置の断面図であり、Ａ−Ｂに駆動回路部に形成されるトランジスタを示し、Ｃ−Ｄに画素部に形成されるトランジスタを示す。
図３４のＡ−Ｂに示すトランジスタ１０ｋｂは、基板１１上に設けられるゲート電極１３ｃと、基板１１及びゲート電極１３ｃ上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３ｃと重なる第１の酸化物半導体膜８１と、第１の酸化物半導体膜８１を覆う第２の酸化物半導体膜８２と、第２の酸化物半導体膜８２に接する一対の電極１９ｃ及び２０ｃとを有する。また、ゲート絶縁膜１５、第２の酸化物半導体膜８２、及び一対の電極１９ｃ及び２０ｃ上には、保護膜２１が形成される。また、保護膜２１上に導電膜８７を有してもよい。
なお、保護膜２１は、酸化物絶縁膜２３、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２５、及び窒化物絶縁膜２７を有する。
図３４のＣ−Ｄに示すトランジスタ１０ｍは、基板１１上に設けられるゲート電極１３ｄと、基板１１及びゲート電極１３ｄ上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３ｄと重なる酸化物半導体膜８４と、酸化物半導体膜８４に接する一対の電極１９ｄ及び２０ｄとを有する。また、ゲート絶縁膜１５、酸化物半導体膜８４、及び一対の電極１９ｄ及び２０ｄ上には、保護膜２１が形成される。また、保護膜２１上に有機絶縁膜８８を有してもよい。図３４のＣ−Ｄに示すトランジスタ１０ｍは、図１のＣ−Ｄに示すトランジスタ１０ｍと同一である。
本実施の形態に示す液晶表示装置において、駆動回路部と画素部において、トランジスタに含まれる酸化物半導体膜の構造が異なることを特徴とする。
第１の酸化物半導体膜８１と第２の酸化物半導体膜８２は、組成が異なる。一方、第２の酸化物半導体膜８２と、酸化物半導体膜８４は組成が同じである。すなわち、第１の酸化物半導体膜８１と、第２の酸化物半導体膜８２及び酸化物半導体膜８４は、別の工程で形成され、且つ第２の酸化物半導体膜８２及び酸化物半導体膜８４は同じ工程で形成される。
トランジスタ１０ｋｂに含まれる第１の酸化物半導体膜８１にチャネル領域が形成される。このため、第１の酸化物半導体膜８１は、第２の酸化物半導体膜８２より膜厚が大きい。
第１の酸化物半導体膜８１の膜厚は、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３０ｎｍ以上５０ｎｍ以下である。第２の酸化物半導体膜８２、及び酸化物半導体膜８４の膜厚は、第１の酸化物半導体膜８１より膜厚が小さく、且つ３ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下、好ましくは３０ｎｍ以上５０ｎｍ以下である。
第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４は、少なくともＩｎを含む金属酸化物で形成され、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等で形成される。
第１の酸化物半導体膜８１は、ＺｎまたはＭ（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）に対するＩｎの原子数比が大きい。第１の酸化物半導体膜８１がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第１の酸化物半導体膜８１を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３とすると、ｘ３／ｙ３は、１より大きく６以下であることが好ましい。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝３：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：４等がある。
第２の酸化物半導体膜８２及び酸化物半導体膜８４は、ＺｎまたはＭ（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）に対するＩｎの原子数比が同じ、または小さい。第２の酸化物半導体膜８２及び酸化物半導体膜８４がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第２の酸化物半導体膜８２及び酸化物半導体膜８４を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ４：ｙ４：ｚ４とすると、ｘ４／ｙ４は、１／６以上１以下であることが好ましい。また、ｚ４／ｙ４は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ４／ｙ４を１以上６以下とすることで、第２の酸化物半導体膜８２及び酸化物半導体膜８４としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
第１の酸化物半導体膜８１に用いている、ＺｎまたはＭ（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）に対するＩｎの原子数比が大きい酸化物半導体膜を有するトランジスタは、電界効果移動度が高い。代表的には、電界効果移動度が１０ｃｍ２／Ｖｓより大きく６０ｃｍ２／Ｖｓ未満、好ましくは１５ｃｍ２／Ｖｓ以上５０ｃｍ２／Ｖｓ未満のトランジスタである。しかしながら、光が照射されるとオフ状態における電流が増大してしまう。このため、駆動回路部のように遮光された領域に、ＺｎまたはＭ（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）に対するＩｎの原子数比が大きい酸化物半導体膜を有するトランジスタ設けることで、電界効果移動度が高く、且つオフ状態における電流の低いトランジスタとなる。この結果、高速動作が可能な駆動回路部を作製することができる。
一方、第２の酸化物半導体膜８２及び酸化物半導体膜８４に用いている、ＺｎまたはＭ（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）に対するＩｎの原子数比が同じ、または小さい酸化物半導体膜を有するトランジスタは、光が照射されても、オフ電流の増大量が少ない。このため、画素部に、ＺｎまたはＭ（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）に対するＩｎの原子数比が同じ、または小さい酸化物半導体膜を有するトランジスタを設けることで、光照射の劣化が少なく、表示品質に優れた画素部を作製することができる。該酸化物半導体膜を有するトランジスタの電界効果移動度は、３ｃｍ２／Ｖｓ以上１０ｃｍ２／Ｖｓ以下である。
また、駆動回路部に設けられたトランジスタ１０ｋｂは、保護膜２１を介して第１の酸化物半導体膜８１を覆う導電膜８７を有する。導電膜８７は、接地電位または任意の電位に設定することが可能である。または、導電膜８７がゲート電極１３ｃと接続されることで、電界効果移動度が高く、オン電流の大きいトランジスタとなる。
本実施の形態に示す液晶表示装置において、駆動回路部と画素部に含まれるトランジスタのチャネル長が異なってもよい。
代表的には、駆動回路部に含まれるトランジスタ１０ｋｂのチャネル長は２．５μｍ未満、好ましくは１．４５μｍ以上２．２μｍ以下である。一方、画素部に含まれるトランジスタ１０ｍのチャネル長は、２．５μｍ以上、好ましくは２．５μｍ以上２０μｍ以下である。
駆動回路部に含まれるトランジスタ１０ｋｂのチャネル長を、２．５μｍ未満、好ましくは１．４５μｍ以上２．２μｍ以下とすることで、さらに電界効果移動度を高めることが可能であり、オン電流を増大させることができる。この結果、高速動作が可能な駆動回路部を作製することができる。
第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４の一部がトランジスタのチャネル領域として機能するため、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０ｋｂ、１０ｍのオフ電流を低減することができる。
第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４は酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４において、二次イオン質量分析法（ＳＩＭＳ）により得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４において、第１４族元素の一つであるシリコンや炭素が含まれると、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４において酸素欠損が増加し、ｎ型化してしまう。このため、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４において、二次イオン質量分析法（ＳＩＭＳ）により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
次に、発光装置の構造について、図３５を用いて説明する。
図３５は、発光装置の断面図であり、Ａ−Ｂに駆動回路部に形成されるトランジスタ１０ｎｂを示し、Ｃ−Ｄに画素部に形成されるトランジスタ１０ｍを示す。図３５のＣ−Ｄに示すトランジスタ１０ｍは、図２のＣ−Ｄに示すトランジスタ１０ｍと同一であり、同一の箇所には同じ符号を用いる。
図３５のＡ−Ｂに示すトランジスタ１０ｎｂは、ゲート絶縁膜１５と第１の酸化物半導体膜８１の間に、第３の酸化物半導体膜８３を有する。そのほかの構成は図３４に示すトランジスタ１０ｋｂと同様の構成を適宜用いることができる。なお、トランジスタ１０ｎｂの代わりに、図３４に示すトランジスタ１０ｋｂを適宜用いることができる。
トランジスタ１０ｎｂは、第１の酸化物半導体膜８１にチャネル領域が形成される。このため、第１の酸化物半導体膜８１は、第２の酸化物半導体膜８２及び第３の酸化物半導体膜８３より膜厚が大きい。
第３の酸化物半導体膜８３は、ＺｎまたはＭ（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）に対するＩｎの原子数比が小さい。第３の酸化物半導体膜８３がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第３の酸化物半導体膜８３を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ５：ｙ５：ｚ５とすると、ｘ５／ｙ５は、１／６以上１未満であることが好ましい。また、ｚ５／ｙ５は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ５／ｙ５を１以上６以下とすることで、第３の酸化物半導体膜８３としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
第３の酸化物半導体膜８３の膜厚は、第１の酸化物半導体膜８１より膜厚が小さく、且つ２ｎｍ以上１００ｎｍ以下、好ましくは２ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上１５ｎｍ以下である。ゲート絶縁膜１５及び第１の酸化物半導体膜８１の間に第３の酸化物半導体膜８３を設けることで、トランジスタ１０ｎｂのしきい値電圧の変動を低減することができる。
＜表示装置の作製方法＞
ここで、表示装置に含まれるトランジスタの作製方法について説明する。ここでは、表示装置の一例として、図３５に示す発光装置を用い、トランジスタ１０ｍ及びトランジスタ１０ｎｂの作製方法を、図３６乃至図３８を用いて説明する。
トランジスタ１０ｍ、トランジスタ１０ｎｂを構成する膜（絶縁膜、酸化物半導体膜、金属酸化物膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。
図３６（Ａ）に示すように、基板１１上に、ゲート電極１３ｃ、１３ｄ、ゲート絶縁膜１５を形成する。次に、Ａ−Ｂにおいて、ゲート絶縁膜１５上に、第３の酸化物半導体膜８３及び第１の酸化物半導体膜８１を形成する。
ゲート電極１３ｃ、１３ｄの形成方法、及びゲート絶縁膜１５の形成方法は、上述した実施の形態１に示しているため、ここでは省略する。
ここでは、ゲート絶縁膜１５として、プラズマＣＶＤ法により酸化窒化シリコン膜を形成する。
第３の酸化物半導体膜８３及び第１の酸化物半導体膜８１の形成方法について以下に説明する。ゲート絶縁膜１５上にスパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により、のちに第３の酸化物半導体膜８３となる酸化物半導体膜、及び後に第１の酸化物半導体膜８１となる酸化物半導体膜をそれぞれ形成する。次に、積層された酸化物半導体膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて積層された酸化物半導体膜の一部をエッチングすることで、図３６（Ｂ）に示すように、ゲート絶縁膜１５上であって、ゲート電極１３ｃの一部と重なるように素子分離された第３の酸化物半導体膜８３及び第１の酸化物半導体膜８１を形成する。この後、マスクを除去する。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ膜を形成することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、実施の形態１に示した条件を適用することが好ましい。
ここでは、スパッタリング法により、ターゲットの金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６である厚さ１０ｎｍの酸化物半導体膜と、ターゲットの金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２である厚さ３５ｎｍの酸化物半導体膜と、を順に形成した後、当該酸化物半導体膜上にマスクを形成し、酸化物半導体膜を選択的にエッチングする。
なお、加熱処理は、３５０℃より高く６５０℃以下、好ましくは４５０℃以上６００℃以下で行うことで、後述するＣＡＡＣ化率が、７０％以上１００％未満、好ましくは８０％以上１００％未満、好ましくは９０％以上１００％未満、より好ましくは９５％以上９８％以下である酸化物半導体膜を得ることができる。また、水素、水等の含有量が低減された酸化物半導体膜を得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を形成することができる。
次に、図３６（Ｂ）に示すように、ゲート絶縁膜１５及び第１の酸化物半導体膜８１上に酸化物半導体膜を形成した後、所望の形状にエッチングすることで、図３６（Ｂ）中のＡ−Ｂにおいて、第１の酸化物半導体膜８１及び第３の酸化物半導体膜８３を覆う第２の酸化物半導体膜８２を形成し、Ｃ−Ｄにおいて酸化物半導体膜８４を形成する。
なお、当該工程において、第３の酸化物半導体膜８３の側面及び第１の酸化物半導体膜８１の上面及び側面を覆うように第２の酸化物半導体膜８２を形成することで、後の一対の電極の形成工程において、第３の酸化物半導体膜８３及び第１の酸化物半導体膜８１をエッチングしない。この結果、トランジスタのチャネル幅方向における第３の酸化物半導体膜８３及び第１の酸化物半導体膜８１の長さの変動を低減できるため好ましい。
次に、加熱処理を行い、酸化物半導体膜の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
ここでは、４５０℃の窒素及び酸素を含む混合ガス雰囲気で加熱処理を行った後、４５０℃の酸素雰囲気で加熱処理を行う。
なお、当該加熱処理の代わりに、図３６（Ａ）の後に、同様の加熱処理を行ってもよい。
次に、図３６（Ｃ）に示すように、第２の酸化物半導体膜８２上に一対の電極１９ｃ及び２０ｃ及び酸化物半導体膜８４上に一対の電極１９ｄ及び２０ｄを形成する。
ここでは、厚さ５０ｎｍの銅−マンガン合金膜、厚さ４００ｎｍの銅膜、及び厚さ１００ｎｍの銅−マンガン合金膜を順にスパッタリング法により積層する。次に、銅−マンガン合金膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて、銅−マンガン合金膜、銅膜、及び銅−マンガン合金膜をドライエッチングして、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄを形成する。
なお、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄを形成した後、加熱処理を行ってもよい。当該加熱処理としては第２の酸化物半導体膜８２及び酸化物半導体膜８４を形成した後に行う加熱処理と同様の条件を用いて行うことができる。
また、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄを形成した後、エッチング残渣を除去するため、洗浄処理をすることが好ましい。この洗浄処理を行うことで、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄの短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ溶液などのアルカリ性の溶液、フッ酸、シュウ酸、リン酸などの酸性の溶液、または水を用いて行うことができる。
次に、図３７（Ａ）に示すように、ゲート絶縁膜１５、第２の酸化物半導体膜８２、酸化物半導体膜８４、一対の電極１９ｃ及び２０ｃと一対の電極１９ｄ及び２０ｄ上に保護膜２１を形成する。
保護膜２１は、スパッタリング法、ＣＶＤ法、蒸着法等により形成することができる。
保護膜２１に含まれる酸化物絶縁膜２３、及び酸化物絶縁膜２５としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
窒化物絶縁膜２７は、スパッタリング法、ＣＶＤ法等を用いて形成することができる。
なお、酸化物絶縁膜２５を形成した後、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。当該加熱処理により、酸化物絶縁膜２５に含まれる酸素の一部を、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、第３の酸化物半導体膜８３、及び酸化物半導体膜８４に移動させ、これらに含まれる酸素欠損を低減することができる。
ここでは、窒素及び酸素を含む混合ガス雰囲気で、３５０℃、１時間の加熱処理を行う。
また、窒化物絶縁膜２７を形成した後、加熱処理を行って保護膜２１から水素等を放出させることが可能である。
ここでは、窒素及び酸素を含む混合ガス雰囲気で、３５０℃、１時間の加熱処理を行う。
以上の工程により、しきい値電圧のシフトが低減されたトランジスタを作製することができる。また、電気特性の変動が低減されたトランジスタを作製することができる。
次に、図３７（Ｂ）に示すように、トランジスタ１０ｎｂの第２の酸化物半導体膜８２上の保護膜２１及びトランジスタ１０ｍの電極２０ｄそれぞれの一部を露出する開口部を有する絶縁膜９５を形成する。次に、保護膜２１上であって、トランジスタ１０ｎｂの第２の酸化物半導体膜８２と重なる領域に導電膜８７を形成し、絶縁膜９５上にトランジスタ１０ｍの電極２０ｄと接続する第１の電極８６ａを形成する。
ここでは、感光性のポリイミドを用いて絶縁膜９５を形成する。
次に、図３８（Ａ）に示すように、絶縁膜９５、導電膜８７及び第１の電極８６ａ上に、絶縁膜９６を形成する。絶縁膜９６は、絶縁膜９５と同様の方法を適宜用いて形成することができる。
次に、図３８（Ｂ）に示すように、絶縁膜９６及び第１の電極８６ａ上にＥＬ層９７を形成する。
以上の工程により、高速動作が可能であり、且つ光照射の劣化が少なく、表示品質に優れた画素部を有する表示装置を作製することができる。
なお、図３４、及び、図３５などにおいては、電極１９ｃ、電極２０ｃ、電極１９ｄ、電極２０ｄなどの下側に、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、第３の酸化物半導体膜８３、酸化物半導体膜８４などが設けられているが、本発明の一態様は、これに限定されない。
＜変形例８＞
実施の形態５に示すトランジスタはチャネルエッチ型のトランジスタであるが、適宜チャネル保護型のトランジスタを用いることができる。
＜変形例９＞
実施の形態５に示すトランジスタはボトムゲートトランジスタであるが、画素回路、もしくは駆動回路に用いるトランジスタは図２２に示すようにボトムコンタクト型のトップゲート構造を用いても良い。
＜変形例１０＞
実施の形態５に示すトランジスタはボトムゲートトランジスタであるが、画素回路、もしくは駆動回路に用いるトランジスタは図２３に示すようにトップコンタクト型のトップゲート構造を用いても良い。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態１及び実施の形態５と一部構成が異なる表示装置について説明する。
図４３は、液晶表示装置の断面図であり、Ａ−Ｂに駆動回路部に形成されるトランジスタを示し、Ｃ−Ｄに画素部に形成されるトランジスタを示す。図４３に示す構成は、図１及び図３４とは異なっており、駆動回路部に形成される導電膜８７の有無が異なる点である。
図４３のＡ−Ｂに示すトランジスタ１０ｋａは、基板１１上に設けられるゲート電極１３ｃと、基板１１及びゲート電極１３ｃ上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３ｃと重なる第１の酸化物半導体膜８１と、第１の酸化物半導体膜８１を覆う第２の酸化物半導体膜８２と、第２の酸化物半導体膜８２に接する一対の電極１９ｃ及び２０ｃとを有する。また、ゲート絶縁膜１５、第２の酸化物半導体膜８２、及び一対の電極１９ｃ及び２０ｃ上には、保護膜２１が形成される。図３４のＡ−Ｂに示すトランジスタ１０ｋｂは、保護膜２１上に導電膜８７が形成されているが、図４３のＡ−Ｂに示すトランジスタ１０ｋａは、導電膜８７が形成されておらず、それ以外は同一の構成である。
なお、保護膜２１は、酸化物絶縁膜２３、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２５、及び窒化物絶縁膜２７を有する。
図４３のＣ−Ｄに示すトランジスタ１０ｍｂは、基板１１上に設けられるゲート電極１３ｄと、基板１１及びゲート電極１３ｄ上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３ｄと重なる酸化物半導体膜８４と、酸化物半導体膜８４に接する一対の電極１９ｄ及び２０ｄとを有する。また、ゲート絶縁膜１５、酸化物半導体膜８４、及び一対の電極１９ｄ及び２０ｄ上には、保護膜２１が形成される。また、保護膜２１上に有機絶縁膜８８を有してもよい。
ゲート絶縁膜１５上には、導電性を有する酸化物半導体膜８５が形成される。なお、導電性を有する酸化物半導体膜８５は、第２の酸化物半導体膜８２及び酸化物半導体膜８４と同時に形成された酸化物半導体膜が窒化物絶縁膜２７と接することで、酸素欠損及び水素濃度が上昇し、導電性が高められた膜である。
また、保護膜２１の開口部において、トランジスタ１０ｍｂの電極２０ｄと接続された画素電極８６が保護膜２１上に設けられる。画素電極８６は、透光性を有する導電膜を用いることができる。
導電性を有する酸化物半導体膜８５、窒化物絶縁膜２７、及び画素電極８６により容量素子８９を構成する。導電性を有する酸化物半導体膜８５及び画素電極８６はそれぞれ透光性を有するため、容量素子８９も透光性を有する。よって、画素における容量素子８９の面積を増大させることが可能である。このため、開口率が高く、且つ容量値の高い容量素子８９が設けられた画素を作製することができる。
また、保護膜２１、画素電極８６、及び有機絶縁膜８８上に配向膜９２ａが設けられる。
液晶表示装置において、対向基板９０が設けられ、基板１１及び対向基板９０の間に、対向電極９１と配向膜９２ｂが対向基板９０側から順に設けられる。
また、配向膜９２ａ及び配向膜９２ｂの間に液晶層９３を有する。画素電極８６、液晶層９３、対向電極９１により、液晶素子９４を構成する。
本実施の形態に示す液晶表示装置において、駆動回路部と画素部において、トランジスタに含まれる酸化物半導体膜の構造が異なることを特徴とする。トランジスタ以外の構成は、図１及び図３４と同一であり、同一の箇所には同じ符号を用いる。
第１の酸化物半導体膜８１と第２の酸化物半導体膜８２は、組成が異なる。一方、第２の酸化物半導体膜８２と、酸化物半導体膜８４は組成が同じである。すなわち、第１の酸化物半導体膜８１と、第２の酸化物半導体膜８２及び酸化物半導体膜８４は、別の工程で形成され、且つ第２の酸化物半導体膜８２及び酸化物半導体膜８４は同じ工程で形成される。
トランジスタ１０ｋａに含まれる第１の酸化物半導体膜８１にチャネル領域が形成される。このため、第１の酸化物半導体膜８１は、第２の酸化物半導体膜８２より膜厚が大きい。
第１の酸化物半導体膜８１の膜厚は、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３０ｎｍ以上５０ｎｍ以下である。第２の酸化物半導体膜８２、及び酸化物半導体膜８４の膜厚は、第１の酸化物半導体膜８１より膜厚が小さく、且つ３ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下、好ましくは３０ｎｍ以上５０ｎｍ以下である。
第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４は、実施の形態５に示す材料を用いることができる。
本実施の形態に示す液晶表示装置において、駆動回路部と画素部に含まれるトランジスタのチャネル長が異なってもよい。
代表的には、駆動回路部に含まれるトランジスタ１０ｋａのチャネル長は２．５μｍ未満、好ましくは１．４５μｍ以上２．２μｍ以下である。一方、画素部に含まれるトランジスタ１０ｍｂのチャネル長は、２．５μｍ以上、好ましくは２．５μｍ以上２０μｍ以下である。
駆動回路部に含まれるトランジスタ１０ｋａのチャネル長を、２．５μｍ未満、好ましくは１．４５μｍ以上２．２μｍ以下とすることで、電界効果移動度を高めることが可能であり、オン電流増大させることができる。この結果、高速動作が可能な駆動回路部を作製することができる。
第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４の一部がトランジスタのチャネル領域として機能するため、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、及び酸化物半導体膜８４は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０ｋａ、１０ｍｂのオフ電流を低減することができる。
次に、液晶表示装置の他の構成の詳細について説明する。液晶表示装置の構成の詳細は、実施の形態１に既に示しており、参照すればよい。以下に実施の形態１の記載と一部重複するが説明する。
基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０ｋａ、１０ｍｂを形成してもよい。または、基板１１とトランジスタ１０ｋａ、１０ｍｂの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１０ｋａ、１０ｍｂは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
ゲート絶縁膜１５の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物絶縁膜２３、２５は、ゲート絶縁膜と同様の材料を適宜用いることができる。
また、酸化物絶縁膜２３は、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を用いてもよい。
次に、発光装置の構造について、図４４を用いて説明する。なお、図３５と図４４は同一の箇所が多く、同じ箇所の説明はここでは省略することとする。図３５のＡ−Ｂに示すトランジスタ１０ｎｂは、保護膜２１上に導電膜８７が形成されているが、図４４のＡ−Ｂに示すトランジスタ１０ｎａは、導電膜８７が形成されておらず、それ以外は同一の構成である。
図４４は、発光装置の断面図であり、Ａ−Ｂに駆動回路部に形成されるトランジスタ１０ｎａを示し、Ｃ−Ｄに画素部に形成されるトランジスタ１０ｍを示す。
＜表示装置の作製方法＞
ここで、表示装置に含まれるトランジスタの作製方法について説明する。図４４のＡ−Ｂに示すトランジスタ１０ｎａは、導電膜８７が形成されておらず、それ以外は図３５のＡ−Ｂに示すトランジスタ１０ｎｂと同一の構成であるため、導電膜８７を形成しなければ実施の形態５に示した作製方法と同一である。従ってここでは説明を省略する。
なお、図４３、及び、図４４などにおいて、電極１９ｃ、電極２０ｃ、電極１９ｄ、電極２０ｄなどの下側に、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、第３の酸化物半導体膜８３、酸化物半導体膜８４などが設けられているが、本発明の一態様は、これに限定されない。電極１９ｃ、電極２０ｃ、電極１９ｄ、電極２０ｄなどの上側に、第１の酸化物半導体膜８１、第２の酸化物半導体膜８２、第３の酸化物半導体膜８３、酸化物半導体膜８４などが設けられていてもよい。その場合の一例を、図４５、及び、図４６に示す。
＜変形例１１＞
図４３に示すトランジスタはチャネルエッチ型のトランジスタであるが、適宜チャネル保護型のトランジスタを用いることができる。
＜変形例１２＞
図４３に示すトランジスタはボトムゲートトランジスタであるが、画素回路、もしくは駆動回路に用いるトランジスタは図２２に示すようにボトムコンタクト型のトップゲート構造を用いても良い。
＜変形例１３＞
図４３に示すトランジスタはボトムゲートトランジスタであるが、画素回路、もしくは駆動回路に用いるトランジスタは図２３に示すようにトップコンタクト型のトップゲート構造を用いても良い。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
本実施例では、トランジスタを作製し、そのＶｇ−Ｉｄ特性および信頼性の評価を行った結果について説明する。
＜試料の作製＞
本実施例では、本発明の一態様の表示装置の駆動回路に好適なトランジスタを含む試料１および表示装置の画素に好適なトランジスタを含む試料２をそれぞれ作製した。より具体的には、本発明の一態様である試料１として、図１に示すトランジスタ１０ｋに相当する構成を作製した。また本発明の一態様である試料２として、図１に示すトランジスタ１０ｍに相当する構成を作製した。
＜試料１＞
まず、基板としてガラス基板を用い、基板上にゲート電極を形成した。
ゲート電極として、スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングして形成した。
次に、ゲート電極上にゲート絶縁膜として機能する絶縁膜を形成した。
ゲート絶縁膜として、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜と、を積層して形成した。
なお、窒化シリコン膜は、第１の窒化シリコン膜、第２の窒化シリコン膜、および第３の窒化シリコン膜の３層積層構造とした。
第１の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成した。第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。なお、第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とした。
酸化窒化シリコン膜としては、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、酸化窒化シリコン膜を形成した。なお、酸化窒化シリコン膜形成時の基板温度は３５０℃とした。
次に、ゲート絶縁膜を介してゲート電極に重なる酸化物半導体膜を形成した。
ここでは、ゲート絶縁膜上に厚さ３５ｎｍの酸化物半導体膜をスパッタリング法で形成した。
酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合５０％としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、２．５ｋＷの電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
次に、酸化物半導体膜に接する一対の電極を形成した。
まず、ゲート絶縁膜および酸化物半導体膜上に導電膜を形成した。該導電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極を形成した。
次に、酸化物半導体膜及び一対の電極上に第２のゲート絶縁膜を形成した。ここでは、第２のゲート絶縁膜として厚さが５０ｎｍの第１の酸化物絶縁膜、厚さが４００ｎｍの第２の酸化物絶縁膜、および厚さが１００ｎｍの窒化物絶縁膜の３層構造とした。
第１の酸化物絶縁膜は、流量２０ｓｃｃｍのシラン及び流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を３５０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
第２の酸化物絶縁膜は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、第１の酸化物絶縁膜および第２の酸化物絶縁膜から水、窒素、水素等を脱離させると共に、第２の酸化物絶縁膜に含まれる酸素の一部を酸化物半導体膜へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、第２の酸化物絶縁膜上に、窒化物絶縁膜を形成した。窒化物絶縁膜は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
次に、酸化物半導体膜及び一対の電極が設けられていない領域において、ゲート絶縁膜及び第２のゲート絶縁膜の一部に、ゲート電極に達する開口部を形成した。当該開口部は、フォトリソグラフィ工程により第２のゲート絶縁膜上にマスクを形成し、該マスクを用いてゲート絶縁膜及び第２のゲート絶縁膜の一部をエッチングすることにより形成した。
次に、第２のゲート絶縁膜上にバックゲート電極として機能する第２のゲート電極を形成した。バックゲート電極は、ゲート絶縁膜及び第２のゲート絶縁膜の一部に設けられた開口部を介して、ゲート電極と電気的に接続する構成とした。
ここでは、バックゲート電極として、スパッタリング法により厚さが１００ｎｍの酸化シリコンを含む酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお該導電膜に用いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、本実施例の試料１を得た。
＜試料２＞
試料２は、試料１と比較し、バックゲート電極を有さない点、および窒化物絶縁膜上に厚さが１．５μｍのアクリル樹脂膜を有する点で相違する。
試料２の作製は、上述した試料１の作製工程において、バックゲート電極の形成工程を省略することにより作製した。それ以外の工程は、上述した試料１と同様であるため、試料１の記載を援用できる。
なお、上述した試料１および試料２として、チャネル幅（Ｗ）が５０μｍであり、チャネル長（Ｌ）が２μｍ、３μｍ、および６μｍである、３種類のトランジスタをそれぞれ作製した。
＜Ｖｇ−Ｉｄ特性＞
次に、試料１および試料２のトランジスタの初期特性として、Ｖｇ−Ｉｄ特性を測定した。ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧、Ｖｄともいう）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧、Ｖｇともいう）を−１５Ｖから１５Ｖまで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流、Ｉｄともいう）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
ここで、試料１のトランジスタにおいては、ゲート電極とバックゲート電極とを電気的に接続した状態でゲート電圧を加えるような駆動方法を用いた。このような駆動方法では、常にゲート電極とバックゲート電極とのゲート電圧が等しくなる。
図２４に、試料２のＶｇ−Ｉｄ特性を示す。図２４（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、チャネル長（Ｌ）が２μｍ、３μｍ、６μｍであるトランジスタについての結果である。また同様に、図２５には試料１のＶｇ−Ｉｄ特性を示す。
また、図２４、図２５のそれぞれにおいて、横軸はゲート電圧Ｖｇを、第１の縦軸はドレイン電流Ｉｄを、第２の縦軸は、電界効果移動度をそれぞれ示す。ここで、電界効果移動度は、飽和領域での値を示すために、ドレイン電圧Ｖｄが１０Ｖのときに算出した電界効果移動度を示している。
図２４に示す試料２では、チャネル長（Ｌ）を大きくするほど、しきい値電圧がマイナス方向のシフトが抑制される結果が示された。特に、ドレイン電圧Ｖｄが大きい場合でのしきい値電圧のマイナス方向へのシフトの抑制効果が顕著に確認された。なお、チャネル長（Ｌ）によらず、電界効果移動度の値はほとんど変化しないことが分かった。
また、図２５に示す試料１では、すべてのチャネル長（Ｌ）の条件で、上記試料２に比べて電界効果移動度が向上していることが確認できた。さらに、チャネル長（Ｌ）が小さいほど、電界効果移動度が向上することが分かった。また、ゲート電極とバックゲート電極とを電気的に接続した状態でゲート電圧を加えるような駆動方法とすることで、チャネル長（Ｌ）の小さい条件（Ｌ＝２μｍ）であっても、ドレイン電圧Ｖｄに対するしきい値電圧の変化は極めて小さいものであることが分かった。
以上の結果から、本発明の一態様に係るトランジスタは、ゲート電極とバックゲート電極とを電気的に接続した状態でゲート電圧を加えるような駆動方法を採ることで、チャネル長（Ｌ）が小さいほど電界効果移動度が向上することが確認された。したがって、高い電界効果移動度が求められる駆動回路のトランジスタにおいては、チャネル長（Ｌ）を小さく（代表的には、Ｌ＝２μｍ）し且つ上記の駆動方法を採り、ノーマリーオフ特性が求められる画素のトランジスタにおいては、チャネル長（Ｌ）を該駆動回路のトランジスタより大きくすることで、高速駆動及び低消費電力化を実現可能な表示装置を提供することができる。
本実施例では、トランジスタを作製し、そのＶｇ−Ｉｄ特性および信頼性の評価を行った結果について説明する。
＜試料の作製＞
本実施例では、本発明の一態様の表示装置に好適なトランジスタを含む試料３乃至試料６を作製した。より具体的には、本発明の一態様である試料３乃至試料６として、図１の駆動回路に示すトランジスタ１０ｋに相当する構成を作製した。
まず、基板としてガラス基板を用い、基板上にゲート電極を形成した。
ゲート電極として、スパッタリング法で厚さ１５０ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングして形成した。
次に、ゲート電極上にゲート絶縁膜として機能する絶縁膜を形成した。
ゲート絶縁膜として、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜を積層して形成した。なお、ゲート絶縁膜は、プラズマＣＶＤ法により形成した。
次に、ゲート絶縁膜を介してゲート電極に重なる酸化物半導体膜を形成した。
ここでは、ゲート絶縁膜上に酸化物半導体膜をスパッタリング法で形成した。
試料３に用いた酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合３３％としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．４Ｐａに制御して３５ｎｍの厚さで形成した。なお、酸化物半導体膜を形成する際の基板温度を３００℃とした。
試料４に用いた酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合３３％としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．４Ｐａに制御して３５ｎｍの厚さで形成した。なお、酸化物半導体膜を形成する際の基板温度を３００℃とした。
試料５に用いた酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：３（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合３３％としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．４Ｐａに制御して３５ｎｍの厚さで形成した。なお、酸化物半導体膜を形成する際の基板温度を３００℃とした。
試料６に用いた酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：４（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合３３％としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．４Ｐａに制御して３５ｎｍの厚さで形成した。なお、酸化物半導体膜を形成する際の基板温度を３００℃とした。
次に、酸化物半導体膜に接する一対の電極を形成した。
まず、ゲート絶縁膜および酸化物半導体膜上に導電膜を形成した。該導電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極を形成した。
次に、酸化物半導体膜及び一対の電極上に第２のゲート絶縁膜を形成した。ここでは、第２のゲート絶縁膜として厚さが５０ｎｍの第１の酸化物絶縁膜、厚さが４００ｎｍの第２の酸化物絶縁膜、および厚さが１００ｎｍの窒化物絶縁膜の３層構造とした。
第１の酸化物絶縁膜は、流量２０ｓｃｃｍのシラン及び流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を３５０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
第２の酸化物絶縁膜は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、第１の酸化物絶縁膜および第２の酸化物絶縁膜から水、窒素、水素等を脱離させると共に、第２の酸化物絶縁膜に含まれる酸素の一部を酸化物半導体膜へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、第２の酸化物絶縁膜上に、窒化物絶縁膜を形成した。窒化物絶縁膜は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
次に、酸化物半導体膜及び一対の電極が設けられていない領域において、ゲート絶縁膜及び第２のゲート絶縁膜の一部に、ゲート電極に達する開口部を形成した。当該開口部は、フォトリソグラフィ工程により第２のゲート絶縁膜上にマスクを形成し、該マスクを用いてゲート絶縁膜及び第２のゲート絶縁膜の一部をエッチングすることにより形成した。
次に、第２のゲート絶縁膜上にバックゲート電極として機能する第２のゲート電極を形成した。バックゲート電極は、ゲート絶縁膜及び第２のゲート絶縁膜の一部に設けられた開口部を介して、ゲート電極と電気的に接続する構成とした。
ここでは、バックゲート電極として、スパッタリング法により厚さが１１０ｎｍの酸化シリコンを含む酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお該導電膜に用いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。
次に、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、本実施例の試料３、４、５、６を得た。
なお、上述した試料３乃至試料６として、チャネル幅（Ｗ）を５０μｍであり、チャネル長（Ｌ）が３μｍ、６μｍ、および１０μｍである、３種類のトランジスタをそれぞれ作製した。
＜Ｖｇ−Ｉｄ特性＞
次に、試料３乃至試料６のトランジスタの初期特性として、Ｖｇ−Ｉｄ特性を測定した。ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧、Ｖｄともいう）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧、Ｖｇともいう）を−２０Ｖから２０Ｖまで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流、Ｉｄともいう）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
図３９に、試料３乃至試料６のＶｇ−Ｉｄ特性を示す。
また、図３９において、横軸はゲート電圧Ｖｇを、第１の縦軸はドレイン電流Ｉｄを、第２の縦軸は、電界効果移動度をそれぞれ示す。ここで、電界効果移動度は、飽和領域での値を示すために、ドレイン電圧Ｖｄが１０Ｖのときに算出した電界効果移動度を示している。
図３９に示すように、試料４乃至試料６は試料３と比べて２倍から３倍程度高い電界効果移動度を有するトランジスタであることがわかった。また、試料４が最も高い電界効果移動度を有するトランジスタであることがわかった。
＜信頼性＞
次に、試料３乃至試料６の信頼性を評価した。信頼性の評価は、光照射下においてＶｇ−Ｉｄ特性を測定することによって行った。Ｖｇ−Ｉｄ特性の測定方法は、上述のＶｇ−Ｉｄ特性の測定方法についての記載を参照する。
なお、光照射は、キセノンランプを用い、４００ｎｍ、４５０ｎｍ及び５００ｎｍの波長の光を試料に垂直な方向から行った。
試料３乃至試料６の光照射下におけるＶｇ−Ｉｄ特性を、それぞれ図４０に示す。
図４０より、インジウムの割合の高い、試料４乃至試料６は、試料３と比べると光照射下におけるオフ電流の増大が大きいことがわかった。一方、試料３は、可視光域である波長が５００ｎｍの光照射下においてオフ電流の増大が観測されなかった。
以上の結果から、試料３は、光を浴びる可能性のある画素のトランジスタに好適であることがわかる。また、試料４乃至試料６は、光照射下でオフ電流の増大が見られるものの、高い電界効果移動度を有するため、遮光が可能な駆動回路のトランジスタに好適であることがわかる。
本実施例では、本発明の一態様の表示装置の画素に好適なトランジスタを含む試料８および表示装置の駆動回路に好適なトランジスタを含む試料７をそれぞれ作製した。より具体的には、本発明の一態様である試料８として、図３４の画素に示すトランジスタ１０ｍに相当する構成を作製した。また本発明の一態様である試料７として、図３４の駆動回路に示すトランジスタ１０ｋｂに相当する構成を作製した。なお、トランジスタ１０ｋｂにおいて、第２の酸化物半導体膜８２を有していない。
まず、基板としてガラス基板を用い、基板上にゲート電極を形成した。
ゲート電極として、スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングして形成した。
次に、ゲート電極上にゲート絶縁膜として機能する絶縁膜を形成した。
ゲート絶縁膜として、厚さ５０ｎｍの窒化シリコン膜と、厚さ３００ｎｍの酸化窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜と、を積層して形成した。なお、ゲート絶縁膜は、プラズマＣＶＤ法により形成した。
次に、ゲート絶縁膜を介してゲート電極に重なる酸化物半導体膜を形成した。
ここでは、ゲート絶縁膜上に酸化物半導体膜をスパッタリング法で形成した。
試料７に用いた酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合５０％としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、２．５ｋＷの直流電力を供給して３５ｎｍの厚さで形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
試料８に用いた酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合５０％としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して３５ｎｍの厚さで形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
次に、酸化物半導体膜に接する一対の電極を形成した。
まず、ゲート絶縁膜および酸化物半導体膜上に導電膜を形成した。該導電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極を形成した。
次に、酸化物半導体膜及び一対の電極上に第２のゲート絶縁膜を形成した。ここでは、第２のゲート絶縁膜として厚さが５０ｎｍの第１の酸化物絶縁膜、厚さが４００ｎｍの第２の酸化物絶縁膜、および厚さが１００ｎｍの窒化物絶縁膜の３層構造とした。
第１の酸化物絶縁膜は、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を３５０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
第２の酸化物絶縁膜は、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、第１の酸化物絶縁膜および第２の酸化物絶縁膜から水、窒素、水素等を脱離させると共に、第２の酸化物絶縁膜に含まれる酸素の一部を酸化物半導体膜へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、第２の酸化物絶縁膜上に、窒化物絶縁膜を形成した。窒化物絶縁膜は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
次に、酸化物半導体膜及び一対の電極が設けられていない領域において、ゲート絶縁膜及び第２のゲート絶縁膜の一部に、ゲート電極に達する開口部を形成した。当該開口部は、フォトリソグラフィ工程により第２のゲート絶縁膜上にマスクを形成し、該マスクを用いてゲート絶縁膜及び第２のゲート絶縁膜の一部をエッチングすることにより形成した。
次に、第２のゲート絶縁膜上にバックゲート電極として機能する第２のゲート電極を形成した。バックゲート電極は、ゲート絶縁膜及び第２のゲート絶縁膜の一部に設けられた開口部を介して、ゲート電極と電気的に接続する構成とした。
ここでは、バックゲート電極として、スパッタリング法により厚さが１００ｎｍの酸化シリコンを含む酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお該導電膜に用いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。
次に、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、本実施例の試料７および試料８を得た。試料８の作製においては、上述した作製工程において、バックゲート電極の形成工程を省略した。
なお、上述した試料７および試料８として、チャネル幅（Ｗ）が５０μｍであり、チャネル長（Ｌ）が３μｍ、および６μｍである、２種類のトランジスタをそれぞれ作製した。
＜信頼性＞
次に、試料７および試料８のトランジスタの信頼性を評価した。信頼性の評価は、ゲートバイアスストレス試験を用いて行った。
プラスゲートＢＴストレス試験（プラスＢＴ）の測定方法について説明する。プラスゲートＢＴストレス試験の対象となるトランジスタの初期（ストレス印加前）の電気特性を測定するため、基板温度を６０℃とし、ドレイン電圧Ｖｄを１Ｖまたは１０Ｖとし、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
次に、基板温度を６０℃に保持したまま、トランジスタのドレイン電圧Ｖｄを０Ｖとした。次に、ゲート電圧Ｖｇ＋３０Ｖを印加し、１時間保持した。
なお、マイナスゲートＢＴストレス試験（マイナスＢＴ）では、ゲート電圧−３０Ｖを印加した。
なお、プラスゲートＢＴストレス試験およびマイナスゲートＢＴストレス試験は、暗状態（Ｄａｒｋ）において行った。
試料７および試料８のゲートＢＴストレス試験前後のＶｇ−Ｉｄ特性を、それぞれ図４１および図４２に示す。なお、試験前のＶｇ−Ｉｄ特性を実線で示し、試験後のＶｇ−Ｉｄ特性を破線で示す。また、しきい値電圧の変化（ΔＶｔｈ）およびシフト値の変化（ΔＳｈｉｆｔ）を、表１および表２に示す。なお、しきい値電圧（Ｖｔｈ）とは、チャネルが形成されたときのゲート電圧（ソースとゲート間の電圧）をいう。しきい値電圧（Ｖｔｈ）は、ゲート電圧（Ｖｇ）を横軸にとり、ドレイン電流（Ｉｄ）の平方根を縦軸にとり、データをプロットすることで作成した曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線とドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）を示す直線との交点におけるゲート電圧（Ｖｇ）として算出した。また、シフト値は、Ｖｇ−Ｉｄ特性を示す曲線において、最大傾きである接線を外挿したときの直線と、ドレイン電流Ｉｄが１×１０―１２Ａを示す直線との交点におけるゲート電圧Ｖｇとして算出した。
以上の結果から、本発明の一態様に係るトランジスタは、ゲート電極とバックゲート電極とを電気的に接続した状態でゲート電圧を加えるような駆動方法を採ることで、電界効果移動度が向上しつつ、高い信頼性を有することが確認された。
本実施例では、トランジスタを作製し、そのＶｇ−Ｉｄ特性および信頼性の評価を行った結果について説明する。
＜試料の作製＞
本実施例では、本発明の一態様の表示装置の画素に好適なトランジスタを含む試料９および表示装置の駆動回路に好適なトランジスタを含む試料１０をそれぞれ作製した。より具体的には、本発明の一態様である試料９として、図４３の画素に示すトランジスタ１０ｍｂに相当する構成を作製した。また本発明の一態様である試料１０として、図４３の駆動回路に示すトランジスタ１０ｋａに相当する構成を作製した。
まず、基板としてガラス基板を用い、基板上にゲート電極を形成した。
ゲート電極として、スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングして形成した。
次に、ゲート電極上にゲート絶縁膜として機能する絶縁膜を形成した。
ゲート絶縁膜として、厚さ５０ｎｍの窒化シリコン膜と、厚さ２００ｎｍの酸化窒化シリコン膜を積層して形成した。なお、ゲート絶縁膜は、プラズマＣＶＤ法により形成した。
次に、ゲート絶縁膜を介してゲート電極に重なる酸化物半導体膜を形成した。
ここでは、ゲート絶縁膜上に酸化物半導体膜をスパッタリング法で形成した。
酸化物半導体膜を単層構造とした試料を試料９とする。試料９において、酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合５０％としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、２．５ｋＷの直流電力を供給して３５ｎｍの厚さで形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
酸化物半導体膜を積層構造とした試料を試料１０とする。試料１０において、酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合５０％としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、２．５ｋＷの直流電力を供給して１０ｎｍの厚さで形成した第１の層と、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合５０％としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して１０ｎｍの厚さで形成した第２の層と、を有する。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
次に、酸化物半導体膜に接する一対の電極を形成した。
まず、ゲート絶縁膜および酸化物半導体膜上に導電膜を形成した。該導電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極を形成した。
次に、酸化物半導体膜及び一対の電極上に保護絶縁膜を形成した。ここでは、保護絶縁膜として厚さが１０ｎｍの第１の酸化物絶縁膜および厚さが３９０ｎｍの第２の酸化物絶縁膜の２層構造とした。
第１の酸化物絶縁膜は、流量２０ｓｃｃｍのシラン及び流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を３５０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
第２の酸化物絶縁膜は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、第１の酸化物絶縁膜および第２の酸化物絶縁膜から水、窒素、水素等を脱離させると共に、第２の酸化物絶縁膜に含まれる酸素の一部を酸化物半導体膜へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、酸化物半導体膜及び一対の電極が設けられていない領域において、ゲート絶縁膜及び保護絶縁膜の一部に、ゲート電極に達する開口部を形成した。当該開口部は、フォトリソグラフィ工程により保護絶縁膜上にマスクを形成し、該マスクを用いてゲート絶縁膜及び保護絶縁膜の一部をエッチングすることにより形成した。
次に、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、本実施例の試料９および試料１０を得た。
なお、上述した試料９および試料１０として、チャネル幅（Ｗ）が５０μｍであり、チャネル長（Ｌ）が２μｍ、３μｍ、および６μｍである、３種類のトランジスタをそれぞれ作製した。
＜Ｖｇ−Ｉｄ特性＞
次に、試料９および試料１０のトランジスタの初期特性として、Ｖｇ−Ｉｄ特性を測定した。ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧、Ｖｄともいう）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧、Ｖｇともいう）を−２０Ｖから１５Ｖ、または−１５Ｖから１０Ｖまで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流、Ｉｄともいう）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
図４７に、試料９および試料１０のＶｇ−Ｉｄ特性を示す。
また、図４７において、横軸はゲート電圧Ｖｇを、第１の縦軸はドレイン電流Ｉｄを、第２の縦軸は、電界効果移動度をそれぞれ示す。ここで、電界効果移動度は、飽和領域での値を示すために、ドレイン電圧Ｖｄが１０Ｖのときに算出した電界効果移動度を示している。
図４７に示すように、試料１０は試料９と比べて３倍程度高い電界効果移動度を有するトランジスタであることがわかった。
以上の結果から、インジウムの割合が高い酸化物半導体膜を用いることで、電界効果移動度が向上することが確認された。したがって、高い電界効果移動度が求められる駆動回路のトランジスタにおいては、インジウムの割合の高い酸化物半導体膜を用いることで、高精細化を実現可能な表示装置を提供することができる。
１０ｋ トランジスタ
１０ｋａ トランジスタ
１０ｋｂ トランジスタ
１０ｋ＿１ トランジスタ
１０ｋ＿２ トランジスタ
１０ｋ＿３ トランジスタ
１０ｋ＿４ トランジスタ
１０ｍ トランジスタ
１０ｍｂ トランジスタ
１０ｍ＿１ トランジスタ
１０ｍ＿２ トランジスタ
１０ｍ＿３ トランジスタ
１０ｍ＿４ トランジスタ
１０ｎ トランジスタ
１０ｎａ トランジスタ
１０ｎｂ トランジスタ
１１ 基板
１２ 下地絶縁膜
１３ ゲート電極
１３ｃ ゲート電極
１３ｄ ゲート電極
１５ ゲート絶縁膜
１９ 電極
１９ｃ 電極
１９ｄ 電極
２０ 電極
２０ｃ 電極
２０ｄ 電極
２１ 保護膜
２３ 酸化物絶縁膜
２５ 酸化物絶縁膜
２７ 窒化物絶縁膜
８０ 酸化物半導体膜
８０ａ 酸化物半導体膜
８０ｂ 酸化物半導体膜
８１ 酸化物半導体膜
８１ａ 酸化物半導体膜
８２ 酸化物半導体膜
８３ 酸化物半導体膜
８３ａ 酸化物半導体膜
８４ 酸化物半導体膜
８５ 酸化物半導体膜
８６ 画素電極
８６ａ 電極
８７ 導電膜
８８ 有機絶縁膜
８９ 容量素子
９０ 対向基板
９１ 対向電極
９２ａ 配向膜
９２ｂ 配向膜
９３ 液晶層
９４ 液晶素子
９５ 絶縁膜
９６ 絶縁膜
９７ ＥＬ層
９８ 電極
９９ 有機ＥＬ素子
３１０ 電子銃室
３１２ 光学系
３１４ 試料室
３１６ 光学系
３１８ カメラ
３２０ 観察室
３２２ フィルム室
３２４ 電子
３２８ 物質
３３２ 蛍光板
９００ 基板
９０１ 画素部
９０２ 走査線駆動回路
９０３ 走査線駆動回路
９０４ 信号線駆動回路
９１０ 容量配線
９１２ ゲート配線
９１３ ゲート配線
９１４ ドレイン電極
９１６ トランジスタ
９１７ トランジスタ
９１８ 液晶素子
９１９ 液晶素子
９２０ 画素
９２１ スイッチング用トランジスタ
９２２ 駆動用トランジスタ
９２３ 容量素子
９２４ 発光素子
９２５ 信号線
９２６ 走査線
９２７ 電源線
９２８ 共通電極
１００１ 本体
１００２ 筐体
１００３ａ 表示部
１００３ｂ 表示部
１００４ キーボードボタン
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示装置
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラレンズ
１０３８ 外部接続端子
１０４０ 太陽電池
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ
５１００ ペレット
５１２０ 基板
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示装置セル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (3)

  1. 画素部と、駆動回路と、を有し、
    前記画素部は第１のトランジスタを有し、
    前記駆動回路は第２のトランジスタを有し、
    前記第１のトランジスタは第１の酸化物半導体膜を有し、
    前記第２のトランジスタは第２の酸化物半導体膜と、前記第２の酸化物半導体膜上の第３の酸化物半導体膜と、を有し、
    前記第１の酸化物半導体膜、前記第２の酸化物半導体膜、及び前記第３の酸化物半導体膜はＩｎ、Ｇａ、及びＺｎを含み、
    前記第１の酸化物半導体膜は、Ｇａに対するＩｎの原子数比が１以下であり、
    前記第２の酸化物半導体膜は、Ｇａに対するＩｎの原子数比が１より大きく、
    前記第３の酸化物半導体膜は、Ｇａに対するＩｎの原子数比が１以下であり、
    前記第１のトランジスタのチャネル長は、前記第２のトランジスタのチャネル長よりも長く、
    前記第３の酸化物半導体膜は前記第２の酸化物半導体膜の側面に接する表示装置。
  2. 請求項１において、
    前記第２のトランジスタは、ゲート電極層と、前記第２の酸化物半導体膜及び前記第３の酸化物半導体膜を介して前記ゲート電極層と重なる領域を有する導電膜と、を有し、
    前記ゲート電極層は、前記導電膜と電気的に接続されている表示装置。
  3. 請求項１または請求項２において、
    前記第１の酸化物半導体膜上に酸化物絶縁膜を有し、
    前記酸化物絶縁膜上に窒化物絶縁膜を有し、
    前記窒化物絶縁膜上に有機絶縁膜を有し、
    前記有機絶縁膜は、前記第１の酸化物半導体膜と重なる領域を有し、
    前記有機絶縁膜は、前記第２の酸化物半導体膜及び前記第３の酸化物半導体膜と重なっていない表示装置。
JP2014239231A 2013-12-02 2014-11-26 表示装置 Active JP6393167B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014239231A JP6393167B2 (ja) 2013-12-02 2014-11-26 表示装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013249692 2013-12-02
JP2013249692 2013-12-02
JP2013249693 2013-12-03
JP2013249693 2013-12-03
JP2013249694 2013-12-03
JP2013249694 2013-12-03
JP2014239231A JP6393167B2 (ja) 2013-12-02 2014-11-26 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018157333A Division JP6559858B2 (ja) 2013-12-02 2018-08-24 表示装置

Publications (3)

Publication Number Publication Date
JP2015130487A JP2015130487A (ja) 2015-07-16
JP2015130487A5 JP2015130487A5 (ja) 2017-12-28
JP6393167B2 true JP6393167B2 (ja) 2018-09-19

Family

ID=53265199

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2014239231A Active JP6393167B2 (ja) 2013-12-02 2014-11-26 表示装置
JP2018157333A Active JP6559858B2 (ja) 2013-12-02 2018-08-24 表示装置
JP2019131659A Active JP6765481B2 (ja) 2013-12-02 2019-07-17 表示装置
JP2020154314A Active JP7030919B2 (ja) 2013-12-02 2020-09-15 表示装置
JP2022025755A Active JP7289948B2 (ja) 2013-12-02 2022-02-22 液晶表示装置
JP2023089929A Pending JP2023115023A (ja) 2013-12-02 2023-05-31 液晶表示装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2018157333A Active JP6559858B2 (ja) 2013-12-02 2018-08-24 表示装置
JP2019131659A Active JP6765481B2 (ja) 2013-12-02 2019-07-17 表示装置
JP2020154314A Active JP7030919B2 (ja) 2013-12-02 2020-09-15 表示装置
JP2022025755A Active JP7289948B2 (ja) 2013-12-02 2022-02-22 液晶表示装置
JP2023089929A Pending JP2023115023A (ja) 2013-12-02 2023-05-31 液晶表示装置

Country Status (7)

Country Link
US (1) US9825057B2 (ja)
JP (6) JP6393167B2 (ja)
KR (5) KR102264987B1 (ja)
CN (2) CN110265482B (ja)
DE (1) DE112014005486T5 (ja)
TW (7) TWI688084B (ja)
WO (1) WO2015083034A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
CN113341624A (zh) * 2015-02-12 2021-09-03 株式会社半导体能源研究所 显示装置
US20160260392A1 (en) * 2015-03-03 2016-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and program
US10008167B2 (en) * 2015-03-03 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and program
WO2017006203A1 (ja) * 2015-07-03 2017-01-12 株式会社半導体エネルギー研究所 液晶表示装置および電子機器
JP6754763B2 (ja) * 2015-07-03 2020-09-16 株式会社半導体エネルギー研究所 液晶表示装置
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10141387B2 (en) * 2016-04-08 2018-11-27 Innolux Corporation Display device
KR102358088B1 (ko) 2016-04-13 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI794812B (zh) * 2016-08-29 2023-03-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
DE112017004584T5 (de) * 2016-09-12 2019-07-11 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
KR102384624B1 (ko) * 2016-10-21 2022-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN110268529A (zh) 2017-02-16 2019-09-20 三菱电机株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管基板的制造方法
US11043599B2 (en) 2017-03-14 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP2018195632A (ja) * 2017-05-15 2018-12-06 株式会社ジャパンディスプレイ 半導体装置および表示装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN108010917A (zh) * 2017-11-02 2018-05-08 中华映管股份有限公司 有源器件阵列基板及其制作方法
JP2019114751A (ja) * 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP7051446B2 (ja) * 2018-01-10 2022-04-11 株式会社ジャパンディスプレイ 表示装置の製造方法
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN111725238B (zh) * 2019-03-19 2023-08-15 群创光电股份有限公司 具有晶体管元件的工作模块
TWI812358B (zh) * 2020-01-22 2023-08-11 台灣愛司帝科技股份有限公司 顯示模組及其影像顯示器
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
CN111312772B (zh) * 2020-02-25 2022-10-25 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN112768470A (zh) * 2020-12-30 2021-05-07 厦门天马微电子有限公司 一种显示面板及显示装置
CN114188354B (zh) * 2021-12-02 2023-11-28 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101135063B1 (ko) * 2003-11-14 2012-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자와 액정 표시장치의 제조방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US20090255995A1 (en) 2005-06-24 2009-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4851163B2 (ja) 2005-10-31 2012-01-11 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR100841365B1 (ko) 2006-12-06 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009004919A1 (en) 2007-06-29 2009-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101516050B1 (ko) * 2008-08-27 2015-05-04 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
KR101772377B1 (ko) * 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
KR101785887B1 (ko) * 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
TWI616707B (zh) * 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US9715845B2 (en) 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
WO2011046048A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011052385A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20230007544A (ko) * 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20130004238A (ko) * 2009-11-27 2013-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101895080B1 (ko) * 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068106A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101969291B1 (ko) * 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102783030B (zh) 2010-03-02 2016-01-13 株式会社半导体能源研究所 脉冲信号输出电路和移位寄存器
KR101808198B1 (ko) * 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102220873B1 (ko) * 2010-07-02 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5969745B2 (ja) 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置
JP5336005B2 (ja) * 2010-12-10 2013-11-06 シャープ株式会社 半導体装置および半導体装置の製造方法、ならびに液晶表示装置
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5981100B2 (ja) * 2011-06-07 2016-08-31 大日本印刷株式会社 スイッチング素子基板
SG10201505586UA (en) * 2011-06-17 2015-08-28 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013149827A (ja) * 2012-01-20 2013-08-01 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器
TWI642193B (zh) * 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US9553201B2 (en) * 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
US9166054B2 (en) * 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5795551B2 (ja) 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP2013239531A (ja) * 2012-05-14 2013-11-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP6134598B2 (ja) * 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
SG11201505225TA (en) * 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN108305895B (zh) * 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
TW201516167A (zh) 2013-10-22 2015-05-01 Semiconductor Energy Lab 氧化物半導體膜之製作方法
KR102215364B1 (ko) * 2013-12-02 2021-02-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
US9349751B2 (en) * 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI685116B (zh) * 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
US9954113B2 (en) * 2015-02-09 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Transistor including oxide semiconductor, semiconductor device including the transistor, and electronic device including the transistor
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TWI698988B (zh) 2020-07-11
JP7030919B2 (ja) 2022-03-07
JP2021005721A (ja) 2021-01-14
TWI757223B (zh) 2022-03-01
US20150153599A1 (en) 2015-06-04
JP6765481B2 (ja) 2020-10-07
TW202025464A (zh) 2020-07-01
TWI688084B (zh) 2020-03-11
CN105874524B (zh) 2019-05-28
JP2023115023A (ja) 2023-08-18
WO2015083034A1 (en) 2015-06-11
TW202207435A (zh) 2022-02-16
JP2022066258A (ja) 2022-04-28
KR20220047897A (ko) 2022-04-19
DE112014005486T5 (de) 2016-08-18
KR20210021614A (ko) 2021-02-26
KR20230010833A (ko) 2023-01-19
KR102264987B1 (ko) 2021-06-16
JP6559858B2 (ja) 2019-08-14
TWI745242B (zh) 2021-11-01
CN110265482B (zh) 2023-08-08
TW201926654A (zh) 2019-07-01
CN105874524A (zh) 2016-08-17
TW201530745A (zh) 2015-08-01
KR20210072135A (ko) 2021-06-16
JP7289948B2 (ja) 2023-06-12
TW202107690A (zh) 2021-02-16
US9825057B2 (en) 2017-11-21
TWI661542B (zh) 2019-06-01
JP2015130487A (ja) 2015-07-16
JP2018198328A (ja) 2018-12-13
KR102220450B1 (ko) 2021-02-25
KR102386362B1 (ko) 2022-04-15
KR20160093659A (ko) 2016-08-08
JP2019208044A (ja) 2019-12-05
TWI721916B (zh) 2021-03-11
TW202139440A (zh) 2021-10-16
CN110265482A (zh) 2019-09-20
TWI774636B (zh) 2022-08-11
TW202224164A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
JP6559858B2 (ja) 表示装置
US20200402815A1 (en) Semiconductor device
JP7038777B2 (ja) 半導体装置
JP6418861B2 (ja) 半導体装置
JP6386323B2 (ja) 半導体装置
JP6962978B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171117

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180824

R150 Certificate of patent or registration of utility model

Ref document number: 6393167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250