JP6328735B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6328735B2
JP6328735B2 JP2016234127A JP2016234127A JP6328735B2 JP 6328735 B2 JP6328735 B2 JP 6328735B2 JP 2016234127 A JP2016234127 A JP 2016234127A JP 2016234127 A JP2016234127 A JP 2016234127A JP 6328735 B2 JP6328735 B2 JP 6328735B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016234127A
Other languages
English (en)
Other versions
JP2017050569A (ja
Inventor
耕生 野田
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017050569A publication Critical patent/JP2017050569A/ja
Application granted granted Critical
Publication of JP6328735B2 publication Critical patent/JP6328735B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

酸化物半導体を用いる半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、液晶表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装
置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは集
積回路（ＩＣ）や電気光学装置のような電子デバイスに広く応用され、特に画像表示装置
のスイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用
途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなど
で必要とされる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とするトランジスタが既に知られてい
る（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体を用いるトランジスタは、アモルファスシリコンを用いたトランジスタより
も電界効果移動度（移動度、μＦＥとも言う。）が大きいため、動作速度が速く、多結晶
シリコンを用いたトランジスタよりも製造工程が容易であるものの、多結晶シリコンと比
較すると移動度は小さいといった課題があった。
また、酸化物半導体層を用いるトランジスタには、動作速度が速く、製造工程が比較的簡
単であることが、求められている。
特に、駆動回路に用いるトランジスタの動作速度は、速い方が好ましいため、電界効果移
動度は大きければ大きいほど好ましい。
例えば、同一基板上に画素部と駆動回路部とを有する複数の異なる回路を形成する場合に
は、画素部に用いるトランジスタは、オンオフ比が大きく、優れたスイッチング特性が要
求され、駆動回路部に用いるトランジスタには、移動度が大きく、動作速度が速いことが
要求される。特に、表示装置の精細度が高精細であればあるほど、表示画像の書き込み時
間が短くなるため、駆動回路部に用いるトランジスタは速い動作速度とすることが好まし
い。
本発明は、電界効果移動度が大きい酸化物半導体層を用いた半導体装置の作製方法を提供
することを課題の一つとする。
また、高速動作可能な半導体装置の作製方法を提供することを課題の一つとする。
上記課題を解決するために、本発明者は、酸化物半導体層を半導体層に用いる半導体装置
において、酸化物半導体層と酸化物半導体層に接する導電層との接触抵抗（コンタクト抵
抗ともいう。）が電界効果移動度に影響を与えることに着目した。特に、微細なＴＦＴを
形成する場合には、酸化物半導体層と酸化物半導体層に接する導電層の接触面積が小さく
なるため、コンタクト抵抗の影響が非常に大きくなる。
酸化物半導体層は、不純物（例えば、水素、水酸基）と強く結合し、酸化物半導体層中、
若しくは酸化物半導体層表面に残留してしまう。不純物が残留する酸化物半導体層を半導
体層に用いると、酸化物半導体層に接する導電層とのコンタクト抵抗が上昇し、ＴＦＴの
電気特性の一つであるオン電流が低下し、電界効果移動度が低下してしまう。
特に、水素、水酸基が残留する酸化物半導体層を半導体層に用いると、酸化物半導体層に
接する導電層中に水素、水酸基が拡散し酸化物半導体層と導電層との界面に異層が形成さ
れてしまう。
従って、上記課題を解決するためには、酸化物半導体層から、水素元素を含む不純物を徹
底的に排除して、高い純度の酸化物半導体層を形成し、酸化物半導体層表面に不純物を再
結合させないようにすればよい。
しかし、酸化物半導体層は、作製工程中に酸化物半導体層中の金属原子と酸素の結合が失
われると、酸化物半導体層中の金属原子に未結合手（ダングリングボンド）が生じる場合
がある。金属原子に生じた未結合手（ダングリングボンド）はキャリア密度を高め、特に
酸化物半導体層表面おいて、水素、又は水酸基と再結合しやすくなる。これにより酸化物
半導体層に接する導電層とのコンタクト抵抗が上昇してしまう。また、酸化物半導体層と
導電層のコンタクト抵抗が上昇すると、ＴＦＴ電気特性の一つであるオン電流が低下し、
電界効果移動度が低下してしまう。
従って、上記課題を解決するために、酸化物半導体層中の金属原子に生じた未結合手（ダ
ングリングボンド）を水素、水酸基以外の安定な結合により終端化させればよい。具体的
には、酸化物半導体層の形成後に、ハロゲン元素を含むガスを用いてプラズマを発生させ
て、酸化物半導体層中の金属原子に生じた未結合手（ダングリングボンド）をハロゲン元
素で終端化させる。
また、酸化物半導体層表面の金属原子に生じた未結合手（ダングリングボンド）が、水素
、水酸基で終端化されていても、ハロゲン元素を含むガスを用いてプラズマを発生させる
ことでハロゲン元素に置換され、水素、水酸基で終端化されていた酸化物半導体層は、ハ
ロゲン元素で終端化される。
すなわち、本発明は、酸化物半導体層をハロゲン元素により終端化させて、酸化物半導体
層を安定化させ、酸化物半導体層に接する導電層とのコンタクト抵抗の増大を抑制するこ
とを技術的思想とする半導体装置の作製方法である。より詳細には以下の通りである。
本発明の一形態は、基板上に酸化物半導体層を形成し、酸化物半導体層にハロゲン元素を
含むガスによりプラズマ処理を行い、酸化物半導体層上に接してソース電極及びドレイン
電極を離間して形成し、ソース電極及び前記ドレイン電極上に酸化物半導体層と一部が接
するゲート絶縁層を形成し、酸化物半導体層上にゲート絶縁層を介してゲート電極を形成
し、酸化物半導体層表面の未結合手をハロゲン元素で終端化させることを特徴とする半導
体装置の作製方法である。
また、本発明の一形態は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁層を
形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層にハロゲン元素を含
むガスによりプラズマ処理を行い、酸化物半導体層上に接してソース電極及びドレイン電
極を離間して形成し、酸化物半導体層表面の未結合手をハロゲン元素で終端化させること
を特徴とする半導体装置の作製方法である。
また、上記構成において、ソース電極及びドレイン電極形成時に、ソース電極及びドレイ
ン電極と重ならない酸化物半導体層の一部がエッチングされてもよい。
また、本発明の一形態は、基板上に酸化物半導体層を形成し、酸化物半導体層上にゲート
絶縁層及びゲート電極を形成し、酸化物半導体層の一部が低抵抗化したソース領域及びド
レイン領域を形成し、酸化物半導体層及びゲート電極上に保護絶縁層を形成し、保護絶縁
層にソース領域及びドレイン領域と重畳する部分に開口部を形成し、酸化物半導体層のソ
ース領域及びドレイン領域に対し、ハロゲン元素を含むガスによりプラズマ処理を行い、
酸化物半導体層表面の未結合手をハロゲン元素で終端化させることを特徴とする半導体装
置の作製方法である。
上記構成において、酸化物半導体層は、キャリア濃度が１×１０−１４ｃｍ−３未満であ
ってもよい。
上記構成において、プラズマ処理に用いるハロゲン元素を含むガスは、Ｆ、Ｃｌ、Ｂｒ、
Ｉの中で何れか一つの元素を含むガスであってもよい。
上記構成において、プラズマ処理に用いるハロゲン元素を含むガスは、ＮＦ３であっても
よい。
上記構成において、酸化物半導体層に接するソース電極及びドレイン電極は、Ａｌ、Ｃｒ
、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属で形成してもよい。
なお、本明細書中で酸化物半導体層に用いる材料としては、四元系金属酸化物であるＩｎ
−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の
材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚ
ｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二
元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−
Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材
料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材
料などを用いることができる。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、
亜鉛（Ｚｎ）を有する酸化物層、という意味であり、その化学量論比は特に問わない。ま
た、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体層は、例えば、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る材料を用いた薄膜により形成することができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及び
Ｃｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡ
ｌ、Ｇａ及びＭｎまたはＧａ及びＣｏなどを用いることができる。
また、本明細書中において、第１、第２として付される序数詞は便宜上用いるものであり
、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための
事項として固有の名称を示すものではない。
本発明によれば、酸化物半導体層をハロゲン元素により終端化させて、酸化物半導体層と
、酸化物半導体層と接する導電層のコンタクト抵抗の増大を抑制することができる。従っ
て、酸化物半導体層と導電層のコンタクト抵抗が良好になり、電界効果移動度が高いトラ
ンジスタを作製することができる。
よって、電界効果移動度が高く、高速動作可能な半導体装置の作製方法を提供できる。
本発明の一態様である半導体装置の一例を示す平面図及び断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様を用いて作製した半導体装置について説明する図。 本発明の一態様を用いて作製した半導体装置について説明する図。 本発明の一態様と比較のため作製した半導体装置について説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符
号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを
同じくし、特に符号を付さない場合がある。
（実施の形態１）
本実施の形態では、酸化物半導体を形成し、ハロゲン元素を含むガスでプラズマ処理を行
い、酸化物半導体の表面をハロゲン元素により終端化させる方法を用いたトランジスタの
作製方法について、図１乃至図５を用いて説明する。
図１には、本発明の一態様の半導体装置の一例として、トップゲートトップコンタクト型
であるトランジスタ１５１の平面図及び断面図を示す。ここで、図１（Ａ）は上面図であ
り、図１（Ｂ）及び図１（Ｃ）はそれぞれ、図１（Ａ）における破線Ａ−Ｂ及び破線Ｃ−
Ｄにおける断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トラン
ジスタ１５１の構成要素の一部（例えば、ゲート絶縁層１１２など）を省略している。
図１に示すトランジスタ１５１は、基板１００上の、下地絶縁層１０２、酸化物半導体層
１０６、ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極
１１４を含む。
下地絶縁層１０２の材料には、酸化シリコン、酸化窒化シリコンなどを用いればよい。ま
た、下地絶縁層１０２には、前述の材料と酸化シリコン、窒化シリコン、酸化窒化シリコ
ン、窒化酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化アルミニウムまたはこれ
らの混合材料などを積層して用いてもよい。例えば、下地絶縁層１０２を窒化シリコン層
と酸化シリコン層の積層構造とすると、基板１００などからトランジスタ１５１への水分
の混入を防ぐことができる。下地絶縁層１０２を積層構造で形成する場合、酸化物半導体
層１０６と接する側を酸化シリコン、酸化窒化シリコンなどの酸化物層とするとよい。な
お、下地絶縁層１０２はトランジスタ１５１の下地層として機能する。
酸化物半導体層１０６は、バンドギャップが３ｅＶ以上、好ましくは、３ｅＶ以上３．６
ｅＶ未満であるものが望ましい。また、電子親和力が４ｅＶ以上、好ましくは、４ｅＶ以
上４．９ｅＶ未満であるものが望ましい。このような材料において、さらに、ドナーある
いはアクセプターに由来するキャリア濃度が１×１０−１４ｃｍ−３未満、好ましくは、
１×１０−１１ｃｍ−３未満であるものが望ましい。さらに、酸化物半導体層の水素濃度
は、１×１０１８ｃｍ−３未満、好ましくは１×１０１６ｃｍ−３未満であるものが望ま
しい。上記酸化物半導体層は、高純度化及び電気的にＩ型（真性）化されたものである。
上記酸化物半導体層を活性層に有するトランジスタは、オフ電流を１ｚＡ（ゼプトアンペ
ア、１０−２１Ａ）というような極めて低い値（抵抗に換算すると、１０２０〜１０２１
Ωという極めて高い値）とすることができる。
トランジスタ１５１が有する酸化物半導体層１０６では、酸化物半導体層１０６形成後に
ハロゲン元素を含むガスを用いたプラズマ処理により、酸化物半導体層の作製工程中に生
じた酸化物半導体中、もしくは酸化物半導体表面の未結合手（ダングリングボンド）は、
ハロゲン元素により終端化されている。したがって、酸化物半導体層１０６に接するソー
ス電極１０８ａ、ドレイン電極１０８ｂとのコンタクト抵抗の増大を抑制することができ
る。
ゲート絶縁層１１２は、下地絶縁層１０２と同様の構成とすることができる。このとき、
トランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウムや酸化アル
ミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体
との界面状態などを考慮し、酸化ガリウム、酸化シリコン、酸化窒化シリコン、窒化シリ
コンに酸化ハフニウムや酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。
トランジスタ１５１上には、さらに保護絶縁層が設けられていてもよい。保護絶縁層は、
下地絶縁層１０２と同様の構成とすることができる。また、ソース電極１０８ａやドレイ
ン電極１０８ｂと配線とを電気的に接続させるために、下地絶縁層１０２、ゲート絶縁層
１１２などには開口が形成されていてもよい。また、酸化物半導体層１０６の下方に、さ
らに、第２のゲート電極を有していてもよい。なお、酸化物半導体層１０６は島状に加工
されていることが好ましいが、島状に加工されていなくてもよい。
次に、図２（Ａ）及び図２（Ｂ）には、トランジスタ１５１とは異なる構成のトランジス
タの断面構造を示す。
図２（Ａ）に示すトランジスタ１５４は、下地絶縁層１０２、酸化物半導体層１０６、ソ
ース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極１１４を含
む点で、トランジスタ１５１と共通している。トランジスタ１５４とトランジスタ１５１
との相違は、酸化物半導体層１０６に対するゲート電極の位置である。即ち、トランジス
タ１５４では、酸化物半導体層１０６の下部にゲート絶縁層１１２を介してゲート電極が
設けられている。また、トランジスタ１５４では、ソース電極１０８ａ及びドレイン電極
１０８ｂ及び酸化物半導体層１０６を覆うように保護絶縁層１２４が設けられる。その他
の構成要素については、図１のトランジスタ１５１と同様である。
図２（Ａ）に示すトランジスタ１５４が有する酸化物半導体層１０６も、トランジスタ１
５１が有する酸化物半導体層１０６と同様に、ハロゲン元素を含むガスを用いたプラズマ
処理により、酸化物半導体層の作製工程中に生じた酸化物半導体中、もしくは酸化物半導
体表面の未結合手（ダングリングボンド）はハロゲン元素により終端化されている。
図２（Ｂ）に示すトランジスタ１５５は、下地絶縁層１０２、ゲート絶縁層１１２、ゲー
ト電極１１４、ソース電極１０８ａ、ドレイン電極１０８ｂを含む点で、トランジスタ１
５１及びトランジスタ１５４と共通している。トランジスタ１５５は、同一平面上の酸化
物半導体層中にチャネル領域１２６、ソース領域１２２ａ、ドレイン領域１２２ｂを形成
する点でトランジスタ１５１及びトランジスタ１５４との相違がある。ソース領域１２２
ａ及びドレイン領域１２２ｂには、保護絶縁層１２４を介して、それぞれソース電極１０
８ａ及びドレイン電極１０８ｂが接続される。
酸化物半導体層が形成された後、ゲート絶縁層１１２及びゲート電極１１４を形成する。
ゲート電極１１４とゲート絶縁層１１２は同一のマスクを使用して加工することができる
。あるいは、ゲート電極１１４を加工した後、ゲート電極１１４をマスクに用いてゲート
絶縁層１１２を加工してもよい。次に、ゲート電極１１４をマスクに用い、酸化物半導体
層を低抵抗化し、ソース領域１２２ａ及びドレイン領域１２２ｂを形成する。ゲート電極
１１４下の領域はチャネル領域１２６となる。
次に、保護絶縁層１２４を形成した後、ソース電極１０８ａ及びドレイン電極１０８ｂを
接続するための開口部を形成し、該開口部を形成した後、酸化物半導体層の一部であるソ
ース領域１２２ａ、ドレイン領域１２２ｂに保護絶縁層１２４を介してハロゲン元素を含
むガスを用いたプラズマ処理を行う。
図２（Ｂ）に示すトランジスタ１５５が有する酸化物半導体層中のソース領域１２２ａ、
ドレイン領域１２２ｂも、トランジスタ１５１が有する酸化物半導体層１０６と同様に、
ハロゲン元素を含むガスを用いたプラズマ処理により、酸化物半導体層の作製工程中に生
じた酸化物半導体中、もしくは酸化物半導体表面の未結合手（ダングリングボンド）はハ
ロゲン元素で終端化されている。
以下、図３乃至図５を用いて、図１に示すトランジスタ１５１、図２（Ａ）に示すトラン
ジスタ１５４、及び図２（Ｂ）に示すトランジスタ１５５の作製工程の例について説明す
る。
まず、図３（Ａ）乃至図３（Ｅ）を用いて、図１に示すトランジスタ１５１の作製工程の
一例について説明する。
まず、基板１００上に下地絶縁層１０２を形成する（図３（Ａ）参照）。
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板などを、基板１００として用いることができる。また、シリコンや炭化シリコ
ンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導
体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設
けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設
ける場合、可撓性基板上に直接的にトランジスタを作り込んでもよいし、他の基板にトラ
ンジスタを形成した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジス
タを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離
層を形成するとよい。
下地絶縁層１０２の形成方法は、例えば、プラズマＣＶＤ法やスパッタリング法などを用
いることができる。下地絶縁層１０２の材料には、酸化シリコン、酸化窒化シリコンなど
を用いればよい。また、下地絶縁層１０２には、前述の材料と酸化シリコン、窒化シリコ
ン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウムまたは
これらの混合材料などを積層して用いてもよい。下地絶縁層１０２を積層構造で形成する
場合、酸化物半導体層１０６と接する側を酸化シリコン、酸化窒化シリコンなどのような
酸化物層とするとよい。下地絶縁層１０２の膜厚は、好ましくは２０ｎｍ以上、より好ま
しくは１００ｎｍ以上とする。
次に、下地絶縁層１０２上に酸化物半導体層を形成し、当該酸化物半導体層を加工して島
状の酸化物半導体層１０６を形成する（図３（Ｂ）参照）。
酸化物半導体層１０６は、例えば、スパッタリング法、真空蒸着法、パルスレーザ堆積法
、プラズマＣＶＤ法などを用いて形成することができる。また、酸化物半導体層１０６の
厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。酸化物半導体層１０６を厚くし
すぎると（例えば、厚さを１００ｎｍ以上）、短チャネル効果の影響が大きくなり、サイ
ズの小さなトランジスタでノーマリーオンになるおそれがあるためである。
なお、本明細書では、ｎチャネル型トランジスタにおいて、ドレイン電流−ゲート電圧特
性を測定し、ドレイン電流が１×１０−１２Ａのときのゲート電圧が正であるトランジス
タを、ノーマリーオフのトランジスタと定義する。またｎチャネル型トランジスタにおい
て、ドレイン電流−ゲート電圧特性を測定し、ドレイン電流が１×１０−１２Ａのときの
ゲート電圧が負であるトランジスタを、ノーマリーオンのトランジスタと定義する。
本実施の形態では、酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲット
を用いたスパッタリング法により形成する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットとしては、例えば、組成比として、Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いる
ことができる。なお、ターゲットの材料及び組成を上述したものに限定する必要はない。
例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の組成比の金属酸化
物ターゲットを用いることもできる。
金属酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上９
９．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜し
た酸化物半導体層を緻密な層とすることができるためである。
成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下または希ガスと酸素の混
合ガス雰囲気下などで行えばよい。また、酸化物半導体層への水素、水、水酸基、水素化
物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除去され
た高純度ガスを用いた雰囲気とすることが好ましい。
酸化物半導体層に対して、酸素を含むガスを用いたプラズマ処理を行ってもよい。酸化物
半導体層に酸素を含むガスを用いたプラズマ処理を行うことにより、酸化物半導体層中、
酸化物半導体層表面近傍、または、酸化物半導体層中および該表面近傍に酸素を含有させ
ることができる。この場合、酸素の含有量は、酸化物半導体層の化学量論比を超える程度
、好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）、とする
。あるいは、酸素の含有量は、単結晶の場合の酸素の量をＹとして、Ｙを超える程度、好
ましくは、Ｙを超えて２Ｙまでとすることもできる。あるいは、酸素の含有量は、酸素を
含むガスを用いたプラズマ処理を行わない場合の絶縁膜中の酸素の量Ｚを基準として、Ｚ
を超える程度、好ましくは、Ｚを超えて２Ｚまでとすることもできる。なお、上述の好ま
しい範囲に上限が存在するのは、酸素の含有量を多くしすぎると、水素吸蔵合金（水素貯
蔵合金）のように、かえって酸化物半導体層が水素を取り込んでしまう恐れがあるためで
ある。なお、酸化物半導体膜において酸素の含有量は水素の含有量より大きくなる。
次に、酸化物半導体層１０６に対して、ハロゲン元素を含むガスを用いたプラズマ処理を
行う。ハロゲン元素を含むガスを用いたプラズマ処理により、酸化物半導体中、もしくは
酸化物半導体層表面の未結合手（ダングリングボンド）はハロゲン元素により終端化され
る。
また、水素、水酸基で表面が終端化された酸化物半導体層であっても、ハロゲン元素を含
むガスを用いてプラズマを発生させることでハロゲン元素に置換され、水素、水酸基で終
端化されていた酸化物半導体層は、ハロゲン元素で終端化される。
例えば、酸化物半導体層の形成、及びハロゲン元素を含むガスによるプラズマ処理は、次
のように行う。
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ、
直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量比
率３３％）とすることができる。なお、パルスＤＣスパッタリング法を用いると、成膜時
に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一とな
るため好ましい。
まず、減圧状態に保持された成膜室内に基板１００を保持し、基板温度を１００℃以上６
００℃以下好ましくは２００℃以上４５０℃以下とする。基板１００が加熱された状態で
成膜を行うことで、酸化物半導体膜に含まれる過剰な水素（水や水酸基を含む）やその他
の不純物濃度を低減することができる。また、スパッタリングによる損傷を軽減すること
ができる。また、下地絶縁層１０２から酸素が放出され、酸化物半導体層中の酸素欠損及
び下地絶縁層１０２と酸化物半導体層との界面準位を低減することができる。
なお、酸化物半導体層をスパッタリング法により形成する前には、アルゴンガスを導入し
てプラズマを発生させる逆スパッタリングを行い、形成表面（例えば下地絶縁層１０２の
表面）の付着物を除去してもよい。ここで、逆スパッタリングとは、通常のスパッタリン
グにおいては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイ
オンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオン
を衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被
処理物付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、
ヘリウム、酸素などによる雰囲気を適用してもよい。
酸化物半導体層１０６の加工は、所望の形状のマスクを酸化物半導体層上に形成した後、
当該酸化物半導体層をエッチングすることによって行うことができる。上述のマスクは、
フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット
法などの方法を用いてマスクを形成してもよい。
なお、酸化物半導体層１０６のエッチングは、ドライエッチングでもウェットエッチング
でもよい。もちろん、これらを組み合わせて用いてもよい。
その後、酸化物半導体層１０６に対して、熱処理（第１の熱処理）を行うことが好ましい
。この第１の熱処理によって酸化物半導体層中の、過剰な水素（水や水酸基を含む）を除
去し、かつ酸化物半導体層１０６の構造を整えることができる。第１の熱処理の温度は、
１００℃以上６５０℃以下または基板の歪み点未満、好ましくは２５０℃以上６００℃以
下とする。熱処理は、酸化性ガス雰囲気下、もしくは不活性ガス雰囲気下とする。
なお、不活性ガスとは、窒素または希ガス（ヘリウム、ネオン、アルゴンなど）を主成分
とする雰囲気であって、水、水素などが含まれないことが好ましい。例えば、熱処理装置
に導入する窒素や、ヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９
９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、不純物濃度が１ｐ
ｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。不活性ガス雰囲気とは、不活性ガスを
主成分とする雰囲気で、反応性ガスが１０ｐｐｍ未満である。
なお、酸化性ガスとは、酸素、オゾンまたは二酸化窒素などであって、水、水素などが含
まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、二酸化窒素の純
度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即
ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。酸化性ガス雰囲
気には、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１０
ｐｐｍ以上含まれるものとする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下で
、３５０℃、１時間の条件で行うことができる。この間、酸化物半導体層１０６は大気に
触れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導または熱輻射に
よって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガスまたは窒素のような、熱処理によって被処理物と反応しない不活性ガスが用
いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい
。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガス雰囲気を
、酸化性ガスを含む雰囲気に切り替えてもよい。酸化性ガスを含む雰囲気において第１の
熱処理を行うことで、酸化物半導体層１０６中の酸素欠損を低減することができるととも
に、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためで
ある。
ところで、上述の熱処理（第１の熱処理）には過剰な水素（水や水酸基を含む）などを除
去する効果があるため、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともで
きる。また、絶縁層や熱処理雰囲気などから酸素を供給する効果があることから、加酸素
化処理と呼ぶこともできる。当該脱水化処理、脱水素化処理、加酸素化処理は、例えば、
酸化物半導体層を島状に加工した後などのタイミングにおいて行うことが可能である。ま
た、このような脱水化処理、脱水素化処理、加酸素化処理は、一回に限らず複数回行って
もよい。
次に、ハロゲン元素を含むガスを用いたプラズマ処理の一例として、ＮＦ３＝２０ｓｃｃ
ｍ、Ｎ２＝８０ｓｃｃｍ、処理圧力＝０．６７Ｐａ、基板温度＝４０℃、処理時間１０秒
、高周波（ＲＦ）電源を２ｋＷとすることができる。なお、本実施の形態では、Ｎ２ガス
を添加しているが、これに限定されず、ＮＦ３のみやそれ以外のガスを添加してもよい。
なお、ここでは、酸化物半導体層１０６を島状に加工した後に、第１の熱処理を行う構成
について説明したが、これに限定されず、第１の熱処理を行った後に、酸化物半導体層１
０６を加工してもよい。
また、ここでは、酸化物半導体層１０６を島状に加工した後に、第１の熱処理を行い、そ
の後ハロゲン元素を含むガスを用いたプラズマ処理を行う構成について説明したが、これ
に限定されず、酸化物半導体層を島状に加工する前や、第１の熱処理を行う前にハロゲン
元素を含むガスを用いたプラズマ処理を行ってもよいが、好ましくは本実施の形態に示し
たとおり、酸化物半導体層１０６を島状に加工した後に、第１の熱処理を行い、その後ハ
ロゲン元素を含むガスを用いたプラズマ処理を行う。ソース電極及びドレイン電極を形成
するための導電層（この後の工程で形成される）が形成される直前に、ハロゲン元素を含
むガスを用いたプラズマ処理を行うとより効果的である。
次いで、下地絶縁層１０２及び酸化物半導体層１０６上に、ソース電極及びドレイン電極
（これと同じ層で形成される配線を含む）を形成するための導電層を形成し、当該導電層
を加工して、ソース電極１０８ａ及びドレイン電極１０８ｂを形成する（図３（Ｃ）参照
。）。なお、ここで形成されるソース電極１０８ａの端部とドレイン電極１０８ｂの端部
との間隔によって、トランジスタのチャネル長Ｌが決定されることになる。
ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電層としては、例えば、Ａｌ、
Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属層または上述した元素を
成分とする金属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）など
を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側または上側の一方または双
方にＴｉ、Ｍｏ、Ｗなどの高融点金属層またはこれらの金属窒化物層（窒化チタン層、窒
化モリブデン層、窒化タングステン層）を積層させた構成を用いてもよい。
また、ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電層は、導電性の金属酸
化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸
化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―
ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）ま
たはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
導電層の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エ
ッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレ
ーザ光などを用いるとよい。
なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍ
と極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レ
ジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度
も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを微細化することが
可能であり、回路の動作を速くすることができる。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを行
ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形
状となり、アッシングによってさらに形状を変形させることができるため、異なるパター
ンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調
マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形
成することができる。つまり、工程の簡略化が可能となる。
なお、ソース電極１０８ａ及びドレイン電極１０８ｂ形成時に、酸化物半導体層１０６の
一部（ソース電極１０８ａ及びドレイン電極１０８ｂの間の領域）がエッチングされ、溝
部（凹部）を有する酸化物半導体層となる。
酸化物半導体層１０６のソース電極１０８ａ及びドレイン電極１０８ｂの間の領域は、ト
ランジスタのチャネル領域となり、この領域のみ最表面がエッチングされ、ハロゲン元素
により表面が終端化された酸化物半導体層が取り除かれる。チャネル領域は、水素、水酸
基、及びハロゲン元素は含まない方が好ましい。
その後、酸素、オゾン、二酸化窒素などのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層１０６の表面を酸化し、酸素欠損を低減させてもよい。プラズマ処理を
行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体層１０
６の一部に接するゲート絶縁層１１２を形成することが好ましい。
次に、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、かつ、酸化物半導体層１０
６の一部と接するように、ゲート絶縁層１１２を形成する（図３（Ｄ）参照。）。
ゲート絶縁層１１２は、下地絶縁層１０２と同様の構成とすることができる。ただし、ト
ランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウムや酸化アルミ
ニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体と
の界面状態などを考慮し、酸化シリコン、酸化窒化シリコン、窒化シリコンに酸化ハフニ
ウムや酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。ゲート絶縁層１１
２の膜厚は、好ましくは１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上１００ｎ
ｍ以下とする。ゲート絶縁層１１２が厚いほど短チャネル効果が顕著となり、しきい値電
圧がマイナス側へシフトしやすい傾向となる。
ゲート絶縁層１１２の形成後には、第２の熱処理を行うのが好ましい。第２の熱処理の温
度は、２５０℃以上７００℃以下、好ましくは３５０℃以上６００℃以下または基板の歪
み点未満とする。
第２の熱処理は、酸化性ガス雰囲気下または不活性ガス雰囲気下で行えばよいが、雰囲気
中に水、水素などが含まれないことが好ましい。また、熱処理装置に導入するガスの純度
を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
第２の熱処理においては、酸化物半導体層１０６と、ゲート絶縁層１１２が接した状態で
加熱される。したがって、酸化物半導体を構成する主成分材料の一つである酸素を、ゲー
ト絶縁層１１２より酸化物半導体層１０６へ供給することができる。これによって、酸化
物半導体層１０６の酸素欠損及び酸化物半導体層１０６とゲート絶縁層１１２との界面準
位を低減することができる。また、同時にゲート絶縁層１１２中の欠陥も低減することが
できる。
なお、第２の熱処理のタイミングは、ゲート絶縁層１１２の形成後であれば特に限定され
ない。例えば、ゲート電極１１４の形成後に第２の熱処理を行ってもよい。
その後、ゲート電極１１４を形成する（図３（Ｅ）参照。）。ゲート電極１１４は、モリ
ブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム
などの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いて形成す
ることができる。なお、ゲート電極１１４は、単層構造としてもよいし、積層構造として
もよい。
以上の工程でトランジスタ１５１が作製される。
次に、図４（Ａ）乃至図４（Ｅ）を用いて、図２（Ａ）に示すトランジスタ１５４の作製
工程の一例について説明する。
まず、基板１００上に下地絶縁層１０２を形成する（図４（Ａ）参照）。
次に、下地絶縁層１０２上に、ゲート電極１１４を形成する（図４（Ｂ）参照）。
次に、ゲート電極１１４上に、ゲート絶縁層１１２を形成する（図４（Ｃ）参照）。
次に、ゲート絶縁層１１２上に、酸化物半導体層を形成し、当該酸化物半導体層を加工し
て島状の酸化物半導体層１０６を形成する。その後、トランジスタ１５１と同様の第１の
熱処理を行い、酸化物半導体層に対してハロゲン元素を含むガスを用いたプラズマ処理を
行う。その後、酸化物半導体層１０６とソース電極１０８ａ及びドレイン電極１０８ｂを
接続する（図４（Ｄ）参照）。なお、ハロゲン元素を含むガスを用いたプラズマ処理はト
ランジスタ１５１と同様な手法により行うことができる。
酸化物半導体層１０６は、ハロゲン元素により、表面が終端化されているため、ソース電
極１０８ａ、及びドレイン電極１０８ｂとの接触抵抗の増大を抑制することができる。
なお、ソース電極１０８ａ及びドレイン電極１０８ｂ形成時に、酸化物半導体層１０６の
一部（ソース電極１０８ａ及びドレイン電極１０８ｂの間の領域）がエッチングされ、溝
部（凹部）を有する酸化物半導体層となる。
酸化物半導体層１０６のソース電極１０８ａ及びドレイン電極１０８ｂの間の領域は、ト
ランジスタのチャネル領域となり、この領域のみ最表面がエッチングされ、ハロゲン元素
により表面が終端化された酸化物半導体層が取り除かれる。チャネル領域は、水素、水酸
基、及びハロゲン元素は含まない方が好ましい。
次に、酸化物半導体層１０６及びソース電極１０８ａ及びドレイン電極１０８ｂを覆うよ
うに保護絶縁層１２４を形成する（図４（Ｅ）参照）。
以上の工程でトランジスタ１５４が形成される。
図５（Ａ）乃至図５（Ｅ）を用いて、図２（Ｂ）に示すトランジスタ１５５の作製工程の
一例について説明する。
まず、基板１００上に下地絶縁層１０２を形成する（図５（Ａ）参照）。
次に、下地絶縁層１０２上に、酸化物半導体層を形成し、当該酸化物半導体層を加工して
島状の酸化物半導体層１０６を形成する（図５（Ｂ）参照）。その後、トランジスタ１５
１と同様の第１の熱処理を行う。
次に、ゲート絶縁層１１２及びゲート電極１１４を形成し、フォトリソグラフィにより同
様のパターンに加工する（図５（Ｃ）参照）。このとき、ゲート電極１１４を加工し、そ
の後、ゲート電極１１４をマスクにゲート絶縁層１１２を加工してもよい。
次に、ゲート電極１１４をマスクに用いて酸化物半導体層１０６を低抵抗化し、ソース領
域１２２ａ及びドレイン領域１２２ｂを形成する。低抵抗化されないゲート電極下の領域
はチャネル領域１２６となる（図５（Ｄ）参照）。このとき、ゲート電極の幅によってト
ランジスタのチャネル長Ｌが決定されることになる。このように、ゲート電極をマスクに
用いてパターニングすることで、ゲート電極とソース領域、ドレイン領域の重なりが生じ
ず、この領域における寄生容量が生じないため、トランジスタ動作を速くすることができ
る。
次に、保護絶縁層１２４を形成し、ソース領域及びドレイン領域と重畳する部分の保護絶
縁層１２４に開口部を設ける。保護絶縁層１２４に開口部を設けた後に、酸化物半導体層
１０６の一部である、ソース領域１２２ａ及びドレイン領域１２２ｂと、及び保護絶縁層
１２４に対してハロゲン元素を含むガスを用いたプラズマ処理を行う。プラズマ処理は、
トランジスタ１５１と同様な手法により、行うことができる。
次に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成する
ための導電層を形成し、当該導電層を加工して、ソース電極１０８ａ及びドレイン電極１
０８ｂを形成する（図５（Ｅ）参照）。
酸化物半導体層１０６の一部である、ソース領域１２２ａ及びドレイン領域１２２ｂは、
ハロゲン元素により表面が終端されているため、ソース電極１０８ａ及びドレイン電極１
０８ｂとの接触抵抗の増大を抑制することができる。
また、チャネル領域１２６は、保護絶縁層１２４、ゲート電極１１４、及びゲート絶縁層
１１２に覆われているため、ハロゲン元素を含むガスを用いたプラズマ処理時に、プラズ
マに直接曝される事はない。
以上の工程でトランジスタ１５５が作製される。
本実施の形態に示すトランジスタの活性層に用いる酸化物半導体層は、酸化物半導体層形
成時の基板加熱、または酸化物半導体層形成後の熱処理によって、水素（水や水酸基を含
む）などの不純物を酸化物半導体層より排除し、かつ当該不純物の排除工程によって同時
に減少してしまう酸化物半導体層を構成する主成分材料である酸素を、絶縁層から酸化物
半導体層に供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）
化されたものである。また、ソース電極及びドレイン電極が接する酸化物半導体層表面は
、ハロゲン元素を含むガスを用いたプラズマ処理により表面が終端化されているため、ソ
ース電極及びドレイン電極との接触抵抗の増大を抑制することができる。
このように高純度化された酸化物半導体層を含むトランジスタは、オフ電流が低く、電気
的特性変動が抑制されており、電気的に安定である。
また、ハロゲン元素を含むプラズマ処理により表面が終端化された酸化物半導体層を含む
トランジスタは、ソース電極及びドレイン電極との接触抵抗の増大を抑制することができ
、オン電流が高く、電界効果移動度が高い。
以上のように、安定した電気特性及び高い電界効果移動度を有する半導体装置の作製方法
を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置と
もいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。以
下本実施の形態では、実施の形態１で例示したトランジスタを用いた表示機能を有する半
導体装置について、図６乃至図９を用いて詳細に説明する。
図６（Ａ）において、第１の基板２０１上に設けられた画素部２０２を囲むようにして、
シール材２０５が設けられ、第２の基板２０６によって封止されている。図６（Ａ）にお
いては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領域
に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された走査線駆
動回路２０４、信号線駆動回路２０３が実装されている。また別途形成された信号線駆動
回路２０３と、走査線駆動回路２０４または画素部２０２に与えられる各種信号及び電位
は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）２１８ａ、ＦＰＣ２
１８ｂから供給されている。
図６（Ｂ）及び図６（Ｃ）において、第１の基板２０１上に設けられた画素部２０２と、
走査線駆動回路２０４とを囲むようにして、シール材２０５が設けられている。また画素
部２０２と、走査線駆動回路２０４の上に第２の基板２０６が設けられている。よって画
素部２０２と、走査線駆動回路２０４とは、第１の基板２０１とシール材２０５と第２の
基板２０６とによって、表示素子と共に封止されている。図６（Ｂ）及び図６（Ｃ）にお
いては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領域
に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された信号線駆
動回路２０３が実装されている。図６（Ｂ）及び図６（Ｃ）においては、別途形成された
信号線駆動回路２０３と、走査線駆動回路２０４または画素部２０２に与えられる各種信
号及び電位は、ＦＰＣ２１８から供給されている。
また図６（Ｂ）及び図６（Ｃ）においては、信号線駆動回路２０３を別途形成し、第１の
基板２０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路
を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路２０３、走査線駆動回路２０４を実装する例であり、図６
（Ｂ）は、ＣＯＧ方法により信号線駆動回路２０３を実装する例であり、図６（Ｃ）は、
ＴＡＢ方法により信号線駆動回路２０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣなどを実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装さ
れたモジュールも全て表示装置に含むものとする。
また第１の基板２０１上に設けられた画素部及び走査線駆動回路は、トランジスタを複数
有しており、実施の形態１で一例を示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子などを含む。また、電子インクなど、電
気的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図７乃至図９を用いて説明する。図７乃至図９は、図６（
Ｂ）の破線Ｍ−Ｎにおける断面図に相当する。
図７乃至図９で示すように、半導体装置は接続端子電極２１５及び端子電極２１６を有し
ており、接続端子電極２１５及び端子電極２１６はＦＰＣ２１８が有する端子と異方性導
電層２１９を介して、電気的に接続されている。
接続端子電極２１５は、第１の電極層２３０と同じ導電層から形成され、端子電極２１６
は、トランジスタ２１０、トランジスタ２１１のソース電極及びドレイン電極と同じ導電
層で形成されている。
また第１の基板２０１上に設けられた画素部２０２と、走査線駆動回路２０４は、トラン
ジスタを複数有しており、図７乃至図９では、画素部２０２に含まれるトランジスタ２１
０と、走査線駆動回路２０４に含まれるトランジスタ２１１とを例示している。
本実施の形態では、トランジスタ２１０、トランジスタ２１１として、実施の形態１で示
したトランジスタを適用することができる。トランジスタ２１０、トランジスタ２１１は
、電界効果移動度が高い酸化物半導体層を用いたトランジスタである。よって、図７乃至
図９で示す本実施の形態は、電界効果移動度が高い半導体装置の作製方法を提供すること
ができる。
画素部２０２に設けられたトランジスタ２１０は表示素子と電気的に接続し、表示パネル
を構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用
いることができる。
図７に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７において、表示素
子である液晶素子２１３は、第１の電極層２３０、第２の電極層２３１、及び液晶層２０
８を含む。なお、液晶層２０８を挟持するように配向層として機能する絶縁層２３２、絶
縁層２３３が設けられている。第２の電極層２３１は第２の基板２０６側に設けられ、第
１の電極層２３０と第２の電極層２３１とは液晶層２０８を介して積層する構成となって
いる。
また、スペーサ２３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサ
であり、液晶層２０８の厚さ（セルギャップ）を制御するために設けられている。なお球
状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相などを示す。
また、配向層を不要とすることができるブルー相を示す液晶を用いてもよい。ブルー相は
液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方
相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、
温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液
晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍ
ｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。また配向層を設けなくてもよいのでラビング処理も不要となるため、ラビング処理に
よって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良
や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能と
なる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流などを考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸
化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対し
て１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分で
ある。
本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号などの電気信
号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。
よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効
果を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体層中、または少なくとも酸化物
半導体層の表面がハロゲン元素により終端化された酸化物半導体層を用いたトランジスタ
は、高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製するこ
とができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式などを用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒ
は赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す
）、またはＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものがある。
なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔が
それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、これらキャリ
ア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図８に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子２
４３は、画素部２０２に設けられたトランジスタ２１０と電気的に接続している。なお発
光素子２４３の構成は、第１の電極層２３０、電界発光層２４１、第２の電極層２３１の
積層構造であるが、示した構成に限定されない。発光素子２４３から取り出す光の方向な
どに合わせて、発光素子２４３の構成は適宜変えることができる。
隔壁２４０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層２３０上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。
電界発光層２４１は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでもよい。
発光素子２４３に酸素、水素、水分、二酸化炭素などが侵入しないように、第２の電極層
２３１及び隔壁２４０上に保護層を形成してもよい。保護層としては、窒化シリコン層、
窒化酸化シリコン層、ＤＬＣ層などを形成することができる。また、第１の基板２０１、
第２の基板２０６、及びシール材２０５によって封止された空間には充填材２４４が設け
られ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない
保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルムなど）やカバー材でパッケ
ージング（封入）することが好ましい。
充填材２４４としては窒素やアルゴンなどの不活性ガスの他に、紫外線硬化樹脂または熱
硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド
、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレ
ンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板または円偏光板に反射防止層を設けてもよい。例えば、表面の凹凸に
より反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、半
導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクト
ロクロミック材料、磁気泳動材料から選ばれた一種の材料またはこれらの複合材料を用い
ればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法であ
る。
図９に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図９
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ２１０と接続する第１の電極層２３０と、第２の基板２０６に設けられた第
２の電極層２３１との間には、黒色領域２５５ａ及び白色領域２５５ｂを有し、周りに液
体で満たされているキャビティ２５２を含む球形粒子２５３が設けられており、球形粒子
２５３の周囲は樹脂などの充填材２５４で充填されている。第２の電極層２３１が共通電
極（対向電極）に相当する。第２の電極層２３１は、共通電位線と電気的に接続される。
なお、図７乃至図９において、第１の基板２０１、第２の基板２０６としては、ガラス基
板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基
板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−
Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィ
ルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、
アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用
いることもできる。
絶縁層２２１は、無機絶縁材料または有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂など
の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁層として好適である。また上記
有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リ
ンガラス）、ＢＰＳＧ（リンボロンガラス）などを用いることができる。なお、これらの
材料で形成される絶縁層を複数積層させることで、絶縁層２２１を形成してもよい。
絶縁層２２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピ
ンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリー
ン印刷、オフセット印刷など）、ロールコーティング、カーテンコーティング、ナイフコ
ーティングなどを用いることができる。
表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する画
素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に対し
て透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層２３０、第２の電極層２３１には、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）
、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有す
る導電性材料を用いることができる。
また、第１の電極層２３０、第２の電極層２３１はタングステン（Ｗ）、モリブデン（Ｍ
ｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）
、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（
Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、ま
たはその合金、もしくはその窒化物から一つ、または複数種を用いて形成することができ
る。
また、第１の電極層２３０、第２の電極層２３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、
いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたは
その誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしく
はアニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導体な
どがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で例示したトランジスタを適用することで、高速駆動が可能で
ある半導体装置を作製することができる。なお、実施の形態１で例示したトランジスタは
上述の表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、
ＬＳＩなどの半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導
体装置など様々な機能を有する半導体装置の作製方法に適用することが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本発明の一態様である半導体装置の作製方法を適用した半導体装置は、さまざまな電子機
器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン
装置（テレビまたはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジ
タルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機
（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、
パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置
を具備する電子機器の例について説明する。
図１０（Ａ）は、ノート型のパーソナルコンピュータであり、本体３０１、筐体３０２、
表示部３０３、キーボード３０４などによって構成されている。実施の形態１で示した半
導体装置の作製方法を適用することにより、高速駆動が可能なトランジスタを有したノー
ト型のパーソナルコンピュータとすることができる。
図１０（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３１１には表示部３１３と、外部
インターフェイス３１５と、操作ボタン３１４などが設けられている。また操作用の付属
品としてスタイラス３１２がある。実施の形態１で示した半導体装置の作製方法を適用す
ることにより、高速駆動が可能なトランジスタを有した携帯情報端末（ＰＤＡ）とするこ
とができる。
図１０（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍３２０は、筐体３２１
及び筐体３２２の２つの筐体で構成されている。筐体３２１及び筐体３２２は、軸部３２
５により一体とされており、該軸部３２５を軸として開閉動作を行うことができる。この
ような構成により、紙の書籍のような動作を行うことが可能となる。
筐体３２１には表示部３２３が組み込まれ、筐体３２２には表示部３２４が組み込まれて
いる。表示部３２３及び表示部３２４は、続き画面を表示する構成としてもよいし、異な
る画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右
側の表示部（図１０（Ｃ）では表示部３２３）に文章を表示し、左側の表示部（図１０（
Ｃ）では表示部３２４）に画像を表示することができる。実施の形態１で示した半導体装
置の作製方法を適用することにより、高速駆動が可能なトランジスタを有した電子書籍と
することができる。
また、図１０（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、筐
体３２１において、電源３２６、操作キー３２７、スピーカー３２８などを備えている。
操作キー３２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボー
ドやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に
、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、電
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
図１０（Ｄ）は、携帯電話であり、筐体３３０及び筐体３３１の二つの筐体で構成されて
いる。筐体３３１には、表示パネル３３２、スピーカー３３３、マイクロフォン３３４、
ポインティングデバイス３３６、カメラ用レンズ３３７、外部接続端子３３８などを備え
ている。また、筐体３３０には、携帯電話の充電を行う太陽電池セル３４０、外部メモリ
スロット３４１などを備えている。また、アンテナは筐体３３１内部に内蔵されている。
実施の形態１で示した半導体装置の作製方法を適用することにより、高速駆動が可能なト
ランジスタを有した携帯電話とすることができる。
また、表示パネル３３２はタッチパネルを備えており、図１０（Ｄ）には映像表示されて
いる複数の操作キー３３５を点線で示している。なお、太陽電池セル３４０で出力される
電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル３３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル３
３２と同一面上にカメラ用レンズ３３７を備えているため、テレビ電話が可能である。ス
ピーカー３３３及びマイクロフォン３３４は音声通話に限らず、テレビ電話、録音、再生
などが可能である。さらに、筐体３３０と筐体３３１は、スライドし、図１０（Ｄ）のよ
うに展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可
能である。
外部接続端子３３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能で
あり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メ
モリスロット３４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１０（Ｅ）は、デジタルビデオカメラであり、本体３５１、表示部（Ａ）３５７、接眼
部３５３、操作スイッチ３５４、表示部（Ｂ）３５５、バッテリー３５６などによって構
成されている。実施の形態１で示した半導体装置の作製方法を適用することにより、高速
駆動が可能なトランジスタを有したデジタルビデオカメラとすることができる。
図１０（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置３６０は、筐
体３６１に表示部３６３が組み込まれている。表示部３６３により、映像を表示すること
が可能である。また、ここでは、スタンド３６５により筐体３６１を支持した構成を示し
ている。実施の形態１で示した半導体装置の作製方法を適用することにより、高速駆動が
可能なトランジスタを有したテレビジョン装置３６０とすることができる。
テレビジョン装置３６０の操作は、筐体３６１が備える操作スイッチや、別体のリモコン
操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力
する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置３６０は、受信機やモデムなどを備えた構成とする。受信機によ
り一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線によ
る通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（
送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
本実施例では、本発明の一形態である半導体装置の作製方法、及び本発明の一形態である
半導体装置の作製方法により得られたトランジスタの電気特性結果について説明する。
本実施例におけるトランジスタの構造を図１１に示す。作製方法について図１１を用いて
以下説明を行う。
図１１に示すトランジスタ５１０は、基板５００として厚さ０．７ｍｍのガラス基板を用
い、基板５００上に絶縁層５０２を形成する。絶縁層５０２は、スパッタリング装置を用
いて、酸化シリコン層を３００ｎｍ形成した。
次に、絶縁層５０２上に酸化物半導体層５０６を形成する。酸化物半導体層５０６は、Ａ
ｒ＝３０ｓｃｃｍ、Ｏ２＝１５ｓｃｃｍ、電力＝０．５ｋＷ（ＤＣ）、圧力＝０．４Ｐａ
、Ｔ−Ｓ間距離＝６０ｍｍ、基板温度＝２００℃、膜厚＝３０ｎｍにてスパッタリング装
置を用いて形成した。なお、スパッタリングターゲットとしては、Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：２［ｍｏｌ比］の組成比の金属酸化物ターゲットを用いた。
次に、酸化物半導体層５０６を形成した後、ベーク炉を用いて、窒素雰囲気下、４５０℃
において１時間の熱処理を行った。
次に、酸化物半導体層５０６にハロゲン元素を含むプラズマ処理を行う。ハロゲン元素を
含むプラズマ処理の条件は、ＮＦ３＝２０ｓｃｃｍ、Ｎ２＝８０ｓｃｃｍ、電力＝２ｋＷ
（ＲＦ）、圧力＝０．６７Ｐａ、基板温度＝４０℃、処理時間＝１０秒にてドライエッチ
ング装置を用いて行った。
次に、ソース電極５０８ａ及びドレイン電極５０８ｂとして、タングステン層を１００ｎ
ｍ形成する。
次に、酸化物半導体層５０６、ソース電極５０８ａ及びドレイン電極５０８ｂ上に、ゲー
ト絶縁層５１２を形成する。ゲート絶縁層５１２は、酸化窒化シリコン層を１５ｎｍにて
プラズマＣＶＤ装置を用いて形成した。なお、酸化窒化シリコン層の比誘電率（ε）は、
４．１となる。
次に、ゲート絶縁層５１２上にゲート電極５１４を形成する。ゲート電極５１４は、スパ
ッタリング装置を用いて、窒化タンタル層を２０ｎｍ形成し、窒化タンタル層上に真空中
で連続してタングステン層を１８０ｎｍ形成することにより形成した。
次に、ゲート絶縁層５１２、及びゲート電極５１４上に保護絶縁層５１６を形成する。保
護絶縁層５１６は、スパッタリング装置を用いて、酸化シリコン層を３００ｎｍ形成した
。
次に、保護絶縁層５１６上に、所望の形状のマスクをフォトリソグラフィにより形成し、
ソース電極５０８ａ及びドレイン電極５０８ｂに達する開口部をドライエッチング装置に
より形成する。
次に、保護絶縁層５１６及びゲート絶縁層５１２に形成された開口部を介して、ソース電
極５０８ａ及びドレイン電極５０８ｂに接続するソース配線５１８ａ及びドレイン配線５
１８ｂを形成する。ソース配線５１８ａ及びドレイン配線５１８ｂは、スパッタリング装
置を用いて、チタン層を５０ｎｍ形成し、チタン層上にアルミニウム層を１００ｎｍ形成
し、アルミニウム層上にチタン層を５ｎｍ形成することにより形成した。なお、ソース配
線５１８ａ及びドレイン配線５１８ｂはチタン層とアルミニウム層とチタン層の３層構造
になり、３層とも真空中で連続して形成している。
以上の工程でトランジスタ５１０が作製される。トランジスタ５１０は、酸化物半導体層
５０６形成後にハロゲン元素を含むプラズマ処理を行い、酸化物半導体層５０６とソース
電極５０８ａ及びドレイン電極５０８ｂのコンタクト抵抗の増大を抑制している。
本実施例で作製したトランジスタ５１０について、ドレイン電流（Ｉｄ）−ゲート電圧（
Ｖｇ）測定を行った。測定結果について図１２に示す。なお、測定したトランジスタのチ
ャネル長Ｌは１０μｍであり、チャネル幅Ｗは２０μｍである。また、トランジスタのソ
ース電極とドレイン電極間の電圧（Ｖｄ）は３Ｖとした。
図１２に示す実線６００は、ソース電極とドレイン電極間の電圧（Ｖｄ）を３Ｖとし、ゲ
ート電圧（Ｖｇ）を−６Ｖから６Ｖまで０．１Ｖ間隔で変化させた際のドレイン電流（Ｉ
ｄ）である。また、破線６０１は、ソース電極とドレイン電極間の電圧（Ｖｄ）を３Ｖと
し、ゲート電圧（Ｖｇ）を−６Ｖから６Ｖまで０．１Ｖ間隔で変化させた際の電界効果移
動度（μＦＥ）である。
図１２より、本実施例のトランジスタは、ソース電極とドレイン電極間の電圧（Ｖｄ）を
３Ｖとし、ゲート電圧（Ｖｇ）を−６Ｖから６Ｖの飽和領域での最大の電界効果移動度（
μＦＥ）は１３．６ｃｍ２／Ｖｓであった。
（比較例）
次に、本実施例のトランジスタと比較して、酸化物半導体層５０６形成後にハロゲン元素
を含むプラズマ処理を行わない比較用トランジスタを作製し、比較用トランジスタについ
ても、トランジスタ５１０同様にドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）測定を行っ
た。測定結果を図１３に示す。なお、測定した比較用トランジスタのチャネル長Ｌは１０
μｍであり、チャネル幅Ｗは５０μｍであり、トランジスタ５１０とチャネル幅Ｗが異な
る。また、比較用トランジスタの構造は、図１１に示したトランジスタ５１０と同じであ
るが、酸化物半導体層５０６形成後にハロゲン元素を含むプラズマ処理を行わない点のみ
が異なる。
図１３に示す実線６１０は、ソース電極とドレイン電極間の電圧（Ｖｄ）を３Ｖとし、ゲ
ート電圧（Ｖｇ）を−６Ｖから６Ｖまで０．１Ｖ間隔で変化させた際のドレイン電流（Ｉ
ｄ）である。また、破線６１１は、ソース電極とドレイン電極間の電圧（Ｖｄ）を３Ｖと
し、ゲート電圧（Ｖｇ）を−６Ｖから６Ｖまで０．１Ｖ間隔で変化させた際の電界効果移
動度（μＦＥ）である。
図１３より、比較用トランジスタは、ソース電極とドレイン電極間の電圧（Ｖｄ）を３Ｖ
とし、ゲート電圧（Ｖｇ）を−６Ｖから６Ｖの飽和領域での最大の電界効果移動度（μＦ
Ｅ）は１０．３ｃｍ２／Ｖｓであった。
上述の通り、本実施例のトランジスタ５１０は、ハロゲン元素プラズマ処理を行わない比
較用トランジスタに比べて、電界効果移動度が高いことがわかった。
１００ 基板
１０２ 下地絶縁層
１０６ 酸化物半導体層
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１２ ゲート絶縁層
１１４ ゲート電極
１２２ａ ソース領域
１２２ｂ ドレイン領域
１２４ 保護絶縁層
１２６ チャネル領域
１５１ トランジスタ
１５４ トランジスタ
１５５ トランジスタ
２０１ 基板
２０２ 画素部
２０３ 信号線駆動回路
２０４ 走査線駆動回路
２０５ シール材
２０６ 基板
２０８ 液晶層
２１０ トランジスタ
２１１ トランジスタ
２１３ 液晶素子
２１５ 接続端子電極
２１６ 端子電極
２１８ ＦＰＣ
２１８ａ ＦＰＣ
２１８ｂ ＦＰＣ
２１９ 異方性導電層
２２１ 絶縁層
２３０ 電極層
２３１ 電極層
２３２ 絶縁層
２３３ 絶縁層
２３５ スペーサ
２４０ 隔壁
２４１ 電界発光層
２４３ 発光素子
２４４ 充填材
２５２ キャビティ
２５３ 球形粒子
２５４ 充填材
２５５ａ 黒色領域
２５５ｂ 白色領域
３０１ 本体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェイス
３２０ 電子書籍
３２１ 筐体
３２２ 筐体
３２３ 表示部
３２４ 表示部
３２５ 軸部
３２６ 電源
３２７ 操作キー
３２８ スピーカー
３３０ 筐体
３３１ 筐体
３３２ 表示パネル
３３３ スピーカー
３３４ マイクロフォン
３３５ 操作キー
３３６ ポインティングデバイス
３３７ カメラ用レンズ
３３８ 外部接続端子
３４０ 太陽電池セル
３４１ 外部メモリスロット
３５１ 本体
３５３ 接眼部
３５４ 操作スイッチ
３５５ 表示部
３５６ バッテリー
３５７ 表示部
３６０ テレビジョン装置
３６１ 筐体
３６３ 表示部
３６５ スタンド
５００ 基板
５０２ 絶縁層
５０６ 酸化物半導体層
５０８ａ ソース電極
５０８ｂ ドレイン電極
５１０ トランジスタ
５１２ ゲート絶縁層
５１４ ゲート電極
５１６ 保護絶縁層
５１８ａ ソース配線
５１８ｂ ドレイン配線
６００ 実線
６０１ 破線
６１０ 実線
６１１ 破線

Claims (3)

  1. Ｉｎと、Ｇａと、Ｚｎとを含む酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、
    前記酸化物半導体上及び前記ゲート電極上の保護絶縁層と、を有し、
    前記ゲート絶縁層は、前記ゲート電極と端部が揃い、
    前記保護絶縁層は、前記酸化物半導体層に接し、
    前記保護絶縁層は、前記酸化物半導体層に達する開口部を有し、
    前記酸化物半導体層は、前記開口部の底面においてのみ、ハロゲン元素により終端された金属元素を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記ハロゲン元素は、Ｆ、Ｃｌ、Ｂｒ、Ｉのいずれかであることを特徴とする半導体装置。
  3. Ｉｎと、Ｇａと、Ｚｎとを含む酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、
    前記酸化物半導体上及び前記ゲート電極上の保護絶縁層と、を有し、
    前記ゲート絶縁層は、前記ゲート電極と端部が揃い、
    前記保護絶縁層は、前記酸化物半導体層に接し、
    前記保護絶縁層は、前記酸化物半導体層に達する開口部を有し、
    前記酸化物半導体層は、前記開口部の底面においてのみ、フッ素元素により終端された金属元素を有することを特徴とする半導体装置。
JP2016234127A 2010-07-02 2016-12-01 半導体装置 Active JP6328735B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010151641 2010-07-02
JP2010151641 2010-07-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015142014A Division JP2015233148A (ja) 2010-07-02 2015-07-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2017050569A JP2017050569A (ja) 2017-03-09
JP6328735B2 true JP6328735B2 (ja) 2018-05-23

Family

ID=45400017

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011144280A Expired - Fee Related JP5781844B2 (ja) 2010-07-02 2011-06-29 半導体装置の作製方法
JP2015142014A Withdrawn JP2015233148A (ja) 2010-07-02 2015-07-16 半導体装置
JP2016234127A Active JP6328735B2 (ja) 2010-07-02 2016-12-01 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011144280A Expired - Fee Related JP5781844B2 (ja) 2010-07-02 2011-06-29 半導体装置の作製方法
JP2015142014A Withdrawn JP2015233148A (ja) 2010-07-02 2015-07-16 半導体装置

Country Status (4)

Country Link
US (1) US8642380B2 (ja)
JP (3) JP5781844B2 (ja)
KR (1) KR101927338B1 (ja)
TW (1) TWI509706B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012043971A2 (ko) * 2010-09-29 2012-04-05 포항공과대학교 산학협력단 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
US8802493B2 (en) 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR101980196B1 (ko) 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102101863B1 (ko) 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5920275B2 (ja) 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
KR102044667B1 (ko) 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
KR102062353B1 (ko) * 2013-10-16 2020-01-06 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US20180166544A1 (en) * 2015-06-30 2018-06-14 Silicon Display Technology Oxide semiconductor thin-film transistor and manufacturing method thereof
WO2017018271A1 (ja) * 2015-07-27 2017-02-02 シャープ株式会社 半導体装置およびその製造方法
US10134878B2 (en) * 2016-01-14 2018-11-20 Applied Materials, Inc. Oxygen vacancy of IGZO passivation by fluorine treatment
US20210257427A1 (en) * 2018-08-24 2021-08-19 Sharp Kabushiki Kaisha Method for manufacturing display device, and display device
KR20210117389A (ko) * 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3241708B2 (ja) 2000-08-07 2001-12-25 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6730583B2 (en) * 2000-10-26 2004-05-04 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100540490B1 (ko) * 2003-12-29 2006-01-11 주식회사 하이닉스반도체 플러그이온주입을 포함하는 반도체소자의 콘택 형성 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR100833731B1 (ko) * 2006-10-20 2008-05-29 엘지노텔 주식회사 이동국의 이동 가능성의 예측에 기초한 핸드 오버 수행방법
KR100854892B1 (ko) * 2006-10-31 2008-08-28 주식회사 하이닉스반도체 고전압 소자의 제조 방법
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8173487B2 (en) * 2007-04-06 2012-05-08 Sharp Kabushiki Kaisha Semiconductor element, method for manufacturing same, and electronic device including same
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009031423A1 (ja) 2007-09-03 2009-03-12 Konica Minolta Holdings, Inc. 金属酸化物半導体薄膜の製造方法、これを用いた薄膜トランジスタ
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5322530B2 (ja) 2008-08-01 2013-10-23 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5644071B2 (ja) * 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5515266B2 (ja) * 2008-09-30 2014-06-11 大日本印刷株式会社 ディスプレイ用薄膜トランジスタ基板及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102484140B (zh) 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
KR102145488B1 (ko) 2009-10-09 2020-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102598285B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
JP2011176153A (ja) * 2010-02-25 2011-09-08 Dainippon Printing Co Ltd 薄膜トランジスタ基板
WO2011108382A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101929190B1 (ko) 2010-03-05 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5731244B2 (ja) * 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
KR101245424B1 (ko) * 2010-06-02 2013-03-22 샤프 가부시키가이샤 콘택트 구조, 기판, 표시장치, 그리고 상기 콘택트 구조 및 상기 기판의 제조방법
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR20120133652A (ko) * 2011-05-31 2012-12-11 삼성전자주식회사 반도체 소자의 제조 방법
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells

Also Published As

Publication number Publication date
TW201216373A (en) 2012-04-16
JP2015233148A (ja) 2015-12-24
JP2012033911A (ja) 2012-02-16
US20120003795A1 (en) 2012-01-05
US8642380B2 (en) 2014-02-04
JP5781844B2 (ja) 2015-09-24
TWI509706B (zh) 2015-11-21
KR20120003379A (ko) 2012-01-10
KR101927338B1 (ko) 2019-03-12
JP2017050569A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
JP6328735B2 (ja) 半導体装置
JP6510707B2 (ja) 半導体装置の作製方法
JP6487078B2 (ja) 半導体装置の作製方法
JP6305581B2 (ja) 半導体装置
JP6347863B2 (ja) 半導体装置
JP6273330B2 (ja) 液晶表示装置及び半導体装置の作製方法
JP6049973B2 (ja) 半導体装置の作製方法及び半導体装置
JP5723216B2 (ja) 半導体装置の作製方法
JP6595685B2 (ja) トランジスタ
JP2011228690A (ja) 半導体装置
JP2011233876A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180418

R150 Certificate of patent or registration of utility model

Ref document number: 6328735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250