JP6285168B2 - レーダ装置 - Google Patents

Description

本発明は、光を照射しその反射光を受光することにより、光を反射した物体に関する情報を取得するレーダ装置に関する。

従来、光を照射し、物体で反射した光を検出することによって、光を反射した物体に関する情報（例えば、物体までの距離）を取得するレーダ装置において、照射光がレーダ装置内を通過するときの光軸と、反射光がレーダ装置内を通過するときの光軸とが一致している同軸光学系を採用したものが知られている（例えば、非特許文献１を参照）。

非特許文献１に記載のレーダ装置では、受光素子としてＳＰＡＤ（Single Photon Avalanche Diode）が用いられており、１個の光子の入射で検出信号を出力することができる。

第１９回画像センシングシンポジウムOS2-03

しかし、同軸光学系を採用したレーダ装置では、レーダ装置内を通過する照射光がレーダ装置の内部で反射することにより発生する内部散乱光の影響により、レーダ装置から近い物体までの距離を測定することができないという問題があった。

本発明は、こうした問題に鑑みてなされたものであり、ＳＰＡＤを用いたレーダ装置において、レーダ装置付近において物体の距離の測定が可能な範囲を拡張することを目的とする。

上記目的を達成するためになされた本発明のレーダ装置は、光照射手段と、反射光検出手段と、動作開始手段とを備える。
本発明のレーダ装置では、まず、当該レーダ装置の内部に設置された光照射手段が、光を照射する。そして、当該レーダ装置の内部に設置されたＳＰＡＤ（Single Photon Avalanche Diode）を備えた反射光検出手段が、物体で反射した光をＳＰＡＤにより検出する。さらに動作開始手段が、光照射手段により照射された光が当該レーダ装置の内部で反射することにより発生する内部散乱光がＳＰＡＤに入射するタイミングより後に、ＳＰＡＤの動作を開始させる。

このように構成されたレーダ装置では、物体で反射した光をＳＰＡＤにより検出する。ＳＰＡＤは、降伏電圧より大きい逆バイアス電圧が印加された状態で動作し、光がＳＰＡＤに入射することで、アバランシェ電流を発生させる。

そして、アバランシェ電流が発生すると、図６に示すように、ＳＰＡＤにおけるアノードとカソードとの間の端子間電圧が低下し、端子間電圧が降伏電圧未満になるとアバランシェ電流が止まる。さらに、アバランシェ電流が発生してから数十ｎｓ〜数百ｎｓの間は、ＳＰＡＤ内にトラップされた電荷によりアフターパルスが発生する可能性があるため、ＳＰＡＤに印加される電圧を急速に上げてリチャージすることができない。このため、ＳＰＡＤにおいて内部散乱光に起因したアバランシェ電流が発生してからリチャージが終了するまでの期間が、物体で反射した光をレーダ装置によって検出することができない検出不可期間となる。これにより、レーダ装置付近に位置する物体を検出することができなくなる。

なお上記アフターパルスは、ＳＰＡＤに光が入射してＳＰＡＤが応答することにより生じた電荷がＳＰＡＤ内の欠陥にトラップされ、その後の熱励起等でこの電荷が放出されることで、ＳＰＡＤ内に光子が入射したようにＳＰＡＤが振舞う現象であり、ノイズの原因となる。

これに対し、本発明のレーダ装置では、内部散乱光がＳＰＡＤに入射するタイミングより後に、ＳＰＡＤの動作を開始させる。これにより、反射光検出手段のＳＰＡＤは、内部散乱光が入射しても、アバランシェ電流を発生させない。このため、本発明のレーダ装置では、上記検出不可期間のうち、アバランシェ電流が発生している期間が存在しない。

さらに本発明のレーダ装置では、アバランシェ電流に起因してＳＰＡＤ内に電荷がトラップされることがなく、アフターパルスの発生を抑制することができる。このため、アバランシェ電流が発生した場合よりも、ＳＰＡＤに印加される電圧を速く上昇させてリチャージすることができる。すなわち、上記検出不可期間のうち、リチャージしている期間を短くすることができる。

以上、本発明のレーダ装置では、アバランシェ電流が発生している期間が存在しないことと、リチャージしている期間が短くなることにより、上記検出不可期間を短縮することができる。これにより、上記検出不可期間を短縮できる分、レーダ装置付近において物体の距離の測定が可能な範囲を拡張することができる。

第１実施形態のレーダ装置１の構成および動作を示す図である。 第１実施形態のレーダ装置１の構成を示すブロック図である。 画素２１の概略構成を示す平面図である。 第１実施形態の受光素子３１とリードアウトサーキット３２の構成を示す回路図である。 第１実施形態におけるＳＰＡＤの動作開始制御を示すタイミングチャートである。 ＳＰＡＤでアバランシェ電流が発生してからリチャージが終了するための端子間電圧を示す図である。 第２実施形態の受光素子３１とリードアウトサーキット３２の構成を示す回路図である。 第２実施形態におけるＳＰＡＤの動作開始制御を示すタイミングチャートである。 第３実施形態のレーダ装置１の構成を示すブロック図である。 第３実施形態におけるＳＰＡＤの動作開始制御を示すタイミングチャートである。 第４実施形態のレーダ装置１の構成および動作を示す図である。 第５実施形態のレーダ装置１の構成を示すブロック図である。 第５実施形態の画素２１の概略構成を示す平面図である。 第５実施形態の画素２１の構成を示す回路図である。 第６実施形態の受光素子３１とリードアウトサーキット３２の構成を示す回路図である。 第６実施形態におけるＳＰＡＤの動作開始制御を示すタイミングチャートである。

（第１実施形態）
以下に本発明の第１実施形態を図面とともに説明する。
レーダ装置１は、図１に示すように、光源２、コリメートレンズ３、偏光ビームスプリッタ４、１／４波長板５、光走査部６、受光レンズ７および光検出器８と、これらの構成要素を収納する筐体９とを備える。

光源２は、例えば半導体レーザダイオードで構成されており、直線偏光のパルスレーザ光をレーダ波として照射する。
コリメートレンズ３は、光源２から照射されたレーザ光を平行光に変換して、偏光ビームスプリッタ４に向けて照射する。

偏光ビームスプリッタ４は、偏光ビームスプリッタ４に入射したレーザ光のうち、所定の偏光方向を有する成分を透過させる一方、この所定の偏光方向以外の偏光方向を有する成分を反射させる機能を有する。

そして偏光ビームスプリッタ４は、上記所定の偏光方向が、光源２から照射されるレーザ光の偏光方向と一致するように配置される。
１／４波長板５は、直線偏光を円偏光に変換するとともに円偏光を直線偏光に変換する機能を有し、偏光ビームスプリッタ４と光走査部６との間に配置される。

光走査部６は、レーザ光を反射するミラー６１を、ミラー６１に設けられた回転軸６２を中心にして振動させることにより、１／４波長板５から入射したレーザ光の走査を予め設定された走査角度範囲Ｒ１で行う。なお、光走査部６は、ＭＥＭＳ（Micro Electro Mechanical System）またはポリゴンミラー等により構成される。

受光レンズ７は、光走査部６側から入射して偏光ビームスプリッタ４で反射したレーザ光を光検出器８へ導く。
光検出器８は、受光レンズ７から入射したレーザ光を検出する。

次に、このように構成されたレーダ装置１において、レーダ波を反射した物体を検知する方法を説明する。
まず、光源２から照射されたレーザ光は、コリメートレンズ３により平行光に変換されて偏光ビームスプリッタ４を透過し、さらに１／４波長板５を通過する。これによりレーザ光は、直線偏光から円偏光に変換され、光走査部６に到達する（光Ｌ１を参照）。

そして、光走査部６に到達したレーザ光は、ミラー６１で反射することにより、ミラー６１の走査角度に応じた方向に向けてレーダ波として照射される（光Ｌ２を参照）。
その後、物体Ｂで反射したレーザ光（以下、反射レーザ光ともいう）が光走査部６に到達すると（光Ｌ３を参照）、ミラー６１で反射し、１／４波長板５を再度通過する（光Ｌ４を参照）。これにより反射レーザ光は、円偏光からに直線偏光に変換され、偏光ビームスプリッタ４に到達する（光Ｌ４を参照）。

なお、１／４波長板５により直線偏光に変換された反射レーザ光の偏光方向は、光源２から照射されて円偏光に変換される前のレーザ光の偏光方向に対して９０°ずれる。このため、偏光ビームスプリッタ４に到達した反射レーザ光は、偏光ビームスプリッタ４で反射し、受光レンズ７に向けて照射される（光Ｌ５を参照）。これにより、反射レーザ光が光検出器８に到達し、レーダ波を反射した物体を検知することができる。

またレーダ装置１は、図２に示すように、さらに走査制御部１１と処理部１２を備える。
光源２は、パルスレーザ光を照射するタイミングで、レーザ光を照射したことを示す発光信号を出力する。

走査制御部１１は、光走査部６の走査角度を検出し、この検出結果に基づいて、光走査部６によるレーザ光走査を制御する。
処理部１２は、光源２から発光信号が入力した時刻と、反射レーザ光を光検出器８が検出した時刻との差に基づいて、レーザ光を反射した物体までの距離を計測するための処理を行う。

光検出器８は、画素２１、駆動回路２２、クラッタ検出用画素２３および光検出制御部２４を備える。
画素２１は、その受光面にレーザ光が入射すると、検出信号を出力する。

画素２１は、図３に示すように、４個の受光素子３１と、４個の受光素子３１のそれぞれに対応して設けられたリードアウトサーキット（Read Out Circuit）３２とを備える。なお本実施形態の受光素子３１は、ＳＰＡＤ（Single Photon Avalanche Diode）である。ＳＰＡＤは、ガイガーモードで動作するアバランシェフォトダイオードであり、単一光子の入射を検出することができる。ＳＰＡＤのアノードとカソードの間には、逆バイアス電圧Ｖ_Ｂが印加される（図４を参照）。逆バイアス電圧Ｖ_Ｂが降伏電圧以上である状態でＳＰＡＤの受光部３６に光子が入射すると、ＳＰＡＤでアバランシェ電流が発生する。このためＳＰＡＤは、光子が入射すると、その入射を検出したことを示す検出信号を出力することができる。

またリードアウトサーキット３２は、レーザ光が受光素子３１に入射することにより受光素子３１が出力する信号をデジタルパルス信号に変換する回路である。なお、リードアウトサーキット３２の回路構成は後述する。

また４個の受光素子３１は、その受光部３６が列方向に２個配置されるとともに行方向に２個配置されるようにして二次元行列状に配列されている。さらに、４個のリードアウトサーキット３２は、対応する受光素子３１に対して、行方向Ｄ１に沿って隣接するように配置されている。但しリードアウトサーキット３２は、同じ行に配列されている２個のリードアウトサーキット３２の間に、行方向Ｄ１に沿って２個の受光素子３１が配置されるようにして配置される。

また図４に示すように、リードアウトサーキット３２は、クエンチ抵抗４１、デジタル変換器４２、インバータ４３およびバッファ４４を備える。
クエンチ抵抗４１はＮチャネル型ＭＯＳＦＥＴ（以下、Ｎ型トランジスタという）である。クエンチ抵抗４１を構成するＮ型トランジスタのドレインは、受光素子３１を構成するＳＰＡＤのアノードに接続され、ソースは接地される。また、クエンチ抵抗４１として機能するＮ型トランジスタのゲートにはクエンチ抵抗ゲート電圧Ｖ_ＱＧが印加される。

デジタル変換器４２は、抵抗５１とＮ型トランジスタ５２を備える。Ｎ型トランジスタ５２のドレインは抵抗５１を介して電源電圧Ｖ_ＤＤが印加され、ソースは接地される。また、Ｎ型トランジスタ５２のゲートは、ＳＰＡＤのアノードとクエンチ抵抗４１との接続点ＣＰ１に接続される。

インバータ４３は、Ｐチャネル型ＭＯＳＦＥＴ（以下、Ｐ型トランジスタという）５３とＮ型トランジスタ５４を備える。Ｐ型トランジスタ５３のドレインは電源電圧Ｖ_ＤＤが印加され、ソースはＮ型トランジスタ５４のドレインに接続される。Ｐ型トランジスタ５３のゲートとＮ型トランジスタ５４のゲートは、Ｎ型トランジスタ５２のドレインと抵抗５１との接続点ＣＰ２に接続される。Ｎ型トランジスタ５４のソースは接地される。

バッファ４４は、インピーダンス変換のための回路である。そしてバッファ４４の入力端子は、Ｐ型トランジスタ５３のソースとＮ型トランジスタ５４のドレインとの接続点ＣＰ３に接続される。

次に、このように構成されたリードアウトサーキット３２の動作を説明する。
まず、降伏電圧以上の逆バイアス電圧Ｖ_ＢがＳＰＡＤに印加されることにより、受光素子３１が動作可能状態となる。

そして、受光素子３１に反射光が入射してアバランシェ電流が発生すると、クエンチ抵抗４１にアバランシェ電流が流れ、接続点ＣＰ１の電圧が上昇する。そして、接続点ＣＰ１の電圧がＮ型トランジスタ５２のオン電圧より高くなると、Ｎ型トランジスタ５２がオン状態となり、接続点ＣＰ２の電圧が電源電圧Ｖ_ＤＤから０Ｖに変化する。

これにより、Ｐ型トランジスタ５３がオフ状態からオン状態に変化するとともにＮ型トランジスタ５４がオン状態からオフ状態に変化するため、接続点ＣＰ３の電圧が０Ｖから電源電圧Ｖ_ＤＤに変化する。

これにより、バッファ４４の出力端子の電圧Ｖ_ＯＵＴがハイレベルになる。
その後、接続点ＣＰ１における電圧上昇が継続すると、ＳＰＡＤのアノードとカソードの間に印加されている電圧が降伏電圧より小さくなり、アバランシェ電流が止まる。これにより、接続点ＣＰ１の電圧が低下してＮ型トランジスタ５２がオフ状態となり、バッファ４４の出力端子の電圧Ｖ_ＯＵＴがローレベルになる。

このように、リードアウトサーキット３２は、反射光が入射してアバランシェ電流が発生することによりＮ型トランジスタ５２がオン状態になってから、アバランシェ電流が止まってＮ型トランジスタ５２がオフ状態になるまでの間ハイレベルになるデジタルパルス信号を出力する。

図２に示すように、駆動回路２２は、画素２１を構成する受光素子３１のそれぞれに対して、逆バイアス電圧Ｖ_Ｂを供給する。駆動回路２２は、光検出制御部２４から出力される制御信号に従って、逆バイアス電圧Ｖ_Ｂを、画素２１が検出信号を出力することができる検出可能電圧Ｖ_Ｂ１（図５を参照）と、画素２１が検出信号を出力することができない検出不能電圧Ｖ_Ｂ２（図５を参照）との何れかに設定することが可能に構成されている。

また駆動回路２２は、画素２１を構成するリードアウトサーキット３２のクエンチ抵抗４１のそれぞれに対して、クエンチ抵抗ゲート電圧Ｖ_ＱＧを供給する。駆動回路２２は、光検出制御部２４から出力される制御信号に従って、クエンチ抵抗ゲート電圧Ｖ_ＱＧを、Ｎ型トランジスタをクエンチ抵抗として作用させるクエンチ電圧Ｖ_ＱＣＨと、ＳＰＡＤをリチャージするときのリチャージ電圧Ｖ_ＲＣＧとの何れかに設定することが可能に構成されている。

クラッタ検出用画素２３は、画素２１と同様にＳＰＡＤであり、降伏電圧より高い逆バイアス電圧が常時印加されている。このため、クラッタ検出用画素２３に光子が入射すると、クラッタ検出用画素２３は、その入射を検出したことを示す検出信号を出力する。

光検出制御部２４は、クラッタ検出用画素２３から検出信号を入力し、この検出信号に基づいて、駆動回路２２が供給する逆バイアス電圧Ｖ_Ｂとクエンチ抵抗ゲート電圧Ｖ_ＱＧを制御する。

具体的には、図５に示すように、光源２がパルスレーザ光を照射すると（時刻ｔ０１を参照）、筐体９内でパルスレーザ光が反射して、内部散乱光（以下、クラッタという）が発生する（時刻ｔ０２を参照）。そして、クラッタがクラッタ検出用画素２３に入射することにより、クラッタ検出用画素２３がクラッタを検出する。そして光検出制御部２４は、クラッタ検出用画素２３から検出信号を入力すると、ＳＰＡＤの動作を開始させるための動作開始信号を上記制御信号として駆動回路２２へ出力する。これにより駆動回路２２は、逆バイアス電圧Ｖ_Ｂを、降伏電圧Ｖ_ＢＲＫより低い検出不能電圧Ｖ_Ｂ２から、降伏電圧Ｖ_ＢＲＫより高い検出可能電圧Ｖ_Ｂ１へ変化させる（時刻ｔ０３を参照）。さらに駆動回路２２は、クエンチ抵抗ゲート電圧Ｖ_ＱＧをクエンチ電圧Ｖ_ＱＣＨからリチャージ電圧Ｖ_ＲＣＧへ変化させる（時刻ｔ０３を参照）。

これにより、受光素子３１のＳＰＡＤにおけるアノードとカソードとの間の端子間電圧Ｖ_ＳＰＡＤが、検出不能電圧Ｖ_Ｂ２から検出可能電圧Ｖ_Ｂ１へ上昇する（時刻ｔ０３〜ｔ０４を参照）。そして、ＳＰＡＤの端子間電圧Ｖ_ＳＰＡＤが検出可能電圧Ｖ_Ｂ１に達すると、光検出制御部２４は、リチャージを終了させるためのリチャージ終了信号を上記制御信号として駆動回路２２へ出力する。これにより駆動回路２２は、クエンチ抵抗ゲート電圧Ｖ_ＱＧをリチャージ電圧Ｖ_ＲＣＧからクエンチ電圧Ｖ_ＱＣＨへ変化させる（時刻ｔ０４を参照）。

また光検出制御部２４は、光源２が次にパルスレーザ光を照射する前に、ＳＰＡＤの動作を停止させるための動作停止信号を上記制御信号として駆動回路２２へ出力する。これにより駆動回路２２は、逆バイアス電圧Ｖ_Ｂを検出可能電圧Ｖ_Ｂ１から検出不能電圧Ｖ_Ｂ２へ変化させる（不図示）。

このように構成されたレーダ装置１では、まず、レーダ装置１の内部に設置された光源２が、パルスレーザ光を照射する。そして、レーダ装置１の内部に設置されたＳＰＡＤを備えた画素２１が、物体で反射したレーザ光をＳＰＡＤにより検出する。さらに光検出制御部２４が、クラッタがＳＰＡＤに入射するタイミングより後に、ＳＰＡＤの動作を開始させる。

このように構成されたレーダ装置１では、物体で反射したレーザ光をＳＰＡＤにより検出する。ＳＰＡＤは、降伏電圧Ｖ_ＢＲＫより大きい逆バイアス電圧Ｖ_Ｂが印加された状態で動作し、光がＳＰＡＤに入射することで、アバランシェ電流を発生させる。

そして、アバランシェ電流が発生すると、図６に示すように、ＳＰＡＤにおけるアノードとカソードとの間の端子間電圧Ｖ_ＳＰＡＤが低下し、端子間電圧Ｖ_ＳＰＡＤが降伏電圧Ｖ_ＢＲＫ未満になるとアバランシェ電流が止まる。さらに、アバランシェ電流が発生してから数十ｎｓ〜数百ｎｓの間は、ＳＰＡＤ内にトラップされた電荷によりアフターパルスが発生する可能性があるため、ＳＰＡＤに印加される電圧を急速に上げてリチャージすることができない。このため、ＳＰＡＤにおいてクラッタに起因したアバランシェ電流が発生してからリチャージが終了するまでの期間が、物体で反射した光をレーダ装置によって検出することができないデッドタイムとなる。これにより、レーダ装置付近に位置する物体を検出することができなくなる。

なお上記アフターパルスは、ＳＰＡＤに光が入射してＳＰＡＤが応答することにより生じた電荷がＳＰＡＤ内の欠陥にトラップされ、その後の熱励起等でこの電荷が放出されることで、ＳＰＡＤ内に光子が入射したようにＳＰＡＤが振舞う現象であり、ノイズの原因となる。

これに対し、レーダ装置１では、クラッタがＳＰＡＤに入射するタイミングより後に、ＳＰＡＤの動作を開始させる。これにより、画素２１内のＳＰＡＤは、クラッタが入射しても、アバランシェ電流を発生させない。このためレーダ装置１では、上記デッドタイムのうち、アバランシェ電流が発生している期間が存在しない。

さらにレーダ装置１では、アバランシェ電流に起因してＳＰＡＤ内に電荷がトラップされることがなく、アフターパルスの発生を抑制することができる。このため、アバランシェ電流が発生した場合よりも、ＳＰＡＤに印加される電圧を速く上昇させてリチャージすることができる。すなわち、上記デッドタイムのうち、リチャージしている期間を短くすることができる。

以上、レーダ装置１では、アバランシェ電流が発生している期間が存在しないことと、リチャージしている期間が短くなることにより、上記デッドタイムを短縮することができる。これにより、上記デッドタイムを短縮できる分、レーダ装置１付近において物体の距離の測定が可能な範囲を拡張することができる。

またレーダ装置１は、クラッタを検出するクラッタ検出用画素２３を備える。そして光検出制御部２４は、クラッタ検出用画素２３がクラッタを検出した後に、ＳＰＡＤの動作を開始させる。

このため光検出制御部２４は、クラッタ検出用画素２３がクラッタを検出し、その後、クラッタ検出用画素２３がクラッタを検出しなくなった直後に、ＳＰＡＤの動作を開始させるという制御を行うことができる。これにより、画素２１内のＳＰＡＤへのクラッタの入射が終了してから、ＳＰＡＤの動作を開始させるまでの期間を短縮することができ、上記デッドタイムが長くなるのを回避することができる。

また光検出制御部２４は、画素２１内のＳＰＡＤに印加される逆バイアス電圧Ｖ_Ｂを制御して、逆バイアス電圧Ｖ_Ｂの大きさを降伏電圧Ｖ_ＢＲＫ未満から降伏電圧Ｖ_ＢＲＫ以上に変化させることにより、画素２１内のＳＰＡＤの動作を開始させる。

逆バイアス電圧Ｖ_Ｂを制御するには、逆バイアス電圧Ｖ_Ｂの大きさを変化させる回路を画素２１の外部に設置すればよい。このため、画素２１内に配置される受光素子３１の受光面積を低減させることなく、画素２１内のＳＰＡＤの動作を制御することができる。

またレーダ装置１は、画素２１内のＳＰＡＤのクエンチ抵抗４１として機能するＮ型トランジスタを備える。そして光検出制御部２４は、ＳＰＡＤの動作を開始させるときに、ＳＰＡＤの動作を開始させる前よりも、クエンチ抵抗４１のゲートに印加される電圧を大きくする。

クエンチ抵抗４１のゲートに印加される電圧を大きくすることにより、クエンチ抵抗４１の抵抗値を小さくすることができ、ＳＰＡＤに流れる電流量を増加させることができる。これにより、ＳＰＡＤをリチャージする時間を短縮することができ、上記デッドタイムを更に短縮することができる。

また、ＳＰＡＤの動作を開始させる光検出制御部２４が、画素２１の外側に配置されている。このため、画素２１内に配置される受光素子３１の受光面積を低減させることなく、画素２１内のＳＰＡＤの動作を制御することができる。

以上説明した実施形態において、光源２は本発明における光照射手段、画素２１は本発明における反射光検出手段、光検出制御部２４は本発明における動作開始手段、クラッタ検出用画素２３は本発明における内部散乱光検出手段である。

（第２実施形態）
以下に本発明の第２実施形態を図面とともに説明する。なお第２実施形態では、第１実施形態と異なる部分を説明する。

第２実施形態のレーダ装置１は、光検出器８の画素２１、駆動回路２２および光検出制御部２４が変更された点以外は第１実施形態と同じである。
まず画素２１は、リードアウトサーキット３２の構成が変更された点以外は第１実施形態と同じである。具体的には、図７に示すように、セレクタ４５，５５が追加された点以外は第１実施形態と同じである。

セレクタ４５は、Ｎ型トランジスタである。セレクタ４５を構成するＮ型トランジスタのドレインは、クエンチ抵抗４１を構成するＮ型トランジスタのソースに接続され、ソースは接地される。また、Ｎ型トランジスタのゲートはセレクタ電圧Ｖ_ＳＥＬ（後述）が印加される。

セレクタ５５は、Ｐ型トランジスタである。セレクタ５５を構成するＰ型トランジスタのドレインは、ＳＰＡＤのアノードの接続点ＣＰ１に接続され、ソースは電源電圧Ｖ_ＤＤが印加される。また、Ｐ型トランジスタのゲートはセレクタ電圧Ｖ_ＳＥＬが印加される。

次に駆動回路２２は、上記逆バイアス電圧Ｖ_Ｂおよび上記クエンチ抵抗ゲート電圧Ｖ_ＱＧに加えて、画素２１を構成するリードアウトサーキット３２のセレクタ４５，５５のそれぞれに対して、セレクタ電圧Ｖ_ＳＥＬを供給する点以外は第１実施形態と同じである。駆動回路２２は、逆バイアス電圧Ｖ_Ｂとして検出可能電圧Ｖ_Ｂ１を常時供給する。また駆動回路２２は、光検出制御部２４から出力される制御信号に従って、セレクタ電圧Ｖ_ＳＥＬを、セレクタ４５をオン状態にするとともにセレクタ５５をオフ状態にし、ＳＰＡＤを動作させるオン電圧Ｖ_ＯＮと、セレクタ４５をオフ状態にするとともにセレクタ５５をオン状態にし、ＳＰＡＤの動作を停止させるオフ電圧Ｖ_ＯＦＦとの何れかに設定することが可能に構成されている。

光検出制御部２４は、逆バイアス電圧Ｖ_Ｂの代わりにセレクタ電圧Ｖ_ＳＥＬを制御する点以外は第１実施形態と同じである。
具体的には、図８に示すように、光源２がパルスレーザ光を照射すると（時刻ｔ１１を参照）、筐体９内でパルスレーザ光が反射して、クラッタが発生する（時刻ｔ１２を参照）。そして、クラッタがクラッタ検出用画素２３に入射することにより、クラッタ検出用画素２３がクラッタを検出する。そして光検出制御部２４は、クラッタ検出用画素２３から検出信号を入力すると、ＳＰＡＤの動作を開始させるための動作開始信号を上記制御信号として駆動回路２２へ出力する。これにより駆動回路２２は、セレクタ電圧Ｖ_ＳＥＬをオフ電圧Ｖ_ＯＦＦからオン電圧Ｖ_ＯＮへ変化させる（時刻ｔ１３を参照）。さらに駆動回路２２は、クエンチ抵抗ゲート電圧Ｖ_ＱＧをクエンチ電圧Ｖ_ＱＣＨからリチャージ電圧Ｖ_ＲＣＧへ変化させる（時刻ｔ１３を参照）。

これにより、受光素子３１の端子間電圧Ｖ_ＳＰＡＤが、降伏電圧Ｖ_ＢＲＫより低い電圧から、降伏電圧Ｖ_ＢＲＫより高い検出可能電圧Ｖ_Ｂへ上昇する（時刻ｔ１３〜ｔ１４を参照）。そして、ＳＰＡＤの端子間電圧Ｖ_ＳＰＡＤが検出可能電圧Ｖ_Ｂに達すると、光検出制御部２４は、リチャージを終了させるためのリチャージ終了信号を上記制御信号として駆動回路２２へ出力する。これにより駆動回路２２は、クエンチ抵抗ゲート電圧Ｖ_ＱＧをリチャージ電圧Ｖ_ＲＣＧからクエンチ電圧Ｖ_ＱＣＨへ変化させる（時刻ｔ１４を参照）。

また光検出制御部２４は、光源２が次にパルスレーザ光を照射する前に、ＳＰＡＤの動作を停止させるための動作停止信号を上記制御信号として駆動回路２２へ出力する。これにより駆動回路２２は、セレクタ電圧Ｖ_ＳＥＬをオン電圧Ｖ_ＯＮからオフ電圧Ｖ_ＯＦＦへ変化させる（不図示）。

このように構成されたレーダ装置１では、光検出制御部２４は、画素２１内のＳＰＡＤに接続されたセレクタ４５，５５を制御して、セレクタ４５をオフ状態からオン状態に変化させるとともに、セレクタ５５をオン状態からオフ状態に変化させることにより、受光素子３１の端子間電圧Ｖ_ＳＰＡＤの大きさを降伏電圧Ｖ_ＢＲＫ未満から降伏電圧Ｖ_ＢＲＫ以上に変化させて、画素２１内のＳＰＡＤの動作を開始させる。

このため、セレクタ４５，５５のオン状態とオフ状態を切り替えるという簡単な制御で、画素２１内のＳＰＡＤの動作を制御することができる。
以上説明した実施形態において、セレクタ４５，５５は本発明におけるスイッチである。

（第３実施形態）
以下に本発明の第３実施形態を図面とともに説明する。なお第３実施形態では、第１実施形態と異なる部分を説明する。

第３実施形態のレーダ装置１は、図９に示すように、光検出器８が変更された点以外は第１実施形態と同じである。
そして光検出器８は、クラッタ検出用画素２３が省略された点と、光検出制御部２４が変更された点以外は第１実施形態と同じである。

光検出制御部２４は、光源２から発光信号を入力する。そして光検出制御部２４は、図１０に示すように、発光信号が入力してから、クラッタがクラッタ検出用画素２３に入射した後となるように予め設定された遅延時間が経過した後に、逆バイアス電圧Ｖ_Ｂを検出不能電圧Ｖ_Ｂ２から検出可能電圧Ｖ_Ｂ１へ変化させる。

なお光検出制御部２４は、入力した発光信号を遅延素子で遅延させることにより、上記遅延時間を設定している。
このように構成されたレーダ装置１では、光検出制御部２４は、光源２がパルスレーザ光を照射したタイミングで出力される発光信号を取得してから、予め設定された遅延時間が経過した後に、画素２１内のＳＰＡＤの動作を開始させる。

これにより、クラッタを検出するためのクラッタ検出用画素２３が不要となり、レーダ装置１の構成を簡略化することができる。
（第４実施形態）
以下に本発明の第４実施形態を図面とともに説明する。なお第４実施形態では、第１実施形態と異なる部分を説明する。

第４実施形態のレーダ装置１は、図１１に示すように、筐体９の内側に設置された反射板７０を備えている点が第１実施形態と異なる。
反射板７０は、レーダ装置１の外部にレーザ光を照射するために筐体９に形成された開口ＯＰの周囲に設置される。

またレーダ装置１は、開口ＯＰの径よりも大きい径を有するパルスレーザ光を光源２から照射する。
このように構成されたレーダ装置１では、光走査部６で走査されて開口ＯＰへ向けて照射されるパルスレーザ光の一部が反射板７０で反射し、クラッタが発生する。これにより、クラッタ検出用画素２３がクラッタを検出する確率を向上させることができる。

（第５実施形態）
以下に本発明の第５実施形態を図面とともに説明する。なお第５実施形態では、第１実施形態と異なる部分を説明する。

第５実施形態のレーダ装置１は、図１２に示すように、光検出器８において、駆動回路２２、クラッタ検出用画素２３および光検出制御部２４が省略された点が第１実施形態と異なる。

また、第５実施形態における画素２１は、図１３に示すように、３個の受光素子３１と、１個のクラッタ検出用素子８０とを備える点が第１実施形態と異なる。クラッタ検出用素子８０はＳＰＡＤである。

そして画素２１は、図１４に示すように、受光素子３１と、クラッタ検出用素子８０と、クエンチ抵抗４１と、セレクタ４５，５５と、Ｄ型フリップフロップ回路９１と、クエンチ抵抗９２と、リードアウトサーキット９３，９４とを備える。なお、受光素子３１、クエンチ抵抗４１、セレクタ４５，５５およびリードアウトサーキット９３はそれぞれ、１個の画素２１につき３個（図１４では３個のうち２個を示す）設けられている。

受光素子３１およびクラッタ検出用素子８０のアノードとカソードの間には、逆バイアス電圧Ｖ_Ｂが印加される。さらに、受光素子３１を構成するＳＰＡＤのアノードは、クエンチ抵抗４１とセレクタ４５を介して接地される。また、クラッタ検出用素子８０を構成するＳＰＡＤのアノードは、クエンチ抵抗９２を介して接地される。クエンチ抵抗９２は、クエンチ抵抗４１と同様に、Ｎ型トランジスタである。

Ｄ型フリップフロップ回路９１は、入力端子Ｄとクロック端子ＣＬＫと出力端子Ｑとリセット端子ＣＬＲを備える。そして、入力端子Ｄには電源電圧Ｖ_ＤＤが印加される。またクロック端子ＣＬＫは、ＳＰＡＤのアノードとクエンチ抵抗９２との接続点ＣＰ１１に接続される。また出力端子Ｑは、セレクタ４５，５５のゲートに接続される。

このためＤ型フリップフロップ回路９１は、クラッタ検出用素子８０でアバランシェ電流が発生してクエンチ抵抗９２にアバランシェ電流が流れ、接続点ＣＰ１１の電圧がハイレベルになると、出力端子Ｑから、ハイレベルの信号の出力を開始する。これにより、セレクタ４５がオフ状態からオン状態に変化し、セレクタ５５がオン状態からオフ状態に変化することで、受光素子３１を構成するＳＰＡＤが動作を開始する。

またリセット端子ＣＬＲには、出力端子Ｑから出力された信号が遅延回路（不図示）を介して入力する。遅延回路は、入力した信号を、予め設定された遅延時間だけ遅延させて出力する。このため、リセット端子ＣＬＲには、出力端子Ｑからハイレベルの信号が出力されてから上記遅延時間が経過した後に、ハイレベルの信号が入力する。そして、ハイレベルの信号がリセット端子ＣＬＲに入力すると、Ｄ型フリップフロップ回路９１は、ハイレベルの信号の出力を停止する。すなわちＤ型フリップフロップ回路９１は、クラッタ検出用素子８０でアバランシェ電流が発生すると、上記遅延時間継続してハイレベルとなるパルス信号を出力する。なお上記遅延時間は、光源２が次にパルスレーザ光を照射する前に、パルス信号の出力が終了するように設定されている。

リードアウトサーキット９３，９４は、リードアウトサーキット３２においてクエンチ抵抗４１とセレクタ４５，５５を削除して構成されている。すなわち、リードアウトサーキット９３，９４は、デジタル変換器４２、インバータ４３およびバッファ４４を備える。

そして、リードアウトサーキット９３の入力端子は、受光素子３１を構成するＳＰＡＤのアノードに接続されるとともに、出力端子は、処理部１２に接続される。このためリードアウトサーキット９３は、対応する受光素子３１でアバランシェ電流が発生している間ハイレベルになるデジタルパルス信号を処理部１２へ出力する。

また、リードアウトサーキット９４の入力端子は、クラッタ検出用素子８０を構成するＳＰＡＤのアノードに接続されるとともに、出力端子は、処理部１２に接続される。このためリードアウトサーキット９４は、クラッタ検出用素子８０でアバランシェ電流が発生している間ハイレベルになるデジタルパルス信号を処理部１２へ出力する。

このように構成されたレーダ装置１は、クラッタ検出用素子８０を備える。そしてＤ型フリップフロップ回路９１は、クラッタ検出用素子８０がクラッタを検出した後に、受光素子３１を構成するＳＰＡＤの動作を開始させる。

そしてレーダ装置１は、光源２から発光信号が入力した時刻と、反射レーザ光を受光素子３１が検出した時刻との差に基づいて、物体までの距離を計測するための処理を行う処理部１２を備える。そして処理部１２は、さらに、クラッタ検出用素子８０がレーザ光を検出したときに出力する信号をリードアウトサーキット９４を介して入力して、物体までの距離を計測するための処理を行う。

これによりレーダ装置１は、クラッタ検出用素子８０がクラッタを検出した後に、クラッタ検出用素子８０を、物体で反射した反射レーザ光を検出するための素子として利用することができ、反射レーザ光の検出効率を向上させることができる。

以上説明した実施形態において、Ｄ型フリップフロップ回路９１は本発明における動作開始手段、クラッタ検出用素子８０は本発明における内部散乱光検出手段、処理部１２は本発明における情報処理手段である。

（第６実施形態）
以下に本発明の第６実施形態を図面とともに説明する。なお第６実施形態では、第１実施形態と異なる部分を説明する。

第６実施形態のレーダ装置１は、図１５に示すように、リードアウトサーキット３２において、クエンチ抵抗４６が追加された点が第１実施形態と異なる。
クエンチ抵抗４６はＮ型トランジスタである。クエンチ抵抗４６を構成するＮ型トランジスタのドレインは、受光素子３１を構成するＳＰＡＤのアノードに接続され、ソースは接地される。また、クエンチ抵抗４６として機能するＮ型トランジスタのゲートにはクエンチ抵抗ゲート電圧Ｖ_ＱＧ２が印加される。

また駆動回路２２は、画素２１を構成するリードアウトサーキット３２のクエンチ抵抗４１のそれぞれに対して、クエンチ抵抗ゲート電圧Ｖ_ＱＧ１を供給する点が第１実施形態と異なる。駆動回路２２は、クエンチ抵抗ゲート電圧Ｖ_ＱＧ１を、Ｎ型トランジスタをクエンチ抵抗として作用させる一定のクエンチ電圧Ｖ_ＱＣＨ１に設定することが可能に構成されている。

さらに駆動回路２２は、画素２１を構成するリードアウトサーキット３２のクエンチ抵抗４６のそれぞれに対して、クエンチ抵抗ゲート電圧Ｖ_ＱＧ２を供給する点が第１実施形態と異なる。駆動回路２２は、光検出制御部２４から出力される制御信号に従って、クエンチ抵抗ゲート電圧Ｖ_ＱＧ２を、Ｎ型トランジスタをクエンチ抵抗として作用させるクエンチ電圧Ｖ_ＱＣＨ２と、Ｎ型トランジスタをオフ状態にするオフ電圧Ｖ_ＯＦＦ２との何れかに設定することが可能に構成されている。

光検出制御部２４は、クラッタ検出用画素２３から検出信号を入力し、この検出信号に基づいて、駆動回路２２が供給する逆バイアス電圧Ｖ_Ｂとクエンチ抵抗ゲート電圧Ｖ_ＱＧ２を制御する。

具体的には、図１６に示すように、光源２がパルスレーザ光を照射すると（時刻ｔ２１を参照）、筐体９内でパルスレーザ光が反射して、クラッタが発生する（時刻ｔ２２を参照）。そして、クラッタがクラッタ検出用画素２３に入射することにより、クラッタ検出用画素２３がクラッタを検出する。そして光検出制御部２４は、クラッタ検出用画素２３から検出信号を入力すると、ＳＰＡＤの動作を開始させるための動作開始信号を上記制御信号として駆動回路２２へ出力する。これにより駆動回路２２は、逆バイアス電圧Ｖ_Ｂを、降伏電圧Ｖ_ＢＲＫより低い検出不能電圧Ｖ_Ｂ２から、降伏電圧Ｖ_ＢＲＫより高い検出可能電圧Ｖ_Ｂ１へ変化させる（時刻ｔ２３を参照）。さらに駆動回路２２は、クエンチ抵抗ゲート電圧Ｖ_ＱＧ２をオフ電圧Ｖ_ＯＦＦ１からクエンチ電圧Ｖ_ＱＣＨ２へ変化させる（時刻ｔ２３を参照）。

これにより、受光素子３１のＳＰＡＤにおけるアノードとカソードとの間の端子間電圧Ｖ_ＳＰＡＤが、検出不能電圧Ｖ_Ｂ２から検出可能電圧Ｖ_Ｂ１へ上昇する（時刻ｔ２３〜ｔ２４を参照）。そして、ＳＰＡＤの端子間電圧Ｖ_ＳＰＡＤが検出可能電圧Ｖ_Ｂ１に達すると、光検出制御部２４は、リチャージを終了させるためのリチャージ終了信号を上記制御信号として駆動回路２２へ出力する。これにより駆動回路２２は、クエンチ抵抗ゲート電圧Ｖ_ＱＧ２をクエンチ電圧Ｖ_ＱＣＨ２からオフ電圧Ｖ_ＯＦＦ１へ変化させる（時刻ｔ２４を参照）。

このように構成されたレーダ装置１は、画素２１内のＳＰＡＤのクエンチ抵抗４１，４６として機能する２個のＮ型トランジスタを備える。そして光検出制御部２４は、ＳＰＡＤの動作を開始させるときに、クエンチ抵抗４６をオフ状態からオン状態に変化させる。これにより、ＳＰＡＤに流れる電流量が大きくなるため、ＳＰＡＤをリチャージする時間を短縮することができ、上記デッドタイムを更に短縮することができる。

以上説明した実施形態において、クエンチ抵抗４１は本発明における第１トランジスタ、クエンチ抵抗４６は本発明における第２トランジスタである。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。

例えば上記第３実施形態では、入力した発光信号を遅延素子で遅延させることにより遅延時間を設定するものを示したが、タイマで遅延時間を設定するようにしてもよい。

１…レーダ装置、２…光源、２１…画素、２４…光検出制御部、９１…Ｄ型フリップフロップ回路

Claims (12)

1. 光を照射し、物体で反射した光を検出することによって、光を反射した物体に関する情報を取得するレーダ装置（１）であって、
   当該レーダ装置の内部に設置され、光を照射する光照射手段（２）と、
   当該レーダ装置の内部に設置されたＳＰＡＤ（Single Photon Avalanche Diode）を備え、前記物体で反射した光を前記ＳＰＡＤにより検出する反射光検出手段（２１）と、
   前記光照射手段により照射された光が当該レーダ装置の内部で反射することにより発生する内部散乱光が前記ＳＰＡＤに入射するタイミングより後に、前記ＳＰＡＤの動作を開始させる動作開始手段（２４，９１）とを備え、
   前記反射光検出手段は、前記ＳＰＡＤのクエンチ抵抗として機能する２個のトランジスタを備えたリードアウトサーキットを有し、
   前記動作開始手段は、前記ＳＰＡＤの動作を開始させる場合には、前記２個のトランジスタが同時にオン状態となるようにし、その後、前記２個のトランジスタのうちの一方のみがオフ状態となるようにする
   ことを特徴とするレーダ装置。
2. 前記内部散乱光を検出する内部散乱光検出手段（２３，８０）を備え、
   前記動作開始手段は、
   前記内部散乱光検出手段が前記内部散乱光を検出した後に、前記ＳＰＡＤの動作を開始させる
   ことを特徴とする請求項１に記載のレーダ装置。
3. 前記反射光検出手段が光を検出したときに出力する信号を入力して、前記物体に関する情報を取得するための情報処理を行う情報処理手段（１２）を備え、
   前記情報処理手段は、
   さらに、前記内部散乱光検出手段（８０）が光を検出したときに出力する信号を入力して、前記情報処理を行う
   ことを特徴とする請求項２に記載のレーダ装置。
4. 当該レーダ装置の内部に、光を反射する反射板（７０）を備える
   ことを特徴とする請求項２または請求項３に記載のレーダ装置。
5. 前記動作開始手段（２４）は、
   前記光照射手段が光を照射したタイミングで出力される信号を取得してから、予め設定された遅延時間が経過した後に、前記ＳＰＡＤの動作を開始させる
   ことを特徴とする請求項１〜請求項４の何れか１項記載のレーダ装置。
6. 前記動作開始手段（２４）は、
   前記ＳＰＡＤに印加される逆バイアス電圧を制御して、前記逆バイアス電圧の大きさを降伏電圧未満から降伏電圧以上に変化させることにより、前記ＳＰＡＤの動作を開始させる
   ことを特徴とする請求項１〜請求項５の何れか１項に記載のレーダ装置。
7. 前記動作開始手段（２４，９１）は、
   前記ＳＰＡＤに接続されたスイッチ（４５，５５）を制御して、前記スイッチをオフ状態からオン状態に変化させることにより、前記ＳＰＡＤに印加される逆バイアス電圧の大きさを降伏電圧未満から降伏電圧以上に変化させて、前記ＳＰＡＤの動作を開始させる
   ことを特徴とする請求項１〜請求項５の何れか１項に記載のレーダ装置。
8. 前記動作開始手段（２４）は、
   前記動作開始手段が前記ＳＰＡＤの動作を開始させるときに、前記ＳＰＡＤの動作を開始させる前よりも、前記ＳＰＡＤに流れる電流量を増加させる
   ことを特徴とする請求項１〜請求項７の何れか１項に記載のレーダ装置。
9. 前記動作開始手段（２４）として機能する回路が、前記ＳＰＡＤの受光部の外側に配置される
   ことを特徴とする請求項１〜請求項８の何れか１項に記載のレーダ装置。
10. 光を照射し、物体で反射した光を検出することによって、光を反射した物体に関する情報を取得するレーダ装置（１）であって、
    当該レーダ装置の内部に設置され、光を照射する光照射手段（２）と、
    当該レーダ装置の内部に設置されたＳＰＡＤ（Single Photon Avalanche Diode）を備え、前記物体で反射した光を前記ＳＰＡＤにより検出する反射光検出手段（２１）と、
    前記光照射手段により照射された光が当該レーダ装置の内部で反射することにより発生する内部散乱光が前記ＳＰＡＤに入射するタイミングより後に、前記ＳＰＡＤの動作を開始させる動作開始手段（２４，９１）とを備え、
    前記動作開始手段は、前記ＳＰＡＤの動作を開始させる場合には、クエンチ抵抗の値を下げ、前記ＳＰＡＤの動作開始後には、前記クエンチ抵抗の値を上げる
    ことを特徴とするレーダ装置。
11. 前記ＳＰＡＤのクエンチ抵抗として機能するトランジスタ（４１）を備え、
    前記動作開始手段は、前記トランジスタのゲートに印加される電圧により、クエンチ抵抗の値を下げ、前記ＳＰＡＤの動作開始後には、前記クエンチ抵抗の値を上げる
    ことを特徴とする請求項１０に記載のレーダ装置。
12. 前記反射光検出手段は、前記ＳＰＡＤのクエンチ抵抗として機能する２個以上のトランジスタを備えたリードアウトサーキットを有し、
    前記動作開始手段は、前記ＳＰＡＤの動作を開始させる場合には、前記２個以上のトランジスタが同時にオン状態となるようにし、その後、前記２個以上のトランジスタのうちの１個以上がオフ状態となるようにする
    ことを特徴とする請求項１０に記載のレーダ装置。