JP6957949B2 - 光検出器 - Google Patents
光検出器 Download PDFInfo
- Publication number
- JP6957949B2 JP6957949B2 JP2017079156A JP2017079156A JP6957949B2 JP 6957949 B2 JP6957949 B2 JP 6957949B2 JP 2017079156 A JP2017079156 A JP 2017079156A JP 2017079156 A JP2017079156 A JP 2017079156A JP 6957949 B2 JP6957949 B2 JP 6957949B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection element
- circuit
- recharge
- photodetector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Light Receiving Elements (AREA)
- Optical Radar Systems And Details Thereof (AREA)
Description
リチャージに要する時間を用いることができる。本開示は、この点に着目したものである。そして、リチャージ中のSPADの感度は、リチャージに要する時間を長く設定すれば、感度が徐々に増加するため、感度の低い状態を保つことができ、感度の期待値を低くできる。また、リチャージに要する時間を短く設定すれば、感度の高い状態に速やかに移行することができ、感度の期待値を高くできる。
[1.第1実施形態]
[1−1.構成]
光検出器1は、例えば、レーザレーダ装置における受光部を構成する際に用いられる。光検出器1は、図1に示すように、感度調整回路10から出力される感度調整値CSENSに応じた感度にて、光信号を受光し、受光したことを表すデジタルパルスPoを出力するように構成されている。この感度調整値CSENSが制御信号に相当する。
光検出器1は、図2に示すように、検出素子2と、出力回路3と、リチャージ回路4と、電圧調整回路7とを備える。
出力回路3は、検出素子2のアノードの電位を入力とし、入力を反転させて出力する反転回路が用いられる。但し、出力回路3は、検出素子2の両端電圧VSPADが予め設定された基準電圧TH以下である場合に入力はハイレベルであると判断し、両端電圧VSPADが基準電圧THより大きい場合に入力はロウレベルであると判断するように構成されている。
具体的には、出力回路3は、検出素子2のアノード電圧と閾値VTHを比較し、アノード電圧の方が閾値VTHより大きければハイレベル、閾値VTHより小さければロウレベルを出力する。なお、閾値VTHは、検出素子2の両端電圧VSPADと基準電圧THとの間に上述の関係が成立するように設定される。つまり、出力回路3の閾値VTHを変化させることで、基準電圧THを変化させることができる。
トランジスタ41は、N−MOSトランジスタであり、ドレインが検出素子2のアノードに接続され、ソースが接地されている。トランジスタ42は、P−MOSトランジスタであり、ソースが一定の駆動電圧Vbiasが印加され、ドレインがトランジスタ41のゲートに接続され、ゲートが出力回路3の出力に接続されている。トランジスタ43は、N−MOSトランジスタであり、ドレインがトランジスタ41のゲートに接続され、ソースが接地され、ゲートが出力回路3の出力に接続されている。つまり、トランジスタ42,43は、CMOSインバータ回路を形成する。
VHをクエンチ電圧VQCH として出力する。また、電圧調整回路7は、感度調整値CSENSが低感度を要求するものである場合は、第1電圧VHより電圧値の低い第2電圧VLをクエンチ電圧VQCH として出力する。なお、トランジスタ41,44のオン抵抗は、ゲート電圧が高いほど低くなる。また、トランジスタ41,44のオン抵抗が低いほど、リチャージ中における検出素子2の両端電圧VSPADの電圧変化率が大きくなる。つまり、高感度設定(即ち、VQCH=VH)の場合は、両端電圧VSPADの電圧変化率が大きくなり、リチャージに要する時間が短くなる。また、低感度設定(即ち、VQCH=VL)の場合は、両端電圧VSPADの電圧変化率が小さくなり、リチャージに要する時間が長くなる。
光検出器1の動作を、図3のタイミング図を用いて説明する。
リチャージが終了した状態では、検出素子2の両端電圧VSPADは、上限電圧VDDとなり、検出素子2の感度は最大となる。このとき出力回路3の出力はハイレベルであり、トランジスタ41,42を有する定抵抗回路CRが非導通状態、トランジスタ43,44および電圧調整回路46を有する可変抵抗回路VRが導通状態となる。
以上詳述した第1実施形態によれば、以下の効果を奏する。
(1a)光検出器1では、リチャージ中において検出素子2の両端電圧VSPADのが基準電圧THまで復帰した後の電圧変化率、ひいては後リチャージ時間を切り替えることで、検出素子2の感度、ひいては感度の期待値を制御している。従って、検出素子2に印加する上限電圧VDDを変化させることによって感度を制御する従来装置と比較して、感度を調
節するための回路を、耐圧の低い部品で構成することができ、回路規模の増大を抑制することができる。
[2−1.第1実施形態との相違点]
第2実施形態は、基本的な構成は第1実施形態と同様であるため、相違点について以下に説明する。本実施形態は、前述した第1実施形態とは、リチャージ回路の構成が相違している。なお、第1実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
リチャージ回路4aは、トランジスタ41,44と、遅延回路48と、ラッチ回路49と、遅延回路群50と、セレクタ51とを備える。
セレクタ51は、感度調整値CSENSに従って、遅延回路群50を構成する複数の遅延回路からの遅延出力のいずれかを選択して出力する。セレクタ51の出力は、ラッチ回路49のリセット端子に接続されている。
[2−2.動作]
光検出器1aの動作を、図5のタイミング図を用いて説明する。
以上詳述した第2実施形態によれば、前述した第1実施形態の効果(1a)(1b)を奏し、さらに、以下の効果を奏する。
[3.第3実施形態]
[3−1.第1実施形態との相違点]
第3実施形態は、基本的な構成は第1実施形態と同様であるため、相違点について以下に説明する。本実施形態は、前述した第1実施形態とは、出力回路およびリチャージ回路の構成が相違している。なお、第1実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
出力回路3bは、検出素子2のアノードの電位が、後述する電圧調整回路7bで生成される閾値VTH以上になると、ロウレベルを出力するコンパレータを用いて構成されている。
トランジスタ44は、N−MOSトランジスタであり、ドレインが検出素子2のアノードに接続され、ソースが接地されている。トランジスタ44のゲートには、電圧調整回路7bで生成されるクエンチ電圧VQCH が印加されている。
TH1=VDD−HS (1)
TH2=VDD−LS (2)
なお、トランジスタ44および電圧調整回路7bが可変抵抗回路に相当し、電圧調整回路7bは閾値設定回路にも相当する。
光検出器1bの動作を、図7のタイミング図を用いて説明する。
リチャージが終了した状態では、検出素子2の両端電圧VSPADは、上限電圧VDDとなり、検出素子2の感度は最大となる。このとき出力回路3bの出力は、閾値VTHの設定に関わらずハイレベルとなる。
力回路3bの出力はレベルが反転し、ハイレベルとなる。つまり、出力回路3bからは、検出素子2にてフォトンが検出されてから、リチャージによって両端電圧VSPADが閾値THに達するまでの期間のパルス幅を有するロウアクティブのデジタルパルスPoが出力される。なお、デジタルパルスPoのパルス幅、ひいては検出素子2によるフォトンの検知を行うことができないデッドタイムの期間は、高感度設定か低感度設定かによらず一定の大きさとなる。
以上詳述した第2実施形態によれば、前述した第1実施形態の効果(1a)(1b)を奏し、さらに、以下の効果を奏する。
[4.他の実施形態]
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。
(4b)上記実施形態では、両端電圧VSPADの上限電圧VDDを変化させることなく、感度を調整する方法を示したが、従来装置と同様に、上限電圧VDDを変化させることで感度を調整する方法を併用してもよい。この場合上限電圧VDDの制御のみで感度を調整する従来装置と比較して、上限電圧VDDを変化させる範囲を抑えることができるため、装置の大型化を抑制することができる。
路、VR…可変抵抗回路。
Claims (8)
- 両端電圧が降伏電圧以上である状態で、フォトンが入力されると、検出電流が流れると共に前記両端電圧が前記降伏電圧以下に低下するように構成された検出素子(2)と、
前記検出素子の応答による前記検出素子の両端電圧の低下を、前記降伏電圧より大きな値に設定された上限電圧まで復帰させるリチャージを行うように構成されたリチャージ回路(4)と、
前記フォトンの入力に対する前記検出素子の応答により前記検出素子の両端電圧を基準電圧と比較した結果に基づいて、応答信号を出力するように構成された出力回路(3)と、
を備え、
前記リチャージ回路は、外部からの制御信号に従って、前記リチャージに要する時間であるリチャージ時間のうち、前記応答の後に前記検出素子の両端電圧が前記基準電圧に復帰した時点から、前記リチャージが完了するまでの時間である後リチャージ時間を制御するように構成された、
光検出器 - 請求項1に記載の光検出器であって、
前記リチャージ回路は、前記後リチャージ時間の制御によらず、前記応答から前記検出素子の両端電圧が前記基準電圧に復帰するまでに要する時間である前リチャージ時間を一定とするように構成された、
光検出器。 - 両端電圧が降伏電圧以上である状態で、フォトンが入力されると、検出電流が流れると共に前記両端電圧が前記降伏電圧以下に低下するように構成された検出素子(2)と、
前記検出素子の応答による前記検出素子の両端電圧の低下を、前記降伏電圧より大きな値に設定された上限電圧まで復帰させるリチャージを行うように構成されたリチャージ回路(4b)と、
前記フォトンの入力に対する前記検出素子の応答により前記検出素子の両端電圧を基準電圧と比較した結果に基づいて、応答信号を出力するように構成された出力回路(3b)と、
を備え、
前記リチャージ回路は、外部からの制御信号に従って、前記リチャージに要する時間であるリチャージ時間を制御し、かつ、前記応答から前記検出素子の両端電圧が前記基準電圧に復帰するまでに要する時間である前リチャージ時間が一定となるように、前記リチャージ時間に応じて前記基準電圧を連動して制御するように構成された、
光検出器。 - 請求項1から請求項3のいずれか1項に記載の光検出器であって、
前記リチャージ回路は、前記リチャージ中の前記検出素子の両端電圧のリチャージ時間を決める、前記検出素子に直列接続された1又は複数の抵抗回路の抵抗値を、前記制御信号に従って制御することで、前記リチャージ時間を制御するように構成された、
光検出器。 - 両端電圧が降伏電圧以上である状態で、フォトンが入力されると、検出電流が流れると共に前記両端電圧が前記降伏電圧以下に低下するように構成された検出素子(2)と、
前記検出素子の応答による前記検出素子の両端電圧の低下を、前記降伏電圧より大きな値に設定された上限電圧まで復帰させるリチャージを行うように構成されたリチャージ回路(4b)と、
前記フォトンの入力に対する前記検出素子の応答により前記検出素子の両端電圧を基準電圧と比較した結果に基づいて、応答信号を出力するように構成された出力回路(3b)と、
を備え、
前記リチャージ回路は、
前記検出素子と直列に接続され、外部からの制御信号に従って抵抗値が変化することによって前記リチャージに要する時間であるリチャージ時間を制御するように構成された可変抵抗回路(44)と、
前記可変抵抗回路の抵抗値によらず、前記応答から前記検出素子の両端電圧が前記基準電圧に復帰するまでに要する時間である前リチャージ時間が一定となるように、前記制御信号に従って前記基準電圧を可変設定する閾値設定回路(7b)と、
を備える、光検出器。 - 請求項1から請求項5のいずれか1項に記載の光検出器であって、
前記検出素子に入射する光強度を検出するモニタ回路(11)と、
前記モニタ回路で検出された光強度に応じて前記制御信号を生成する感度調整回路(10a)を更に備える、
光検出器。 - 請求項6に記載の光検出器であって、
前記モニタ回路は、前記検出素子に隣接して該検出素子とは別体に設けられた測定用の検出素子を用いて測定を行うように構成された、
光検出器。 - 請求項6または請求項7に記載の光検出器であって、
前記感度調整回路は、光強度が強いほど、前記リチャージ時間を延ばすように制御するように構成された、
光検出器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017079156A JP6957949B2 (ja) | 2017-04-12 | 2017-04-12 | 光検出器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017079156A JP6957949B2 (ja) | 2017-04-12 | 2017-04-12 | 光検出器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018179732A JP2018179732A (ja) | 2018-11-15 |
JP6957949B2 true JP6957949B2 (ja) | 2021-11-02 |
Family
ID=64275107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017079156A Active JP6957949B2 (ja) | 2017-04-12 | 2017-04-12 | 光検出器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6957949B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3660473B1 (en) | 2018-11-30 | 2024-09-18 | STMicroelectronics (Research & Development) Limited | Apparatus and method for controlling the voltage applied to a single photon avalanche photodiode (spad) |
JP2020094849A (ja) * | 2018-12-11 | 2020-06-18 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び測距装置 |
JP7261005B2 (ja) * | 2018-12-26 | 2023-04-19 | キヤノン株式会社 | 画像処理装置及び方法、及び撮像装置、及び撮像素子の制御方法 |
JP2020112495A (ja) * | 2019-01-15 | 2020-07-27 | ソニーセミコンダクタソリューションズ株式会社 | 受光装置および測距装置 |
US11108980B2 (en) * | 2019-02-04 | 2021-08-31 | Semiconductor Components Industries, Llc | Semiconductor devices with single-photon avalanche diode pixels |
JP2020143959A (ja) * | 2019-03-05 | 2020-09-10 | ソニーセミコンダクタソリューションズ株式会社 | 制御回路および測距システム |
WO2020179696A1 (ja) * | 2019-03-07 | 2020-09-10 | ソニーセミコンダクタソリューションズ株式会社 | 受光装置および測距装置 |
JP2020153712A (ja) * | 2019-03-18 | 2020-09-24 | ソニーセミコンダクタソリューションズ株式会社 | 電流生成回路および測距システム |
JP7079753B2 (ja) * | 2019-06-11 | 2022-06-02 | 株式会社東芝 | 光検出装置、電子装置及び光検出方法 |
JP7133523B2 (ja) * | 2019-09-05 | 2022-09-08 | 株式会社東芝 | 光検出装置及び電子装置 |
JP7414440B2 (ja) * | 2019-09-18 | 2024-01-16 | ソニーセミコンダクタソリューションズ株式会社 | 測距センサ |
JP2021071458A (ja) * | 2019-11-01 | 2021-05-06 | ソニーセミコンダクタソリューションズ株式会社 | 受光装置、測距装置および受光回路 |
WO2021140912A1 (ja) * | 2020-01-10 | 2021-07-15 | ソニーセミコンダクタソリューションズ株式会社 | 受光装置、測距装置および受光回路 |
JP2022039053A (ja) * | 2020-08-27 | 2022-03-10 | ソニーセミコンダクタソリューションズ株式会社 | Apdセンサ及び測距システム |
WO2022124019A1 (ja) * | 2020-12-10 | 2022-06-16 | パナソニックIpマネジメント株式会社 | フォトディテクタ、フォトディテクタアレイおよび距離測定システム |
JPWO2022168356A1 (ja) * | 2021-02-02 | 2022-08-11 | ||
WO2024135122A1 (ja) * | 2022-12-23 | 2024-06-27 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、制御装置およびスパイキングニューラルネットワーク |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6225411B2 (ja) * | 2012-10-16 | 2017-11-08 | 株式会社豊田中央研究所 | 光学的測距装置 |
JP6285168B2 (ja) * | 2013-12-17 | 2018-02-28 | 株式会社デンソー | レーダ装置 |
-
2017
- 2017-04-12 JP JP2017079156A patent/JP6957949B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018179732A (ja) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6957949B2 (ja) | 光検出器 | |
US10634556B2 (en) | Photo-detection device, imaging apparatus, and imaging system | |
US7683814B2 (en) | Constant current source, ramp voltage generation circuit, and A/D converter | |
US8859944B2 (en) | Coordinated in-pixel light detection method and apparatus | |
JP6484513B2 (ja) | 画像センサ | |
JP2008542706A (ja) | 光子計数装置 | |
US20200335545A1 (en) | Image sensor and control method of image sensor, and image capturing apparatus | |
US7880788B2 (en) | Optical sensor circuit and image sensor | |
US20120057152A1 (en) | High-speed analog photon counter and method | |
US9986190B2 (en) | Imaging apparatus, method of driving imaging apparatus, and apparatus using the imaging apparatus | |
US8890052B2 (en) | Shift register with two-phase non-overlapping clocks | |
US20140367550A1 (en) | Photoelectric conversion device | |
US10212374B2 (en) | Pixel circuit, driving method thereof, image sensor, and image acquisition apparatus | |
US11076108B2 (en) | Image capturing apparatus and control method thereof | |
US10778919B2 (en) | Image sensor | |
EP3621296A1 (en) | Detection of pulse pile up in a photoelectric conversion device comprising an array avalanche photodiodes | |
CN113519122A (zh) | 确定单光子雪崩二极管的过偏置电压的电平的电路装置 | |
US20100289932A1 (en) | Solid-state imaging device | |
EP2705658B1 (en) | Compact digital pixel of a focal plane array | |
US9080914B2 (en) | Photoelectric conversion apparatus using fixed pattern noises of sensor and memory cells | |
US12028631B2 (en) | Photoelectric conversion apparatus | |
US20240035885A1 (en) | Photoelectric conversion apparatus | |
JP6509580B2 (ja) | 増幅器およびそれを備える放射線検出器と放射線撮像パネル | |
US9264640B2 (en) | Photoelectric conversion apparatus, method for driving photoelectric conversion apparatus, and imaging system | |
WO2023189856A1 (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210920 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6957949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |