JP6267758B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6267758B2 JP6267758B2 JP2016160985A JP2016160985A JP6267758B2 JP 6267758 B2 JP6267758 B2 JP 6267758B2 JP 2016160985 A JP2016160985 A JP 2016160985A JP 2016160985 A JP2016160985 A JP 2016160985A JP 6267758 B2 JP6267758 B2 JP 6267758B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- layer
- gate electrode
- potential
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 190
- 230000015654 memory Effects 0.000 claims description 128
- 239000000758 substrate Substances 0.000 claims description 37
- 229910044991 metal oxide Inorganic materials 0.000 claims description 34
- 150000004706 metal oxides Chemical class 0.000 claims description 34
- 239000010410 layer Substances 0.000 description 309
- 239000010408 film Substances 0.000 description 145
- 230000015572 biosynthetic process Effects 0.000 description 74
- 239000011701 zinc Substances 0.000 description 56
- 238000010438 heat treatment Methods 0.000 description 49
- 239000000463 material Substances 0.000 description 37
- 230000002829 reductive effect Effects 0.000 description 34
- 125000004429 atom Chemical group 0.000 description 32
- 125000004430 oxygen atom Chemical group O* 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 30
- 238000003860 storage Methods 0.000 description 30
- 239000002184 metal Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 27
- 239000013078 crystal Substances 0.000 description 21
- 229910007541 Zn O Inorganic materials 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 17
- 238000004364 calculation method Methods 0.000 description 17
- 230000007547 defect Effects 0.000 description 15
- 229910052738 indium Inorganic materials 0.000 description 14
- 238000012360 testing method Methods 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052733 gallium Inorganic materials 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 11
- 230000005669 field effect Effects 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 229910052725 zinc Inorganic materials 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 229910001882 dioxygen Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910020994 Sn-Zn Inorganic materials 0.000 description 4
- 229910009069 Sn—Zn Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910052984 zinc sulfide Inorganic materials 0.000 description 3
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 2
- 229910018137 Al-Zn Inorganic materials 0.000 description 2
- 229910018573 Al—Zn Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910003023 Mg-Al Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 2
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- 229910005728 SnZn Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052747 lanthanoid Inorganic materials 0.000 description 2
- 150000002602 lanthanoids Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910020944 Sn-Mg Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Non-Volatile Memory (AREA)
Description
れ、多くの製品化がなされている。記憶装置としては、揮発性メモリと不揮発性メモリに
大別することができる。揮発性メモリとしては、レジスタ、SRAM(Static R
andom Access Memory)、DRAM(Dynamic Random
Access Memory)が挙げられ、不揮発性メモリとしては、FlashEE
PROM(フラッシュメモリ)が挙げられる。
あたりに素子の数が多くなり(例えば、1メモリセルあたりトランジスタが6個)、記憶
容量あたりの単価が高くなるという問題がある。
ている。そのため他の揮発性メモリに比べ、メモリセルを構成するための半導体素子の数
が少なく、単位面積あたりの記憶容量を高めることができ、低コスト化を実現できる。し
かしながらDRAMは、一度記憶したデータを読み出す際にデータが消えてしまうといっ
た点、一定期間経過するとトランジスタからの電荷のリークによって記憶したデータが消
えてしまう点、といった欠点があり、1秒間に数十回の定期的なリフレッシュ動作が必要
となっている。定期的なリフレッシュ動作は、消費電力の増加を招いてしまう。
作をなくすことができるDRAMの構成について記載されている。
う)に電荷を蓄積する際に、印加される電圧の絶対値が、20V前後と、揮発性メモリに
比べて大きい電圧が必要になる。印加する電圧値が大きいと、繰り返しで動作させる際の
消費電力が増加してしまう。そのため消費電力を低下させることを優先するために、低い
電圧で動作することの可能な構成である、トランジスタ及び容量素子でメモリセルを構成
する単純な構造のDRAMの構成が多く採用されている。
る単純な構造のDRAMの構成では、データを読み出す際に先に書き込んだデータを破壊
する構成となるため、同じデータであっても再度書き込む必要が生じてしまう。従って定
期的にリフレッシュ動作による消費電力の増加が問題となる。
憶装置の提供を目的の一つとする。また、本発明の一態様は、先に書き込んだデータを破
壊することなく、データを読み出すことができる記憶装置の提供を目的の一つとする。
の他方となる第2の電極と、第1のチャネル形成領域に絶縁膜を介して重畳して設けられ
た第1のゲート電極と、を有する第1のトランジスタと、ソース及びドレインの一方とな
る第3の電極と、ソース及びドレインの他方となる第4の電極と、第2のチャネル形成領
域が第2のゲート電極と第3のゲート電極との間に絶縁膜を介して設けられた第2のトラ
ンジスタと、を有するメモリセルを複数有し、第1のチャネル形成領域及び第2のチャネ
ル形成領域は、酸化物半導体を含んでおり、第2の電極は、第2のゲート電極に直接接続
されている記憶装置である。
の他方となる第2の電極と、第1のチャネル形成領域に絶縁膜を介して重畳して設けられ
た第1のゲート電極と、を有する第1のトランジスタと、ソース及びドレインの一方とな
る第3の電極と、ソース及びドレインの他方となる第4の電極と、第2のチャネル形成領
域が第2のゲート電極と第3のゲート電極との間に絶縁膜を介して設けられた第2のトラ
ンジスタと、を有するメモリセルを複数有し、第1のチャネル形成領域及び第2のチャネ
ル形成領域は、酸化物半導体を含んでおり、第2の電極は、第2のゲート電極に直接接続
されており、第1のチャネル形成領域を有する活性層と第1のゲート電極とが重畳する面
積は、第2のチャネル形成領域を有する活性層と第2のゲート電極または第3のゲート電
極が重畳する面積よりも小さい記憶装置である。
は、ドーパントが添加されることで低抵抗化された領域を有し、当該領域により、第1の
ゲート電極と、第1の電極及び第2の電極と、が離間して設けられている記憶装置である
。
けられている記憶装置である。
が重畳する面積は、第3のゲート電極と第2のチャネル形成領域が有する活性層とが重畳
する面積よりも大きい記憶装置である。
る。
る記憶装置である。
らすことによる消費電力の低減を図れる記憶装置の提供をすることができる。また、本発
明の一態様により、先に書き込んだデータを破壊することなく、データを読み出すことが
できる記憶装置の提供をすることができる。
明の構成は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲か
ら逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理
解される。従って本実施の形態及び実施例の記載内容に限定して解釈されるものではない
。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間に
おいて共通とする。
波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずし
もそのスケールに限定されない。
要素の混同を避けるために付したものであり、数的に限定するものではないことを付記す
る。
図1(A)に、本発明の記憶装置の最小単位に当たるメモリセルの、回路図の一例を示す
。図1(A)に示すメモリセル100は、スイッチング素子として機能する第1のトラン
ジスタ101と、記憶素子として機能する第2のトランジスタ102と、を有する。なお
第1のトランジスタ101は、スイッチング素子として機能することで、第2のトランジ
スタ102の第2のゲート電極に、入力用データ線の電位の供給をする。
方となる第1の電極と、ソース及びドレインの他方となる第2の電極と、シリコンよりも
バンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料で形成された
第1のチャネル形成領域と、第1のゲート電極とを有する。第1のトランジスタ101は
、真性キャリア密度がシリコンよりも低い半導体材料を第1のチャネル形成領域に用いる
ことで、オフ電流を十分低減することができる。
第3の電極と、ソース及びドレインの他方となる第4の電極と、第2のチャネル形成領域
と、第2のゲート電極と、第3のゲート電極とを有する。第2のチャネル形成領域は、第
2のゲート電極と第3のゲート電極の間に位置する。なお第2のチャネル形成領域は、第
1のチャネル形成領域と同様に、真性キャリア密度がシリコンよりも低い半導体材料で形
成されることが好ましい。なお、第2のチャネル形成領域は、第2のゲート電極と第3の
ゲート電極の間に位置することができる半導体材料であれば、特に材料は限定されない。
ドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料の一例として、炭
化珪素(SiC)、窒化ガリウム(GaN)などの化合物半導体、酸化亜鉛(ZnO)な
どの金属酸化物でなる酸化物半導体などを適用することができる。中でも酸化物半導体は
、スパッタリング法や湿式法(印刷法など)によって作製可能であり、量産性に優れると
いった利点がある。また、炭化シリコンの成膜温度は約1500℃、窒化ガリウムの成膜
温度は約1100℃であるが、酸化物半導体の成膜温度は、300〜500℃(ガラス転
移温度以下、最大でも700℃程度)と低く、安価で入手しやすいガラス基板上への成膜
が可能である。また、基板の大型化にも対応が可能である。また第2のトランジスタ10
2における第2のチャネル形成領域を、第2のゲート電極と第3のゲート電極の間に位置
するよう作製することも可能である。よって、上述したワイドギャップ半導体の中でも、
特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能(
例えば電界効果移動度)を向上させるために結晶性の酸化物半導体を得ようとする場合で
も、450℃から800℃の熱処理によって容易に結晶性の酸化物半導体を得ることがで
きる。
ャリアの数が極めて少なく、キャリア濃度は、1×1014/cm3未満、好ましくは1
×1012/cm3未満、さらに好ましくは1×1011/cm3未満である材料を、用
いる。
mあたり100yA(1×10−22A)以下、好ましくはチャネル幅1μmあたり10
yA(1×10−23A)以下、さらに好ましくはチャネル幅1μmあたり1yA(1×
10−24A)以下とすることができる。従って、例えば第2のトランジスタ102の第
2のゲート電極における静電容量が1fFとし、第2のトランジスタ102のオフ電流を
1yAとすると、10年に1回程度のリフレッシュ動作でもデータの保持を可能にするこ
とができる。
形、または、六角形、または正三角形、正六角形の原子配列を有し、且つ、c軸方向に、
金属原子が層状、又は金属原子と酸素原子が層状に配列した相を有する酸化物半導体を用
いることもできる。例えば、基板温度を100℃以上500℃以下にして酸化物半導体膜
を成膜し、その後加熱処理を行い、酸化物半導体層を形成することで、層表面に垂直に配
向した結晶を含む酸化物半導体層を形成することができる。上記層表面に垂直に配向した
結晶を含む酸化物半導体層を用いることで、例えば光によるトランジスタの電気特性の変
化を抑制することができる。
材料として、上記のような利点を有する酸化物半導体を用いる場合を例に挙げている。な
お図面において、酸化物半導体をチャネル形成領域に用いたトランジスタであることを明
確にするためにトランジスタを示す回路記号には”OS”の文字を付している。
ンジスタ101を一つだけ有する構成を示しているが、特にこの構成に限定されない。本
発明の一態様では、スイッチング素子として機能する第1のトランジスタ101が各メモ
リセルに最低限1つ設けられていれば良く、上記第1のトランジスタ101の数は複数で
あっても良い。
ジスタ101の第1のチャネル形成領域が、上述したワイドギャップ半導体材料を用いて
形成される構成であればよい。なお記憶素子として機能する第2のトランジスタ102の
第2のチャネル形成領域に、第1のチャネル形成領域と同じ半導体材料である、酸化物半
導体を用いる構成としても良い。第1のチャネル形成領域と第2のチャネル形成領域とを
同じ半導体材料である酸化物半導体で形成することで、トランジスタを作製する際のプロ
セスを一部共通化することができる。或いは、記憶素子として機能する第2のトランジス
タ102の第2のチャネル形成領域に、酸化物半導体以外の、非晶質、微結晶、多結晶、
または単結晶の、シリコン、またはゲルマニウムなどの半導体材料が用いられていても良
い。
2のトランジスタ102の接続関係について説明する。
)に接続されている。そして、第1のトランジスタ101は、ソース及びドレインの一方
となる第1の電極が、入力用データ線Din(配線104、ビット線ともいう)に接続さ
れ、ソース及びドレインの他方となる第2の電極が、第2のトランジスタ102の第2の
ゲート電極に接続されている。また、第2のトランジスタ102の第3のゲート電極は、
読み出し用ワード線RL(配線105)に接続されている。そして、第2のトランジスタ
102は、ソース及びドレインの一方となる第3の電極が出力用データ線Dout(配線
106)に接続され、ソース及びドレインの他方となる第4の電極がグラウンド電位など
の固定電位が与えられている電源線GND(配線107)に接続されている。
るものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的
に接続されているとは、AとBとの間に何らかの電気的作用を有する対象物が存在すると
き、対象物を含むAとBとの間の部分が概略同じ電位となる場合を表すものとする。
図の一例を示す。図1(B)では、スイッチング素子として機能する第1のトランジスタ
101と、記憶素子として機能する第2のトランジスタ102とが、絶縁表面を有する基
板110上に形成されている様子を示している。特に図1(B)では、一例として、第2
のトランジスタ102上に第1のトランジスタ101を形成する構成を示している。当該
構成によってメモリセルの集積度を高めることができる。また図1(B)に示す構成以外
にも第1のトランジスタ101及び第2のトランジスタ102を構成する半導体材料及び
電極材料を同じ層に形成することで、トランジスタを作製する際のプロセスを一部共通化
することができる。
ート電極121と、第3のゲート電極121上の絶縁膜122と、絶縁膜122を間に挟
んで第3のゲート電極121と重なる、チャネル形成領域を有する酸化物半導体膜123
と、酸化物半導体膜123上の第3の電極124、第4の電極125と、酸化物半導体膜
123、第3の電極124及び第4の電極125上の絶縁膜127と、絶縁膜127上に
おいて酸化物半導体膜123と重なっている第2のゲート電極126と、絶縁膜127上
の第2のゲート電極126が設けられる以外の領域での凹凸を平坦化するための絶縁膜1
28と、を有している。
ル形成領域を有する酸化物半導体膜111と、酸化物半導体膜111上の第1の電極11
2、第2の電極113と、酸化物半導体膜111、第1の電極112及び第2の電極11
3上の絶縁膜114と、絶縁膜114上において酸化物半導体膜111と重なっている第
1のゲート電極115と、絶縁膜114上の第1のゲート電極115が設けられる以外の
領域での凹凸を平坦化するための絶縁膜116と、を有している。また図1(B)では、
第2のゲート電極126と第2の電極113とが直接接続するよう設けられている。なお
図1(B)では基板110上の第2のトランジスタ102上に第1のトランジスタ101
を設ける構成について示したが、基板上の第1のトランジスタ101上に第2のトランジ
スタ102を設ける構成としてもよい。
2の動作について、第2のトランジスタ102がnチャネル型であり、なおかつ2値のデ
ータを扱う場合を例に挙げて説明する。なお、図2(A)には、第2のトランジスタ10
2の回路図を示しており、第2のゲート電極の電位をVcg、第3のゲート電極の電位を
Vbg、第3の電極(以下、ドレイン電極ともいう)の電位をVd、第4の電極(以下ソ
ース電極ともいう)の電位をVsとして、第2のトランジスタ102が有する各電極の電
位を表記している。
電極とソース電極との間の電圧に応じて、閾値電圧Vth0または閾値電圧Vth1の2
値で変化するものとして説明する。ここで閾値電圧Vth0と閾値電圧Vth1との関係
は、0<Vth1<Vth0である。なお、閾値電圧Vth0は、第3のゲート電極の電
位Vbgがグラウンド電位Vgndと同じか、それよりも低い電位のときの、第2のトラ
ンジスタ102の閾値電圧に相当するものとして説明する。従って例えば、第3のゲート
電極の電位VbgがVgndに設定された場合、第2のトランジスタ102の閾値電圧は
閾値電圧Vth0となる。なお、閾値電圧Vth1は、各電位の関係をVgnd<Vss
<Vddで表す場合、第3のゲート電極の電位VbgがVss以上で、Vddよりも低い
電位のときの、第2のトランジスタ102の閾値電圧に相当する。従って例えば、第3の
ゲート電極の電位VbgがVssに設定された場合、第2のトランジスタ102の閾値電
圧は閾値電圧Vth0よりマイナス側にシフトした閾値電圧Vth1となる。なお電位V
ddは第2のトランジスタ102の第2のゲート電極の電位Vcgをグラウンド電位Vg
ndとしてもオンになる電位である。
。書き込み時において、第2のトランジスタ102は、閾値電圧Vth0となるよう第3
のゲート電極とソース電極との間に電圧が印加される。そして書き込み時における第2の
ゲート電極とソース電極の電位の関係は、Vcg−Vs≦Vth0となるようVcgの電
位を設定しておく。このとき、第2のトランジスタ102は書き込み時においてオフであ
り、ドレイン電極はハイインピーダンスの状態にある。
従って電位の高低が設定される。具体的に2値のデータを扱う場合、第2のゲート電極に
は、高電位VHか、または低電位VLの、いずれかが与えられる。なお高電位VH及び低
電位VLは、VH−Vs≦Vth0、VL−Vs≦Vth0であり、且つVH−Vs>V
th1、VL−Vs>Vth1となる電位とする。
持時において、スイッチング素子として機能する第1のトランジスタ101はオフである
。上述したように第1のトランジスタ101はオフ電流が著しく低いので、第2のゲート
電極の電位Vcgは、書き込み時において設定された電位を一定期間保持する。
。読み出し時において、第2のトランジスタ102は、閾値電圧Vth1となるよう第3
のゲート電極とソース電極との間に電圧が印加される。従って上述したように、第3のゲ
ート電極の電位Vbgを電位Vssに設定すればよい。
極の電位Vcgに高電位VHか低電位VLが与えられている。データの読み出し時、第2
のゲート電極の電位Vcgが高電位VHの場合、第2のゲート電極とソース電極間の電圧
が閾値電圧Vth1よりも高くなることで、ソース電極とドレイン電極間の抵抗値が下が
ることにより、第2のトランジスタ102がオンになる。よって、ソース電極の電位Vs
は、ドレイン電極に与えられる。一方データの読み出し時、第2のゲート電極の電位Vc
gが低電位VLの場合、第2のゲート電極とソース電極間の電圧が閾値電圧Vth1より
も低くなることで、第2のトランジスタ102はオフのままである。よって、ソース電極
とドレイン電極間の抵抗値が高く、ドレイン電極はハイインピーダンスの状態のままであ
る。
のゲート電極に与えられた電位の高さに連動している。図2(B)に、読み出し時におけ
る、第2のゲート電極の電位Vcgと、第2のトランジスタ102のドレイン電流Idの
関係を示す。曲線130は、閾値電圧がVth1に設定されている場合の、電位Vcgと
ドレイン電流Idの関係を示しており、曲線131は、閾値電圧がVth0に設定されて
いる場合の、電位Vcgとドレイン電流Idの関係を示している。
閾値電圧がVth0の場合、第2のゲート電極の電位Vcgが高電位VHに設定されると
ドレイン電流Id0’が得られる。また第3のゲート電極の電位Vbgがグラウンド電位
Vgndで第2のトランジスタ102の閾値電圧がVth0の場合、第2のゲート電極の
電位Vcgが低電位VLに設定されるとドレイン電流Id0が得られる。ドレイン電流I
d0’及びドレイン電流Id0は曲線131からわかるように小さい値のため、第2のト
ランジスタ102の閾値電圧がVth0の場合、すなわち読み出し時以外ではソース電極
とドレイン電極間の抵抗値が高い状態となる。
圧がVth1の場合、第2のゲート電極の電位Vcgが高電位VHに設定されるとドレイ
ン電流Id1’が得られる。また第3のゲート電極の電位Vbgが電位Vssで第2のト
ランジスタ102の閾値電圧がVth1の場合、第2のゲート電極の電位Vcgが低電位
VLに設定されるとドレイン電流Id1が得られる。ドレイン電流Id1は曲線130か
らわかるように小さい値、ドレイン電流Id1’は曲線130からわかるように大きい値
のため、第2のトランジスタ102の閾値電圧がVth1の場合、すなわち読み出し時で
はドレイン電流もしくはドレイン電極の電位Vdの値を読み取ることで、書き込まれたデ
ータの値を把握することができる。
では、3値以上の多値のデータを扱うことも可能である。
として用いたスイッチング素子によって、データの書き込み及び読み出しを行うことがで
きる。よって、記憶装置の動作時に必要な電圧は数V程度であり、消費電力を格段に小さ
く抑えることができる。また高純度化された酸化物半導体膜をトランジスタのチャネル形
成領域として用いることで、一度書き込んだデータの保持を極めて長くとることができる
。よって、書き込んだデータを一定期間毎に再度書き込むリフレッシュ動作の回数を減ら
すことができる。書き込み及び読み出しに要する電圧の低電圧化及びリフレッシュ動作の
回数削減によって、本実施の構成は消費電力の削減を図ることができる。また書き込んだ
データの読み出しに際し、先に書き込んだデータを破壊することなく、データを読み出す
ことができる。よって、再度同じデータを書き込む必要がないため、その分の消費電力を
削減することが可能である。
である。
本実施の形態では、複数のメモリセルを有する記憶装置の構成と、その駆動方法の一例に
ついて説明する。
記憶装置のセルアレイの回路図を、一例として示す。図3に示す記憶装置が有する各メモ
リセル100A乃至100Cの構成については、実施の形態1において、図1(A)で説
明した内容を参酌することができる。
Cの第2のゲート電極への電位の供給を制御することができる、スイッチング素子として
機能する第1のトランジスタ101A乃至101Cと、記憶素子として機能する第2のト
ランジスタ102A乃至102Cと、を有する。
t、複数の書き込み用ワード線WL、複数の読み出し用ワード線RLなどの各種配線が設
けられており、セルアレイの駆動回路からの信号または電源電位が、これら配線を介して
各メモリセル100A乃至100Cに供給される。よって、上記配線の数は、メモリセル
100A乃至100Cの数及び配置によって決めることができる。具体的に、図3に示す
セルアレイの場合、3行×1列のメモリセルがマトリクス状に接続されており、少なくと
も、入力用データ線Din、出力用データ線Dout、書き込み用ワード線WL1〜WL
3、読み出し用ワード線RL1〜RL3が、セルアレイ内に配置されている場合を例示し
ている。
用データ線Din、出力用データ線Dout、書き込み用ワード線WL1、読み出し用ワ
ード線RL1に接続されているメモリセル100A乃至100Cのひとつを例に挙げ、説
明する。第1のトランジスタ101Aの第1のゲート電極は、書き込み用ワード線WL1
に接続されている。そして、第1のトランジスタ101Aは、第1の電極が入力用データ
線Dinに接続され、第2の電極が、第2のトランジスタ102Aの第2のゲート電極に
接続されている。また、第2のトランジスタ102Aの第3のゲート電極は、読み出し用
ワード線RL1に接続されている。そして、第2のトランジスタ102Aは、ドレイン電
極が出力用データ線Doutに接続され、ソース電極がグラウンド電位などの固定電位が
与えられている電源線GNDに接続されている。
て、図4を用いて説明する。図4は、各配線に入力される信号の電位の時間変化を示すタ
イミングチャートであり、第1のトランジスタ101A乃至101C及び第2のトランジ
スタ102A乃至102Cが共にnチャネル型であり、なおかつ2値のデータを扱う場合
を例示している。
て、書き込み用ワード線WL1に、パルスを有する信号が入力されると、当該パルスの電
位、具体的にはハイレベルの電位が、ゲート電極に与えられることで、書き込み用ワード
線WL1にゲート電極が接続されている第1のトランジスタ101Aが、オンになる。一
方、読み出し用ワード線RL1には、図2(A)、(B)で説明したように第2のトラン
ジスタ102Aの閾値電圧がVth0となる電位が入力されており、読み出し用ワード線
RL1に第3のゲート電極が接続されている第2のトランジスタ102Aはオフを維持す
る。
、入力用データ線Dinに、ハイレベルまたはローレベルの電位を有する信号が入力され
ている場合を例示している。また、2値のデータを扱う場合は、入力用データ線Dinに
入力される信号の電位が電源電圧に相当する電位(例えばVddとVss)の2値であれ
ば良いが、3値以上の多値のデータを扱う場合は、その扱うデータに用いられている基数
に合わせて、電位のレベルの数を決めればよい。
して、第2のトランジスタ102Aが有する第2のゲート電極に与えられる。そして、第
2のゲート電極の電位に従って、第2のトランジスタ102Aの閾値電圧がVth0にシ
フトした際の第2のトランジスタ102Aのオン又はオフの状態が決まる。
ード線WL1にゲート電極が接続されている第1のトランジスタ101Aがオフになる。
そして、書き込み用ワード線WL2、書き込み用ワード線WL3に、パルスを有する信号
が順に入力され、書き込み用ワード線WL2を有するメモリセル、書き込み用ワード線W
L3を有するメモリセルにおいて、上述した動作が同様に繰り返される。
ての書き込み用ワード線WL1〜WL3には、第1のトランジスタ101A乃至101C
がオフとなるレベルの電位、具体的にはローレベルの電位が与えられる。第1のトランジ
スタ101A乃至101Cは、上述したようにオフ電流が著しく低いので、第2のゲート
電極の電位は、書き込み時において設定されたレベルを保持する。また、全ての読み出し
用ワード線RL1〜RL3には、図2(A)、(B)で説明したように第2のトランジス
タ102A乃至102Cの閾値電圧がVth0となる電位が入力されており、読み出し用
ワード線RL1〜RL3に第3のゲート電極が接続されている第2のトランジスタ102
A乃至102Cはオフを維持する。
いる。しかし、実際のメモリの動作においては保持期間を設けなくとも良い。
いて、全ての書き込み用ワード線WL1〜WL3には、保持時と同様に、第1のトランジ
スタ101A乃至101Cがオフとなるレベルの電位、具体的にはローレベルの電位が与
えられる。
号が順に入力される。具体的には、まず、読み出し用ワード線RL1に、パルスを有する
信号が入力されると、当該パルスの電位、具体的には、図2(A)、(B)で説明したよ
うに第2のトランジスタ102Aの閾値電圧がVth1となる電位が入力される。第2の
トランジスタ102Aでは、閾値電圧がVth1となると、直前の書き込み時において第
2のゲート電極に書き込まれた電位に従って、そのドレイン電流、またはソース電極とド
レイン電極間の抵抗値が定まる。
間の抵抗値が、情報として含まれる電位、すなわち第2のトランジスタ102Aが有する
ドレイン電極の電位が、出力用データ線Doutを介して駆動回路に供給される。
タに従って、そのレベルが決まる。よって、理想的には、複数のメモリセルに同じ値のデ
ータが記憶されているならば、当該メモリセルに接続された全ての出力用データ線には、
同じレベルの電位が供給されているはずである。しかし、実際には、第1のトランジスタ
101A乃至101Cまたは第2のトランジスタ102A乃至102Cの特性が、メモリ
セル間においてばらついている場合があるため、読み出されるはずのデータが全て同じ値
であっても、出力用データ線Doutに供給される電位にばらつきが生じ、その分布に幅
を有することがある。よって、出力用データ線Doutに供給される電位に多少のばらつ
きが生じていても、上記電位から、読み出されたデータを情報として含み、なおかつ、所
望の仕様に合わせて振幅、波形が処理された信号を形成することができる読み出し回路を
、駆動回路として記憶装置に設ける。
順に行う駆動方法について説明したが、本発明はこの構成に限定されない。指定されたア
ドレスのメモリセルにおいてのみ、上記動作を行うようにしても良い。
る。そこで、図3に示す回路図において入力用データ線Din及び出力用データ線Dou
tは、共通の配線とすることも可能である。具体的な回路図について図5に示す。図5の
構成とすることで配線数を削減することができ、メモリセルの高密度化を図ることができ
る。
である。
本実施の形態では、記憶装置におけるメモリセルの上面図、回路図、及び断面図について
、図6(A)乃至(C)を参照して説明する。
面図に対応する回路図を示している。図6(C)には図6(A)のA−A’、B−B’に
おける断面図を示している。図6(A)乃至(C)において付した符号は、図1(A)、
(B)と同様であり、それぞれ第1のトランジスタ101及び第2のトランジスタ102
の配置について示している。なお図6(A)乃至(C)では、入力用データ線及び出力用
データ線について、共通化した構成について示している。
は、特に第1のトランジスタ101が有する第1のゲート電極、第2のトランジスタ10
2が有する第2のゲート電極及び第3のゲート電極の大きさを異ならせて示している。
をS2、第2のチャネル形成領域を有する活性層と重畳する第3のゲート電極の面積をS
3とすると、S3<S2とすることが好ましい。特にS2を大きく取ることで第2のゲー
ト電極における電荷の保持能力を高めることができる。
とすると、前述のS2、S3と比較してS1<S3<S2とすることが好ましい。特にS
1を小さく取ることで、書き込み用ワード線WLの寄生容量を小さくすることができるた
め、充放電に要する電荷分の消費電力を低減することができる。
である。
本実施の形態では、上記実施の形態の記憶装置に適用可能なトランジスタの構成例につい
て説明する。本実施の形態では特に、上記実施の形態で説明した構成において第1のトラ
ンジスタ101を微細化して形成する際の構成例、及び作製工程の一例について示す。
成領域に有する活性層のうちソース領域及びドレイン領域となる領域を、酸化物半導体中
に不純物を導入してチャネル形成領域よりも低抵抗化させて形成する構成について説明す
る。なお不純物領域の抵抗値は、チャネル形成領域の抵抗値よりも低い値となる。
る、トランジスタの断面図である。図7(A)乃至(D)に示すトランジスタの構造は、
いずれもトップゲート構造である。図7(A)乃至(D)に示すように、第1のトランジ
スタ101の構造をトップゲート構造にしてゲート電極を用いてソース領域及びドレイン
領域を自己整合的に形成することで、トランジスタの微細化を図ることができる。よって
トランジスタのゲート電極とソース電極及びドレイン電極との重畳する部分をなくし、第
1のトランジスタと書き込み用ワード線WLとの間の寄生容量を小さくできる。その結果
、充放電の消費電力を低減することができる。
層605b_Aと、絶縁層606_Aと、導電層607_Aと、を含む。
4b_Aと、を含む。高濃度領域604a_A及び高濃度領域604b_Aの間の領域が
チャネル形成領域になる。半導体層603_Aは、例えば絶縁層601_Aの上に設けら
れる。なお高濃度領域はドーパントが高濃度に添加されることで低抵抗化された領域であ
り、低濃度領域はドーパントが低濃度に添加されることで低抵抗化された領域である。
導体層603_Aに電気的に接続される。導電層605a_A及び導電層605b_Aは
、例えば半導体層603_Aの一部に接する。また、導電層605a_A及び導電層60
5b_Aの側面は、テーパ状であり、導電層605a_A及び導電層605b_Aは、高
濃度領域604a_A及び高濃度領域604b_Aの一部にそれぞれ重畳する。
Aの上に設けられる。
04b_Aとの間の半導体層603_Aに重畳する。絶縁層606_Aを介して導電層6
07_Aと重畳する半導体層603_Aの領域がチャネル形成領域になる。
となる絶縁層609a_A及び絶縁層609b_Aを含み、さらに、半導体層603_A
は、高濃度領域604a_A及び高濃度領域604b_Aの間に低濃度領域608a_A
及び低濃度領域608b_Aを含む。
層607_Aにおける、互いに対向する側面に接する。
層609a_A及び絶縁層609b_Aに重畳する。また、低濃度領域608a_A及び
低濃度領域608b_Aの不純物濃度は、高濃度領域604a_A及び高濃度領域604
b_Aの不純物濃度よりも低い。
タへの局所的な電界集中を抑制することができるため、トランジスタの信頼性を高くする
ことができる。
層605b_Bと、絶縁層606_Bと、導電層607_Bと、を含む。
度領域604a_B及び高濃度領域604b_Bに電気的に接続される。導電層605a
_B及び導電層605b_Bは、例えば高濃度領域604a_B及び高濃度領域604b
_Bの一部に接する。また、導電層605a_B及び導電層605b_Bの側面はテーパ
状であり、高濃度領域604a_B及び高濃度領域604b_Bの一部に重畳する。
b_Bとの間に設けられている。半導体層603_Bは、チャネル形成領域になる。半導
体層603_Bは、例えば導電層605a_A及び導電層605b_A並びに絶縁層60
1_Bの上に設けられる。
04b_Bの上に設けられる。
606_Bを介して導電層607_Bと重畳する半導体層603_Bの領域がチャネル形
成領域になる。
となる絶縁層609a_B及び絶縁層609b_Bを含み、さらに、半導体層603_B
は、高濃度領域604a_B及び高濃度領域604b_Bの間に低濃度領域608a_B
及び低濃度領域608b_Bを含む。
層607_Bにおける、互いに対向する一対の側面に接する。
層609a_B及び609b_Bに重畳する。また、低濃度領域608a_B及び低濃度
領域608b_Bの不純物濃度は、高濃度領域604a_B及び高濃度領域604b_B
の不純物濃度よりも低い。
タへの局所的な電界集中を抑制することができるため、トランジスタの信頼性を高くする
ことができる。
層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム
層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層ま
たは積層して用いることができる。また、絶縁層601_A及び絶縁層601_Bは、平
坦性を有する表面に加工して用いることのできる材料であることが好ましい。
機能を有する。半導体層603_A及び半導体層603_Bとしては、例えば四元系金属
酸化物、三元系金属酸化物、又は二元系金属酸化物などを含む酸化物半導体層を用いるこ
とができる。
ることができる。
n−O系金属酸化物、In−Al−Zn−O系金属酸化物、Sn−Ga−Zn−O系金属
酸化物、Al−Ga−Zn−O系金属酸化物、又はSn−Al−Zn−O系金属酸化物な
どを用いることができる。
酸化物、Al−Zn−O系金属酸化物、Zn−Mg−O系金属酸化物、Sn−Mg−O系
金属酸化物、In−Mg−O系金属酸化物、In−Sn−O系金属酸化物、又はIn−G
a−O系金属酸化物などを用いることができる。
物、Sn−O系金属酸化物、又はZn−O系金属酸化物の層などを用いることもできる。
また、上記酸化物半導体として適用可能な金属酸化物は、酸化シリコンを含んでいてもよ
い。また、上記酸化物半導体として適用可能な金属酸化物は、窒素を含んでいてもよい。
mは0よりも大きい数)で表記される材料の層を用いることもできる。InLO3(Zn
O)mのLは、Ga、Al、Mn、及びCoから選ばれた一つ又は複数の金属元素を示す
。
レインとしての機能を有する。なお、トランジスタのソースとしての機能を有する領域を
ソース領域ともいい、トランジスタのドレインとしての機能を有する領域をドレイン領域
ともいう。
び低濃度領域608b_Bの抵抗値は、高濃度領域604a_A及び高濃度領域604b
_A、並びに高濃度領域604a_B及び高濃度領域604b_Bの抵抗値よりも高く、
低濃度領域608a_A及び低濃度領域608b_A、並びに低濃度領域608a_B及
び低濃度領域608b_Bを高抵抗不純物領域ともいう。
度領域608b_A、高濃度領域604a_B及び高濃度領域604b_B、並びに低濃
度領域608a_B及び低濃度領域608b_Bに含まれるドーパントとしては、例えば
窒素、リン、砒素、アルゴン、キセノン、ヘリウム、及び水素の一つ又は複数が挙げられ
る。
_B及び高濃度領域604b_Bに含まれるドーパントの濃度は、例えば5×1019c
m−3以上であることが好ましい。
_B及び低濃度領域608b_Bに含まれるドーパントの濃度は、例えば5×1018c
m−3以上5×1019cm−3未満であることが好ましい。
び低濃度領域608b_A、高濃度領域604a_B及び高濃度領域604b_B、並び
に低濃度領域608a_B及び低濃度領域608b_Bは、チャネル形成領域より結晶性
が低くてもよい。
び低濃度領域608b_A、高濃度領域604a_B及び高濃度領域604b_B、並び
に低濃度領域608a_B及び低濃度領域608b_Bに、In−Ga−Zn−O−N系
材料であり、ウルツ鉱構造の結晶が含まれていてもよい。このとき、高濃度領域604a
_A及び高濃度領域604b_A、低濃度領域608a_A及び低濃度領域608b_A
、高濃度領域604a_B及び高濃度領域604b_B、並びに低濃度領域608a_B
及び低濃度領域608b_Bは、好ましくは1×1020cm−3以上7原子%未満の窒
素を含むとウルツ鉱構造になりやすい。
造にすることによって、トランジスタのソース又はドレインと、チャネル形成領域との間
の抵抗値が低くなる。
_Bのそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、ト
ランジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、トラ
ンジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう。
_Bとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若し
くはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を
用いることができる。合金材料の層としては、例えばCu−Mg−Al合金材料の層を用
いることができる。
05b_Bとしては、導電性の金属酸化物を含む層を用いることもできる。なお、導電層
605a_A、導電層605a_B、導電層605b_A、並びに導電層605b_Bに
適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。
05b_Bとしては、In−Ga−Zn−O−N系材料の層を用いることもできる。In
−Ga−Zn−O−N系材料の層は、導電性が高いため、導電層605a_A、導電層6
05a_B、導電層605b_A、並びに導電層605b_Bとして好ましい。
05b_Bに適用可能な材料の層の積層によって、導電層605a_A、導電層605a
_B、導電層605b_A、並びに導電層605b_Bを構成することもできる。例えば
Cu−Mg−Al合金材料の層の上に銅の層が設けられた積層によって導電層605a_
A、導電層605a_B、導電層605b_A、並びに導電層605b_Bを構成するこ
とによって、導電層605a_A、導電層605a_B、導電層605b_A、並びに導
電層605b_Bに接する絶縁層との密着性を高めることができる。
層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム
層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いる
ことができる。また、絶縁層606_A及び絶縁層606_Bに適用可能な材料の層の積
層によって絶縁層606_A及び絶縁層606_Bを構成することもできる。
3族元素及び酸素元素を含む材料の絶縁層を用いることもできる。
、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化
アルミニウムガリウムとは、ガリウムの含有量(原子%)よりもアルミニウムの含有量(
原子%)が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量(
原子%)がアルミニウムの含有量(原子%)以上の物質のことをいう。
を有する。なお、電界効果トランジスタのゲートとしての機能を有する導電層をゲート電
極又はゲート配線ともいう。
ンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属
材料を主成分とする合金材料の層を用いることができる。また、導電層607_A及び導
電層607_Bに適用可能な材料の層の積層によって、導電層607_A及び導電層60
7_Bを構成することもできる。
用いることもできる。なお、導電層607_A及び導電層607_Bに適用可能な導電性
の金属酸化物は、酸化シリコンを含んでいてもよい。また、導電層607_A及び導電層
607_Bに適用可能な導電性の金属酸化物は、窒素を含んでいてもよい。窒素を含ませ
ることによって、導電性を高めることができる。
料の層を用いることもできる。In−Ga−Zn−O−N系材料の層は、導電性が高いた
め、導電層607_A及び導電層607_Bとして好ましい。
9b_Bとしては、例えば絶縁層606_A及び絶縁層606_Bに適用可能な材料の層
を用いることができる。また、絶縁層609a_A及び絶縁層609b_A、並びに絶縁
層609a_B及び絶縁層609b_Bに適用可能な材料の層の積層によって絶縁層60
9a_A及び絶縁層609b_A、並びに絶縁層609a_B及び絶縁層609b_Bを
構成してもよい。
タの作製方法例について、図8(A)乃至図8(E)を用いて説明する。図8(A)乃至
図8(E)は、本実施の形態におけるトランジスタの作製方法例を説明するための断面図
である。
半導体層603_Aを形成する。
体層の形成方法例について以下に説明する。
回以上の熱処理を行う工程と、を含む。なお、半導体層603_Aの形成方法例において
、該半導体膜の一部を除去する工程を含ませてもよい。このとき、該半導体膜の一部を除
去する工程の順番は、半導体膜の形成後から導電層605a_A及び導電層605b_A
の形成前までであれば特に限定されない。また、熱処理を行う工程の順番は半導体膜の形
成後であれば特に限定されない。
いて半導体層603_Aに適用可能な材料の膜を形成することによって半導体膜を形成す
る。このとき、膜形成面側(基板側)の温度を100℃以上500℃以下にする。
理Aともいう)を行う。なお、半導体膜を形成した後であれば、加熱処理Aを行うタイミ
ングは特に限定されない。
かって結晶成長する。
六角形、または正三角形、正六角形の原子配列を有し、且つ、c軸方向に、金属原子が層
状、又は金属原子と酸素原子が層状に配列した相を有する半導体膜(CAAC−OS(C
Axis Aligned Crystalline Oxide Semicond
uctor)を形成することができる。
らの熱伝導又は熱輻射によって被処理物を加熱する装置を用いることができ、例えばGR
TA(Gas Rapid Thermal Anneal)装置又はLRTA(Lam
p Rapid Thermal Anneal)装置などのRTA(Rapid Th
ermal Anneal)装置を用いることができる。LRTA装置は、例えばハロゲ
ンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧
ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光(電磁波)の輻射によ
って、被処理物を加熱する装置である。また、GRTA装置は、高温のガスを用いて加熱
処理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処
理物と反応しない不活性気体(例えば窒素)を用いることができる。
度のN2Oガス、又は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下の雰囲
気)を導入してもよい。このとき、酸素ガス又はN2Oガスは、水、水素などを含まない
ことが好ましい。また、加熱処理装置に導入する酸素ガス又はN2Oガスの純度を、6N
以上、好ましくは7N以上、すなわち、酸素ガス又はN2Oガス中の不純物濃度を1pp
m以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの
作用によって、半導体層603_Aに酸素が供給され、半導体層603_A中の酸素欠乏
に起因する欠陥を低減することができる。
、該第1の導電膜の一部をエッチングすることによって導電層605a_A及び導電層6
05b_Aを形成する。
用可能な材料の膜を形成することによって第1の導電膜を形成することができる。また、
導電層605a_A及び導電層605b_Aに適用可能な材料の膜を積層させることによ
って第1の導電膜を形成することもできる。
態のトランジスタの作製方法例において、膜の一部をエッチングする場合、例えば、フォ
トリソグラフィ工程によって膜の一部の上にレジストマスクを形成し、レジストマスクを
用いて膜をエッチングしてもよい。なお、この場合、エッチング後にレジストマスクを除
去することが好ましい。
605b_Aの上に第2の絶縁膜を形成することによって、絶縁層606_Aを形成する
。
な材料の膜を形成することによって第2の絶縁膜を形成することができる。また、絶縁層
606_Aに適用可能な材料の膜を積層させることによって第2の絶縁膜を形成すること
もできる。また、高密度プラズマCVD法(例えばμ波(例えば、周波数2.45GHz
のμ波)を用いた高密度プラズマCVD法)を用いて絶縁層606_Aに適用可能な材料
の膜を形成することによって、絶縁層606_Aを緻密にすることができ、絶縁層606
_Aの絶縁耐圧を向上させることができる。
導電膜の一部をエッチングすることによって、導電層607_Aを形成する。
とによって第2の導電膜を形成することができる。また、第2の導電膜に適用可能な材料
の膜を積層させ、第2の導電膜を形成することもできる。
が除去された高純度ガスを用いることによって、形成される膜の上記不純物濃度を低減す
ることができる。
て加熱処理(加熱処理Bともいう)を行ってもよい。加熱処理Bを行うことによって、水
素、水分などの不純物を脱離することができる。
又は酸素雰囲気下で、ターゲット側に電圧を印加せずに、膜形成面側にRF電源を用いて
電圧を印加し、プラズマを形成して被形成面を改質する処理(逆スパッタともいう)を行
ってもよい。逆スパッタを行うことによって、被形成面に付着している粉状物質(パーテ
ィクル、ごみともいう)を除去することができる。
膜を形成する成膜室内の残留水分を除去することができる。吸着型の真空ポンプとしては
、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用い
ることができる。また、コールドトラップを設けたターボポンプを用いて成膜室内の残留
水分を除去することもできる。
で、加熱処理(加熱処理Cともいう)を行ってもよい。このとき、例えば200℃以上4
00℃以下、好ましくは250℃以上350℃以下で加熱処理Cを行うことができる。
て、高濃度領域604a_A及び高濃度領域604b_Aを形成する。
できる。
、及び水素の一つ又は複数を用いることができる。
極を用いてソース領域及びドレイン領域を自己整合的に形成することで、トランジスタの
微細化を図ることができる。よってトランジスタのゲート電極とソース電極及びドレイン
電極との重畳する部分をなくし、第1のトランジスタと書き込み用ワード線WLとの間の
寄生容量を小さくできる。その結果、充放電に要する消費電力を低減することができる。
ース領域またはドレイン領域として機能する領域をセルフアラインプロセスにて作製する
方法の一つとして、酸化物半導体膜の表面を露出させて、アルゴンプラズマ処理をおこな
い、酸化物半導体膜のプラズマにさらされた領域の抵抗率を低下させる方法が開示されて
いる(S. Jeon et al. ”180nm Gate Length Amo
rphous InGaZnO Thin Film Transistor for
High Density Image Sensor Application”,
IEDM Tech. Dig., p.504, 2010.)。
またはドレイン領域となるべき部分を露出するべく、ゲート絶縁膜となる絶縁層を部分的
に除去する必要がある。よって、ゲート絶縁膜となる絶縁層が除去される際に、下層の酸
化物半導体膜も部分的にオーバーエッチングされ、ソース領域またはドレイン領域となる
べき部分の膜厚が小さくなってしまう。その結果、ソース領域またはドレイン領域の抵抗
が増加し、また、オーバーエッチングによるトランジスタの特性不良が起こりやすくなる
。
がある。しかし、上記オーバーエッチングは、酸化物半導体膜とゲート絶縁膜の選択比が
十分に確保できないドライエッチング法を採用する場合に、顕著に起こりやすい。
、チャネル長を200nm以下とする場合には、短チャネル効果を防止する上で、チャネ
ル形成領域となる部分の酸化物半導体膜の厚さは20nm以下、好ましくは10nm以下
であることが求められる。そのような薄い酸化物半導体膜を扱う場合には、酸化物半導体
膜のオーバーエッチングは、上述したような、ソース領域またはドレイン領域の抵抗が増
加、トランジスタの特性不良を生じさせるため、好ましくない。
半導体膜を露出させず、絶縁層を残したまま行うことで、酸化物半導体膜のオーバーエッ
チングを防ぎ、酸化物半導体膜への過剰なダメージを軽減することができる。また、加え
て、酸化物半導体膜とゲート絶縁膜の界面も清浄に保たれる。従って、トランジスタの特
性及び信頼性を高めることができる。
である。
酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むこと
が好ましい。特にInとZnを含むことが好ましい。
イザーとして、それらに加えてガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、
アルミニウム(Al)、又はランタノイドの中から選ばれた一種又は複数種を有すること
が好ましい。
オジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、
テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er
)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)がある。
いることができる。
化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸
化物、In−Ga系酸化物等を用いることができる。
とも表記する)、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、In−Al−
Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Z
n系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn
系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系
酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸
化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化
物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物等を用いることができる。
n−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−
Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物等を
用いることができる。
て有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとG
aとZn以外の金属元素を含有させても良い。
a:Zn=2:2:1(=2/5:2/5:1/5)の原子比のIn−Ga−Zn系酸化
物やその組成の近傍の酸化物を用いることができる。
Zn=2:1:3(=1/3:1/6:1/2)あるいはIn:Sn:Zn=2:1:5
(=1/4:1/8:5/8)の原子比のIn−Sn−Zn系酸化物やその組成の近傍の
酸化物を用いても良い。
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
含む構造でもよい。なお、アモルファスは欠陥が多いため、非アモルファスが好ましい。
である。
結晶性部分と非結晶性部分とを有し、結晶性部分の配向がc軸配向に揃っている酸化物半
導体であるCAAC−OSについて説明する。
面、表面または界面の方向から見て三角形状または六角形状の原子配列を有する。
が層状に配列している。
心に回転している)。
たは正六角形の原子配列を有する。
属原子と酸素原子が層状に配列した相を含む酸化物である。
晶部分の境界を明確に判別できないこともある。
−OSを支持する基板面、CAAC−OSの表面などに垂直な方向)に揃っていてもよい
。
ば、CAAC−OSを支持する基板面、CAAC−OSの表面などに垂直な方向)を向い
ていてもよい。
であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明で
あったりする。
から電子顕微鏡で観察すると三角形または六角形の原子配列が認められる。
は窒素原子)の層状配列が認められる。
。
b面である。
いう。
配位のO)と、を有する構造Aを示す。
。
す小グループは電荷が0である。
配位のO)と、Gaに近接の2個の4配位のOと、を有する構造Bを示す。
個ずつ4配位のOがある。
る。
造Cを示す。
Cの小グループは電荷が0である。
造Dを示す。
Eの小グループは電荷が−1となる。
合体を大グループ(ユニットセルともいう。)と呼ぶ。
nを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Inを有する。
、下半分の1個のOは、上方向に1個の近接Gaを有する。
、下半分の3個のOは、上方向にそれぞれ3個の近接Znを有する。
数は等しく、同様に金属原子の下方向の4配位のOの数と、そのOの上方向にある近接金
属原子の数は等しい。
和は4になる。
のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合することが
できる。
のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子(Gaまた
はIn)の上半分の4配位のO、5配位の金属原子(GaまたはIn)の下半分の4配位
のOまたは4配位の金属原子(Zn)の上半分の4配位のOのいずれかと結合することに
なる。
中グループを構成する。
示す。
示す。
3として示している。
のOがあり、丸枠の1として示している。
配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位の
OがあるZnとを示している。
個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上半分および下半分にあ
るInと結合する。
にあるInと結合する。
下半分にあるSnと結合している構成である。
67、−0.5と考えることができる。
電荷は、それぞれ+3、+2、+4である。従って、Snを含む小グループは電荷が+1
となる。
なる。
れる。
、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。
2SnZn3O8)を得ることができる。
0または自然数。)とする組成式で表すことができる。
デル図を示す。
ら順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分
にあるZnと結合する。
分にあるGaと結合する。
分にあるInと結合する。
示している。
ぞれ+3、+2、+3であるため、In、ZnおよびGaのいずれかを含む小グループは
、電荷が0となる。
なる。
れず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる
。
である。
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は
、さまざまな理由によって本来の移動度よりも低くなる。
るが、Levinsonモデルを用いると、半導体内部に欠陥がないと仮定した場合の電
界効果移動度を理論的に導き出せる。
テンシャル障壁(粒界等)が存在すると仮定すると、式(1)で表される。
式(2)で表される。
nは単位面積当たりのチャネルに含まれるキャリア数、Coxは単位面積当たりの容量、
Vgはゲート電圧、tはチャネルの厚さである。
して差し支えない。
から平均欠陥密度Nが求められる。
n:Sn:Zn=1:1:1のものでは平均欠陥密度Nは1×1012/cm2程度であ
る。
0は120cm2/Vsとなると予想できる。
てトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からxだけ離れ
た場所における移動度μ1は、式(5)で表される。
ことができ、上記の測定結果からは、B=4.75×107cm/s、G=10nm(界
面散乱が及ぶ深さ)である。
移動度μ1は低下することがわかる。
μ2の計算結果Eを図19に示す。
us Deviceを使用した。
、2.8電子ボルト、4.7電子ボルト、15、15nmとした。
子ボルト、4.6電子ボルトとした。
ャネル幅はともに10μm、ドレイン電圧Vdは0.1Vである。
クをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下す
る。
omic Layer Flatness)が望ましい。
性を計算した。
成領域が挟まれたものを用いた。
viceを使用した。
ト電圧(Vg、ゲートとソースの電位差)依存性の計算結果である。
μはドレイン電圧を+0.1Vとして計算したものである。
低下する。
化が無い。
流Id(実線)および移動度μ(点線)のゲート電圧Vg依存性を示す。
として計算したものである。
電流Id(実線)および移動度μ(点線)のゲート電圧依存性を示す。
として計算したものである。
ク値やオン電流には目立った変化が無い。
cm2/Vs程度、図22では40cm2/Vsと、オフセット長Loffが増加するほ
ど低下する。
下に比べるとはるかに緩やかである。
μAを超えることが示された。
である。
In、Sn、Znを含有する酸化物半導体を用いたトランジスタは、酸化物半導体を形成
する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行
うことで良好な特性を得ることができる。
い。
トランジスタの電界効果移動度を向上させることが可能となる。
ル型のトランジスタのオフ状態を維持するための電圧の絶対値を低くすることができ、低
消費電力化が可能となる。
圧を0V以上にすれば、ノーマリーオフ型のトランジスタを形成することが可能となる。
組成比としてIn:Sn:Zn=1:1:1のターゲットを用いて、ガス流量比をAr/
O2=6/9sccm、成膜圧力を0.4Pa、成膜電力100Wとして、15nmの厚
さとなるように基板上に酸化物半導体層を成膜した。
をエッチング加工してソース電極及びドレイン電極を形成した。
用いて100nmの厚さとなるように酸化窒化珪素膜(SiON)を形成してゲート絶縁
膜とした。
にタングステンを形成し、これらをエッチング加工してゲート電極を形成した。
iON)を形成し、1.5μmの厚さとなるようにポリイミド膜を形成し層間絶縁膜とし
た。
ン膜を形成し、100nmの厚さとなるようにアルミニウム膜を形成し、50nmの厚さ
となるように第2のチタン膜を形成し、これらをエッチング加工して測定用のパッドを形
成した。
サンプルAは酸化物半導体層の成膜中に基板に意図的な加熱を施さなかった。
前に加熱処理を施さなかった。
サンプルBは基板を200℃になるように加熱した状態で酸化物半導体層の成膜を行った
。
前に加熱処理を施さなかった。
出すためである。
サンプルCは基板を200℃になるように加熱した状態で酸化物半導体層の成膜を行った
。
工前に窒素雰囲気で650℃1時間の加熱処理を施した後、酸素雰囲気で650℃1時間
の加熱処理を施した。
る水素を追い出すためである。
、酸化物半導体層中でキャリアとなる酸素欠損も生じてしまう。
効果を狙った。
図23(A)にサンプルAのトランジスタの初期特性を示す。
鏡(TEM)で観察したところ、成膜時に基板加熱を行ったサンプルB及びサンプルCと
同様の成膜方法で形成したサンプルには結晶性が確認された。
部分とを有し、結晶性部分の配向がc軸配向に揃っている結晶性であった。
成膜時に基板加熱を行ったサンプルは新しい構造を有している。
に加熱処理を行うことにより、ドナーとなる水素元素を追い出すことができるため、nチ
ャネル型トランジスタのしきい値電圧をプラスシフトできることが理解できる。
ていないサンプルAのしきい値電圧よりもプラスシフトしている。
熱処理を行ったサンプルCの方が、成膜後に加熱処理を行っていないサンプルBよりもプ
ラスシフトしていることがわかる。
度が高いほど水素が離脱しやすい。
ると考察した。
サンプルB(成膜後加熱処理なし)及びサンプルC(成膜後加熱処理あり)に対してゲー
トBTストレス試験を行った。
の測定を行い、加熱及びプラスの高電圧印加を行う前のトランジスタの特性を測定した。
測定を行い、加熱及びプラスの高電圧印加を行った後のトランジスタの特性を測定した。
することをプラスBT試験と呼ぶ。
特性の測定を行い、加熱及びマイナスの高電圧印加を行う前のトランジスタの特性を測定
した。
測定を行い、加熱及びマイナスの高電圧印加を行った後のトランジスタの特性を測定した
。
較することをマイナスBT試験と呼ぶ。
イナスBT試験結果である。
イナスBT試験結果である。
、図24(A)及び図25(A)を参照すると少なくともプラスBT試験の処理を行うこ
とにより、しきい値電圧をプラスシフトさせることができることがわかった。
リーオフ型になったことがわかる。
より、しきい値電圧のプラスシフト化を促進でき、ノーマリーオフ型のトランジスタを形
成することができることがわかった。
の関係を示す。
ている。
いた。
た。
がわかった。
とは明らかである。
である。
本発明の一態様に係る記憶装置の、駆動回路の具体的な構成の一例について説明する。
。なお、図9に示すブロック図では、記憶装置内の回路を機能ごとに分類し、互いに独立
したブロックとして示しているが、実際の回路は機能ごとに完全に切り分けることが難し
く、一つの回路が複数の機能に係わることもあり得る。
動回路302は、ワード線の電位を制御するワード線駆動回路304と、セルアレイ30
1において選択されたメモリセルにおけるデータの書き込み及び読み出しを制御するデー
タ線駆動回路305とを有する。さらに、駆動回路302は、ワード線駆動回路304、
データ線駆動回路305の動作を制御する制御回路306を有している。また駆動回路3
02においてデータ線駆動回路305内には、書き込んだデータを定期的にリフレッシュ
するためのリフレッシュ回路を有する(図示せず)。
レベルシフタ308と、バッファ309とを有している。データ線駆動回路305が、デ
コーダ310と、セレクタ312と、セルアレイ301から読み出されたデータを情報と
して含む信号を生成する読み出し回路303と、を有している。
に含んでいればよい。更に、本発明の一態様に係る記憶装置300は、セルアレイ301
に駆動回路302の一部又は全てが接続された状態にあるメモリモジュールを、その範疇
に含む。メモリモジュールは、プリント配線基板等に実装することが可能な接続端子が設
けられ、なおかつ樹脂等で保護された、所謂パッケージングされた状態であっても良い。
306は、全て一の基板を用いて形成されていても良いし、いずれか1つ又は全てが互い
に異なる基板を用いて形成されていても良い。
it)などを介して電気的な接続を確保することができる。この場合、駆動回路302の
一部がFPCにCOF(Chip On Film)法を用いて接続されていても良い。
或いは、COG(Chip On Glass)法を用いて、電気的な接続を確保するこ
とができる。
Dが入力されると、制御回路306は、列方向のアドレスAxをデータ線駆動回路305
に送り、行方向のアドレスAyをワード線駆動回路304に送る。また、制御回路306
は、記憶装置300に入力されたデータを情報として含む信号DATAを、データ線駆動
回路305に送る。
6に供給される信号RE(Read enable)、信号WE(Write enab
le)などによって選択される。
ード線駆動回路304が有するデコーダ307において、アドレスAyに対応するメモリ
セルを選択するための信号が生成される。当該信号は、レベルシフタ308によって振幅
が調整された後、バッファ309において波形が処理され、セルアレイ301に入力され
る。一方、データ線駆動回路305では、制御回路306からの指示に従って、デコーダ
310において選択されたメモリセルのうち、アドレスAxに対応するメモリセルを選択
するための信号が生成される。当該信号は、セレクタ312に入力される。セレクタ31
2では、入力された信号に従って信号DATAをサンプリングし、アドレス(Ax、Ay
)に対応するメモリセルにサンプリングした信号を入力する。
て、ワード線駆動回路304が有するデコーダ307において、アドレスAyに対応する
メモリセルを選択するための信号が生成される。当該信号は、レベルシフタ308によっ
て振幅が調整された後、バッファ309において波形が処理され、セルアレイ301に入
力される。一方、読み出し回路303では、制御回路306からの指示に従って、デコー
ダ307によって選択されたメモリセルのうち、アドレスAxに対応するメモリセルを選
択する。そして、アドレス(Ax、Ay)に対応するメモリセルに記憶されているデータ
を読み出し、該データを情報として含む信号を生成する。
加する電圧を高くすることなく、リフレッシュ動作の回数を減らすことによる消費電力の
低減を図れる記憶装置である。また、先に書き込んだデータを破壊することなく、データ
を読み出すことができる記憶装置である。
である。
本実施の形態では、上記実施の形態で説明した、読み出し回路の具体的な構成の一例につ
いて説明する。
のレベルが決まる。よって、理想的には、複数のメモリセルに同じデジタル値のデータが
記憶されているならば、複数のメモリセルから読み出された電位は、全て同じレベルのは
ずである。しかし、実際には、記憶素子として機能するトランジスタ、または読み出し時
においてスイッチング素子として機能するトランジスタの特性が、メモリセル間において
ばらつくことがある。この場合、読み出されるはずのデータが全て同じデジタル値であっ
ても、実際に読み出された電位にはばらつきが生じており、その電位の分布は幅を有する
。よって、セルアレイから読み出された電位に多少のばらつきが生じていても、正確なデ
ータを情報として含み、なおかつ所望の仕様に合わせて振幅、波形が処理された信号を形
成する読み出し回路を、駆動回路に設けることが望ましい。
イから読み出された電位Vdataの、読み出し回路への入力を制御するためのスイッチ
ング素子として機能するトランジスタ260と、抵抗として機能するトランジスタ261
とを有する。また、図10に示す読み出し回路は、オペアンプ262を有している。
ており、なおかつ、ゲート電極及びドレイン端子にハイレベルの電源電位Vddが与えら
れている。また、トランジスタ261は、ソース端子が、オペアンプ262の非反転入力
端子(+)に接続されている。よって、トランジスタ261は、電源電位Vddが与えら
れているノードと、オペアンプ262の非反転入力端子(+)との間に接続された、抵抗
として機能する。なお、図10では、ゲート電極とドレイン端子が接続されたトランジス
タを抵抗として用いたが、本発明はこれに限定されず、抵抗として機能する素子であれば
代替が可能である。
それぞれ接続されている。そして、データ線の電位に従って、トランジスタ260が有す
るソース電極への電位Vdataの供給が制御される。
ddとを、トランジスタ260とトランジスタ261によって抵抗分割することで得られ
る電位が、オペアンプ262の非反転入力端子(+)に与えられる。そして、電源電位V
ddのレベルは固定されているので、抵抗分割によって得られる電位のレベルには、電位
Vdataのレベル、すなわち、読み出されたデータのデジタル値が反映されている。
。そして、非反転入力端子(+)に与えられる電位が、基準電位Vrefに対して高いか
低いかによって、出力端子の電位Voutのレベルを異ならせることができ、それによっ
て、間接的にデータを情報として含む信号を得ることができる。
らつきによって、読み出された電位Vdataのレベルにもばらつきが生じ、その分布が
幅を有する場合がある。よって、基準電位Vrefのレベルは、データの値を正確に読み
取るために、ノードの電位Vdataのばらつきを考慮して定める。
タの読み出しに用いるオペアンプは、電位Vdataの与えられるノードに対して1つず
つ用いているが、オペアンプの数はこれに限定されない。n値(nは2以上の自然数)の
データを扱う場合は、電位Vdataの与えられるノードに対するオペアンプの数をn−
1とする。
である。
本実施の形態では、上述の実施の形態で説明した記憶装置を電子機器に適用する場合につ
いて、図11を用いて説明する。本実施の形態では、コンピュータ、携帯電話機(携帯電
話、携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含む
)、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置(テレビ
、またはテレビジョン受信機ともいう)などの電子機器に、上述の記憶装置を適用する場
合について説明する。
表示部703、キーボード704などによって構成されている。筐体701と筐体702
の少なくとも一の内部には、先の実施の形態に示す記憶装置が設けられている。そのため
、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が
十分に低減されたノート型のパーソナルコンピュータが実現される。
部インターフェイス715と、操作ボタン714等が設けられている。また、携帯情報端
末を操作するスタイラス712などを備えている。本体711の内部には、先の実施の形
態に示す記憶装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で
、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯情報端末が実現され
る。
3の2つの筐体で構成されている。筐体721および筐体723には、それぞれ表示部7
25および表示部727が設けられている。筐体721と筐体723は、軸部737で接
続されており、該軸部737を軸として開閉動作を行うことができる。また、筐体721
は、電源731、操作キー733、スピーカー735などを備えている。筐体721、筐
体723の少なくとも一の内部には、先の実施の形態に示す記憶装置が設けられている。
そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消
費電力が十分に低減された電子書籍が実現される。
いる。さらに、筐体740と筐体741は、スライドし、図11(D)のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体741は、表示パネル742、スピーカー743、マイクロフォン744、操作
キー745、ポインティングデバイス746、カメラ用レンズ747、外部接続端子74
8などを備えている。また、筐体740は、携帯電話機の充電を行う太陽電池セル749
、外部メモリスロット750などを備えている。また、アンテナは、筐体741に内蔵さ
れている。筐体740と筐体741の少なくとも一の内部には、先の実施の形態に示す記
憶装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の
記憶保持が可能で、且つ消費電力が十分に低減された携帯電話機が実現される。
作スイッチ764、表示部765、バッテリー766などによって構成されている。本体
761の内部には、先の実施の形態に示す記憶装置が設けられている。そのため、情報の
書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低
減されたデジタルカメラが実現される。
775などで構成されている。テレビジョン装置770の操作は、筐体771が備えるス
イッチや、リモコン操作機780によって行うことができる。筐体771およびリモコン
操作機780の内部には、先の実施の形態に示す記憶装置が搭載されている。そのため、
情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十
分に低減されたテレビジョン装置が実現される。
されている。このため、印加する電圧を高くすることなく、リフレッシュ動作の回数を減
らすことによる消費電力の低減を図れる電子機器が実現できる。また、先に書き込んだデ
ータを破壊することなく、データを読み出すことができる電子機器が実現できる。
たスマートフォンとよばれる携帯電話機、電子書籍などの携帯型の電子機器(携帯機器)
に応用した場合の例を示す。このような携帯機器においては、現状、画像データの一時的
な記憶などにSRAMまたはDRAMが使用されている。SRAMまたはDRAMは使用
される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためで
ある。
ある。SRAMは応答速度が速いという利点がある。通常のSRAMは図12(A)に示
すように1つのメモリセルがトランジスタ801〜806の6個のトランジスタで構成さ
れており、メモリセルをワード線駆動回路807、データ線駆動回路808にて駆動して
いる。図12(A)に示すSRAMの回路では、トランジスタ803とトランジスタ80
5、及びトランジスタ804とトランジスタ806がインバータを構成し、高速駆動を可
能としている。しかし1つのメモリセルが6つのトランジスタで構成されているため、セ
ル面積が大きいという欠点がある。デザインルールの最小寸法をFとしたときにSRAM
のセル面積は通常100〜150F2である。このためSRAMはビットあたりの単価が
各種メモリの中で最も高い。
量素子812によって構成され、メモリセルをワード線駆動回路813、データ線駆動回
路814にて駆動している。1つのメモリセルが1つのトランジスタと1つの容量素子の
構成になっており、SRAMに比べて、セル面積が小さい。DRAMのセル面積は通常1
0F2以下である。しかし、DRAMは常にリフレッシュが必要であり、書き換えをおこ
なわない場合でも消費電力が発生する。
き、且つ頻繁なリフレッシュ動作は不要である。従って上記実施の形態で説明した記憶装
置の構成を採用することによって、セル面積の縮小と消費電力の低減を図ることができる
。
路901、アナログベースバンド回路902、デジタルベースバンド回路903、バッテ
リー904、電源回路905、アプリケーションプロセッサ906、フラッシュメモリ9
10、ディスプレイコントローラ911、メモリ回路912、ディスプレイ913、タッ
チセンサ919、音声回路917及びキーボード918で構成されている。ディスプレイ
913は、表示部914、ソースドライバ915、ゲートドライバ916によって構成さ
れている。アプリケーションプロセッサ906はCPU907、DSP908、インター
フェイス909を有している。メモリ回路912に上記実施の形態で説明した記憶装置を
採用することによって1ビットあたりメモリ単価と消費電力を低減することが可能になる
。
態で説明した記憶装置によるメモリ922、923、スイッチ924、925およびメモ
リコントローラ921で構成されている。
れる。この形成された画像データは、スイッチ924を介してメモリ922に記憶される
。そしてスイッチ924を介して、ディスプレイコントローラ911を介してディスプレ
イ913に送られ、表示される。そのまま、画像データに変更が無ければ通常30〜60
Hz程度の周期でメモリ922から画像データが読み出され、スイッチ925を介して、
ディスプレイコントローラ911に送られ続ける。ユーザーが画面を書き換える操作をし
たとき、アプリケーションプロセッサ906は新たな画像データを形成し、その画像デー
タはスイッチ924を介してメモリ923に記憶される。この間も定期的にメモリ922
からスイッチ925を介して画像データは読み出されている。メモリ923に新たな画像
データが記憶し終わると、ディスプレイ913の次のフレームからメモリ923に記憶さ
れたデータは読み出され、スイッチ925、ディスプレイコントローラ911を介して、
ディスプレイ913に画像データが送られ、表示がおこなわれる。この読み出しはさらに
次の画像データがメモリ922に記憶されるまで継続される。このようにメモリ922、
923は交互にデータを書き込み、読み出すことによって、ディスプレイ913の表示を
おこなう。
モリチップを分割して使用してもよい。
で、単価を下げ、消費電力を削減することができる。
1、電源回路932、マイクロプロセッサ933、フラッシュメモリ934、音声回路9
35、キーボード936、メモリ回路937、タッチパネル938、ディスプレイ939
、ディスプレイコントローラ940によって構成される。上記実施の形態で説明した記憶
装置はメモリ回路937に使用することができる。メモリ回路937は書籍の内容を一時
的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合
などがある。この情報を長期に保存する場合にはフラッシュメモリ934にコピーしても
良い。
てメモリ単価を下げ、消費電力を低減することが可能となる。
100A メモリセル
100C メモリセル
101 トランジスタ
101A トランジスタ
101C トランジスタ
102 トランジスタ
102A トランジスタ
102C トランジスタ
103 配線
104 配線
105 配線
106 配線
107 配線
110 基板
111 酸化物半導体膜
112 電極
113 電極
114 絶縁膜
115 ゲート電極
116 絶縁膜
121 ゲート電極
122 絶縁膜
123 酸化物半導体膜
124 電極
125 電極
126 ゲート電極
127 絶縁膜
128 絶縁膜
130 曲線
131 曲線
260 トランジスタ
261 トランジスタ
262 オペアンプ
300 記憶装置
301 セルアレイ
302 駆動回路
303 回路
304 ワード線駆動回路
305 データ線駆動回路
306 制御回路
307 デコーダ
308 レベルシフタ
309 バッファ
310 デコーダ
312 セレクタ
601_A 絶縁層
601_B 絶縁層
603_A 半導体層
603_B 半導体層
604a_A 高濃度領域
604a_B 高濃度領域
604b_A 高濃度領域
604b_B 高濃度領域
605a_A 導電層
605a_B 導電層
605b_A 導電層
605b_B 導電層
606_A 絶縁層
606_B 絶縁層
607_A 導電層
607_B 導電層
608a_A 低濃度領域
608a_B 低濃度領域
608b_A 低濃度領域
608b_B 低濃度領域
609a_A 絶縁層
609a_B 絶縁層
609b_A 絶縁層
609b_B 絶縁層
701 筐体
702 筐体
703 表示部
704 キーボード
711 本体
712 スタイラス
713 表示部
714 操作ボタン
715 外部インターフェイス
720 電子書籍
721 筐体
723 筐体
725 表示部
727 表示部
731 電源
733 操作キー
735 スピーカー
737 軸部
740 筐体
741 筐体
742 表示パネル
743 スピーカー
744 マイクロフォン
745 操作キー
746 ポインティングデバイス
747 カメラ用レンズ
748 外部接続端子
749 太陽電池セル
750 外部メモリスロット
761 本体
763 接眼部
764 操作スイッチ
765 表示部
766 バッテリー
767 表示部
770 テレビジョン装置
771 筐体
773 表示部
775 スタンド
780 リモコン操作機
801 トランジスタ
803 トランジスタ
804 トランジスタ
805 トランジスタ
806 トランジスタ
807 ワード線駆動回路
808 データ線駆動回路
811 トランジスタ
812 容量素子
813 ワード線駆動回路
814 データ線駆動回路
900 携帯電話機
901 RF回路
902 アナログベースバンド回路
903 デジタルベースバンド回路
904 バッテリー
905 電源回路
906 アプリケーションプロセッサ
907 CPU
908 DSP
909 インターフェイス
910 フラッシュメモリ
911 ディスプレイコントローラ
912 メモリ回路
913 ディスプレイ
914 表示部
915 ソースドライバ
916 ゲートドライバ
917 音声回路
918 キーボード
919 タッチセンサ
921 メモリコントローラ
922 メモリ
923 メモリ
924 スイッチ
925 スイッチ
930 電子書籍
931 バッテリー
932 電源回路
933 マイクロプロセッサ
934 フラッシュメモリ
935 音声回路
936 キーボード
937 メモリ回路
938 タッチパネル
939 ディスプレイ
940 ディスプレイコントローラ
Id 電流
Id0 電流
Id1 電流
Vth0 閾値電圧
Vth1 閾値電圧
Dout 複数の出力用データ線
WL 書き込み用ワード線
WL1 書き込み用ワード線
WL2 書き込み用ワード線
WL3 書き込み用ワード線
RL 読み出し用ワード線
RL1 読み出し用ワード線
RL3 読み出し用ワード線
Claims (2)
- 第1のゲート電極と、第1の絶縁膜と、第1の活性層と、を有する第1のトランジスタと、
第2のゲート電極と、第3のゲート電極と、第2の絶縁膜と、第3の絶縁膜と、第2の活性層と、を有する第2のトランジスタと、
を有するメモリセルを複数有し、
前記第1の絶縁膜は、前記第1の活性層と、前記第1のゲート電極との間に設けられ、
前記第2の絶縁膜は、前記第2の活性層と、前記第2のゲート電極との間に設けられ、
前記第3の絶縁膜は、前記第2の活性層と、前記第3のゲート電極との間に設けられ、
前記第1のトランジスタ及び前記第2のトランジスタは、基板上に配置され、
前記第1のトランジスタは、前記第2のトランジスタ上に配置され、
前記第1のトランジスタのソース及びドレインの一方となる電極は、前記第2のゲート電極の上面と接する領域を有し、
前記第1の活性層及び前記第2の活性層は、金属酸化物を含んでおり、
前記第2の活性層と前記第3のゲート電極とが重畳する面積は、前記第1の活性層と前記第1のゲート電極が重畳する面積よりも大きく、
前記第2の活性層と前記第2のゲート電極とが重畳する面積は、前記第2の活性層と前記第3のゲート電極とが重畳する面積より大きいことを特徴とする半導体装置。 - 請求項1において、
前記第1のトランジスタと前記第2のトランジスタとの間に第4の絶縁膜を有し、
前記第2のゲート電極は、前記第4の絶縁膜に埋め込まれるように設けられ、
前記第2のゲート電極の上面は、前記第4の絶縁膜の上面と概略同一面上にあり、
前記第1のトランジスタのソース及びドレインの一方となる電極は、前記第4の絶縁膜の上面と接する領域を有することを特徴とする半導体装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010291861 | 2010-12-28 | ||
JP2010291861 | 2010-12-28 | ||
JP2011108896 | 2011-05-14 | ||
JP2011108896 | 2011-05-14 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011275183A Division JP5993141B2 (ja) | 2010-12-28 | 2011-12-16 | 記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016219836A JP2016219836A (ja) | 2016-12-22 |
JP6267758B2 true JP6267758B2 (ja) | 2018-01-24 |
Family
ID=46315545
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011275183A Expired - Fee Related JP5993141B2 (ja) | 2010-12-28 | 2011-12-16 | 記憶装置 |
JP2016160985A Expired - Fee Related JP6267758B2 (ja) | 2010-12-28 | 2016-08-19 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011275183A Expired - Fee Related JP5993141B2 (ja) | 2010-12-28 | 2011-12-16 | 記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8421081B2 (ja) |
JP (2) | JP5993141B2 (ja) |
KR (1) | KR101943650B1 (ja) |
CN (1) | CN102569362B (ja) |
TW (1) | TWI525797B (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101282383B1 (ko) | 2009-12-18 | 2013-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 전자 기기 |
TWI614747B (zh) | 2011-01-26 | 2018-02-11 | 半導體能源研究所股份有限公司 | 記憶體裝置及半導體裝置 |
JP5933897B2 (ja) | 2011-03-18 | 2016-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI573136B (zh) | 2011-05-20 | 2017-03-01 | 半導體能源研究所股份有限公司 | 儲存裝置及信號處理電路 |
TWI616873B (zh) | 2011-05-20 | 2018-03-01 | 半導體能源研究所股份有限公司 | 儲存裝置及信號處理電路 |
JP5886496B2 (ja) | 2011-05-20 | 2016-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6116149B2 (ja) | 2011-08-24 | 2017-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8698137B2 (en) | 2011-09-14 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6081171B2 (ja) | 2011-12-09 | 2017-02-15 | 株式会社半導体エネルギー研究所 | 記憶装置 |
US8907392B2 (en) | 2011-12-22 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device including stacked sub memory cells |
US9006024B2 (en) * | 2012-04-25 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2014045175A (ja) | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9607991B2 (en) | 2013-09-05 | 2017-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN103474473B (zh) * | 2013-09-10 | 2016-02-03 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管开关及其制造方法 |
CN103500710B (zh) * | 2013-10-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管制作方法、薄膜晶体管及显示设备 |
JP2016027597A (ja) * | 2013-12-06 | 2016-02-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9299848B2 (en) * | 2014-03-14 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, RF tag, and electronic device |
KR102400212B1 (ko) * | 2014-03-28 | 2022-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 및 반도체 장치 |
TWI695375B (zh) | 2014-04-10 | 2020-06-01 | 日商半導體能源研究所股份有限公司 | 記憶體裝置及半導體裝置 |
WO2015170220A1 (en) | 2014-05-09 | 2015-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
CN104167448B (zh) * | 2014-08-05 | 2017-06-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
WO2016055894A1 (en) | 2014-10-06 | 2016-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
TWI589198B (zh) * | 2014-10-30 | 2017-06-21 | 元太科技工業股份有限公司 | 主動元件電路基板 |
CN104779203B (zh) * | 2015-04-23 | 2017-11-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
US9847406B2 (en) | 2015-08-27 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, storage device, resistor circuit, display device, and electronic device |
US9741400B2 (en) | 2015-11-05 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, electronic device, and method for operating the semiconductor device |
JP6811084B2 (ja) | 2015-12-18 | 2021-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9806197B1 (en) * | 2016-07-13 | 2017-10-31 | Innolux Corporation | Display device having back gate electrodes |
WO2018051208A1 (en) | 2016-09-14 | 2018-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
KR20180048327A (ko) | 2016-11-01 | 2018-05-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제작 방법 |
JP6800057B2 (ja) * | 2017-03-15 | 2020-12-16 | キオクシア株式会社 | 記憶装置 |
KR20210022041A (ko) | 2018-06-22 | 2021-03-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 장치 및 전자 기기 |
CN114170967A (zh) * | 2021-12-22 | 2022-03-11 | 云谷(固安)科技有限公司 | 阵列基板、阵列基板的制作方法和显示面板 |
CN115274671B (zh) * | 2022-07-07 | 2024-03-29 | 北京超弦存储器研究院 | 一种存储单元和存储阵列及其制作方法和存储器 |
Family Cites Families (126)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3171836D1 (en) | 1980-12-08 | 1985-09-19 | Toshiba Kk | Semiconductor memory device |
JPH023149A (ja) * | 1988-06-10 | 1990-01-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2918307B2 (ja) * | 1990-08-07 | 1999-07-12 | 沖電気工業株式会社 | 半導体記憶素子 |
JP2775040B2 (ja) | 1991-10-29 | 1998-07-09 | 株式会社 半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
JPH07176184A (ja) * | 1993-12-20 | 1995-07-14 | Mitsubishi Electric Corp | 半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法 |
EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP3472024B2 (ja) * | 1996-02-26 | 2003-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH1084047A (ja) * | 1996-09-06 | 1998-03-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
CN100538790C (zh) * | 1997-02-17 | 2009-09-09 | 精工爱普生株式会社 | 显示装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP2001230329A (ja) * | 2000-02-16 | 2001-08-24 | Sony Corp | 半導体記憶装置 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR100390144B1 (ko) * | 2000-09-28 | 2003-07-04 | 삼성전자주식회사 | 반도체 소자의 전송회로 및 그 구조체 |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP4939690B2 (ja) * | 2001-01-30 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
US6639246B2 (en) * | 2001-07-27 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
JP2003308691A (ja) | 2002-04-11 | 2003-10-31 | Elpida Memory Inc | 半導体記憶装置 |
US7579771B2 (en) * | 2002-04-23 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
US7200050B2 (en) | 2003-05-26 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Memory unit and semiconductor device |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
CN1998087B (zh) | 2004-03-12 | 2014-12-31 | 独立行政法人科学技术振兴机构 | 非晶形氧化物和薄膜晶体管 |
CN102176238B (zh) | 2004-04-09 | 2013-05-29 | 株式会社半导体能源研究所 | 限幅器以及采用限幅器的半导体器件 |
JP5041672B2 (ja) | 2004-04-09 | 2012-10-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
JP5053537B2 (ja) | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
RU2358354C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Светоизлучающее устройство |
EP2453480A2 (en) | 2004-11-10 | 2012-05-16 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
KR100911698B1 (ko) | 2004-11-10 | 2009-08-10 | 캐논 가부시끼가이샤 | 비정질 산화물을 사용한 전계 효과 트랜지스터 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI481024B (zh) | 2005-01-28 | 2015-04-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI472037B (zh) | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
TWI475667B (zh) * | 2005-03-28 | 2015-03-01 | Semiconductor Energy Lab | 記憶裝置和其製造方法 |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
EP1750276B1 (en) * | 2005-07-29 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2007053321A (ja) * | 2005-08-19 | 2007-03-01 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
EP1998374A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101667544B (zh) | 2005-11-15 | 2012-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
JP5121478B2 (ja) | 2008-01-31 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | 光センサー素子、撮像装置、電子機器、およびメモリー素子 |
JP5305696B2 (ja) | 2008-03-06 | 2013-10-02 | キヤノン株式会社 | 半導体素子の処理方法 |
KR101496148B1 (ko) * | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
JP2010021170A (ja) * | 2008-07-08 | 2010-01-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
US8822995B2 (en) * | 2008-07-24 | 2014-09-02 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
US8106400B2 (en) * | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101671544B1 (ko) * | 2008-11-21 | 2016-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 장치 및 전자 기기 |
US8191029B2 (en) * | 2008-12-12 | 2012-05-29 | Lsi Corporation | Timing error sampling generator, critical path monitor for hold and setup violations of an integrated circuit and a method of timing testing |
JP5781720B2 (ja) | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
TWI482226B (zh) * | 2008-12-26 | 2015-04-21 | Semiconductor Energy Lab | 具有包含氧化物半導體層之電晶體的主動矩陣顯示裝置 |
WO2011081000A1 (en) | 2009-12-28 | 2011-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
US8883556B2 (en) * | 2010-12-28 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2011
- 2011-12-16 JP JP2011275183A patent/JP5993141B2/ja not_active Expired - Fee Related
- 2011-12-19 TW TW100147128A patent/TWI525797B/zh not_active IP Right Cessation
- 2011-12-19 KR KR1020110137447A patent/KR101943650B1/ko active IP Right Grant
- 2011-12-20 US US13/331,645 patent/US8421081B2/en active Active
- 2011-12-28 CN CN201110447978.9A patent/CN102569362B/zh active Active
-
2016
- 2016-08-19 JP JP2016160985A patent/JP6267758B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102569362B (zh) | 2016-03-16 |
US20120161127A1 (en) | 2012-06-28 |
JP2012256830A (ja) | 2012-12-27 |
JP2016219836A (ja) | 2016-12-22 |
TWI525797B (zh) | 2016-03-11 |
KR20120089998A (ko) | 2012-08-16 |
JP5993141B2 (ja) | 2016-09-14 |
US8421081B2 (en) | 2013-04-16 |
CN102569362A (zh) | 2012-07-11 |
TW201246519A (en) | 2012-11-16 |
KR101943650B1 (ko) | 2019-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6267758B2 (ja) | 半導体装置 | |
JP6510588B2 (ja) | 半導体装置 | |
JP6415647B2 (ja) | 半導体装置 | |
JP6661697B2 (ja) | 半導体装置 | |
JP6503433B2 (ja) | 半導体装置 | |
JP6194148B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
JP2023138627A (ja) | メモリセル、メモリセルアレイ及び不揮発性メモリ | |
JP6082189B2 (ja) | 記憶装置及び信号処理回路 | |
TWI552273B (zh) | 半導體裝置及其驅動方法 | |
JP5723713B2 (ja) | 半導体装置 | |
US8675394B2 (en) | Semiconductor memory device with oxide semiconductor transistor | |
EP2416324A9 (en) | Semiconductor device and method for driving semiconductor device | |
TW201824273A (zh) | 儲存裝置 | |
TWI574382B (zh) | 半導體裝置 | |
US9698169B2 (en) | Semiconductor device and semiconductor memory device | |
JP5947101B2 (ja) | 回路 | |
US8674351B2 (en) | Semiconductor device and semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6267758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |