JP6262317B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6262317B2
JP6262317B2 JP2016231551A JP2016231551A JP6262317B2 JP 6262317 B2 JP6262317 B2 JP 6262317B2 JP 2016231551 A JP2016231551 A JP 2016231551A JP 2016231551 A JP2016231551 A JP 2016231551A JP 6262317 B2 JP6262317 B2 JP 6262317B2
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
layer
semiconductor layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016231551A
Other languages
English (en)
Other versions
JP2017085119A (ja
Inventor
小山　潤
潤 小山
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017085119A publication Critical patent/JP2017085119A/ja
Application granted granted Critical
Publication of JP6262317B2 publication Critical patent/JP6262317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current

Description

酸化物半導体を用いたトランジスタを有する表示装置に関する。
液晶表示装置に代表されるように、ガラス基板などの平板に形成される薄膜トランジスタ
（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）は、主にアモルファス
シリコン、又は多結晶シリコンなどの半導体材料を用いて作製される。アモルファスシリ
コンを用いたＴＦＴは、電界効果移動度が低いもののガラス基板の大面積化に対応するこ
とができ、一方、多結晶シリコンを用いたＴＦＴは、電界効果移動度が高いもののレーザ
アニールなどの結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しない
といった特性を有している。
これに対し、半導体材料として酸化物半導体を用いてＴＦＴを作製し、該ＴＦＴを電子デ
バイスや光デバイスに応用する技術が注目されている。例えば、半導体材料として酸化亜
鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いてＴＦＴを作製し、画像表示装置のスイ
ッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
酸化物半導体にチャネル形成領域を設けたＴＦＴは、アモルファスシリコンを用いたＴＦ
Ｔよりも高い電界効果移動度が得られている。酸化物半導体膜は、スパッタリング法など
によって３００℃以下の温度で膜形成が可能であり、酸化物半導体膜を用いたＴＦＴは、
多結晶シリコンを用いたＴＦＴよりも製造工程が簡単である。
このような酸化物半導体を用いてガラス基板、プラスチック基板などに形成されたＴＦＴ
は、液晶ディスプレイ、エレクトロルミネセンスディスプレイ（ＥＬディスプレイともい
う）、又は電子ペーパなどの表示装置への応用が期待されている。
上記酸化物半導体を用いたＴＦＴを表示装置に応用する場合、例えば画素部を構成するＴ
ＦＴや駆動回路を構成するＴＦＴに適用することができる。表示装置の駆動回路は、例え
ばシフトレジスタ回路、バッファ回路、などにより構成され、さらに、シフトレジスタ回
路及びバッファ回路は、論理回路により構成される。よって、論理回路を構成するＴＦＴ
に酸化物半導体を用いたＴＦＴを適用することにより、駆動回路の駆動速度を向上させる
ことができる。
上記表示装置では、製造段階又は動作時において、素子、電極、又は配線などに不要な電
荷が蓄積してしまうといった問題がある。例えばトランジスタの場合、このような電荷の
蓄積があると、寄生チャネルが発生し、リーク電流が流れてしまう。また、ボトムゲート
型トランジスタの場合には、半導体層におけるバックチャネル部（半導体層における上部
に設けられたソース電極及びドレイン電極の間の領域）の表面又は内部に電荷が蓄積し、
寄生チャネルが発生する場合もある。さらに、酸化物半導体は、半導体として比較的広い
バンドギャップを有し、トランジスタのチャネル形成層に用いた場合、オフ抵抗が高い。
そのため、酸化物半導体をチャネル形成層に用いたトランジスタは、不要な電荷が蓄積し
やすく、蓄積された電荷により寄生チャネルが発生し、リーク電流が生じやすい。よって
、駆動回路及び画素部において、所望の動作を行うためには、寄生チャネルの発生の原因
となる不要な電荷の蓄積が少ない方が好ましい。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様では、不要な電荷の蓄積を低減することを課題の一つとする。
本発明の一態様は、駆動回路と、信号線を介して駆動回路に電気的に接続された画素を含
む画素部を有し、信号線及び信号線に電気的に接続された素子、電極、又は配線に不要な
電荷が蓄積されている場合に選択的にオン状態にすることにより、蓄積された不要な電荷
を外部に放出させるスイッチング素子を有するものである。これにより、不要な電荷の蓄
積を低減させ、リーク電流の低減を図る。
本発明の一態様は、デプレッション型トランジスタである第１のトランジスタ及びエンハ
ンスメント型トランジスタである第２のトランジスタを有する論理回路を含む駆動回路と
、信号線と、信号線を介して駆動回路から画像データとなる信号が入力されることにより
、表示状態が制御される画素を含む画素部と、デプレッション型トランジスタであり、ゲ
ート、ソース、及びドレインを有し、ソース及びドレインの一方には、基準となる電圧が
与えられ、ソース及びドレインの他方が信号線に電気的に接続され、ゲートには、ゲート
信号が入力される第３のトランジスタと、を有し、第１のトランジスタ乃至第３のトラン
ジスタは、チャネル形成領域を有する酸化物半導体層を含む表示装置である。
本発明の一態様において、第１のトランジスタ乃至第３のトランジスタは、ゲート電極と
、ゲート電極の上に設けられたゲート絶縁層と、ゲート絶縁層の上に設けられた酸化物半
導体層の一部の上にそれぞれ設けられ、ソース電極又はドレイン電極としての機能を有す
る第１の導電層及び第２の導電層と、を含み、酸化物半導体層、第１の導電層及び第２の
導電層の上に設けられた酸化物絶縁層をさらに有してもよい。
本発明の一態様において、第１のトランジスタにおける酸化物半導体層の膜厚は、第２の
トランジスタにおける酸化物半導体層の膜厚よりも大きく、第３のトランジスタにおける
酸化物半導体層の膜厚は、第２のトランジスタにおける酸化物半導体層の膜厚よりも大き
くてもよい。
本発明の一態様において、酸化物絶縁層を挟んでチャネル形成領域の上に設けられた導電
層を有してもよい。
本発明の一態様により、不要な電荷が蓄積した場合に電荷を外部へ放出させることができ
る。よって、不要な電荷の蓄積を低減することができる。
実施の形態１における表示装置の構成の一例を示す図。 実施の形態２における表示装置の構造の一例を示す図。 図２に示す表示装置の等価回路を示す図。 実施の形態２における表示装置の構造の一例を示す図。 図２に示す表示装置の作製方法の一例を示す断面図。 図２に示す表示装置の作製方法の一例を示す断面図。 実施の形態２における表示装置の構造の一例を示す図。 実施の形態２における表示装置の構造の一例を示す図。 図７に示す表示装置の作製方法の一例を示す断面図。 実施の形態３における論理回路の回路構成の一例を示す回路図。 図１０に示す論理回路の動作の一例を示すタイミングチャート。 実施の形態４におけるシフトレジスタの回路構成の一例を示す回路図。 実施の形態４におけるＮＡＮＤ回路の回路構成の一例を示す回路図。 図１２に示すシフトレジスタの動作の一例を示すタイミングチャート。 実施の形態６における表示装置の構成を示すブロック図である。 実施の形態６に示す表示装置における駆動回路の構成を示すブロック図である。 実施の形態７における表示装置の画素の回路構成を示す回路図である。 実施の形態７における表示装置の画素の構造を示す図である。 実施の形態７における表示装置の画素の構造を示す図である。 実施の形態８における表示装置の画素の回路構成を示す回路図である。 実施の形態８における表示装置の画素の構造を示す断面図である。 実施の形態８における表示装置の構造を示す上面図及び断面図である。 実施の形態９における電子ペーパの構造を示す断面図である。 実施の形態９における電子ペーパを適用した電子機器を示す図である。 実施の形態１０における表示装置の構造を示す上面図及び断面図である。 実施の形態１１における電子機器を示す図である。 実施の形態１１における電子機器を示す図である。 実施の形態１１における電子機器を示す図である。 実施の形態１２における表示装置の構造の一例を示す図である。 実施の形態１３における表示装置の構造の一例を示す図である。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以
下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳
細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に
示す実施の形態の記載内容に限定して解釈されるものではないとする。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について説明する。
本実施の形態の表示装置の構成例について図１を用いて説明する。図１は本実施の形態に
おける表示装置の構成の一例を示す図である。
図１に示す表示装置は、駆動回路部１０１及び画素部１０２により構成され、さらに表示
装置は、信号線１０３を有する。
駆動回路部１０１は、駆動回路１１１と、トランジスタ１１２と、を有する。
駆動回路１１１は、表示装置の表示動作を制御する回路であり、例えば組み合わせ論理回
路を用いて構成される。組み合わせ論理回路としては、例えばインバータなどがあり、イ
ンバータは、例えばデプレッション型トランジスタ及びエンハンスメント型トランジスタ
を用いて構成される。
なお、デプレッション型トランジスタとは、Ｎチャネル型トランジスタの場合において閾
値電圧が負の値であり、Ｐチャネル型トランジスタの場合において閾値電圧が正の値であ
るトランジスタのことをいい、エンハンスメント型トランジスタとは、Ｎチャネル型トラ
ンジスタの場合において閾値電圧が正の値であり、Ｐチャネル型トランジスタの場合にお
いて閾値電圧が負の値であるトランジスタのことをいう。
トランジスタ１１２は、デプレッション型のトランジスタであり、ゲート、ソース、及び
ドレインを有する。
ゲートとは、ゲート電極及びゲート配線の一部又は全部のことをいう。ゲート配線とは、
少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続さ
せるための配線のことをいい、例えば表示装置における走査線もゲート配線に含まれる。
ソースとは、ソース領域、ソース電極、及びソース配線の一部又は全部のことをいう。ソ
ース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極と
は、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一
つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配
線のことをいい、例えば表示装置における信号線がソース電極に電気的に接続される場合
にはソース配線に信号線も含まれる。
ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部又は全部のことを
いう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ド
レイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線と
は、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に
接続させるための配線のことをいい、例えば表示装置における信号線がドレイン電極に電
気的に接続される場合にはドレイン配線に信号線も含まれる。
また、本書類（明細書、特許請求の範囲又は図面など）において、トランジスタのソース
とドレインは、トランジスタの構造や動作条件などによって互いに入れ替わるため、いず
れがソース又はドレインであるかを限定することが困難である。そこで、本書類（明細書
、特許請求の範囲又は図面など）においては、ソース及びドレインのいずれかから任意に
選択した一方をソース及びドレインの一方と表記し、他方の端子をソース及びドレインの
他方と表記する。
なお、一般的に電圧とは、２点間における電位の差（電位差ともいう）のことをいう。し
かし、電圧と電位の値は、いずれもボルト（Ｖ）で表されることがあるため、区別が困難
である。そこで、本願の書類（明細書及び特許請求の範囲）では、特に指定する場合を除
き、一点の電位及び基準となる電位（基準電位ともいう）との電位差を該一点の電圧とし
て用いる場合がある。
さらに、トランジスタ１１２は、ソース及びドレインの一方が信号線１０３に電気的に接
続され、ゲート電圧に応じてオン状態（ＯＮともいう）又はオフ状態（ＯＦＦともいう）
になる。ゲート電圧は、例えば図１に示すように別途走査線１０７を設け、トランジスタ
１１２のゲートが走査線１０７に電気的に接続された構成にし、走査線１０７を介してト
ランジスタ１１２のゲートにゲート信号が入力されることにより制御される。走査線１０
７を、例えば走査線駆動回路に電気的に接続させることにより、走査線１０７に印加され
る電圧を制御することができる。また、トランジスタ１１２のソース及びドレインの他方
は、接地されるか、所定の値の電圧（基準電圧またはＶｒｅｆともいう）が与えられる。
基準電圧は、例えば図１に示すように、別途基準電圧線１０８を設け、トランジスタ１１
２のソース及びドレインの他方が基準電圧線１０８に電気的に接続された構成にすること
により、トランジスタ１１２のソース及びドレインの他方に与えられる。トランジスタ１
１２は、オン状態又はオフ状態になることにより、非選択期間において、信号線１０３又
は信号線１０３に電気的に接続された他の素子、電極、若しくは配線などに電荷が蓄積さ
れていた場合、信号線１０３を介して蓄積された電荷を外部に放出させるためのスイッチ
ング素子としての機能を有する。
なお、図１に示す表示装置の構成に限定されず、トランジスタ１１２は、チャネル形成領
域を複数有するマルチゲート構造のトランジスタとすることができる。また、トランジス
タ１１２と同じ構造のトランジスタを複数並列接続で電気的に接続させた構造にすること
もできる。
画素部１０２は、画素１０４を有する。なお、画素部１０２は、行列方向に複数の画素１
０４が配置された構造であってもよい。行方向に複数の画素１０４が配置される場合には
、行方向の画素の数と同じ数の走査線を有し、列方向に複数の画素１０４が配置される場
合には、列方向の画素の数と同じ数の信号線を有する。また、信号線が列方向に複数ある
場合には、信号線毎にトランジスタ１１２が設けられ、各トランジスタ１１２のソース及
びドレインの一方が、対応する信号線に電気的に接続された構成とすることができる。
画素１０４は、信号線１０３を介して駆動回路１１１から画像データとなる信号が入力さ
れることにより、表示状態が制御される。画素１０４は、例えばトランジスタなどのスイ
ッチング素子と、スイッチング素子がオン状態又はオフ状態になることにより状態が制御
される液晶素子又は発光素子などの表示素子と、を有する構成とすることができる。画像
データが入力されるタイミングは、例えば図１に示すように別途走査線１０５を設けるこ
とにより、走査線１０５を介して入力される信号に応じて設定される。
なお、図１に示す表示装置では、駆動回路１１１に用いられるデプレッション型トランジ
スタ及びトランジスタ１１２として用いられるデプレッション型トランジスタを、同じ構
造にすることができ、例えばチャネル形成領域を有する酸化物半導体層を含む構造にする
ことができる。また、図１に示す表示装置では、駆動回路１１１に用いられるデプレッシ
ョン型トランジスタ及びトランジスタ１１２として用いられるデプレッション型トランジ
スタを同じ導電型のトランジスタにすることもできる。ただし、これに限定されず、例え
ばトランジスタ１１２を駆動回路１１１に用いられるトランジスタと異なる構造にするこ
ともできる。
また、駆動回路１１１に用いられるトランジスタ及びトランジスタ１１２としては、例え
ばボトムゲート型トランジスタを用いることができる。
また、トランジスタ１１２のチャネル幅を駆動回路１１１に用いられるトランジスタのチ
ャネル幅より広くしてもよい。トランジスタ１１２のチャネル幅を十分広くすることによ
り、不要な電荷の蓄積によるトランジスタ１１２のスイッチング動作への影響を低減させ
ることができる。
次に、図１に示す表示装置の動作の一例について説明する。なお、ここでは一例としてト
ランジスタ１１２をＮチャネル型トランジスタとし、走査線１０５及び走査線１０７を介
して入力される走査信号を、第１の電圧状態及び第２の電圧状態を有する２値のデジタル
信号とする。また、走査線１０５を介して入力される走査信号は、第１の電圧状態で電圧
Ｖ１（単にＶ１ともいう）となり、第２の電圧状態で電圧Ｖ２（単にＶ２ともいう）とな
るとする。また、走査線１０７を介して入力される走査信号は、第１の電圧状態で電圧Ｖ
２となり、第２の電圧状態で電圧Ｖ３（単にＶ３ともいう）となるとする。また、電圧Ｖ
１は、電圧Ｖ２よりも大きい電圧であり、電圧Ｖ３は、電圧Ｖ２よりも小さい電圧である
とし、電圧Ｖ２は接地電位とする。また、基準電圧線１０８には接地電位（Ｖｇｎｄとも
いう）が与えられるとする。
図１に示す表示装置の動作の一例は、画素１０４が選択されていない期間（非選択期間と
もいう）及び画素１０４が選択された期間（選択期間ともいう）に分けられる。また、行
列方向に画素１０４が複数配置された構成であるときは、全ての画素１０４が選択されて
いない期間を非選択期間とし、いずれかの画素１０４が選択された期間を選択期間とする
。
まず、非選択期間では、走査線１０５の電圧の値が電圧Ｖ２であり、走査線１０７の電圧
（Ｖ１０７ともいう）の値が電圧Ｖ２になる。
このとき、走査線１０７の電圧に応じてトランジスタ１１２がオン状態になることにより
、信号線１０３と基準電圧線１０８が導通状態となり、信号線１０３又は信号線１０３に
電気的に接続された素子、電極、若しくは配線に電荷が蓄積している場合には、蓄積され
た電荷が信号線１０３及びトランジスタ１１２を介して基準電圧線１０８に放出される。
次に、選択期間では、走査線１０５の電圧の値が電圧Ｖ１になり、走査線１０７の電圧の
値が電圧Ｖ３になる。
このとき、トランジスタ１１２がオフ状態になり、信号線１０３を介して駆動回路１１１
から画素１０４に画像データとなる信号が入力される。画像データとなる信号が入力され
た画素１０４は、入力された画像データに応じた表示状態になる。
また、複数の画素１０４が行列方向に配置された構成の場合も同様である。まず、非選択
期間では、各信号線１０３に電気的に接続された各トランジスタ１１２がオン状態になり
、各信号線１０３と基準電圧線１０８とを導通状態になることにより、各信号線１０３又
は各信号線１０３に電気的に接続された素子、電極、若しくは配線に電荷が蓄積されてい
る場合には、各信号線１０３及び各トランジスタ１１２を介して基準電圧線１０８を介し
て電荷が放出され、選択期間では、各トランジスタ１１２がオフ状態になり、走査線１０
５毎に順次画素１０４に画像データが入力され、画像データが入力された画素は、表示状
態になる。
また、非選択期間におけるトランジスタ１１２がオン状態になる動作を複数回行うことも
できる。例えばあるフレームでの選択期間と次のフレームでの選択期間の間に非選択期間
を設け、トランジスタ１１２をオン状態にすることもできる。
以上のように、本実施の形態の表示装置は、信号線に電気的に接続された素子、電極、又
は配線に電荷が蓄積した場合に、蓄積された電荷を信号線を介して基準電圧線に選択的に
放出させることができる。また、ボトムゲート型のトランジスタを用いて表示装置を構成
する場合には、バックチャネル部に電荷が蓄積した場合であっても、蓄積された電荷を信
号線を介して基準電圧線に放出させることもできる。これにより寄生チャネルの発生を抑
制し、リーク電流を低減することもできる。
また、不要に蓄積された電荷を放出させるためのトランジスタをデプレッション型トラン
ジスタにすることにより、電圧を印加せずにオン状態にすることができる。よって、表示
装置の非動作時において、不要に蓄積された電荷を放出させることができるため、表示動
作への影響を抑制することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である表示装置における駆動回路部の構造例について
説明する。
本実施の形態における駆動回路部の構造について図２を用いて説明する。図２は、本実施
の形態における駆動回路部の構造の一例を示す図であり、図２（Ａ）は上面図であり、図
２（Ｂ）は図２（Ａ）の線分Ｚ１−Ｚ２及び線分Ｚ３−Ｚ４における断面図である。
図２（Ａ）及び図２（Ｂ）に示す駆動回路部は、基板２０１の上に設けられたトランジス
タ２５１、トランジスタ２５２、及びトランジスタ２５３を有する。
トランジスタ２５１及びトランジスタ２５２は、図１に示す駆動回路１１１を構成する論
理回路に用いられる素子の一例であり、等価回路で表すと図３に示す構成となる。
トランジスタ２５１は、デプレッション型トランジスタであり、ソース及びドレインの一
方に高電源電圧（Ｖｄｄともいう）が与えられる。また、ゲートと、ソース及びドレイン
の他方とが電気的に接続（ダイオード接続ともいう）されている。
なお、図３に示すトランジスタ２５１は、ゲートと、ソース及びドレインの他方とが電気
的に接続（ダイオード接続ともいう）されている構成であるが、これに限定されない。例
えば、ゲートがトランジスタ２５１のソース及びドレインの一方に電気的に接続された構
成とすることもでき、また、ゲートを介して別の信号が入力される構成とすることもでき
る。
トランジスタ２５２は、エンハンスメント型のトランジスタであり、ゲートを介して信号
が入力され、ソース及びドレインの一方がトランジスタ２５１のソース及びドレインの他
方に電気的に接続され、ソース及びドレインの他方に低電源電圧（Ｖｓｓともいう）が与
えられる。低電源電圧は、例えば接地電位又は所定の電圧である。
なお、高電源電圧は、低電源電圧より相対的に値の高い電位であり、低電源電圧は、高電
源電圧より相対的に値の低い電位である。それぞれの値は、回路の仕様などにより適宜設
定されるため特に限定されない。例えば、Ｖｄｄの値がＶｓｓの値より大きい場合であっ
ても、必ずしも｜Ｖｄｄ｜の値が｜Ｖｓｓ｜より大きいことであるとは限らない。また、
Ｖｄｄの値がＶｓｓより大きい場合であっても、必ずしもＶｇｎｄの値は、Ｖｓｓの値以
上であるとも限らない。
例えば、入力信号（ＩＮともいう）としてハイ状態のデジタル信号がトランジスタ２５１
のゲートに入力されたとき、論理回路は、ロウ状態のデジタル信号を出力信号（ＯＵＴと
もいう）として出力し、ロウ状態のデジタル信号がトランジスタ２５１のゲートに入力さ
れたとき、論理回路はハイ状態のデジタル信号を出力信号として出力する。
また、トランジスタ２５３は、図１に示すトランジスタ１１２に相当するトランジスタで
ある。
さらに、各トランジスタの構造について説明する。トランジスタ２５１は、基板２０１の
上に設けられたゲート電極２１１ａと、ゲート電極２１１ａの上に設けられたゲート絶縁
層２０２と、ゲート絶縁層２０２を挟んでゲート電極２１１ａの上に設けられた酸化物半
導体層２２３ａと、酸化物半導体層２２３ａの一部の上にそれぞれ設けられた導電層２１
５ａ及び導電層２１５ｂと、を有する。
トランジスタ２５２は、基板２０１の上に設けられたゲート電極２１１ｂと、ゲート電極
２１１ｂの上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２を挟んでゲート電
極２１１ｂの上に設けられた酸化物半導体層２２３ｂと、酸化物半導体層２２３ｂの一部
の上にそれぞれ設けられた導電層２１５ｂ及び導電層２１５ｃと、を有する。
トランジスタ２５３は、基板２０１の上に設けられたゲート電極２１１ｃと、ゲート電極
２１１ｃの上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２を挟んでゲート電
極２１１ｃの上に設けられた酸化物半導体層２２３ｃと、酸化物半導体層２２３ｃの一部
の上にそれぞれ設けられた導電層２１５ｂ及び導電層２１５ｄと、を有する。
導電層２１５ａ乃至導電層２１５ｄは、それぞれソース電極又はドレイン電極としての機
能を有する。
酸化物半導体層２２３ａ乃至酸化物半導体層２２３ｃは、脱水化又は脱水素化処理が施さ
れているだけでなく、酸化物半導体層２２３ａ乃至酸化物半導体層２２３ｃに接して酸化
物絶縁層２０７が形成されている。上記酸化物半導体層をチャネル形成層に用いたトラン
ジスタは、長期間の使用や高負荷に伴うＶｔｈシフトが起こりにくいため、信頼性が高い
。
なお、酸化物絶縁層２０７の上に窒化物絶縁層を設けてもよい。窒化絶縁層は、酸化物絶
縁層２０７の下方に設けるゲート絶縁層２０２又は下地となる絶縁層と接する構成とする
ことが好ましく、基板の側面近傍からの水分や、水素イオンや、ＯＨ−などの不純物が侵
入することをブロックする。特に、酸化物絶縁層２０７の下方に設けるゲート絶縁層２０
２又は下地となる絶縁層を窒化珪素層とすると有効である。即ち、酸化物半導体層の下面
、上面、及び側面を囲むように窒化珪素層を設けると、表示装置の信頼性が向上する。
また、図２（Ａ）及び図２（Ｂ）に示す駆動回路部は、酸化物絶縁層２０７の上に平坦化
絶縁層２１６を有し、さらに酸化物絶縁層２０７及び平坦化絶縁層２１６を挟んで酸化物
半導体層２２３ａの上に導電層２１７ａを有し、酸化物絶縁層２０７及び平坦化絶縁層２
１６を挟んで酸化物半導体層２２３ｂの上に導電層２１７ｂを有し、酸化物絶縁層２０７
及び平坦化絶縁層２１６を挟んで酸化物半導体層２２３ｃの上に導電層２１７ｃを有する
。導電層２１７ａ乃至導電層２１７ｃは、それぞれ第２のゲート電極としての機能を有す
る。第２のゲート電圧を導電層２１７ａ乃至導電層２１７ｃに印加することにより、トラ
ンジスタ２５１乃至トランジスタ２５３の閾値電圧を制御することができる。
なお、平坦化絶縁層２１６は必ずしも設ける必要はない。平坦化絶縁層２１６を設けない
場合には、酸化物絶縁層２０７の上（窒化物絶縁層を有する場合には窒化物絶縁層の上）
に導電層２１７ａ乃至導電層２１７ｃを有する構造とすることもできる。
例えば、ソース電極の電圧以上になるように導電層２１７ａ乃至導電層２１７ｃのそれぞ
れに電圧を印加すると、トランジスタの閾値電圧は負の方向へシフトし、ソース電極の電
圧より低くなるように導電層２１７ａ乃至導電層２１７ｃのそれぞれに電圧を印加すると
、トランジスタの閾値電圧は正の方向へシフトする。
例えば、デプレッション型トランジスタの場合、第２のゲート電極の電圧をソース電極の
電圧より充分低くすると、閾値電圧を正の方向にシフトできる。これにより、第２のゲー
ト電極を用いて、デプレッション型トランジスタを選択的にエンハンスメント型トランジ
スタに変えることができる。
また、エンハンスメント型のトランジスタの場合、第２のゲート電極の電圧をソース電極
の電圧より充分高くすると、閾値電圧を負の方向にシフトできる。従って、第２のゲート
電極を用いて、エンハンスメント型トランジスタを選択的にデプレッション型トランジス
タに変えることができる。
また、エンハンスメント型のトランジスタの場合、第２のゲート電極の電圧をソース電極
の電圧より充分低くすると、閾値電圧をさらに正の方向にシフトできる。従って、第２の
ゲート電極に充分低い電圧を印加することで、ハイ状態の入力信号に関わらずオフ状態を
維持する特性に変えることができる。
以上のように、第２のゲート電極を有するトランジスタの閾値電圧は、第２のゲート電極
に印加する電圧により制御できる。これにより、例えば第２のゲート電極にそれぞれ第２
のゲート電圧を印加し、トランジスタ２５１をデプレッション型トランジスタにし、トラ
ンジスタ２５２をエンハンスメント型トランジスタにすることにより酸化物半導体を用い
たトランジスタで論理回路を提供することができ、また、トランジスタ２５３をデプレッ
ション型トランジスタにすることにより、信号線又は信号線に電気的に接続された素子、
電極、若しくは配線に不要な電荷が蓄積された場合に、蓄積された電荷を放出させるため
のデプレッション型トランジスタを提供することができる。また、酸化物半導体を用いた
トランジスタを用いた表示装置であっても、リーク電流を低減することができる。また、
ボトムゲート型のトランジスタを用いて表示装置を構成する場合には、バックチャネル部
に電荷が蓄積した場合であっても、蓄積された電荷を、信号線を介して基準電圧線に放出
させることもできる。これにより、寄生チャネルの発生を抑制し、リーク電流を低減する
こともできる。
なお、図２に示す駆動回路部では、トランジスタ２５１乃至トランジスタ２５３のそれぞ
れの上に導電層２１７ａ乃至導電層２１７ｃを設ける例について説明したが、これに限定
されない。例えば、エンハンスメント型トランジスタとして機能させるトランジスタの上
のみ又はデプレッション型トランジスタとして機能させるトランジスタの上のみに第２の
ゲート電極としての機能を有する導電層を設けることもできる。
また、本実施の形態の表示装置は、論理回路を構成する一つのトランジスタのゲート電極
と、他のトランジスタのソース電極又はドレイン電極とを直接接続させた構造とすること
もできる。例えば、ゲート絶縁層２０２に開口部を設けてトランジスタ２５１のゲート電
極２１１ａと、トランジスタ２５２の導電層２１５ｂとを接する構造とすることにより、
良好なコンタクトを得ることができ、接触抵抗を低減することができる。よって開口の数
の低減、開口の数の低減による占有面積の縮小を図ることができる。
また、本実施の形態の表示装置は、図４に示すように、トランジスタ２５１を酸化物半導
体層２２３ａ上に一対のバッファ層として機能する酸化物導電層２１４ａ及び酸化物導電
層２１４ｂが設けられ、酸化物導電層２１４ａ及び酸化物導電層２１４ｂに接するように
一対の電極である導電層２１５ａ及び導電層２１５ｂが設けられた構造とし、トランジス
タ２５２を酸化物半導体層２２３ｂ上に一対のバッファ層として機能する酸化物導電層２
１４ｃ及び酸化物導電層２１４ｄが設けられ、酸化物導電層２１４ｃ及び酸化物導電層２
１４ｄに接するように一対の電極である導電層２１５ｂ及び導電層２１５ｃが設けられた
構造とし、トランジスタ２５３を酸化物半導体層２２３ｃ上に一対のバッファ層として機
能する酸化物導電層２１４ｅ及び酸化物導電層２１４ｆが設けられ、酸化物導電層２１４
ｅ及び酸化物導電層２１４ｆに接するように一対の電極である導電層２１５ｂ及び導電層
２１５ｄが設けられた構造とすることもできる。
酸化物導電層２１４ａ及び酸化物導電層２１４ｂ、並びに酸化物導電層２１４ｃ及び酸化
物導電層２１４ｄは、酸化物半導体層２２３ａ並びに酸化物半導体層２２３ｂより高い導
電率を有しており、トランジスタ２５１並びにトランジスタ２５２のソース領域及びドレ
イン領域として機能する。
酸化物導電層２１４ａ乃至酸化物導電層２１４ｆを形成するために用いられる酸化物導電
膜としては、例えば可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−
Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ
−Ｓｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ
、膜厚は１ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタリング法を
用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い
、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（ｘ＞０）を含ませ、後の工程で行
う脱水化又は脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ま
しい。
また、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層及び酸化物導電層に用いる場合
、チャネル形成領域として機能する酸化物半導体層２２３ａ乃至酸化物半導体層２２３ｃ
と、ソース領域及びドレイン領域として機能する酸化物導電層２１４ａ乃至酸化物導電層
２１４ｆを異なる成膜条件によって、作り分けることができる。
例えば、スパッタリング法で成膜する場合、アルゴンガス中で成膜した酸化物半導体膜に
より形成した酸化物導電層２１４ａ乃至酸化物導電層２１４ｆは、Ｎ型の導電型を有し、
活性化エネルギー（ΔＥ）が０．０１ｅＶ以上０．１ｅＶ以下である。
なお、本実施の形態において、酸化物導電層２１４ａ乃至酸化物導電層２１４ｆは、Ｉｎ
−Ｇａ−Ｚｎ−Ｏ系膜であり、少なくともアモルファス成分を含んでいるものとする。ま
た、酸化物導電層２１４ａ乃至酸化物導電層２１４ｆの中に結晶粒（ナノクリスタルとも
いう）を含む場合がある。酸化物導電層２１４ａ乃至酸化物導電層２１４ｆ中の結晶粒は
、直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。
酸化物導電層２１４ａ乃至酸化物導電層２１４ｆは、必ずしも設ける必要はないが、チャ
ネル形成層として機能する酸化物半導体層２２３ａ乃至酸化物半導体層２２３ｃとソース
電極並びにドレイン電極として機能する導電層２１５ａ乃至導電層２１５ｄの間に酸化物
導電層２１４ａ乃至酸化物導電層２１４ｆを設けることにより、良好な電気的な接合が得
られ、トランジスタ２５１乃至トランジスタ２５３は安定な動作を行うことができる。ま
た高いドレイン電圧でも高い移動度を保持することもできる。
次に図２に示す駆動回路部の作製方法について図５及び図６を用いて説明する。図５及び
図６は、図２に示す駆動回路部の作製方法の一例を示す断面図である。
まず、基板２０１を準備し、基板２０１の上に導電膜を形成した後、第１のフォトリソグ
ラフィ工程によりゲート電極２１１ａ、ゲート電極２１１ｂ、及びゲート電極２１１ｃを
形成する（図５（Ａ）参照）。なお、形成されたゲート電極の端部はテーパ形状であるこ
とが好ましい。
基板２０１としては、絶縁表面を有し、少なくとも、後の加熱処理に耐えうる程度の耐熱
性を有していることが必要となる。基板２０１としては、例えばガラス基板などを用いる
ことができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な
耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いるこ
とが好ましい。
なお、上記のガラス基板に代えて、基板２０１としてセラミック基板、石英基板、サファ
イア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラス基板などを用い
ることができる。
また、下地膜となる絶縁膜を基板２０１とゲート電極２１１ａ乃至ゲート電極２１１ｃと
の間に設けてもよい。下地膜は、基板２０１からの不純物元素の拡散を防止する機能があ
り、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は
複数の膜による積層構造により形成することができる。
ゲート電極２１１ａ乃至ゲート電極２１１ｃを形成するための導電膜の材料としては、例
えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジ
ム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いることができ、
ゲート電極２１１ａ乃至ゲート電極２１１ｃを形成するための導電膜は、これらの材料の
いずれか一つ又は複数を含む膜の単層膜又は積層膜により形成することができる。
また、ゲート電極２１１ａ乃至ゲート電極２１１ｃを形成するための導電膜としては、例
えばチタン膜、該チタン膜上に設けられたアルミニウム膜、及び該アルミニウム膜上に設
けられたチタン膜の三層の積層膜、又はモリブデン膜、該モリブデン膜上に設けられたア
ルミニウム膜、及び該アルミニウム膜上に設けられたモリブデン膜の三層の積層膜を用い
ることが好ましい。勿論、金属導電膜として単層膜、２層の積層膜、又は４層以上の積層
膜を用いてもよい。また、導電膜として、チタン膜、アルミニウム膜及びチタン膜の積層
導電膜を用いた場合は、塩素ガスを用いたドライエッチング法でエッチングすることがで
きる。
次に、ゲート電極２１１ａ乃至ゲート電極２１１ｃの上にゲート絶縁層２０２を形成する
。
ゲート絶縁層２０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することが
できる。例えば、酸化窒化珪素層を形成する場合、成膜ガスとして、ＳｉＨ４、酸素及び
窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層２
０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎ
ｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上
３００ｎｍ以下の第２のゲート絶縁層の積層とする。また、ゲート絶縁層２０２として、
リン又はボロンがドープされたシリコンターゲット材を用いて成膜された酸化シリコン膜
を用いることにより不純物（水分や、水素イオンや、ＯＨ−など）の侵入を抑制すること
ができる。
本実施の形態では、プラズマＣＶＤ法により窒化珪素層である膜厚２００ｎｍ以下のゲー
ト絶縁層２０２を形成する。
次に、ゲート絶縁層２０２の上に膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成
する。酸化物半導体膜の形成後に脱水化又は脱水素化のための加熱処理を行っても酸化物
半導体膜を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くすることが好ましい。酸
化物半導体膜の膜厚を薄くすることで酸化物半導体膜の形成後に加熱処理した場合に、結
晶化してしまうのを抑制することができる。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層２０２の表面に付着している成膜
時に発生する粉状物質を除去することが好ましい。逆スパッタとは、ターゲット側に電圧
を印加せずに、アルゴン雰囲気下で基板近傍にＲＦ電源を用いて電圧を印加して基板にプ
ラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリ
ウム、酸素などを用いてもよい。
酸化物半導体膜としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−
Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系
、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により成膜す
る。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、
又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッタリング法によ
り形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以
上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害す
るＳｉＯｘ（ｘ＞０）を含ませてもよい。これにより、後の工程で行う脱水化又は脱水素
化のための加熱処理の際に、後に形成される酸化物半導体層が結晶化してしまうのを抑制
することができる。
酸化物半導体膜は、好ましくはＩｎを含有する酸化物半導体膜、さらに好ましくは、Ｉｎ
、及びＧａを含有する酸化物半導体膜である。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］を用いて、基板とターゲットの間
との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量
比率１００％）雰囲気下で酸化物半導体膜を成膜する。なお、パルス直流（ＤＣ）電源を
用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい
。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ター
ゲットを用いてスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。
スパッタリング法には、スパッタ用電源に高周波電源を用いるＲＦスパッタリング法、及
びスパッタ用電源に直流電源を用いるＤＣスパッタリング法があり、さらにパルスとして
バイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は、主に絶
縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は、主に金属導電膜を成膜する場
合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
次に、酸化物半導体膜を第２のフォトリソグラフィ工程により島状に加工し、酸化物半導
体層２２３ａ、酸化物半導体層２２３ｂ、及び酸化物半導体層２２３ｃを形成する（図５
（Ｂ）参照）。なお、第２のフォトリソグラフィ工程の後、酸化物半導体層２２３ａ乃至
酸化物半導体層２２３ｃを不活性ガス雰囲気（窒素、又はヘリウム、ネオン、アルゴン等
）下において加熱処理（４００℃以上であって７５０℃未満）を行い、層内に含まれる水
素及び水などの不純物を除去してもよい。
次に、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の加
熱処理の温度は、４００℃以上であって７５０℃未満、好ましくは４２５℃以上７５０℃
未満とする。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃以
下７５０℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは
、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気
下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の
再混入を防ぐ。本実施の形態では、酸化物半導体層の脱水化又は脱水素化を行う加熱温度
Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃
以上下がるまで同じ炉を用い窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、
ヘリウム、ネオン、アルゴン等下において脱水化又は脱水素化を行う。
なお、加熱処理装置は、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物とほとんど反応しな
い不活性気体が用いられる。
酸化物半導体層を４００℃以上７５０℃未満の温度で熱処理することで、酸化物半導体層
の脱水化、脱水素化が図られ、その後の水（Ｈ２Ｏ）の再含浸を防ぐことができる。
また、第１の加熱処理において、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、
水、水素などが含まれないことが好ましい。また、第１の加熱処理において、加熱処理装
置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．
９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１
ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、第１の加熱処理の条件又は酸化物半導体層の材料によっては、酸化物半導体層が結
晶化し、微結晶層又は多結晶層となる場合もある。例えば、結晶化率が９０％以上、又は
８０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の加熱処理の条件、
又は酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層とな
る場合もある。
酸化物半導体層は、第１の加熱処理後に酸素欠乏型となり、Ｎ型化し、低抵抗化する。第
１の加熱処理後の酸化物半導体層は、成膜直後の酸化物半導体層よりもキャリア濃度が高
まり、好ましくは１×１０１８／ｃｍ３以上のキャリア濃度を有する酸化物半導体層とな
る。
なお、ゲート電極２１１ａ乃至ゲート電極２１１ｃは、第１の加熱処理の条件、又はその
材料によっては、結晶化し、微結晶層又は多結晶層となる場合もある。例えば、ゲート電
極２１１ａ乃至ゲート電極２１１ｃとして、酸化インジウム酸化スズ合金層を用いる場合
は４５０℃１時間の第１の熱処理で結晶化し、ゲート電極２１１ａ乃至ゲート電極２１１
ｃとして、酸化珪素を含む酸化インジウム酸化スズ合金層を用いる場合は結晶化しない。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
次に、ゲート絶縁層２０２、及び酸化物半導体層２２３ａ乃至酸化物半導体層２２３ｃの
上にトランジスタのソース電極及びドレイン電極を形成するための導電膜を形成する。
導電膜としては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、から選ばれた元素、又は上
述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いる。導電膜は
、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。本実施
の形態では、チタン膜（膜厚１００ｎｍ）とアルミニウム膜（膜厚２００ｎｍ）とチタン
膜（膜厚１００ｎｍ）の３層構造の導電膜を形成する。また、Ｔｉ膜に変えて窒化チタン
膜を用いてもよい。
なお、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜
に持たせることが好ましい。例えばヒロック防止元素が添加されたアルミニウム合金や、
耐熱性導電膜と積層した導電膜を用いることが好ましい。なお、導電膜の成膜方法は、ス
パッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティ
ング法や、スプレー法を用いる。また、銀、金、銅などの導電性ナノペーストを用いてス
クリーン印刷法、インクジェット法などを用いて吐出し焼成して形成してもよい。
次に、第３のフォトリソグラフィ工程によりトランジスタのソース電極及びドレイン電極
を形成するための導電膜の上に、レジストマスク２３３ａ、レジストマスク２３３ｂ、レ
ジストマスク２３３ｃ、及びレジストマスク２３３ｄを形成し、レジストマスク２３３ａ
乃至レジストマスク２３３ｄを用いて上記導電膜の一部をエッチングして導電層２１５ａ
、導電層２１５ｂ、導電層２１５ｃ、及び導電層２１５ｄを形成する（図５（Ｃ）参照。
）。
また、第３のフォトリソグラフィ工程においては、酸化物半導体層上に接する導電膜のみ
を選択的に除去する。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層上に接する金属導
電膜のみを選択的に除去するためにアルカリ性のエッチャントとしてアンモニア過水（組
成の重量比として、過酸化水素：アンモニア：水＝５：２：２）などを用いると、金属導
電膜を選択的に除去し、酸化物半導体からなる酸化物半導体層を残存させることができる
。
また、エッチング条件にもよるが、第３のフォトリソグラフィ工程において酸化物半導体
層の露出領域がエッチングされる場合がある。その場合、ソース電極層とドレイン電極層
に挟まれる領域（導電層２１５ａと導電層２１５ｂに挟まれる領域）の酸化物半導体層は
、ゲート電極２１１ａ上でソース電極層が重なる領域の酸化物半導体層、又はドレイン電
極層が重なる領域の酸化物半導体層に比べ、膜厚が薄くなる。また、ソース電極層とドレ
イン電極層に挟まれる領域（導電層２１５ｂと導電層２１５ｃに挟まれる領域）の酸化物
半導体層は、ゲート電極２１１ｂ上でソース電極層が重なる領域の酸化物半導体層、又は
ドレイン電極層が重なる領域の酸化物半導体層に比べ、膜厚が薄くなる。また、ソース電
極層とドレイン電極層に挟まれる領域（導電層２１５ｂと導電層２１５ｄに挟まれる領域
）の酸化物半導体層は、ゲート電極２１１ｃ上でソース電極層が重なる領域の酸化物半導
体層、又はドレイン電極層が重なる領域の酸化物半導体層に比べ、膜厚が薄くなる。
次に、ゲート絶縁層２０２、酸化物半導体層２２３ａ、酸化物半導体層２２３ｂ、及び酸
化物半導体層２２３ｃ上に酸化物絶縁層２０７を形成する。この段階で、酸化物半導体層
２２３ａ乃至酸化物半導体層２２３ｃの一部は、酸化物絶縁層２０７と接する。なお、ゲ
ート絶縁層を挟んでゲート電極と重なる酸化物半導体層の領域がチャネル形成領域となる
。
酸化物絶縁層２０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化
物絶縁層に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
本実施の形態では、スパッタリング法を用いて酸化物絶縁層として酸化珪素膜を成膜する
。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃
とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰
囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下におい
て行うことができる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲットを
用いることができる。例えば、珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でス
パッタリング法により酸化珪素膜を形成することができる。酸化物半導体層２２３ａ乃至
酸化物半導体層２２３ｄに接して形成する酸化物絶縁層は、水分や、水素イオンや、ＯＨ
−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用
い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、又は酸化窒化アルミ
ニウムなどを用いる。なお、スパッタリング法で形成した酸化物絶縁層は特に緻密であり
、接する層へ不純物が拡散する現象を抑制する保護膜として単層であっても利用すること
ができる。また、リン（Ｐ）や硼素（Ｂ）をドープしたターゲットを用い、酸化物絶縁層
にリン（Ｐ）や硼素（Ｂ）を添加することもできる。
本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０
．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパル
スＤＣスパッタリング法により成膜する。膜厚は３００ｎｍとする。
なお、酸化物絶縁層２０７は、酸化物半導体層のチャネル形成領域となる領域上に接して
設けられ、チャネル保護層としての機能も有する。
次に、第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５
０℃以下）を不活性ガス雰囲気下、又は窒素ガス雰囲気下で行ってもよい。例えば、窒素
雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物
半導体層２２３ａ乃至酸化物半導体層２２３ｃの一部が酸化物絶縁層２０７と接した状態
で加熱され、また、酸化物半導体層２２３ａ乃至酸化物半導体層２２３ｃの他の一部が導
電層２１５ａ乃至導電層２１５ｄと接した状態で加熱される。
第１の加熱処理で低抵抗化された酸化物半導体層２２３ａ乃至酸化物半導体層２２３ｃが
酸化物絶縁層２０７と接した状態で第２の加熱処理が施されると、酸化物絶縁層２０７が
接した領域が酸素過剰な状態となる。その結果、酸化物半導体層２２３ａ乃至酸化物半導
体層２２３ｃの酸化物絶縁層２０７が接する領域から、酸化物半導体層２２３ａ乃至酸化
物半導体層２２３ｃの深さ方向に向けて、Ｉ型化（高抵抗化）する（図６（Ａ）参照）。
なお、第２の加熱処理を行うタイミングは、第３のフォトリソグラフィ工程の終了直後に
限定されず、第３のフォトリソグラフィ工程よりも後の工程であれば特に限定されない。
次に、酸化物絶縁層２０７の上に平坦化絶縁層２１６を形成する。平坦化絶縁層２１６と
しては、ポリイミド、アクリル、ポリイミドアミド、ベンゾシクロブテン、ポリアミド、
エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に
、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳ
Ｇ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁
膜を複数積層させることで、平坦化絶縁層を形成してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−
Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有して
いてもよい。
平坦化絶縁層２１６の形成法は、特に限定されず、その材料に応じて、スパッタリング法
、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、
スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコー
ター、ナイフコーター等を用いることができる。
次に、レジストマスクを除去した後、透光性を有する導電膜を成膜する。透光性を有する
導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（
Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを
用いて形成する。透光性を有する導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−
Ｏ系膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系膜や、窒素を含ませたＺｎ−Ｏ系膜や、窒素を含ませ
たＳｎ−Ｚｎ−Ｏ系膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系膜の亜鉛の組成比（
原子％）は、４７原子％以下とし、Ａｌ−Ｚｎ−Ｏ−Ｎ系膜中のアルミニウムの組成比（
原子％）より大きく、Ａｌ−Ｚｎ−Ｏ−Ｎ系膜中のアルミニウムの組成比（原子％）は、
Ａｌ−Ｚｎ−Ｏ−Ｎ系膜中の窒素の組成比（原子％）より大きい。このような材料のエッ
チング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生し
やすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ
３―ＺｎＯ）を用いてもよい。
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー
（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ
）を用いた分析により評価するものとする。
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して導電層２１７ａ乃至導電層２１７ｃを形成する（図６（Ｂ）参照
。）。
以上により駆動回路部を作製することができる。
図５及び図６を用いて説明する駆動回路部の作製方法では、同一工程により、駆動回路を
構成する論理回路におけるデプレッション型トランジスタ及びエンハンスメント型トラン
ジスタと、信号線又は信号線に電気的に接続された素子、電極、若しくは配線に不要な電
荷が蓄積された場合に、蓄積された電荷を放出するためのスイッチング素子であるデプレ
ッション型トランジスタを作製することができる。
なお、図５及び図６を用いて説明する駆動回路部の作製方法では、レジストマスクをイン
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォト
マスクを使用しないため、製造コストを低減できる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１に示す駆動回路部の他の構造例について説明する。
本実施の形態における駆動回路部の構造例について図７を用いて説明する。図７は、本実
施の形態における駆動回路部の構造の一例を示す図であり、図７（Ａ）は上面図であり、
図７（Ｂ）は図７（Ａ）の線分Ｚ１−Ｚ２及び線分Ｚ３−Ｚ４における断面図である。
図７（Ａ）及び図７（Ｂ）に示す駆動回路部は、図２（Ａ）及び図２（Ｂ）に示す駆動回
路部と同様に、基板２０１の上に設けられたトランジスタ２５１、トランジスタ２５２、
及びトランジスタ２５３を有する。
トランジスタ２５１及びトランジスタ２５２は、図１に示す駆動回路１１１を構成する論
理回路に用いられる素子の一例であり、等価回路で表すと図３に示す構成となるため、こ
こでは説明を省略する。また、トランジスタ２５３は、図１に示すトランジスタ１１２に
相当する。さらに各トランジスタの構造について説明する。
トランジスタ２５１は、基板２０１の上に設けられたゲート電極２１１ａと、ゲート電極
２１１ａの上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２を挟んでゲート電
極２１１ａの上に設けられた酸化物半導体層２４３ａと、酸化物半導体層２４３ａの上に
設けられた酸化物半導体層２６３ａと、酸化物半導体層２６３ａの一部の上にそれぞれ設
けられた導電層２１５ａ及び導電層２１５ｂと、を有する。
トランジスタ２５２は、基板２０１の上に設けられたゲート電極２１１ｂと、ゲート電極
２１１ｂの上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２を挟んでゲート電
極２１１ｂの上に設けられた酸化物半導体層２６３ｂと、酸化物半導体層２６３ｂの一部
の上にそれぞれ設けられた導電層２１５ｂ及び導電層２１５ｃと、を有する。
トランジスタ２５３は、基板２０１の上に設けられたゲート電極２１１ｃと、ゲート電極
２１１ｃの上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２を挟んでゲート電
極２１１ｃの上に設けられた酸化物半導体層２４３ｂと、酸化物半導体層２４３ｂの上に
設けられた酸化物半導体層２６３ｃと、酸化物半導体層２６３ｃの一部の上にそれぞれ設
けられた導電層２１５ｂ及び導電層２１５ｄと、を有する。
導電層２１５ａ乃至導電層２１５ｄは、それぞれソース電極又はドレイン電極としての機
能を有する。
酸化物半導体層２４３ａ及び酸化物半導体層２４３ｂ、並びに酸化物半導体層２６３ａ乃
至酸化物半導体層２６３ｃは、脱水化又は脱水素化処理が施されているだけでなく、酸化
物半導体層２６３ａ乃至酸化物半導体層２６３ｃに接して酸化物絶縁層２０７が形成され
ている。該酸化物半導体層をチャネル形成層に用いたトランジスタは、長期間の使用や高
負荷に伴うＶｔｈシフトが起こりにくいため、信頼性が高い。
なお、酸化物絶縁層２０７の上に窒化物絶縁層を設けてもよい。該窒化絶縁層は、酸化物
絶縁層２０７の下方に設けるゲート絶縁層２０２又は下地となる絶縁層と接する構成とす
ることが好ましく、基板の側面近傍からの水分や、水素イオンや、ＯＨ−などの不純物が
侵入することをブロックする。特に、酸化物絶縁層２０７と接するゲート絶縁層２０２又
は下地となる絶縁層を窒化珪素層とすると有効である。即ち、酸化物半導体層の下面、上
面、及び側面を囲むように窒化珪素層を設けると、表示装置の信頼性が向上する。
また、酸化物絶縁層２０７の上（上記窒化物絶縁層を設ける場合には窒化物絶縁層の上）
に平坦化絶縁層を設けることもできる。
また、酸化物絶縁層２０７の上（上記平坦化絶縁層を設けず、窒化絶縁層を設ける場合に
は窒化絶縁層の上、上記平坦化絶縁層を設ける場合には平坦化絶縁層の上）に酸化物絶縁
層２０７を挟んで酸化物半導体層２４３ａ及び酸化物半導体層２６３ａの上に第１の導電
層を有し、酸化物絶縁層２０７を挟んで酸化物半導体層２６３ｂの上に第２の導電層を有
し、酸化物絶縁層２０７を挟んで酸化物半導体層２４３ｂ及び酸化物半導体層２６３ｃの
上に第３の導電層を有する構造とすることもできる。第１の導電層乃至第３の導電層は、
それぞれ第２のゲート電極としての機能を有する。それぞれ同じ又は異なる値の第２のゲ
ート電圧を第１の導電層乃至第３の導電層に印加することにより、トランジスタ２５１乃
至トランジスタ２５３の閾値電圧を制御することができる。
また、トランジスタ２５１が有する酸化物半導体層（酸化物半導体層２４３ａ及び酸化物
半導体層２６３ａの積層）の厚さは、トランジスタ２５２が有する酸化物半導体層（酸化
物半導体層２６３ｂ）の厚さより大きい。また、トランジスタ２５３が有する酸化物半導
体層（酸化物半導体層２４３ｂ及び酸化物半導体層２６３ｃの積層）の厚さは、トランジ
スタ２５２が有する酸化物半導体層（酸化物半導体層２６３ｂ）の厚さより大きい。膜厚
が大きいほど、酸化物半導体層を完全に空乏化させてトランジスタをオフ状態にするのに
必要なゲート電極の負の電圧の絶対値が大きくなる。その結果、チャネル形成層に厚い酸
化物半導体層を用いたトランジスタはデプレッション型の挙動を示す。
図７（Ａ）及び図７（Ｂ）に一例として示すように、本実施の形態の表示装置は、酸化物
半導体層の膜厚を調整することにより、同一基板上にデプレッション型トランジスタ及び
エンハンスメント型トランジスタを含む駆動回路と、信号線又は信号線に電気的に接続さ
れた素子、電極若しくは配線に不要な電荷が蓄積された場合に、蓄積された電荷を放出さ
せるためのデプレッション型トランジスタと、を有する構造とすることができる。これに
より電荷の蓄積を低減することができる。また、ボトムゲート型のトランジスタを用いて
表示装置を構成する場合には、バックチャネル部に電荷が蓄積した場合であっても、蓄積
された電荷を信号線を介して基準電圧線に放出させることもできる。これにより寄生チャ
ネルの発生を抑制し、リーク電流を低減することもできる。
また、本実施の形態の表示装置は、図８に示すように、トランジスタ２５１を酸化物半導
体層２６３ａ上に、一対のバッファ層として機能する酸化物導電層２１４ａ及び酸化物導
電層２１４ｂが設けられ、酸化物導電層２１４ａ及び酸化物導電層２１４ｂに接するよう
に一対の電極である導電層２１５ａ及び導電層２１５ｂが設けられた構造とし、トランジ
スタ２５２を酸化物半導体層２６３ｂ上に一対のバッファ層として機能する酸化物導電層
２１４ｃ及び酸化物導電層２１４ｄが設けられ、酸化物導電層２１４ｃ及び酸化物導電層
２１４ｄに接するように一対の電極である導電層２１５ｂ及び導電層２１５ｃが設けられ
た構造とし、トランジスタ２５３を酸化物半導体層２６３ｃ上に一対のバッファ層として
機能する酸化物導電層２１４ｅ及び酸化物導電層２１４ｆが設けられ、酸化物導電層２１
４ｅ及び酸化物導電層２１４ｆに接するように一対の電極である導電層２１５ｂ及び導電
層２１５ｄが設けられた構造とすることもできる。
酸化物導電層２１４ａ乃至酸化物導電層２１４ｆのそれぞれは、酸化物半導体層２４３ａ
及び２４３ｂ、並びに酸化物半導体層２６３ａ乃至酸化物半導体層２６３ｃのそれぞれよ
り高い導電率を有しており、トランジスタ２５１、トランジスタ２５２、及びトランジス
タ２５３のソース領域及びドレイン領域として機能する。
酸化物導電層２１４ａ乃至酸化物導電層２１４ｆを形成するために用いられる酸化物導電
膜としては、例えば可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｏ系、
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇ
ａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ
−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ
、該酸化物導電膜の膜厚を１ｎｍ以上３００ｎｍ以下の範囲内とする。また、スパッタリ
ング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含む金属酸化物ターゲット
を用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（ｘ＞０）を含
ませ、後の工程で行う脱水化又は脱水素化のための加熱処理の際に結晶化してしまうのを
抑制することが好ましい。
また、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層及び酸化物導電層に用いる場合
、チャネル形成層として機能する酸化物半導体層２４３ａ及び酸化物半導体層２４３ｂ、
並びに酸化物半導体層２６３ａ乃至酸化物半導体層２６３ｃと、ソース領域及びドレイン
領域として機能する酸化物導電層２１４ａ乃至酸化物導電層２１４ｆを異なる成膜条件に
よって、作り分けることができる。
例えば、スパッタリング法で成膜する場合、アルゴンガス中で成膜した酸化物半導体膜で
形成した酸化物導電層２１４ａ乃至酸化物導電層２１４ｆは、Ｎ型の導電型であり、活性
化エネルギー（ΔＥ）が０．０１ｅＶ以上０．１ｅＶ以下である。
なお、本実施の形態において、酸化物導電層２１４ａ乃至酸化物導電層２１４ｆは、Ｉｎ
−Ｇａ−Ｚｎ−Ｏ系膜であり、少なくともアモルファス成分を含んでいるものとする。ま
た、酸化物導電層２１４ａ乃至酸化物導電層２１４ｆの中に結晶粒（ナノクリスタル）を
含む場合がある。このとき、酸化物導電層２１４ａ乃至酸化物導電層２１４ｆ中の結晶粒
（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。
酸化物導電層２１４ａ乃至酸化物導電層２１４ｆは、必ずしも設ける必要はないが、チャ
ネル形成層として機能する酸化物半導体層２４３ａ及び酸化物半導体層２４３ｂ、並びに
酸化物半導体層２６３ａ乃至酸化物半導体層２６３ｃとソース電極並びにドレイン電極と
して機能する導電層２１５ａ乃至導電層２１５ｄの間に酸化物導電層２１４ａ乃至酸化物
導電層２１４ｆを設けることにより、良好な電気的接合が得られ、トランジスタ２５１乃
至トランジスタ２５３は、安定な動作を行うことができる。また、高いドレイン電圧でも
高い移動度を保持することもできる。
次に、図７に示す駆動回路部の作製方法の一例について、図９を用いて説明する。図９は
、図７に示す駆動回路部の作製方法の一例を示す断面図である。
まず、図５（Ａ）に示す工程と同様に、基板２０１を準備し、基板２０１の上に導電膜を
形成した後、第１のフォトリソグラフィ工程により導電膜の一部の上にレジストマスクを
形成し、該レジストマスクを用いて導電膜をエッチングすることにより、ゲート電極２１
１ａ乃至ゲート電極２１１ｃを形成する。
次に、レジストマスクを除去し、ゲート電極２１１ａ乃至ゲート電極２１１ｃの上にゲー
ト絶縁層２０２を形成し、ゲート絶縁層２０２上に厚さが異なる酸化物半導体層を形成す
る。本実施の形態では、ゲート絶縁層２０２を挟んでゲート電極２１１ａの上に厚い酸化
物半導体層を形成し、ゲート絶縁層２０２を挟んでゲート電極２１１ｂの上に薄い酸化物
半導体層を形成し、ゲート絶縁層２０２を挟んでゲート電極２１１ｃの上に厚い酸化物半
導体層を形成する。なお、本実施の形態では、ゲート絶縁層２０２を挟んでゲート電極２
１１ａ及びゲート電極２１１ｃの上に厚い酸化物半導体層を形成する方法の一例として、
島状の酸化物半導体層上に酸化物半導体膜を重ねて成膜する方法について説明する。
まず、第１の酸化物半導体膜を成膜する。第１の酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−
Ｏ系膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、
Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ
系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる
。また、第１の酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気
下、又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッタリング法
により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量
％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻
害するＳｉＯｘ（ｘ＞０）を含ませ、後の工程で行う脱水化又は脱水素化のための加熱処
理の際に、後に形成される酸化物半導体層が結晶化してしまうのを抑制することが好まし
い。
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化は有効である。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板とターゲットの
間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流
量比率１００％）雰囲気下で酸化物半導体膜を成膜する。なお、パルス直流（ＤＣ）電源
を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好まし
い。本実施の形態では、第１の酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体ターゲットを用いてスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。
本実施の形態では、第１の酸化物半導体膜の厚さと第２の酸化物半導体膜と積層した合計
の膜厚が好ましくは５０ｎｍ以上１００ｎｍ以下となるように成膜する。なお、適用する
酸化物半導体材料により適切な厚さは異なり、材料に応じて適宜厚さを選択すればよい。
なお、第１の酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層２０２の表面に付着してい
る成膜時に発生する粉状物質を除去することが好ましい。逆スパッタとは、ターゲット側
に電圧を印加せずに、アルゴン雰囲気下で基板近傍にＲＦ電源を用いて電圧を印加して基
板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素
、ヘリウム、酸素などを用いてもよい。
次に、第２のフォトリソグラフィ工程により第１の酸化物半導体膜の一部の上にレジスト
マスクを形成し、該レジストマスクを用いて第１の酸化物半導体膜をエッチングすること
により、第１の酸化物半導体膜を島状に加工し、酸化物半導体層２４３ａ及び酸化物半導
体層２４３ｂを形成する（図９（Ａ）参照。）。なお、第２のフォトリソグラフィ工程の
後、酸化物半導体層２４３ａ及び酸化物半導体層２４３ｂを不活性ガス雰囲気（窒素、又
はヘリウム、ネオン、アルゴン等）下において加熱処理（４００℃以上であって７５０℃
未満）を行い、層内に含まれる水素及び水などの不純物を除去した後、第２の酸化物半導
体膜を成膜することが好ましい。
次に、レジストマスクを除去し、第２の酸化物半導体膜を成膜する。第２の酸化物半導体
膜としては、第１の酸化物半導体膜と同じ材料を用いることができる。本実施の形態では
、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。第２の酸化物半導体膜は好ましくは５ｎｍ以上
３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚さは異なり、材料
に応じて適宜厚さを選択すればよい。
ゲート電極２１１ａ上において、第２の酸化物半導体膜は、酸化物半導体層２４３ａ上に
積層され、厚い酸化物半導体層が形成される。一方、ゲート電極２１１ｂ上において、第
２の酸化物半導体膜は、ゲート絶縁層２０２に接して成膜されるため、膜厚が薄い酸化物
半導体層が形成される。また、ゲート電極２１１ｃ上において、第２の酸化物半導体膜は
、酸化物半導体層２４３ｂ上に積層され、厚い酸化物半導体層が形成される。
次に、第３のフォトリソグラフィ工程により第２の酸化物半導体膜の一部の上にレジスト
マスクを形成し、該レジストマスクを用いて第２の酸化物半導体膜をエッチングすること
により、第２の酸化物半導体膜を島状に加工する。ゲート電極２１１ａの上には、酸化物
半導体層２４３ａと酸化物半導体層２６３ａが積層された膜厚の大きい島状の酸化物半導
体層が形成され、ゲート電極２１１ｃの上には、酸化物半導体層２４３ｂと酸化物半導体
層２６３ｃが積層された膜厚の大きい島状の酸化物半導体層が形成される。また、ゲート
電極２１１ｂ上には、酸化物半導体層２６３ｃが形成される（図９（Ｂ）参照）。
次に、レジストマスクを除去し、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又
は脱水素化を行う第１の加熱処理の温度は、４００℃以上であって７５０℃未満、好まし
くは４２５℃以上７５０℃未満とする。なお、４２５℃以上７５０℃未満であれば熱処理
時間は１時間以下でよいが、４２５℃以下であれば加熱処理時間は、１時間よりも長時間
行うこととする。ここでは、加熱処理装置の一つである電気炉に上部に酸化物半導体層が
形成された基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行っ
た後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぐ。本実施の形
態では、酸化物半導体層の脱水化又は脱水素化を行う加熱温度Ｔから、再び水が入らない
ような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで同じ炉を用
い窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴ
ン等の希ガス雰囲気下において脱水化又は脱水素化を行う。
なお、加熱処理装置は、電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を
用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノ
ンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどの
ランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ
装置は、上記のランプから発する光による熱輻射、及びランプから発する光で気体を加熱
し、加熱された気体からの熱伝導によって、被処理物を加熱する装置である。気体には、
アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。また、ＬＲＴＡ装置、ＧＲＴＡ装置に、ランプだけでなく、抵抗発
熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えても
よい。
また、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに
、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又は
ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ま
しくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。
なお、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層が
結晶化し、微結晶層又は多結晶層となる場合もある。例えば、結晶化率が９０％以上、又
は８０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の加熱処理の条件
、又は酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層と
なる場合もある。
酸化物半導体層は、第１の加熱処理後に酸素欠乏型となり、Ｎ型化し、低抵抗化する。第
１の加熱処理後の酸化物半導体層は、成膜直後の酸化物半導体層よりもキャリア濃度が高
まり、好ましくは１×１０１８／ｃｍ３以上のキャリア濃度を有する酸化物半導体層とな
る。
なお、ゲート電極２１１ａ、ゲート電極２１１ｂ、及びゲート電極２１１ｃは、第１の加
熱処理の条件、又はその材料によっては、結晶化し、微結晶層又は多結晶層となる場合も
ある。例えば、ゲート電極２１１ａ、ゲート電極２１１ｂ、及びゲート電極２１１ｃとし
て、酸化インジウム酸化スズ合金層を用いる場合は４５０℃１時間の第１の熱処理で結晶
化し、ゲート電極２１１ａ、ゲート電極２１１ｂ、及びゲート電極２１１ｃとして、酸化
珪素を含む酸化インジウム酸化スズ合金膜を用いる場合は結晶化しない。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
次に、図５（Ｃ）に示す工程と同様にゲート絶縁層２０２、並びに酸化物半導体層２６３
ａ乃至酸化物半導体層２６３ｃの上にトランジスタのソース電極及びドレイン電極を形成
するための導電膜を形成し、第３のフォトリソグラフィ工程により導電膜の一部の上にレ
ジストマスクを形成し、導電膜をエッチングして導電層２１５ａ乃至導電層２１５ｄを形
成し、レジストマスクを除去し、ゲート絶縁層２０２、酸化物半導体層２６３ａ乃至酸化
物半導体層２６３ｃ上に酸化物絶縁層２０７を形成する。この段階で、酸化物半導体層２
６３ａ乃至酸化物半導体層２６３ｃの一部は、酸化物絶縁層２０７と接する。
なお、酸化物絶縁層２０７を形成した後に第２の加熱処理（好ましくは２００℃以上４０
０℃以下、例えば２５０℃以上３５０℃以下）を不活性ガス雰囲気下、又は窒素ガス雰囲
気下で行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う
。第２の加熱処理を行うと、酸化物半導体層２６３ａ乃至酸化物半導体層２６３ｃの一部
が酸化物絶縁層２０７と接した状態で加熱され、また、酸化物半導体層２６３ａ乃至酸化
物半導体層２６３ｃの他の一部が導電層２１５ａ乃至導電層２１５ｄと接した状態で加熱
される。
第１の加熱処理で低抵抗化された酸化物半導体層２６３ａ乃至酸化物半導体層２６３ｃが
酸化物絶縁層２０７と接した状態で第２の加熱処理が施されると、酸化物絶縁層２０７が
接した領域が酸素過剰な状態となる。その結果、図６（Ａ）と同様に酸化物半導体層２６
３ａ乃至酸化物半導体層２６３ｃの酸化物絶縁層２０７が接する領域から、酸化物半導体
層２６３ａ乃至酸化物半導体層２６３ｃの深さ方向に向けて、Ｉ型化（高抵抗化）する。
一方、酸化物半導体層２４３ａと酸化物半導体層２６３ａが積層された膜厚が大きい酸化
物半導体層及び酸化物半導体層２４３ｂと酸化物半導体層２６３ｃが積層された膜厚が大
きい酸化物半導体層においても、酸化物絶縁層２０７と接する界面からゲート絶縁層２０
２に向けて、Ｉ型化（高抵抗化）された領域が形成される。しかし、酸化物半導体層２４
３ａと酸化物半導体層２６３ａの積層及び酸化物半導体層２４３ｂと酸化物半導体層２６
３ｃの積層は膜厚が大きいため、ゲート絶縁層２０２と接する界面付近までＩ型化（高抵
抗化）が進まず、チャネル形成領域に低抵抗化されたままの領域を残した酸化物半導体層
となる。
このように、本実施の形態の駆動回路部におけるトランジスタは、高抵抗化（Ｉ型化）さ
れた領域が異なる酸化物半導体層をチャネル形成層に有する。その結果、それぞれのトラ
ンジスタは異なる動作特性を有することになる。
トランジスタ２５１は、厚い酸化物半導体層を有しており、チャネル形成層の一部に低抵
抗化されたままの酸化物半導体層が形成されているため、閾値電圧が負の値を示し、デプ
レッション型の挙動を示す。また、トランジスタ２５２は、薄い酸化物半導体層を有して
おり、チャネル形成層にＩ型化（高抵抗化）された酸化物半導体層が形成されているため
、閾値電圧が正の値を示し、エンハンスメント型の挙動を示す。また、トランジスタ２５
３は厚い酸化物半導体層を有しており、チャネル形成層の一部に低抵抗化されたままの酸
化物半導体層が形成されているため、閾値電圧が負の値を示し、デプレッション型の挙動
を示す。
なお、金属導電膜からなる導電層２１５ａ乃至導電層２１５ｄと、酸化物半導体層２４３
ａと酸化物半導体層２６３ａの積層又は酸化物半導体層２４３ｂと酸化物半導体層２６３
ｃの積層が接する領域に第２の加熱処理を行うと、該金属導電膜側に酸素が移動しやすく
なり、該酸化物半導体層はＮ型化する。また、酸化物半導体層が３０ｎｍ以上の厚さを有
する場合は、該金属導電膜との界面近傍がＮ型化するが、その下側はＩ型若しくはＮ−型
化した状態となる。
以上により図７に示す駆動回路部を作製することができる（図９（Ｃ）参照）。
図５及び図６を用いて説明する駆動回路部の作製方法では、同一工程により、駆動回路を
構成する論理回路におけるデプレッション型トランジスタ及びエンハンスメント型トラン
ジスタと、信号線又は信号線に電気的に接続された素子、電極、若しくは配線に不要な電
荷が蓄積された場合に、蓄積された電荷を放出させるためのデプレッション型トランジス
タを提供することができる。また、酸化物半導体を用いたトランジスタを用いた表示装置
であっても、リーク電流を低減することができる。
なお、図９を用いて説明する駆動回路部の作製方法では、レジストマスクをインクジェッ
ト法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを
使用しないため、製造コストを低減できる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様である表示装置における駆動回路に適用可能な順序論
理回路について説明する。
組み合わせ回路を用いた論理回路の回路構成について図１０を用いて説明する。図１０は
本実施の形態における論理回路の回路構成を示す回路図である。
図１０に示す論理回路は、トランジスタ６１１と、インバータ６１２１と、インバータ６
１２２と、インバータ６１２３と、トランジスタ６１３と、を有する。
トランジスタ６１１は、ゲートに第１のクロック信号（ＣＬ１ともいう）が入力され、ソ
ース及びドレインの一方に第１の信号が入力される。ソース及びドレインの一方に入力さ
れる信号を入力信号ともいい、入力信号の電圧をＶｉｎともいう。
インバータ６１２１は、入力端子がトランジスタ６１１のソース及びドレインの他方に電
気的に接続される。
インバータ６１２２は、入力端子がインバータ６１２１の出力端子に電気的に接続される
。
インバータ６１２３は、入力端子がインバータ６１２１の出力端子に電気的に接続され、
出力端子から第２の信号が出力される。インバータ６１２３が出力する信号を出力信号と
もいい、出力信号の電圧をＶｏｕｔともいう。
インバータ６１２１乃至インバータ６１２３には、それぞれ図３に示す論理回路を適用す
ることができる。
トランジスタ６１３は、ゲートに第２のクロック信号（ＣＬ２ともいう）が入力され、ソ
ース及びドレインの一方がトランジスタ６１１のソース及びドレインの他方に電気的に接
続され、ソース及びドレインの他方がインバータ６１２２の出力端子に電気的に接続され
る。
第１のクロック信号及び第２のクロック信号はハイ状態とロウ状態の２つの状態を有する
。このとき、ハイ状態又はハイ状態と同等の電圧をＶＨともいい、ロウ状態又はロウ状態
と同等の電圧をＶＬともいう。
また、第１のクロック信号及び第２のクロック信号は、位相が相反の関係であり、例えば
所定の期間において、第１のクロック信号がハイ状態のときには、第２のクロック信号は
ロウ状態であり、第１のクロック信号がロウ状態のときには、第２クロックの信号はハイ
状態である。
なお、本実施の形態では、トランジスタ６１１のゲートに第１のクロック信号が入力され
、トランジスタ６１３のゲートに第２のクロック信号が入力される場合について説明する
が、これに限定されず、トランジスタ６１１のゲートに第２のクロック信号が入力され、
トランジスタ６１３のゲートに第１のクロック信号が入力される構成とすることもできる
。
次に、図１０に示す論理回路の動作について図１１を用いて説明する。図１１は図１０に
示す論理回路の動作を示すタイミングチャート図である。
図１０に示す論理回路の動作は、主に４つの期間に分けられる。それぞれの期間について
以下に説明する。
まず、第１の期間では、図１１に示すように第１のクロック信号がハイ状態となり、第２
のクロック信号がロウ状態になることにより、トランジスタ６１１がオン状態になり、ト
ランジスタ６１３がオフ状態になる。さらに入力信号は、ハイ状態になり、入力信号の電
圧は、ＶＨになる。
このとき、トランジスタ６１１がオン状態であるため、ノード６１４の電圧（Ｖ６１４と
もいう）＝ＶＨになる。さらに、ノード６１４の電圧がインバータ６１２１の入力端子に
与えられるため、インバータ６１２１からＶＬの信号が出力され、ノード６１５の電圧（
Ｖ６１５ともいう）＝ＶＬになる。さらに、ノード６１５の電圧がインバータ６１２２の
入力端子に与えられるため、インバータ６１２２からＶＨの信号が出力されるが、トラン
ジスタ６１３がオフ状態のため、ノード６１４にはインバータ６１２２の出力信号の電圧
は与えられない。また、ノード６１５の電位はインバータ６１２３の入力端子にも与えら
れるため、インバータ６１２３からＶＨの信号が出力される。以上が第１の期間における
動作である。
次に、第２の期間では、図１１に示すように第１のクロック信号がロウ状態になり、第２
のクロック信号がハイ状態になることにより、トランジスタ６１１がオフ状態になり、ト
ランジスタ６１３がオン状態になる。さらに、入力信号がロウ状態になる。
このとき、トランジスタ６１１がオフ状態であるため、入力信号がロウ状態であってもＶ
６１４＝ＶＨのまま維持される。さらに、ノード６１４の電位がインバータ６１２１の入
力端子に与えられるため、インバータ６１２１からＶＬの信号が出力され、Ｖ６１５＝Ｖ
Ｌに維持される。さらに、ノード６１５の電位がインバータ６１２２の入力端子に与えら
れ、インバータ６１２２からＶＨの信号が出力され、さらにトランジスタ６１３がオン状
態のため、ノード６１４にインバータ６１２２の信号の電位が与えられる。また、ノード
６１５の電位がインバータ６１２３の入力端子にも与えられるため、インバータ６１２３
からＶＨの信号が出力される。以上が第２の期間における動作である。
次に、第３の期間では図１１に示すように第１のクロック信号がハイ状態になり、第２の
クロック信号がロウ状態になることにより、トランジスタ６１１がオン状態になり、トラ
ンジスタ６１３がオフ状態になる。さらにＶｉｎ＝ＶＬのままである。
このとき、トランジスタ６１１がオン状態であるため、Ｖ６１４＝ＶＬになる。さらにノ
ード６１４の電位がインバータ６１２１の入力端子に与えられるため、インバータ６１２
１からＶＨの信号が出力され、Ｖ６１５＝ＶＨになる。さらに、ノード６１５の電位がイ
ンバータ６１２２の入力端子に与えられるため、インバータ６１２２からＶＬの信号が出
力されるが、トランジスタ６１３がオフ状態のため、ノード６１４にはインバータ６１２
２の出力信号の電圧は与えられない。また、ノード６１５の電圧はインバータ６１２３の
入力端子にも与えられるため、インバータ６１２３からＶＬの信号が出力される。以上が
第３の期間における動作である。
次に、第４の期間では、図１１に示すように第１のクロック信号がロウ状態になり、第２
のクロック信号がハイ状態になることにより、トランジスタ６１１がオフ状態になり、ト
ランジスタ６１３がオン状態になる。さらにＶｉｎ＝ＶＬのままである。
このとき、トランジスタ６１１がオフ状態であるため、Ｖ６１４＝ＶＬのまま維持される
。さらに、Ｖ６１４＝ＶＬであるため、インバータ６１２１からＶＨの信号が出力され、
Ｖ６１５＝ＶＨに維持される。さらに、Ｖ６１５＝ＶＨであるため、インバータ６１２２
からＶＬの信号が出力され、さらにトランジスタ６１３がオン状態のため、ノード６１４
にインバータ６１２２の信号の電圧が与えられる。また、ノード６１５の電圧はインバー
タ６１２３の入力端子にも与えられるため、インバータ６１２３からＶＬの信号が出力さ
れる。以上が第４の期間における動作である。
上記動作により図１０に示す論理回路は、入力された信号の状態に基づいた出力信号を生
成することができる。
（実施の形態５）
本実施の形態では、本発明の一態様のシフトレジスタについて説明する。
本実施の形態におけるシフトレジスタは、順序論理回路を複数有し、複数の順序論理回路
が互いに直列接続で電気的に接続された構成である。具体的な構成について図１２を用い
て説明する。図１２は本実施の形態におけるシフトレジスタの構成を示す回路図である。
図１２に示すシフトレジスタは、論理回路３０１１と、論理回路３０１２と、論理回路３
０１３と、ＮＡＮＤ回路３１４０と、ＮＡＮＤ回路３１４１と、ＮＡＮＤ回路３１４２と
、ＮＡＮＤ回路３１４３と、を有する。なお、図１２において３つ（３段ともいう）の順
序論理回路を示すが、これに限定されず、２段以上であればよい。
図１２において、シフトレジスタを構成する論理回路は、例えば上記実施の形態４に示す
トランジスタ６１１及びトランジスタ６１３により構成される論理回路を含む構成とする
。
論理回路３０１１は、トランジスタ３１１１と、インバータ３１２１Ａと、インバータ３
１２２Ａと、インバータ３１２３Ａと、トランジスタ３１３１と、を有する。論理回路３
０１１では、トランジスタ３１１１のゲートに第１のクロック信号が入力され、トランジ
スタ３１３１のゲートに第２のクロック信号が入力される。
論理回路３０１２は、トランジスタ３１１２と、インバータ３１２１Ｂと、インバータ３
１２２Ｂと、インバータ３１２３Ｂと、トランジスタ３１３２と、を有する。また、論理
回路３０１２では、トランジスタ３１１２のゲートに第２のクロック信号が入力され、ト
ランジスタ３１３２のゲートに第１のクロック信号が入力される。
論理回路３０１３は、トランジスタ３１１３と、インバータ３１２１Ｃと、インバータ３
１２２Ｃと、インバータ３１２３Ｃと、トランジスタ３１３３と、を有する。また、論理
回路３０１３では、トランジスタ３１１３のゲートに第１のクロック信号が入力され、ト
ランジスタ３１３３のゲートに第２のクロック信号が入力される。
また、論理回路３０１１は、インバータ３１２３Ａの出力端子が論理回路３０１２におけ
るトランジスタ３１１２のソース及びドレインの一方に電気的に接続され、論理回路３０
１２は、インバータ３１２３Ｂの出力端子が論理回路３０１３におけるトランジスタ３１
１３のソース及びドレインの一方に電気的に接続される。
さらに、論理回路３０１１は、トランジスタ３１１１のソース及びドレインの一方がＮＡ
ＮＤ回路３１４０の第１の入力端子に電気的に接続され、インバータ３１２３Ａの出力端
子がＮＡＮＤ回路３１４０の第２の入力端子、及びＮＡＮＤ回路３１４１の第１の入力端
子に電気的に接続される。また、論理回路３０１２は、トランジスタ３１１２のソース及
びドレインの一方がＮＡＮＤ回路３１４０の第２の入力端子及びＮＡＮＤ回路３１４１の
第１の入力端子に電気的に接続され、インバータ３１２３Ｂの出力端子がＮＡＮＤ回路３
１４１の第２の入力端子、及びＮＡＮＤ回路３１４２の第１の入力端子に電気的に接続さ
れる。また、論理回路３０１３は、トランジスタ３１１３のソース及びドレインの一方が
ＮＡＮＤ回路３１４１の第２の入力端子及びＮＡＮＤ回路３１４２の第１の入力端子に電
気的に接続され、インバータ３１２３Ｃの出力端子がＮＡＮＤ回路３１４２の第２の入力
端子、及びＮＡＮＤ回路３１４３の第１の入力端子に電気的に接続される。なお、論理回
路３０１１におけるトランジスタ３１１１のソース及びドレインの一方並びにＮＡＮＤ回
路３１４０の第１の入力端子の接続箇所をノード３１６ともいう。
ＮＡＮＤ回路３１４０乃至ＮＡＮＤ回路３１４３は、すべて論理回路を構成するトランジ
スタと同一導電型のトランジスタを用いて構成することができる。同一導電型のトランジ
スタを用いて構成することにより、論理回路と同一工程で形成することができ、作製が容
易になる。同一導電型のトランジスタを用いたＮＡＮＤ回路の回路構成について図１３を
用いて説明する。図１３は本実施の形態におけるＮＡＮＤ回路の回路構成を回路図である
。
図１３に示すＮＡＮＤ回路は、トランジスタ３２１と、トランジスタ３２２と、トランジ
スタ３２３と、を有する。
トランジスタ３２１は、デプレッション型トランジスタであり、ソース及びドレインの一
方が電源線３２５に電気的に接続され、ソース及びドレインの一方に高電源電圧が与えら
れ、ゲートとソース及びドレインの他方とが電気的に接続される。
トランジスタ３２２は、エンハンスメント型トランジスタであり、ソース及びドレインの
一方がトランジスタ３２１のソース及びドレインの他方に電気的に接続される。
トランジスタ３２３は、エンハンスメント型のトランジスタであり、ソース及びドレイン
の一方がトランジスタ３２２のソース及びドレインの他方に電気的に接続され、ソース及
びドレインの他方が電源線３２４に電気的に接続され、ソース及びドレインの他方に低電
源電圧が与えられる。
本実施の形態における論理回路では、第１の入力信号がトランジスタ３２３のゲートに入
力され、第２の入力信号がトランジスタ３２２のゲートに入力され、トランジスタ３２１
とトランジスタ３２２とのノード３２６の電圧（Ｖ３２６ともいう）が出力信号として出
力される。
次に、図１３に示すＮＡＮＤ回路の動作について説明する。
図１３に示すＮＡＮＤ回路の動作は、第１の入力信号の電圧（Ｖｉｎ１ともいう）及び第
２の入力信号の電圧（Ｖｉｎ２）の少なくとも一つ又は全部がロウ電圧であるか、第１の
入力信号の電圧及び第２の入力信号の電圧がハイ電圧であるかによって２種類に分けるこ
とができる。それぞれの場合について説明する。なお、本実施の形態では、一例としてロ
ウ状態のときが０のデータであり、ハイ状態のときが１のデータであるとして説明するが
、これに限定されずロウ状態のときが１のデータとし、ハイ状態のときが０のデータとす
ることもできる。
まず、Ｖｉｎ１＝ＶＨ且つＶｉｎ２＝ＶＬ、Ｖｉｎ１＝ＶＬ且つＶｉｎ２＝ＶＨ、及びＶ
ｉｎ１＝ＶＬ且つＶｉｎ２＝ＶＬの場合、トランジスタ３２２及びトランジスタ３２３の
一方又は両方がオフ状態になり、トランジスタ３２２及びトランジスタ３２３の抵抗値（
Ｒ３２２＋Ｒ３２３ともいう）がトランジスタ３２１の抵抗値（Ｒ３２１ともいう）より
高くなる、すなわちＲ３２２＋Ｒ３２３＞Ｒ３２１となるため、Ｖ３２６＝ＶＨとなり、
出力信号の電圧（Ｖｏｕｔともいう）＝ＶＨとなる。
また、Ｖｉｎ１＝ＶＨ且つＶｉｎ２＝ＶＨの場合、トランジスタ３２１及びトランジスタ
３２２がオン状態になり、Ｒ３２２＋Ｒ３２３＜Ｒ３２１となるため、Ｖ３２６＝ＶＬと
なり、Ｖｏｕｔ＝ＶＬとなる。以上が図１３に示すＮＡＮＤ回路の動作である。
上記のように、ＮＡＮＤ回路を同一導電型のトランジスタにより構成することにより、他
の論理回路と同一工程で作製することができる。また、図１３の構成に限定されず、同じ
機能を有するのであれば他の回路構成であっても適用することができる。
次に、図１２に示すシフトレジスタの動作の一例について図１４を用いて説明する。図１
４は、図１２に示すシフトレジスタの動作を示すタイミングチャート図である。
本実施の形態におけるシフトレジスタの動作は、図１４に示すように１０個の期間に分け
られる。第１の期間において論理回路３０１１の入力信号の電圧ＶｉｎがＶＨになり、第
２の期間から第３の期間にかけて論理回路３０１１と論理回路３０１２とのノード３１７
１の電圧（Ｖ３１７１ともいう）がＶＨからＶＬに変化する。さらに、第３の期間及び第
４の期間においてＮＡＮＤ回路３１４０の出力信号の電圧はＶＨになる。
論理回路３０１２は、第４の期間から第５の期間にかけて入力信号（論理回路３０１１の
出力信号）がＶＬからＶＨに変化し、第５の期間から第６の期間にかけて論理回路３０１
２と論理回路３０１３とのノード３１７２の電圧（Ｖ３１７２ともいう）がＶＨからＶＬ
に変化する。第６の期間及び第７の期間においてＮＡＮＤ回路３１４１の出力信号の電圧
がＶＨになる。
論理回路３０１３は、第７の期間から第８の期間にかけて入力信号（論理回路３０１２の
出力信号）がＶＬからＶＨに変化し、第８の期間から第９の期間にかけて論理回路３０１
３と次段の論理回路とのノード３１７３の電圧（Ｖ３１７３ともいう）がＶＨからＶＬに
変化する。第９の期間及び第１０の期間においてＮＡＮＤ回路３１４２の出力信号の電圧
がＶＨになる。
論理回路３０１３の出力端子に別の論理回路が接続されていた場合、別の論理回路は、上
記のように、ある期間において入力信号がＶＬからＶＨに変化し、別のある期間において
出力信号がＶＨに変化する。さらに別の論理回路の出力信号がＶＬである期間においてＮ
ＡＮＤ回路３１４３の出力信号の電圧がＶＨになる。
上記のように酸化物半導体を用いたＴＦＴを具備する論理回路を用いてシフトレジスタを
構成することができる。また、酸化物半導体を用いたＴＦＴは従来のアモルファスシリコ
ンを用いたＴＦＴより移動度が高いため、シフトレジスタに酸化物半導体を用いたＴＦＴ
を適用することによりシフトレジスタを高速駆動させることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様である表示装置の他の構成例について説明する。
本発明の一態様である表示装置は、例えば液晶表示装置やエレクトロルミネセンス表示装
置など、様々な表示装置にすることができる。本実施の形態における表示装置の構成につ
いて図１５を用いて説明する。図１５は本実施の形態における表示装置の構成を示すブロ
ック図である。
図１５に示すように、本実施の形態における表示装置は、画素部７０１と、走査線駆動回
路７０２と、信号線駆動回路７０３と、を有する。
画素部７０１は、複数の画素７０４を有するドットマトリクス構造であり、具体的には、
複数の画素７０４は、行列方向に複数配置されている。それぞれの画素７０４は、走査線
を介して走査線駆動回路７０２に電気的に接続され、信号線を介して信号線駆動回路７０
３に電気的に接続される。なお、図１５において、走査線及び信号線については便宜のた
め省略するが、例えば走査線は、図１に示す走査線１０５に相当し、信号線は、図１に示
す信号線１０３に相当する。また、図１に示す走査線１０７も画素に電気的に接続された
走査線と同じ走査線駆動回路により制御することもできる。
走査線駆動回路７０２は、データ信号を入力する画素７０４を選択する回路であり、走査
線を介して選択信号を画素７０４に出力する。
信号線駆動回路７０３は、画素７０４に書き込むデータを信号として出力する回路であり
、信号線を介して走査線駆動回路７０２により選択された画素７０４に画素データを信号
として出力する。また、本実施の形態の表示装置は、図１に示すトランジスタ１１２と同
様に信号線に電気的に接続され、オン状態となることにより、信号線と基準電圧線とを導
通状態にさせるためのトランジスタを有する。
画素７０４は、少なくとも表示素子とスイッチング素子とにより構成される。表示素子と
しては、例えば液晶素子やＥＬ素子などの発光素子を適用することができ、スイッチング
素子としては例えばトランジスタなどを適用することができる。
次に、走査線駆動回路７０２及び信号線駆動回路７０３の構成例について図１６を用いて
説明する。図１６は駆動回路の構成を示すブロック図であり、図１６（Ａ）は走査線駆動
回路の構成を示すブロック図であり、図１６（Ｂ）は信号線駆動回路の構成を示すブロッ
ク図である。
まず走査線駆動回路７０２は、図１６（Ａ）に示すように、シフトレジスタ９００、レベ
ルシフタ９０１、バッファ９０２と、を有する。
シフトレジスタ９００にはゲートスタートパルス（ＧＳＰ）、ゲートクロック信号（ＧＣ
Ｋ）などの信号が入力され、各順序論理回路において順次選択信号が出力される。また、
シフトレジスタ９００に上記実施の形態２に示したシフトレジスタを適用することができ
る。
また、信号線駆動回路７０３は、図１６（Ｂ）に示すように、シフトレジスタ９０３、第
１のラッチ回路９０４、第２のラッチ回路９０５、レベルシフタ９０６、バッファ９０７
と、を有する。
シフトレジスタ９０３には、スタートパルス（ＳＳＰ）などの信号が入力され、各順序論
理回路において順次選択信号が出力される。
第１のラッチ回路９０４にはデータ信号が入力される。第１のラッチ回路は、例えば上記
実施の形態に示した論理回路のいずれか一つ又は複数用いて構成することができる。
バッファ９０７は、信号を増幅させる機能を有し、オペアンプなどを有する。バッファ９
０７は、例えば上記実施の形態に示した論理回路のいずれか一つ又は複数用いて構成する
ことができる。
第２のラッチ回路９０５にはラッチ（ＬＡＴ）信号を一時保持することができ、保持され
たラッチ信号を一斉に図１５における画素部７０１に出力させる。これを線順次駆動と呼
ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第２のラッチ回路
９０５は不要とすることができる。また、第２のラッチ回路９０５は、例えば上記実施の
形態に示した論理回路のいずれか一つ又は複数用いて構成することができる。
次に図１５に示す表示装置の動作について説明する。
まず走査線駆動回路７０２で走査線が選択され、選択された走査線に接続された画素７０
４は、走査線駆動回路７０２から入力される信号により、信号線を介して信号線駆動回路
７０３からデータ信号が出力される。これにより選択された走査線に接続された画素７０
４は、データの書き込みが行われ表示状態になる。また、走査線の数が複数の場合には、
走査線駆動回路７０２により順次走査線が選択され、すべての画素７０４においてデータ
書き込みが行われる。以上が本実施の形態における表示装置の動作である。
図１５に示す表示装置の各回路は、すべて同一基板上に設けることもでき、また、同一の
導電型のトランジスタにより構成することができる。同一基板上に設けることにより小型
化することができ、同一の導電型のトランジスタで構成することにより工程を簡略化する
ことができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、上記実施の形態６に示した表示装置の一例として液晶表示装置につい
て説明する。
本実施の形態における表示装置の画素の回路構成例について図１７を用いて説明する。図
１７は、本実施の形態における表示装置の画素の回路構成を示す回路図である。
図１７に示すように、画素は、トランジスタ８２１と、液晶素子８２２と、容量素子８２
３と、を有する。
トランジスタ８２１は、選択スイッチとして機能し、ゲートが走査線８０４に電気的に接
続され、ソース及びドレインの一方が信号線８０５に電気的に接続される。
液晶素子８２２は、第１端子及び第２端子を有し、第１端子がトランジスタ８２１のソー
ス及びドレインの他方に電気的に接続され、第２端子に接地電位又は一定の値の電圧が与
えられる。液晶素子８２２は、第１端子の一部又は全部となる第１の電極と、第２端子の
一部又は全部となる第２の電極と、第１の電極と第２の電極の間に電圧が印加されること
により透過率が変化する液晶分子を有する層（液晶層という）により構成される。
容量素子８２３は、第１端子及び第２端子を有し、第１端子がトランジスタ８２１のソー
ス及びドレインの他方に電気的に接続され、第２端子に接地電位又は一定の値の電圧が与
えられる。容量素子８２３は、第１端子の一部又は全部となる第１の電極と、第２端子の
一部又は全部となる第２の電極と、誘電体層により構成される。容量素子８２３は、画素
の保持容量としての機能を有する。なお、容量素子８２３は必ずしも設ける必要はないが
、容量素子８２３を設けることにより、トランジスタ８２１のリーク電流による影響を抑
制することができる。
なお、本実施の形態における表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モ
ード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ
Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉ
ｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ
ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍ
ｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌ
ｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μ
ｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
次に、図１７に示す画素の動作について説明する。
まず、データが書き込まれる画素が選択され、選択された画素は、走査線８０４から入力
される信号によりトランジスタ８２１がオン状態になる。
このとき、信号線８０５からのデータ信号がトランジスタ８２１を介して入力され、液晶
素子８２２の第１端子の電圧はデータ信号の電圧となり、液晶素子８２２は第１端子と第
２端子の間に印加される電圧に応じた透過率に設定される。データ書き込み後、走査線８
０４から入力される信号によりトランジスタ８２１がオフ状態になり、液晶素子８２２は
表示期間の間設定された透過率を維持し、表示状態となる。上記動作を走査線８０４毎に
順次行い、すべての画素において上記動作が行われる。以上が画素の動作である。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、又は
動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒
表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直同期周波数を１．５倍好ましくは２倍以上にすることで応答速度を改善
する、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源又は複数のＥＬ光源などを用いて面光源を構成し、面光源を構成してい
る各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として
、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複
数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤ
の発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯す
ることができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には
、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
次に上記画素を含む本実施の形態における表示装置の構造について図１８を用いて説明す
る。図１８は本実施の形態における表示装置の画素の構造を示す図であり、図１８（Ａ）
は上面図であり、図１８（Ｂ）は断面図である。なお、図１８（Ａ）におけるＡ１−Ａ２
、Ｂ１−Ｂ２の点線は、図１８（Ｂ）における断面Ａ１−Ａ２、断面Ｂ１−Ｂ２に相当す
る。
図１８（Ａ）及び図１８（Ｂ）に示すように、本実施の形態における表示装置は、Ａ１−
Ａ２の断面において、基板２０００上にゲート電極２００１と、ゲート電極２００１上に
設けられた絶縁膜２００２と、絶縁膜２００２上に設けられた酸化物半導体層２００３と
、酸化物半導体層２００３上に設けられた一対の電極２００５ａ及び電極２００５ｂと、
電極２００５ａ、電極２００５ｂ、及び酸化物半導体層２００３上に設けられた酸化物絶
縁層２００７と、酸化物絶縁層２００７に設けられた開口部を介して電極２００５ｂに接
する電極２０２０と、を有する。
また、Ｂ１−Ｂ２の断面において、基板２０００上に電極２００８と、電極２００８上に
絶縁膜２００２と、絶縁膜２００２上に設けられた酸化物絶縁層２００７と、酸化物絶縁
層２００７上に設けられた電極２０２０と、を有する。
電極２０２２及び電極２０２９と、電極２０２３、電極２０２４、及び電極２０２８とは
ＦＰＣに接続するための電極又は配線となる。
本実施の形態に用いるトランジスタは、例えば図２に示すトランジスタ２５２を用いるこ
とができるため、ここでは詳細な説明は省略する。
電極２０２０、電極２０２２、及び電極２０２８は、酸化インジウム（Ｉｎ２Ｏ３）や酸
化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などを用いてス
パッタリング法や真空蒸着法などにより形成される。このような材料のエッチング処理は
塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、
エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）
を用いてもよい。
また、図１９（Ａ１）、図１９（Ａ２）は、ゲート配線端子部の上面図及び断面図をそれ
ぞれ図示している。図１９（Ａ１）は図１９（Ａ２）中のＣ１−Ｃ２線に沿った断面図に
相当する。図１９（Ａ１）において、保護絶縁膜２０５４上に形成される透明導電膜２０
５５は、入力端子として機能する接続用の端子電極である。また、図１９（Ａ１）におい
て、端子部では、ゲート配線と同じ材料で形成される第１の端子２０５１と、ソース配線
と同じ材料で形成される接続電極２０５３とがゲート絶縁層２０５２を介して重なり透明
導電膜２０５５を介して導通している。また、接続電極２０５３は、保護絶縁膜２０５４
を貫通して設けられたコンタクトホールにより透明導電膜２０５５と電気的に接続してい
る。
また、図１９（Ｂ１）、及び図１９（Ｂ２）は、ソース配線端子部の上面図及び断面図を
それぞれ図示している。また、図１９（Ｂ１）は図１９（Ｂ２）中のＣ３−Ｃ４線に沿っ
た断面図に相当する。図１９（Ｂ１）において、保護絶縁膜２０５４上に形成される透明
導電膜２０５５は、入力端子として機能する接続用の端子電極である。また、図１９（Ｂ
１）において、端子部では、ゲート配線と同じ材料で形成される電極２０５６が、ソース
配線と電気的に接続される第２の端子２０５０の下方にゲート絶縁層２０５２を介して重
なる。電極２０５６は、第２の端子２０５０とは電気的に接続しておらず、電極２０５６
を第２の端子２０５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定す
れば、ノイズ対策のための容量又は静電気対策のための容量を形成することができる。ま
た、第２の端子２０５０は、保護絶縁膜２０５４を貫通して設けられたコンタクトホール
により透明導電膜２０５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければよいものとし、実施者が適宣決定すればよい。
こうしてボトムゲート型のＮチャネル型ＴＦＴであるＴＦＴを有する画素ＴＦＴ部、保持
容量素子を完成させることができる。そして、これらを個々の画素に対応してマトリクス
状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製する
ための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブ
マトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
本実施の形態で得られるＮチャネル型のトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜をチ
ャネル形成層に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせ
ることができる。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電圧、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
圧、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
ゲート線駆動回路又はソース線駆動回路を、酸化物半導体を用いたＴＦＴで形成すること
により、製造コストを低減する。そして駆動回路に用いるＴＦＴのゲート電極とソース配
線、或いはドレイン配線を直接接続させることでコンタクトホールの数を少なくし、駆動
回路の占有面積を縮小化できる表示装置を提供することができる。
従って、本実施の形態により、電気特性が高く信頼性の高い表示装置を低コストで提供す
ることができる。
なお、本実施の形態は他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、上記実施の形態６に示した表示装置の一例として発光表示装置につい
て説明する。また、本実施の形態では、一例としてエレクトロルミネッセンスを発光素子
として利用した発光表示装置について説明する。
エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機
化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子
と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔が
それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリ
ア（電子及び正孔）が再結合することにより、発光する。このようなメカニズムから、こ
のような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
本実施の形態における表示装置の画素の回路構成について図２０を用いて説明する。図２
０は、本実施の形態における表示装置の画素の回路構成を示す回路図である。
図２０に示すように、実施の形態における表示装置の画素は、トランジスタ８５１と、画
素の保持容量としての機能を有する容量素子８５２と、トランジスタ８５３と、発光素子
８５４と、を有する。
トランジスタ８５１は、ゲートが走査線８５５に電気的に接続され、ソース及びドレイン
の一方が信号線８５６に電気的に接続される。
容量素子８５２は、第１端子及び第２端子を有し、容量素子８５２の第１端子は、トラン
ジスタ８５１のソース及びドレインの他方に電気的に接続され、容量素子８５２の第２端
子に高電源電圧が与えられる。
トランジスタ８５３は、ゲートがトランジスタ８５１のソース及びドレインの他方に電気
的に接続され、ソース及びドレインの一方に高電源電圧が与えられる。
発光素子８５４は、第１端子及び第２端子を含み、第１端子がトランジスタ８５３のソー
ス及びドレインの他方に電気的に接続され、第２端子に低電源電圧が与えられる。
次に、図２０に示す画素の動作について説明する。
まず、データ書き込みを行う画素が選択される。選択された画素は、走査線８５５から入
力される走査信号によりトランジスタ８５１がオン状態になり、所定の値の電圧であるビ
デオ信号（データ信号ともいう）が信号線８５６からトランジスタ８５３のゲートに入力
される。
トランジスタ８５３は、ゲートに入力されるデータ信号に応じた電圧によりオン状態又は
オフ状態になる。トランジスタ８５３がオン状態のとき、発光素子８５４の第１端子及び
第２端子の間に印加される電圧は、トランジスタ８５３のゲート電圧及び高電源電圧に応
じた値となる。このとき、発光素子８５４の第１端子及び第２端子との間に印加された電
圧に応じて電流が流れ、発光素子８５４は、第１端子及び第２端子の間に流れる電流の量
に応じた輝度で発光する。また、容量素子８５２によりトランジスタ８５３のゲート電圧
は一定時間保持されるため、発光素子８５４は、一定時間発光状態を維持する。
また、信号線８５６から画素に入力されるデータ信号がデジタル形式の場合、画素はトラ
ンジスタのオンとオフの切り替えによって、発光若しくは非発光の状態となる。よって、
面積階調法又は時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画
素を複数の副画素に分割し、各副画素を図２０に示す回路構成にして独立にデータ信号に
基づいて駆動させることによって、階調表示を行う駆動法である。また、時間階調法は、
画素が発光する期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光又は非発光の状態にする。複数のサブフレーム期間に分割することによって、１
フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御
することができ、階調を表示することができる。
また、発光表示装置においても、駆動回路のうち、Ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部のＴＦＴと同一基板上に形成することができる。また、信
号線駆動回路及び走査線駆動回路をＮチャネル型ＴＦＴのみで作製することも可能である
。
次に、発光素子の構成について、図２１を用いて説明する。ここでは、駆動用ＴＦＴがＮ
チャネル型の場合を例に挙げて、画素の断面構造について説明する。図２１（Ａ）（Ｂ）
（Ｃ）の表示装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１
は、上記実施の形態に示すエンハンスメント型のＴＦＴと同様に作製でき、酸化物半導体
層を半導体層として含む信頼性の高いＴＦＴである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上にＴＦＴ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面
射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から
発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光
素子にも適用することができる。
上面射出構造の発光素子について図２１（Ａ）を用いて説明する。
図２１（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がＮチャネル型で、発光素子７００
２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２１（Ａ
）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的
に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されてい
る。陰極７００３の材料としては、仕事関数が小さく、なおかつ光を反射するのであれば
様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、又はＡｌＬｉなどが
望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層され
るように構成されていてもどちらでもよい。複数の層で構成されている場合、陰極７００
３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。
なお、これらの層のうち、発光層以外の層を全て設ける必要はない。陽極７００５は、光
を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むイ
ンジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイン
ジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴ
Ｏと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの
透光性を有する導電膜を用いてもよい。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２１（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がＮチャネル型で、発光素子７０１２から発せられる光が陰極７０１３側に射出す
る場合の、画素の断面図を示す。図２１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接
続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜さ
れており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお
、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射又は遮蔽するため
の遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２１（Ａ）の場合と同様
に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその
膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎ
ｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発
光層７０１４は、図２１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層
されるように構成されていてもどちらでもよい。陽極７０１５は光を透過する必要はない
が、図２１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。
そして遮蔽膜７０１６は、例えば光を反射する金属などを用いることができるが、金属膜
に限定されない。例えば黒の顔料を添加した樹脂などを用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２１（Ｃ）を用いて説明する。図２１（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２１（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図２１（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでもよい。陽極７０
２５は、図２１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、本実施の形態では、発光素子の駆動を制御するＴＦＴ（駆動用ＴＦＴともいう）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
次に、本実施の形態における表示装置（発光パネルともいう）の外観及び断面について、
図２２を用いて説明する。図２２は、第１の基板上に形成されたＴＦＴ及び発光素子を、
第２の基板との間にシール材によって封止した、本実施の形態の表示装置の上面図であり
、図２２（Ｂ）は、図２２（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ムなど）やカバー材でパッケージング（封入）することが好ましい。
また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、
４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、ＴＦＴを複数有しており、
図２２（Ｂ）では、画素部４５０２に含まれるＴＦＴ４５１０と、信号線駆動回路４５０
３ａに含まれるＴＦＴ４５０９、ＴＦＴ４５５５とを例示している。
ＴＦＴ４５０９、４５１０、４５５５は、酸化物半導体層を半導体層として含む信頼性の
高い実施の形態２及び実施の形態３に示すトランジスタのいずれかを適用することができ
る。本実施の形態において、ＴＦＴ４５０９、４５１０、４５５５はＮチャネル型ＴＦＴ
である。また、ＴＦＴ４５０９、４５１０、４５５５の上には絶縁層４５４２が形成され
、絶縁層４５４２の上には絶縁層４５４４が形成され、絶縁層４５４２及び絶縁層４５４
４を挟んでＴＦＴ４５０９の上に導電層４５４０を有する。導電層４５４０は、第２のゲ
ート電極としての機能を有する。さらに、絶縁層４５４４の上には、絶縁層４５４５、絶
縁層４５４３、及び絶縁層４５４６が形成される。
また、図２２に示す表示装置は、発光素子４５１１を有する。発光素子４５１１の構成は
、第１の電極４５１７、電界発光層４５１２、第２の電極４５１３の積層構造であるが、
本実施の形態に示した構成に限定されない。第１の電極４５１７は、ＴＦＴ４５１０のソ
ース電極又はドレイン電極４５４８と電気的に接続されている。なお、発光素子４５１１
から取り出す光の方向などに合わせて、発光素子４５１１の構成を適宜変えることができ
る。
隔壁４５２０は、有機樹脂膜、無機絶縁膜又は有機ポリシロキサンを用いて形成する。特
に感光性の材料を用い、第１の電極４５１７上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
なお、発光素子４５１１に酸素、水素、水分、二酸化炭素などが侵入しないように、第２
の電極４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化珪
素膜、窒化酸化珪素膜、ＤＬＣ膜などを形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、又は画素部４５０２に与えられる各種信号及び電圧は、ＦＰＣ４５１８ａ、４５１８ｂ
から供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極４５
１７と同じ導電膜から形成され、端子電極４５１６は、ＴＦＴ４５０９、４５１０、４５
５５が有するソース電極及びドレイン電極と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は、透光性でなければな
らない。その場合には、ガラス板、プラスチック板、ポリエステルフィルム又はアクリル
フィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポ
リイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エ
チレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用
いる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２２の構成に
限定されない。
以上の工程により、信頼性の高い発光表示装置（表示パネル）を作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態９）
本実施の形態では、上記実施の形態６に示す表示装置の一例として電子ペーパについて説
明する。
上記実施の形態に示す論理回路は電子ペーパに用いることもできる。電子ペーパは、電気
泳動表示装置（電気泳動ディスプレイともいう）とも呼ばれており、紙と同じ読みやすさ
、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有して
いる。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒又は溶質に複
数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカ
プセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する
ものである。なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移
動しない。また、第１の粒子の色と第２の粒子の色は異なる（無色を含む）。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置に必要な偏光板及び対向基板が必要ないため、厚さや重さが低減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクは、ガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、上記実施の形態で例示された
エンハンスメント型ＴＦＴによって得られるアクティブマトリクス基板を用いることがで
きる。
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、半
導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクト
ロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用い
ればよい。
次に、本実施の形態における電子ペーパの構造例について図２３を用いて説明する。図２
３は、本実施の形態における電子ペーパの構造を示す断面図である。
図２３に示す電子ペーパは、基板５８０上にＴＦＴ５８１と、ＴＦＴ５８１上に積層して
設けられた絶縁層５８３、絶縁層５８４、及び絶縁層５８５と、絶縁層５８３乃至絶縁層
５８５に設けられた開口部を介してＴＦＴ５８１のソース電極又はドレイン電極に接する
電極５８７と、電極５８７と、基板５９６に設けられた電極５８８との間に黒色領域５９
０ａ及び白色領域５９０ｂと、周りに液体で満たされているキャビティ５９４を含む球形
粒子５８９と、球形粒子５８９の周りに設けられた充填剤５９５と、を有する。
ＴＦＴ５８１は、酸化物半導体層を半導体層として含む信頼性の高いＴＦＴであり、例え
ば上記実施の形態で示すトランジスタと同様に作製できる。
球形粒子５８９を用いた方式はツイストボール表示方式という。ツイストボール表示方式
とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極である第１の電極及び
第２の電極の間に配置し、第１の電極及び第２の電極に電位差を生じさせて球形粒子の向
きを制御することにより、表示を行う方法である。
また、球形素子の代わりに電気泳動素子を用いることも可能である。透明な液体と、正に
帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程
度のマイクロカプセルを用いる。第１の電極と第２の電極との間に設けられるマイクロカ
プセルは、第１の電極と第２の電極によって、電場が与えられると、白い微粒子と、黒い
微粒子が逆の方向に移動し、白又は黒を表示することができる。この原理を応用した表示
素子が電気泳動表示素子である。電気泳動表示素子は、液晶表示素子に比べて反射率が高
いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識
することが可能である。また、表示部に電源が供給されない場合であっても、一度表示し
た像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表
示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示
された像を保存しておくことが可能となる。
実施の形態２及び実施の形態３に示す駆動回路は、例えば本実施の形態における電子ペー
パの駆動回路として用いることができる。また表示部のトランジスタも酸化物半導体層を
用いたトランジスタを適用することができるため、例えば同一基板に駆動回路及び表示部
を設けることもできる。
また、上記電子ペーパは、情報を表示するものであればあらゆる分野の電子機器に用いる
ことが可能である。例えば、電子ペーパを用いて、電子書籍（電子ブック）、ポスター、
電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適
用することができる。電子機器の一例を図２４に示す。図２４は、電子書籍一例を示して
いる。
図２４に示すように、電子書籍２７００は、筐体２７０１及び筐体２７０３の２つの筐体
で構成されている。筐体２７０１及び筐体２７０３は、軸部２７１１により一体とされて
おり、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、
紙の書籍のような動作を行うことが可能となる。
筐体２７０１には、表示部２７０５が組み込まれ、筐体２７０３には、表示部２７０７が
組み込まれている。表示部２７０５及び表示部２７０７は、一続きの画像を表示する構成
としてもよいし、異なる画像を表示する構成としてもよい。異なる画像を表示する構成と
することで、例えば右側の表示部（図２４では表示部２７０５）に文章画像を表示し、左
側の表示部（図２４では表示部２７０７）に別の画像を表示することができる。
また、図２４では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、又はＡＣアダプタ及びＵＳＢケー
ブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とし
てもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としても
よい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１０）
本実施の形態では、上記実施の形態６における表示装置の一形態としてシステムオンパネ
ル型の表示装置について説明する。
本明細書に開示する発明である論理回路は、同一基板上に表示部と駆動回路が設けられた
システムオンパネル型の表示装置に適用することもできる。以下に具体的な構成について
説明する。
本実施の形態における表示装置は、表示素子を含む。表示素子としては液晶素子（液晶表
示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子
は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無
機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子などが含まれ
る。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用す
ることができる。
また、本実施の形態における表示装置は、表示素子が封止された状態にあるパネルと、該
パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。さらに
、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基
板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える
。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であってもよいし
、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の
状態であってもよいし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、又は光源（
照明装置含む）を指す。また、コネクターが設けられたモジュールも表示装置に含まれる
。例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）、ＴＡＢ（Ｔａ
ｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ、若しくはＴＣＰ（Ｔａｐｅ Ｃａ
ｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先
にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇ
ｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含
まれる。
次に、本実施の形態における表示装置の一形態に相当する液晶表示パネルの外観及び断面
について、図２５を用いて説明する。
図２５（Ａ１）及び図２５（Ａ２）は、第１の基板４００１上に形成された実施の形態４
で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を半導体層として含むＴＦＴ４０１０、４０１１、４
１１３及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって
封止した、本実施の形態における表示装置の上面図であり、図２５（Ｂ）は、図２５（Ａ
１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
本実施の形態における表示装置は、第１の基板４００１上に設けられた画素部４００２と
、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。ま
た画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられてい
る。よって、画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシ
ール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている
。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆
動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図２５（Ａ１）は、Ｃ
ＯＧ法により信号線駆動回路４００３を実装する例を示す図であり、図２５（Ａ２）は、
ＴＡＢ法により信号線駆動回路４００３を実装する例を示す図である。
また、第１の基板４００１上に設けられた画素部４００２及び走査線駆動回路４００４は
、ＴＦＴを複数有しており、図２５（Ｂ）では、画素部４００２に含まれるＴＦＴ４０１
０と、走査線駆動回路４００４に含まれるＴＦＴ４０１１、ＴＦＴ４１１３とを例示して
いる。ＴＦＴ４０１０、４０１１、４１１３上には絶縁層４０２０、４０２１、４０４２
が設けられている。さらに、絶縁層４０２０、４０４２を挟んでＴＦＴ４０１１の上に導
電層４０４０が設けられている。導電層４０４０は、第２のゲート電極としての機能を有
する。
ＴＦＴ４０１０、４０１１、４１１３としては、上記実施の形態に示す酸化物半導体層を
半導体層として含むＴＦＴを適用することができる。本実施の形態において、ＴＦＴ４０
１０、４０１１、４１１３は、Ｎチャネル型ＴＦＴである。
また、液晶素子４０１３が有する画素電極４０３０は、ＴＦＴ４０１０と電気的に接続さ
れている。そして、液晶素子４０１３の対向電極４０３１は、第２の基板４００６上に形
成されている。画素電極４０３０と対向電極４０３１と液晶層４００８とが重なっている
部分が、液晶素子４０１３に相当する。なお、画素電極４０３０、対向電極４０３１は、
それぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、
４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、上記実施の形態における基板
２０１に適用可能な材料及び作製方法を適用することができる。
また、スペーサ４０３５は、絶縁膜を選択的にエッチングすることで得られる柱状の隔壁
であり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御する
ために設けられている。なお球状のスペーサを用いてもよい。また、対向電極４０３１は
、ＴＦＴ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続
部を用いて、一対の基板間に配置される導電性粒子を介して対向電極４０３１と共通電位
線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させ
る。
なお、本実施の形態は、透過型液晶表示装置の例であるが、本発明は反射型液晶表示装置
でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極という順に設ける例を示すが、偏光板は基板の内側に設け
てもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着
色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとし
て機能する遮光膜を設けてもよい。
また、本実施の形態では、ＴＦＴに起因する表面凹凸を低減するため、及びＴＦＴの信頼
性を向上させるため、ＴＦＴを、保護層や平坦化絶縁膜として機能する絶縁層（絶縁層４
０２０、絶縁層４０２１、絶縁層４０４２）で覆う構成となっている。なお、保護層は、
大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであ
り、保護層としては、緻密な膜が好ましい。保護層は、スパッタリング法を用いて、酸化
珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アル
ミニウム膜、酸化窒化アルミニウム膜、若しくは窒化酸化アルミニウム膜の単層、又は積
層で形成すればよい。本実施の形態では保護層をスパッタリング法で形成する例を示すが
、特に限定されず種々の方法で形成すればよい。また非還元膜を用いることにより保護層
を還元防止層として機能させることもできる。
ここでは、保護層として積層構造の絶縁層を形成する。ここでは、保護層の一層目として
、スパッタリング法を用いて酸化珪素膜を形成することにより絶縁層４０４２を形成する
。保護層として酸化珪素膜を用いると、ソース電極及びドレイン電極として用いるアルミ
ニウム膜のヒロック防止に効果がある。
また、保護層の二層目として、スパッタリング法を用いて窒化珪素膜を形成することによ
り絶縁層４０２０を形成する。保護層として窒化珪素膜を用いると、ナトリウムなどの可
動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制すること
ができる。
また、保護層を形成した後に、半導体層の熱処理を行ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ポリイミドアミド、ベンゾシクロブテン、ポリアミド、エポキシなどの
、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材
料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロ
ンガラス）などを用いることができる。なお、これらの材料で形成される絶縁膜を複数積
層させることで、絶縁層４０２１を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スク
リーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコータ
ー、ナイフコーターなどを用いることができる。絶縁層４０２１を材料液を用いて形成す
る場合、ベークする工程で同時に、半導体層のアニールを行ってもよい。絶縁層４０２１
の焼成工程と半導体層のアニールを兼ねることで効率よく表示装置を作製することが可能
となる。
画素電極４０３０、対向電極４０３１としては、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）
、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有す
る導電性材料を用いることができる。
また、画素電極４０３０、対向電極４０３１を、導電性高分子（導電性ポリマーともいう
）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画
素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％
以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．
１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はそ
の誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極４０３
０と同じ導電膜から形成され、端子電極４０１６は、ＴＦＴ４０１０、４０１１のソース
電極及びドレイン電極と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また、図２５においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に
実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回
路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部の
みを別途形成して実装してもよい。
上記のように、システムオンパネル型の表示装置を作成することができる。また、本実施
の形態における表示装置には、上記実施の形態における論理回路を例えば駆動回路に用い
ることができ、表示部のＴＦＴと同一工程により論理回路を作製することもできる。
なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせることができる
。
（実施の形態１１）
上記実施の形態６乃至実施の形態１０に示す表示装置は、さまざまな電子機器（遊技機も
含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ
、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ又
はデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、
携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機な
どの大型ゲーム機などが挙げられる。
図２６（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線によ
る通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送
信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２６（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える。
これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデ
ザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に
、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込
み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２７（Ａ）は、携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成
されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には、表
示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また
、図２７（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９
８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、セン
サ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温
度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度
、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）など
を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表
示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることがで
きる。図２７（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデ
ータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を
共有する機能を有する。なお、図２７（Ａ）に示す携帯型遊技機が有する機能はこれに限
定されず、様々な機能を有することができる。
図２７（Ｂ）は、大型遊技機であるスロットマシンの一例を示している。スロットマシン
９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン
９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口
、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに
限定されず、少なくとも本発明に係る表示装置を備えた構成であればよく、その他付属設
備が適宜設けられた構成とすることができる。
図２８（Ａ）は、携帯電話機の一例を示している。携帯電話機９０００は、筐体９００１
に組み込まれた表示部９００２の他、操作ボタン９００３、外部接続ポート９００４、ス
ピーカ９００５、マイク９００６などを備えている。
図２８（Ａ）に示す携帯電話機９０００は、表示部９００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表
示部９００２を指などで触れることにより行うことができる。
表示部９００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字などの情報の入力を主とする入力モードである。第３は表
示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部９００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部９００２の画面のほとんどにキーボード又は番号ボタンを表示させることが好ま
しい。
また、携帯電話機９０００内部に、ジャイロ、加速度センサなどの傾きを検出するセンサ
を有する検出装置を設けることで、携帯電話機９０００の向き（縦か横か）を判断して、
表示部９００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部９００２を触れること、又は筐体９００１の操作
ボタン９００３の操作により行われる。また、表示部９００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部９００２の光センサで検出される信号を検知し、表示
部９００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部９００２は、イメージセンサとして機能させることもできる。例えば、表示部９０
０２に掌や指を触れることで、掌紋、指紋などを撮像することで、本人認証を行うことが
できる。また、表示部に近赤外光を発光するバックライト又は近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２８（Ｂ）も携帯電話機の一例である。図２８（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１２）
本実施の形態では、上記実施の形態とは異なる構成のトランジスタを用いた論理回路につ
いて説明する。
本発明の一態様である表示装置は、図２に示す構造のトランジスタに限定されず、他の構
造のトランジスタを用いて構成することもできる。他の構造のトランジスタを適用した論
理回路について図２９を用いて説明する。図２９は本実施の形態における駆動回路部の構
造を示す図であり、図２９（Ａ）は上面図であり、図２９（Ｂ）は図２９（Ａ）に示す駆
動回路部の線分Ｚ１−Ｚ２及び線分Ｚ３−Ｚ４における断面図である。なお、図２９に示
す論理回路において、図２に示す表示装置と同じ部分については図２に示す論理回路の説
明を適宜援用する。
図２９に示す論理回路は、図２に示す論理回路と同様にトランジスタ２５１、トランジス
タ２５２、及びトランジスタ２５３を有する。
さらに、各トランジスタの構造について説明する。トランジスタ２５１は、基板２０１の
上に設けられたゲート電極２１１ａと、ゲート電極２１１ａの上に設けられたゲート絶縁
層２０２と、ゲート絶縁層２０２の上にそれぞれ設けられた導電層２１５ａ及び導電層２
１５ｂと、ゲート絶縁層２０２を挟んでゲート電極２１１ａの上に設けられ、且つ導電層
２１５ａ及び導電層２１５ｂの上に設けられた酸化物半導体層２２３ａと、を有する。
トランジスタ２５２は、基板２０１の上に設けられたゲート電極２１１ｂと、ゲート電極
２１１ｂの上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２の上にそれぞれ設
けられた導電層２１５ｂ及び導電層２１５ｃと、ゲート絶縁層２０２を挟んでゲート電極
２１１ｂの上に設けられ、且つ導電層２１５ｂ及び導電層２１５ｃの上に設けられた酸化
物半導体層２２３ｂと、を有する。
トランジスタ２５３は、基板２０１の上に設けられたゲート電極２１１ｃと、ゲート電極
２１１ｃの上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２の上にそれぞれ設
けられた導電層２１５ｂ及び導電層２１５ｄと、ゲート絶縁層２０２を挟んでゲート電極
２１１ｃの上に設けられ、且つ導電層２１５ｂ及び導電層２１５ｄの上に設けられた酸化
物半導体層２２３ｃと、を有する。
導電層２１５ａ乃至導電層２１５ｄは、それぞれソース電極又はドレイン電極としての機
能を有する。
酸化物半導体層２２３ａ乃至酸化物半導体層２２３ｃは、脱水化又は脱水素化処理が施さ
れているだけでなく、酸化物半導体層２２３ａ乃至酸化物半導体層２２３ｃに接して酸化
物絶縁層２０７が形成されている。脱水化又は脱水素化処理が施された後に酸化物絶縁層
２０７が形成された酸化物半導体層を、チャネル形成層に用いたトランジスタは、長期間
の使用や高負荷に伴うＶｔｈシフトが起こりにくいため、信頼性が高い。
また、図２９（Ａ）及び図２９（Ｂ）に示す駆動回路部は、酸化物絶縁層２０７の上に平
坦化絶縁層２１６を有し、さらに酸化物絶縁層２０７及び平坦化絶縁層２１６を挟んで酸
化物半導体層２２３ａの上に導電層２１７ａを有し、酸化物絶縁層２０７及び平坦化絶縁
層２１６を挟んで酸化物半導体層２２３ｂの上に導電層２１７ｂを有し、酸化物絶縁層２
０７及び平坦化絶縁層２１６を挟んで酸化物半導体層２２３ｃの上に導電層２１７ｃを有
する。導電層２１７ａ乃至導電層２１７ｃは、それぞれ第２のゲート電極としての機能を
有する。第２のゲート電圧を導電層２１７ａ乃至導電層２１７ｃに印加することにより、
トランジスタ２５１乃至トランジスタ２５３の閾値電圧を制御することができる。
図２９に示すトランジスタ２５１乃至トランジスタ２５３は、ボトムコンタクト型のトラ
ンジスタで構成されている。ボトムコンタクト型のトランジスタを適用することにより、
酸化物半導体層とソース電極又はドレイン電極となる導電層との接触面積を増やすことが
でき、ピーリングなどを防止することができる。
なお、図４に示す駆動回路部の構成と同様に、酸化物半導体層とソース電極又はドレイン
電極となる導電層との間に酸化物導電層を有する構造にすることもできる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態１３）
本実施の形態では、上記実施の形態とは異なる構成のトランジスタを用いた論理回路につ
いて説明する。
本発明の一態様である表示装置は、図２に示す構造のトランジスタに限定されず、他の構
造のトランジスタを用いて構成することもできる。他の構造のトランジスタを適用した論
理回路について図３０を用いて説明する。図３０は本実施の形態のおける駆動回路部の構
造を示す図であり、図３０（Ａ）は上面図であり、図３０（Ｂ）は図３０（Ａ）に示す駆
動回路部の線分Ｚ１−Ｚ２及び線分Ｚ３−Ｚ４における断面図である。なお、図３０に示
す論理回路において、図２に示す表示装置と同じ部分については、図２に示す論理回路の
説明を適宜援用する。
図３０に示す論理回路は、図２に示す論理回路と同様にトランジスタ２５１、トランジス
タ２５２、及びトランジスタ２５３を有する。
さらに、各トランジスタの構造について説明する。トランジスタ２５１は、基板２０１の
上に設けられたゲート電極２１１ａと、ゲート電極２１１ａの上に設けられたゲート絶縁
層２０２と、ゲート絶縁層２０２の上にそれぞれ設けられた導電層２１５ａ及び導電層２
１５ｂと、ゲート絶縁層２０２を挟んでゲート電極２１１ａの上に設けられ、且つ導電層
２１５ａ及び導電層２１５ｂの上に設けられた酸化物半導体層２４３ａと、酸化物半導体
層２４３ａの上に設けられた酸化物半導体層２６３ａと、を有する。
トランジスタ２５２は、基板２０１の上に設けられたゲート電極２１１ｂと、ゲート電極
２１１ｂの上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２の上にそれぞれ設
けられた導電層２１５ｂ及び導電層２１５ｃと、ゲート絶縁層２０２を挟んでゲート電極
２１１ｂの上に設けられ、且つ導電層２１５ｂ及び導電層２１５ｃの上に設けられた酸化
物半導体層２６３ｂと、を有する。
トランジスタ２５３は、基板２０１の上に設けられたゲート電極２１１ｃと、ゲート電極
２１１ｃの上に設けられたゲート絶縁層２０２と、ゲート絶縁層２０２の上にそれぞれ設
けられた導電層２１５ｂ及び導電層２１５ｄと、ゲート絶縁層２０２を挟んでゲート電極
２１１ｃの上に設けられ、且つ導電層２１５ｂ及び導電層２１５ｄの上に設けられた酸化
物半導体層２４３ｂと、酸化物半導体層２４３ｂの上に設けられた酸化物半導体層２６３
ｃと、を有する。
導電層２１５ａ乃至導電層２１５ｄは、それぞれソース電極又はドレイン電極としての機
能を有する。
また、トランジスタ２５１が有する酸化物半導体層（酸化物半導体層２４３ａ及び酸化物
半導体層２６３ａの積層）の厚さは、トランジスタ２５２が有する酸化物半導体層（酸化
物半導体層２６３ｂ）の厚さより大きい。また、トランジスタ２５３が有する酸化物半導
体層（酸化物半導体層２４３ｂ及び酸化物半導体層２６３ｃの積層）の厚さは、トランジ
スタ２５２が有する酸化物半導体層（酸化物半導体層２６３ｂ）の厚さより大きい。膜厚
が大きいほど酸化物半導体層を完全に空乏化するのに必要なゲート電極の負の電圧の絶対
値が大きくなる。その結果、チャネル形成層に厚い酸化物半導体層を用いたトランジスタ
はデプレッション型の挙動を示す。
図３０に示すトランジスタ２５１乃至トランジスタ２５３は、ボトムコンタクト型のトラ
ンジスタで構成されている。ボトムコンタクト型のトランジスタを適用することにより、
酸化物半導体層とソース電極又はドレイン電極となる導電層との接触面積を増やすことが
でき、ピーリングなどを防止することができる。
なお、図８に示す駆動回路部の構成と同様に、酸化物半導体層とソース電極又はドレイン
電極となる導電層との間に酸化物導電層を有する構造にすることもできる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
１０１ 駆動回路部
１０２ 画素部
１０３ 信号線
１０４ 画素
１０５ 走査線
１０７ 走査線
１０８ 基準電圧線
１１１ 駆動回路
１１２ トランジスタ
２０１ 基板
２０２ ゲート絶縁層
２０７ 酸化物絶縁層
２１１ａ ゲート電極
２１１ｂ ゲート電極
２１１ｃ ゲート電極
２１４ａ 酸化物導電層
２１４ｂ 酸化物導電層
２１４ｃ 酸化物導電層
２１４ｄ 酸化物導電層
２１４ｅ 酸化物導電層
２１４ｆ 酸化物導電層
２１５ａ 導電層
２１５ｂ 導電層
２１５ｃ 導電層
２１５ｄ 導電層
２１６ 平坦化絶縁層
２１７ａ 導電層
２１７ｂ 導電層
２１７ｃ 導電層
２２３ａ 酸化物半導体層
２２３ｂ 酸化物半導体層
２２３ｃ 酸化物半導体層
２２３ｄ 酸化物半導体層
２３３ａ レジストマスク
２３３ｂ レジストマスク
２３３ｃ レジストマスク
２３３ｄ レジストマスク
２４３ａ 酸化物半導体層
２４３ｂ 酸化物半導体層
２５１ トランジスタ
２５２ トランジスタ
２５３ トランジスタ
２６３ａ 酸化物半導体層
２６３ｂ 酸化物半導体層
２６３ｃ 酸化物半導体層
３１６ ノード
３２１ トランジスタ
３２２ トランジスタ
３２３ トランジスタ
３２４ 電源線
３２５ 電源線
３２６ ノード
５８０ 基板
５８１ ＴＦＴ
５８３ 絶縁層
５８４ 絶縁層
５８５ 絶縁層
５８７ 電極
５８８ 電極
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填剤
５９６ 基板
６１１ トランジスタ
６１３ トランジスタ
６１４ ノード
６１５ ノード
７０１ 画素部
７０２ 走査線駆動回路
７０３ 信号線駆動回路
７０４ 画素
８０４ 走査線
８０５ 信号線
８２１ トランジスタ
８２２ 液晶素子
８２３ 容量素子
８５１ トランジスタ
８５２ 容量素子
８５３ トランジスタ
８５４ 発光素子
８５５ 走査線
８５６ 信号線
９００ シフトレジスタ
９０１ レベルシフタ
９０２ バッファ
９０３ シフトレジスタ
９０４ ラッチ回路
９０５ ラッチ回路
９０６ レベルシフタ
９０７ バッファ
２０００ 基板
２００１ ゲート電極
２００２ 絶縁膜
２００３ 酸化物半導体層
２００５ａ 電極
２００５ｂ 電極
２００７ 酸化物絶縁層
２００８ 電極
２０２０ 電極
２０２２ 電極
２０２３ 電極
２０２４ 電極
２０２８ 電極
２０２９ 電極
２０５０ 端子
２０５１ 端子
２０５２ ゲート絶縁層
２０５３ 接続電極
２０５４ 保護絶縁膜
２０５５ 透明導電膜
２０５６ 電極
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
３０１１ 論理回路
３０１２ 論理回路
３０１３ 論理回路
３１１１ トランジスタ
３１１２ トランジスタ
３１１３ トランジスタ
３１２１Ａ インバータ
３１２１Ｂ インバータ
３１２１Ｃ インバータ
３１２２Ａ インバータ
３１２２Ｂ インバータ
３１２２Ｃ インバータ
３１２３Ａ インバータ
３１２３Ｂ インバータ
３１２３Ｃ インバータ
３１３１ トランジスタ
３１３２ トランジスタ
３１３３ トランジスタ
３１４０ ＮＡＮＤ回路
３１４１ ＮＡＮＤ回路
３１４２ ＮＡＮＤ回路
３１４３ ＮＡＮＤ回路
３１７１ ノード
３１７２ ノード
３１７３ ノード
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ ＴＦＴ
４０１１ ＴＦＴ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極
４０３１ 対向電極
４０３２ 絶縁層
４０３５ スペーサ
４０４０ 導電層
４０４２ 絶縁層
４１１３ ＴＦＴ
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ ＴＦＴ
４５１０ ＴＦＴ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４２ 絶縁層
４５４３ 絶縁層
４５４４ 絶縁層
４５４５ 絶縁層
４５４６ 絶縁層
４５４８ ドレイン電極
４５５５ ＴＦＴ
６１２１ インバータ
６１２２ インバータ
６１２３ インバータ
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９０００ 携帯電話機
９００１ 筐体
９００２ 表示部
９００３ 操作ボタン
９００４ 外部接続ポート
９００５ スピーカ
９００６ マイク
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (2)

  1. 画素と、駆動回路と、第１のトランジスタと、第１の配線と、第２の配線と、を有し、
    前記画素は、第２のトランジスタと、表示素子と、を有し、
    前記駆動回路は、第３のトランジスタを有し、
    前記第１の配線は、画像データを伝達する機能を有し、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２の配線と電気的に接続され、
    前記第１のトランジスタは、第１の酸化物半導体層と、第１のゲート電極と、第２のゲート電極と、を有し、
    前記第２のトランジスタは、第２の酸化物半導体層と、第３のゲート電極と、を有し、
    前記第３のトランジスタは、第３の酸化物半導体層と、第４のゲート電極と、を有し、
    前記第１の酸化物半導体層と、前記第２の酸化物半導体層と、前記第３の酸化物半導体層とは、同層に位置し、
    前記第１のトランジスタのチャネル幅は、前記第３のトランジスタのチャネル幅よりも大きいことを特徴とする表示装置。
  2. 画素と、駆動回路と、第１のトランジスタと、第１の配線と、第２の配線と、を有し、
    前記画素は、第２のトランジスタと、表示素子と、を有し、
    前記駆動回路は、第３のトランジスタを有し、
    前記第１の配線は、画像データを伝達する機能を有し、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２の配線と電気的に接続され、
    前記第１のトランジスタは、第１の酸化物半導体層と、第１のゲート電極と、第２のゲート電極と、を有し、
    前記第２のトランジスタは、第２の酸化物半導体層と、第３のゲート電極と、を有し、
    前記第３のトランジスタは、第３の酸化物半導体層と、第４のゲート電極と、第５のゲート電極と、を有し、
    前記第１の酸化物半導体層と、前記第２の酸化物半導体層と、前記第３の酸化物半導体層とは、同層に位置し、
    前記第１のトランジスタのチャネル幅は、前記第３のトランジスタのチャネル幅よりも大きいことを特徴とする表示装置。
JP2016231551A 2009-09-24 2016-11-29 表示装置 Active JP6262317B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009218931 2009-09-24
JP2009218931 2009-09-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015195742A Division JP6053890B2 (ja) 2009-09-24 2015-10-01 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017238383A Division JP6586449B2 (ja) 2009-09-24 2017-12-13 表示装置

Publications (2)

Publication Number Publication Date
JP2017085119A JP2017085119A (ja) 2017-05-18
JP6262317B2 true JP6262317B2 (ja) 2018-01-17

Family

ID=43756232

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2010207551A Active JP5593179B2 (ja) 2009-09-24 2010-09-16 表示装置
JP2014157320A Active JP5820029B2 (ja) 2009-09-24 2014-08-01 表示装置
JP2015195742A Active JP6053890B2 (ja) 2009-09-24 2015-10-01 表示装置
JP2016231551A Active JP6262317B2 (ja) 2009-09-24 2016-11-29 表示装置
JP2017238383A Active JP6586449B2 (ja) 2009-09-24 2017-12-13 表示装置
JP2019116150A Active JP6804592B2 (ja) 2009-09-24 2019-06-24 表示装置
JP2020200100A Active JP6968969B2 (ja) 2009-09-24 2020-12-02 表示装置
JP2021175750A Active JP7132414B2 (ja) 2009-09-24 2021-10-27 表示装置
JP2022133882A Active JP7292482B2 (ja) 2009-09-24 2022-08-25 表示装置
JP2023092987A Pending JP2023130341A (ja) 2009-09-24 2023-06-06 表示装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2010207551A Active JP5593179B2 (ja) 2009-09-24 2010-09-16 表示装置
JP2014157320A Active JP5820029B2 (ja) 2009-09-24 2014-08-01 表示装置
JP2015195742A Active JP6053890B2 (ja) 2009-09-24 2015-10-01 表示装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2017238383A Active JP6586449B2 (ja) 2009-09-24 2017-12-13 表示装置
JP2019116150A Active JP6804592B2 (ja) 2009-09-24 2019-06-24 表示装置
JP2020200100A Active JP6968969B2 (ja) 2009-09-24 2020-12-02 表示装置
JP2021175750A Active JP7132414B2 (ja) 2009-09-24 2021-10-27 表示装置
JP2022133882A Active JP7292482B2 (ja) 2009-09-24 2022-08-25 表示装置
JP2023092987A Pending JP2023130341A (ja) 2009-09-24 2023-06-06 表示装置

Country Status (5)

Country Link
US (2) US9305481B2 (ja)
JP (10) JP5593179B2 (ja)
KR (2) KR101788538B1 (ja)
TW (2) TWI579627B (ja)
WO (1) WO2011036987A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI421827B (zh) 2010-03-19 2014-01-01 Au Optronics Corp 移位暫存器
WO2011151990A1 (ja) 2010-06-01 2011-12-08 シャープ株式会社 薄膜トランジスタ及びその製造方法
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
US8508256B2 (en) 2011-05-20 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
JP6050379B2 (ja) * 2012-11-21 2016-12-21 シャープ株式会社 表示装置
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
KR102354008B1 (ko) 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
CN106415801B (zh) 2014-06-03 2019-12-13 夏普株式会社 半导体装置及其制造方法
KR102157689B1 (ko) * 2014-06-27 2020-09-21 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 어레이 기판
TWI699897B (zh) 2014-11-21 2020-07-21 日商半導體能源研究所股份有限公司 半導體裝置
CN104882108B (zh) * 2015-06-08 2017-03-29 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN109075209B (zh) * 2016-05-20 2022-05-27 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
KR20180070367A (ko) * 2016-12-16 2018-06-26 엘지디스플레이 주식회사 전계발광 표시장치
CN106897692B (zh) * 2017-02-23 2020-03-03 京东方科技集团股份有限公司 指纹识别组件和显示装置
TWI826140B (zh) * 2022-11-23 2023-12-11 友達光電股份有限公司 顯示面板

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3163637B2 (ja) * 1991-03-19 2001-05-08 株式会社日立製作所 液晶表示装置の駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0894999A (ja) 1994-09-22 1996-04-12 Casio Comput Co Ltd アクティブマトリックス液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JPH0950263A (ja) 1995-08-08 1997-02-18 Sony Corp アクティブマトリクス表示装置及びその駆動方法
US5612234A (en) * 1995-10-04 1997-03-18 Lg Electronics Inc. Method for manufacturing a thin film transistor
JP3663261B2 (ja) 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3976821B2 (ja) 1996-09-20 2007-09-19 セイコーエプソン株式会社 液晶パネル用基板の検査方法
US5977569A (en) * 1996-09-24 1999-11-02 Allen-Bradley Company, Llc Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability
US5973658A (en) 1996-12-10 1999-10-26 Lg Electronics, Inc. Liquid crystal display panel having a static electricity prevention circuit and a method of operating the same
JP3063670B2 (ja) * 1997-04-25 2000-07-12 日本電気株式会社 マトリクス表示装置
US7304632B2 (en) * 1997-05-13 2007-12-04 Oki Electric Industry Co., Ltd. Liquid-crystal display driving circuit and method
JP4308162B2 (ja) * 1997-05-13 2009-08-05 Ｏｋｉセミコンダクタ株式会社 液晶表示装置の駆動回路及びその駆動方法
JPH1130975A (ja) * 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JP3687344B2 (ja) * 1997-07-16 2005-08-24 セイコーエプソン株式会社 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
WO1999004385A1 (fr) * 1997-07-16 1999-01-28 Seiko Epson Corporation Dispositif a cristaux liquides, procede d'attaque de ce dispositif et ecran de projection et equipement electronique fabriques au moyen de ce dispositif
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4460660B2 (ja) * 1998-11-13 2010-05-12 シャープ株式会社 表示装置
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
FR2787634B1 (fr) * 1998-12-18 2003-09-12 Thomson Csf Procede de realisation de transistors cmos et dispositifs associes
TWI232595B (en) * 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
DE10006286C1 (de) * 2000-02-14 2001-10-18 3M Espe Ag Lichtwellenkonvertervorrichtung und deren Verwendung im Dentalbereich
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4204204B2 (ja) * 2001-04-13 2009-01-07 三洋電機株式会社 アクティブマトリクス型表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US6845140B2 (en) 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005091646A (ja) * 2003-09-16 2005-04-07 Seiko Epson Corp アクティブマトリクス基板、表示装置および電子機器
TWI402539B (zh) * 2003-12-17 2013-07-21 Semiconductor Energy Lab 顯示裝置和其製造方法
US7333078B2 (en) 2003-12-29 2008-02-19 Solomon Systech Limited Driving system and method for electroluminescence displays
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4574261B2 (ja) * 2004-07-16 2010-11-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302963B2 (en) * 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2369940C2 (ru) * 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP2007004733A (ja) * 2005-06-27 2007-01-11 Sato Co Ltd 財布及びバッグ
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100646990B1 (ko) * 2005-09-12 2006-11-23 엘지전자 주식회사 발광 소자 및 이를 구동하는 방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP4277874B2 (ja) 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
KR101186254B1 (ko) * 2006-05-26 2012-09-27 엘지디스플레이 주식회사 유기 발광다이오드 표시장치와 그의 구동방법
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080004000A (ko) * 2006-07-04 2008-01-09 엘지전자 주식회사 발광 소자
JP4321557B2 (ja) 2006-07-06 2009-08-26 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
TWI312580B (en) * 2006-09-04 2009-07-21 Taiwan Tft Lcd Associatio A thin film transistor, manufacturing method of a active layer thereof and liquid crystal display
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5090708B2 (ja) 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
JP2008124215A (ja) 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008165029A (ja) 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8446355B2 (en) * 2007-10-15 2013-05-21 Nlt Technologies, Ltd. Display device, terminal device, display panel, and display device driving method
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
JP6968969B2 (ja) 2021-11-24
JP6053890B2 (ja) 2016-12-27
US20160218119A1 (en) 2016-07-28
JP2014241429A (ja) 2014-12-25
US10181481B2 (en) 2019-01-15
TWI521291B (zh) 2016-02-11
TW201202818A (en) 2012-01-16
JP5593179B2 (ja) 2014-09-17
JP6586449B2 (ja) 2019-10-02
KR101740943B1 (ko) 2017-06-15
WO2011036987A1 (en) 2011-03-31
TWI579627B (zh) 2017-04-21
JP7292482B2 (ja) 2023-06-16
KR20120083281A (ko) 2012-07-25
JP7132414B2 (ja) 2022-09-06
JP2019200424A (ja) 2019-11-21
JP5820029B2 (ja) 2015-11-24
JP2011091376A (ja) 2011-05-06
US9305481B2 (en) 2016-04-05
JP2021051317A (ja) 2021-04-01
KR101788538B1 (ko) 2017-10-20
JP2016033669A (ja) 2016-03-10
JP6804592B2 (ja) 2020-12-23
TW201610537A (zh) 2016-03-16
KR20170058467A (ko) 2017-05-26
JP2022174109A (ja) 2022-11-22
JP2023130341A (ja) 2023-09-20
US20110069047A1 (en) 2011-03-24
JP2022023928A (ja) 2022-02-08
JP2017085119A (ja) 2017-05-18
JP2018081312A (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
JP6586449B2 (ja) 表示装置
JP6301434B2 (ja) 半導体装置の作製方法
JP6009590B2 (ja) シフトレジスタの作製方法
JP5602924B2 (ja) 半導体装置及び表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171213

R150 Certificate of patent or registration of utility model

Ref document number: 6262317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250