JP6130945B2 - 半導体装置 - Google Patents

Description

無線タグと、リーダ／ライタを用いた通信方法、及び通信システムに関する。

無線タグ（ＩＤタグ、ＩＤカード、ＩＣカード、ＩＣタグ、ＩＣチップ、ＲＦＩＤタグ
（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＲＦタグ、無線
チップ、電子タグともよばれる）と、リーダ／ライタとを有し、無線タグとリーダ／ライ
タ間で非接触通信を行う通信システムが普及している。このような通信システムでは、リ
ーダ／ライタが無線タグにコマンドを送信し、無線タグがコマンドを受信した後、無線タ
グがリーダ／ライタにレスポンスを返信するステップを複数回繰り返すこと（以下、コマ
ンドシーケンスともいう）により通信が行われる（例えば、特許文献１中、図２及びその
説明参照）。

また、無線タグとして、リーダ／ライタからの電磁波を用いて、内部回路を動作させる
ための電源電圧を生成する無線タグ（以下、パッシブ型の無線タグともいう）が普及して
いる。この場合、無線タグ自体には電池等の電源を設ける必要がなく、無線タグを小型化
することができる。

特開２０１０−４１４０５号公報

リーダ／ライタに対する無線タグ（無線タグのアンテナ）の位置によっては、無線タグ
はリーダ／ライタからの電磁波を十分に受信することができない場合がある。このとき、
パッシブ型の無線タグでは内部回路を動作させるための電源電圧を生成することができな
い。そのため、無線タグの内部回路への電源電圧の供給が一時的に停止（瞬断、瞬停とも
いう。以下、瞬断という）する場合がある。無線タグの内部回路への電源電圧の供給が停
止すると、無線タグは所定のレスポンスをリーダ／ライタに返信することができない。ま
た、無線タグの内部回路のうち信号処理を行う回路（ＣＰＵ等の信号処理回路）に設けら
れた、レジスタ等として機能するフリップフロップ回路に保持されたデータは消える。そ
のため、直ぐに無線タグの内部回路への電源電圧の供給が再開しても、コマンドシーケン
スを最初からやり直す必要が生じる。

そこで、無線タグの内部回路への電源電圧の供給が一時的に停止（瞬断）しても、コマ
ンドシーケンスを途中から再開することができる通信システム及び通信方法を提供するこ
とを課題とする。

本発明の通信方法の一態様は、リーダ／ライタが発振する電磁波を受信している期間の
み電源電圧を生成する無線タグを用いた通信方法であって、リーダ／ライタが電磁波を変
調することによってコマンドを送信するステップと、無線タグがコマンドを受信するステ
ップと、無線タグに含まれる信号処理回路において、当該コマンドに従って信号処理を行
うステップと、信号処理回路が有するレジスタやキャッシュメモリとして機能する複数の
フリップフロップ回路に保持されたデータをそれぞれ個別の不揮発性の記憶回路に保持さ
せるステップと、無線タグが、当該信号処理の結果に応じたレスポンスを電磁波を変調す
ることによってリーダ／ライタに返信するステップと、リーダ／ライタが当該レスポンス
を受信するステップと、を複数回繰り返すコマンドシーケンスを有する。そして、無線タ
グにおいて電源電圧の生成が停止することによってコマンドシーケンスが中断した後、電
源電圧の生成が再開すると、不揮発性の記憶回路に保持されたデータを複数のフリップフ
ロップ回路それぞれに入力し、信号処理回路は当該データを用いて信号処理を行い、無線
タグが信号処理の結果に応じたレスポンスを電磁波を変調することによってリーダ／ライ
タに返信し、リーダ／ライタは当該レスポンスを受信し、リーダ／ライタが電磁波を変調
することによって当該レスポンスに応じたコマンドを送信し、中断したコマンドシーケン
スを再開する。

本発明の通信システムの一態様は、パッシブ型の無線タグと、無線タグと無線通信を行
うリーダ／ライタと、を有し、無線タグは、リーダ／ライタから受信したコマンドに従っ
て信号処理を行う信号処理回路を有し、信号処理回路はレジスタやキャッシュメモリを有
し、レジスタやキャッシュメモリは、フリップフロップ回路と、当該フリップフロップ回
路に保持されたデータを記憶するための不揮発性の記憶回路との組を複数有する。

上記不揮発性の記憶回路は、オフ電流が極めて小さいトランジスタと、当該トランジス
タがオフ状態となることによってフローティングとなるノード（以下、保持ノードともい
う）に一対の電極のうちの一方が電気的に接続された容量素子とを有する構成とすること
ができる。ここで、フリップフロップ回路中のデータが保持されたノードの電位が当該ト
ランジスタを介して保持ノードに入力される様に、不揮発性の記憶回路はフリップフロッ
プ回路と電気的に接続することができる。なお、容量素子を設ける代わりに別のトランジ
スタのゲート容量等を用いることもできる。例えば、保持ノードが、信号処理回路に含ま
れる演算回路等を構成するトランジスタのゲートに電気的に接続された構成とすることが
できる。このとき、一対の電極のうちの一方が保持ノードに電気的に接続される容量素子
は、必ずしも必要ない。

このような不揮発性の記憶回路では、ゲートに第１の電源電位（０Ｖではない電位）を
入力することによってオフ電流が極めて小さいトランジスタをオン状態とする。そして、
オン状態となった当該トランジスタを介して、所定の電位（フリップフロップ回路に保持
されたデータに対応する電位）が保持ノードに入力されて保持される。ここで、オフ電流
が極めて小さいトランジスタは、エンハンスメント型（ノーマリオフ型）のトランジスタ
とする。無線タグが電源電圧（０Ｖではない所定の電位、例えば、第１の電源電位に相当
）を生成することができなくなり、信号処理回路への電源電圧の供給が停止した際、当該
トランジスタのゲートには接地電位（０Ｖ、第２の電源電位に相当）が入力される構成と
する。例えば、当該トランジスタのゲートが抵抗等の負荷を介して接地される構成とする
。こうして、信号処理回路への電源電圧の供給が停止した後、当該トランジスタはオフ状
態となり、保持ノードの電位を保持し続けることが可能となる。そのため、信号処理回路
のレジスタやキャッシュメモリは、電源電圧の供給が停止した後も、データを保持し続け
ることができる。

このような不揮発性の記憶回路では、データに対応する信号電位を保持ノードに入力し
、オフ電流が極めて小さいトランジスタをオフ状態として、保持ノードをフローティング
状態とすることにより、データを記憶する構成である。そのため、当該不揮発性の記憶回
路において、データの書き換えを繰り返すことによる疲労は少なく、データの書き換え可
能な回数を多くすることができる。例えば、強誘電体メモリや、フラッシュメモリ等と比
較して、データの書き換え可能な回数を多くすることができる。

オフ電流が極めて小さいトランジスタとしては、シリコンよりも広いバンドギャップを
有する半導体でなる層や基板中にチャネルが形成されるトランジスタを用いることができ
る。シリコンよりも広いバンドギャップを有する半導体として化合物半導体があり、例え
ば、酸化物半導体、窒化物半導体などがある。例えば、オフ電流が極めて小さいトランジ
スタとして、チャネルが酸化物半導体層に形成されるトランジスタを用いることができる
。

なお、ＣＰＵ、マイクロプロセッサ等のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇ
ｒａｔｅｄ Ｃｉｒｃｕｉｔ）は、本発明の信号処理回路の範疇に含まれる。

無線タグが有する信号処理回路のレジスタやキャッシュメモリは電源電圧の供給が停止
した後も、データを保持し続けることができる。よって、無線タグが電源電圧を生成する
ことができなくなってコマンドシーケンスが中断した後、再び無線タグが電源電圧を生成
し始めると、無線タグが有する信号処理回路は電源電圧供給停止前の状態に復帰して信号
処理を再開することができるため、コマンドシーケンスを途中から再開することができる
。つまり、無線タグの内部回路への電源電圧の供給が一時的に停止（瞬断）した後、コマ
ンドシーケンスを最初からやり直す必要がないため、通信を速く行うことが可能となる。

通信システムの構成を示すブロック図、及び無線タグが有する信号処理回路の構成を示すブロック図。 通信方法を示すタイミングチャートを示す図。 信号処理回路が有する、フリップフロップ回路と不揮発性の記憶回路との組の構成を示す図。 信号処理回路の作製工程を示す図。 信号処理回路の作製工程を示す図。 信号処理回路の作製工程を示す図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。 酸化物半導体層にチャネルが形成されるトランジスタ特性のグラフ。 試料１のトランジスタのＢＴ試験後のＶ_ｇ−Ｉ_ｄ特性を示す図。 試料２であるトランジスタのＢＴ試験後のＶ_ｇ−Ｉ_ｄ特性を示す図。 試料Ａおよび試料ＢのＸＲＤスペクトルを示す図。 トランジスタのオフ電流と測定時基板温度との関係を示す図。 Ｉ_ｄおよび電界効果移動度のＶ_ｇ依存性を示す図。 基板温度としきい値電圧の関係および基板温度と電界効果移動度の関係を示す図。 酸化物半導体層にチャネルが形成されるトランジスタの上面図及び断面図。 酸化物半導体層にチャネルが形成されるトランジスタの上面図及び断面図。

以下では、実施の形態及び実施例について図面を用いて詳細に説明する。ただし、本発
明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本
発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない
。

なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れかわることがある。このた
め、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることが
できるものとする。

「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている
場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気
信号の授受を可能とするものであれば、特に制限はない。例えば、「何らかの電気的作用
を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗
素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

回路図上は独立している構成要素どうしが電気的に接続しているように図示されている
場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導
電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において電気的に
接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、
その範疇に含める。

「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを
限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲー
ト絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の
位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずし
も、図面等に開示された位置、大きさ、範囲などに限定されない。

「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すも
のである。

（実施の形態１）
本実施の形態では、本発明の通信システムの一態様について説明する。図１（Ａ）は、
通信システムの一態様を示すブロック図である。

図１（Ａ）において、通信システム１００は、無線タグ１０１と、無線タグ１０１と無
線通信を行うリーダ／ライタ１０２と、を有する。

無線タグ１０１は、信号処理回路１１１、アンテナ１１２、復調回路１１３、変調回路
１１４、符号・復号回路１１５、メモリ部１１８、バス１１９、電源回路１３１を有する
構成とすることができる。信号処理回路１１１、符号・復号回路１１５、メモリ部１１８
は、バス１１９を介して電気的に接続され、相互にデータの入出力を行う。

アンテナ１１２は、変調回路１１４において生成された変調信号を無線通信によって送
信する。また、アンテナ１１２はリーダ／ライタ１０２から送信されてきた電磁波を受信
し、復調回路１１３に入力する。電源回路１３１は、アンテナ１１２が受信した電磁波を
用いて電源電圧（接地電位（０Ｖ）ではない電位、例えば、第１の電源電位に相当）を生
成する。生成された電源電圧は、無線タグ１０１が有する信号処理回路１１１等の内部回
路に供給される。復調回路１１３は、アンテナ１１２が受信した電磁波（所定の搬送波を
変調した変調信号に相当）を復調し、その結果得られるコマンドを符号・復号回路１１５
に入力する。符号・復号回路１１５は、復調回路１１３から入力されたコマンドを復号し
、バス１１９を介して信号処理回路１１１に入力する。信号処理回路１１１は、入力され
たコマンドに従って、所定の信号処理を行い、レスポンスを出力する。また、符号・復号
回路１１５は、信号処理回路１１１からバス１１９を介して入力されるレスポンスを符号
化して変調回路１１４に出力する。変調回路１１４は、符号・復号回路１１５から入力さ
れる信号に従って、所定の搬送波を変調した変調信号を生成し、アンテナ１１２へ出力す
る。メモリ部１１８には、プログラム等の情報が記憶される。メモリ部１１８に記憶され
た情報は読み出されて、バス１１９を介して信号処理回路１１１に入力される。メモリ部
１１８としては、例えば、ハードディスクや、フラッシュメモリや、ＥＥＰＲＯＭ（ｅｌ
ｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎ
ｌｙ ｍｅｍｏｒｙ）や、ＭＲＡＭ（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ
ａｃｃｅｓｓ ｍｅｍｏｒｙ：磁気抵抗メモリ）や、ＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃ
ｔｒｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：強誘電体メモリ）等を用いるこ
とができる。

上記構成によって、無線タグ１０１はコマンドを受信する。また、レスポンスを送信す
る。

リーダ／ライタ１０２は、アンテナ１２１、復調回路１２２、変調回路１２３、符号・
復号回路１２４、発振回路１２５、信号処理回路１２６、メモリ部１２９、バス１３０を
有する構成とすることができる。信号処理回路１２６、符号・復号回路１２４、メモリ部
１２９は、バス１３０を介して電気的に接続され、相互にデータの入出力を行う。

アンテナ１２１は、変調回路１２３において生成された変調信号を無線通信によって送
信する。また、アンテナ１２１は無線タグ１０１から送信されてきた電磁波を受信し、復
調回路１２２に入力する。復調回路１２２は、アンテナ１２１が受信した電磁波（所定の
搬送波を変調した変調信号に相当）を復調し、その結果得られるレスポンスを符号・復号
回路１２４に入力する。符号・復号回路１２４は、復調回路１２２から入力されたレスポ
ンスを復号し、バス１３０を介して信号処理回路１２６に入力する。信号処理回路１２６
は、入力されたレスポンスに従って、所定の信号処理を行い、コマンドを出力する。また
、符号・復号回路１２４は、信号処理回路１２６からバス１３０を介して入力されるコマ
ンドを符号化して変調回路１２３に出力する。発振回路１２５は、所定の周波数の搬送波
を生成し、変調回路１２３に入力する。変調回路１２３は、符号・復号回路１２４から入
力される信号に従って、発振回路１２５から入力された搬送波を変調することによって変
調信号を生成し、アンテナ１２１へ出力する。メモリ部１２９には、プログラム等の情報
が記憶される。メモリ部１２９に記憶された情報は読み出されて、バス１３０を介して信
号処理回路１２６に入力される。メモリ部１２９としては、例えば、ハードディスクや、
フラッシュメモリや、ＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐ
ｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）や、ＭＲＡＭ（ｍａｇｎ
ｅｔｏｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：磁気抵抗メモ
リ）や、ＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅ
ｍｏｒｙ：強誘電体メモリ）等を用いることができる。

上記構成によって、リーダ／ライタ１０２は、コマンドを送信する。また、レスポンス
を受信する。

このような通信システム１００によって、無線通信を行い、所定のコマンドシーケンス
を実行することができる。

ここで、信号処理回路１１１は、フリップフロップ回路と、当該フリップフロップ回路
に保持されたデータを記憶するための不揮発性の記憶回路との組を複数有する構成とする
ことができる。これら複数の組は、信号処理回路１１１におけるレジスタとして機能させ
ることができる。また、キャッシュメモリとして機能させることもできる。無線タグ１０
１のアンテナ１１２がリーダ／ライタ１０２から電磁波を受信することができなくなる等
して電源回路１３１が電源電圧を生成することができなくなり、信号処理回路１１１への
電源電圧の供給が停止しても、当該フリップフロップ回路に保持されたデータは当該不揮
発性の記憶回路によって保持される。こうして、信号処理回路１１１のレジスタやキャッ
シュメモリは、電源電圧供給停止後もデータを保持し続けることができる。

図１（Ｂ）に信号処理回路１１１の構成を模式的に示す。信号処理回路１１１は、フリ
ップフロップ回路２００ａと、フリップフロップ回路２００ａに保持されたデータ（例え
ば、フリップフロップ回路２００ａのノードＭ（図１（Ｂ）中「Ｍ」と表記）の電位に対
応）を記憶するための不揮発性の記憶回路１０ａとの組２２０ａ、及び、フリップフロッ
プ回路２００ｂと、フリップフロップ回路２００ｂに保持されたデータ（例えば、フリッ
プフロップ回路２００ｂのノードＭ（図１（Ｂ）中「Ｍ」と表記）の電位に対応）を記憶
するための不揮発性の記憶回路１０ｂとの組２２０ｂを有する。なお、図１（Ｂ）では、
フリップフロップ回路と不揮発性の記憶回路との組を２つ代表で示したが、信号処理回路
１１１はこの組を任意の個数有する構成とすることができる。信号処理回路１１１が有す
る、フリップフロップ回路と不揮発性の記憶回路との組（例えば、図１（Ｂ）における組
２２０ａや組２２０ｂ）は、レジスタとして機能させることができる。また、キャッシュ
メモリとして機能させることもできる。無線タグ１０１のアンテナ１１２がリーダ／ライ
タ１０２から電磁波を受信することができなくなる等して電源回路１３１が電源電圧を生
成することができなくなり、信号処理回路１１１への電源電圧の供給が停止しても、フリ
ップフロップ回路２００ａ及びフリップフロップ回路２００ｂに保持されたデータはそれ
ぞれ個別の不揮発性の記憶回路１０ａ及び不揮発性の記憶回路１０ｂによって保持される
。こうして、信号処理回路１１１のレジスタやキャッシュメモリは、電源電圧供給停止後
もデータを保持し続けることができる。

以下、フリップフロップ回路と不揮発性の記憶回路との組（例えば、組２２０ａや組２
２０ｂ）は、組２２０と呼び、組２２０はフリップフロップ回路２００と不揮発性の記憶
回路１０とを有するものとして以下の説明を行う。

図３において、組２２０のより詳細な構成について説明する。なお、説明においては図
１の符号も参照する。

（組の構成１）
図３（Ｂ）において、フリップフロップ回路２００と、不揮発性の記憶回路１０と、の
組２２０の一態様を示す。

図３（Ｂ）における不揮発性の記憶回路１０の構成の一態様を図３（Ａ）に示す。図３
（Ａ）において、不揮発性の記憶回路１０は、トランジスタ１１と容量素子１２とを有す
る。なお、図３（Ａ）では、トランジスタ１１のチャネルが酸化物半導体層に形成されて
いることを示すため、「ＯＳ」の符号を付している。トランジスタ１１のゲートは端子Ｗ
と電気的に接続され、トランジスタ１１のソース及びドレインの一方は端子Ｂと電気的に
接続される。トランジスタ１１のソース及びドレインの他方は、容量素子１２の一対の電
極のうちの一方と電気的に接続される。容量素子１２の一対の電極のうちの他方は、端子
Ｃと電気的に接続される。容量素子１２の一対の電極のうちの一方を、保持ノードとよび
、図中、ＦＮで示す。

なお、容量素子１２を設ける代わりにトランジスタ１１とは別のトランジスタのゲート
容量等を用いることもできる。例えば、保持ノードＦＮが、信号処理回路１１１に含まれ
る演算回路等を構成するトランジスタのゲートに電気的に接続された構成の場合、容量素
子１２は必ずしも必要ない。

不揮発性の記憶回路１０では、保持ノードＦＮの電位（またはそれに対応する電荷量）
をデータに応じて制御することによって、データを記憶する。例えば、容量素子１２に所
定の電荷が充電された状態を「１」に対応させ、容量素子１２に電荷が充電されていない
状態を「０」に対応させることによって、１ビットのデータを記憶することができる。不
揮発性の記憶回路１０では、トランジスタ１１のオフ電流が極めて小さいため、トランジ
スタ１１をオフ状態とすることにより、保持ノードＦＮの電位、即ちデータを長期間に渡
って保持することが可能となる。また、不揮発性の記憶回路１０では、データに対応する
信号電位を保持ノードＦＮに入力し、トランジスタ１１をオフ状態として、保持ノードＦ
Ｎをフローティング状態とすることにより、データを記憶する構成である。そのため、不
揮発性の記憶回路１０において、データの書き換えを繰り返すことによる疲労は少なく、
データの書き換え可能な回数を多くすることができる。

図３（Ｂ）におけるフリップフロップ回路２００は、演算回路２０１及び演算回路２０
２を有し、演算回路２０１の出力が演算回路２０２に入力され、演算回路２０２の出力が
演算回路２０１に入力されるような、帰還ループを有する。なお、演算回路２０１及び演
算回路２０２の一方または両方において、クロック信号が入力される構成であってもよい
。

図３（Ｂ）において、不揮発性の記憶回路１０の端子Ｂは、演算回路２０２の入力端子
と演算回路２０１の出力端子との間に存在するノードＭと電気的に接続される。ここで、
ノードＭは、フリップフロップ回路２００におけるデータを保持するノードの一つに相当
する。またフリップフロップ回路２００は、ノードＭと演算回路２０１の出力端子との電
気的接続を選択するスイッチ２０３を有し、スイッチ２０３は制御信号ＳＥＬ０によって
導通状態または非導通状態が選択される。なお、演算回路２０１が制御信号（例えば、ク
ロック信号等）に応じて選択的に信号を出力する回路の場合には、スイッチ２０３を必ず
しも設ける必要はなく、省略することも可能である。不揮発性の記憶回路１０の端子Ｗに
は制御信号ＯＳＧが入力されている。なお、不揮発性の記憶回路１０の端子Ｃには、一定
の電位、例えば、接地電位が入力される構成とすることができる。

（組の構成１の駆動方法）
電源回路１３１によって信号処理回路１１１に電源電圧が供給され、図３（Ｂ）に示し
た組２２０において制御信号ＳＥＬ０によってスイッチ２０３が導通状態のとき、フリッ
プフロップ回路２００は、演算回路２０１及び演算回路２０２でなる帰還ループによって
データを保持する。つまり、図３（Ｂ）に示す組において、入力されるデータはフリップ
フロップ回路２００の帰還ループによって保持され、またフリップフロップ回路２００の
帰還ループからデータが出力される。このようなフリップフロップ回路２００の帰還ルー
プによるデータの保持及び出力は、高速に行うことが可能である。

また、制御信号ＯＳＧを第１の電源電位としてトランジスタ１１をオン状態とする。こ
うして、不揮発性の記憶回路１０において、オン状態となったトランジスタ１１を介して
、フリップフロップ回路２００に保持されたデータに対応する電位（ノードＭの電位）が
保持ノードＦＮに入力される。

ここで、トランジスタ１１は、エンハンスメント型（ノーマリオフ型）のトランジスタ
とする。無線タグ１０１が電源電圧を生成することができなくなり、信号処理回路１１１
への電源電圧の供給が停止した際、トランジスタ１１のゲートには接地電位（０Ｖ、第２
の電源電位に相当）が入力される構成とする。つまり、制御信号ＯＳＧとして接地電位が
入力される構成とする。例えば、トランジスタ１１のゲートが抵抗等の負荷を介して接地
される構成とする。こうして、信号処理回路１１１への電源電圧の供給が停止した後、ト
ランジスタ１１はオフ状態となり、保持ノードＦＮの電位を保持し続けることが可能とな
る。そのため、信号処理回路１１１の組２２０を用いて構成される回路（レジスタやキャ
ッシュメモリ）は、電源電圧の供給が停止した後もデータを保持し続けることができる。

そして、信号処理回路１１１への電源電圧の供給が再開した後、制御信号ＳＥＬ０によ
ってスイッチ２０３を非導通状態とし、且つ制御信号ＯＳＧを第１の電源電位とすること
によって、不揮発性の記憶回路１０のトランジスタ１１をオン状態とする。これにより、
フリップフロップ回路２００のノードＭに、不揮発性の記憶回路１０の保持ノードＦＮの
電位（またはそれに対応する電荷量）を入力する。その後、制御信号ＳＥＬ０によってス
イッチ２０３を導通状態とする。こうして、不揮発性の記憶回路１０に保持されていたデ
ータを、フリップフロップ回路２００に入力し、帰還ループによって保持させることがで
きる。このように、信号処理回路１１１が有するレジスタやキャッシュメモリは、電源電
圧供給停止前の状態に復帰することができ、信号処理回路１１１は所定のレスポンスを出
力可能な状態となる。

なお、演算回路２０１を制御信号（例えば、クロック信号等）に応じて選択的に信号を
出力する回路（例えば、クロックドインバータやスリーステートバッファ）として、スイ
ッチ２０３を省略する構成を採用した場合には、上記説明においてスイッチ２０３が非導
通状態となる際に、演算回路２０１の出力が無い（不定となる）ように演算回路２０１を
制御する。演算回路２０１以外の駆動方法は上記と同様とすることができる。

（組の構成２）
組２２０は、図３（Ｂ）に示した構成に限定されない。例えば、図３（Ｅ）に示す構成
とすることができる。図３（Ｅ）において、図３（Ｂ）と同じ部分は同じ符号を用いて示
し、説明は省略する。図３（Ｅ）における組２２０では、図３（Ｂ）におけるスイッチ２
０３は必ずしも必要ないため、設けられていない。図３（Ｅ）における不揮発性の記憶回
路１０の端子Ｆは、図３（Ｃ）に示すように、容量素子１２の一対の電極のうちの一方と
電気的に接続されている。図３（Ｅ）では、不揮発性の記憶回路１０の端子Ｆは演算回路
２０４及びスイッチ２０５を介して、フリップフロップ回路２００の演算回路２０２の出
力端子及び演算回路２０１の入力端子と電気的に接続されている。演算回路２０４として
、例えばインバータ２２４を用いることができる。なお、演算回路２０４としてはこれに
限定されず、入力された信号の位相を反転させて出力する任意の回路とすることができる
。また、スイッチ２０５は制御信号ＳＥＬＲによって、導通状態または非導通状態が選択
される。

（組の構成２の駆動方法）
電源回路１３１によって信号処理回路１１１に電源電圧が供給され、図３（Ｅ）に示し
た組２２０において制御信号ＳＥＬＲによってスイッチ２０５が非導通状態のとき、フリ
ップフロップ回路２００は、演算回路２０１及び演算回路２０２でなる帰還ループによっ
てデータを保持する。つまり、図３（Ｅ）に示す組２２０において、入力されるデータは
フリップフロップ回路２００の帰還ループによって保持され、またフリップフロップ回路
２００の帰還ループからデータが出力される。このようなフリップフロップ回路２００の
帰還ループによるデータの保持及び出力は、高速に行うことが可能である。

また、制御信号ＯＳＧを第１の電源電位とすることによってトランジスタ１１をオン状
態とする。こうして、不揮発性の記憶回路１０において、オン状態となったトランジスタ
１１を介して、フリップフロップ回路２００に保持されたデータに対応する電位（ノード
Ｍの電位）が保持ノードＦＮに入力される。

ここで、トランジスタ１１は、エンハンスメント型（ノーマリオフ型）のトランジスタ
とする。無線タグ１０１が電源電圧を生成することができなくなり、信号処理回路１１１
への電源電圧の供給が停止した際、トランジスタ１１のゲートには接地電位（０Ｖ、第２
の電源電位に相当）が入力される構成とする。つまり、制御信号ＯＳＧとして接地電位が
入力される構成とする。例えば、トランジスタ１１のゲートが抵抗等の負荷を介して接地
される構成とする。こうして、信号処理回路１１１への電源電圧の供給が停止した後、ト
ランジスタ１１はオフ状態となり、保持ノードＦＮの電位を保持し続けることが可能とな
る。そのため、信号処理回路１１１の組２２０を用いて構成される回路（レジスタやキャ
ッシュメモリ）は、電源電圧の供給が停止した後もデータを保持し続けることができる。

そして、信号処理回路１１１への電源電圧の供給が再開した後、不揮発性の記憶回路１
０のトランジスタ１１をオフ状態としたまま、制御信号ＳＥＬＲによってスイッチ２０５
を導通状態とする。これにより、不揮発性の記憶回路１０の保持ノードＦＮの電位（また
はそれに対応する電荷量）を演算回路２０４によって所定の電位に変換し、フリップフロ
ップ回路２００のノードＭｂに入力する。こうして、不揮発性の記憶回路１０に保持され
ていたデータを、フリップフロップ回路２００に入力し、帰還ループによって保持させる
ことができる。このように、信号処理回路１１１が有するレジスタやキャッシュメモリは
、電源電圧供給停止前の状態に復帰することができ、信号処理回路１１１は所定のレスポ
ンスを出力可能な状態となる。

なお、演算回路２０２を制御信号（例えば、クロック信号等）に応じて選択的に信号を
出力する回路（例えば、クロックドインバータやスリーステートバッファ）として、上記
説明においてスイッチ２０５が導通状態となる際に、演算回路２０２の出力が無い（不定
となる）ように演算回路２０２を制御することが好ましい。これによって、フリップフロ
ップ回路２００のノードＭｂの電位を、演算回路２０４から出力される電位とすることが
容易となる。

また、演算回路２０４を制御信号（例えば、クロック信号等）に応じて選択的に信号を
出力する回路（例えば、クロックドインバータやスリーステートバッファ）として、スイ
ッチ２０５を省略する構成を採用することもできる。この場合には、上記説明においてス
イッチ２０５が非導通状態となる際に、演算回路２０４の出力が無い（不定となる）よう
に演算回路２０４を制御する。演算回路２０４以外の駆動方法は上記と同様とすることが
できる。

（組の構成３）
組２２０は、図３（Ｂ）や図３（Ｅ）に示した構成に限定されない。例えば、図３（Ｄ
）に示す構成とすることもできる。図３（Ｄ）において、図３（Ｂ）と同じ部分は同じ符
号を用いて示し、説明は省略する。図３（Ｄ）おける組２２０では、フリップフロップ回
路２００内に不揮発性の記憶回路１０が含まれる。図３（Ｄ）における不揮発性の記憶回
路１０の端子Ｆは、図３（Ｃ）に示すように、保持ノードＦＮと電気的に接続されている
。

（組の構成３の駆動方法）
電源回路１３１によって信号処理回路１１１に電源電圧が供給され、図３（Ｄ）に示し
た組２２０において制御信号ＯＳＧを第１の電源電位とすることによってトランジスタ１
１がオン状態のとき、フリップフロップ回路２００は、演算回路２０１及び演算回路２０
２でなる帰還ループによってデータを保持する。つまり、図３（Ｄ）に示す組において、
入力されるデータはフリップフロップ回路２００の帰還ループによって保持され、またフ
リップフロップ回路２００の帰還ループからデータが出力される。このようなフリップフ
ロップ回路２００の帰還ループによるデータの保持及び出力は、高速に行うことが可能で
ある。

また、不揮発性の記憶回路１０の保持ノードＦＮは、フリップフロップ回路２００に保
持されたデータに対応する電位（ノードＭの電位）となる。

ここで、トランジスタ１１は、エンハンスメント型（ノーマリオフ型）のトランジスタ
とする。無線タグ１０１が電源電圧を生成することができなくなり、信号処理回路１１１
への電源電圧の供給が停止した際、トランジスタ１１のゲートには接地電位（０Ｖ、第２
の電源電位に相当）が入力される構成とする。つまり、制御信号ＯＳＧとして接地電位が
入力される構成とする。例えば、トランジスタ１１のゲートが抵抗等の負荷を介して接地
される構成とする。こうして、信号処理回路１１１への電源電圧の供給が停止した後、ト
ランジスタ１１はオフ状態となり、保持ノードＦＮの電位を保持し続けることが可能とな
る。そのため、信号処理回路１１１の組２２０を用いて構成される回路（レジスタやキャ
ッシュメモリ）は、電源電圧の供給が停止した後もデータを保持し続けることができる。

そして、信号処理回路１１１への電源電圧の供給が再開した後、御信号ＯＳＧを第１の
電源電位とすることによって不揮発性の記憶回路１０のトランジスタ１１をオン状態とす
る。これにより、不揮発性の記憶回路１０に保持されていたデータを、フリップフロップ
回路２００の帰還ループによって保持させることができる。このように、信号処理回路１
１１が有するレジスタやキャッシュメモリは、電源電圧供給停止前の状態に復帰すること
ができ、信号処理回路１１１は所定のレスポンスを出力可能な状態となる。

以上が、信号処理回路１１１が有する複数の組２２０の構成についての説明である。な
お、信号処理回路１１１が有する複数の組２２０としては、上記した構成１乃至構成３の
組２２０を自由に組み合わせて用いることができる。例えば、信号処理回路１１１は、異
なる構成の組２２０を有していてもよい。また、信号処理回路１１１が有する複数の組２
２０において、フリップフロップ回路２００の構成は同じであってもよいし異なっていて
もよい。

上記のような通信システム１００を用いることによって、無線タグ１０１が有する信号
処理回路１１１のレジスタやキャッシュメモリは電源電圧の供給が停止した後も、データ
を保持し続けることができる。よって、無線タグ１０１が電源電圧を生成することができ
なくなってコマンドシーケンスが中断した後、再び無線タグ１０１が電源電圧を生成し始
めた後に、無線タグ１０１が有する信号処理回路１１１は電源電圧供給停止前の状態に復
帰して信号処理を再開することができるため、コマンドシーケンスを途中から再開するこ
とができる。つまり、無線タグ１０１の内部回路への電源電圧の供給が一時的に停止（瞬
断）した後、コマンドシーケンスを最初からやり直す必要がないため、通信を速く行うこ
とが可能となる。

本実施の形態は、他の実施の形態と自由に組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、本発明の通信方法の一態様について説明する。なお、当該通信方法
を用いる通信システムは、実施の形態１に示した構成とすることができる。よって、以下
に説明では、図１や図３も参照し、その符号も用いて説明する。

図２に、通信方法の一態様を示すタイミングチャートを示す。図２において、Ｔは、期
間を示し、「タグ」は無線タグ１０１が行う信号処理を示し、「Ｒ／Ｗ」はリーダ／ライ
タ１０２が行う信号処理を示し、「Ｖ」は無線タグ１０１の電源回路１３１が生成する電
源電圧を示す。図２（Ａ）では、無線タグ１０１の内部回路への電源電圧の供給の一時的
停止（瞬断）が起こらなかった場合のタイミングチャートを示し、図２（Ｂ）では、瞬断
が起こった場合のタイミングチャートを示す。

（瞬断が起こらない場合）
瞬断が起こらない場合、コマンドシーケンスを行う期間（図２（Ａ）の期間Ｔ１乃至期
間Ｔ９）において、無線タグ１０１の電源回路１３１は所定の電圧を生成し信号処理回路
１１１等の内部回路に供給しているため、ＶはＶＤＤ（０Ｖでない所定の電圧）である。

図２（Ａ）の期間Ｔ１において、リーダ／ライタ１０２はコマンドＣ１を無線タグ１０
１に送信し、無線タグ１０１はコマンドＣ１を受信し、無線タグ１０１の信号処理回路１
１１はコマンドＣ１に従って信号処理を行う（図２（Ａ）において「Ｃ１」と表記）。

次いで期間Ｔ２において、無線タグ１０１の信号処理回路１１１が有する複数の組（フ
リップフロップ回路２００と不揮発性の記憶回路１０との組２２０）において、フリップ
フロップ回路２００に保持されたデータを不揮発性の記憶回路１０に保持させる（図２（
Ａ）において「Ｆ１」と表記）。つまり、フリップフロップ回路２００のノードＭの電位
を不揮発性の記憶回路１０の保持ノードＦＮに入力する。この動作の詳細については、実
施の形態１において詳述したとおりであるので、説明は省略する。なお、期間Ｔ２におけ
るこの動作（フリップフロップ回路２００のノードＭの電位を不揮発性の記憶回路１０の
保持ノードＦＮに入力する動作）は、信号処理回路１１１がコマンドＣ１に従った信号処
理を行うのと同時に（並行して）行うこともできる。つまり、図２（Ａ）における期間Ｔ
２の動作を期間Ｔ１中に行うこともできる。

期間Ｔ３において、無線タグ１０１は信号処理の結果であるレスポンスＲ１をリーダ／
ライタ１０２に送信し、リーダ／ライタ１０２はレスポンスＲ１を受信し、リーダ／ライ
タ１０２がレスポンスＲ１に従った信号処理を行う（図２（Ａ）において「Ｒ１」と表記
）。こうして、期間Ｔ４において、リーダ／ライタ１０２は、レスポンスＲ１に応じたコ
マンドＣ２を出力する。

図２（Ａ）に示すとおり、期間Ｔ４乃至期間Ｔ６、及び期間Ｔ７乃至期間Ｔ９において
も、期間Ｔ１乃至期間Ｔ３と同様の動作を繰り返すことによってコマンドシーケンスを行
う。

（瞬断が起こった場合）
図２（Ｂ）に示すように、期間Ｔ１乃至期間Ｔ５、及び期間Ｔ８乃至期間Ｔ１２におい
ては、無線タグ１０１の電源回路１３１は所定の電圧ＶＤＤを生成し（ＶはＶＤＤ）、内
部回路に供給しているが、期間Ｔ６及び期間７において瞬断が起き、内部回路への電源電
圧の供給が停止（Ｖは０Ｖ）する場合について説明する。

図２（Ｂ）の期間Ｔ１乃至期間Ｔ５までの動作については、図２（Ａ）の期間Ｔ１乃至
期間Ｔ５までの動作と同様であるため説明は省略する。

期間Ｔ６において、瞬断が起きＶが０Ｖとなると、無線タグ１０１がレスポンスＲ２を
リーダ／ライタ１０２に送信することができなくなる。そのため、コマンドシーケンスが
中断する（図２（Ｂ）中、斜線で示す）。

期間Ｔ７でもＶが０Ｖであるため、無線タグ１０１はリーダ／ライタ１０２にレスポン
スを送信することができない（図２（Ｂ）中、斜線で示す）。

期間８において、無線タグ１０１の電源回路１３１によって電源電圧の生成が再開しＶ
がＶＤＤとなる。すると、無線タグ１０１の信号処理回路１１１が有する複数の組（フリ
ップフロップ回路２００と不揮発性の記憶回路１０との組２２０）それぞれにおいて、不
揮発性の記憶回路１０に保持されたデータをフリップフロップ回路２００に入力し、信号
処理回路１１１は当該データを用いて信号処理を行う（図２（Ｂ）において「Ｂ２」と表
記）。つまり、不揮発性の記憶回路１０の保持ノードＦＮの電位（またはそれに対応する
電位）を、フリップフロップ回路２００のデータを保持するノード（例えば、図３（Ｂ）
及び図３（Ｄ）におけるノードＭ、図３（Ｅ）におけるノードＭｂ）に入力することによ
って、不揮発性の記憶回路１０に保持されたデータをフリップフロップ回路２００の帰還
ループによって保持させた後、当該データを用いて信号処理回路１１１は信号処理を行う
。この動作の詳細については、実施の形態１において詳述したとおりであるので、説明は
省略する。

その信号処理の結果を期間Ｔ９において、レスポンスＲ２としてリーダ／ライタ１０２
に送信し、リーダ／ライタ１０２はレスポンスＲ２を受信する。そして、リーダ／ライタ
１０２がレスポンスＲ２に従った信号処理を行う。こうして、期間Ｔ１０において、リー
ダ／ライタ１０２は、レスポンスＲ２に応じたコマンドＣ３を出力する。

期間Ｔ１０以降の動作は、図２（Ａ）における期間Ｔ７以降の動作と同様である。

このように、瞬断によって中断したコマンドシーケンスを途中（無線タグ１０１からの
レスポンスＲ２の送信）から再開することができる。

（瞬断が起きる場合のバリエーション）
なお、図２（Ｂ）では、無線タグ１０１がレスポンスを送信する際に瞬断が起きた場合
を例示したがこれに限定されない。無線タグ１０１がコマンドを受信する際に瞬断が起き
た場合も、同様にコマンドシーケンスを途中から再開することができる。

例えば、図２（Ａ）において、無線タグ１０１がコマンドＣ３を受信する際に瞬断が起
きた場合を例に説明する。瞬断の後、無線タグ１０１の電源回路１３１によって電源電圧
の生成が再開しＶがＶＤＤとなった後に、図２（Ｂ）における「Ｂ２」と同様の動作を行
うことによって、瞬断によって中断したコマンドシーケンスを途中（無線タグ１０１から
のレスポンスＲ２の送信）から再開することができる。

上記のような通信方法を用いることによって、無線タグ１０１の内部回路への電源電圧
の供給が一時的に停止（瞬断）した後、コマンドシーケンスを最初からやり直す必要がな
いため、通信を速く行うことが可能となる。

図２では、コマンドと、それに対応するレスポンスを３回送受信するコマンドシーケン
スの例を示したがこれに限定されない。コマンドとそれに対応するレスポンスを任意の回
数送受信するコマンドシーケンスを行う場合に対して、上記通信方法を採用することがで
きる。

また、コマンドシーケンスは、任意の規格に対応したものを用いることができる。例え
ば、ＦｅｌｉＣａ（登録商標）に対応したものを用いることができる。また例えば、ＮＦ
Ｃ ｔｙｐｅ３に対応したものを用いることができる。本発明の通信方法では、上述のと
おり、瞬断が起きてもコマンドシーケンスを途中から再開することができるため、長いコ
マンドシーケンスを必要とする通信において、特に有効である。例えば、コマンドとそれ
に対応するレスポンスの送受信を行う回数が多いコマンドシーケンスが規定された規格を
用いる場合に、特に有効である。

本実施の形態は、他の実施の形態と自由に組み合わせて実施することが可能である。

（実施の形態３）
無線タグ１０１が有する信号処理回路１１１の作製方法について説明する。本実施の形
態では、図３に示した不揮発性の記憶回路１０のうち、チャネルが酸化物半導体層に形成
されるトランジスタ１１、容量素子１２、及びフリップフロップ回路２００を構成するト
ランジスタのうちトランジスタ１３３を例に挙げて、信号処理回路１１１の作製方法につ
いて説明する。ここで、トランジスタ１３３は、チャネルがシリコン層に形成されるトラ
ンジスタである場合を例に挙げる。

なお、信号処理回路１１１の有するその他トランジスタは、トランジスタ１３３と同様
に作製することができる。

まず、図４（Ａ）に示すように、基板７００上に絶縁膜７０１と、単結晶の半導体基板
から分離された半導体膜７０２とを形成する。

基板７００として使用することができる素材に大きな制限はないが、少なくとも、後の
加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００に
は、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラ
ミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場
合には、歪み点が７３０℃以上のものを用いると良い。

また、本実施の形態では、半導体膜７０２が単結晶のシリコンである場合を例に挙げて
、以下、トランジスタ１３３の作製方法について説明する。なお、具体的な単結晶の半導
体膜７０２の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板であ
るボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボンド基板の表
面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形
成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビー
ムの入射角によって調節することができる。そして、ボンド基板と、絶縁膜７０１が形成
された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせ
は、ボンド基板と基板７００とを重ね合わせた後、ボンド基板と基板７００の一部に、１
Ｎ／ｃｍ^２以上５００Ｎ／ｃｍ^２以下、好ましくは１１Ｎ／ｃｍ^２以上２０Ｎ／ｃｍ^２以
下程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜７０１とが接
合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで
、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結
果、脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から分離する
。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結
晶半導体膜をエッチング等により所望の形状に加工することで、半導体膜７０２を形成す
ることができる。

半導体膜７０２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなど
のｐ型の導電性を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与す
る不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、所定の
形状にエッチング加工する前の半導体膜に対して行っても良いし、所定の形状にエッチン
グ加工した後の半導体膜７０２に対して行っても良い。また、閾値電圧を制御するための
不純物元素の添加を、ボンド基板に対して行っても良い。若しくは、不純物元素の添加を
、閾値電圧を大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整
するために、所定の形状にエッチング加工する前の半導体膜に対して、又は所定の形状に
エッチング加工した後の半導体膜７０２に対しても行っても良い。

なお、本実施の形態では、単結晶の半導体膜を用いる例について説明しているが、本発
明はこの構成に限定されない。例えば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏ
ｌａｔｉｏｎ）等により素子分離したバルクの半導体基板を用いてもよい。例えば、絶縁
膜７０１上に気相成長法を用いて形成された多結晶、微結晶、非晶質の半導体膜を用いて
も良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法として
は、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒
元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石
英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外
光を用いたランプ加熱結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温加熱法
を組み合わせた結晶化法を用いても良い。

次に、図４（Ｂ）に示すように、半導体膜７０２を用いて半導体層７０４を形成する。
そして、半導体層７０４上にゲート絶縁膜として機能する絶縁膜７０３を形成する。

絶縁膜７０３は、例えば、プラズマＣＶＤ法又はスパッタリング法などを用い、酸化珪
素、窒化酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム又は酸
化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞
０））、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加さ
れたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハ
フニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））等を含む膜を、単層で、又
は積層させることで、形成することができる。

なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が
多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多
い物質を意味する。

絶縁膜７０３の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上
５０ｎｍ以下とすることができる。本実施の形態では、プラズマＣＶＤ法を用いて、酸化
珪素を含む単層の絶縁膜を、絶縁膜７０３として用いる。

次いで、図４（Ｃ）に示すように、ゲート電極７０７を形成する。

ゲート電極７０７は、導電膜を形成した後、該導電膜を所定の形状に加工することで、
形成することができる。上記導電膜の形成にはＣＶＤ法、スパッタリング法、蒸着法、ス
ピンコート法等を用いることができる。また、導電膜は、タンタル（Ｔａ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、
クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。上記金属を主成分とする合金
を用いても良いし、上記金属を含む化合物を用いても良い。又は、半導体膜に導電性を付
与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成して
も良い。

なお、本実施の形態ではゲート電極７０７を単層の導電膜で形成しているが、本実施の
形態はこの構成に限定されない。ゲート電極７０７は積層された複数の導電膜で形成され
ていても良い。

２つの導電膜の組み合わせとして、１層目に窒化タンタル又はタンタルを、２層目にタ
ングステンを用いることができる。上記例の他に、２つの導電膜の組み合わせとして、窒
化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル
、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高い
ため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行う
ことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型の導電性を付与す
る不純物元素がドーピングされた珪素とニッケルシリサイド、ｎ型の導電性を付与する不
純物元素がドーピングされた珪素とタングステンシリサイド等も用いることができる。

３つの導電膜を積層する３層構造の場合は、例えば、モリブデン膜とアルミニウム膜と
モリブデン膜の積層構造を採用することができる。

また、ゲート電極７０７に酸化インジウム、酸化インジウム酸化スズ、酸化インジウム
酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、又は酸化亜鉛ガ
リウム等の透光性を有する酸化物導電膜を用いることもできる。

なお、マスクを用いずに、液滴吐出法を用いて選択的にゲート電極７０７を形成しても
良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出又は噴出することで所定
のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。

また、ゲート電極７０７は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏ
ｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件
（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の
電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチング
することができる。また、テーパー形状は、マスクの形状によっても角度等を制御するこ
とができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩
化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又
は酸素を適宜用いることができる。

次に、図４（Ｄ）に示すように、ゲート電極７０７をマスクとして一導電性を付与する
不純物元素を半導体層７０４に添加することで、ゲート電極７０７と重なるチャネル形成
領域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９とが、半導体
層７０４に形成される。

本実施の形態では、半導体層７０４にｐ型の導電性を付与する不純物元素（例えば硼素
）を添加する場合を例に挙げる。

次いで、図５（Ａ）に示すように、絶縁膜７０３、ゲート電極７０７を覆うように、絶
縁膜７１２、絶縁膜７１３を形成する。具体的に、絶縁膜７１２、絶縁膜７１３は、酸化
珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化酸化アルミニウ
ムなどの無機の絶縁膜を用いることができる。特に、絶縁膜７１２、絶縁膜７１３に誘電
率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を
十分に低減することが可能になるため好ましい。なお、絶縁膜７１２、絶縁膜７１３に、
上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では、密度の高い絶
縁膜と比較して誘電率が低下するため、電極や配線の重なりに起因する寄生容量を更に低
減することが可能である。

本実施の形態では、絶縁膜７１２として酸化窒化珪素、絶縁膜７１３として窒化酸化珪
素を用いる場合を例に挙げる。また、本実施の形態では、ゲート電極７０７上に絶縁膜７
１２、絶縁膜７１３を形成している場合を例示しているが、本発明はゲート電極７０７上
に絶縁膜を１層だけ形成していても良いし、３層以上の複数の絶縁膜を積層するように形
成していても良い。

次いで、図５（Ｂ）に示すように、絶縁膜７１３にＣＭＰ（化学的機械研磨）処理やエ
ッチング処理を行うことにより、絶縁膜７１３の上面を平坦化する。なお、後に形成され
るトランジスタ１１の特性を向上させるために、絶縁膜７１３の表面は可能な限り平坦に
しておくことが好ましい。

以上の工程により、トランジスタ１３３を形成することができる。

次いで、トランジスタ１１の作製方法について説明する。まず、図５（Ｃ）に示すよう
に、絶縁膜７１３上に酸化物半導体層７１６を形成する。

酸化物半導体層７１６としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）
を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体層
を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それ
らに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ
（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有
することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが
好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム
（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウ
ム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホ
ルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、
ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ
系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系
酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸
化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化
物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物
、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、
Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉ
ｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、
Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を
用いることができる。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分と
して有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、Ｉｎと
ＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない
）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ
_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：
Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系
酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝
１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：
１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）
の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）
に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、
キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密
度等を適切なものとすることが好ましい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしな
がら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を
上げることができる。

なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ
＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋
Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）^２＋（ｂ―Ｂ）^２＋（ｃ―Ｃ）^２≦ｒ^２
を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である
。

酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結
晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファ
スでもよい。

アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため
、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的
高い移動度を得ることができる。

また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表
面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる
。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好まし
く、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好
ましくは０．１ｎｍ以下の表面上に形成するとよい。

なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用
できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均
した値」と表現でき、以下の式にて定義される。

なお、上記において、Ｓ_０は、測定面（座標（ｘ_１，ｙ_１）（ｘ_１，ｙ_２）（ｘ_２，ｙ
_１）（ｘ_２，ｙ_２）の４点で表される四角形の領域）の面積を指し、Ｚ_０は測定面の平均
高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓ
ｃｏｐｅ）にて評価可能である。

なお、酸化物半導体層７１６は、電子供与体（ドナー）となる水分又は水素などの不純
物が低減されることが好ましい。具体的には、酸化物半導体層７１６は、二次イオン質量
分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ
）による水素濃度の測定値が、５×１０^１９／ｃｍ^３以下、好ましくは５×１０^１８／ｃ
ｍ^３以下、より好ましくは５×１０^１７／ｃｍ^３以下、更に好ましくは１×１０^１６／ｃ
ｍ^３以下である。

ここで、酸化物半導体層７１６中の、水素濃度の分析について触れておく。酸化物半導
体層中の水素濃度測定は、二次イオン質量分析法で行う。ＳＩＭＳ分析は、その原理上、
試料表面近傍や、材質が異なる層との積層界面近傍のデータを正確に得ることが困難であ
ることが知られている。そこで、層中における水素濃度の厚さ方向の分布をＳＩＭＳで分
析する場合、対象となる層が存在する範囲において、値に極端な変動がなく、ほぼ一定の
値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる
層の厚さが小さい場合、隣接する層内の水素濃度の影響を受けて、ほぼ一定の値が得られ
る領域を見いだせない場合がある。この場合、当該層が存在する領域における、水素濃度
の極大値又は極小値を、当該層中の水素濃度として採用する。更に、当該層が存在する領
域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場
合、変曲点の値を水素濃度として採用する。

酸化物半導体層７１６は、絶縁膜７１３上に形成した酸化物半導体膜を所望の形状に加
工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００
ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下
とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタリング法に
より成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲
気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタリング法に
より形成することができる。

スパッタリング法によってＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いて酸化物半導体層７１
６を作製する場合には、原子数比でＩｎ：Ｓｎ：Ｚｎが、１：２：２、２：１：３、１：
１：１、または２０：４５：３５などとなる酸化物ターゲットを用いることができる。

ここで、スパッタリング法を用いて酸化物半導体層７１６を作製する場合には、ターゲ
ット中の水素濃度のみならず、チャンバー内に存在する水、水素を極力低減しておくこと
が重要である。具体的には、当該形成以前にチャンバー内をベークする、チャンバー内に
導入されるガス中の水、水素濃度を低減する、及びチャンバーからガスの排気する排気系
における逆流を防止するなどを行うことが効果的である。

また、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタリングを行い、絶縁膜７１３の表面に付着している塵
埃を除去してもよい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴ
ン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表
面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いても
よい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。ま
た、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。

また、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために
、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜７１２及び絶縁膜７１
３までが形成された基板７００を予備加熱し、基板７００に吸着した水分又は水素などの
不純物を脱離し排気してもよい。なお、予備加熱の温度は、１００℃以上４００℃以下、
好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクラ
イオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この
予備加熱は、後に行われる絶縁膜７１７の成膜前に基板７００にも同様に行ってもよい。

本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む
ターゲットを用いたスパッタリング法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−
Ｏ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例え
ば、各金属の組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２であるターゲットを用いることができる。また、
Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは
９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した
酸化物半導体膜は緻密な膜となる。

本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水
分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲット
を用いて酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、
好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することに
より、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、ス
パッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型
の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタン
サブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポン
プにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排
気すると、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは
炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に
含まれる不純物の濃度を低減できる。

成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐ
ａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用
される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、
膜厚分布も均一となるために好ましい。

また、スパッタリング装置の処理室のリークレートを１×１０^−１０Ｐａ・ｍ^３／秒以
下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカ
リ金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述し
た吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子
、水、水酸基、または水素化物等の不純物の逆流を低減することができる。

また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入す
るアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することが
できる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナ
トリウム、カリウム等のアルカリ金属の濃度を低減することができる。

なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含ま
れていても問題がなく、ナトリウム（Ｎａ）のようなアルカリ金属が多量に含まれる廉価
なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化
物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、
ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化
物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導
体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａ
は、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ^＋
となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素
の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイ
ナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特
性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるト
ランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低
い場合において顕著に現れる。従って、酸化物半導体層中の水素濃度が１×１０^１８／ｃ
ｍ^３以下、より好ましくは１×１０^１７／ｃｍ^３以下である場合には、上記不純物の濃度
を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は
、５×１０^１６／ｃｍ^３以下、好ましくは１×１０^１６／ｃｍ^３以下、更に好ましくは１
×１０^１５／ｃｍ^３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０^１５／ｃ
ｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とするとよい。同様に、Ｋ濃度の測定値
は、５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とするとよい。

酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの
状態をとる。

好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。

ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ
膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、
当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また
、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境
界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダ
リーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子
移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三
角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状また
は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸
およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、
８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−
５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡ
ＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被
形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、Ｃ
ＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非
晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形
成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、ま
たは成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部の結晶構造の一例について図７乃至図９を用いて詳
細に説明する。なお、特に断りがない限り、図７乃至図９は上方向をｃ軸方向とし、ｃ軸
方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境に
した場合の上半分、下半分をいう。また、図７において、丸で囲まれたＯ原子は４配位の
Ｏ原子を示し、二重丸で囲まれたＯ原子は３配位のＯ原子を示す。

図７（Ａ）に、１個の６配位のＩｎ原子と、Ｉｎ原子に近接の６個の４配位の酸素原子
（以下４配位のＯ原子）と、を有する構造を示す。ここでは、金属原子が１個に対して、
近接の酸素原子のみ示した構造を小グループと呼ぶ。図７（Ａ）の構造は、八面体構造を
とるが、簡単のため平面構造で示している。なお、図７（Ａ）の上半分および下半分には
それぞれ３個ずつ４配位のＯ原子がある。図７（Ａ）に示す小グループは電荷が０である
。

図７（Ｂ）に、１個の５配位のＧａ原子と、Ｇａ原子に近接の３個の３配位の酸素原子
（以下３配位のＯ原子）と、Ｇａ原子に近接の２個の４配位のＯ原子と、を有する構造を
示す。３配位のＯ原子は、いずれもａｂ面に存在する。図７（Ｂ）の上半分および下半分
にはそれぞれ１個ずつ４配位のＯ原子がある。また、Ｉｎ原子も５配位をとるため、図７
（Ｂ）に示す構造をとりうる。図７（Ｂ）に示す小グループは電荷が０である。

図７（Ｃ）に、１個の４配位のＺｎ原子と、Ｚｎ原子に近接の４個の４配位のＯ原子と
、を有する構造を示す。図７（Ｃ）の上半分には１個の４配位のＯ原子があり、下半分に
は３個の４配位のＯ原子がある。または、図７（Ｃ）の上半分に３個の４配位のＯ原子が
あり、下半分に１個の４配位のＯ原子があってもよい。図７（Ｃ）に示す小グループは電
荷が０である。

図７（Ｄ）に、１個の６配位のＳｎ原子と、Ｓｎ原子に近接の６個の４配位のＯ原子と
、を有する構造を示す。図７（Ｄ）の上半分には３個の４配位のＯ原子があり、下半分に
は３個の４配位のＯ原子がある。図７（Ｄ）に示す小グループは電荷が＋１となる。

図７（Ｅ）に、２個のＺｎ原子を含む小グループを示す。図７（Ｅ）の上半分には１個
の４配位のＯ原子があり、下半分には１個の４配位のＯ原子がある。図７（Ｅ）に示す小
グループは電荷が−１となる。

ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体
を大グループ（ユニットセルともいう。）と呼ぶ。

ここで、これらの小グループ同士が結合する規則について説明する。図７（Ａ）に示す
６配位のＩｎ原子の上半分の３個のＯ原子は、下方向にそれぞれ３個の近接Ｉｎ原子を有
し、下半分の３個のＯ原子は、上方向にそれぞれ３個の近接Ｉｎ原子を有する。図７（Ｂ
）に示す５配位のＧａ原子の上半分の１個のＯ原子は、下方向に１個の近接Ｇａ原子を有
し、下半分の１個のＯ原子は、上方向に１個の近接Ｇａ原子を有する。図７（Ｃ）に示す
４配位のＺｎ原子の上半分の１個のＯ原子は、下方向に１個の近接Ｚｎ原子を有し、下半
分の３個のＯ原子は、上方向にそれぞれ３個の近接Ｚｎ原子を有する。この様に、金属原
子の上方向の４配位のＯ原子の数と、そのＯ原子の下方向にある近接金属原子の数は等し
く、同様に金属原子の下方向の４配位のＯ原子の数と、そのＯ原子の上方向にある近接金
属原子の数は等しい。Ｏ原子は４配位なので、下方向にある近接金属原子の数と、上方向
にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯ原
子の数と、別の金属原子の下方向にある４配位のＯ原子の数との和が４個のとき、金属原
子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（
ＩｎまたはＳｎ）が下半分の４配位のＯ原子を介して結合する場合、４配位のＯ原子が３
個であるため、５配位の金属原子（ＧａまたはＩｎ）、４配位の金属原子（Ｚｎ）のいず
れかと結合することになる。

これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯ原子を介して結合
する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結
合して中グループを構成する。

図８（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示
す。図８（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図８（Ｃ）
は、図８（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。

図８（Ａ）においては、簡単のため、３配位のＯ原子は省略し、４配位のＯ原子は個数
のみ示し、例えば、Ｓｎ原子の上半分および下半分にはそれぞれ３個ずつ４配位のＯ原子
があることを丸枠の３として示している。同様に、図８（Ａ）において、Ｉｎ原子の上半
分および下半分にはそれぞれ１個ずつ４配位のＯ原子があり、丸枠の１として示している
。また、同様に、図８（Ａ）において、下半分には１個の４配位のＯ原子があり、上半分
には３個の４配位のＯ原子があるＺｎ原子と、上半分には１個の４配位のＯ原子があり、
下半分には３個の４配位のＯ原子があるＺｎ原子とを示している。

図８（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯ原子が３個ずつ上半分および下半分にあるＳｎ原子が、４配位のＯ原子
が１個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に３個
の４配位のＯ原子があるＺｎ原子と結合し、そのＺｎ原子の下半分の１個の４配位のＯ原
子を介して４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子と結合し、その
Ｉｎ原子が、上半分に１個の４配位のＯ原子があるＺｎ原子２個からなる小グループと結
合し、この小グループの下半分の１個の４配位のＯ原子を介して４配位のＯ原子が３個ず
つ上半分および下半分にあるＳｎ原子と結合している構成である。この中グループが複数
結合して大グループを構成する。

ここで、３配位のＯ原子および４配位のＯ原子の場合、結合１本当たりの電荷はそれぞ
れ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）
原子、Ｚｎ（４配位）原子、Ｓｎ（５配位または６配位）原子の電荷は、それぞれ＋３、
＋２、＋４である。従って、Ｓｎ原子を含む小グループは電荷が＋１となる。そのため、
Ｓｎ原子を含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。
電荷−１をとる構造として、図７（Ｅ）に示すように、２個のＺｎ原子を含む小グループ
が挙げられる。例えば、Ｓｎ原子を含む小グループが１個に対し、２個のＺｎ原子を含む
小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすること
ができる。

具体的には、図８（Ｂ）に示した大グループとすることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の
結晶（Ｉｎ_２ＳｎＺｎ_３Ｏ_８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−
Ｏ系の層構造は、Ｉｎ_２ＳｎＺｎ_２Ｏ_７（ＺｎＯ）_ｍ（ｍは０または自然数。）とする組
成式で表すことができる。

また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。
）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ
−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物、Ｉｎ
−Ｌａ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸
化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｕ−Ｚ
ｎ−Ｏ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ
−Ｄｙ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸
化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌｕ−Ｚ
ｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ
系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物
、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物、一元系金属の酸化物であるＩｎ
−Ｏ系酸化物、Ｓｎ−Ｏ系酸化物、Ｚｎ−Ｏ系酸化物などを用いた場合も同様である。

例えば、図９（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデ
ル図を示す。

図９（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子が、４配位のＯ原子
が１個上半分にあるＺｎ原子と結合し、そのＺｎ原子の下半分の３個の４配位のＯ原子を
介して、４配位のＯ原子が１個ずつ上半分および下半分にあるＧａ原子と結合し、そのＧ
ａ原子の下半分の１個の４配位のＯ原子を介して、４配位のＯ原子が３個ずつ上半分およ
び下半分にあるＩｎ原子と結合している構成である。この中グループが複数結合して大グ
ループを構成する。

図９（Ｂ）に３つの中グループで構成される大グループを示す。なお、図９（Ｃ）は、
図９（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。

ここで、Ｉｎ（６配位または５配位）原子、Ｚｎ（４配位）原子、Ｇａ（５配位）原子
の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ原子、Ｚｎ原子およびＧａ原子の
いずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合
わせであれば中グループの合計の電荷は常に０となる。

また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図９（Ａ）に示した
中グループに限定されず、Ｉｎ原子、Ｇａ原子、Ｚｎ原子の配列が異なる中グループを組
み合わせた大グループも取りうる。

具体的には、図９（Ｂ）に示した大グループとすることで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の
結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系の層構造は、ＩｎＧａ
Ｏ_３（ＺｎＯ）_ｎ（ｎは自然数。）とする組成式で表すことができる。

ｎ＝１（ＩｎＧａＺｎＯ_４）の場合は、例えば、図１０（Ａ）に示す結晶構造を取りう
る。なお、図１０（Ａ）に示す結晶構造において、図７（Ｂ）で説明したように、Ｇａ原
子及びＩｎ原子は５配位をとるため、Ｇａ原子がＩｎ原子に置き換わった構造も取りうる
。

また、ｎ＝２（ＩｎＧａＺｎ_２Ｏ_５）の場合は、例えば、図１０（Ｂ）に示す結晶構造
を取りうる。なお、図１０（Ｂ）に示す結晶構造において、図７（Ｂ）で説明したように
、Ｇａ原子及びＩｎ原子は５配位をとるため、Ｇａ原子がＩｎ原子に置き換わった構造も
取りうる。

ＣＡＡＣ−ＯＳ膜は、スパッタリング法によって作製することができる。ターゲット材
料は上述のとおりの材料を用いることができる。スパッタリング法を用いてＣＡＡＣ−Ｏ
Ｓ膜を成膜する場合には、雰囲気中の酸素ガス比が高い方が好ましい。例えば、アルゴン
及び酸素の混合ガス雰囲気中でスパッタリング法を行う場合には、酸素ガス比を３０％以
上とすることが好ましく、４０％以上とすることがより好ましい。雰囲気中からの酸素の
補充によって、ＣＡＡＣ−ＯＳ膜の結晶化が促進されるからである。

また、スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合には、ＣＡＡＣ−Ｏ
Ｓ膜が成膜される基板を１５０℃以上に加熱しておくことが好ましく、１７０℃以上に加
熱しておくことがより好ましい。基板温度の上昇に伴って、ＣＡＡＣ−ＯＳ膜の結晶化が
促進されるからである。

また、ＣＡＡＣ−ＯＳ膜に対して、窒素雰囲気中又は真空中において熱処理を行った後
には、酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好
ましい。先の熱処理で生じる酸素欠損を後の熱処理における雰囲気中からの酸素供給によ
って復元することができるからである。

また、ＣＡＡＣ−ＯＳ膜が成膜される膜表面（被成膜面）は平坦であることが好ましい
。ＣＡＡＣ−ＯＳ膜は、当該被成膜面に概略垂直となるｃ軸を有するため、当該被成膜面
に存在する凹凸は、ＣＡＡＣ−ＯＳ膜における結晶粒界の発生を誘発することになるから
である。よって、ＣＡＡＣ−ＯＳ膜が成膜される前に当該被成膜表面に対して化学機械研
磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの平
坦化処理を行うことが好ましい。また、当該被成膜面の平均ラフネスは、０．５ｎｍ以下
であることが好ましく、０．３ｎｍ以下であることがより好ましい。

なお、スパッタリング等で成膜された酸化物半導体膜中には、不純物としての水分又は
水素（水酸基を含む）が含まれていることがある。本発明の一態様では、酸化物半導体膜
中の水分又は水素などの不純物を低減（脱水化または脱水素化）するために、減圧雰囲気
下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲ
ＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水
分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１
０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体膜に加熱処理を施す。

酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分又は水素を脱離させ
ることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板
の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下
で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行えるた
め、ガラス基板の歪点を超える温度でも処理することができる。

本実施の形態では、加熱処理装置の一つである電気炉を用いる。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンラ
ンプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナト
リウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処
理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置で
ある。気体には、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物
と反応しない不活性気体が用いられる。

加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は
水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウ
ム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは
７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。

以上の工程により、酸化物半導体膜中の水素の濃度を低減することができる。

こうして酸化物半導体膜中の水分又は水素を脱離させた後、酸化物半導体膜（または、
これを用いて形成した酸化物半導体層）に酸素を添加（供給）する。こうして、酸化物半
導体膜（酸化物半導体層）中やその界面等における酸素欠陥を低減し、酸化物半導体層を
ｉ型化又はｉ型に限りなく近くすることができる。

酸素の添加は、例えば、酸化物半導体膜（または、これを用いて形成した酸化物半導体
層）に接して化学量論的組成比より酸素が多い領域を有する絶縁膜を形成し、その後加熱
することによって行うことができる。こうして、絶縁膜中の過剰な酸素を酸化物半導体膜
（酸化物半導体層）に供給することができる。こうして、酸化物半導体膜（酸化物半導体
層）を酸素を過剰に含む状態とすることができる。過剰に含まれる酸素は、例えば、酸化
物半導体膜（酸化物半導体層）を構成する結晶の格子間に存在する。

なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜（酸化
物半導体層）に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜の
うち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量
論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜（酸化物半導体層）に
接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜（酸化物半導体
層）を挟む構成とすることで、上記効果をより高めることができる。

ここで、化学量論的組成比より酸素が多い領域を有する絶縁膜は、単層の絶縁膜であっ
ても良いし、積層された複数の絶縁膜で構成されていても良い。なお、当該絶縁膜は、水
分や、水素などの不純物を極力含まないことが望ましい。絶縁膜に水素が含まれると、そ
の水素が酸化物半導体膜（酸化物半導体層）へ侵入し、又は水素が酸化物半導体膜（酸化
物半導体層）中の酸素を引き抜き、酸化物半導体膜が低抵抗化（ｎ型化）してしまい、寄
生チャネルが形成されるおそれがある。よって、絶縁膜はできるだけ水素を含まない膜に
なるように、成膜方法に水素を用いないことが重要である。また、絶縁膜には、バリア性
の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、
窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、又は窒化酸化アルミニウム
膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が
低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸
化物半導体膜（酸化物半導体層）に近い側に形成する。そして、窒素の含有比率が低い絶
縁膜を間に挟んで、酸化物半導体膜（酸化物半導体層）と重なるように、バリア性の高い
絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜（酸化物半導
体層）内や他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入り込むのを防
ぐことができる。また、酸化物半導体膜（酸化物半導体層）に接するように窒素の比率が
低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を
用いた絶縁膜が直接酸化物半導体膜（酸化物半導体層）に接するのを防ぐことができる。

また、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後の酸素添加
は、酸素雰囲気下で酸化物半導体膜（酸化物半導体層）に加熱処理を施すことによってお
こなってもよい。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素など
が含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（
９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

或いは、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後の酸素添
加は、イオン注入法又はイオンドーピング法などを用い行ってもよい。例えば、２．４５
ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜（酸化物半導体層）に添加す
れば良い。

上述のように形成した酸化物半導体膜をエッチングして酸化物半導体層７１６を形成す
る。または、上述のように形成した酸化物半導体層によって酸化物半導体層７１６を形成
する。

次いで、図５（Ｄ）に示すように、酸化物半導体層７１６上に絶縁膜７１７を形成する
。なお、上述した化学量論的組成比より酸素が多い領域を有する絶縁膜として絶縁膜７１
７を用いてもよい。そして、絶縁膜７１７上において、酸化物半導体層７１６と重なる位
置にゲート電極７２２を形成する。そして、ゲート電極７２２上に絶縁膜７２１を形成す
る。

また、ゲート電極７２２は、絶縁膜７１７上に導電膜を形成した後、該導電膜をエッチ
ング加工することで形成することができる。ゲート電極７２２は、ゲート電極７０７と同
様の材料を用いて形成することが可能である。

ゲート電極７２２の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎ
ｍとする。本実施の形態では、タングステンターゲットを用いたスパッタリング法により
１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形
状に加工することで、ゲート電極７２２を形成する。なお、レジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減できる。

次いで、異方性の高いエッチング方法により基板７００の表面に垂直な方向のエッチン
グ処理を行うことによって、図６（Ａ）に示すように、ゲート電極７２２の側面に設けら
れサイドウォールとして機能する絶縁物７２１ａ及び絶縁物７２１ｂと、ゲート電極７２
２、絶縁物７２１ａ及び絶縁物７２１ｂと重なる部分に残存しゲート絶縁膜として機能す
る絶縁層７１８と、が形成される。

そして、図６（Ｂ）に示すように、ゲート電極７２２、絶縁物７２１ａ及び絶縁物７２
１ｂをマスクとして酸化物半導体層７１６にｎ型の導電性を付与するドーパントを添加し
、一対の高濃度領域９０８と、その間の領域９０９とを形成する。なお、領域９０９のう
ち、絶縁層７１８を間に挟んでゲート電極７２２と重なる領域がチャネル形成領域となる
。高濃度領域９０８を形成するためのドーパントの添加は、イオン注入法を用いることが
できる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リ
ン、ヒ素、アンチモンなどの１５族原子などを用いることができる。例えば、窒素をドー
パントとして用いた場合、高濃度領域９０８中の窒素原子の濃度は、５×１０^１９／ｃｍ
^３以上１×１０^２２／ｃｍ^３以下であることが望ましい。ｎ型の導電性を付与するドーパ
ントが添加されている高濃度領域９０８は、酸化物半導体層７１６中の他の領域に比べて
導電性が高くなる。

なお、図６（Ｂ）では、絶縁物７２１ａ及び絶縁物７２１ｂと重なる部分の酸化物半導
体層７１６には導電性を付与するドーパントが添加されない構成を示したがこれに限定さ
れない。図５（Ｄ）において、ゲート電極７２２を形成した後、導電性を付与するドーパ
ントを添加することによって、絶縁物７２１ａ及び絶縁物７２１ｂと重なる部分の酸化物
半導体層７１６に不純物領域を形成してもよい。また、図５（Ｄ）において、ゲート電極
７２２を形成した後、導電性を付与するドーパントを添加（第１の添加）し、更に、図６
（Ｂ）において、絶縁物７２１ａ及び絶縁物７２１ｂを形成した後、導電性を付与するド
ーパントを添加（第２の添加）することによって、絶縁物７２１ａ及び絶縁物７２１ｂと
重なる部分に低濃度領域を形成してもよい。当該低濃度領域は、高濃度領域９０８よりも
導電性を付与する不純物元素の濃度が低い。

そして、図６（Ｃ）に示すように、高濃度領域９０８と接する導電層７１９及び導電層
７２０を形成する。導電層７１９及び導電層７２０は、ソース電極又はドレイン電極とし
て機能する。

具体的に、導電層７１９及び導電層７２０は、スパッタリング法や真空蒸着法で導電膜
を形成した後、該導電膜を所定の形状に加工することで、形成することができる。

導電層７１９及び導電層７２０となる導電膜は、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンから選ばれた元素、又は上述した元素を成分とする
合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅な
どの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステン
などの高融点金属膜を積層させた構成としても良い。また、アルミニウム又は銅は、耐熱
性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融
点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム
、スカンジウム、イットリウム等を用いることができる。

また、導電層７１９及び導電層７２０となる導電膜は、単層構造でも、２層以上の積層
構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜
上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜
を積層し、更にその上にチタン膜を成膜する３層構造などが挙げられる。また、Ｃｕ−Ｍ
ｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、Ｍｏ、は、酸化膜との密着性が高い。よって、下
層にＣｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜、上
層にＣｕで構成される導電膜を積層し、上記積層された導電膜を導電層７１９及び導電層
７２０に用いることで、絶縁膜７１３、絶縁物７２１ａ、及び絶縁物７２１ｂと、導電層
７１９及び導電層７２０との密着性を高めることができる。

また、導電層７１９及び導電層７２０となる導電膜としては、導電性の金属酸化物で形
成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化
インジウム酸化スズ、酸化インジウム酸化亜鉛又は前記金属酸化物材料にシリコン若しく
は酸化シリコンを含ませたものを用いることができる。

導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持た
せることが好ましい。

本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水
を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすること
ができる。具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水と
を、体積比５：２：２で混合したアンモニア過水を用いる。或いは、塩素（Ｃｌ_２）、塩
化硼素（ＢＣｌ_３）などを含むガスを用いて、導電膜をドライエッチングしても良い。

なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透
過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用
いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複
数の膜厚を有する形状となり、エッチングを行うことで更に形状を変形することができる
ため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、
一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジス
トマスクを形成することができる。よって露光マスク数を削減することができ、対応する
フォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

こうしてトランジスタ１１が形成される。トランジスタ１１では、高濃度領域９０８を
設けることで、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を
下げることができる。

そして、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を下げ
ることで、トランジスタ１１の微細化を進めても、高いオン電流と、高速動作を確保する
ことができる。

また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体層７１６に用いた場合、窒
素を添加した後、３００℃以上６００℃以下で１時間程度加熱処理を施すことにより、高
濃度領域９０８中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。高濃度領
域９０８中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度領域９
０８の導電性を高め、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の
抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成し
て、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を効果的に下
げるためには、窒素をドーパントとして用いた場合、高濃度領域９０８中の窒素原子の濃
度を、１×１０^２０／ｃｍ^３以上７ａｔｏｍｓ％以下とすることが望ましい。しかし、窒
素原子が上記範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導
体が得られる場合もある。

また、高濃度領域９０８と、ソース電極又はドレイン電極として機能する導電層７１９
及び導電層７２０との間に、ソース領域及びドレイン領域として機能する酸化物導電膜を
設けるようにしても良い。酸化物導電膜の材料としては、酸化亜鉛を成分として含むもの
が好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導
電膜として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリ
ウムなどを適用することができる。

例えば、酸化物導電膜を形成する場合、酸化物導電膜を形成するためのエッチング加工
と、導電層７１９及び導電層７２０を形成するためのエッチング加工とを一括で行うよう
にしても良い。

ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、高濃度領域
９０８と導電層７１９及び導電層７２０の間の抵抗を下げることができるので、トランジ
スタ１１の高速動作を実現させることができる。また、ソース領域及びドレイン領域とし
て機能する酸化物導電膜を設けることで、トランジスタ１１の耐圧を高めることができる
。

トランジスタ１１は、ソース電極及びドレイン電極（導電層７１９及び導電層７２０）
と、ゲート電極７２２とが重なっていない。すなわち、ソース電極及びドレイン電極（導
電層７１９及び導電層７２０）とゲート電極７２２との間には、絶縁層７１８の膜厚より
も大きい間隔が設けられている。よって、トランジスタ１１は、ソース電極及びドレイン
電極とゲート電極との間に形成される寄生容量を小さく抑えることができるので、高速動
作を実現することができる。

なお、トランジスタ１１として、チャネルが酸化物半導体層に形成されるトランジスタ
に限定されず、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンより
も低い半導体材料を、チャネル形成領域に含むトランジスタを用いることもできる。この
ような半導体材料としては、酸化物半導体の他に、例えば、炭化シリコン、窒化ガリウム
などが挙げられる。このような半導体材料をチャネル形成領域に含むことで、オフ電流が
極めて低いトランジスタを実現することができる。

また、トランジスタ１１はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を
複数有する、マルチゲート構造のトランジスタも形成することができる。

なお、酸化物半導体層７１６に接する絶縁膜（本実施の形態においては、絶縁層７１８
が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い。酸
化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化
物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、酸化物
半導体層との界面の状態を良好に保つことができる。

第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを
意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニ
ウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化
アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原
子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）
がアルミニウムの含有量（原子％）以上のものを示す。

例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜
に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保
つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設ける
ことにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減すること
ができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同
様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜
を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特
性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という
点においても好ましい。

また、酸化物半導体層７１６に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ド
ープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい
。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸
素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、
酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる
。また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行ってもよい。

例えば、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムを用いた場合、酸素
雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ_２Ｏ
_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。

また、酸化物半導体層７１６に接する絶縁膜として酸化アルミニウムを用いた場合、酸
素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡ
ｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。

また、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムアルミニウム（酸化ア
ルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うこ
とにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａ_ＸＡｌ
_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。

酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁
膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接するこ
とにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、又は
酸化物半導体層と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体層をｉ型化又は
ｉ型に限りなく近くすることができる。

なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体層７１６
に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちら
か一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比よ
り酸素が多い領域を有する絶縁膜を、酸化物半導体層７１６に接する絶縁膜の、上層及び
下層に位置する絶縁膜に用い、酸化物半導体層７１６を挟む構成とすることで、上記効果
をより高めることができる。

また、酸化物半導体層７１６の上層又は下層に用いる絶縁膜は、上層と下層で同じ構成
元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例え
ば、上層と下層とも、組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし
ても良いし、上層と下層の一方を組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガ
リウムとし、他方を組成がＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムと
しても良い。

また、酸化物半導体層７１６に接する絶縁膜は、化学量論的組成比より酸素が多い領域
を有する絶縁膜の積層としても良い。例えば、酸化物半導体層７１６の上層に組成がＧａ
_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａ_ＸＡｌ
_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニ
ウムガリウム）を形成してもよい。なお、酸化物半導体層７１６の下層を、化学量論的組
成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層７１６の
上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層とし
ても良い。

次に、図６（Ｄ）に示すように、絶縁膜７２４を形成する。絶縁膜７２４は、ＰＶＤ法
やＣＶＤ法などを用いて形成することができる。また、酸化珪素、酸化窒化珪素、窒化珪
素、酸化ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含む材料を用
いて形成することができる。なお、絶縁膜７２４には、誘電率の低い材料や、誘電率の低
い構造（多孔性の構造など）を用いることが望ましい。絶縁膜７２４の誘電率を低くする
ことにより、配線や電極などの間に生じる寄生容量を低減し、動作の高速化を図ることが
できるためである。なお、本実施の形態では、絶縁膜７２４を単層構造としているが、本
発明の一態様はこれに限定されず、２層以上の積層構造としても良い。

次に、絶縁膜７２４に開口部を形成し、導電層７２０の一部を露出させる。その後、絶
縁膜７２４上に、上記開口部において導電層７２０と接する配線７２６を形成する。

配線７２６は、ＰＶＤ法や、ＣＶＤ法を用いて導電膜を形成した後、当該導電膜をエッ
チング加工することによって形成される。また、導電膜の材料としては、アルミニウム、
クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述し
た元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウ
ム、ベリリウム、ネオジム、スカンジウムのいずれか、又はこれらを複数組み合わせた材
料を用いてもよい。

より具体的には、例えば、絶縁膜７２４の開口を含む領域にＰＶＤ法によりチタン膜を
薄く形成し、ＰＶＤ法によりチタン膜を薄く（５ｎｍ程度）形成した後に、開口部に埋め
込むようにアルミニウム膜を形成する方法を適用することができる。ここで、ＰＶＤ法に
より形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部電極な
ど（ここでは導電層７２０）との接触抵抗を低減させる機能を有する。また、アルミニウ
ム膜のヒロックを防止することができる。また、チタンや窒化チタンなどによるバリア膜
を形成した後に、メッキ法により銅膜を形成してもよい。

次に、配線７２６を覆うように絶縁膜７２７を形成する。更に絶縁膜７２７上に導電膜
を形成し、当該導電膜をエッチング加工することによって導電層７３０１を形成する。そ
の後、導電層７３０１を覆うように絶縁膜７３０２を形成し、絶縁膜７３０２上に導電膜
７３０３を形成する。こうして容量素子１２を形成することができる。容量素子１２の一
対の電極のうちの一方が導電層７３０１に対応し、一対の電極のうちの他方が導電膜７３
０３に対応し、誘電体層が絶縁膜７３０２に対応する。ここで、絶縁膜７２７、導電層７
３０１、絶縁膜７３０２、導電膜７３０３の材料は、その他絶縁膜や導電層と同様の材料
を用いることができる。

上述した一連の工程により、信号処理回路１１１を作製することができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、酸化物半導体層にチャネルが形成されるトランジスタの特性につい
て説明する。

Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体層にチャネルが形成されるトランジスタ
は、該酸化物半導体層となる酸化物半導体膜を形成する際に基板を加熱して成膜すること
、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができ
る。なお、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。

Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱するこ
とで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジス
タのしきい値電圧をプラスシフトさせ、ノーマリオフ化させることが可能となる。

例えば、図１１（Ａ）乃至図（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌ
が３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶
縁膜を用いたトランジスタの特性である。なお、Ｖ_ｄは１０Ｖとした。

図１１（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成
分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移
動度は１８．８ｃｍ^２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱してＩｎ、
Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させること
が可能となる。図１１（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とす
る酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．
２ｃｍ^２／Ｖｓｅｃが得られている。

電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱
処理をすることによって、さらに高めることができる。図１１（Ｃ）は、Ｉｎ、Ｓｎ、Ｚ
ｎを主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱
処理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ^２／
Ｖｓｅｃが得られている。

基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り
込まれるのを低減することができる。また、成膜後に熱処理をすることによっても、酸化
物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように
電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化
・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためと
も推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図
ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１００
ｃｍ^２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される。

Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該
酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又は
その後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再
結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。

基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電
界効果移動度の向上のみならず、トランジスタのノーマリオフ化を図ることにも寄与して
いる。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半
導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてし
まう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場
合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラン
ジスタがノーマリオフとなる方向に動き、このような傾向は図１１（Ａ）と図１１（Ｂ）
の対比からも確認することができる。

なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御すること
が可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタを
ノーマリオフ化することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ＝２：
１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。

意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上
、より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトラン
ジスタのノーマリオフ化を図ることが可能となる。

また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバ
イアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０
℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０
Ｖ未満を得ることができる。

実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処
理を行った試料２のトランジスタに対してＢＴ試験を行った。

まず基板温度を２５℃とし、Ｖ_ｄを１０Ｖとし、トランジスタのＶ_ｇ−Ｉ_ｄ特性の測定
を行った。なお、Ｖ_ｄはドレイン電圧（ドレインとソースの電位差）を示す。次に、基板
温度を１５０℃とし、Ｖ_ｄを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度
が２ＭＶ／ｃｍとなるようにＶ_ｇに２０Ｖを印加し、そのまま１時間保持した。次に、Ｖ
_ｇを０Ｖとした。次に、基板温度２５℃とし、Ｖ_ｄを１０Ｖとし、トランジスタのＶ_ｇ−
Ｉ_ｄ測定を行った。これをプラスＢＴ試験と呼ぶ。

同様に、まず基板温度を２５℃とし、Ｖ_ｄを１０Ｖとし、トランジスタのＶ_ｇ−Ｉ_ｄ特
性の測定を行った。次に、基板温度を１５０℃とし、Ｖ_ｄを０．１Ｖとした。次に、ゲー
ト絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶ_ｇに−２０Ｖを印加し、
そのまま１時間保持した。次に、Ｖ_ｇを０Ｖとした。次に、基板温度２５℃とし、Ｖ_ｄを
１０Ｖとし、トランジスタのＶ_ｇ−Ｉ_ｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。

試料１のプラスＢＴ試験の結果を図１２（Ａ）に、マイナスＢＴ試験の結果を図１２（
Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図１３（Ａ）に、マイナスＢＴ試験
の結果を図１３（Ｂ）に示す。

試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞ
れ１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナ
スＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった
。試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、
信頼性が高いことがわかる。

熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減
圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・
脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めるこ
とができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体
膜に注入する方法を適用しても良い。

酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生
成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより
、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸
素は主に格子間に存在する酸素であり、その酸素濃度は１×１０^１６／ｃｍ^３以上２×１
０^２０／ｃｍ^３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませる
ことができる。

また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすること
で、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝
１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸
化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパ
タンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させ
ることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ
線回折により明確な回折ピークを観測することができる。

実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅ
ｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法
で測定した。

ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび
試料Ｂの作製方法を説明する。

脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜し
た。

Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ
（ＤＣ）として成膜した。ターゲットは、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１の
Ｉｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とし
た。このようにして作製した試料を試料Ａとした。

次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。
加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気
でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。

図１４に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピー
クが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ〜３８ｄ
ｅｇに結晶由来のピークが観測された。

このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱す
ること及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることが
できる。

この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜
中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物
半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それに
よってトランジスタのノーマリオフ化を図ることができ、酸化物半導体が高純度化される
ことによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の
単位は、チャネル幅１μｍあたりの電流値を示す。

図１５に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を
示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００
／Ｔ）を横軸としている。

具体的には、図１５に示すように、基板温度が１２５℃の場合には０．１ａＡ／μｍ（
１×１０^−１９Ａ／μｍ）以下、８５℃の場合には１０ｚＡ／μｍ（１×１０^−２０Ａ／
μｍ）以下であった。電流値の対数が温度の逆数に比例することから、室温（２７℃）の
場合には０．１ｚＡ／μｍ（１×１０^−２２Ａ／μｍ）以下あると予想される。従って、
オフ電流を１２５℃において１ａＡ／μｍ（１×１０^−１８Ａ／μｍ）以下に、８５℃に
おいて１００ｚＡ／μｍ（１×１０^−１９Ａ／μｍ）以下に、室温において１ｚＡ／μｍ
（１×１０^−２１Ａ／μｍ）以下にすることができる。これらのオフ電流値は、Ｓｉを半
導体膜として用いたトランジスタに比べて、極めて低いものであることは明らかである。

もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外
部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図
ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃
以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの
不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい
。Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去する
ことができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度
が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。

また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料Ｂを用いたトランジス
タにおいて、基板温度と電気的特性の関係について評価した。

測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏ
ｖが０μｍ、ｄＷが０μｍである。なお、Ｖ_ｄは１０Ｖとした。なお、基板温度は−４０
℃、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。ここで、トランジス
タにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜に
対する一対の電極のはみ出しをｄＷと呼ぶ。

図１６に、Ｉ_ｄ（実線）および電界効果移動度（点線）のＶ_ｇ依存性を示す。また、図
１７（Ａ）に基板温度としきい値電圧の関係を、図１７（Ｂ）に基板温度と電界効果移動
度の関係を示す。

図１７（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、
その範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。

また、図１７（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる
。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ^２／Ｖｓ〜３２ｃｍ^２／Ｖｓであった
。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。

上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とする
トランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０
ｃｍ^２／Ｖｓｅｃ以上、好ましくは４０ｃｍ^２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ
^２／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば
、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖ
のとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められ
る温度範囲においても、十分な電気的特性を確保することができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態５）
一般に、不揮発性のランダムアクセスメモリとして磁気トンネル接合素子（ＭＴＪ素子
）が知られている。ＭＴＪ素子は、絶縁膜を介して上下に配置している強磁性体膜の磁化
の向きが平行であれば低抵抗状態、反平行であれば高抵抗状態となることで情報を記憶す
る素子である。一方、上記実施の形態で示す不揮発性の記憶回路は、チャネルが酸化物半
導体層に形成されるトランジスタを利用したものであって、原理が全く異なっている。表
１はＭＴＪ素子（表中、「スピントロニクス（ＭＴＪ素子）」で示す。）と、上記実施の
形態で示す酸化物半導体を用いた不揮発性の記憶回路（表中、「ＯＳ／Ｓｉ」で示す。）
との対比を示す。

ＭＴＪ素子は磁性材料を使用するためキュリー温度以上にすると磁性が失われてしまう
という欠点がある。また、ＭＴＪ素子は電流駆動であるため、シリコンのバイポーラデバ
イスと相性が良いが、バイポーラデバイスは集積化に不向きである。そして、ＭＴＪ素子
は書き込み電流が微少とはいえメモリの大容量化によって消費電力が増大してしまうとい
った問題がある。

原理的にＭＴＪ素子は磁界耐性に弱く強磁界にさらされると磁化の向きが狂いやすい。
また、ＭＴＪ素子に用いる磁性体のナノスケール化によって生じる磁化揺らぎを制御する
必要がある。

さらに、ＭＴＪ素子は希土類元素を使用するため、金属汚染を嫌うシリコン半導体のプ
ロセスに組み入れるには相当の注意を要する。ＭＴＪ素子はビット当たりの材料コストか
ら見ても高価である。

一方、上記実施の形態で示す不揮発性の記憶回路が有する、酸化物半導体層にチャネル
が形成されるトランジスタは、チャネルが形成される領域が金属酸化物でなること以外は
、素子構造や動作原理がシリコンＭＯＳＦＥＴと同様である。また、酸化物半導体層にチ
ャネルが形成されるトランジスタは磁界の影響を受けず、ソフトエラーも生じ得ないとい
った特質を有する。このことからシリコン集積回路と非常に整合性が良いといえる。

本実施例では、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を用いて形成した酸化物半導体層にチャネルが
形成されるトランジスタの一例について、図１８を用いて説明する。

図１８は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの
上面図および断面図である。図１８（Ａ）にトランジスタの上面図を示す。また、図１８
（Ｂ）は図１８（Ａ）の一点鎖線Ａ１−Ａ２に対応する断面図である。

図１８（Ｂ）に示すトランジスタは、基板５００と、基板５００上に設けられた下地絶
縁膜５０２と、下地絶縁膜５０２の周辺に設けられた保護絶縁膜５０４と、下地絶縁膜５
０２および保護絶縁膜５０４上に設けられた高抵抗領域５０６ａおよび低抵抗領域５０６
ｂを有する酸化物半導体膜５０６と、酸化物半導体膜５０６上に設けられたゲート絶縁膜
５０８と、ゲート絶縁膜５０８を介して酸化物半導体膜５０６と重畳して設けられたゲー
ト電極５１０と、ゲート電極５１０の側面と接して設けられた側壁絶縁膜５１２と、少な
くとも低抵抗領域５０６ｂと接して設けられた一対の電極５１４と、少なくとも酸化物半
導体膜５０６、ゲート電極５１０および一対の電極５１４を覆って設けられた層間絶縁膜
５１６と、層間絶縁膜５１６に設けられた開口部を介して少なくとも一対の電極５１４の
一方と接続して設けられた配線５１８と、を有する。

なお、図示しないが、層間絶縁膜５１６および配線５１８を覆って設けられた保護膜を
有していても構わない。該保護膜を設けることで、層間絶縁膜５１６の表面伝導に起因し
て生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減すること
ができる。

本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。

本実施例では、上記とは異なるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を用いて形成した酸化物半導体
層にチャネルが形成されるトランジスタの一例について示す。

図１９は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。
図１９（Ａ）はトランジスタの上面図である。また、図１９（Ｂ）は図１９（Ａ）の一点
鎖線Ｂ１−Ｂ２に対応する断面図である。

図１９（Ｂ）に示すトランジスタは、基板６００と、基板６００上に設けられた下地絶
縁膜６０２と、下地絶縁膜６０２上に設けられた酸化物半導体膜６０６と、酸化物半導体
膜６０６と接する一対の電極６１４と、酸化物半導体膜６０６および一対の電極６１４上
に設けられたゲート絶縁膜６０８と、ゲート絶縁膜６０８を介して酸化物半導体膜６０６
と重畳して設けられたゲート電極６１０と、ゲート絶縁膜６０８およびゲート電極６１０
を覆って設けられた層間絶縁膜６１６と、層間絶縁膜６１６に設けられた開口部を介して
一対の電極６１４と接続する配線６１８と、層間絶縁膜６１６および配線６１８を覆って
設けられた保護膜６２０と、を有する。

基板６００としてはガラス基板を、下地絶縁膜６０２としては酸化シリコン膜を、酸化
物半導体膜６０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極６１４としてはタング
ステン膜を、ゲート絶縁膜６０８としては酸化シリコン膜を、ゲート電極６１０としては
窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜６１６としては酸化窒化シ
リコン膜とポリイミド膜との積層構造を、配線６１８としてはチタン膜、アルミニウム膜
、チタン膜がこの順で形成された積層構造を、保護膜６２０としてはポリイミド膜を、そ
れぞれ用いた。

なお、図１９（Ａ）に示す構造のトランジスタにおいて、ゲート電極６１０と一対の電
極６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜６０６に対する一対の
電極６１４のはみ出しをｄＷと呼ぶ。

本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。

１０ 記憶回路
１１ トランジスタ
１２ 容量素子
１００ 通信システム
１０１ 無線タグ
１０２ リーダ／ライタ
１０ａ 記憶回路
１０ｂ 記憶回路
１１１ 信号処理回路
１１２ アンテナ
１１３ 復調回路
１１４ 変調回路
１１５ 符号・復号回路
１１８ メモリ部
１１９ バス
１２１ アンテナ
１２２ 復調回路
１２３ 変調回路
１２４ 符号・復号回路
１２５ 発振回路
１２６ 信号処理回路
１２９ メモリ部
１３０ バス
１３１ 電源回路
１３３ トランジスタ
２００ フリップフロップ回路
２０１ 演算回路
２０２ 演算回路
２０３ スイッチ
２０４ 演算回路
２０５ スイッチ
２２０ 組
２２４ インバータ
５００ 基板
５０２ 下地絶縁膜
５０４ 保護絶縁膜
５０６ 酸化物半導体膜
５０８ ゲート絶縁膜
５１０ ゲート電極
５１２ 側壁絶縁膜
５１４ 電極
５１６ 層間絶縁膜
５１８ 配線
６００ 基板
６０２ 下地絶縁膜
６０６ 酸化物半導体膜
６０８ ゲート絶縁膜
６１０ ゲート電極
６１４ 電極
６１６ 層間絶縁膜
６１８ 配線
６２０ 保護膜
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ 絶縁膜
７０４ 半導体層
７０７ ゲート電極
７０９ 不純物領域
７１０ チャネル形成領域
７１２ 絶縁膜
７１３ 絶縁膜
７１６ 酸化物半導体層
７１７ 絶縁膜
７１８ 絶縁層
７１９ 導電層
７２０ 導電層
７２１ 絶縁膜
７２２ ゲート電極
７２４ 絶縁膜
７２６ 配線
７２７ 絶縁膜
９０８ 高濃度領域
９０９ 領域
２００ａ フリップフロップ回路
２００ｂ フリップフロップ回路
２２０ａ 組
２２０ｂ 組
５０６ａ 高抵抗領域
５０６ｂ 低抵抗領域
７２１ａ 絶縁物
７２１ｂ 絶縁物
７３０１ 導電層
７３０２ 絶縁膜
７３０３ 導電膜

Claims (4)

1. リーダ／ライタが発振する電磁波を受信している期間のみ電源電圧を生成する無線タグを有し、
   前記無線タグは、
   前記リーダ／ライタから送信されたコマンドを受信する機能と、
   信号処理回路において、前記コマンドに従って信号処理を行う機能と、
   前記信号処理回路において、レジスタとして機能する複数のフリップフロップ回路に保持されたデータを、それぞれ個別の記憶回路に保持させる機能と、
   前記信号処理の結果に応じたレスポンスを、前記電磁波を変調することによって前記リーダ／ライタに返信する機能と、
   を有し、
   前記記憶回路は、チャネルが酸化物半導体層に形成される第１のトランジスタと、前記第１のトランジスタがオフ状態となることによってフローティングとなる保持ノードに一対の電極のうちの一方が電気的に接続された容量素子と、を有し、
   前記フリップフロップ回路中のデータが保持されたノードの電位が前記第１のトランジスタを介して前記保持ノードに入力されるように、前記記憶回路は前記フリップフロップ回路と電気的に接続され、
   前記フリップフロップ回路は、チャネルがシリコンに形成される第２のトランジスタを用いて構成される半導体装置であって、
   前記第２のトランジスタの上に第１の絶縁層を有し、
   前記第１の絶縁層の上に前記酸化物半導体層を有し、
   前記酸化物半導体層の上に前記第１のトランジスタのゲート電極を有し、
   前記第１のトランジスタの上に第２の絶縁層を有し、
   前記第２の絶縁層の上に前記容量素子を有し、
   前記酸化物半導体層は、前記第１の絶縁層の上面に垂直な方向に沿うようにｃ軸配向した結晶を有し、水素濃度が１×１０^１８／ｃｍ^３以下であり、且つ、ナトリウム濃度が５×１０^１６／ｃｍ^３以下であることを特徴とする半導体装置。
2. リーダ／ライタが発振する電磁波を受信している期間のみ電源電圧を生成する無線タグを有し、
   前記無線タグは、
   前記リーダ／ライタから送信されたコマンドを受信する機能と、
   信号処理回路において、前記コマンドに従って信号処理を行う機能と、
   前記信号処理回路において、レジスタとして機能する複数のフリップフロップ回路に保持されたデータを、それぞれ個別の記憶回路に保持させる機能と、
   前記信号処理の結果に応じたレスポンスを、前記電磁波を変調することによって前記リーダ／ライタに返信する機能と、
   を有し、
   前記記憶回路は、チャネルが酸化物半導体層に形成される第１のトランジスタと、前記第１のトランジスタがオフ状態となることによってフローティングとなる保持ノードに一対の電極のうちの一方が電気的に接続された容量素子と、を有し、
   前記フリップフロップ回路中のデータが保持されたノードの電位が前記第１のトランジスタを介して前記保持ノードに入力されるように、前記記憶回路は前記フリップフロップ回路と電気的に接続され、
   前記フリップフロップ回路は、チャネルがシリコンに形成される第２のトランジスタを用いて構成される半導体装置であって、
   前記第２のトランジスタの上に第１の絶縁層を有し、
   前記第１の絶縁層の上に前記酸化物半導体層を有し、
   前記酸化物半導体層の上に前記第１のトランジスタのゲート電極を有し、
   前記第１のトランジスタの上に第２の絶縁層を有し、
   前記第２の絶縁層の上に前記容量素子を有し、
   前記酸化物半導体層は、前記第１の絶縁層の上面に垂直な方向に沿うようにｃ軸配向した結晶を有することを特徴とする半導体装置。
3. リーダ／ライタが発振する電磁波を受信している期間のみ電源電圧を生成する無線タグを有し、
   前記無線タグは、
   前記リーダ／ライタから送信されたコマンドを受信する機能と、
   信号処理回路において、前記コマンドに従って信号処理を行う機能と、
   前記信号処理回路において、レジスタとして機能する複数のフリップフロップ回路に保持されたデータを、それぞれ個別の記憶回路に保持させる機能と、
   前記信号処理の結果に応じたレスポンスを、前記電磁波を変調することによって前記リーダ／ライタに返信する機能と、
   を有し、
   前記記憶回路は、チャネルが酸化物半導体層に形成される第１のトランジスタと、前記第１のトランジスタがオフ状態となることによってフローティングとなる保持ノードに一対の電極のうちの一方が電気的に接続された容量素子と、を有し、
   前記フリップフロップ回路中のデータが保持されたノードの電位が前記第１のトランジスタを介して前記保持ノードに入力されるように、前記記憶回路は前記フリップフロップ回路と電気的に接続され、
   前記フリップフロップ回路は、チャネルがシリコンに形成される第２のトランジスタを用いて構成される半導体装置であって、
   前記第２のトランジスタの上に第１の絶縁層を有し、
   前記第１の絶縁層の上に前記酸化物半導体層を有し、
   前記酸化物半導体層の上に前記第１のトランジスタのゲート電極を有し、
   前記第１のトランジスタの上に第２の絶縁層を有し、
   前記第２の絶縁層の上に前記容量素子を有し、
   前記酸化物半導体層は、水素濃度が１×１０^１８／ｃｍ^３以下であり、且つ、ナトリウム濃度が５×１０^１６／ｃｍ^３以下であることを特徴とする半導体装置。
4. リーダ／ライタが発振する電磁波を受信している期間のみ電源電圧を生成する無線タグを有し、
   前記無線タグは、
   前記リーダ／ライタから送信されたコマンドを受信する機能と、
   信号処理回路において、前記コマンドに従って信号処理を行う機能と、
   前記信号処理回路において、レジスタとして機能する複数のフリップフロップ回路に保持されたデータを、それぞれ個別の記憶回路に保持させる機能と、
   前記信号処理の結果に応じたレスポンスを、前記電磁波を変調することによって前記リーダ／ライタに返信する機能と、
   を有し、
   前記記憶回路は、チャネルが酸化物半導体層に形成される第１のトランジスタと、前記第１のトランジスタがオフ状態となることによってフローティングとなる保持ノードに一対の電極のうちの一方が電気的に接続された容量素子と、を有し、
   前記フリップフロップ回路中のデータが保持されたノードの電位が前記第１のトランジスタを介して前記保持ノードに入力されるように、前記記憶回路は前記フリップフロップ回路と電気的に接続され、
   前記フリップフロップ回路は、チャネルがシリコンに形成される第２のトランジスタを用いて構成される半導体装置であって、
   前記第２のトランジスタの上に第１の絶縁層を有し、
   前記第１の絶縁層の上に前記酸化物半導体層を有し、
   前記酸化物半導体層の上に前記第１のトランジスタのゲート電極を有し、
   前記第１のトランジスタの上に第２の絶縁層を有し、
   前記第２の絶縁層の上に前記容量素子を有することを特徴とする半導体装置。