JP3706703B2 - Ｉｃカード - Google Patents
Ｉｃカード Download PDFInfo
- Publication number
- JP3706703B2 JP3706703B2 JP35096696A JP35096696A JP3706703B2 JP 3706703 B2 JP3706703 B2 JP 3706703B2 JP 35096696 A JP35096696 A JP 35096696A JP 35096696 A JP35096696 A JP 35096696A JP 3706703 B2 JP3706703 B2 JP 3706703B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- card
- storage means
- writing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 114
- 230000006854 communication Effects 0.000 claims description 26
- 238000004891 communication Methods 0.000 claims description 20
- 230000005856 abnormality Effects 0.000 claims description 19
- 230000004044 response Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 17
- 238000011084 recovery Methods 0.000 description 17
- 230000002159 abnormal effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣカードに関し、特に、データ通信状態の異常時にデータ復旧が可能なＩＣカードに関するものである。
【０００２】
【従来の技術】
従来より、外部に設置された質問器との間でデータ通信を行なうＩＣカードがある。
【０００３】
図１０は、従来のＩＣカード３００の基本的な構成を概略的に示した図である。ここに示した従来のＩＣカード３００は、信号重畳方式の非接触型のＩＣカードであり、図示しない質問器から受ける１つ、または２つ以上の周波数の信号を使用して、電力の供給と情報の送受信とを行なう。
【０００４】
図１０における従来のＩＣカード３００は、１つの周波数を使用するＩＣカードの一例であり、同調回路１５、整流回路１６、増幅復調回路１７、変調増幅回路１８、およびＳＰ／ＰＳ変換回路１９を備える。
【０００５】
同調回路１５は、アンテナとして機能するコイルＬと、コンデンサＣとを備える。整流回路１６は、同調回路１５で受信した信号を整流して、電力を生成し、ＩＣカード３００の各部に供給する。一方、増幅復調回路１７は、同調回路１５で受けた質問器からの情報Ｑを増幅して、復調する。増幅復調回路１７から出力される信号は、ＳＰ／ＰＳ変換回路１９でＳＰ変換される。
【０００６】
図１０を参照して、さらに従来のＩＣカード３００は、主制御回路１１と、メモリ１０とを備える。
【０００７】
主制御回路１１は、ＳＰ／ＰＳ変換回路１９から出力された信号を処理する。主制御回路１１から出力された保持すべきデータは、データ保持用のメモリ１０に記憶（保持）される。
【０００８】
また、主制御回路１１は、質問器から受けた情報Ｑの内容に応じて、指定されたメモリ１０の領域からデータを読出し、これに基づき返答情報Ａを生成する。返答情報Ａは、ＳＰ／ＰＳ変換回路１９でＰＳ変換された後に、変調増幅回路１８で処理され、アンテナＬから質問器に送信される。
【０００９】
ＩＣカード３００は、期間Ｔ１には、質問器から周波数ｆ０のキャリアの変調信号（情報Ｑ）を受け、期間Ｔ２には、周波数ｆ０のキャリアの無変調波を受ける。この期間Ｔ２に、ＩＣカード３００からの返答情報Ａが、電波を介して質問器に送信される。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のＩＣカード３００においては、電源異常（電圧低下、電源切れ）等が原因で、メモリ１０にデータを書込む途中でデータが改変する、いわゆるデータ化けが発生することがあり、このデータ異常が原因でＩＣカード３００が誤ったデータを保持し、またこれによって誤動作を起こすという問題があった。
【００１１】
そこで、本発明は、かかる問題を解決するためになされたものであり、その目的は、前回のデータ受信が正常に行なわれなかった場合でも、データ保持用のメモリの内容を正常に復旧し、かつデータ通信処理を正常に行なうことができるＩＣカードを提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に係るＩＣカードは、外部から受けたデータに応答してデータ通信を行なうＩＣカードであって、外部から受けたデータを書込む第１の記憶手段と、第１の記憶手段への外部から受けたデータの書込み状態を判定する判定手段と、第１の記憶手段のデータを待避させる第２の記憶手段とを備え、判定手段がデータの書込み状態が正常であったと判定した場合には、新たに外部から受けたデータを第１の記憶手段の所定の領域に書込む前に、所定の領域に既に存在するデータを第２の記憶手段に待避し、判定手段がデータの書込み状態が異常であったと判定した場合には、新たにＩＣカードが起動されてから第１の記憶手段へのアクセスが開始されるまでの間に、第２の記憶手段に待避したデータを用いて、第１の記憶手段の所定の領域のデータを１回以上復旧する。
【００１３】
請求項２に係るＩＣカードは、請求項１に係るＩＣカードであって、第２の記憶手段が、１回のデータ通信で外部から受けるデータを記憶するための容量、もしくはそれ以上の容量を備える。
【００１４】
請求項３に係るＩＣカードは、請求項１に係るＩＣカードであって、第２の記憶手段は、１回のデータ通信で外部から受けるデータを分割して記憶するための容量、もしくはそれ以上の容量を備える。
【００１５】
請求項４に係るＩＣカードは、請求項１に係るＩＣカードであって、第１の記憶手段、および第２の記憶手段が、不揮発性のメモリである。
【００１６】
請求項５に係るＩＣカードは、請求項１に係るＩＣカードであって、第１の記憶手段と、第２の記憶手段とが同一チップ内に配置され、かつ第１の記憶手段と、第２の記憶手段とはアドレスにより分離されたことを特徴とする。
【００１７】
【発明の実施の形態】
［実施の形態１］
本発明の実施の形態１は、ＩＣカードにおいて、データ保持用のメモリと、データ保持用のメモリに書込まれている正常なデータを待避させるデータ保護用のメモリと、データ受信の状態を判定する判定回路とを備えるものであって、前回のデータ書込み時に異常が発生した場合であっても、予め待避しておいたデータ保護用のメモリのデータを用いることによって、データ保持用のメモリの書込領域の内容を迅速に復旧させ、それ以降のデータ通信処理を正常に行なうことを可能とするものである。
【００１８】
図１は、本発明の実施の形態１におけるＩＣカ−ド１００の要部の構成を示した図であり、図１０に示した従来のＩＣカ−ド３００の構成のうち、メモリ１０に相当する部分を示している。残りの部分は、図１０に示した従来のＩＣカード３００と共通するので、その図示および説明は省略する。なお、本発明が適用されるＩＣカードは、接触型ＩＣカードであっても、非接触型ＩＣカードであっても構わない。
【００１９】
図１に示すＩＣカ−ド１００が、従来のＩＣカ−ド３００と異なる点は、メモリ１０に代えて、データ保持用不揮発性メモリ２（以下、データ保持用メモリ２と呼ぶ）とデータ保護用不揮発性メモリ３（以下、データ保護用メモリ３と呼ぶ）とを備えること、そして電源状態に基づくデータ書込み状態の正常／異常を判定する異常判定回路１とを備えることにある。
【００２０】
図１を参照して、本発明の実施の形態１におけるＩＣカード１００の構成について説明する。
【００２１】
レジスタ４は、今回のデータ通信で受信した保持すべきデータＤＡを図１０に示した主制御回路１１から受ける。レジスタ４は、ＳＲＡＭで構成しても構わない。データライトバッファ５は、レジスタ４のデータをデータ保持用メモリ２に書込むための回路である。アドレスデコーダ６は、データ保持用メモリ２のデータの読出し／書込み動作において、対象となるデータ保持用メモリ２の領域を指定する回路である。
【００２２】
データ保持用メモリ２は、レジスタ４から保持すべきデータを受けて、これを記憶する。図１では、主制御回路１１の制御に基づき、領域Ｂ１、Ｂ２、…、ＢＮのいずれかに、１回のデータ通信で受信した保持すべきデータＤＡが記憶される。なお、ＩＣカード１００は、データ保持用メモリ２に記憶されているデータを基に、データ通信処理を行なう。
【００２３】
データ保護用メモリ３は、データ保持用メモリ２に記憶されているデータを待避するためのメモリである。データ保護用メモリ３は、１回のデータ通信で受けるデータＤＡを記憶できる容量（領域Ｂ１，Ｂ２, …，もしくはＢＮの各容量以上）を備えるものとする。
【００２４】
異常判定回路１は、電源状態に基づきデータ書込み状態を判定する。異常判定回路１は、状態判断用フラグＦＬＧにデータ書込み状態を記録して出力する。状態判断用フラグＦＬＧは、後述するように、データの処理状態に応じて、その値が更新される。データ保持用メモリ２に保持すべきデータＤＡを書込む途中で電源異常が発生した場合には、それ以降の処理にかかわらず、状態判断用フラグＦＬＧは電源異常が発生した時点での値を保持する（データ受信異常）。一方、状態判断用フラグＦＬＧは、電源異常が発生せず、しかもデータ保持用メモリ２に保持すべきデータＤＡを記憶したならば、初期化される（データ受信正常）。なお、状態判断用のフラグＦＬＧの値は、次のデータ通信処理まで保持される。
【００２５】
続いて、本発明の実施の形態１におけるＩＣカード１００の動作について説明する。
【００２６】
先ず、前回のデータ受信が正常、すなわち電源異常が発生せず、データ保持用メモリ２が保持すべきデータＤＡを記憶した場合、ＩＣカード１００は、以下の処理を行なう。ＩＣカード１００は、新たなデータ通信処理が開始されると、新たに受信した保持すべきデータＤＡをデータ保持用メモリ２に書込む処理（データ保持処理）を開始するまでに、保持すべきデータＤＡを記憶するデータ保持用メモリ２の書込領域の内容（正常データ）をデータ保護用メモリ３に待避させる処理（データ保護処理）を行なう。そして、データ保護処理の終了後に、データ保持処理を行なう。
【００２７】
続いて、前回のデータ受信が異常、すなわちデータ保持用メモリ２に保持すべきデータＤＡを書込む途中で電源異常が発生していた場合、ＩＣカード１００は、以下の処理を行なう。ＩＣカード１００は、新たに起動されてからデータ保持用メモリ２へのアクセスが開始されるまでの間に、予めデータ保護用メモリ３に待避しておいたデータを用いてデータ保持用メモリ２の書込領域の内容を正常に復旧させる処理（データ復旧処理）を行なう。そして、データ復旧処理が終了すると、上記に説明したデータ通信処理を開始して、データ保護および保持処理を行なう。
【００２８】
図２〜図３は、本発明の実施の形態１におけるＩＣカ−ド１００のデータ保持および復旧に関する動作を説明するためのフロー図の一例である。ここでは、状態判断用フラグＦＬＧは、０もしくは１の値をとり、データ受信が正常に行なわれた場合には０に初期化されるものとする。
【００２９】
図２〜図３を参照して、ＩＣカード１００のデータ保持およびデータ復旧動作について説明する。
【００３０】
ステップＳ１において、ＩＣカードが起動する。
ステップＳ２において、状態判断用フラグＦＬＧをチェックする。そして、前回のデータ受信が正常（＝０）であったか否かを調べる。
【００３１】
先ず、状態判断用フラグが正常状態（＝０）を示している場合について説明する。状態判断用フラグＦＬＧが０を示していれば、ステップＳ３〜ステップＳ５のデータ保護および保持処理を行なう。なお、特に図示しないが、ステップＳ３〜ステップＳ５の処理中であって、データ保持用メモリ２へ書込が行なわれる期間以外は、ＩＣカード１００は、データ保持用メモリ２のデータを用いてデータ通信を行なっている。
【００３２】
ステップＳ３では、レジスタ４に保持すべきデータＤＡを入力する。そして、データＤＡを書込むべきデータ保持用メモリ２の領域Ｂ１のデータを読出して、データ保護用メモリ３に待避する（書込む）。ステップＳ４では、状態判断用フラグＦＬＧを１（データ保持用メモリ２の領域Ｂ１のデータをデータ保護用メモリ３に待避した状態）に設定しておく。
【００３３】
ステップＳ５では、レジスタ４に書込まれている保持すべきデータＤＡを、データ保持用メモリ２の領域Ｂ１に書込む。
【００３４】
ステップＳ５の処理（データ保持用メモリ２にデータＤＡを書込んだ状態）が終了した後は、ステップＳ６において、状態判断用フラグＦＬＧを初期化（＝０）する。
【００３５】
続いて、状態判断用フラグＦＬＧが１を示している場合は、ステップＳ７〜ステップＳ８のデータ復旧処理を行なう。この処理は、ＩＣカード１００が起動してからデータ保持用メモリ２へのアクセスが開始されるまでの間に行なわれる。
【００３６】
ステップＳ７では、データ保護用メモリ３に待避したデータを読出して、データ保持用メモリ２の領域Ｂ１にこれを書込む。この結果、異常動作の原因となるデータを破棄して、データ保持用メモリ２に正常なデータを書込む（復旧する）こととなる。ステップＳ７の処理（復旧）が終了した後は、ステップＳ８において、状態判断用フラグＦＬＧを初期化（＝０）する。そして、ステップＳ８で正常状態になった後は、上記に説明したステップＳ３〜Ｓ６の処理を行なう。
【００３７】
なお、データ保護用メモリ３に書込むデータは、データ保持用メモリ２に記憶されている内容と一対一に対応が取れていればよく、たとえば、データ保持用メモリ２のデータを反転したものであっても良い。
【００３８】
また、データ保持用メモリ２、およびデータ保護用メモリ３は、不揮発性のもの（たとえば、フラッシュメモリ）であればよい。
【００３９】
さらに、状態判断用フラグＦＬＧは、不揮発性のメモリで構成するものであってもよい。
【００４０】
以上のように、ＩＣカード１００は、電源異常が原因で、データの書込みに異常が発生した場合であっても、正常なデータを復旧させることができるため、前回のデータ書込み状態が正常／異常にかかわらず、次のデータ通信処理を正常に行なうことがができる。
【００４１】
［実施の形態２］
本発明の実施の形態２は、ＩＣカードにおいて、１回のデータ通信で受信した保持すべきデータを分割して記憶するデータ保持用メモリ７と、分割された複数個のデータを待機させることができるデータ保護用のメモリ８と、異常判定回路１とを備えるものである。
【００４２】
図４は、本発明の実施の形態２におけるＩＣカ−ド２００の要部の構成を示した図であり、図１に示したＩＣカ−ド１００の構成と共通する構成要素については、同一の参照符号を付し、その説明は省略する。
【００４３】
本発明の実施の形態２では、データ保持用メモリ７は、１回のデータ通信で、分割された複数個の保持すべきデータ（ＤＡ１、ＤＡ２、…）を受けるものとする。なお、データ保持用メモリ７は、領域Ｂ１１、Ｂ１２、…から構成され、各領域には、この保持すべきデータＤＡ１、ＤＡ２、…が、それぞれ書込まれる。なお、ＩＣカード２００は、データ保持用メモリ７に記憶されているデータを基に、データ通信処理を行なう。
【００４４】
データ保護用メモリ８は、データ保持用メモリ７の複数の領域（領域Ｂ１１、Ｂ１２、…、Ｂ１Ｎ、…のなかの複数個の領域）に記憶されているデータを待避させるためのメモリである。図４においては、データ保護用メモリ８は、領域Ｃ１〜ＣＭからなり、各領域Ｃ１〜ＣＭは、データ保持用メモリ７の各領域Ｂ１１等と同等または、それ以上の容量を有するものとする。
【００４５】
異常判定回路１は、実施の形態１で既に説明したように、状態判断用フラグＦＬＧにデータ処理状態を記録して出力する。状態判断用フラグＦＬＧは、異常が発生した時点の値を保持し、この値は、次回のデータ通信処理まで記憶される。
【００４６】
ＩＣカード２００は、この状態判断用ＦＬＧの値に従って、データ保護用メモリ８の待避したデータを用いて、データ保持用メモリ７の内容を復旧する。
【００４７】
図５〜図９は、本発明の実施の形態２におけるＩＣカ−ド２００のデータ保持および復旧に関する動作を説明するためのフロー図の一例である。ここでは、データ保持用メモリ７は、１回のデータ通信で分割して３つのデータＤＡ１〜ＤＡ３を受けるものとし、データ保護用メモリ８は、３つの領域からなる（領域Ｃ１〜Ｃ３）ものとして説明する。
【００４８】
ここでは、一例として、状態判断用フラグＦＬＧは、０、１、２、もしくは３のいずれかの値をとり、データ受信が正常（前回のデータ受信において、電源異常が発生せず、データ保持用メモリ７が保持すべきデータＤＡ１〜ＤＡ３を記憶した状態）におこなわれた場合には０に初期化されるものとする。
【００４９】
図５〜図９を参照して、ＩＣカード２００のデータ保持およびデータ復旧動作について説明する。
【００５０】
ステップＳ１０において、ＩＣカードが起動する。
ステップＳ１１において、状態判断用フラグＦＬＧをチェックする。そして、前回のデータ受信が正常（＝０）であったか否かを調べる。
【００５１】
先ず、状態判断用フラグＦＬＧが正常状態（＝０）を示している場合について説明する。状態判断用フラグＦＬＧが０を示している場合には、ステップＳ１２〜ステップＳ２０のデータ保護および保持処理を行なう。なお、特に図示しないが、ステップＳ１２〜ステップＳ２０の処理中であっても、データ保持用メモリ７への書込が行なわれている期間以外は、データ保持用メモリ７のデータの読出しは可能である。
【００５２】
ステップＳ１２では、レジスタ４に保持すべきデータＤＡ１を入力する。そして、データ保持用メモリ７の領域Ｂ１１のデータを読出して、これをデータ保護用メモリ８の領域Ｃ１に待避する（書込む）。ステップＳ１３では、状態判断用フラグＦＬＧを１（データ保持用メモリ７の領域Ｂ１１のデータをデータ保護用メモリ８の領域Ｃ１に待避した状態）に設定する。
【００５３】
ステップＳ１４では、レジスタ４に書込まれている保持すべきデータＤＡ１を、データ保持用メモリ７の領域Ｂ１１に書込み、データ保持用メモリ７の領域Ｂ１２のデータをデータ保護用メモリ８の領域Ｃ２に待避する。ステップＳ１５では、状態判断用フラグＦＬＧを２（データ保持用メモリの領域Ｂ１２のデータをデータ保護用メモリ８の領域Ｃ２に待避した状態）に設定する。
【００５４】
ステップＳ１６では、レジスタ４に保持すべきデータＤＡ２（新たに保持すべきデータ）を入力する。ステップＳ１７では、レジスタ４に書込まれているデータＤＡ２を、データ保持用メモリ７の領域Ｂ１２に書込み、データ保持用メモリ７の領域Ｂ１３のデータをデータ保護用メモリ８の領域Ｃ３に待避する。ステップＳ１８では、状態判断用フラグＦＬＧを３（データ保持用メモリの領域Ｂ１３のデータをデータ保護用メモリ８の領域Ｃ３に待避した状態）に設定する。
【００５５】
ステップＳ１９では、レジスタ４に保持すべきデータＤＡ３（新たに保持すべきデータ）を入力する。ステップＳ２０では、レジスタ４に書込まれているデータＤＡ３を、データ保持用メモリ７の領域Ｂ１３に書込む。ステップＳ２１では、状態判断用フラグＦＬＧを初期化（＝０）する。
【００５６】
続いて、状態判断用フラグＦＬＧが０以外（＝１、２、３）を示している場合について説明する。状態判断用フラグＦＬＧが０でない場合には、ステップＳ２２、Ｓ２３、もしくはＳ２４のデータ復旧処理を行なう。この処理は、ＩＣカード２００が起動してからデータ保持用メモリ２へのアクセスが開始されるまでの間に行なわれる。
【００５７】
状態判断用フラグＦＬＧが１である（データ保護用メモリ８のＣ１には、データ保持用メモリ７の領域Ｂ１１のデータが待避してある）場合、ステップＳ２２に移る。ステップＳ２２では、データ保護用メモリ８の領域Ｃ１に待避してあるデータをデータ保持用メモリ７の領域Ｂ１１に書込む（復旧する）。
【００５８】
状態判断用フラグＦＬＧが２である（データ保護用メモリ８のＣ１、Ｃ２のそれぞれには、データ保持用メモリ７の領域Ｂ１１、Ｂ１２のそれぞれのデータが待避してある）場合、ステップＳ２３に移る。ステップＳ２３では、データ保護用メモリ８の領域Ｃ１、Ｃ２のそれぞれに待避してあるデータをデータ保持用メモリ７の領域Ｂ１１、Ｂ１２のそれぞれに書込む。
【００５９】
状態判断用フラグＦＬＧが３である（データ保護用メモリ８のＣ１、Ｃ２、Ｃ３のそれぞれには、データ保持用メモリ７の領域Ｂ１１、Ｂ１２、Ｂ１３のそれぞれのデータが待避してある）場合、ステップＳ２４に移る。ステップＳ２４では、データ保護用メモリ８の領域Ｃ１、Ｃ２、Ｃ３のそれぞれに待避してあるデータをデータ保持用メモリ７の領域Ｂ１１、Ｂ１２、Ｂ１３のそれぞれに書込む。
【００６０】
ステップＳ２２〜Ｓ２４の処理（復旧）が終了した後は、ステップＳ２５において、状態判断用フラグＦＬＧを初期化（＝０）する。そして、ステップＳ２５で正常状態になった後は、上記で説明したステップＳ１２〜Ｓ２１の処理を行なう。
【００６１】
なお、データ保護用メモリ８に書込むデータは、データ保持用メモリ７に記憶されている内容と一対一に対応が取れていればよく、たとえば、データ保持用メモリ７のデータを反転したものであっても良い。
【００６２】
また、データ保持用メモリ７、およびデータ保護用メモリ８は、不揮発性のもの（たとえば、フラッシュメモリ）であればよい。
【００６３】
さらに、状態判断用フラグＦＩＧは、不揮発性のメモリで構成するものであってもよい。
【００６４】
以上のように、ＩＣカード２００は、電源異常が原因で、データの書込みに異常が発生した場合であっても、正常なデータを復旧させることができるため、前回のデータ受信が正常／異常にかかわらず、次のデータ通信処理を正常に行なうことがができる。
【００６５】
【発明の効果】
以上のように、本発明によれば、異常判定回路と、データ保持用のメモリと、データ待避用のメモリとを備えることにより、データ通信中に何らかの原因でデータ異常が発生した場合であっても、データ待避用のメモリに予め待避してあったデータを用いることで、データ保持用のメモリ内容を迅速に復旧することができ、かつ前回のデータ受信が正常／異常にかかわらず次回のデータ通信処理を正常に行うことができる。
【００６６】
また、この結果、ＩＣカードの通信の信頼性が飛躍的に向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるＩＣカード１００の要部の構成を示した図である。
【図２】本発明の実施の形態１におけるＩＣカード１００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図３】本発明の実施の形態１におけるＩＣカード１００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図４】本発明の実施の形態２におけるＩＣカード２００の要部の構成を示した図である。
【図５】本発明の実施の形態２におけるＩＣカード２００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図６】本発明の実施の形態２におけるＩＣカード２００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図７】本発明の実施の形態２におけるＩＣカード２００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図８】本発明の実施の形態２におけるＩＣカード２００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図９】本発明の実施の形態２におけるＩＣカード２００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図１０】従来のＩＣカード３００の構成を概略的に表した図である。
【符号の説明】
１ 異常判定回路
２、７ データ保持用メモリ
３、８ データ保護用メモリ
４ レジスタ
５ データライトバッファ
６ アドレスデコーダ
１００、２００ ＩＣカード
【発明の属する技術分野】
本発明は、ＩＣカードに関し、特に、データ通信状態の異常時にデータ復旧が可能なＩＣカードに関するものである。
【０００２】
【従来の技術】
従来より、外部に設置された質問器との間でデータ通信を行なうＩＣカードがある。
【０００３】
図１０は、従来のＩＣカード３００の基本的な構成を概略的に示した図である。ここに示した従来のＩＣカード３００は、信号重畳方式の非接触型のＩＣカードであり、図示しない質問器から受ける１つ、または２つ以上の周波数の信号を使用して、電力の供給と情報の送受信とを行なう。
【０００４】
図１０における従来のＩＣカード３００は、１つの周波数を使用するＩＣカードの一例であり、同調回路１５、整流回路１６、増幅復調回路１７、変調増幅回路１８、およびＳＰ／ＰＳ変換回路１９を備える。
【０００５】
同調回路１５は、アンテナとして機能するコイルＬと、コンデンサＣとを備える。整流回路１６は、同調回路１５で受信した信号を整流して、電力を生成し、ＩＣカード３００の各部に供給する。一方、増幅復調回路１７は、同調回路１５で受けた質問器からの情報Ｑを増幅して、復調する。増幅復調回路１７から出力される信号は、ＳＰ／ＰＳ変換回路１９でＳＰ変換される。
【０００６】
図１０を参照して、さらに従来のＩＣカード３００は、主制御回路１１と、メモリ１０とを備える。
【０００７】
主制御回路１１は、ＳＰ／ＰＳ変換回路１９から出力された信号を処理する。主制御回路１１から出力された保持すべきデータは、データ保持用のメモリ１０に記憶（保持）される。
【０００８】
また、主制御回路１１は、質問器から受けた情報Ｑの内容に応じて、指定されたメモリ１０の領域からデータを読出し、これに基づき返答情報Ａを生成する。返答情報Ａは、ＳＰ／ＰＳ変換回路１９でＰＳ変換された後に、変調増幅回路１８で処理され、アンテナＬから質問器に送信される。
【０００９】
ＩＣカード３００は、期間Ｔ１には、質問器から周波数ｆ０のキャリアの変調信号（情報Ｑ）を受け、期間Ｔ２には、周波数ｆ０のキャリアの無変調波を受ける。この期間Ｔ２に、ＩＣカード３００からの返答情報Ａが、電波を介して質問器に送信される。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のＩＣカード３００においては、電源異常（電圧低下、電源切れ）等が原因で、メモリ１０にデータを書込む途中でデータが改変する、いわゆるデータ化けが発生することがあり、このデータ異常が原因でＩＣカード３００が誤ったデータを保持し、またこれによって誤動作を起こすという問題があった。
【００１１】
そこで、本発明は、かかる問題を解決するためになされたものであり、その目的は、前回のデータ受信が正常に行なわれなかった場合でも、データ保持用のメモリの内容を正常に復旧し、かつデータ通信処理を正常に行なうことができるＩＣカードを提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に係るＩＣカードは、外部から受けたデータに応答してデータ通信を行なうＩＣカードであって、外部から受けたデータを書込む第１の記憶手段と、第１の記憶手段への外部から受けたデータの書込み状態を判定する判定手段と、第１の記憶手段のデータを待避させる第２の記憶手段とを備え、判定手段がデータの書込み状態が正常であったと判定した場合には、新たに外部から受けたデータを第１の記憶手段の所定の領域に書込む前に、所定の領域に既に存在するデータを第２の記憶手段に待避し、判定手段がデータの書込み状態が異常であったと判定した場合には、新たにＩＣカードが起動されてから第１の記憶手段へのアクセスが開始されるまでの間に、第２の記憶手段に待避したデータを用いて、第１の記憶手段の所定の領域のデータを１回以上復旧する。
【００１３】
請求項２に係るＩＣカードは、請求項１に係るＩＣカードであって、第２の記憶手段が、１回のデータ通信で外部から受けるデータを記憶するための容量、もしくはそれ以上の容量を備える。
【００１４】
請求項３に係るＩＣカードは、請求項１に係るＩＣカードであって、第２の記憶手段は、１回のデータ通信で外部から受けるデータを分割して記憶するための容量、もしくはそれ以上の容量を備える。
【００１５】
請求項４に係るＩＣカードは、請求項１に係るＩＣカードであって、第１の記憶手段、および第２の記憶手段が、不揮発性のメモリである。
【００１６】
請求項５に係るＩＣカードは、請求項１に係るＩＣカードであって、第１の記憶手段と、第２の記憶手段とが同一チップ内に配置され、かつ第１の記憶手段と、第２の記憶手段とはアドレスにより分離されたことを特徴とする。
【００１７】
【発明の実施の形態】
［実施の形態１］
本発明の実施の形態１は、ＩＣカードにおいて、データ保持用のメモリと、データ保持用のメモリに書込まれている正常なデータを待避させるデータ保護用のメモリと、データ受信の状態を判定する判定回路とを備えるものであって、前回のデータ書込み時に異常が発生した場合であっても、予め待避しておいたデータ保護用のメモリのデータを用いることによって、データ保持用のメモリの書込領域の内容を迅速に復旧させ、それ以降のデータ通信処理を正常に行なうことを可能とするものである。
【００１８】
図１は、本発明の実施の形態１におけるＩＣカ−ド１００の要部の構成を示した図であり、図１０に示した従来のＩＣカ−ド３００の構成のうち、メモリ１０に相当する部分を示している。残りの部分は、図１０に示した従来のＩＣカード３００と共通するので、その図示および説明は省略する。なお、本発明が適用されるＩＣカードは、接触型ＩＣカードであっても、非接触型ＩＣカードであっても構わない。
【００１９】
図１に示すＩＣカ−ド１００が、従来のＩＣカ−ド３００と異なる点は、メモリ１０に代えて、データ保持用不揮発性メモリ２（以下、データ保持用メモリ２と呼ぶ）とデータ保護用不揮発性メモリ３（以下、データ保護用メモリ３と呼ぶ）とを備えること、そして電源状態に基づくデータ書込み状態の正常／異常を判定する異常判定回路１とを備えることにある。
【００２０】
図１を参照して、本発明の実施の形態１におけるＩＣカード１００の構成について説明する。
【００２１】
レジスタ４は、今回のデータ通信で受信した保持すべきデータＤＡを図１０に示した主制御回路１１から受ける。レジスタ４は、ＳＲＡＭで構成しても構わない。データライトバッファ５は、レジスタ４のデータをデータ保持用メモリ２に書込むための回路である。アドレスデコーダ６は、データ保持用メモリ２のデータの読出し／書込み動作において、対象となるデータ保持用メモリ２の領域を指定する回路である。
【００２２】
データ保持用メモリ２は、レジスタ４から保持すべきデータを受けて、これを記憶する。図１では、主制御回路１１の制御に基づき、領域Ｂ１、Ｂ２、…、ＢＮのいずれかに、１回のデータ通信で受信した保持すべきデータＤＡが記憶される。なお、ＩＣカード１００は、データ保持用メモリ２に記憶されているデータを基に、データ通信処理を行なう。
【００２３】
データ保護用メモリ３は、データ保持用メモリ２に記憶されているデータを待避するためのメモリである。データ保護用メモリ３は、１回のデータ通信で受けるデータＤＡを記憶できる容量（領域Ｂ１，Ｂ２, …，もしくはＢＮの各容量以上）を備えるものとする。
【００２４】
異常判定回路１は、電源状態に基づきデータ書込み状態を判定する。異常判定回路１は、状態判断用フラグＦＬＧにデータ書込み状態を記録して出力する。状態判断用フラグＦＬＧは、後述するように、データの処理状態に応じて、その値が更新される。データ保持用メモリ２に保持すべきデータＤＡを書込む途中で電源異常が発生した場合には、それ以降の処理にかかわらず、状態判断用フラグＦＬＧは電源異常が発生した時点での値を保持する（データ受信異常）。一方、状態判断用フラグＦＬＧは、電源異常が発生せず、しかもデータ保持用メモリ２に保持すべきデータＤＡを記憶したならば、初期化される（データ受信正常）。なお、状態判断用のフラグＦＬＧの値は、次のデータ通信処理まで保持される。
【００２５】
続いて、本発明の実施の形態１におけるＩＣカード１００の動作について説明する。
【００２６】
先ず、前回のデータ受信が正常、すなわち電源異常が発生せず、データ保持用メモリ２が保持すべきデータＤＡを記憶した場合、ＩＣカード１００は、以下の処理を行なう。ＩＣカード１００は、新たなデータ通信処理が開始されると、新たに受信した保持すべきデータＤＡをデータ保持用メモリ２に書込む処理（データ保持処理）を開始するまでに、保持すべきデータＤＡを記憶するデータ保持用メモリ２の書込領域の内容（正常データ）をデータ保護用メモリ３に待避させる処理（データ保護処理）を行なう。そして、データ保護処理の終了後に、データ保持処理を行なう。
【００２７】
続いて、前回のデータ受信が異常、すなわちデータ保持用メモリ２に保持すべきデータＤＡを書込む途中で電源異常が発生していた場合、ＩＣカード１００は、以下の処理を行なう。ＩＣカード１００は、新たに起動されてからデータ保持用メモリ２へのアクセスが開始されるまでの間に、予めデータ保護用メモリ３に待避しておいたデータを用いてデータ保持用メモリ２の書込領域の内容を正常に復旧させる処理（データ復旧処理）を行なう。そして、データ復旧処理が終了すると、上記に説明したデータ通信処理を開始して、データ保護および保持処理を行なう。
【００２８】
図２〜図３は、本発明の実施の形態１におけるＩＣカ−ド１００のデータ保持および復旧に関する動作を説明するためのフロー図の一例である。ここでは、状態判断用フラグＦＬＧは、０もしくは１の値をとり、データ受信が正常に行なわれた場合には０に初期化されるものとする。
【００２９】
図２〜図３を参照して、ＩＣカード１００のデータ保持およびデータ復旧動作について説明する。
【００３０】
ステップＳ１において、ＩＣカードが起動する。
ステップＳ２において、状態判断用フラグＦＬＧをチェックする。そして、前回のデータ受信が正常（＝０）であったか否かを調べる。
【００３１】
先ず、状態判断用フラグが正常状態（＝０）を示している場合について説明する。状態判断用フラグＦＬＧが０を示していれば、ステップＳ３〜ステップＳ５のデータ保護および保持処理を行なう。なお、特に図示しないが、ステップＳ３〜ステップＳ５の処理中であって、データ保持用メモリ２へ書込が行なわれる期間以外は、ＩＣカード１００は、データ保持用メモリ２のデータを用いてデータ通信を行なっている。
【００３２】
ステップＳ３では、レジスタ４に保持すべきデータＤＡを入力する。そして、データＤＡを書込むべきデータ保持用メモリ２の領域Ｂ１のデータを読出して、データ保護用メモリ３に待避する（書込む）。ステップＳ４では、状態判断用フラグＦＬＧを１（データ保持用メモリ２の領域Ｂ１のデータをデータ保護用メモリ３に待避した状態）に設定しておく。
【００３３】
ステップＳ５では、レジスタ４に書込まれている保持すべきデータＤＡを、データ保持用メモリ２の領域Ｂ１に書込む。
【００３４】
ステップＳ５の処理（データ保持用メモリ２にデータＤＡを書込んだ状態）が終了した後は、ステップＳ６において、状態判断用フラグＦＬＧを初期化（＝０）する。
【００３５】
続いて、状態判断用フラグＦＬＧが１を示している場合は、ステップＳ７〜ステップＳ８のデータ復旧処理を行なう。この処理は、ＩＣカード１００が起動してからデータ保持用メモリ２へのアクセスが開始されるまでの間に行なわれる。
【００３６】
ステップＳ７では、データ保護用メモリ３に待避したデータを読出して、データ保持用メモリ２の領域Ｂ１にこれを書込む。この結果、異常動作の原因となるデータを破棄して、データ保持用メモリ２に正常なデータを書込む（復旧する）こととなる。ステップＳ７の処理（復旧）が終了した後は、ステップＳ８において、状態判断用フラグＦＬＧを初期化（＝０）する。そして、ステップＳ８で正常状態になった後は、上記に説明したステップＳ３〜Ｓ６の処理を行なう。
【００３７】
なお、データ保護用メモリ３に書込むデータは、データ保持用メモリ２に記憶されている内容と一対一に対応が取れていればよく、たとえば、データ保持用メモリ２のデータを反転したものであっても良い。
【００３８】
また、データ保持用メモリ２、およびデータ保護用メモリ３は、不揮発性のもの（たとえば、フラッシュメモリ）であればよい。
【００３９】
さらに、状態判断用フラグＦＬＧは、不揮発性のメモリで構成するものであってもよい。
【００４０】
以上のように、ＩＣカード１００は、電源異常が原因で、データの書込みに異常が発生した場合であっても、正常なデータを復旧させることができるため、前回のデータ書込み状態が正常／異常にかかわらず、次のデータ通信処理を正常に行なうことがができる。
【００４１】
［実施の形態２］
本発明の実施の形態２は、ＩＣカードにおいて、１回のデータ通信で受信した保持すべきデータを分割して記憶するデータ保持用メモリ７と、分割された複数個のデータを待機させることができるデータ保護用のメモリ８と、異常判定回路１とを備えるものである。
【００４２】
図４は、本発明の実施の形態２におけるＩＣカ−ド２００の要部の構成を示した図であり、図１に示したＩＣカ−ド１００の構成と共通する構成要素については、同一の参照符号を付し、その説明は省略する。
【００４３】
本発明の実施の形態２では、データ保持用メモリ７は、１回のデータ通信で、分割された複数個の保持すべきデータ（ＤＡ１、ＤＡ２、…）を受けるものとする。なお、データ保持用メモリ７は、領域Ｂ１１、Ｂ１２、…から構成され、各領域には、この保持すべきデータＤＡ１、ＤＡ２、…が、それぞれ書込まれる。なお、ＩＣカード２００は、データ保持用メモリ７に記憶されているデータを基に、データ通信処理を行なう。
【００４４】
データ保護用メモリ８は、データ保持用メモリ７の複数の領域（領域Ｂ１１、Ｂ１２、…、Ｂ１Ｎ、…のなかの複数個の領域）に記憶されているデータを待避させるためのメモリである。図４においては、データ保護用メモリ８は、領域Ｃ１〜ＣＭからなり、各領域Ｃ１〜ＣＭは、データ保持用メモリ７の各領域Ｂ１１等と同等または、それ以上の容量を有するものとする。
【００４５】
異常判定回路１は、実施の形態１で既に説明したように、状態判断用フラグＦＬＧにデータ処理状態を記録して出力する。状態判断用フラグＦＬＧは、異常が発生した時点の値を保持し、この値は、次回のデータ通信処理まで記憶される。
【００４６】
ＩＣカード２００は、この状態判断用ＦＬＧの値に従って、データ保護用メモリ８の待避したデータを用いて、データ保持用メモリ７の内容を復旧する。
【００４７】
図５〜図９は、本発明の実施の形態２におけるＩＣカ−ド２００のデータ保持および復旧に関する動作を説明するためのフロー図の一例である。ここでは、データ保持用メモリ７は、１回のデータ通信で分割して３つのデータＤＡ１〜ＤＡ３を受けるものとし、データ保護用メモリ８は、３つの領域からなる（領域Ｃ１〜Ｃ３）ものとして説明する。
【００４８】
ここでは、一例として、状態判断用フラグＦＬＧは、０、１、２、もしくは３のいずれかの値をとり、データ受信が正常（前回のデータ受信において、電源異常が発生せず、データ保持用メモリ７が保持すべきデータＤＡ１〜ＤＡ３を記憶した状態）におこなわれた場合には０に初期化されるものとする。
【００４９】
図５〜図９を参照して、ＩＣカード２００のデータ保持およびデータ復旧動作について説明する。
【００５０】
ステップＳ１０において、ＩＣカードが起動する。
ステップＳ１１において、状態判断用フラグＦＬＧをチェックする。そして、前回のデータ受信が正常（＝０）であったか否かを調べる。
【００５１】
先ず、状態判断用フラグＦＬＧが正常状態（＝０）を示している場合について説明する。状態判断用フラグＦＬＧが０を示している場合には、ステップＳ１２〜ステップＳ２０のデータ保護および保持処理を行なう。なお、特に図示しないが、ステップＳ１２〜ステップＳ２０の処理中であっても、データ保持用メモリ７への書込が行なわれている期間以外は、データ保持用メモリ７のデータの読出しは可能である。
【００５２】
ステップＳ１２では、レジスタ４に保持すべきデータＤＡ１を入力する。そして、データ保持用メモリ７の領域Ｂ１１のデータを読出して、これをデータ保護用メモリ８の領域Ｃ１に待避する（書込む）。ステップＳ１３では、状態判断用フラグＦＬＧを１（データ保持用メモリ７の領域Ｂ１１のデータをデータ保護用メモリ８の領域Ｃ１に待避した状態）に設定する。
【００５３】
ステップＳ１４では、レジスタ４に書込まれている保持すべきデータＤＡ１を、データ保持用メモリ７の領域Ｂ１１に書込み、データ保持用メモリ７の領域Ｂ１２のデータをデータ保護用メモリ８の領域Ｃ２に待避する。ステップＳ１５では、状態判断用フラグＦＬＧを２（データ保持用メモリの領域Ｂ１２のデータをデータ保護用メモリ８の領域Ｃ２に待避した状態）に設定する。
【００５４】
ステップＳ１６では、レジスタ４に保持すべきデータＤＡ２（新たに保持すべきデータ）を入力する。ステップＳ１７では、レジスタ４に書込まれているデータＤＡ２を、データ保持用メモリ７の領域Ｂ１２に書込み、データ保持用メモリ７の領域Ｂ１３のデータをデータ保護用メモリ８の領域Ｃ３に待避する。ステップＳ１８では、状態判断用フラグＦＬＧを３（データ保持用メモリの領域Ｂ１３のデータをデータ保護用メモリ８の領域Ｃ３に待避した状態）に設定する。
【００５５】
ステップＳ１９では、レジスタ４に保持すべきデータＤＡ３（新たに保持すべきデータ）を入力する。ステップＳ２０では、レジスタ４に書込まれているデータＤＡ３を、データ保持用メモリ７の領域Ｂ１３に書込む。ステップＳ２１では、状態判断用フラグＦＬＧを初期化（＝０）する。
【００５６】
続いて、状態判断用フラグＦＬＧが０以外（＝１、２、３）を示している場合について説明する。状態判断用フラグＦＬＧが０でない場合には、ステップＳ２２、Ｓ２３、もしくはＳ２４のデータ復旧処理を行なう。この処理は、ＩＣカード２００が起動してからデータ保持用メモリ２へのアクセスが開始されるまでの間に行なわれる。
【００５７】
状態判断用フラグＦＬＧが１である（データ保護用メモリ８のＣ１には、データ保持用メモリ７の領域Ｂ１１のデータが待避してある）場合、ステップＳ２２に移る。ステップＳ２２では、データ保護用メモリ８の領域Ｃ１に待避してあるデータをデータ保持用メモリ７の領域Ｂ１１に書込む（復旧する）。
【００５８】
状態判断用フラグＦＬＧが２である（データ保護用メモリ８のＣ１、Ｃ２のそれぞれには、データ保持用メモリ７の領域Ｂ１１、Ｂ１２のそれぞれのデータが待避してある）場合、ステップＳ２３に移る。ステップＳ２３では、データ保護用メモリ８の領域Ｃ１、Ｃ２のそれぞれに待避してあるデータをデータ保持用メモリ７の領域Ｂ１１、Ｂ１２のそれぞれに書込む。
【００５９】
状態判断用フラグＦＬＧが３である（データ保護用メモリ８のＣ１、Ｃ２、Ｃ３のそれぞれには、データ保持用メモリ７の領域Ｂ１１、Ｂ１２、Ｂ１３のそれぞれのデータが待避してある）場合、ステップＳ２４に移る。ステップＳ２４では、データ保護用メモリ８の領域Ｃ１、Ｃ２、Ｃ３のそれぞれに待避してあるデータをデータ保持用メモリ７の領域Ｂ１１、Ｂ１２、Ｂ１３のそれぞれに書込む。
【００６０】
ステップＳ２２〜Ｓ２４の処理（復旧）が終了した後は、ステップＳ２５において、状態判断用フラグＦＬＧを初期化（＝０）する。そして、ステップＳ２５で正常状態になった後は、上記で説明したステップＳ１２〜Ｓ２１の処理を行なう。
【００６１】
なお、データ保護用メモリ８に書込むデータは、データ保持用メモリ７に記憶されている内容と一対一に対応が取れていればよく、たとえば、データ保持用メモリ７のデータを反転したものであっても良い。
【００６２】
また、データ保持用メモリ７、およびデータ保護用メモリ８は、不揮発性のもの（たとえば、フラッシュメモリ）であればよい。
【００６３】
さらに、状態判断用フラグＦＩＧは、不揮発性のメモリで構成するものであってもよい。
【００６４】
以上のように、ＩＣカード２００は、電源異常が原因で、データの書込みに異常が発生した場合であっても、正常なデータを復旧させることができるため、前回のデータ受信が正常／異常にかかわらず、次のデータ通信処理を正常に行なうことがができる。
【００６５】
【発明の効果】
以上のように、本発明によれば、異常判定回路と、データ保持用のメモリと、データ待避用のメモリとを備えることにより、データ通信中に何らかの原因でデータ異常が発生した場合であっても、データ待避用のメモリに予め待避してあったデータを用いることで、データ保持用のメモリ内容を迅速に復旧することができ、かつ前回のデータ受信が正常／異常にかかわらず次回のデータ通信処理を正常に行うことができる。
【００６６】
また、この結果、ＩＣカードの通信の信頼性が飛躍的に向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるＩＣカード１００の要部の構成を示した図である。
【図２】本発明の実施の形態１におけるＩＣカード１００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図３】本発明の実施の形態１におけるＩＣカード１００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図４】本発明の実施の形態２におけるＩＣカード２００の要部の構成を示した図である。
【図５】本発明の実施の形態２におけるＩＣカード２００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図６】本発明の実施の形態２におけるＩＣカード２００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図７】本発明の実施の形態２におけるＩＣカード２００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図８】本発明の実施の形態２におけるＩＣカード２００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図９】本発明の実施の形態２におけるＩＣカード２００におけるデータ保持およびデータ復旧動作を説明するためのフロー図である。
【図１０】従来のＩＣカード３００の構成を概略的に表した図である。
【符号の説明】
１ 異常判定回路
２、７ データ保持用メモリ
３、８ データ保護用メモリ
４ レジスタ
５ データライトバッファ
６ アドレスデコーダ
１００、２００ ＩＣカード
Claims (3)
- 外部から受けたデータに応答してデータ通信を行うＩＣカードであって、
前記外部から１回のデータ通信で受けたデータを、複数個の分割データに分割して順次書込む第１の記憶手段と、
前記複数個の分割データの前記第１の記憶手段への順次書込みの状態を、書込みの都度判定して判定結果を保持する判定手段と、
前記第１の記憶手段に書込まれた前記複数個の分割データを、分割データごとに待避させる第２の記憶手段とを備え、
前記判定手段が、前記複数個の分割データの前記第１の記憶手段への前回の書込み状態が正常であったことを示す判定結果を保持している場合には、新たに前記外部から受けた複数個の分割データを前記第１の記憶手段に書込むときに、分割データごとに、前記第１の記憶手段の当該新たな分割データに対応する所定の領域に既に存在する分割データを前記第２の記憶手段に待避した後、前記所定の領域に当該新たな分割データを書込み、
前記判定手段が、前記複数個の分割データの前記第１の記憶手段への順次書込みのどの段階で書込み異常が発生したかを示す判定結果を保持している場合には、新たに前記ＩＣカードが起動されてから、新たに外部から受けた複数個の分割データの前記第１の記憶手段への書込みが開始されるまでの間に、前記書込み異常が発生した段階に応じて、前記第１の記憶手段の書込み異常が発生した所定の領域の分割データを、前記第２の記憶手段に待避されている当該所定の領域の分割データで復旧し、その後前記判定手段が、書込み状態が正常であったことを示す判定結果を保持する、ＩＣカード。 - 前記第１の記憶手段、および前記第２の記憶手段は、不揮発性のメモリである、請求項１に記載のＩＣカード。
- 前記第１の記憶手段と、前記第２の記憶手段とは同一チップ内に配置され、かつ前記第１の記憶手段と、前記第２の記憶手段とはアドレスによって分離されたことを特徴とする、請求項１に記載のＩＣカード。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35096696A JP3706703B2 (ja) | 1996-12-27 | 1996-12-27 | Ｉｃカード |
| CA002275968A CA2275968A1 (en) | 1996-12-27 | 1997-12-18 | Ic card |
| EP97949152A EP0952525A4 (en) | 1996-12-27 | 1997-12-18 | IC CARD |
| AU78929/98A AU7892998A (en) | 1996-12-27 | 1997-12-18 | IC card |
| US09/319,931 US20010045468A1 (en) | 1996-12-27 | 1997-12-18 | Ic card |
| PCT/JP1997/004692 WO1998029815A1 (fr) | 1996-12-27 | 1997-12-18 | Carte a circuit integre |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35096696A JP3706703B2 (ja) | 1996-12-27 | 1996-12-27 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10187549A JPH10187549A (ja) | 1998-07-21 |
| JP3706703B2 true JP3706703B2 (ja) | 2005-10-19 |
Family
ID=18414133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35096696A Expired - Fee Related JP3706703B2 (ja) | 1996-12-27 | 1996-12-27 | Ｉｃカード |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20010045468A1 (ja) |
| EP (1) | EP0952525A4 (ja) |
| JP (1) | JP3706703B2 (ja) |
| AU (1) | AU7892998A (ja) |
| CA (1) | CA2275968A1 (ja) |
| WO (1) | WO1998029815A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1165872C (zh) * | 2000-03-21 | 2004-09-08 | 皇家菲利浦电子有限公司 | 迅速地并且同时地写入多个数据载体的通信设备以及用于这种通信设备的数据载体 |
| JP2002123806A (ja) * | 2000-10-17 | 2002-04-26 | Fujitsu Ltd | Ｉｃカード、データ更新制御方法、データ／メッセージ復元制御方法、および制御プログラムを記録した記録媒体 |
| EP1220229B1 (en) * | 2000-12-29 | 2009-03-18 | STMicroelectronics S.r.l. | An electrically modifiable, non-volatile, semiconductor memory which can keep a datum stored until an operation to modify the datum is completed |
| WO2005121960A1 (en) * | 2004-06-07 | 2005-12-22 | Nokia Corporation | Operating a storage component |
| US8086785B2 (en) | 2007-02-22 | 2011-12-27 | Mosaid Technologies Incorporated | System and method of page buffer operation for memory devices |
| WO2008101316A1 (en) * | 2007-02-22 | 2008-08-28 | Mosaid Technologies Incorporated | Apparatus and method for using a page buffer of a memory device as a temporary cache |
| JP5890251B2 (ja) | 2011-06-08 | 2016-03-22 | 株式会社半導体エネルギー研究所 | 通信方法 |
| JP2014032516A (ja) * | 2012-08-02 | 2014-02-20 | Fujitsu Ltd | ストレージ装置、制御装置およびデータ保護方法 |
| JP6281302B2 (ja) * | 2014-01-31 | 2018-02-21 | 大日本印刷株式会社 | 情報処理装置、ｉｃカード、及びデータ処理方法 |
| CN103919317B (zh) * | 2014-04-24 | 2015-12-30 | 广东溢达纺织有限公司 | 基于标签卡的服装生产加工工艺 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4819154A (en) * | 1982-12-09 | 1989-04-04 | Sequoia Systems, Inc. | Memory back up system with one cache memory and two physically separated main memories |
| JPS63116253A (ja) * | 1986-11-04 | 1988-05-20 | Alps Electric Co Ltd | バツクアツプされたｒａｍの保護方式 |
| JP2798529B2 (ja) * | 1991-07-22 | 1998-09-17 | オークマ株式会社 | 数値制御装置 |
| DE4217830C2 (de) * | 1992-05-29 | 1996-01-18 | Francotyp Postalia Gmbh | Verfahren zum Betreiben einer Datenverarbeitungsanlage |
| JPH0778231A (ja) * | 1993-09-07 | 1995-03-20 | Toshiba Corp | メモリカード |
-
1996
- 1996-12-27 JP JP35096696A patent/JP3706703B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-18 CA CA002275968A patent/CA2275968A1/en not_active Abandoned
- 1997-12-18 EP EP97949152A patent/EP0952525A4/en not_active Ceased
- 1997-12-18 WO PCT/JP1997/004692 patent/WO1998029815A1/ja not_active Application Discontinuation
- 1997-12-18 AU AU78929/98A patent/AU7892998A/en not_active Abandoned
- 1997-12-18 US US09/319,931 patent/US20010045468A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CA2275968A1 (en) | 1998-07-09 |
| US20010045468A1 (en) | 2001-11-29 |
| EP0952525A4 (en) | 2000-06-28 |
| EP0952525A1 (en) | 1999-10-27 |
| AU7892998A (en) | 1998-07-31 |
| JPH10187549A (ja) | 1998-07-21 |
| WO1998029815A1 (fr) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3667920B2 (ja) | Ｉｃカード | |
| JP3706703B2 (ja) | Ｉｃカード | |
| CN106463179A (zh) | 利用存储器控制器处理数据错误事件的方法、装置和系统 | |
| CN117037884B (zh) | 在存储阵列中使用的熔断器单元及其处理方法、存储阵列 | |
| JP2743756B2 (ja) | 半導体ディスク装置 | |
| JP3593818B2 (ja) | 非接触ｉｃカード | |
| JPH10187550A (ja) | Ｉｃカード | |
| KR19990053726A (ko) | 불량셀 리페어 기능을 갖는 강유전체 메모리 장치 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH0667989A (ja) | 記憶装置のパトロール回路 | |
| KR100284044B1 (ko) | 연관 관계를 갖는 기능 기기들의 이상 동작 복구 방법 | |
| JP2606431B2 (ja) | 制御メモリの障害回復方式 | |
| JPH02245954A (ja) | 半導体記憶装置 | |
| JPH06203591A (ja) | 半導体記憶装置 | |
| JPH06259337A (ja) | データ保護方式 | |
| JPS60173646A (ja) | メモリデ−タ訂正方式 | |
| JPH03152643A (ja) | ダブルビットエラー制御回路 | |
| JPH04293139A (ja) | データ保持方法 | |
| JPH01106247A (ja) | メモリカード | |
| JPH043237A (ja) | 主記憶装置保護方式 | |
| JPH04145558A (ja) | 電源断回復時の面データ転送方式 | |
| JPH05233466A (ja) | 二重化補助記憶装置の障害回復方式 | |
| KR19990057739A (ko) | 마이크로컴퓨터의 이이피롬 제어 알고리듬 | |
| JPH04182757A (ja) | 制御記憶回路のアドレス供給方式 | |
| JPH0541092A (ja) | 不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050801 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |